▶ 株式会社東芝の特許一覧 ▶ 東芝デバイス＆ストレージ株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-07-21
(45)【発行日】2023-07-31
(54)【発明の名称】半導体装置
(51)【国際特許分類】
H01L 29/78 20060101AFI20230724BHJP
H01L 29/06 20060101ALI20230724BHJP
H01L 21/336 20060101ALI20230724BHJP
H01L 29/12 20060101ALI20230724BHJP
【ＦＩ】
H01L29/78 652K
H01L29/06 301F
H01L29/06 301V
H01L29/78 653A
H01L29/78 658F
H01L29/78 652P
H01L29/78 652T
【請求項の数】
14
(21)【出願番号】P 2020046909
(22)【出願日】2020-03-17
(65)【公開番号】P2021150401
(43)【公開日】2021-09-27
【審査請求日】2021-12-08
(73)【特許権者】
【識別番号】000003078
【氏名又は名称】株式会社東芝
(73)【特許権者】
【識別番号】317011920
【氏名又は名称】東芝デバイス＆ストレージ株式会社
(74)【代理人】
【識別番号】100119035
【弁理士】
【氏名又は名称】池上 徹真
(74)【代理人】
【識別番号】100141036
【弁理士】
【氏名又は名称】須藤 章
(74)【代理人】
【識別番号】100178984
【弁理士】
【氏名又は名称】高下 雅弘
(72)【発明者】
【氏名】藤農 佑樹
【審査官】岩本 勉
(56)【参考文献】
【文献】特開２０１２－２０４５２９（ＪＰ，Ａ）
【文献】特開２０１４－１４６６６６（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１４／０２０９９９９（ＵＳ，Ａ１）
【文献】米国特許第０８５４１８３４（ＵＳ，Ｂ２）
【文献】特開２０１８－０４６２５３（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１８／００８３１１０（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２９／７８
Ｈ０１Ｌ ２９／０６
Ｈ０１Ｌ ２１／３３６
Ｈ０１Ｌ ２９／１２
(57)【特許請求の範囲】
【請求項1】
第１電極と、
前記第１電極の上に設けられた、第１導電型の第２半導体層と、
前記第２半導体層の上に設けられた、第２導電型の第１半導体領域と、
前記第１半導体領域の上に設けられた、第１導電型の第２半導体領域と、
前記第２半導体領域の上から前記第２半導体領域及び前記第１半導体領域を通り前記第２半導体層に到達するトレンチ内に設けられ、第１絶縁材料を含む第１絶縁膜と、
前記トレンチ内に、前記第１絶縁膜を介して前記第２半導体層に対向して設けられた第２電極と、
前記第２電極と前記第２半導体層の間に設けられ前記第１絶縁材料を含む第５絶縁膜と、前記第２電極の間に設けられ、前記第１絶縁材料より誘電率の高い第２絶縁材料を含む第２絶縁膜と、
前記第２電極及び前記第１絶縁膜の上に設けられ、ゲート絶縁膜を介して前記第１半導体領域に対向して設けられた第３電極と、
前記第３電極の上に設けられた層間絶縁膜と、
前記層間絶縁膜の上に設けられた第４電極と、
を備え、
前記トレンチの下部において、少なくとも一部は前記第２絶縁膜が設けられず、
前記第２絶縁膜の上端と前記第１電極の距離は、前記第２電極の上端と前記第１電極の距離より長い、
半導体装置。
【請求項2】
第１電極と、
前記第１電極の上に設けられた、第１導電型の第２半導体層と、
前記第２半導体層の上に設けられた、第２導電型の第１半導体領域と、
前記第１半導体領域の上に設けられた、第１導電型の第２半導体領域と、
前記第２半導体領域の上から前記第２半導体領域及び前記第１半導体領域を通り前記第２半導体層に到達するトレンチ内に設けられ、第１絶縁材料を含む第１絶縁膜と、
前記トレンチ内に、前記第１絶縁膜を介して前記第２半導体層に対向して設けられた第２電極と、
前記第２電極と前記第２半導体層の間に設けられ前記第１絶縁材料を含む第５絶縁膜と、前記第２電極の間に設けられ、前記第１絶縁材料より誘電率の高い第２絶縁材料を含む第２絶縁膜と、
前記第２電極及び前記第１絶縁膜の上に設けられ、ゲート絶縁膜を介して前記第１半導体領域に対向して設けられた第３電極と、
前記第３電極の上に設けられた層間絶縁膜と、
前記層間絶縁膜の上に設けられた第４電極と、
を備え、
前記トレンチの下部において、少なくとも一部は前記第２絶縁膜が設けられず、
前記第２絶縁膜は、第１部分と、前記第１部分の上に設けられ前記第１部分より水平方向の膜厚の厚い第２部分と、を有する、
半導体装置。
【請求項3】
第１電極と、
前記第１電極の上に設けられた、第１導電型の第１半導体層と、
前記第１半導体層の上に設けられた、第１導電型の第２半導体層と、
前記第２半導体層の上に設けられた、第２導電型の第１半導体領域と、
前記第１半導体領域の上に設けられた、第１導電型の第２半導体領域と、
前記第２半導体領域の上から前記第２半導体領域及び前記第１半導体領域を通り前記第２半導体層に到達するトレンチ内に設けられ、第１絶縁材料を含む第１絶縁膜と、
前記トレンチ内に、前記第１絶縁膜を介して前記第２半導体層に対向して設けられた第２電極と、
前記第２電極の側面と前記第２半導体層の間に設けられた第５絶縁膜と、前記第２電極の側面の間において、前記第２電極の下端から前記第２電極の高さの４０％の位置と、前記第２電極の上端の位置の間に設けられ、前記第１絶縁材料より誘電率の高い第２絶縁材料を含む第２絶縁膜と、
前記第２電極、前記第１絶縁膜及び前記第２絶縁膜の上に設けられ、ゲート絶縁膜を介して前記第１半導体領域に対向して設けられた第３電極と、
前記第３電極の上に設けられた層間絶縁膜と、
前記層間絶縁膜の上に設けられた第４電極と、
前記第２電極の側面と前記第２絶縁膜の間に設けられ前記第１絶縁材料を含む第３絶縁膜と、
を備え、
前記第２電極の高さの４０％の位置より下の前記トレンチ内における前記第１絶縁膜は、前記第１絶縁材料のみを含む、半導体装置。
【請求項4】
第１電極と、
前記第１電極の上に設けられた、第１導電型の第１半導体層と、
前記第１半導体層の上に設けられた、第１導電型の第２半導体層と、
前記第２半導体層の上に設けられた、第２導電型の第１半導体領域と、
前記第１半導体領域の上に設けられた、第１導電型の第２半導体領域と、
前記第２半導体領域の上から前記第２半導体領域及び前記第１半導体領域を通り前記第２半導体層に到達するトレンチ内に設けられ、第１絶縁材料を含む第１絶縁膜と、
前記トレンチ内に、前記第１絶縁膜を介して前記第２半導体層に対向して設けられた第２電極と、
前記第２電極の側面と前記第２半導体層の間に設けられた第５絶縁膜と、前記第２電極の側面の間において、前記第２電極の下端から前記第２電極の高さの４０％の位置と、前記第２電極の上端の位置の間に設けられ、前記第１絶縁材料より誘電率の高い第２絶縁材料を含む第２絶縁膜と、
前記第２電極、前記第１絶縁膜及び前記第２絶縁膜の上に設けられ、ゲート絶縁膜を介して前記第１半導体領域に対向して設けられた第３電極と、
前記第３電極の上に設けられた層間絶縁膜と、
前記層間絶縁膜の上に設けられた第４電極と、
前記第２電極の側面と前記第２絶縁膜の間に設けられ前記第１絶縁材料を含む第３絶縁膜と、
を備え、
前記第２電極の高さの４０％の位置より下の前記トレンチ内における前記第１絶縁膜は、前記第２絶縁材料を含まない、半導体装置。
【請求項5】
前記第２電極の側面と前記第２半導体層の間における前記第２絶縁膜の膜厚は、前記第２絶縁膜が設けられていない前記第２電極の側面と前記第２半導体層の間における前記第１絶縁膜の膜厚の３０％以上である請求項１乃至請求項４いずれか一項記載の半導体装置。
【請求項6】
前記第２電極の側面と前記第２絶縁膜の間に設けられ前記第１絶縁材料を含む第３絶縁膜をさらに備える請求項１、請求項２又は請求項５記載の半導体装置。
【請求項7】
前記第２絶縁膜は、第１部分と、前記第１部分の上に設けられ前記第１部分より水平方向の膜厚の厚い第２部分と、を有する請求項１、請求項３、請求項４、請求項５又は請求項６記載の半導体装置。
【請求項8】
前記第２電極は、第３部分と、前記第３部分の上に設けられ前記第３部分より水平方向の膜厚の厚い第４部分と、を有する請求項１乃至請求項７いずれか一項記載の半導体装置。
【請求項9】
前記第１絶縁材料は酸化ケイ素であり、前記第２絶縁材料は窒化ケイ素である請求項１乃至請求項８いずれか一項記載の半導体装置。
【請求項10】
前記第１電極と前記第２半導体層の間に設けられた第１半導体層をさらに備える請求項１、請求項２、請求項４乃至請求項９いずれか一項記載の半導体装置。
【請求項11】
前記第２絶縁膜は、前記第２電極の側面と、前記第２電極の側面と前記第２半導体層の間の前記第５絶縁膜の間に設けられた請求項１乃至請求項１０いずれか一項記載の半導体装置。
【請求項12】
前記第２絶縁膜の下端と前記第１電極の距離は、前記第２電極の下端と前記第１電極の距離より長い請求項１乃至請求項１１いずれか一項記載の半導体装置。
【請求項13】
前記第２絶縁膜は、少なくとも前記第２電極の下部の側面と前記第５絶縁膜の間には設けられていない請求項１乃至請求項１２いずれか一項記載の半導体装置。
【請求項14】
前記第２絶縁膜は、第１絶縁部と、第２絶縁部と、を有し、
前記第１絶縁部の下端と前記第２絶縁部の下端は互いに離間して設けられている請求項１乃至請求項１３いずれか一項記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【0002】
ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などの半導体装置は、電力変換等の用途に用いられる。このような半導体装置については、耐圧の高いことが望ましい。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２０１４－１４６６６６号公報
【文献】Ｋｅｎｙａ Ｋｏｂａｙａｓｈｉ， Ｈｉｒｏａｋｉ Ｋａｔｏ， Ｔｏｓｈｉｆｕｍｉ Ｎｉｓｈｉｇｕｃｈｉ， Ｓａｙａ Ｓｈｉｍｏｍｕｒａ， Ｔｅｔｓｕｙａ Ｏｈｎｏ， Ｔａｔｓｕｙａ Ｎｉｓｈｉｗａｋｉ， Ｋｉｋｕｏ Ａｉｄａ， Ｋｅｎｔａｒｏ Ｉｃｈｉｎｏｓｅｋｉ， Ｋｏｈｅｉ Ｏａｓａ ａｎｄ Ｙｕｓｕｋｅ Ｋａｗａｇｕｃｈｉ， “１００－Ｖ Ｃｌａｓｓ Ｔｗｏ－ｓｔｅｐ－ｏｘｉｄｅ Ｆｉｅｌｄ－Ｐｌａｔｅ Ｔｒｅｎｃｈ ＭＯＳＦＥＴ ｔｏ Ａｃｈｉｅｖｅ Ｏｐｔｉｍｕｍ ＲＥＳＵＲＦ Ｅｆｆｅｃｔ ａｎｄ Ｕｌｔｒａｌｏｗ Ｏｎ－ｒｅｓｉｓｔａｎｃｅ”， Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ＩＳＰＳＤ ２０１９， ｐｐ． ９９－１０２， ２０１９．
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明が解決しようとする課題は、オン抵抗をより低減することが可能な半導体装置を提供することである。
【課題を解決するための手段】
【0005】
実施形態の半導体装置は、第１電極と、第１電極の上に設けられた、第１導電型の第２半導体層と、第２半導体層の上に設けられた、第２導電型の第１半導体領域と、第１半導体領域の上に設けられた、第１導電型の第２半導体領域と、第２半導体領域の上から第２半導体領域及び第１半導体領域を通り第２半導体層に到達するトレンチ内に設けられ、第１絶縁材料を含む第１絶縁膜と、トレンチ内に、第１絶縁膜を介して第２半導体層に対向して設けられた第２電極と、第２電極と第２半導体層の間に設けられ第１絶縁材料を含む第５絶縁膜と、第２電極の間に設けられ、第１絶縁材料より誘電率の高い第２絶縁材料を含む第２絶縁膜と、第２電極及び第１絶縁膜の上に設けられ、ゲート絶縁膜を介して第１半導体領域に対向して設けられた第３電極と、第３電極の上に設けられた層間絶縁膜と、層間絶縁膜の上に設けられた第４電極と、を備え、トレンチの下部において、少なくとも一部は第２絶縁膜が設けられず、第２絶縁膜の上端と第１電極の距離は、第２電極の上端と第１電極の距離より長い。
【図面の簡単な説明】
【0006】
【図1】第１実施形態の半導体装置の模式断面図である。
【図2】第１実施形態の半導体装置の要部の模式断面図である。
【図3】第１実施形態の半導体装置の要部の模式断面図である。
【図4】第１実施形態の他の態様の半導体装置の模式断面図である。
【図5】第１実施形態の他の態様の半導体装置の要部の模式断面図である。
【図6】第１実施形態の半導体装置の製造工程を示す模式断面図である。
【図7】第１実施形態の半導体装置の製造工程を示す模式断面図である。
【図8】第１実施形態の半導体装置の製造工程を示す模式断面図である。
【図9】第１実施形態の半導体装置の製造工程を示す模式断面図である。
【図10】第１実施形態の半導体装置の製造工程を示す模式断面図である。
【図11】第１実施形態の半導体装置の製造工程を示す模式断面図である。
【図12】第１実施形態の半導体装置の製造工程を示す模式断面図である。
【図13】第１実施形態の半導体装置の製造工程を示す模式断面図である。
【図14】第１実施形態の半導体装置の製造工程を示す模式断面図である。
【図15】第１実施形態の半導体装置の作用効果を示す模式図である。
【図16】第２実施形態の半導体装置の要部の模式断面図である。
【発明を実施するための形態】
【0007】
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
【0008】
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
【0009】
以下、第１導電型がｎ型、第２導電型がｐ型である場合を例に説明する。
【0010】
以下の説明において、ｎ＋、ｎ、ｎ－および、ｐ＋、ｐ、ｐ－の表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ－はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ－はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ－型を単にｎ型、ｐ＋型、ｐ－型を単にｐ型と記載する場合もある。
【0011】
（第１実施形態）
本実施形態の半導体装置は、第１電極と、第１電極の上に設けられた、第１導電型の第１半導体層と、第１半導体層の上に設けられた、第１導電型の第２半導体層と、第２半導体層の上に設けられた、第２導電型の第１半導体領域と、第１半導体領域の上に設けられた、第１導電型の第２半導体領域と、第２半導体領域の上から第２半導体領域及び第１半導体領域を通り第２半導体層に到達するトレンチ内に設けられ、第１絶縁材料を含む第１絶縁膜と、トレンチ内に、第１絶縁膜を介して第２半導体層に対向して設けられた第２電極と、第２電極の側面と第２半導体層の間に設けられた第５絶縁膜と、第２電極の側面の間において、第２電極の下端から第２電極の高さの４０％の位置と、第２電極の上端の位置の間に設けられ、第１絶縁材料より誘電率の高い第２絶縁材料を含む第２絶縁膜と、第２電極、第１絶縁膜及び第２絶縁膜の上に設けられ、ゲート絶縁膜を介して第１半導体領域に対向して設けられた第３電極と、第３電極の上に設けられた層間絶縁膜と、層間絶縁膜の上に設けられた第４電極と、を備え、第２電極の高さの４０％の位置より下のトレンチ内における第１絶縁膜は、第１絶縁材料のみを含む。
本実施形態の半導体装置は、第１電極と、第１電極の上に設けられた、第１導電型の第１半導体層と、第１半導体層の上に設けられた、第１導電型の第２半導体層と、第２半導体層の上に設けられた、第２導電型の第１半導体領域と、第１半導体領域の上に設けられた、第１導電型の第２半導体領域と、第２半導体領域の上から第２半導体領域及び第１半導体領域を通り第２半導体層に到達するトレンチ内に設けられ、第１絶縁材料を含む第１絶縁膜と、トレンチ内に、第１絶縁膜を介して第２半導体層に対向して設けられた第２電極と、第２電極の側面と第２半導体層の間に設けられた第５絶縁膜と、第２電極の側面の間において、第２電極の下端から第２電極の高さの４０％の位置と、第２電極の上端の位置の間に設けられ、第１絶縁材料より誘電率の高い第２絶縁材料を含む第２絶縁膜と、第２電極、第１絶縁膜及び第２絶縁膜の上に設けられ、ゲート絶縁膜を介して第１半導体領域に対向して設けられた第３電極と、第３電極の上に設けられた層間絶縁膜と、層間絶縁膜の上に設けられた第４電極と、を備え、第２電極の高さの４０％の位置より下のトレンチ内における第１絶縁膜は、第１絶縁材料のみを含む。
【0012】
また、本実施形態の半導体装置は、第１電極と、第１電極の上に設けられた、第１導電型の第１半導体層と、第１半導体層の上に設けられた、第１導電型の第２半導体層と、第２半導体層の上に設けられた、第２導電型の第１半導体領域と、第１半導体領域の上に設けられた、第１導電型の第２半導体領域と、第２半導体領域の上から第２半導体領域及び第１半導体領域を通り第２半導体層に到達するトレンチ内に設けられ、第１絶縁材料を含む第１絶縁膜と、トレンチ内に、第１絶縁膜を介して第２半導体層に対向して設けられた第２電極と、第２電極の側面と第２半導体層の間に設けられた第５絶縁膜と、第２電極の側面の間において、第２電極の下端から第２電極の高さの４０％の位置と、第２電極の上端の位置の間に設けられ、第１絶縁材料より誘電率の高い第２絶縁材料を含む第２絶縁膜と、第２電極、第１絶縁膜及び第２絶縁膜の上に設けられ、ゲート絶縁膜を介して第１半導体領域に対向して設けられた第３電極と、第３電極の上に設けられた層間絶縁膜と、層間絶縁膜の上に設けられた第４電極と、を備え、第２電極の高さの４０％の位置より下のトレンチ内における第１絶縁膜は、第２絶縁材料を含まない。
【0013】
図１は、本実施形態の半導体装置１００の模式断面図である。図２は、本実施形態の半導体装置１００の要部の模式断面図である。図２は、第１トレンチ２０を説明するための図である。図３は、本実施形態の半導体装置１００の要部の模式図である。図３は、第２トレンチ４０を説明するための図である。半導体装置１００は、例えば、縦型のＭＯＳＦＥＴである。
【0014】
半導体装置１００は、ドレイン層１０と、ドリフト層１２と、ベース領域１４と、ソース領域１６と、第１トレンチ２０と、第１絶縁膜２２と、フィールドプレート電極２４と、第２絶縁膜２６と、第３絶縁膜３０と、第４絶縁膜３２と、第５絶縁膜３４と、第６絶縁膜３６と、ゲート絶縁膜３７と、第２トレンチ４０と、第７絶縁膜４２と、フィールドプレート電極４４と、第８絶縁膜４６と、ゲート絶縁膜４７と、第９絶縁膜５０と、第１０絶縁膜５２と、第１１絶縁膜５４と、第１２絶縁膜５６と、ドレイン電極６０と、ゲート電極６２と、バリアメタル６４と、ソース電極６６と、層間絶縁膜７０と、を備える。
【0015】
なお、ドレイン電極６０は第１電極の一例である。ドレイン層１０は、第１半導体層の一例である。ドリフト層１２は、第２半導体層の一例である。ベース領域１４は、第１半導体領域の一例である。ソース領域１６は、第２半導体領域の一例である。第１トレンチ２０は、トレンチの一例である。フィールドプレート電極２４は、第２電極の一例である。ゲート電極６２は、第３電極の一例である。ソース電極６６は、第４電極の一例である。
【0016】
ドレイン層１０は、ＭＯＳＦＥＴのドレインとして機能する層である。ドレイン層１０は、例えば、ｎ＋型の半導体材料を含む。
【0017】
ドレイン電極６０は、ドレイン層１０の下に設けられ、ドレイン層１０と電気的に接続されている。言い換えると、ドレイン層１０は、ドレイン電極６０の上に設けられている。ドレイン電極６０は、ＭＯＳＦＥＴのドレイン電極として機能する電極である。
【0018】
ドリフト層１２は、ドレイン層１０の上に設けられている。ドリフト層１２は、ＭＯＳＦＥＴのドリフト層として機能する層である。ドリフト層１２は、例えば、ｎ－型の半導体材料を含む。
【0019】
ベース領域１４は、ドリフト層１２の上に設けられている。ベース領域１４は、ＭＯＳＦＥＴのベースとして機能する。ベース領域１４は、ゲート電極６２に電圧が印加された場合にチャネルを形成し、ソース領域１６とドレイン層１０の間にキャリアが流れることを可能とする領域である。ベース領域１４は、例えば、ｐ型の半導体材料を含む。半導体装置１００は、ベース領域１４としての、ベース領域１４ａ、１４ｂ及び１４ｃを含む。
【0020】
ソース領域１６は、ベース領域１４の上に設けられている。ソース領域１６は、ＭＯＳＦＥＴのソースとして機能する領域である。ゲート電極６２に適切な電圧が印加された場合に、ソース領域１６とドレイン層１０の間にキャリアが流れる。ソース領域１６は、例えば、ｎ＋型の半導体材料を含む。半導体装置１００は、ソース領域１６としての、ソース領域１６ａ、１６ｂ、１６ｃ及び１６ｄを含む。
【0021】
ここで、Ｘ方向と、Ｘ方向に対して垂直に交差するＹ方向と、Ｘ方向及びＹ方向に垂直に交差するＺ方向を定義する。ドレイン層１０及びドリフト層１２は、Ｘ方向及びＹ方向に平行なＸＹ平面に平行（水平方向）に設けられた層である。Ｚ方向は、ドレイン層１０及びドリフト層１２が積層された方向である。
【0022】
第１トレンチ２０は、ソース領域１６の上からソース領域１６及びベース領域１４を通りドリフト層１２に到達するように設けられている。
【0023】
第１絶縁膜２２は、第１トレンチ２０内に設けられている。第１絶縁膜２２は、第１絶縁材料を含む。第１絶縁材料は、例えばＳｉＯｘ（酸化ケイ素）であるが、これに限定されるものではない。
【0024】
フィールドプレート電極２４は、第１トレンチ２０内において、第１絶縁膜２２を介してドリフト層１２に対向して設けられている。例えば、フィールドプレート電極２４は、ドリフト層１２と並んで設けられている。フィールドプレート電極２４は、例えば、ソース電極６６とドレイン電極６０の間の逆方向電界の集中を緩和して、耐圧を増加させるために設けられている。フィールドプレート電極２４は、Ｚ方向に延伸して設けられている。フィールドプレート電極２４は、例えば、図１の奥行き方向に設けられた、図示されていない部分において、上方に延びた部分を有する。そして、フィールドプレート電極２４は、かかる上方に延びた部分を用いて、ソース電極６６と電気的に接続されている。なお、フィールドプレート電極２４とソース電極６６の接続のされ方は、これに限定されるものではない。
【0025】
第２絶縁膜２６としての第２絶縁膜２６ａは、第１トレンチ２０内において、フィールドプレート電極の側面２４ｃと第５絶縁膜３４の間に設けられている。また、第２絶縁膜２６ａは、フィールドプレート電極の下端２４ａからフィールドプレート電極２４の高さの４０％の位置と、フィールドプレート電極の上端２４ｂの位置の間に設けられている。「フィールドプレート電極の下端２４ａからフィールドプレート電極２４の高さの４０％の位置」について説明する。フィールドプレート電極の下端２４ａを通るＸＹ平面Ｐ１とフィールドプレート電極の上端２４ｂを通るＸＹ平面Ｐ３の距離をＬ１とする。次に、フィールドプレート電極の下端２４ａを通るＸＹ平面Ｐ１からの距離がＬ２＝０．４Ｌ１になるような、すなわちＬ２がＬ１の４０％になるような、ＸＹ平面Ｐ２を考える。このＸＹ平面Ｐ２の位置が、「フィールドプレート電極の下端２４ａからフィールドプレート電極２４の高さの４０％の位置」である。言い換えると、第２絶縁膜２６ａは、ＸＹ平面Ｐ２とＸＹ平面Ｐ３の間に設けられている。なお、第２絶縁膜２６ａは、さらにＸＹ平面Ｐ３の上に設けられていてもかまわない。図２では、第２絶縁膜２６ａが、ＸＹ平面Ｐ３の上に設けられている場合を示している。
【0026】
同様に、第２絶縁膜２６としての第２絶縁膜２６ｂは、第１トレンチ２０内において、フィールドプレート電極の側面２４ｄと第６絶縁膜３６の間に設けられている。また、第２絶縁膜２６ｂは、フィールドプレート電極の下端２４ａからフィールドプレート電極２４の高さの４０％の位置と、フィールドプレート電極の上端２４ｂの位置の間に設けられている。
【0027】
また、第２絶縁膜２６ａは、第１部分２６ａ１と、第１部分２６ａ１の上に設けられた第２部分２６ａ２と、を有していても良い。その場合、第２部分２６ａ２の膜厚は、第１部分２６ａ１の膜厚より厚い。ここで膜厚は、例えばＸＹ平面に平行な面内（水平面内）における長さである。
【0028】
同様に、第２絶縁膜２６ｂは、第３部分２６ｂ１と、第３部分２６ｂ１の上に設けられた第４部分２６ｂ２と、を有していても良い。その場合、第４部分２６ｂ２の膜厚は、第３部分２６ｂ１の膜厚より厚い。ここで膜厚は、例えばＸＹ平面に平行な面内（水平面内）における長さである。
【0029】
フィールドプレート電極の側面２４ｃとドリフト層１２の間における第２絶縁膜２６の膜厚Ｗ２は、第２絶縁膜２６が設けられていないフィールドプレート電極の側面２４ｃとドリフト層１２の間における第１絶縁膜２２の膜厚Ｗ１の３０％以上であることが好ましい。ここで膜厚は、例えばＸＹ平面に平行な面内における長さである。
【0030】
第２絶縁膜２６は、第１絶縁材料より誘電率の高い第２絶縁材料を含む。第２絶縁材料は例えばＳｉＮｘ（窒化ケイ素）であるが、これに限定されるものではない。
【0031】
第３絶縁膜３０は、第１トレンチ２０内において、フィールドプレート電極の側面２４ｃと第２絶縁膜２６ａの間に設けられている。第３絶縁膜３０は、第１絶縁材料を含む。
【0032】
第４絶縁膜３２は、第１トレンチ２０内において、フィールドプレート電極の側面２４ｄと第２絶縁膜２６ｂの間に設けられている。第４絶縁膜３２は、第１絶縁材料を含む。
【0033】
第５絶縁膜３４は、第１トレンチ２０内において、ドリフト層１２と第２絶縁膜２６ａの間に設けられている。第５絶縁膜３４は、第１絶縁材料を含む。
【0034】
第６絶縁膜３６は、第１トレンチ２０内において、ドリフト層１２と第２絶縁膜２６ｂの間に設けられている。第６絶縁膜３６は、第１絶縁材料を含む。
【0035】
ゲート電極６２としての第１ゲート電極６２ａは、フィールドプレート電極２４の上に、ゲート絶縁膜３７を介してベース領域１４に対向して設けられている。第１ゲート電極６２ａは、ＭＯＳＦＥＴのゲートとして機能する電極である。ゲート絶縁膜３７は、例えば、第１絶縁材料を含む。
【0036】
例えば、第１絶縁膜２２、第３絶縁膜３０、第４絶縁膜３２、第５絶縁膜３４、第６絶縁膜３６及びゲート絶縁膜３７は、同じ工程で同時に形成されていてもかまわないし、別の工程で形成されていてもかまわない。
【0037】
第２トレンチ４０は、ソース領域１６の上からソース領域１６及びベース領域１４を通りドリフト層１２に到達するように設けられている。
【0038】
第７絶縁膜４２は、第２トレンチ４０内に設けられている。第７絶縁膜４２は、第１絶縁材料を含む。
【0039】
フィールドプレート電極４４は、第２トレンチ４０内において、第７絶縁膜４２を介してドリフト層１２に対向して設けられている。例えば、フィールドプレート電極４４は、ドリフト層１２と並んで設けられている。フィールドプレート電極４４は、例えば、ソース電極６６とドレイン電極６０の間の逆方向電界の集中を緩和して、耐圧を増加させるために設けられている。フィールドプレート電極４４は、Ｚ方向に延伸して設けられている。フィールドプレート電極４４は、例えば、図１の奥行き方向に設けられた、図示されていない部分において、上方に延びた部分を有する。そして、フィールドプレート電極４４は、かかる上方に延びた部分を用いて、ソース電極６６と電気的に接続されている。なお、フィールドプレート電極４４とソース電極６６の接続のされ方は、これに限定されるものではない。
【0040】
第８絶縁膜４６としての第８絶縁膜４６ａは、第２トレンチ４０内において、フィールドプレート電極の側面４４ｃと第１１絶縁膜５４の間に設けられている。また、第８絶縁膜４６ａは、フィールドプレート電極の下端４４ａからフィールドプレート電極４４の高さの４０％の位置と、フィールドプレート電極の上端４４ｂの位置の間に設けられている。言い換えると、第８絶縁膜４６ａは、ＸＹ平面Ｐ２とＸＹ平面Ｐ３の間に設けられている。なお、第８絶縁膜４６ａは、さらにＸＹ平面Ｐ３の上に設けられていてもかまわない。図３では、第８絶縁膜４６ａが、ＸＹ平面Ｐ３の上に設けられている場合を示している。
【0041】
同様に、第８絶縁膜４６としての第８絶縁膜４６ｂは、第２トレンチ４０内において、フィールドプレート電極の側面４４ｄと第１２絶縁膜５６の間に設けられている。また、第８絶縁膜４６ｂは、フィールドプレート電極の下端４４ａからフィールドプレート電極４４の高さの４０％の位置と、フィールドプレート電極の上端４４ｂの位置の間に設けられている。
【0042】
第９絶縁膜５０は、第２トレンチ４０内において、フィールドプレート電極の側面４４ｃと第８絶縁膜４６ａの間に設けられている。第９絶縁膜５０は、第１絶縁材料を含む。
【0043】
第１０絶縁膜５２は、第２トレンチ４０内において、フィールドプレート電極の側面４４ｄと第８絶縁膜４６ｂの間に設けられている。第１０絶縁膜５２は、第１絶縁材料を含む。
【0044】
第１１絶縁膜５４は、第２トレンチ４０内において、ドリフト層１２と第８絶縁膜４６ａの間に設けられている。第１１絶縁膜５４は、第１絶縁材料を含む。
【0045】
第１２絶縁膜５６は、第２トレンチ４０内において、ドリフト層１２と第８絶縁膜４６ｂの間に設けられている。第１２絶縁膜５６は、第１絶縁材料を含む。
【0046】
ゲート電極６２としての第２ゲート電極６２ｂは、フィールドプレート電極４４の上に、ゲート絶縁膜４７を介してベース領域１４に対向して設けられている。第２ゲート電極６２ｂは、ＭＯＳＦＥＴのゲートとして機能する電極である。ゲート絶縁膜４７は、例えば、第１絶縁材料を含む。
【0047】
例えば、第７絶縁膜４２、第９絶縁膜５０、第１０絶縁膜５２、第１１絶縁膜５４、第１２絶縁膜５６及びゲート絶縁膜４７は、同じ工程で同時に形成されていてもかまわないし、別の工程で形成されていてもかまわない。
【0048】
層間絶縁膜７０としての層間絶縁膜７０ａは、第１ゲート電極６２ａ、ソース領域１６ａ及びソース領域１６ｂの上に設けられている。層間絶縁膜７０としての層間絶縁膜７０ｂは、第２ゲート電極６２ｂ、ソース領域１６ｃ及びソース領域１６ｄの上に設けられている。
【0049】
ソース電極６６は、ベース領域１４、ソース領域１６及び層間絶縁膜７０の上に設けられている。ソース電極６６は、ＭＯＳＦＥＴのソースとして機能する電極である。
【0050】
バリアメタル６４は、ソース電極６６とベース領域１４、ソース領域１６及び層間絶縁膜７０との間に設けられている。バリアメタル６４は、ソース電極６６と、半導体装置１００に用いられている半導体材料との、反応防止のために用いられる膜である。バリアメタル６４は、例えばＴｉ（チタン）、ＴｉＮ（窒化チタン）、Ｔａ（タンタル）又はＴａＮ（窒化タンタル）等を含む。
【0051】
図４は、本実施形態の他の態様の半導体装置１１０の模式断面図である。図５は、第１実施形態の他の態様の半導体装置１１０の要部の模式断面図である。第２絶縁膜２６ａ及び第２絶縁膜２６ｂの上下方向の膜厚に差は設けられていなくても良い。同様に、第８絶縁膜４６ａ及び第８絶縁膜４６ｂの上下方向の膜厚に差は設けられていなくても良い。
【0052】
ドレイン層１０、ドリフト層１２、ベース領域１４及びソース領域１６に用いられる半導体材料は、例えばシリコン（Ｓｉ）である。しかし、ドレイン層１０、ドリフト層１２、ベース領域１４及びソース領域１６に用いられる半導体材料は、例えば炭化シリコン（ＳｉＣ）、窒化ガリウム（ＧａＮ）又はヒ化ガリウム（ＧａＡｓ）等の他の半導体材料であってもかまわない。
【0053】
半導体材料としてシリコンが用いられる場合、ｎ型不純物としては例えばヒ素（Ａｓ）、リン（Ｐ）又はアンチモン（Ｓｂ）を、またｐ型不純物としては例えばＢ（ホウ素）を、それぞれ用いることができる。
【0054】
ゲート電極６２、フィールドプレート電極２４及びフィールドプレート電極４４は、不純物を含むポリシリコン等の導電材料を含む。
【0055】
ドレイン電極６０及びソース電極６６は、例えばアルミニウム（Ａｌ）等の金属を含む。
【0056】
【0057】
まず、ドレイン層１０の上に、ドリフト層１２及びベース領域１４を形成する。例えば、ドレイン層１０をＳｉ基板である半導体基板とし、ドレイン層１０の上にエピタキシャル成長によりドリフト層１２を形成する。しかし、ドレイン層１０及びドリフト層１２の製造工程は、上記に限定されるものではない。次に、ドリフト層１２の上に例えば熱酸化法又はＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により、例えば酸化シリコンである第１絶縁材料を含む絶縁膜８０を形成する（図６）。次に例えばフォトリソグラフィ及びＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）を用いて、絶縁膜８０の一部を除去する（図７）。次に、絶縁膜８０をマスクにして、ソース領域１６の上からドリフト層１２に到達するトレンチ８２及びトレンチ８４を形成する（図８）。次に、ドリフト層１２の上、トレンチ８２内及びトレンチ８４内に、熱酸化法又はＣＶＤにより、例えば酸化シリコンである第１絶縁材料を含む第６絶縁膜３６よび第１２絶縁膜５６を形成する（図９）。次に、例えばＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により、第６絶縁膜３６および第１２絶縁膜５６の上に、例えば窒化ケイ素である第２絶縁材料を含む絶縁膜９０を形成する（図１０）。
【0058】
次に、例えばフォトリソグラフィ及びＲＩＥを用いて、トレンチ８２の底部及びトレンチ８４の底部における、第６絶縁膜３６及び第１２絶縁膜５６の上に形成された絶縁膜９０の一部、及び第６絶縁膜３６よび第１２絶縁膜５６の一部を除去する。次に、例えば異方性エッチングであるＲＩＥ及び等方性エッチングであるＣＤＥ（Ｃｈｅｍｉｃａｌ Ｄｒｙ Ｅｔｃｈｉｎｇ）を用いて、トレンチ８２及びトレンチ８４よりも下方に延伸した、トレンチ８６及びトレンチ８８を形成する。トレンチ８２内における第６絶縁膜３６の上記一部の除去により、第６絶縁膜３６は、第５絶縁膜３４及び第６絶縁膜３６となる。トレンチ８４内における第１２絶縁膜５６の上記一部の除去により、第１２絶縁膜５６は、第１１絶縁膜５４及び第１２絶縁膜５６となる（図１１）。
【0059】
次に、例えばＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ Ｏｆ Ｓｉｌｉｃｏｎ）を用いて、絶縁膜９０の下方の、トレンチ８６の内壁及びトレンチ８８の内壁について、熱酸化を行う。これにより、酸化ケイ素である第１絶縁材料を含む第１絶縁膜２２が内側に設けられた第１トレンチ２０、及び酸化ケイ素である第１絶縁材料を含む第７絶縁膜４２が内側に設けられた第２トレンチ４０が形成される。なお、例えば、絶縁膜９０の周囲にも、第１絶縁材料を含む、第３絶縁膜３０、第４絶縁膜３２、第９絶縁膜５０及び第１０絶縁膜５２が形成される。しかし窒化ケイ素の酸化速度はＳｉの酸化速度よりも低い。そのため、第３絶縁膜３０および第４絶縁膜３２の膜厚は第１絶縁膜２２よりも薄く、第９絶縁膜５０及び第１０絶縁膜５２の膜厚は第７絶縁膜４２よりも薄い。第１絶縁膜２２の内側とその上方及び第７絶縁膜４２の内側とその上方には、空孔９２及び空孔９４が残る。（図１２）。第３絶縁膜３０及び第４絶縁膜３２、第９絶縁膜５０及び第１０絶縁膜５２、並びに第１絶縁膜２２及び第７絶縁膜４２は、前記ＬＯＣＯＳのみで形成しても良く、前記ＬＯＣＯＳを実施した後に例えばＣＶＤ法で第１絶縁材料を含む膜を積み増しても良い。
【0060】
次に、空孔９２の内側及び空孔９４の内側に、例えばＣＶＤを用いて、不純物を含むポリシリコンを含む、フィールドプレート電極２４及びフィールドプレート電極４４を、それぞれ形成する（図１３）。
【0061】
次に、エッチング及びＣＤＥを用いて、フィールドプレート電極２４及びフィールドプレート電極４４の上方に設けられた、第３絶縁膜３０、第４絶縁膜３２、絶縁膜９０、及び絶縁膜８０のそれぞれの一部を除去する。第１トレンチ２０内の絶縁膜９０は、第２絶縁膜２６である第２絶縁膜２６ａ及び第２絶縁膜２６ｂとなる。第２トレンチ４０内の絶縁膜９０は、第８絶縁膜４６である第８絶縁膜４６ａ及び第８絶縁膜４６ｂとなる。ドリフト層１２と第２絶縁膜２６ａの間の絶縁膜８０は、第５絶縁膜３４となる。ドリフト層１２と第２絶縁膜２６ｂの間の絶縁膜８０は、第６絶縁膜３６となる。ドリフト層１２と第８絶縁膜４６ａの間の絶縁膜８０は、第１１絶縁膜５４となる。ドリフト層１２と第８絶縁膜４６ｂの間の絶縁膜８０は、第１２絶縁膜５６となる。（図１４）。
【0062】
次に、ゲート電極６２、ベース領域１４、ソース領域１６、ゲート絶縁膜３７、ゲート絶縁膜４７、層間絶縁膜７０、バリアメタル６４、ソース電極６６及びドレイン電極６０を形成し、本実施形態の半導体装置１００を得る。
【0063】
次に、本実施形態の作用効果を記載する。
【0064】
本実施形態のような、上下電極構造のＭＯＳＦＥＴでは、スイッチングオフ時の素子耐圧を維持するために、ドリフト層１２の不純物濃度および膜厚が所定の範囲に調整されている。ドリフト層１２の不純物濃度および膜厚は、ドリフト層１２を構成する半導体材料の物性限界で制限される。このため、素子耐圧とオン抵抗とのあいだには、トレードオフの関係が生じる。
【0065】
トレンチ型のゲート電極６２の下に、ソース電極６６あるいはゲート電極６２に電気的に接続させたフィールドプレート電極２４を設けるＭＯＳＦＥＴがある。ゲート電極６２の下にフィールドプレート電極２４を設けることにより、ドレイン電極６０に電圧が印加された際、トレンチ間に空乏層が広がる。これにより、素子耐圧が低下せずに、ドリフト層１２の不純物濃度を上げることができ、その結果、フィールドプレート電極２４を備えたＭＯＳＦＥＴでは、オン抵抗を下げることができる。
【0066】
一方、フィールドプレート電極２４を備えたＭＯＳＦＥＴにおいては、例えば２００Ｖ以上の耐圧が要求されるような用途の場合、所望の耐圧を得るために、トレンチを深くすると共にトレンチ内に形成された絶縁膜の膜厚を厚くしようとすると、ＭＯＳＦＥＴが形成された半導体基板（ウェハ）に応力がかかりすぎてウェハが反ることがあり、製造が難しいという問題があった。また、この問題を回避するために、トレンチの深さやトレンチ内の形成された絶縁膜の膜厚を抑えて、代わりに、ドリフト層１２の一部のｎ型不純物濃度を、より低くすることで耐圧を高くする場合、オン抵抗が高くなってしまうという問題があった。また、いわゆるスーパージャンクション構造を用いる場合には、交互に設けられたｐ型不純物含有層とｎ型不純物含有層において、それぞれの不純物濃度が高くなる程にｐ型不純物含有量及びｎ型不純物含有量の制御が難しくなるため、特定の耐圧領域においては、フィールドプレート電極２４を備えたＭＯＳＦＥＴと比較すると、不純物濃度を上げることが難しいために、オン抵抗が高くなってしまうという問題があった。
【0067】
図１５は、本実施形態の半導体装置１００の作用効果を説明するための模式図である。図１５は、半導体装置の深さ方向における模式的な電界分布を示す図である。図１５（ａ）は、理想的な、矩形状の電界分布を示している。図１５（ｂ）は、トレンチ内の絶縁膜の膜厚が均一である場合の模式図である。この場合、半導体装置の深さ方向における電界分布が不均一であるため、耐圧が低下してしまう。
【0068】
本実施形態の半導体装置１００は、フィールドプレート電極の側面２４ｃと第１絶縁膜２２の間において、フィールドプレート電極の下端２４ａからフィールドプレート電極２４の高さの４０％の位置と、フィールドプレート電極の上端２４ｂの位置の間に設けられ、第１絶縁材料より誘電率の高い第２絶縁材料を含む第２絶縁膜２６を備える。
【0069】
例えば、本実施形態の半導体装置１００の深さ方向における電界分布は、図１５（ｃ）のように模式的に示される。これにより、第１トレンチ２０内の上部における絶縁膜の実効的な膜厚を、第１トレンチ２０内の下部における絶縁膜の実効的な膜厚より薄くすることができる。これにより、逆方向電圧が加わったときの半導体装置１００における電界分布をより矩形に近づけることができるため、耐圧の高い半導体装置の提供が可能になる。また、ドリフト層１２の底部に、よりｎ型不純物濃度が低い層を別途設けなくても良いため、オン抵抗の増加を抑制しつつ耐圧の高い半導体装置の提供が可能になる。
【0070】
また、本実施形態の半導体装置１００においては、フィールドプレート電極２４の高さの４０％の位置より下の第１トレンチ２０内における第１絶縁膜２２は、第１絶縁材料のみを含む。言い換えると、フィールドプレート電極２４の高さの４０％の位置より下の第１トレンチ２０内における第１絶縁膜２２は、第２絶縁材料を含まない。
【0071】
逆方向電界が半導体装置１００に加わる際には、ドレイン電極６０に高い電圧が加わる。一方、フィールドプレート電極２４はソース電極６６に接続してソース電極６６と同電位として用いることが多いため、フィールドプレート電極２４に加わる電圧は例えば０ボルトである。すると、高い電界は第１トレンチ２０の底部に加わりやすいため、第１トレンチ２０の底部が破壊されやすい。第１トレンチ２０の底部及びその近傍に、第１絶縁材料より誘電率の高い第２絶縁材料を用いる場合には、第１トレンチ２０の底部の絶縁膜の実効的膜厚がより薄くなるため、さらに当該破壊がおこりやすくなる。そこで、本実施形態の半導体装置１００においては、フィールドプレート電極２４の高さの４０％の位置より下の第１トレンチ２０内における第１絶縁膜２２は、第１絶縁材料のみを含む、又は第２絶縁材料を含まないものとしている。
【0072】
フィールドプレート電極の側面２４ｃと第２絶縁膜２６ａの間に設けられた第３絶縁膜３０がさらに設けられることにより、フィールドプレート電極２４と第２絶縁膜２６の距離を、第３絶縁膜３０の膜厚を用いて制御出来る。そのため、第１トレンチ２０内の上部と下部における絶縁膜の実効的な膜厚の差異の制御とは独立して、全体的な絶縁膜厚を制御することが出来、耐圧の制御が容易になる。
【0073】
第２絶縁膜２６が、第１部分２６ａ１と、第１部分２６ａ１の上に設けられ第１部分２６ａ１より膜厚の厚い第２部分２６ａ２と、を備えている。これにより、第１トレンチ２０内の実効的な絶縁膜の膜厚が、第１部分２６ａ１の近傍と第２部分２６ａ２の近傍で異なることになる。これを用いると、逆方向電界が印加された際の電界分布をより矩形に近く制御することが可能になる。
【0074】
フィールドプレート電極の側面２４ｃとドリフト層１２の間における第２絶縁膜２６の膜厚Ｗ２は、第２絶縁膜２６が設けられていないフィールドプレート電極の側面２４ｃとドリフト層１２の間における第１絶縁膜２２の膜厚Ｗ１の３０％以上であることが好ましい。これは、３０％未満である場合、第２絶縁膜２６の膜厚Ｗ２が薄すぎて、第２絶縁膜２６を設けることによる効果が十分に期待できないためである。
【0075】
第１絶縁材料として酸化ケイ素を用い、第２絶縁材料として窒化ケイ素を用いる場合には、酸化ケイ素が圧縮応力を有し窒化ケイ素が引っ張り応力を有するため、お互いに応力が相殺する。そのため、半導体基板（ウェハ）に応力がかかりすぎて半導体基板（ウェハ）が反ったりするという問題の発生を抑制できる。
【0076】
本実施形態の半導体装置１００によれば、耐圧の高い半導体装置の提供が可能となる。
【0077】
（第２実施形態）
本実施形態の半導体装置１２０は、フィールドプレート電極２４が、第３部分２４ｅと、第３部分２４ｅの上に設けられ第３部分２４ｅより膜厚の厚い第４部分２４ｆと、を備える点で、第１実施形態と異なっている。ここで、第１実施形態と重複する内容の記載は省略する。
本実施形態の半導体装置１２０は、フィールドプレート電極２４が、第３部分２４ｅと、第３部分２４ｅの上に設けられ第３部分２４ｅより膜厚の厚い第４部分２４ｆと、を備える点で、第１実施形態と異なっている。ここで、第１実施形態と重複する内容の記載は省略する。
【0078】
図１６は、本実施形態の半導体装置１２０の要部の模式断面図である。フィールドプレート電極２４は、第３部分２４ｅと、第３部分２４ｅの上に設けられた第４部分２４ｆと、を有する。第４部分２４ｆの膜厚ｗ５は、第３部分２４ｅの膜厚ｗ４より厚い。ここで膜厚は、例えばＸＹ平面内の長さである。
【0079】
また、フィールドプレート電極４４は、部分４４ｅと、部分４４ｅの上に設けられた部分４４ｆと、を有する。部分４４ｆの膜厚ｗ７は、部分４４ｅの膜厚ｗ６よりここで膜厚は、例えばＸＹ平面内の長さである。
【0080】
フィールドプレート電極２４及びフィールドプレート電極４４の膜厚が異なる部分を有することにより、さらに耐圧の高い半導体装置の提供が可能となる。
【0081】
本発明のいくつかの実施形態及び実施例を説明したが、これらの実施形態及び実施例は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0082】
１０ ドレイン層（第１半導体層）
１２ ドリフト層（第２半導体層）
１４ ベース領域（第１半導体領域）
１６ ソース領域（第２半導体領域）
２０ 第１トレンチ（トレンチ）
２２ 第１絶縁膜
２４ フィールドプレート電極（第２電極）
２４ａ フィールドプレート電極の下端
２４ｂ フィールドプレート電極の上端
２４ｃ フィールドプレート電極の側面
２４ｄ フィールドプレート電極の側面
２４ｅ 第３部分
２４ｆ 第４部分
２６ 第２絶縁膜
２６ａ１ 第１部分
２６ａ２ 第２部分
３０ 第３絶縁膜
３２ 第４絶縁膜
３４ 第５絶縁膜
３６ 第６絶縁膜
３７ ゲート絶縁膜
４０ 第２トレンチ
４２ 第７絶縁膜
４４ フィールドプレート電極
４６ 第８絶縁膜
４７ ゲート絶縁膜
５０ 第９絶縁膜
５２ 第１０絶縁膜
５４ 第１１絶縁膜
５６ 第１２絶縁膜
６０ ドレイン電極（第１電極）
６２ ゲート電極（第３電極）
６４ バリアメタル
６６ ソース電極（第４電極）
７０ 層間絶縁膜
１００ 半導体装置
１１０ 半導体装置
１２０ 半導体装置
１２ ドリフト層（第２半導体層）
１４ ベース領域（第１半導体領域）
１６ ソース領域（第２半導体領域）
２０ 第１トレンチ（トレンチ）
２２ 第１絶縁膜
２４ フィールドプレート電極（第２電極）
２４ａ フィールドプレート電極の下端
２４ｂ フィールドプレート電極の上端
２４ｃ フィールドプレート電極の側面
２４ｄ フィールドプレート電極の側面
２４ｅ 第３部分
２４ｆ 第４部分
２６ 第２絶縁膜
２６ａ１ 第１部分
２６ａ２ 第２部分
３０ 第３絶縁膜
３２ 第４絶縁膜
３４ 第５絶縁膜
３６ 第６絶縁膜
３７ ゲート絶縁膜
４０ 第２トレンチ
４２ 第７絶縁膜
４４ フィールドプレート電極
４６ 第８絶縁膜
４７ ゲート絶縁膜
５０ 第９絶縁膜
５２ 第１０絶縁膜
５４ 第１１絶縁膜
５６ 第１２絶縁膜
６０ ドレイン電極（第１電極）
６２ ゲート電極（第３電極）
６４ バリアメタル
６６ ソース電極（第４電極）
７０ 層間絶縁膜
１００ 半導体装置
１１０ 半導体装置
１２０ 半導体装置
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
