知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-07-24
(45)【発行日】2023-08-01
(54)【発明の名称】半導体装置および半導体パッケージ
(51)【国際特許分類】
H01L 23/12 20060101AFI20230725BHJP
H01L 21/60 20060101ALI20230725BHJP
H01L 21/3205 20060101ALI20230725BHJP
H01L 21/768 20060101ALI20230725BHJP
H01L 23/532 20060101ALI20230725BHJP
H01L 23/522 20060101ALI20230725BHJP
【ＦＩ】
H01L23/12 501P
H01L21/60 311Q
H01L21/88 N
H01L21/88 T
H01L21/90 M
【請求項の数】
19
(21)【出願番号】P 2019068674
(22)【出願日】2019-03-29
(65)【公開番号】P2020167339
(43)【公開日】2020-10-08
【審査請求日】2022-02-09
(73)【特許権者】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】110002310
【氏名又は名称】弁理士法人あい特許事務所
(72)【発明者】
【氏名】古賀 佑士
(72)【発明者】
【氏名】竹井 祥司
【審査官】多賀 和宏
(56)【参考文献】
【文献】特開２００５－３４０５９０（ＪＰ，Ａ）
【文献】特開２０１８－００６３９１（ＪＰ，Ａ）
【文献】特開２０１７－０３４１８７（ＪＰ，Ａ）
【文献】特開平１１－１３５５０６（ＪＰ，Ａ）
【文献】特開２０１１－０６１１９３（ＪＰ，Ａ）
【文献】特開２００７－３２９３９６（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２３／１２、２３／５２２－２３／５３２
Ｈ０１Ｌ ２１／３２０５、２１／７６８、２１／６０
(57)【特許請求の範囲】
【請求項1】
第１面を有する半導体層と、前記半導体層の前記第１面を覆う第１絶縁層と、
前記第１絶縁層上に形成された第２絶縁層と、
前記第２絶縁層上に形成された第３絶縁層と、
前記第３絶縁層上に形成され、Ｃｕを主成分とする金属からなるＣｕ導電層とを含み、
前記第１絶縁層および前記第３絶縁層は、前記第２絶縁層よりも柔らかい材料層からなり、前記第２絶縁層を挟んでおり、
前記第１絶縁層および前記第３絶縁層は酸化膜からなり、前記第２絶縁層は窒化膜からなる、半導体装置。
【請求項2】
前記第３絶縁層の厚さは、前記第２絶縁層および前記第３絶縁層のトータル厚さの５０％以下である、請求項１に記載の半導体装置。
【請求項3】
前記第１絶縁層に覆われており、かつＡｌを主成分とする金属からなるＡｌ配線層を含み、前記第３絶縁層の厚さは、前記第２絶縁層および前記第３絶縁層のトータル厚さの５０％以下である、請求項１に記載の半導体装置。
【請求項4】
前記第１絶縁層および前記第３絶縁層のＪＩＳ Ｋ７１６１に準拠して測定されたヤング率（ＭＰａ）は、前記第２絶縁層の前記ヤング率よりも小さい、請求項１～３のいずれか一項に記載の半導体装置。
【請求項5】
前記第１絶縁層の前記ヤング率は、前記第３絶縁層の前記ヤング率よりも大きい、請求項４に記載の半導体装置。
【請求項6】
前記第１絶縁層の前記ヤング率は６０，０００ＭＰａ～８０，０００ＭＰａであり、前記第２絶縁層の前記ヤング率は３００，０００ＭＰａ～３５０，０００ＭＰａであり、
前記第３絶縁層の前記ヤング率は１５，０００ＭＰａ～３０，０００ＭＰａである、請求項４または５に記載の半導体装置。
【請求項7】
前記第１絶縁層に覆われており、かつＡｌを主成分とする金属からなるＡｌ配線層を含み、前記第３絶縁層の厚さは、前記第２絶縁層および前記第３絶縁層のトータル厚さの５０％以下であり、
前記第１絶縁層のＪＩＳ Ｋ７１６１に準拠して測定されたヤング率は６０，０００ＭＰａ～８０，０００ＭＰａであり、
前記第２絶縁層の前記ヤング率は３００，０００ＭＰａ～３５０，０００ＭＰａであり、
前記第３絶縁層の前記ヤング率は１５，０００ＭＰａ～３０，０００ＭＰａである、請求項１に記載の半導体装置。
【請求項8】
前記第１絶縁層および前記第３絶縁層は、ＳｉＯ２膜およびＳｉＯＣ膜のいずれか一つを含み、前記第２絶縁層は、ＳｉＮ膜を含む、請求項１～７のいずれか一項に記載の半導体装置。
【請求項9】
前記Ｃｕ導電層は、２μｍ～６μｍの厚さを有している、請求項１～８のいずれか一項に記載の半導体装置。
【請求項10】
前記第３絶縁層上に形成され、かつ前記Ｃｕ導電層を覆う第４絶縁層と、前記第４絶縁層を厚さ方向に延び、かつ前記Ｃｕ導電層に電気的に接続された導電性の柱状体とを含む、請求項１～９のいずれか一項に記載の半導体装置。
【請求項11】
前記柱状体は、Ｃｕを主成分とする金属からなるＣｕ柱状体を含む、請求項１０に記載の半導体装置。
【請求項12】
前記柱状体は、２０μｍ～６０μｍの厚さを有している、請求項１０または１１に記載の半導体装置。
【請求項13】
前記柱状体上に形成され、フリップチップ接合用に使用される接合層を含む、請求項１１～１２のいずれか一項に記載の半導体装置。
【請求項14】
前記接合層は、前記柱状体上に形成され、Ｎｉを主成分とする金属からなる第１層と、前記第１層上に形成され、はんだを主成分とする金属からなる第２層とを含み、前記第２層が、フリップチップ接合に用いられる、請求項１３に記載の半導体装置。
【請求項15】
前記第２層は、略球形状に形成されている、請求項１４に記載の半導体装置。
【請求項16】
第１面および前記第１面の反対側の第２面を有する導電部材と、前記導電部材の前記第１面にフリップチップ接合された請求項１０～１５のいずれか一項に記載の半導体装置と、
前記導電部材の一部および前記半導体装置を覆う封止樹脂とを含む、半導体パッケージ。
【請求項17】
第１面および前記第１面の反対側の第２面を有する導電部材と、前記導電部材の前記第１面に搭載され、かつ前記柱状体が前記導電部材の前記第１面に接続された請求項１０～１５のいずれか一項に記載の半導体装置と、
前記導電部材の一部および前記半導体装置を覆う封止樹脂とを含む、半導体パッケージ。
【請求項18】
第１面および前記第１面の反対側の第２面を有する導電部材と、前記導電部材の前記第１面に搭載され、かつ前記柱状体が前記導電部材の前記第１面に接続された請求項１０～１３のいずれか一項に記載の半導体装置と、
前記導電部材と前記柱状体との間に形成され、はんだを主成分とする金属からなる接合材と、
前記導電部材の一部、前記半導体装置および前記接合材を覆う封止樹脂とを含む、半導体パッケージ。
【請求項19】
前記柱状体の一部が前記接合材に埋め込まれている、請求項１８に記載の半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置およびこれを備える半導体パッケージに関する。
【背景技術】
【0002】
特許文献１は、半導体基板と、半導体基板上に形成されたＣｕ配線と、Ｃｕ配線の表面および側面を覆うめっき層と、めっき層を介してＣｕ配線上にワイヤボンディングされたＣｕワイヤとを備える、半導体装置を開示している。めっき層は、Ｎｉ／Ｐｄ／Ａｕの積層構造を有している。
この半導体装置の製造工程は、たとえば、半導体基板を覆う絶縁膜上に、バリアメタル膜を介してＣｕ配線を形成する工程を含む。バリアメタル膜は、それぞれスパッタ法で形成されたＴｉ／Ｃｕシード層を含む。Ｃｕ配線は、バリアメタル膜上のレジスト膜をマスクにして、バリアメタル膜上に電解めっき法によって形成される。Ｃｕ配線のめっき後、レジスト膜が除去され、これにより露出したＴｉ／Ｃｕシード層がウエットエッチングによって除去される。たとえば、まずＣｕシード層が過酸化水素水と硝酸との混合液で除去され、次に、Ｔｉ膜が過酸化水素水とアンモニアとの混合液で除去される。
この半導体装置の製造工程は、たとえば、半導体基板を覆う絶縁膜上に、バリアメタル膜を介してＣｕ配線を形成する工程を含む。バリアメタル膜は、それぞれスパッタ法で形成されたＴｉ／Ｃｕシード層を含む。Ｃｕ配線は、バリアメタル膜上のレジスト膜をマスクにして、バリアメタル膜上に電解めっき法によって形成される。Ｃｕ配線のめっき後、レジスト膜が除去され、これにより露出したＴｉ／Ｃｕシード層がウエットエッチングによって除去される。たとえば、まずＣｕシード層が過酸化水素水と硝酸との混合液で除去され、次に、Ｔｉ膜が過酸化水素水とアンモニアとの混合液で除去される。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２０１０－１７１３８６号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明の目的は、Ｃｕ導電層に起因する応力を緩和することができる半導体装置およびこれを備える半導体パッケージを提供することである。
【課題を解決するための手段】
【0005】
本発明の一の局面に係る半導体装置は、第１面を有する半導体層と、前記半導体層の前記第１面を覆う第１絶縁層と、前記第１絶縁層上に形成された第２絶縁層と、前記第２絶縁層上に形成された第３絶縁層と、前記第３絶縁層上に形成され、Ｃｕを主成分とする金属からなるＣｕ導電層とを含み、前記第１絶縁層および前記第３絶縁層は、前記第２絶縁層よりも柔らかい材料層からなり、前記第２絶縁層を挟んでいる。
【0006】
本発明の一の局面に係る半導体パッケージは、第１面および前記第１面の反対側の第２面を有する導電部材と、前記導電部材の前記第１面にフリップチップ接合された前記半導体装置と、前記導電部材の一部および前記半導体装置を覆う封止樹脂とを含む。
【発明の効果】
【0007】
本発明の一の局面に係る半導体装置および半導体パッケージによれば、Ｃｕ導電層の直下に配置された絶縁層の構造が、相対的に硬い材料層からなる第２絶縁層を、相対的に柔らかい材料層からなる第１絶縁層および第３絶縁層で挟んだ構造である。これにより、Ｃｕ導電層が熱変形してＣｕ導電層と第３絶縁層との界面に応力が生じても、その応力を緩和することができる。特に、半導体装置を導電部材にフリップチップ接合する際に応力を受けやすいので、フリップチップ実装のパッケージには特に効果的である。したがって、信頼性に優れる半導体パッケージを提供することができる。
【図面の簡単な説明】
【0008】
【発明を実施するための形態】
【0009】
＜本発明の実施形態＞
まず、本発明の実施形態を列記して説明する。
本発明の一実施形態に係る半導体装置は、第１面を有する半導体層と、前記半導体層の前記第１面を覆う第１絶縁層と、前記第１絶縁層上に形成された第２絶縁層と、前記第２絶縁層上に形成された第３絶縁層と、前記第３絶縁層上に形成され、Ｃｕを主成分とする金属からなるＣｕ導電層とを含み、前記第１絶縁層および前記第３絶縁層は、前記第２絶縁層よりも柔らかい材料層からなり、前記第２絶縁層を挟んでいる。
まず、本発明の実施形態を列記して説明する。
本発明の一実施形態に係る半導体装置は、第１面を有する半導体層と、前記半導体層の前記第１面を覆う第１絶縁層と、前記第１絶縁層上に形成された第２絶縁層と、前記第２絶縁層上に形成された第３絶縁層と、前記第３絶縁層上に形成され、Ｃｕを主成分とする金属からなるＣｕ導電層とを含み、前記第１絶縁層および前記第３絶縁層は、前記第２絶縁層よりも柔らかい材料層からなり、前記第２絶縁層を挟んでいる。
【0010】
この構成によれば、Ｃｕ導電層の直下に配置された絶縁層の構造が、相対的に硬い材料層からなる第２絶縁層を、相対的に柔らかい材料層からなる第１絶縁層および第３絶縁層で挟んだ構造である。これにより、Ｃｕ導電層が熱変形してＣｕ導電層と第３絶縁層との界面に応力が生じても、その応力を緩和することができる。
本発明の一実施形態に係る半導体装置では、前記第３絶縁層の厚さは、前記第２絶縁層および前記第３絶縁層のトータル厚さの５０％以下であってもよい。
本発明の一実施形態に係る半導体装置では、前記第３絶縁層の厚さは、前記第２絶縁層および前記第３絶縁層のトータル厚さの５０％以下であってもよい。
【0011】
本発明の一実施形態に係る半導体装置は、前記第１絶縁層に覆われており、かつＡｌを主成分とする金属からなるＡｌ配線層を含み、前記第３絶縁層の厚さは、前記第２絶縁層および前記第３絶縁層のトータル厚さの５０％以下であってもよい。
本発明の一実施形態に係る半導体装置では、前記第１絶縁層および前記第３絶縁層のＪＩＳ Ｋ７１６１に準拠して測定されたヤング率（ＭＰａ）は、前記第２絶縁層の前記ヤング率よりも小さくてもよい。
本発明の一実施形態に係る半導体装置では、前記第１絶縁層および前記第３絶縁層のＪＩＳ Ｋ７１６１に準拠して測定されたヤング率（ＭＰａ）は、前記第２絶縁層の前記ヤング率よりも小さくてもよい。
【0012】
本発明の一実施形態に係る半導体装置では、前記第１絶縁層の前記ヤング率は、前記第３絶縁層の前記ヤング率よりも大きくてもよい。
本発明の一実施形態に係る半導体装置では、前記第１絶縁層の前記ヤング率は６０，０００ＭＰａ～８０，０００ＭＰａであり、前記第２絶縁層の前記ヤング率は３００，０００ＭＰａ～３５０，０００ＭＰａであり、前記第３絶縁層の前記ヤング率は１５，０００ＭＰａ～３０，０００ＭＰａであってもよい。
本発明の一実施形態に係る半導体装置では、前記第１絶縁層の前記ヤング率は６０，０００ＭＰａ～８０，０００ＭＰａであり、前記第２絶縁層の前記ヤング率は３００，０００ＭＰａ～３５０，０００ＭＰａであり、前記第３絶縁層の前記ヤング率は１５，０００ＭＰａ～３０，０００ＭＰａであってもよい。
【0013】
本発明の一実施形態に係る半導体装置は、前記第１絶縁層に覆われており、かつＡｌを主成分とする金属からなるＡｌ配線層を含み、前記第３絶縁層の厚さは、前記第２絶縁層および前記第３絶縁層のトータル厚さの５０％以下であり、前記第１絶縁層のＪＩＳ Ｋ７１６１に準拠して測定されたヤング率は６０，０００ＭＰａ～８０，０００ＭＰａであり、前記第２絶縁層の前記ヤング率は３００，０００ＭＰａ～３５０，０００ＭＰａであり、前記第３絶縁層の前記ヤング率は１５，０００ＭＰａ～３０，０００ＭＰａであってもよい。
【0014】
本発明の一実施形態に係る半導体装置では、前記第１絶縁層および前記第３絶縁層は酸化膜からなり、前記第２絶縁層は窒化膜からなっていてもよい。
本発明の一実施形態に係る半導体装置では、前記第１絶縁層および前記第３絶縁層は、ＳｉＯ２膜およびＳｉＯＣ膜のいずれか一つを含んでいてもよい。
本発明の一実施形態に係る半導体装置では、前記Ｃｕ導電層は、２μｍ～６μｍの厚さを有していてもよい。
本発明の一実施形態に係る半導体装置では、前記第１絶縁層および前記第３絶縁層は、ＳｉＯ２膜およびＳｉＯＣ膜のいずれか一つを含んでいてもよい。
本発明の一実施形態に係る半導体装置では、前記Ｃｕ導電層は、２μｍ～６μｍの厚さを有していてもよい。
【0015】
本発明の一実施形態に係る半導体装置は、前記第３絶縁層上に形成され、かつ前記Ｃｕ導電層を覆う第４絶縁層と、前記第４絶縁層を厚さ方向に延び、かつ前記Ｃｕ導電層に電気的に接続された導電性の柱状体とを含んでいてもよい。
本発明の一実施形態に係る半導体装置では、前記柱状体は、Ｃｕを主成分とする金属からなるＣｕ柱状体を含んでいてもよい。
本発明の一実施形態に係る半導体装置では、前記柱状体は、Ｃｕを主成分とする金属からなるＣｕ柱状体を含んでいてもよい。
【0016】
本発明の一実施形態に係る半導体装置では、前記柱状体は、２０μｍ～６０μｍの厚さを有していてもよい。
本発明の一実施形態に係る半導体装置は、前記柱状体上に形成され、フリップチップ接合用に使用される接合層を含んでいてもよい。
本発明の一実施形態に係る半導体装置では、前記接合層は、前記柱状体上に形成され、Ｎｉを主成分とする金属からなる第１層と、前記第１層上に形成され、はんだを主成分とする金属からなる第２層とを含み、前記第２層が、フリップチップ接合に用いられてもよい。
本発明の一実施形態に係る半導体装置は、前記柱状体上に形成され、フリップチップ接合用に使用される接合層を含んでいてもよい。
本発明の一実施形態に係る半導体装置では、前記接合層は、前記柱状体上に形成され、Ｎｉを主成分とする金属からなる第１層と、前記第１層上に形成され、はんだを主成分とする金属からなる第２層とを含み、前記第２層が、フリップチップ接合に用いられてもよい。
【0017】
本発明の一実施形態に係る半導体装置では、前記第２層は、略球形状に形成されていてもよい。
本発明の一実施形態に係る半導体パッケージは、第１面および前記第１面の反対側の第２面を有する導電部材と、前記導電部材の前記第１面にフリップチップ接合された前記半導体装置と、前記導電部材の一部および前記半導体装置を覆う封止樹脂とを含む。
本発明の一実施形態に係る半導体パッケージは、第１面および前記第１面の反対側の第２面を有する導電部材と、前記導電部材の前記第１面にフリップチップ接合された前記半導体装置と、前記導電部材の一部および前記半導体装置を覆う封止樹脂とを含む。
【0018】
この構成によれば、Ｃｕ導電層の直下に配置された絶縁層の構造が、相対的に硬い材料層からなる第２絶縁層を、相対的に柔らかい材料層からなる第１絶縁層および第３絶縁層で挟んだ構造である。これにより、Ｃｕ導電層が熱変形してＣｕ導電層と第３絶縁層との界面に応力が生じても、その応力を緩和することができる。特に、半導体装置を導電部材にフリップチップ接合する際に応力を受けやすいので、フリップチップ実装のパッケージには特に効果的である。したがって、信頼性に優れる半導体パッケージを提供することができる。
【0019】
本発明の他の実施形態に係る半導体パッケージは、第１面および前記第１面の反対側の第２面を有する導電部材と、前記導電部材の前記第１面に搭載され、かつ前記柱状体が前記導電部材の前記第１面に接続された前記半導体装置と、前記導電部材の一部および前記半導体装置を覆う封止樹脂とを含む。
本発明の他の実施形態に係る半導体パッケージは、第１面および前記第１面の反対側の第２面を有する導電部材と、前記導電部材の前記第１面に搭載され、かつ前記柱状体が前記導電部材の前記第１面に接続された前記半導体装置と、前記導電部材と前記柱状体との間に形成され、はんだを主成分とする金属からなる接合材と、前記導電部材の一部、前記半導体装置および前記接合材を覆う封止樹脂とを含む。
本発明の他の実施形態に係る半導体パッケージは、第１面および前記第１面の反対側の第２面を有する導電部材と、前記導電部材の前記第１面に搭載され、かつ前記柱状体が前記導電部材の前記第１面に接続された前記半導体装置と、前記導電部材と前記柱状体との間に形成され、はんだを主成分とする金属からなる接合材と、前記導電部材の一部、前記半導体装置および前記接合材を覆う封止樹脂とを含む。
【0020】
本発明の他の実施形態に係る半導体パッケージでは、前記柱状体の一部が前記接合材に埋め込まれていてもよい。
＜本発明の実施形態の詳細な説明＞
次に、本発明の実施形態を、添付図面を参照して詳細に説明する。
図１～図１６に基づき、本発明の第１実施形態にかかる半導体パッケージＡ１０について説明する。
＜本発明の実施形態の詳細な説明＞
次に、本発明の実施形態を、添付図面を参照して詳細に説明する。
図１～図１６に基づき、本発明の第１実施形態にかかる半導体パッケージＡ１０について説明する。
【0021】
半導体パッケージＡ１０は、導電部材１０、半導体装置２０、接合層３０および封止樹脂４０を備える。図１に示すように、半導体パッケージＡ１０のパッケージ形式は、ＱＦＮ（Quad For Non-Lead Package）である。半導体装置２０は、フリップチップ型のＬＳＩである。半導体装置２０には、その内部にスイッチング回路２１２Ａおよび制御回路２１２Ｂ（それぞれ詳細は後述）が構成されている。
【0022】
半導体パッケージＡ１０においては、スイッチング回路２１２Ａにより直流電力（電圧）が交流電力（電圧）に変換される。半導体パッケージＡ１０は、たとえばＤＣ/ＤＣコンバータの回路を構成する一要素に用いられる。ここで、図２は、理解の便宜上、封止樹脂４０を透過している。図３は、理解の便宜上、半導体装置２０および封止樹脂４０を透過している。これらの図において、透過した半導体装置２０および封止樹脂４０をそれぞれ想像線（二点鎖線）で示している。
【0023】
半導体パッケージＡ１０の説明においては、導電部材１０の厚さ方向Ｚを「厚さ方向Ｚ」と呼ぶ。厚さ方向Ｚに対して直交する方向を「第１方向ｘ」と呼ぶ。厚さ方向Ｚおよび第１方向ｘの双方に対して直交する方向を「第２方向ｙ」と呼ぶ。
図１および図２に示すように、半導体パッケージＡ１０は、厚さ方向Ｚに沿って視て正方形状である。また、半導体パッケージＡ１０の説明においては、便宜上、第２方向ｙにおいて複数の第２リード１２（詳細は後述）が位置する側を「第２方向ｙの一方側」と呼ぶ。第２方向ｙにおいて複数の第１リード１１（詳細は後述）が位置する側を「第２方向ｙの他方側」と呼ぶ。
図１および図２に示すように、半導体パッケージＡ１０は、厚さ方向Ｚに沿って視て正方形状である。また、半導体パッケージＡ１０の説明においては、便宜上、第２方向ｙにおいて複数の第２リード１２（詳細は後述）が位置する側を「第２方向ｙの一方側」と呼ぶ。第２方向ｙにおいて複数の第１リード１１（詳細は後述）が位置する側を「第２方向ｙの他方側」と呼ぶ。
【0024】
導電部材１０は、図２に示すように、半導体装置２０を支持するとともに、半導体パッケージＡ１０を配線基板に実装するための端子をなしている。図１１～図１４に示すように、導電部材１０は、その一部が封止樹脂４０に覆われている。導電部材１０は、厚さ方向Ｚにおいて互いに反対側を向く主面１０１（第１面）および裏面１０２（第２面）を有する。主面１０１は、厚さ方向Ｚの一方側を向き、かつ半導体装置２０に対向している。
【0025】
半導体装置２０は、主面１０１に支持されている。主面１０１は、封止樹脂４０に覆われている。裏面１０２は、厚さ方向Ｚの他方側を向く。導電部材１０は、単一のリードフレームから構成される。当該リードフレームの構成材料は、たとえば、銅（Ｃｕ）または銅合金である。導電部材１０は、複数の第１リード１１、複数の第２リード１２および一対の第３リード１３を含む。
【0026】
複数の第１リード１１は、図３および図４に示すように、厚さ方向Ｚに沿って視て第２方向ｙに延びる帯状である。複数の第１リード１１は、第２方向ｙに沿って配列されている。半導体パッケージＡ１０が示す例においては、複数の第１リード１１は、第１入力端子１１１Ａ、第２入力端子１１Ｂおよび出力端子１１Ｃの３つの端子により構成される。
複数の第１リード１１は、第２方向ｙの一方側から他方側に向けて第１入力端子１１Ａ、出力端子１１Ｃ、第２入力端子１１Ｂの順に配列されている。第１入力端子１１Ａおよび第２入力端子１１Ｂは、半導体パッケージＡ１０において電力変換対象となる直流電力（電圧）が入力される。第１入力端子１１Ａは、正極（Ｐ端子）である。第２入力端子１１Ｂは、負極（Ｎ端子）である。出力端子１１Ｃは、半導体装置２０に構成されたスイッチング回路２１２Ａにより電力変換された交流電力（電圧）が出力される。
複数の第１リード１１は、第２方向ｙの一方側から他方側に向けて第１入力端子１１Ａ、出力端子１１Ｃ、第２入力端子１１Ｂの順に配列されている。第１入力端子１１Ａおよび第２入力端子１１Ｂは、半導体パッケージＡ１０において電力変換対象となる直流電力（電圧）が入力される。第１入力端子１１Ａは、正極（Ｐ端子）である。第２入力端子１１Ｂは、負極（Ｎ端子）である。出力端子１１Ｃは、半導体装置２０に構成されたスイッチング回路２１２Ａにより電力変換された交流電力（電圧）が出力される。
【0027】
図３に示すように、第１入力端子１１Ａは、第２方向ｙにおいて複数の第２リード１２と出力端子１１Ｃとの間に位置する。出力端子１１Ｃは、第２方向ｙにおいて第１入力端子１１Ａと第２入力端子１１Ｂとの間に位置する。第１入力端子１１Ａおよび出力端子１１Ｃの各々は、主部１１１および一対の側部１１２を含む。図３および図４に示すように、主部１１１は、第１方向ｘに延びている。複数の第１リード１１において、半導体装置２０は、主部１１１の主面１０１に支持されている。
【0028】
一対の側部１１２は、主部１１１の第１方向ｘの両端につながっている。図３、図４、図１２および図１３に示すように、一対の側部１１２の各々は、第１端面１１２Ａを有する。第１端面１１２Ａは、第１リード１１の主面１０１および裏面１０２の双方につながり、かつ第１方向ｘを向く。第１端面１１２Ａは、封止樹脂４０から露出している。
図９に示すように、第１入力端子１１Ａおよび出力端子１１Ｃの一対の側部１１２の各々には、くびれ部１１２Ｂが形成されている。くびれ部１１２Ｂは、第１リード１１の主面１０１から裏面１０２に至り、かつ第２方向ｙの両側から側部１１２の内方に向けて凹んでいる。くびれ部１１２Ｂは、封止樹脂４０に接している。くびれ部１１２Ｂにより、第１入力端子１１Ａおよび出力端子１１Ｃにおいて、一対の第１端面１１２Ａの各々の第２方向ｙの寸法ｂは、主部１１１の裏面１０２の第２方向ｙの寸法Ｂよりも小となる。
図９に示すように、第１入力端子１１Ａおよび出力端子１１Ｃの一対の側部１１２の各々には、くびれ部１１２Ｂが形成されている。くびれ部１１２Ｂは、第１リード１１の主面１０１から裏面１０２に至り、かつ第２方向ｙの両側から側部１１２の内方に向けて凹んでいる。くびれ部１１２Ｂは、封止樹脂４０に接している。くびれ部１１２Ｂにより、第１入力端子１１Ａおよび出力端子１１Ｃにおいて、一対の第１端面１１２Ａの各々の第２方向ｙの寸法ｂは、主部１１１の裏面１０２の第２方向ｙの寸法Ｂよりも小となる。
【0029】
図３に示すように、第２入力端子１１Ｂは、出力端子１１Ｃよりも第２方向ｙの他方側に位置する。このため、第２入力端子１１Ｂは、複数の第１リード１１のうち第２方向ｙの他方側に位置する。第２入力端子１１Ｂは、主部１１１、一対の側部１１２および複数の突出部１１３を含む。
複数の突出部１１３は、主部１１１の第２方向ｙの他方側から突出している。隣り合う２つの突出部１１３の間には、封止樹脂４０が充填されている。図１２に示すように、複数の突出部１１３の各々は、副端面１１３Ａを有する。副端面１１３Ａは、第２入力端子１１Ｂの主面１０１および裏面１０２の双方につながり、かつ第２方向ｙの他方側を向く。副端面１１３Ａは、封止樹脂４０から露出している。図７に示すように、複数の副端面１１３Ａは、第１方向ｘに沿って所定の間隔で配列されている。
複数の突出部１１３は、主部１１１の第２方向ｙの他方側から突出している。隣り合う２つの突出部１１３の間には、封止樹脂４０が充填されている。図１２に示すように、複数の突出部１１３の各々は、副端面１１３Ａを有する。副端面１１３Ａは、第２入力端子１１Ｂの主面１０１および裏面１０２の双方につながり、かつ第２方向ｙの他方側を向く。副端面１１３Ａは、封止樹脂４０から露出している。図７に示すように、複数の副端面１１３Ａは、第１方向ｘに沿って所定の間隔で配列されている。
【0030】
図１０に示すように、第２入力端子１１Ｂの一対の側部１１２の各々には、切込部１１２Ｃが形成されている。切込部１１２Ｃは、第２入力端子１１Ｂの主面１０１から裏面１０２に至り、かつ第１端面１１２Ａから第１方向ｘに凹んでいる。これにより、第１端面１１２Ａは、第２方向ｙにおいて互いに離間した２つの領域に分断されている。切込部１１２Ｃによっても、第２入力端子１１Ｂにおいて、一対の第１端面１１２Ａの各々の第２方向ｙの寸法ｂは、主部１１１の裏面１０２の第２方向ｙの寸法Ｂよりも小となる。なお、ここでの寸法ｂは、第１端面１１２Ａの一方の領域の第２方向ｙの寸法ｂ１と、第１端面１１２Ａの他方の領域の第２方向ｙの寸法ｂ２とを足し合わせたもの（ｂ＝ｂ１＋ｂ２）である。切込部１１２Ｃには、封止樹脂４０が充填されている。
【0031】
図３および図４に示すように、複数の第１リード１１の各々において、主面１０１の面積は、裏面１０２の面積よりも大である。半導体パッケージＡ１０が示す例においては、第１入力端子１１Ａおよび出力端子１１Ｃの各々の裏面１０２の面積は、ともに等しい。第２入力端子１１Ｂの裏面１０２の面積は、第１入力端子１１Ａおよび出力端子１１Ｃの各々の裏面１０２の面積よりも大である。
【0032】
第１入力端子１１Ａ、第２入力端子１１Ｂおよび出力端子１１Ｃの各々において、半導体装置２０が支持される主部１１１の主面１０１には、たとえば銀（Ａｇ）めっきを施してもよい。さらに、第１入力端子１１Ａ、第２入力端子１１Ｂおよび出力端子１１Ｃの各々において、封止樹脂４０から露出する裏面１０２、一対の第１端面１１２Ａおよび複数の副端面１１３Ａには、たとえば錫（Ｓｎ）めっきを施してもよい。なお、錫めっきに替えて、たとえばニッケル（Ｎｉ）、パラジウム（Ｐｄ）、金（Ａｕ）の順に積層された複数の金属めっきを採用してもよい。
【0033】
複数の第２リード１２は、図３に示すように、複数の第１リード１１よりも第２方向ｙの一方側に位置する。複数の第２リード１２のいずれか一つは、半導体装置２０に構成された制御回路２１２Ｂの接地端子である。その他の複数の第２リード１２の各々には、制御回路２１２Ｂを駆動させるための電力（電圧）、または制御回路２１２Ｂに伝達するための電気信号が入力される。図３、図４および図１１に示すように、複数の第２リード１２の各々は、第２端面１２１を有する。第２端面１２１は、第２リード１２の主面１０１および裏面１０２の双方につながり、かつ第２方向ｙの一方側を向く。第２端面１２１は、封止樹脂４０から露出している。図８に示すように、複数の第２端面１２１は、第１方向に沿って所定の間隔で配列されている。
【0034】
図３および図４に示すように、複数の第２リード１２の各々において、主面１０１の面積は、裏面１０２の面積よりも大である。なお、複数の第２リード１２の裏面１０２の面積は、いずれも等しい。半導体装置２０が支持される複数の第２リード１２の裏面１０２には、たとえば銀めっきを施してもよい。さらに、封止樹脂４０から露出する複数の第２リード１２の裏面１０２および第２端面１２１には、たとえば錫めっきを施してもよい。なお、錫めっきに替えて、たとえばニッケル、パラジウム、金の順に積層された複数の金属めっきを採用してもよい。
【0035】
一対の第３リード１３は、図３に示すように、第２方向ｙにおいて第１リード１１（第１入力端子１１Ａ）と、複数の第２リード１２との間に位置する。一対の第３リード１３は、第１方向ｘにおいて互いに離間している。一対の第３リード１３の各々には、半導体装置２０に構成された制御回路２１２Ｂに伝達するための電気信号などが入力される。
図３、図４および図１４に示すように、一対の第３リード１３の各々は、第３端面１３１を有する。第３端面１３１は、主面１０１および裏面１０２の双方につながり、かつ第１方向ｘを向く。第３端面１３１は、封止樹脂４０から露出している。第３端面１３１は、複数の第１リード１１の第１端面１１２Ａとともに、第２方向ｙに沿って配列されている。
図３、図４および図１４に示すように、一対の第３リード１３の各々は、第３端面１３１を有する。第３端面１３１は、主面１０１および裏面１０２の双方につながり、かつ第１方向ｘを向く。第３端面１３１は、封止樹脂４０から露出している。第３端面１３１は、複数の第１リード１１の第１端面１１２Ａとともに、第２方向ｙに沿って配列されている。
【0036】
図３および図４に示すように、一対の第３リード１３の各々において、主面１０１の面積は、裏面１０２の面積よりも大である。半導体装置２０が支持される一対の第３リード１３の主面１０１には、たとえば銀めっきを施してもよい。さらに、封止樹脂４０から露出する一対の第３リード１３の裏面１０２および第３端面１３１には、たとえば錫めっきを施してもよい。なお、錫めっきに替えて、たとえばニッケル、パラジウム、金の順に積層された複数の金属めっきを採用してもよい。
【0037】
半導体装置２０は、図１１～図１４に示すように、フリップチップ接合により導電部材１０（複数の第１リード１１、複数の第２リード１２および一対の第３リード１３）に電気的に接合され、かつこれらに支持されている。半導体装置２０は、封止樹脂４０に覆われている。図１２～図１８に示すように、半導体装置２０は、素子本体２１、複数の電極２２、および本発明の第４絶縁層の一例としての表面保護膜２３を有する。
【0038】
素子本体２１は、半導体装置２０の主要部をなす。図１５および図１６に示すように、素子本体２１は、半導体基板２１１および半導体層２１２を有する。
図１５および図１６に示すように、半導体基板２１１は、その下方において半導体層２１２、複数の電極２２、および表面保護膜２３を支持している。半導体基板２１１の構成材料は、たとえば、Ｓｉ（シリコン）または炭化ケイ素（ＳｉＣ）である。
図１５および図１６に示すように、半導体基板２１１は、その下方において半導体層２１２、複数の電極２２、および表面保護膜２３を支持している。半導体基板２１１の構成材料は、たとえば、Ｓｉ（シリコン）または炭化ケイ素（ＳｉＣ）である。
【0039】
図１１～図１４に示すように、半導体層２１２は、半導体基板２１１の導電部材１０の主面１０１に対向する側に積層されている。半導体層２１２は、ドープされる元素量の相違に基づく複数種類のｐ型半導体およびｎ型半導体を含む。半導体層２１２には、スイッチング回路２１２Ａと、スイッチング回路２１２Ａに導通する制御回路２１２Ｂとが構成されている。スイッチング回路２１２Ａは、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）などである。
【0040】
半導体パッケージＡ１０が示す例においては、スイッチング回路２１２Ａは、高電圧領域（上アーム回路）と低電圧領域（下アーム回路）との２つの領域に区分されている。各々の領域は、１つのｎチャンネル型のＭＯＳＦＥＴにより構成されている。制御回路２１２Ｂは、スイッチング回路２１２Ａを駆動させるためのゲートドライバや、スイッチング回路２１２Ａの高電圧領域に対応するブートストラップ回路などが構成されるとともに、スイッチング回路２１２Ａを正常に駆動させるための制御を行う。なお、半導体層２１２には、配線層（後述）が構成されている。当該配線層により、スイッチング回路２１２Ａと制御回路２１２Ｂとは、相互に導通している。
【0041】
図１１～図１４に示すように、複数の電極２２は、素子本体２１の導電部材１０の主面１０１に対向する側から、導電部材１０の主面１０１に向けて突出している。複数の電極２２は、導電部材１０の主面１０１に電気的に接合されている。複数の電極２２は、複数の第１電極２２Ａおよび複数の第２電極２２Ｂを含む。複数の第１電極２２Ａは、半導体層２１２のスイッチング回路２１２Ａに導通している。あわせて、複数の第１電極２２Ａは、複数の第１リード１１の主面１０１に電気的に接合されている。これにより、複数の第１リード１１は、スイッチング回路２１２Ａに導通している。また、複数の第２電極２２Ｂは、半導体層２１２の制御回路２１２Ｂに導通している。あわせて、複数の第２電極２２Ｂの大半は、複数の第２リード１２の主面１０１に電気的に接合されている。残りの第２電極２２Ｂは、一対の第３リード１３の主面１０１に電気的に接合されている。これにより、複数の第２リード１２および一対の第３リード１３は、制御回路２１２Ｂに導通している。
【0042】
図１５および図１６に示すように、複数の電極２２の各々は、基部２２１および柱状部２２２を有する。基部２２１は、半導体層２１２のスイッチング回路２１２Ａおよび制御回路２１２Ｂのいずれかに導通している。柱状部２２２は、基部２２１から導電部材１０の主面１０１に向けて突出している。柱状部２２２は、先端面２２２Ａおよび側面２２２Ｂを有する。先端面２２２Ａは、導電部材１０の主面１０１に対向している。側面２２２Ｂは、先端面２２２Ａにつながり、かつ厚さ方向Ｚに対して直交する方向を向く。半導体パッケージＡ１０においては、柱状部２２２には、先端面２２２Ａから素子本体２１に向けて凹む凹部２２２Ｃが形成されている。
【0043】
図１５および図１６に示すように、表面保護膜２３は、素子本体２１の導電部材１０の主面１０１に対向する側を覆っている。複数の電極２２の各々において、柱状部２２２の先端面２２２Ａは、厚さ方向Ｚにおいて導電部材１０の主面１０１と表面保護膜２３との間に位置する。半導体パッケージＡ１０においては、表面保護膜２３は、複数の電極２２の基部２２１および柱状部２２２の双方に接している。
【0044】
接合層３０は、図１５および図１６に示すように、導電部材１０の主面１０１と、複数の電極２２との双方に接している。接合層３０は、導電性を有する。これにより、複数の電極２２は、導電部材１０の主面１０１に電気的に接合されている。複数の電極２２の各々において、接合層３０は、柱状部２２２の先端面２２２Ａおよび側面２２２Ｂの双方に接している。半導体パッケージＡ１０においては、接合層３０は、柱状部２２２の凹部２２２Ｃにも接している。また、半導体装置２０の柱状部２２２は、接合層３０に埋め込まれている。これにより、柱状部２２２は、先端面２２２Ａおよび凹部２２２Ｃだけでなく、側面の一部も接合層３０で覆われている。
【0045】
封止樹脂４０は、図５～図８に示すように、頂面４１、底面４２、一対の第１側面４３１および一対の第２側面４３２を有する。封止樹脂４０の構成材料は、たとえば黒色のエポキシ樹脂である。
図１１～図１４に示すように、頂面４１は、厚さ方向Ｚにおいて導電部材１０の主面１０１と同じ側を向く。図５～図８に示すように、底面４２は、頂面４１とは反対側を向く。図４に示すように、底面４２から、複数の第１リード１１の裏面１０２、複数の第２リード１２の裏面１０２、および一対の第３リード１３の裏面１０２が露出している。
図１１～図１４に示すように、頂面４１は、厚さ方向Ｚにおいて導電部材１０の主面１０１と同じ側を向く。図５～図８に示すように、底面４２は、頂面４１とは反対側を向く。図４に示すように、底面４２から、複数の第１リード１１の裏面１０２、複数の第２リード１２の裏面１０２、および一対の第３リード１３の裏面１０２が露出している。
【0046】
図７および図８に示すように、一対の第１側面４３１は、頂面４１および底面４２の双方につながり、かつ第１方向を向く。一対の第１側面４３１は、第２方向ｙにおいて互いに離間している。図１２～図１４に示すように、一対の第１側面４３１の各々から、複数の第１リード１１の第１端面１１２Ａと、第３リード１３の第３端面１３１とが、第１側面４３１と面一となるように露出している。
【0047】
図５および図６に示すように、一対の第２側面４３２は、頂面４１、底面４２および一対の第１側面４３１のいずれにもつながり、かつ第２方向ｙを向く。一対の第２側面４３２は、第１方向ｘにおいて互いに離間している。図１１に示すように、第２方向ｙの一方側に位置する第２側面４３２から、複数の第２リード１２の第２端面１２１が、第２側面４３２と面一となるように露出している。第２方向ｙの他方側に位置する第２側面４３２から、第２入力端子１１Ｂ（第１リード１１）の複数の副端面１１３Ａが、第２側面４３２と面一となるように露出している。
【0048】
半導体パッケージＡ１０は、主面１０１を有する導電部材１０と、素子本体２１、および主面１０１に電気的に接合された複数の電極２２を有する半導体装置２０と、主面１０１と複数の電極２２との双方に接する接合層３０とを備える。複数の電極２２の各々は、素子本体２１の主面１０１に対向する側に接する基部２２１と、基部２２１から主面１０１に向けて突出し、かつ接合層３０に接する柱状部２２２とを有する。これにより、半導体装置２０はフリップチップ接合により導電部材１０に電気的に接合されている。
【0049】
図１７は、半導体装置２０の配線構造を説明するための図である。図１７では、フリップチップ接合により導電部材１０に接合される前の半導体装置２０が示されている。また、図１７では、柱状部２２２が上方に向かって突出する状態で半導体装置２０が示されている。したがって、前述の図１１～図１６と、図１７とでは上下が反転している。
半導体装置２０は、多層配線構造１と、パッシベーション膜２と、電極２２の基部２２１と、表面保護膜２３と、電極２２の柱状部２２２と、接合層３０とを含む。なお、図１７では、複数の電極２２のうちの一つの電極２２だけを示している。
半導体装置２０は、多層配線構造１と、パッシベーション膜２と、電極２２の基部２２１と、表面保護膜２３と、電極２２の柱状部２２２と、接合層３０とを含む。なお、図１７では、複数の電極２２のうちの一つの電極２２だけを示している。
【0050】
多層配線構造１は、半導体層２１２の素子形成面３（第１面）の上に形成された複数の層間絶縁膜４～７と、複数の層間絶縁膜４～７内に形成された複数の電極層１４～１６とを含む。なお、電極層１４～１６は、多層配線構造１を形成するものであるから、それぞれ、配線層１４～１６と称してもよい。
複数の層間絶縁膜４～７は、半導体層２１２の素子形成面３の上に形成された第１層間絶縁膜４と、第１層間絶縁膜４の上に形成された第２層間絶縁膜５と、第２層間絶縁膜５の上に形成された第３層間絶縁膜６と、第３層間絶縁膜６の上に形成された本発明の第１絶縁層の一例としての第４層間絶縁膜７とを含む。第１層間絶縁膜４、第２層間絶縁膜５および第３層間絶縁膜６は、それぞれ、酸化膜（ＳｉＯ２膜）または窒化膜（ＳｉＮ膜）を含んでいてもよい。第４層間絶縁膜７の材料については、後述する。
複数の層間絶縁膜４～７は、半導体層２１２の素子形成面３の上に形成された第１層間絶縁膜４と、第１層間絶縁膜４の上に形成された第２層間絶縁膜５と、第２層間絶縁膜５の上に形成された第３層間絶縁膜６と、第３層間絶縁膜６の上に形成された本発明の第１絶縁層の一例としての第４層間絶縁膜７とを含む。第１層間絶縁膜４、第２層間絶縁膜５および第３層間絶縁膜６は、それぞれ、酸化膜（ＳｉＯ２膜）または窒化膜（ＳｉＮ膜）を含んでいてもよい。第４層間絶縁膜７の材料については、後述する。
【0051】
複数の電極層１４～１６は、半導体層２１２に形成されたスイッチング回路２１２Ａおよび制御回路２１２Ｂに電気的に接続されている（図１７では、スイッチング回路２１２Ａのみ示している。）
複数の電極層１４～１６は、第１層間絶縁膜４の上に形成され、かつ第２層間絶縁膜５に被覆された第１電極層１４と、第２層間絶縁膜５の上に形成され、かつ第３層間絶縁膜６に被覆された第２電極層１５と、第３層間絶縁膜６の上に形成され、かつ第４層間絶縁膜７に被覆された本発明のＡｌ配線層の一例としての第３電極層１６とを含む。第１電極層１４、第２電極層１５および第３電極層１６は、それぞれ、銅またはアルミニウムを含んでいてもよい。
複数の電極層１４～１６は、第１層間絶縁膜４の上に形成され、かつ第２層間絶縁膜５に被覆された第１電極層１４と、第２層間絶縁膜５の上に形成され、かつ第３層間絶縁膜６に被覆された第２電極層１５と、第３層間絶縁膜６の上に形成され、かつ第４層間絶縁膜７に被覆された本発明のＡｌ配線層の一例としての第３電極層１６とを含む。第１電極層１４、第２電極層１５および第３電極層１６は、それぞれ、銅またはアルミニウムを含んでいてもよい。
【0052】
第１電極層１４の下面には、第１バリア層３１が形成されている。第１バリア層３１は、第１電極層１４を構成する電極材料が第１層間絶縁膜４内に拡散するのを抑制する。
第１電極層１４の上面には、第１バリア層３２が形成されている。第１バリア層３２は、第１電極層１４を構成する電極材料が第２層間絶縁膜５内に拡散するのを抑制する。
第２電極層１５の下面には、第２バリア層３３が形成されている。第２バリア層３３は、第２電極層１５を構成する電極材料が第２層間絶縁膜５内に拡散するのを抑制する。
第１電極層１４の上面には、第１バリア層３２が形成されている。第１バリア層３２は、第１電極層１４を構成する電極材料が第２層間絶縁膜５内に拡散するのを抑制する。
第２電極層１５の下面には、第２バリア層３３が形成されている。第２バリア層３３は、第２電極層１５を構成する電極材料が第２層間絶縁膜５内に拡散するのを抑制する。
【0053】
第２電極層１５の上面には、第２バリア層３４が形成されている。第２バリア層３４は、第２電極層１５を構成する電極材料が第３層間絶縁膜６内に拡散するのを抑制する。
第３電極層１６の下面には、第３バリア層３５が形成されている。第３バリア層３５は、第３電極層１６を構成する電極材料が第３層間絶縁膜６内に拡散するのを抑制する。
第３電極層１６の上面には、第３バリア層３６が形成されている。第３バリア層３６は、第３電極層１６を構成する電極材料が第４層間絶縁膜７内に拡散するのを抑制する。
第３電極層１６の下面には、第３バリア層３５が形成されている。第３バリア層３５は、第３電極層１６を構成する電極材料が第３層間絶縁膜６内に拡散するのを抑制する。
第３電極層１６の上面には、第３バリア層３６が形成されている。第３バリア層３６は、第３電極層１６を構成する電極材料が第４層間絶縁膜７内に拡散するのを抑制する。
【0054】
各バリア層３１～３６は、窒化チタン層またはチタン層からなる単層構造を有していてもよいし、窒化チタン層および窒化チタン層の上に形成されたチタン層を含む積層構造を有していてもよい。各バリア層３１～３６は、互いに同じ材料で構成された層であってもよいし、互いに異なる材料で構成された層であってもよい。
パッシベーション膜２は、多層配線構造１を被覆するように多層配線構造１の上に形成されている。より具体的には、パッシベーション膜２は、第４層間絶縁膜７を被覆している。
パッシベーション膜２は、多層配線構造１を被覆するように多層配線構造１の上に形成されている。より具体的には、パッシベーション膜２は、第４層間絶縁膜７を被覆している。
【0055】
パッシベーション膜２は、酸化膜（ＳｉＯ２膜）、ＢＰＳＧ（Boron Phosphorus Silicon Glass）膜または窒化膜（ＳｉＮ膜）を含んでいてもよい。この実施形態では、パッシベーション膜２は、第４層間絶縁膜７の表面からこの順に積層された本発明の第２絶縁層の一例としての第１膜３７および本発明の第３絶縁層の一例としての第２膜３８を含む積層構造を有している。
【0056】
ここで、この実施形態では、第４層間絶縁膜７、パッシベーション膜２の第１膜３７および第２膜３８との間に次の関係がある。つまり、第４層間絶縁膜７および第２膜３８は、第１膜３７よりも柔らかい材料層からなり、相対的に硬い第１膜３７を挟んでいる。
より具体的には、第４層間絶縁膜７および第２膜３８のＪＩＳ Ｋ７１６１に準拠して測定されたヤング率（ＭＰａ）が、第１膜３７のヤング率よりも小さいことが好ましい。さらに、第４層間絶縁膜７のヤング率が、第２膜３８のヤング率よりも大きいことが好ましい。たとえば、第４層間絶縁膜７ヤング率は、６０，０００ＭＰａ～８０，０００ＭＰａであってもよい。また、第１膜３７のヤング率は、３００，０００ＭＰａ～３５０，０００ＭＰａであってもよい。また、第２膜３８のヤング率は、１５，０００ＭＰａ～３０，０００ＭＰａであってもよい。
より具体的には、第４層間絶縁膜７および第２膜３８のＪＩＳ Ｋ７１６１に準拠して測定されたヤング率（ＭＰａ）が、第１膜３７のヤング率よりも小さいことが好ましい。さらに、第４層間絶縁膜７のヤング率が、第２膜３８のヤング率よりも大きいことが好ましい。たとえば、第４層間絶縁膜７ヤング率は、６０，０００ＭＰａ～８０，０００ＭＰａであってもよい。また、第１膜３７のヤング率は、３００，０００ＭＰａ～３５０，０００ＭＰａであってもよい。また、第２膜３８のヤング率は、１５，０００ＭＰａ～３０，０００ＭＰａであってもよい。
【0057】
第４層間絶縁膜７および第２膜３８としては、たとえば、酸化膜が挙げられ、第１膜３７としては、たとえば、窒化膜が挙げられる。窒化膜は、酸化膜に比べて密度が大きく緻密であるため、酸化膜に比べて硬く形成しやすい。第４層間絶縁膜７および第２膜３８の具体例としては、ＳｉＯ２膜、ＳｉＯＣ膜等が挙げられ、第１膜３７の具体例としては、たとえば、ＳｉＮ膜が挙げられる。
【0058】
第４層間絶縁膜７および第２膜３８に関しては、同じ材料膜を形成する場合でも、その製膜条件を変更することによって、互いに異なる硬さにすることができる。たとえば、ＣＶＤ法によってＳｉＯ２膜からなる第４層間絶縁膜７および第２膜３８を形成する場合、ＣＶＤの各条件（たとえば、ガス種、温度、圧力等）を変更して異なった膜質にすることによって、第４層間絶縁膜７を、第２膜３８よりも大きいヤング率を有する同種の膜で形成することができる。つまり、第４層間絶縁膜７は、第２膜３８と同種のＳｉＯ２膜からなり、かつ第２膜３８よりも大きいヤング率を有していてもよい。
【0059】
また、パッシベーション膜２における厚さの比率としては、第２膜３８の厚さは、パッシベーション膜２の厚さ（第１膜３７および第２膜３８のトータル厚さ）の５０％以下であることが好ましい。つまり、相対的に柔らかい第２膜３８の厚さが５０％以下であることが好ましい。
第１電極層１４の上面および第２電極層１５の下面の間の第２層間絶縁膜５には、第２層間絶縁膜５を貫通する第１ビア３９が形成されている。第１電極層１４は、第１ビア３９を介して第２電極層１５と電気的に接続されている。
第１電極層１４の上面および第２電極層１５の下面の間の第２層間絶縁膜５には、第２層間絶縁膜５を貫通する第１ビア３９が形成されている。第１電極層１４は、第１ビア３９を介して第２電極層１５と電気的に接続されている。
【0060】
第１ビア３９と第２層間絶縁膜５との間には、第１ビアバリア膜４３が形成されている。第１ビア３９は、タングステンを含んでいてもよい。第１ビアバリア膜４３は、窒化チタンを含んでいてもよい。
第２電極層１５の上面および第３電極層１６の下面の間の第３層間絶縁膜６には、第３層間絶縁膜６を貫通する第２ビア４４が形成されている。第２電極層１５は、第２ビア４４を介して第３電極層１６と電気的に接続されている。
第２電極層１５の上面および第３電極層１６の下面の間の第３層間絶縁膜６には、第３層間絶縁膜６を貫通する第２ビア４４が形成されている。第２電極層１５は、第２ビア４４を介して第３電極層１６と電気的に接続されている。
【0061】
第２ビア４４と第３層間絶縁膜６との間には、第２ビアバリア膜４５が形成されている。第２ビア４４は、タングステンを含んでいてもよい。第２ビアバリア膜４５は、窒化チタンを含んでいてもよい。
第３電極層１６上のパッシベーション膜２および第４層間絶縁膜７には、パッシベーション膜２および第４層間絶縁膜７を貫通する第３ビア４６が形成されている。第３ビア４６は、パッシベーション膜２から露出し、かつ第３電極層１６と電気的に接続されている。
第３電極層１６上のパッシベーション膜２および第４層間絶縁膜７には、パッシベーション膜２および第４層間絶縁膜７を貫通する第３ビア４６が形成されている。第３ビア４６は、パッシベーション膜２から露出し、かつ第３電極層１６と電気的に接続されている。
【0062】
第３ビア４６の露出面は、パッシベーション膜２の表面と面一に形成されている。第３ビア４６および第４層間絶縁膜７の間、ならびに第３ビア４６およびパッシベーション膜２の間には、第３ビアバリア膜４７が形成されている。第３ビア４６は、タングステンを含んでいてもよい。第３ビアバリア膜４７は、窒化チタンを含んでいてもよい。
電極２２の基部２２１は、第３ビア４６を覆うようにパッシベーション膜２の上に形成されている。電極２２の基部２２１は、パッシベーション膜２の上に形成されたバリア電極層４８と、銅を主成分とする金属を含み、バリア電極層４８の主面の上に形成された本発明のＣｕ導電層の一例としてのＣｕ電極層４９とを含む積層構造を有している。バリア電極層４８は、Ｃｕ電極層４９を構成する電極材料がパッシベーション膜２内に拡散するのを抑制する。
電極２２の基部２２１は、第３ビア４６を覆うようにパッシベーション膜２の上に形成されている。電極２２の基部２２１は、パッシベーション膜２の上に形成されたバリア電極層４８と、銅を主成分とする金属を含み、バリア電極層４８の主面の上に形成された本発明のＣｕ導電層の一例としてのＣｕ電極層４９とを含む積層構造を有している。バリア電極層４８は、Ｃｕ電極層４９を構成する電極材料がパッシベーション膜２内に拡散するのを抑制する。
【0063】
ここで、「銅を主成分とする金属」とは、Ｃｕ電極層４９を構成する銅の質量比率（質量％）が、Ｃｕ電極層４９を構成する他の成分に対して最も高い金属のことをいう（以下、同じ）。Ｃｕ電極層４９がアルミニウム－銅合金（Ａｌ－Ｃｕ合金）からなる場合、銅の質量比率ＲＣｕは、アルミニウムの質量比率ＲＡｌよりも高い（ＲＣｕ＞ＲＡｌ）。
Ｃｕ電極層４９がアルミニウム－シリコン－銅合金（Ａｌ－Ｓｉ－Ｃｕ合金）からなる場合、銅の質量比率ＲＣｕは、アルミニウムの質量比率ＲＡｌおよびシリコンの質量比率ＲＳｉよりも高い（ＲＣｕ＞ＲＡｌ、かつ、ＲＣｕ＞ＲＳｉ）。
Ｃｕ電極層４９がアルミニウム－シリコン－銅合金（Ａｌ－Ｓｉ－Ｃｕ合金）からなる場合、銅の質量比率ＲＣｕは、アルミニウムの質量比率ＲＡｌおよびシリコンの質量比率ＲＳｉよりも高い（ＲＣｕ＞ＲＡｌ、かつ、ＲＣｕ＞ＲＳｉ）。
【0064】
「銅を主成分とする金属」には、微量の不純物を含む場合はあるが、純度９９．９９９９％（６Ｎ）以上の高純度銅や、純度９９．９９％（４Ｎ）以上の高純度銅等も含まれる。
バリア電極層４８は、第３ビア４６を覆うようにパッシベーション膜２の上に形成されている。バリア電極層４８は、第３ビア４６を介して第１電極層１４、第２電極層１５および第３電極層１６と電気的に接続されている。
バリア電極層４８は、第３ビア４６を覆うようにパッシベーション膜２の上に形成されている。バリア電極層４８は、第３ビア４６を介して第１電極層１４、第２電極層１５および第３電極層１６と電気的に接続されている。
【0065】
バリア電極層４８は、１００ｎｍ～５００ｎｍ（この形態では１００ｎｍ程度）の厚さを有していてもよい。バリア電極層４８は、単一の金属層からなる単層構造を有していてもよい。バリア電極層４８は、複数の金属層が積層された積層構造を有していてもよい。
バリア電極層４８は、Ｃｕ電極層４９の熱膨張率よりも小さい熱膨張率を有していることが好ましい。また、バリア電極層４８は、Ｃｕ電極層４９の剛性率よりも大きい剛性率を有していることが好ましい。
バリア電極層４８は、Ｃｕ電極層４９の熱膨張率よりも小さい熱膨張率を有していることが好ましい。また、バリア電極層４８は、Ｃｕ電極層４９の剛性率よりも大きい剛性率を有していることが好ましい。
【0066】
バリア電極層４８は、チタン、窒化チタン、タンタル、タングステン、モリブデン、クロムまたはルテニウムのうちの少なくとも１種を含んでいてもよい。これらの金属材料によれば、Ｃｕ電極層４９の熱膨張率よりも小さい熱膨張率（４μｍ／ｍ・Ｋ～９μｍ／ｍ・Ｋ）を有するバリア電極層４８を実現できる。Ｃｕ電極層４９が高純度銅からなる場合、Ｃｕ電極層４９の熱膨張率は１６．５μｍ／ｍ・Ｋ程度である。
【0067】
バリア電極層４８は、タンタル、タングステン、モリブデン、クロムまたはルテニウムのうちの少なくとも１種を含んでいてもよい。これらの金属材料によれば、Ｃｕ電極層４９の熱膨張率よりも小さい熱膨張率（４μｍ／ｍ・Ｋ～７μｍ／ｍ・Ｋ）を有するバリア電極層４８を実現できる。
また、これらの金属材料によれば、Ｃｕ電極層４９の剛性率よりも大きい剛性率（５０Ｇｐａ～１８０Ｇｐａ）を有するバリア電極層４８を実現できる。Ｃｕ電極層４９が高純度銅からなる場合、Ｃｕ電極層４９の剛性率は４８Ｇｐａ程度である。
また、これらの金属材料によれば、Ｃｕ電極層４９の剛性率よりも大きい剛性率（５０Ｇｐａ～１８０Ｇｐａ）を有するバリア電極層４８を実現できる。Ｃｕ電極層４９が高純度銅からなる場合、Ｃｕ電極層４９の剛性率は４８Ｇｐａ程度である。
【0068】
Ｃｕ電極層４９は、電極２２の基部２２１の内の大部分を占めている。Ｃｕ電極層４９は、２μｍ～６μｍの厚さを有していてもよい。Ｃｕ電極層４９は、上面４９ａ（第１面）と、上面４９ａの反対側に位置する下面４９ｂ（第２面）と、上面４９ａおよび下面４９ｂを接続する側面４９ｃとを有している。Ｃｕ電極層４９の下面４９ｂは、バリア電極層４８と機械的および電気的に接続されている。
【0069】
Ｃｕ電極層４９の下面４９ｂの周縁は、バリア電極層４８の周縁からバリア電極層４８の内方に離れている。Ｃｕ電極層４９の下面４９ｂは、パッシベーション膜２の表面に沿う方向に関して、Ｃｕ電極層４９の上面４９ａよりも幅狭に形成されている。
より具体的には、Ｃｕ電極層４９において、側面４９ｃの下面４９ｂ側の領域には、Ｃｕ電極層４９の内方に向かって窪み、かつ、バリア電極層４８の縁部の上面を露出させる凹部５０が形成されている。
より具体的には、Ｃｕ電極層４９において、側面４９ｃの下面４９ｂ側の領域には、Ｃｕ電極層４９の内方に向かって窪み、かつ、バリア電極層４８の縁部の上面を露出させる凹部５０が形成されている。
【0070】
凹部５０は、Ｃｕ電極層４９の斜め上方に向かって膨らむ凸湾曲状に形成されている。これにより、凹部５０の内面は、凸湾曲面とされている。この凹部５０によって、Ｃｕ電極層４９の下面４９ｂが、Ｃｕ電極層４９の上面４９ａよりも幅狭に形成されている。
Ｃｕ電極層４９の側面４９ｃは、この形態では、バリア電極層４８の周縁（側面）よりも外側に位置している。したがって、バリア電極層４８の周縁（側面）は、この形態では、Ｃｕ電極層４９の下面４９ｂの周縁とＣｕ電極層４９の側面４９ｃとの間の領域に位置している。Ｃｕ電極層４９の側面４９ｃは、バリア電極層４８の周縁（側面）よりも内側に位置していてもよい。
Ｃｕ電極層４９の側面４９ｃは、この形態では、バリア電極層４８の周縁（側面）よりも外側に位置している。したがって、バリア電極層４８の周縁（側面）は、この形態では、Ｃｕ電極層４９の下面４９ｂの周縁とＣｕ電極層４９の側面４９ｃとの間の領域に位置している。Ｃｕ電極層４９の側面４９ｃは、バリア電極層４８の周縁（側面）よりも内側に位置していてもよい。
【0071】
電極２２の基部２２１は、Ｃｕ電極層４９の上面４９ａに形成されたパッド電極層５１を含む。パッド電極層５１は、Ｃｕ電極層４９の上面４９ａを被覆するようにＣｕ電極層４９の上面４９ａの上に形成されている。
パッド電極層５１は、Ｃｕ電極層４９の上面４９ａと機械的および電気的に接続された第１部分５２と、第１部分５２からＣｕ電極層４９の側方に張り出した第２部分５３とを含む。
パッド電極層５１は、Ｃｕ電極層４９の上面４９ａと機械的および電気的に接続された第１部分５２と、第１部分５２からＣｕ電極層４９の側方に張り出した第２部分５３とを含む。
【0072】
パッド電極層５１は、この形態では、Ｃｕ電極層４９の上面４９ａの上に形成されたニッケル層５４と、ニッケル層５４の上に形成されたパラジウム層５５とを含む積層構造を有している。パラジウム層５５は、ニッケル層５４の厚さよりも小さい厚さで形成されている。パラジウム層５５は、パラジウム層５５を構成するパラジウムの質量比率（質量％）が、パラジウム層５５を構成する他の成分に対して最も高い金属である。言い換えれば、パラジウム層５５は、パラジウムを主成分とする金属であればよい。また、ニッケル層５４は、ニッケル層５４を構成するニッケルの質量比率（質量％）が、ニッケル層５４を構成する他の成分に対して最も高い金属である。言い換えれば、ニッケル層５４は、ニッケルを主成分とする金属であればよい。
【0073】
ニッケル層５４の厚さは、０．５μｍ～５μｍであってもよい。パラジウム層５５の厚さは、０．０５μｍ～０．５μｍであってもよい。
表面保護膜２３は、パッシベーション膜２上に形成されている。表面保護膜２３は、電極２２の基部２２１を覆っている。表面保護膜２３には、電極２２の基部２２１の一部を露出させる開口８が形成されている。表面保護膜２３は、電気絶縁性を有しており、たとえば、ポリイミドからなる。
表面保護膜２３は、パッシベーション膜２上に形成されている。表面保護膜２３は、電極２２の基部２２１を覆っている。表面保護膜２３には、電極２２の基部２２１の一部を露出させる開口８が形成されている。表面保護膜２３は、電気絶縁性を有しており、たとえば、ポリイミドからなる。
【0074】
電極２２の柱状部２２２は、表面保護膜２３の開口８内で基部２２１に接しており、開口８から基部２２１の反対側に突出している。電極２２の柱状部２２２は、表面保護膜２３の上に形成されたバリア層１７と、銅を主成分とする金属を含み、バリア層１７の主面の上に形成されたＣｕ柱状体１８とを含む積層構造を有している。バリア層１７は、Ｃｕ柱状体１８を構成する材料が表面保護膜２３内に拡散するのを抑制する。ここで、Ｃｕ柱状体１８を構成する「銅を主成分とする金属」とは、上述のＣｕ電極層４９の定義と同様である。
【0075】
バリア層１７は、表面保護膜２３の開口８内の基部２２１を覆うように（パラジウム層５５に接するように）、表面保護膜２３の上に形成されている。バリア層１７は、基部２２１と電気的に接続されている。
バリア層１７は、１００ｎｍ～５００ｎｍ（この形態では１００ｎｍ程度）の厚さを有していてもよい。バリア層１７は、単一の金属層からなる単層構造を有していてもよい。バリア層１７は、複数の金属層が積層された積層構造を有していてもよい。
バリア層１７は、１００ｎｍ～５００ｎｍ（この形態では１００ｎｍ程度）の厚さを有していてもよい。バリア層１７は、単一の金属層からなる単層構造を有していてもよい。バリア層１７は、複数の金属層が積層された積層構造を有していてもよい。
【0076】
Ｃｕ柱状体１８は、２０μｍ～６０μｍの厚さを有していてもよい。また、柱状部２２２では、Ｃｕ柱状体１８に代えて、Ｃｕ以外の材料からなる柱状体を適用してもよい。
接合層３０は、電極２２の柱状部２２２の先端面２２２Ａ上に形成されている。接合層３０は、部分的に柱状部２２２の側面２２２Ｂよりも側方に張り出した張出部１９を有している。
接合層３０は、電極２２の柱状部２２２の先端面２２２Ａ上に形成されている。接合層３０は、部分的に柱状部２２２の側面２２２Ｂよりも側方に張り出した張出部１９を有している。
【0077】
接合層３０は、柱状部２２２の上に形成された第１層２４と、第１層２４の上に形成された第２層２５とを含む積層構造を有している。この実施形態では、第１層２４は、ニッケル（Ｎｉ）層を含み、第２層２５は、はんだ層を含んでいてもよい。
ニッケル層としては、ニッケルの質量比率（質量％）が、ニッケル層を構成する他の成分に対して最も高い金属であってもよい。言い換えれば、第１層２４は、ニッケルを主成分とする金属であればよい。
ニッケル層としては、ニッケルの質量比率（質量％）が、ニッケル層を構成する他の成分に対して最も高い金属であってもよい。言い換えれば、第１層２４は、ニッケルを主成分とする金属であればよい。
【0078】
はんだ層としては、鉛がゼロもしくはほとんど含有されていない鉛フリーはんだが好ましい。鉛フリーはんだは、たとえば、ＳｎＡｇＣｕ系、ＳｎＺｎＢｉ系、ＳｎＣｕ系、ＳｎＡｇＩｎＢｉ系、ＳｎＺｎＡｌ系等の各種材料を適用することができる。また、第２層２５は、図１７に示すように、フリップチップ接合前では、略球形状に形成されていてもよい。
【0079】
図１８Ａ～図１８Ｐは、半導体パッケージＡ１０の製造工程の一部を工程順に説明するための図である。以下では、Ｃｕ電極層４９が高純度銅からなる場合を例にとって説明する。
半導体パッケージＡ１０の製造に際して、まず、半導体装置２０が製造される。図１８Ａを参照して、多層配線構造１の上にパッシベーション膜２が形成された半導体基板２１１（半導体層２１２）が準備される。パッシベーション膜２および第４層間絶縁膜７には、これらを貫通する第３ビア４６が形成されている。次に、バリア電極層４８が、パッシベーション膜２の上に形成される。バリア電極層４８は、たとえば、スパッタ法によって形成されてもよい。
半導体パッケージＡ１０の製造に際して、まず、半導体装置２０が製造される。図１８Ａを参照して、多層配線構造１の上にパッシベーション膜２が形成された半導体基板２１１（半導体層２１２）が準備される。パッシベーション膜２および第４層間絶縁膜７には、これらを貫通する第３ビア４６が形成されている。次に、バリア電極層４８が、パッシベーション膜２の上に形成される。バリア電極層４８は、たとえば、スパッタ法によって形成されてもよい。
【0080】
次に、図１８Ｂを参照して、バリア電極層４８上に、Ｃｕシード層９が形成される。Ｃｕシード層９は、たとえば、スパッタ法によって形成されてもよい。次に、所定パターンを有するマスク２６が、Ｃｕシード層９の上に形成される。マスク２６は、Ｃｕシード層９においてＣｕ電極層４９（上述の第３例では、Ｃｕ層８４も含む）を形成すべき領域を露出させる開口２６ａを選択的に有している。
【0082】
次に、図１８Ｃを参照して、Ｃｕ電極層４９が形成される。Ｃｕ電極層４９は、マスク２６の開口２６ａから露出するＣｕシード層９の表面の上に形成される。Ｃｕ電極層４９は、電解銅めっき法によって形成されてもよい。Ｃｕ電極層４９は、マスク２６の開口２６ａの深さ方向途中部まで形成される。Ｃｕ電極層４９は、Ｃｕシード層９と一体的に形成される。
【0083】
次に、図１８Ｄを参照して、ニッケル層５４およびパラジウム層５５が、Ｃｕ電極層４９の上面４９ａの上にこの順に形成される。ニッケル層５４およびパラジウム層５５は、それぞれ、マスク２６の開口２６ａから露出するＣｕ電極層４９の上面４９ａの上に形成される。ニッケル層５４およびパラジウム層５５は、それぞれ、無電解めっき法によって形成されてもよい。
【0084】
次に、図１８Ｅを参照して、マスク２６が除去される。
次に、図１８Ｆを参照して、Ｃｕシード層９の不要な部分が、除去される。Ｃｕシード層９は、ウエットエッチングによって除去されてもよい。この工程では、Ｃｕ電極層４９の一部がサイドエッチングされる。そのため、Ｃｕ電極層４９の側面４９ｃは、パッド電極層５１の側面よりも内方に位置するように形成される。
次に、図１８Ｆを参照して、Ｃｕシード層９の不要な部分が、除去される。Ｃｕシード層９は、ウエットエッチングによって除去されてもよい。この工程では、Ｃｕ電極層４９の一部がサイドエッチングされる。そのため、Ｃｕ電極層４９の側面４９ｃは、パッド電極層５１の側面よりも内方に位置するように形成される。
【0085】
これにより、パッド電極層５１が形成される。パッド電極層５１は、Ｃｕ電極層４９の上面４９ａに機械的および電気的に接続された第１部分５２と、第１部分５２からバリア電極層４８の側方に張り出した第２部分５３とを含む。
次に、図１８Ｇを参照して、バリア電極層４８の不要な部分が、除去される。バリア電極層４８は、ウエットエッチングによって除去されてもよい。この工程では、バリア電極層４８の厚さに応じた分だけ、Ｃｕ電極層４９の直下に位置するバリア電極層４８が除去される。そのため、バリア電極層４８の側面は、Ｃｕ電極層４９の側面４９ｃよりも内方に位置するように形成される。
次に、図１８Ｇを参照して、バリア電極層４８の不要な部分が、除去される。バリア電極層４８は、ウエットエッチングによって除去されてもよい。この工程では、バリア電極層４８の厚さに応じた分だけ、Ｃｕ電極層４９の直下に位置するバリア電極層４８が除去される。そのため、バリア電極層４８の側面は、Ｃｕ電極層４９の側面４９ｃよりも内方に位置するように形成される。
【0086】
次に、図１８Ｈを参照して、Ｃｕ電極層４９において下面４９ｂおよび側面４９ｃを接続する角部が除去される。Ｃｕ電極層４９の角部は、ウエットエッチングによって除去されてもよい。ウエットエッチング工程は、バリア電極層４８の主面が露出するまで行われる。これにより、Ｃｕ電極層４９における側面４９ｃの下面４９ｂ側の領域に、バリア電極層４８の縁部の上面を露出させる凹部５０が形成される。
【0087】
次に、図１８Ｉを参照して、基部２２１を覆うように、パッシベーション膜２上に表面保護膜２３が形成される。次に、表面保護膜２３がパターニングされることによって、表面保護膜２３に開口８が形成される。次に、バリア層１７が、表面保護膜２３の上に形成される。バリア層１７は、たとえば、スパッタ法によって形成されてもよい。次に、バリア層１７上に、Ｃｕシード層２７が形成される。Ｃｕシード層２７は、たとえば、スパッタ法によって形成されてもよい。
【0088】
次に、図１８Ｊを参照して、所定パターンを有するマスク２８が、Ｃｕシード層２７の上に形成される。マスク２８は、Ｃｕシード層２７においてＣｕ柱状体１８を形成すべき領域を露出させる開口２８ａを選択的に有している。
次に、図１８Ｋを参照して、Ｃｕ柱状体１８が形成される。Ｃｕ柱状体１８は、マスク２８の開口２８ａから露出するＣｕシード層２７の表面の上に形成される。Ｃｕ柱状体１８は、電解銅めっき法によって形成されてもよい。Ｃｕ柱状体１８は、マスク２８の開口２８ａの深さ方向途中部まで形成される。Ｃｕ柱状体１８は、Ｃｕシード層２７と一体的に形成される。また、Ｃｕ柱状体１８の凹部２２２Ｃは、表面保護膜２３の開口８の凹みを引き継ぐことによって形成される。
次に、図１８Ｋを参照して、Ｃｕ柱状体１８が形成される。Ｃｕ柱状体１８は、マスク２８の開口２８ａから露出するＣｕシード層２７の表面の上に形成される。Ｃｕ柱状体１８は、電解銅めっき法によって形成されてもよい。Ｃｕ柱状体１８は、マスク２８の開口２８ａの深さ方向途中部まで形成される。Ｃｕ柱状体１８は、Ｃｕシード層２７と一体的に形成される。また、Ｃｕ柱状体１８の凹部２２２Ｃは、表面保護膜２３の開口８の凹みを引き継ぐことによって形成される。
【0089】
次に、図１８Ｌを参照して、第１層２４（ニッケル層）が、Ｃｕ柱状体１８の上に形成される。第１層２４は、マスク２８の開口２８ａから露出するＣｕ柱状体１８の上面に形成される。第１層２４は、無電解めっき法によって形成されてもよい。
次に、図１８Ｍを参照して、マスク２８が除去される。
次に、図１８Ｎを参照して、Ｃｕシード層２７の不要な部分が、除去される。Ｃｕシード層２７は、ウエットエッチングによって除去されてもよい。この工程では、Ｃｕ柱状体１８の一部がサイドエッチングされる。そのため、Ｃｕ柱状体１８の側面２２２Ｂは、第１層２４の側面よりも内方に位置するように形成される。
次に、図１８Ｍを参照して、マスク２８が除去される。
次に、図１８Ｎを参照して、Ｃｕシード層２７の不要な部分が、除去される。Ｃｕシード層２７は、ウエットエッチングによって除去されてもよい。この工程では、Ｃｕ柱状体１８の一部がサイドエッチングされる。そのため、Ｃｕ柱状体１８の側面２２２Ｂは、第１層２４の側面よりも内方に位置するように形成される。
【0090】
次に、図１８Ｏを参照して、バリア層１７の不要な部分が、除去される。バリア層１７は、ウエットエッチングによって除去されてもよい。
次に、図１８Ｐを参照して、第１層２４上に、球形状の第２層２５（はんだ層）が形成される。
その後、半導体装置２０が導電部材１０にフリップ接合される。次に、半導体装置２０が導電部材１０と共に封止樹脂４０によって封止される。そして、封止樹脂４０のダイシング工程が実施されて、半導体パッケージＡ１０が切り出される。以上の工程を経て、半導体パッケージＡ１０が製造される。
次に、図１８Ｐを参照して、第１層２４上に、球形状の第２層２５（はんだ層）が形成される。
その後、半導体装置２０が導電部材１０にフリップ接合される。次に、半導体装置２０が導電部材１０と共に封止樹脂４０によって封止される。そして、封止樹脂４０のダイシング工程が実施されて、半導体パッケージＡ１０が切り出される。以上の工程を経て、半導体パッケージＡ１０が製造される。
【0091】
以上、この半導体装置２０では、Ｃｕ電極層４９の直下に配置された絶縁層の構造が、相対的に硬い材料層からなるパッシベーション膜２の第１膜３７を、相対的に柔らかい材料層からなる第４層間絶縁膜７およびパッシベーション膜２の第２膜３８で挟んだ構造である。これにより、半導体装置２０を導電部材１０にフリップチップ接合する際など、Ｃｕ電極層４９が熱変形してＣｕ電極層４９とパッシベーション膜２との界面に応力が生じても、その応力を緩和することができる。
【0092】
この点について、シミュレーションによって応力緩和の効果を検証した。結果を図１９および図２０に示す。図１９は、図１７の二点鎖線IXXで囲まれたＣｕ電極層４９とパッシベーション膜２の第２膜３８との界面（Ｃｕ界面）にかかるミーゼス応力を示している。図２０は、図１７の二点鎖線XXで囲まれた最上層配線である第３電極層１６（シミュレーションではアルミニウム）にかかるミーゼス応力を示している。
【0093】
また、シミュレーション条件として、
（１）第４層間絶縁膜７はＳｉＯ２膜（ヤング率＝７２，４００ＭＰａ）、
（２）第１膜３７はＳｉＮ膜（ヤング率＝３２０，０００ＭＰａ）、
（３）第２膜３８はＳｉＯ２膜（ヤング率＝２０，０００ＭＰａ）、
（４）第１膜３７と第２膜３８のトータル厚さ＝１μｍ
を設定した。なお、図１９および図２０において、「ＴＹＰ」は第２膜３８がないこと、つまりパッシベーション膜２がＳｉＮ膜のみで形成されていることを示している。
（１）第４層間絶縁膜７はＳｉＯ２膜（ヤング率＝７２，４００ＭＰａ）、
（２）第１膜３７はＳｉＮ膜（ヤング率＝３２０，０００ＭＰａ）、
（３）第２膜３８はＳｉＯ２膜（ヤング率＝２０，０００ＭＰａ）、
（４）第１膜３７と第２膜３８のトータル厚さ＝１μｍ
を設定した。なお、図１９および図２０において、「ＴＹＰ」は第２膜３８がないこと、つまりパッシベーション膜２がＳｉＮ膜のみで形成されていることを示している。
【0094】
図１９から、パッシベーション膜２の最表面をＳｉＯ２膜にすることによって、Ｃｕ界面にかかるミーゼス応力が大幅に低減された。つまり、Ｃｕ電極層４９の直下の絶縁層の構造を、ＳｉＯ２＋ＳｉＮの２層構造から、ＳｉＯ２＋ＳｉＮ＋ＳｉＯ２のサンドイッチ構造にすることによって、Ｃｕ界面にかかるミーゼス応力を緩和できることが分かった。
また、パッシベーション膜２の最表面のＳｉＯ２膜のヤング率を２０，０００ＭＰａ程度とし、かつ当該ＳｉＯ２膜の厚さ比率をパッシベーション膜２のトータル厚さの５０％以下にすれば、図２０に示すように、最上層Ａｌ上のミーゼス応力も低減されることが分かった。
また、パッシベーション膜２の最表面のＳｉＯ２膜のヤング率を２０，０００ＭＰａ程度とし、かつ当該ＳｉＯ２膜の厚さ比率をパッシベーション膜２のトータル厚さの５０％以下にすれば、図２０に示すように、最上層Ａｌ上のミーゼス応力も低減されることが分かった。
【0095】
以上より、前述の半導体装置２０の構造であれば、半導体装置２０をパッケージ化する際に、Ｃｕ電極層４９が熱変形してＣｕ電極層４９とパッシベーション膜２との界面に応力が生じても、その応力を緩和することができる。
特に、半導体装置２０を導電部材１０にフリップチップ実装する際には、Ｃｕ柱状体１８や導電部材１０から応力を受けるので、フリップチップ実装のパッケージには特に効果的である。これにより、信頼性に優れる半導体パッケージＡ１０を提供することができる。
特に、半導体装置２０を導電部材１０にフリップチップ実装する際には、Ｃｕ柱状体１８や導電部材１０から応力を受けるので、フリップチップ実装のパッケージには特に効果的である。これにより、信頼性に優れる半導体パッケージＡ１０を提供することができる。
【0096】
以上、本発明の実施形態について説明したが、本発明は、他の形態で実施することもできる。
また、前述の実施形態では、半導体装置２０がフリップチップ接合される形態のみを示したが、半導体装置２０は、半導体基板２１１の裏面を導電部材１０に接合し、パッド電極層５１と導電部材１０の各リードとをワイヤボンディングで接合してもよい。
また、前述の実施形態では、半導体装置２０がフリップチップ接合される形態のみを示したが、半導体装置２０は、半導体基板２１１の裏面を導電部材１０に接合し、パッド電極層５１と導電部材１０の各リードとをワイヤボンディングで接合してもよい。
【0097】
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【符号の説明】
【0098】
Ａ１０ 半導体パッケージ
２ パッシベーション膜
３ 素子形成面
７ 第４層間絶縁膜
１０ 導電部材
１６ 第３電極層
１８ Ｃｕ柱状体
２０ 半導体装置
２３ 表面保護膜
２４ 第１層
２５ 第２層
３０ 接合層
３７ 第１膜
３８ 第２膜
４０ 封止樹脂
４９ Ｃｕ電極層
１０１ 主面
１０２ 裏面
２１１ 半導体基板
２１２ 半導体層
２２１ 基部
２２２ 柱状部
２ パッシベーション膜
３ 素子形成面
７ 第４層間絶縁膜
１０ 導電部材
１６ 第３電極層
１８ Ｃｕ柱状体
２０ 半導体装置
２３ 表面保護膜
２４ 第１層
２５ 第２層
３０ 接合層
３７ 第１膜
３８ 第２膜
４０ 封止樹脂
４９ Ｃｕ電極層
１０１ 主面
１０２ 裏面
２１１ 半導体基板
２１２ 半導体層
２２１ 基部
２２２ 柱状部
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18A】
【図18B】
【図18C】
【図18D】
【図18E】
【図18F】
【図18G】
【図18H】
【図18I】
【図18J】
【図18K】
【図18L】
【図18M】
【図18N】
【図18O】
【図18P】
【図19】
【図20】