特許 7319136 電源装置及び医用画像診断装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-07-24

(45)【発行日】2023-08-01

(54)【発明の名称】電源装置及び医用画像診断装置

(51)【国際特許分類】

   H02M 1/08 20060101AFI20230725BHJP

   H02M 1/00 20070101ALI20230725BHJP

   H02M 7/48 20070101ALI20230725BHJP

【ＦＩ】

H02M1/08 A

H02M1/00 E

H02M7/48 M

【請求項の数】 6

(21)【出願番号】P 2019150711

(22)【出願日】2019-08-20

(65)【公開番号】P2021035099

(43)【公開日】2021-03-01

【審査請求日】2022-06-30

(73)【特許権者】

【識別番号】594164542

【氏名又は名称】キヤノンメディカルシステムズ株式会社

(74)【代理人】

【識別番号】110002147

【氏名又は名称】弁理士法人酒井国際特許事務所

(72)【発明者】

【氏名】山川 光一

【審査官】麻生 哲朗

(56)【参考文献】

【文献】特開２０１７－１７５７３７（ＪＰ，Ａ）

【文献】特開２０１４－０５７４９１（ＪＰ，Ａ）

【文献】特開２０１８－１６６９６７（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｍ １／０８

Ｈ０２Ｍ １／００

Ｈ０２Ｍ ７／４８

(57)【特許請求の範囲】

【請求項1】

電源と、
前記電源とスイッチング素子との間に設けられるキャパシタと、
前記電源からの電源供給が途絶えた場合に、前記キャパシタに残留する残留電圧を用いて前記スイッチング素子のバックゲートバイアス処理を補償するバックゲートバイアス補償回路と、
を備えることを特徴とする電源装置。

【請求項2】

前記バックゲートバイアス補償回路は、
前記キャパシタの前記残留電圧を、前記スイッチング素子を駆動するゲート信号を入力するゲート電源のうちマイナスのゲート電圧を印加するマイナスの前記ゲート電源と前記スイッチング素子とをつなぐ経路を介して前記スイッチング素子に印加することを特徴とする請求項１に記載の電源装置。

【請求項3】

前記バックゲートバイアス補償回路は、
前記残留電圧をＤＣ／ＡＣ変換するＤＣ／ＡＣ変換装置と、
前記ＤＣ／ＡＣ変換装置によりＡＣに変換された前記残留電圧をさらにＡＣ／ＤＣ変換するＡＣ／ＤＣ変換装置と、を備え、
前記ＡＣ／ＤＣ変換装置によりＤＣに変換された前記残留電圧を前記スイッチング素子に印加することを特徴とする請求項１または請求項２に記載の電源装置。

【請求項4】

前記バックゲートバイアス補償回路は、前記キャパシタと前記スイッチング素子との間に、前記キャパシタと前記スイッチング素子とのＯＮ、ＯＦＦを行うスイッチが設けられていることを特徴とする請求項２または請求項３に記載の電源装置。

【請求項5】

前記スイッチング素子における電位を判定するゲート電位判定回路と、
前記電源の電圧を検知する電源電圧検知回路と、を備え、
前記電源電圧検知回路が前記電源からの電源供給が途絶えたことを検知し、
前記ゲート電位判定回路が前記スイッチング素子に閾値以上の電位が生じており、前記スイッチング素子を駆動するゲート信号を入力するゲート電源から前記スイッチング素子に対して前記ゲート信号が入力されていないことを判定した場合に、
前記ゲート電位判定回路が前記バックゲートバイアス補償回路をＯＮにすることを特徴とする請求項２ないし請求項４のいずれかに記載の電源装置。

【請求項6】

請求項１ないし請求項５のいずれかに記載の電源装置と、
前記電源装置からの電源供給を受けて、被検体の内部情報を収集し、この収集された情報に基づいて前記被検体内部を画像化した医用画像を生成する医用画像生成装置と、
を備えることを特徴とする医用画像診断装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施の形態は、電源装置及び医用画像診断装置に関する。

【背景技術】

【0002】

例えば、インバータ回路ではＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等のパワーデバイス（スイッチング素子）が使用されている。スイッチング素子にはドライブ回路が接続されており、スイッチング素子はこのドライブ回路からの信号によってＯＮ、ＯＦＦされる。

【0003】

一般的に、アクティブ信号（プラスのゲート信号）やネガティブ信号（マイナスのゲート信号）をスイッチング素子に入力する制御を行うことで、スイッチング素子のＯＮ、ＯＦＦが行われる。さらに安全にスイッチング素子をＯＦＦにするために、例えば、マイナスのゲート信号をスイッチング素子に入力するバックゲートバイアス処理を行っている。つまり、電源からの電源供給が行われ、スイッチング素子にゲート信号が入力されることでスイッチング素子のＯＮ、ＯＦＦが適切に行われることになる。

【先行技術文献】

【特許文献】

【0004】

【文献】特開２０００－３０８３３１号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、ＩＧＢＴ等のスイッチング素子において、その電気的特性により、例えば、ゲート信号の入力が途切れた状態でコレクタ、エミッタに電圧が掛かると、誤ってこのスイッチング素子がＯＮされてしまうことがあり得る。或いは、スイッチング素子に対してストレスが掛かり最終的に破壊に至る場合も考えられる。

【0006】

すなわち、ゲート信号をスイッチング素子に入力することができない状態で、コレクタ、エミッタ側に電源供給が行われると、スイッチング素子にとって上述したような不適切な状態を招来することになる。

【0007】

一方、装置電源が遮断される等電源不定の状態になると、スイッチング素子にゲート信号が入力されない状態であってもスイッチング素子のコレクタ、エミッタ側に電源が供給されないことから上述した不適切な状態は生じないと考えられる。

【0008】

但し、電源不定の状態になっても、電源電圧が例えばキャパシタに残留している場合には、この残留電圧がスイッチング素子のコレクタ、エミッタ側に印加されてしまうことがあり、この場合、スイッチング素子が誤ってＯＮされたり、或いは、スイッチング素子の破壊を招きかねない。

【0009】

本発明は上記課題を解決するためになされたものであり、本発明の目的は、電源電圧が不定な状態にあり、スイッチング素子にゲート信号が入力されない状態であっても、キャパシタの残留電圧を利用してスイッチング素子にバックゲートバイアスを印加することで、誤ってこのスイッチング素子がＯＮされてしまうことを防ぎ、確実にスイッチング素子を保護することにある。

【課題を解決するための手段】

【0010】

実施の形態における電源装置は、電源と、キャパシタと、バックゲートバイアス補償回路とを備える。キャパシタは、電源とスイッチング素子との間に設けられる。バックゲートバイアス補償回路は、電源からの電源供給が途絶えた場合に、キャパシタに残留する残留電圧を用いてスイッチング素子のバックゲートバイアス処理を補償する。

【図面の簡単な説明】

【0011】

【図1】実施の形態における電源装置を含む回路の全体構成を示す回路図。

【図2】実施の形態におけるバックゲートバイアス補償回路の動作を示すタイミングチャート。

【図3】実施の形態においてバックゲートバイアス補償回路の動作の流れを示すフローチャート。

【図4】実施の形態においてバックゲートバイアス補償回路の動作の流れを示すフローチャート。

【図5】実施の形態において、電源投入時におけるインターロック機構としてバックゲートバイアス補償回路を用いる場合における動作の流れを示すフローチャート。

【図6】実施の形態において、電源遮断時におけるインターロック機構としてバックゲートバイアス補償回路を用いる場合における動作の流れを示すフローチャート。

【図7】実施の形態における変形例として、電源装置を備える医用画像診断装置の全体構成を示すブロック図。

【発明を実施するための形態】

【0012】

以下、実施の形態について図面を参照して詳細に説明する。

【0013】

図１は、実施の形態における電源装置Ｐを含む回路Ａの全体構成を示す回路図である。本発明の実施の形態における回路Ａは、例えば、インバータ回路である。回路Ａは、例えば、電源装置Ｐと電源装置Ｐからの電源供給を受けて駆動されるスイッチング素子Ｓとから構成される。

【0014】

スイッチング素子Ｓは、ここでは、例えば、上述したＩＧＢＴである。図１の回路Ａでは、スイッチング素子Ｓ１及びスイッチング素子Ｓ２、スイッチング素子Ｓ３及びスイッチング素子Ｓ４が直列に接続されている。また、スイッチング素子Ｓ１及びスイッチング素子Ｓ３、スイッチング素子Ｓ２及びスイッチング素子Ｓ４が互いに並列に接続されている。

【0015】

また、スイッチング素子Ｓ１及びスイッチング素子Ｓ２を接続する経路と、スイッチング素子Ｓ３及びスイッチング素子Ｓ４を接続する経路との間には、負荷Ｒが接続されている。

【0016】

なお、ここではスイッチング素子が４つ（スイッチング素子Ｓ１ないしスイッチング素子Ｓ４）接続された構成を示しているが、スイッチング素子の個数については特に限定するものではない。また、複数のスイッチング素子について共通に説明する場合には、適宜「スイッチング素子Ｓ」と表す。

【0017】

各スイッチング素子Ｓのゲート電極には、それぞれドライブ回路Ｄ１ないしＤ４が接続されている。なお以下、ドライブ回路Ｄ１ないしＤ４をまとめて説明する場合には「ドライブ回路Ｄ」と表す。

【0018】

ドライブ回路Ｄにはゲート電源からゲート電圧が印加され、ドライブ回路Ｄが駆動される。ゲート電源として、プラスのゲート電源Ｇ１とマイナスのゲート電源Ｇ２とが設けられており、ドライブ回路Ｄに対して各々の電源からプラスのゲート電圧とマイナスのゲート電圧が印加される。

【0019】

なお、図１においては、プラスのゲート電源Ｇ１は「＋ゲート電源Ｇ１」と、マイナスのゲート電源Ｇ２は「－ゲート電源Ｇ２」と表されている。また、以下プラスのゲート電源Ｇ１とマイナスのゲート電源Ｇ２とをまとめて説明する場合には、適宜「ゲート電源Ｇ」と表す。

【0020】

またドライブ回路Ｄには、図１には図示しない制御装置からの制御信号に基づくゲート信号が入力される。このゲート信号によってスイッチング素子ＳのＯＮ、ＯＦＦの切り替えが行われる。

【0021】

電源装置Ｐは、直流電源１と、直流電源１とスイッチング素子Ｓとの間に設けられるキャパシタＣを有する。直流電源１は、例えば、スイッチング素子Ｓを駆動するために電源を供給する。

【0022】

キャパシタＣは、例えば、直流電源１から供給される電源電圧に重畳するリプル成分を平滑化する。また、このキャパシタＣには、例えば、直流電源１が遮断された場合であっても一定の期間残留電圧が存在し、その後自然放電する。

【0023】

さらに電源装置Ｐは、バックゲートバイアス補償回路２を備える。バックゲートバイアス補償回路２は、キャパシタＣの残留電圧を利用してドライブ回路Ｄにマイナスのゲート電圧を印加する。図１においては、バックゲートバイアス補償回路２は破線で囲まれて示されている。

【0024】

バックゲートバイアス補償回路２は、キャパシタＣの残留電圧の入力側とドライブ回路Ｄへの出力側とを備え、入力側と出力側との間に両者をつなぐ開放接点２１を備えている。開放接点２１は、後述するゲート電位判定回路からの信号に基づきＯＮ、ＯＦＦの切り替えを行うスイッチである。

【0025】

開放接点２１の一方は、バックゲートバイアス補償回路２の出力側と接続されており、マイナスのゲート電源Ｇ２とドライブ回路Ｄとを結ぶ経路に接続されている。キャパシタＣの残留電圧は当該経路を通じてドライブ回路Ｄに印加される。

【0026】

開放接点２１の他方は、バックゲートバイアス補償回路２の入力側と接続されている。本発明の実施の形態においては、キャパシタＣと開放接点２１の他方との間には、ＤＣ／ＡＣ変換装置２２とＡＣ／ＤＣ変換装置２３とが設けられている。すなわち、キャパシタＣの残留電圧を一旦ＤＣ／ＡＣ変換しＤＣ的に分離した後、改めてＡＣ／ＤＣ変換した上で、ドライブ回路Ｄに印加している。

【0027】

本発明の実施の形態においてこのような構成を採用しているのは、以下の理由からである。すなわち、元々回路Ａにおいては、スイッチング素子Ｓに対して直流電源１から直流電圧が印加されている。また、キャパシタＣの残留電圧を利用してドライブ回路Ｄに印加される電圧も直流であるが、微小信号系のドライブ回路Ｄのバックゲートバイアスと、高電圧・大電流系のスイッチング素子のコレクタ、エミッタ側両者とを回路内において切り離すこととしたものである。

【0028】

なお、キャパシタＣの残留電圧を利用してドライブ回路Ｄに電圧を印加するに当たって上述したようなＤＣ／ＡＣ変換、ＡＣ／ＤＣ変換は必ずしも必要ではなく、このような構成を採用せずにキャパシタＣの残留電圧をドライブ回路Ｄに印加する方法を採用しても良い。

【0029】

ゲート電位判定回路２４は、スイッチング素子Ｓにおける電位を判定する。ここで電位を判定する、とは、スイッチング素子Ｓに電位が生じているか、すなわち、スイッチング素子Ｓに電圧が印加されているかを判定することである。

【0030】

なお、電圧が印加されているか否かの判定、については、電位が生じているか否かだけではなく、例えば、ある電圧値を閾値として設定しておき、当該閾値を下回った場合には電位が生じていないとの判定も含まれる。スイッチング素子Ｓの誤作動や破壊等を回避する観点からすれば、スイッチング素子Ｓの特質により設定された閾値以下であれば、たとえスイッチング素子Ｓに電位が生じていたとしても、上記スイッチング素子Ｓに対する不適切な状態を招来することを回避できるからである。

【0031】

また、図１にも示されている通り、ゲート電位判定回路２４は、ドライブ回路Ｄとスイッチング素子Ｓとが接続される経路に接続されている。そのため、ゲート電位判定回路２４では、ドライブ回路Ｄにゲート信号が入力されているか否かも判定する。すなわち、ゲート電位判定回路２４では、スイッチング素子Ｓに電位が生じているか否か、及び、ドライブ回路Ｄにゲート信号が入力されているか否かの２つの判定を行う。

【0032】

ゲート電位判定回路２４は、スイッチング素子Ｓを確実に保護するべく、回路Ａが働いている間、常時上述した２つの判定を行う。

【0033】

電源電圧検知回路２５は、直流電源１と接続され、直流電源１からスイッチング素子Ｓに電圧が印加されたか否かを検知する。すなわち、例えば、自然災害等により急な停電が原因で意図しない不意の電源喪失が生じた場合、或いは、例えば電源装置Ｐのメンテナンスのために意図して電源が落とされた場合等、直流電源１が電圧不定になり直流電源１からスイッチング素子Ｓへの電源の供給が途絶えた場合に、電源電圧検知回路２５はこの状態を検知する。

【0034】

そして電源電圧検知回路２５は、直流電源１がスイッチング素子Ｓに対して電圧を印加しているか否か、つまり上述したように直流電源１が電圧不定の状態になったか否かの検知情報をゲート電位判定回路２４に対して送信する。

【0035】

ゲート電位判定回路２４では、電源電圧検知回路２５が直流電源１からの電源供給が途絶えたことの検知情報を取得する。そしてスイッチング素子Ｓに閾値以上の電位が生じており、ゲート電源Ｇからスイッチング素子Ｓに対してゲート信号が入力されていない、との判定をした場合に、バックゲートバイアス補償回路２の開放接点２１に信号を送信する。開放接点２１は、ゲート電位判定回路２４からの信号に基づいてスイッチをＯＦＦからＯＮとすることで、キャパシタＣに残留する残留電圧を利用してドライブ回路Ｄに電圧を印加する。

【0036】

図２は、実施の形態におけるバックゲートバイアス補償回路２の動作を示すタイミングチャートである。図２のタイミングチャートにおいては、図面左側から右側に向けて、すなわち、破線から一点鎖線に向けて時間が経過するように示されている。

【0037】

ここでは破線で示されるタイミングで電源の遮断が発生した場合に、バックゲートバイアス補償回路２による補償処理が開始される。そして、一点鎖線で示されるタイミングで当該補償処理が終了するように示されている。従って、破線と一点鎖線との間を示すＸの期間がバックゲートバイアス補償期間となる。

【0038】

また、図２におけるタイミングチャートでは、大きく「電源側」と「素子側」の２つに分けて動作が示されている。ここで「電源側」には、ゲート電源Ｇからドライブ回路Ｄにゲート電圧が印加されているか否かが示されている。

【0039】

一方「素子側」では、スイッチング素子Ｓに電位が生じているか否か、印加される電圧の値の動きが示されている。バックゲートバイアス補償回路２による処理が行われる場合には、電源電圧検知回路２５が検知した通り、確かに直流電源１は電圧不定の状態にあるが、キャパシタＣの残留電圧が存在し、この残留電圧がスイッチング素子Ｓに印加される状態が生ずる。このためゲート電位判定回路２４では、スイッチング素子Ｓに電位が生じている状態を検出している。

【0040】

「電源側」における（１）で示すゲート電源Ｇを見ると、プラスのゲート電源Ｇ１もマイナスのゲート電源Ｇ２も破線で示されるタイミングを境にドライブ回路Ｄに対してプラス電圧、マイナス電圧を印加していない（０Ｖ）、或いは、電圧不定の状態になっていることが示されている。

【0041】

ゲート電位判定回路２４は、このようなドライブ回路Ｄにゲート信号が入力されていない状態であることの判定を行い、バックゲートバイアス補償回路２に対してキャパシタＣの残留電圧を利用してドライブ回路Ｄにバックゲートバイアスを印加するように信号を送る。バックゲートバイアス補償回路２では、ゲート電位判定回路２４からの指示に基づき、開放接点２１のスイッチをＯＮとして、キャパシタＣの残留電圧をマイナスのゲート電源Ｇ２の経路を介してドライブ回路Ｄに印加する。

【0042】

ここで「素子側」において示されている「電源電圧」は、キャパシタＣの残留電圧である。直流電源１が電圧不定の状態にあるので、これ以上直流電源１の電圧がキャパシタＣに溜まることはなく、自然放電を介して残留電圧も徐々に下がる。

【0043】

ここで例えば、Ｖ１の位置における残留電圧の値は、ゲート信号やゲート電源が不定の状態で、当該残留電圧がスイッチング素子Ｓに印加された場合に、誤作動や素子の破壊を招来しかねない値を示している。従って残留電圧の値がＶ１以上の値である場合には、スイッチング素子Ｓを保護するために、引き続きバックゲートバイアス補償回路２によるバックゲートバイアス処理が行われる必要がある。

【0044】

一方、Ｖ２の値は、Ｖ１の値よりも低い値を示している。このＶ２の値は、例えば、バックゲートバイアス補償回路２であってもドライブ回路Ｄに対してバックゲートバイアスを印加することができない電圧値である。

【0045】

キャパシタＣの残留電圧がこのＶ２の値となってしまうと、「電源側」の（１）の場合と同じようにゲート電源Ｇの電圧は０Ｖ、或いは、電圧不定の状態となる。しかしながらＶ２の値はＶ１の値よりは低い値であり、当該Ｖ２の値未満の電圧値であれば、スイッチング素子Ｓにおける上記誤作動等は起きない。そこで、バックゲートバイアス補償回路２は、キャパシタＣの残留電圧の値が当該Ｖ２の値未満になるまでドライブ回路Ｄに対してキャパシタＣの残留電圧を利用してバックゲートバイアスを印加する。

【0046】

すなわち、ゲート電位判定回路２４では、スイッチング素子Ｓに生じている電位が予め定められた閾値（ここでは、例えば、Ｖ２の値）以上であるか否かを判定し、電位が閾値以上の値である場合には、引き続きバックゲートバイアス補償回路２によるバックゲートバイアス処理が行われる。一方、電位が閾値未満の値まで下がった場合には、バックゲートバイアス補償回路２によるバックゲートバイアス処理を終了する。

【0047】

なお、ここでは「Ｖ１」、「Ｖ２」を用いて上述のように説明したが、当該「Ｖ１」、「Ｖ２」の値は、スイッチング素子Ｓの特性によって任意に設定することができる値である。

【0048】

図２における「電源側」の（２）を見ると、マイナスのゲート電源は破線の前後でスイッチング素子Ｓに印加する電圧の値に変化は見られない。これは、バックゲートバイアス補償回路２によってドライブ回路ＤにキャパシタＣの残留電圧を利用して生成されたマイナスのゲート電圧が印加されるからである。

【0049】

そして、上述した一点鎖線で示すタイミングまでのＸで示す期間に亘って、バックゲートバイアス補償回路２がドライブ回路ＤにキャパシタＣの残留電圧を利用して生成されたマイナスのゲート電圧を印加し、バックゲートバイアスの処理がなされている。ここで一点鎖線は、「素子側」の電源電圧においてＶ２の値を示す位置に表されている。

【0050】

Ｖ２は、上述したように、バックゲートバイアス補償回路２であってもドライブ回路Ｄに対してバックゲートバイアスを印加することができない電圧値である。従って、バックゲートバイアス補償回路２はゲート電源Ｇが０Ｖ、或いは、電圧不定になってからキャパシタＣの残留電圧を利用してバックゲートバイアスを印加できなくなるまでの間、ドライブ回路Ｄに対してキャパシタＣの残留電圧を利用してバックゲートバイアスを印加する。

【0051】

このような期間キャパシタＣの残留電圧を利用してバックゲートバイアスをドライブ回路Ｄに印加することができれば、スイッチング素子Ｓに対して、例えばＶ１の電圧が印加されたとしても適切に誤作動等が生ずることを回避することができ、より確実にスイッチング素子Ｓを保護できる。

【0052】

［動作］
次に、キャパシタＣの残留電圧を利用したバックゲートバイアス印加の流れについて、図３、図４を用いて説明する。図３、図４は、実施の形態においてバックゲートバイアス補償回路２の動作の流れを示すフローチャートである。特に図３は、電源電圧検知回路２５における処理の流れを、図４はゲート電位判定回路２４における処理の流れを示している。

【0053】

まず電源電圧検知回路２５が、直流電源１が電源遮断により０Ｖ、或いは、電源不定の状態である電源異常の状態になったか否かを検知する（ＳＴ１）。この電源遮断が生ずる理由については、上述したように、停電等の意図しない場合、メンテナンス等の意図した場合のいずれの場合も含まれる。

【0054】

電源電圧検知回路２５が直流電源１の状態として電源遮断の状態にないと判断した場合には（ＳＴ１のＮＯ）、このまま直流電源１の検知を継続する。すなわち、電源電圧検知回路２５は直流電源１の状態を常時検知している。なお、図３におけるフローチャートでは、電源異常の状態にないと判断された場合に電源電圧検知回路２５による検知処理が終了するように示されている。

【0055】

一方、電源電圧検知回路２５が、直流電源１が電源遮断の状態にあることを検知した場合には（ＳＴ１のＹＥＳ）、ゲート電位判定回路２４に対して直流電源１が電源遮断の状態にあること及びキャパシタＣに残留電圧が存在することを報知する（ＳＴ２）。

【0056】

このように電源電圧検知回路２５からの報知を受けたゲート電位判定回路２４は、図４に示すように、スイッチング素子Ｓにゲート電源Ｇからゲート電源が入力されているか否か、且つゲート信号が正常に入力されているかを判定する（ＳＴ１１）。

【0057】

ゲート電位判定回路２４が判定した結果、スイッチング素子Ｓにゲート電源Ｇからゲート電源が入力され、且つゲート信号が正常に入力されている場合には（ＳＴ１１のＹＥＳ）、スイッチング素子Ｓが誤作動等を起こす心配はないことから、特にバックゲートバイアス補償回路２を利用したバックゲートバイアスを印加する必要はない（後述）。

【0058】

ゲート電位判定回路２４は、上記判定を行った結果、スイッチング素子Ｓにゲート電源Ｇからのゲート電源の入力、又は、ゲート信号の入力が正常に行われていない場合には（ＳＴ１１のＮＯ）、次に、スイッチング素子Ｓに電位が生じているかを判定する（ＳＴ１２）。

【0059】

ゲート電位判定回路２４が判定した結果、スイッチング素子Ｓに電位が生じていない場合には（ＳＴ１２のＮＯ）、スイッチング素子Ｓが誤作動等を起こす心配はないことから、特にバックゲートバイアス補償回路２を利用したバックゲートバイアスを印加する必要はない（後述）。

【0060】

これに対して、ゲート電位判定回路２４がスイッチング素子Ｓに電位が生じていると判定した場合は（ＳＴ１２のＹＥＳ）、ゲート電位判定回路２４は、直流電源１が電源遮断等の異常状態にあることから、キャパシタＣの残留電圧がスイッチング素子Ｓに印加されている状態にある、という判定を行ったことを示している。

【0061】

ゲート電位判定回路２４は、電源電圧検知回路２５から通知された電位が、閾値を越えているか判定する。その結果、スイッチング素子Ｓに生じている電位が閾値未満であれば（ＳＴ１３のＮＯ）、スイッチング素子Ｓが誤作動等を起こす心配はないことから、特にバックゲートバイアス補償回路２を利用したバックゲートバイアスを印加する必要はない（後述）。

【0062】

一方で、スイッチング素子Ｓに閾値以上の電位が生じている時（ＳＴ１３のＹＥＳ）、この場合はゲート電源Ｇからスイッチング素子Ｓに対してゲート電源、又はゲート信号が入力されていない状態である。そこでゲート電位判定回路２４は、バックゲートバイアス補償回路２が動作中であるか否かを判定し（ＳＴ１４）、バックゲートバイアス補償回路２が動作中で無いと判定した時（ＳＴ１４のＮＯ）は、バックゲートバイアス補償回路２をＯＮにする（ＳＴ１５）。

【0063】

バックゲートバイアス補償回路２では、ゲート電位判定回路２４からの指示を受けて、開放接点２１をＯＦＦからＯＮに切り替えて、キャパシタＣの残留電圧を利用して生成されたマイナスゲート電源をドライブ回路Ｄに印加する。

【0064】

一方この時、ゲート電位判定回路２４が判定した結果、バックゲートバイアス補償回路２が既に動作中の場合（ＳＴ１４のＹＥＳ）は、バックゲートバイアス補償回路２の動作を継続する。

【0065】

そしてキャパシタＣの残留電圧から、バックゲートバイアスが必要とされる範囲において、バックゲートバイアス補償回路２はドライブ回路Ｄに当該残留電圧を利用してマイナスゲート電圧を生成し印加してバックゲートバイアスの処理を続ける。

【0066】

すなわち、ゲート電位判定回路２４では、スイッチング素子Ｓの電位が閾値を越えている限り、開放接点２１に対してそのスイッチをＯＮとする信号を送り続けて、バックゲートバイアス補償回路２によるバックゲートバイアスの処理を続けさせる。

【0067】

バックゲートバイアス補償回路２によるバックゲートバイアスの処理が行われている間、ゲート電位判定回路２４は、スイッチング素子Ｓに生じている電位が閾値未満であるか否か、すなわち、キャパシタＣの残留電圧が閾値未満となったか否かを判定する（ＳＴ１６）。

【0068】

ゲート電位判定回路２４が判定した結果、キャパシタＣの残留電圧が閾値未満となっていない場合には（ＳＴ１６のＮＯ）、引き続きバックゲートバイアス補償回路２の動作を継続させる。

【0069】

一方、キャパシタＣに残留電圧が閾値未満、或いは、なくなってしまうと、ドライブ回路Ｄに印加される電圧も０Ｖ、或いは、電圧不定の状態になる。この状態は、上述した図２で示すＶ１、乃至はＶ２の状態に該当するため、スイッチング素子Ｓにおいても誤作動等は生じない。

【0070】

そこでゲート電位判定回路２４がこの状態になったと判定した場合（ＳＴ１６のＹＥＳ）、改めてバックゲートバイアス補償回路２が動作中であるか否かを判定し（ＳＴ１７）、動作中であれば（ＳＴ１７のＹＥＳ）、バックゲートバイアス補償回路２をＯＦＦとする（ＳＴ１８）。一方、バックゲートバイアス補償回路２が動作中ではない場合には（ＳＴ１７のＮＯ）、このままの状態を維持する。

【0071】

ここでキャパシタＣの残留電圧が閾値以下となった時に加え、電源の復旧によりゲート電源Ｇからドライブ回路Ｄにゲート電源とゲート信号が正常に入力されている時（ＳＴ１１のＹＥＳ）も、バックゲートバイアス補償回路２をＯＦＦにする（ＳＴ１８）。これにより、復旧後は即座にバックゲートバイアスの処理を終了させ、電源装置Ｐ本来の動作に戻すことができる。

【0072】

また、スイッチング素子Ｓに電位が生じていない場合（ＳＴ１２のＮＯ）、或いは、キャパシタＣの残留電圧が閾値未満である場合（ＳＴ１３のＮＯ）にも、バックゲートバイアス補償回路２が動作中であるか否かが判定され（ＳＴ１７）、バックゲートバイアス補償回路２のＯＦＦの状態維持、或いは、バックゲートバイアス補償回路２がＯＦＦとされる（ＳＴ１８）。

【0073】

以上で基本的なバックゲートバイアス補償回路２の動作の流れを説明した。次に、当該バックゲートバイアス補償回路２の動作の流れを、電源装置Ｐにインターロックの機構が組み込まれた場合を例に挙げて説明する。インターロックの機構は、電源装置Ｐに対して電源が投入された場合と、電源装置Ｐの電源を遮断する場合とに動作するように構成されている。

【0074】

まず電源投入時のインターロックの機構の動作についてである。図５は、実施の形態において、電源投入時におけるインターロック機構としてバックゲートバイアス補償回路２を用いる場合における動作の流れを示すフローチャートである。

【0075】

電源装置Ｐに電源が投入された場合にインターロックの機構を機能させるのは、電源が投入されてドライブ回路Ｄが制御されていない中でスイッチング素子Ｓに電位が生じてしまうと、上述したような、スイッチング素子Ｓの誤作動等が生ずる可能性があるからである。

【0076】

まず、ゲート電位判定回路２４が、ゲート電位が正常であるか否かを判定する（ＳＴ２１）。例えば、この時点でゲート電位が正常では無い場合には（ＳＴ２１のＮＯ）、電源装置Ｐから未だ電源が供給されていない状態や、ゲート電源Ｇが正常ではないと判定する。

【0077】

そして、この状態で不用意に回路Ａに電源を供給するとスイッチング素子Ｓの破壊等を招きかねない。そこでこの場合には、ゲート電位判定回路２４からの指示に基づき、バックゲートバイアス補償回路２がキャパシタＣの残留電圧を利用して生成したバックゲートバイアスをスイッチング素子Ｓに印加する（ＳＴ２２）。

【0078】

一方、ゲート電位判定回路２４がゲート電位が正常であると判定した場合には（ＳＴ２１のＹＥＳ）、さらにスイッチング素子Ｓに正常にゲート信号が入力されているか否かを判定する（ＳＴ２３）。例えば、ゲート電位判定回路２４が、ＰＷＭパルスが周期的に変化している状態やドライブ回路Ｄにマイナスのゲート電圧が印加されている状態にあれば、正常にゲート信号が入力されていると判定する（ＳＴ２３のＹＥＳ）。

【0079】

これに対して、スイッチング素子Ｓにゲート信号が入力されていないとゲート電位判定回路２４が判定した場合には（ＳＴ２３のＮＯ）、上述したように、ゲート電位判定回路２４がバックゲートバイアス補償回路２の開放接点２１をＯＮにし、バックゲートバイアス補償の処理が実行される（ＳＴ２２）。

【0080】

以上の処理を経て、スイッチング素子Ｓにおいて電源装置Ｐからの電源投入の準備が整った場合に、電源装置Ｐからの電源供給が開始され、スイッチング素子Ｓに電圧が印加される（ＳＴ２４）。このようなインターロック機構の処理を経ることによって、安全、確実に回路Ａを保護することができる。

【0081】

次に、電源遮断時のインターロックの機構の動作についてである。図６は、実施の形態において、電源遮断時におけるインターロック機構としてバックゲートバイアス補償回路２を用いる場合における動作の流れを示すフローチャートである。

【0082】

電源電圧検知回路２５が、直流電源１からの電源供給が途絶え電源が遮断されたことを検知すると（ＳＴ３１）、この検知情報が電源電圧検知回路２５からゲート電位判定回路２４へ送られる。そしてゲート電位判定回路２４がスイッチング素子Ｓに対するバックゲートバイアスの処理が有効に働いているか否かを判定する（ＳＴ３２）。

【0083】

ここで、「バックゲートバイアスが有効か」の判定は、ドライブ回路Ｄに対してマイナスのゲート電圧が印加されているか否かの判定を行うことを意味する。もしドライブ回路Ｄに対してマイナスのゲート電圧が印加されていれば、スイッチング素子Ｓに残留電圧が印加されてもバックゲートバイアス処理が適切に実行されることになる。

【0084】

もしゲート電位判定回路２４がバックゲートバイアス処理が有効に機能していないと判定した場合には（ＳＴ３２のＮＯ）、バックゲートバイアス補償回路２に指示を出し、バックゲートバイアス補償回路２がキャパシタＣの残留電圧を利用してバックゲートバイアス処理を行う（ＳＴ３３）。

【0085】

一方、ゲート電位判定回路２４がバックゲートバイアスの処理が有効に実行されていると判定した場合には（ＳＴ３２のＹＥＳ）、さらにキャパシタＣの残留電圧が閾値未満であるかを判定する（ＳＴ３４）。

【0086】

ゲート電位判定回路２４が当該キャパシタＣの残留電圧が閾値未満であるか否かの判定をする場合、キャパシタＣの残留電圧については、例えば、電源電圧検知回路２５からもたらされる情報を基に判定する。或いは、キャパシタＣの残留電圧がどのくらいの時間で十分に放電するかについての情報を予め有しておき、当該情報を基に判定することも考えられる。

【0087】

なお、ここでの閾値については、任意に設定可能である。例えば、図２を用いて説明した際の、Ｖ１、乃至はＶ２の値を閾値として設定することができる。

【0088】

もしキャパシタＣの残留電圧が閾値未満である場合には（ＳＴ３４のＹＥＳ）、当該残留電圧がスイッチング素子Ｓに印加されることによるスイッチング素子Ｓの誤作動等は起きないと考えられることから、インターロック機構による処理は完了する。

【0089】

一方、バックゲートバイアス補償回路２による処理が行われている場合、ゲート電位判定回路２４は引き続きキャパシタＣの残留電圧が閾値未満であるか否かを判定する。閾値よりも大きな残留電圧がある場合には（ＳＴ３４のＮＯ）、継続してバックゲートバイアス補償回路２による処理が実行される。

【0090】

もしゲート電位判定回路２４がキャパシタＣの残留電圧が閾値未満であると判定した場合には（ＳＴ３４のＹＥＳ）、当該残留電圧がスイッチング素子Ｓに印加されることによるスイッチング素子Ｓの誤作動等は起きないと考えられることから、バックゲートバイアス補償回路２はＯＦＦされ、インターロック機構による処理は完了する（ＳＴ３５）。

【0091】

以上の処理を経ることによって、電源装置Ｐの電源遮断の際にも安全、確実に回路Ａを保護することができる。
（その他の実施の形態）

【0092】

図７は、実施の形態における変形例として、電源装置Ｐを備える医用画像診断装置Ｍの全体構成を示すブロック図である。この医用画像診断装置Ｍとしては、例えば、Ｘ線ＣＴ装置（ｃｏｍｐｕｔｅｄ ｔｏｍｏｇｒａｐｈｙ：コンピュータ断層撮影装置）や、磁気共鳴診断装置（ＭＲＩ：ｍａｇｎｅｔｉｃ ｒｅｓｏｎａｎｃｅ ｉｍａｇｉｎｇ）等の装置が該当する。

【0093】

例えば、医用画像診断装置ＭがＸ線ＣＴ装置である場合には、例えばＸ線ＣＴ装置は、架台装置と寝台装置を有する本体Ｍ１を備えている。架台装置は、検査や治療等の対象となる被検体の医用画像を生成するために、被検体内部の情報を収集する装置である。寝台装置は、被検体が載置される装置である。

【0094】

また、本体Ｍ１には、被検体の内部情報を収集し、この収集された情報に基づいて被検体内部を画像化した医用画像を生成する医用画像生成装置も備えている。

【0095】

本体Ｍ１の内部には、電源装置Ｐが備えられている。医用画像診断装置Ｍは、当該電源装置Ｐからの電源の供給を受けることによって各部が起動し機能を果たすことができる。また、これまで説明してきたように、一定の条件の下、キャパシタＣの残留電圧を用いてバックゲートバイアス補償回路２によるバックゲートバイアスの処理が実行される。

【0096】

バックゲートバイアス補償回路２が有効に機能することによって、医用画像診断装置Ｍにおいて用いられているスイッチング素子Ｓや機器の誤作動や破壊を回避して確実に保護することができる。

【0097】

さらに図６に示す医用画像診断装置Ｍは、ディスプレイＭ２を備えている。ディスプレイＭ２は、上述した本体Ｍ１の内部に設けられる医用画生成装置により生成された医用画像を表示する。またその他、検査処理に利用する検査プロトコル、或いは、操作画面（例えば、ユーザから各種指示を受け付けるためのＧＵＩ（Ｇｒａｐｈｉｃａｌ Ｕｓｅｒ Ｉｎｔｅｒｆａｃｅ））などの各種画像を図示しない制御部の制御に従って表示するものである。

【0098】

このディスプレイＭ２としては、例えば、液晶ディスプレイや有機ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）ディスプレイなどを用いることが可能である。

【0099】

なお、ここではディスプレイＭ２をＸ線ＣＴ装置Ｍの１つの構成要素として記載しているが、このような構成に限られない。例えば、ディスプレイＭ２をＸ線ＣＴ装置Ｍの構成要素ではなく、Ｘ線ＣＴ装置Ｍとは別体に構成することも可能である。

【0100】

以上説明した少なくとも１つの実施の形態によれば、電源電圧が不定な状態にあり、スイッチング素子にゲート電圧やゲート信号が入力されない状態であっても、キャパシタの残留電圧を利用してスイッチング素子にバックゲートバイアスを印加することで、誤ってこのスイッチング素子がＯＮされてしまうことを防ぎ、確実にスイッチング素子を保護することができる。

【0101】

また、上述したバックゲートバイアス補償回路の構成であれば、より簡単な構成で確実にバックゲートバイアス処理を行うことができる。さらにキャパシタの残留電圧を利用してバックゲートバイアス処理を行うために、ゲート電源以外にバックゲートバイアス処理用の新たな電源を用意する必要はなく、装置を簡易に構成することができ省スペース化にも寄与する。

【0102】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0103】

１ 直流電源
２ バックゲートバイアス補償回路
２１ 開放接点
２２ ＤＣ／ＡＣ変換装置
２３ ＡＣ／ＤＣ変換装置
２４ ゲート電位判定回路
２５ 電源電圧検知回路
Ａ 回路
Ｃ キャパシタ
Ｄ ドライブ回路
Ｇ ゲート電源
Ｐ 電源装置
Ｒ 負荷
Ｓ スイッチング素子

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】