▶ 株式会社東芝の特許一覧 ▶ 東芝デバイス＆ストレージ株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-07-25
(45)【発行日】2023-08-02
(54)【発明の名称】半導体装置
(51)【国際特許分類】
H01L 29/78 20060101AFI20230726BHJP
H01L 29/06 20060101ALI20230726BHJP
H01L 29/739 20060101ALI20230726BHJP
H01L 21/336 20060101ALI20230726BHJP
H01L 29/423 20060101ALI20230726BHJP
H01L 29/49 20060101ALI20230726BHJP
H01L 29/41 20060101ALI20230726BHJP
【ＦＩ】
H01L29/78 652K
H01L29/78 652S
H01L29/78 652F
H01L29/78 653C
H01L29/78 652Q
H01L29/78 652P
H01L29/78 655B
H01L29/78 658F
H01L29/78 658G
H01L29/06 301V
H01L29/06 301G
H01L29/58 G
H01L29/44 S
H01L29/44 P
【請求項の数】
7
(21)【出願番号】P 2020138686
(22)【出願日】2020-08-19
(65)【公開番号】P2022034808
(43)【公開日】2022-03-04
【審査請求日】2022-06-23
(73)【特許権者】
【識別番号】000003078
【氏名又は名称】株式会社東芝
(73)【特許権者】
【識別番号】317011920
【氏名又は名称】東芝デバイス＆ストレージ株式会社
(74)【代理人】
【識別番号】110004026
【氏名又は名称】弁理士法人ｉＸ
(72)【発明者】
【氏名】財満 康太郎
(72)【発明者】
【氏名】西川 幸江
(72)【発明者】
【氏名】足立 絵美子
【審査官】杉山 芳弘
(56)【参考文献】
【文献】国際公開第２０１５／１１４８０３（ＷＯ，Ａ１）
【文献】特開２０１６－０６２９８１（ＪＰ，Ａ）
【文献】特開２０１９－０２１８７１（ＪＰ，Ａ）
【文献】特開２００５－３２７７６２（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２９／７８
Ｈ０１Ｌ ２９／０６
Ｈ０１Ｌ ２９／７３９
Ｈ０１Ｌ ２１／３３６
Ｈ０１Ｌ ２９／４２３
Ｈ０１Ｌ ２９／４１
(57)【特許請求の範囲】
【請求項1】
半導体部と、前記半導体部の裏面に設けられた第１電極と、
前記半導体部の表面に設けられた第２電極と、
前記半導体部の前記表面側において、前記表面に沿った第１方向に延在する第１トレンチの内部に設けられ、前記半導体部と前記第２電極との間に位置し、前記半導体部から第１絶縁膜により電気的に絶縁された第３電極と、
前記第１トレンチの内部に設けられ、前記第２電極と前記第３電極との間に位置し、前記半導体部から第２絶縁膜により電気的に絶縁され、前記第３電極から第３絶縁膜により電気的に絶縁され、前記第２電極から第４絶縁膜により電気的に絶縁された制御電極と、
前記半導体部の前記表面に沿って、前記第１トレンチと並び、前記第１方向に延在する第２トレンチの内部に設けられ、前記半導体部と前記第２電極との間に位置し、前記半導体部から第２の第１絶縁膜により電気的に絶縁された第２の第３電極と、
前記半導体部の前記表面に沿って、前記第１トレンチおよび前記第２トレンチに並び、前記第１方向に延在する第３トレンチの内部に設けられ、前記半導体部と前記第２電極との間に位置し、前記半導体部から第３の第１絶縁膜により電気的に絶縁された第３の第３電極と、
を備え、
前記半導体部は、第１導電形の第１半導体層と、第２導電形の第２半導体層と、前記第１導電形の第３半導体層と、を含み、
前記第１半導体層は、前記第１電極と前記第２電極との間に延在し、
前記第２半導体層は、前記第１半導体層と前記第２電極との間において、前記第２絶縁膜を介して前記制御電極に向き合うように設けられ、
前記第３半導体層は、前記第２半導体層と前記第２電極との間において、前記第２絶縁膜に接し、前記第２電極に電気的に接続され、
前記第２トレンチは、前記第１トレンチと前記第３トレンチとの間に設けられ、
前記第１トレンチおよび前記第２トレンチは、前記第１方向におけるそれぞれの端につながる接続部を介して相互に接続され、前記第３電極および前記第２の第３電極は、前記接続部において相互につながるように設けられ、
前記第３の第３電極は、前記第３トレンチの内部において前記第１方向に延伸し、前記第１トレンチおよび前記第２トレンチのそれぞれの前記端よりも長く伸びた半導体装置。
【請求項2】
前記第２電極と前記第２の第３電極との間に設けられ、前記半導体部から第２の第２絶縁膜により電気的に絶縁され、前記第２の第３電極から第２の第３絶縁膜により電気的に絶縁され、前記第２電極から第２の第４絶縁膜により電気的に絶縁された第２の制御電極をさらに備え、前記第２半導体層は、前記第２の第２絶縁膜を介して前記第２の制御電極に向き合うように設けられる請求項１記載の半導体装置。
【請求項3】
前記第１～第３トレンチに並び、前記第１方向に延在する第４トレンチの内部に設けられた第４の第３電極と、前記第４トレンチの内部において、前記第２電極と前記第４の第３電極との間に設けられ、前記半導体部から第３の第２絶縁膜により電気的に絶縁され、前記第２電極に電気的に接続された第４電極をさらに備えた請求項１記載の半導体装置。
【請求項4】
前記第３電極、前記第２の第３電極および前記第３の第３電極は、前記第２電極に電気的に接続された請求項１～３のいずれか１つに記載の半導体装置。
【請求項5】
前記半導体部は、その前記表面に沿って延在し、前記第１トレンチ、前記第２トレンチおよび前記第３トレンチを囲むように設けられた第２導電形の第４半導体層をさらに含み、前記第４半導体層は、前記第１方向に伸びる第１辺と、前記半導体部の前記表面に沿って前記第１方向と交差する第２方向に伸びる第２辺と、前記第１辺と前記第２辺とをつなぐ角と、を含む外縁を有し、
前記第１トレンチおよび前記第２トレンチのそれぞれの前記端は、前記第４半導体層の前記角に近接した位置に設けられる請求項１～４のいずれか１つに記載の半導体装置。
【請求項6】
前記半導体部の前記表面に沿って、前記第１方向と交差する第２方向に延在し、前記第２電極につながった第１配線と、前記半導体部と前記第１配線との間に設けられ、前記半導体部から前記第１絶縁膜により電気的に絶縁され、前記第３電極、前記第２の第３電極および前記第１配線に電気的に接続されたコンタクト部をさらに備えた請求項１～５のいずれか１つに記載の半導体装置。
【請求項7】
前記第１配線と前記第２電極との間において、前記半導体部の前記表面に沿って、前記第１方向と交差する第２方向に延在し、前記制御電極に電気的に接続された第２配線をさらに備える請求項６記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
実施形態は、半導体装置に関する。
【背景技術】
【0002】
電力制御用半導体装置には、高耐圧および低オン抵抗であることが求められる。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２０１８－４６１８７号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
実施形態は、高耐圧および低オン抵抗の半導体装置を提供する。
【課題を解決するための手段】
【0005】
実施形態に係る半導体装置は、半導体部と、前記半導体部の裏面に設けられた第１電極と、前記半導体部の表面に設けられた第２電極と、前記半導体部の前記表面側において、前記表面に沿った第１方向に延在する第１トレンチの内部に設けられ、前記半導体部と前記第２電極との間に位置し、前記半導体部から第１絶縁膜により電気的に絶縁された第３電極と、前記第１トレンチの内部に設けられ、前記第２電極と前記第３電極との間に位置し、前記半導体部から第２絶縁膜により電気的に絶縁され、前記第３電極から第３絶縁膜により電気的に絶縁され、前記第２電極から第４絶縁膜により電気的に絶縁された制御電極と、前記半導体部の前記表面に沿って、前記第１トレンチと並び、前記第１方向に延在する第２トレンチの内部に設けられ、前記半導体部と前記第２電極との間に位置し、前記半導体部から第２の第１絶縁膜により電気的に絶縁された第２の第３電極と、前記半導体部の前記表面に沿って、前記第１トレンチおよび前記第２トレンチに並び、前記第１方向に延在する第３トレンチの内部に設けられ、前記半導体部と前記第２電極との間に位置し、前記半導体部から第３の第１絶縁膜により電気的に絶縁された第３の第３電極と、を備える。前記半導体部は、第１導電形の第１半導体層と、第２導電形の第２半導体層と、前記第１導電形の第３半導体層と、を含み、前記第１半導体層は、前記第１電極と前記第２電極との間に延在し、前記第２半導体層は、前記第１半導体層と前記第２電極との間において、前記第２絶縁膜を介して前記制御電極に向き合うように設けられ、前記第３半導体層は、前記第２半導体層と前記第２電極との間において、前記第２絶縁膜に接し、前記第２電極に電気的に接続される。前記第２トレンチは、前記第１トレンチと前記第３トレンチとの間に設けられ、前記第１トレンチおよび前記第２トレンチは、前記第１方向におけるそれぞれの端につながる接続部を介して相互に接続される。前記第３電極および前記第２の第３電極は、前記接続部において相互につながるように設けられる。前記第３の第３電極は、前記第３トレンチの内部において前記第１方向に延伸し、前記第１トレンチおよび前記第２トレンチのそれぞれの前記端よりも長く伸びる。
【図面の簡単な説明】
【0006】
【図1】第１実施形態に係る半導体装置を示す模式図である。
【図2】第１実施形態に係る半導体装置を示す模式平面図である。
【図3】第１実施形態に係る半導体装置を示す模式断面図である。
【図4】第１実施形態に係る半導体装置の製造過程を示す模式図である。
【図8】第１実施形態に係る半導体装置の製造過程の一部を示す模式図である。
【図9】第１実施形態の変形例に係る半導体装置を示す模式図である。
【図10】第１実施形態の別の変形例に係る半導体装置を示す模式図である。
【図11】第２実施形態に係る半導体装置を示す模式図である。
【図12】第２実施形態に係る半導体装置を示す模式断面図である。
【図13】第２実施形態の変形例に係る半導体装置を示す模式図である。
【図14】第２実施形態の別の変形例に係る半導体装置を示す模式図である。
【発明を実施するための形態】
【0007】
以下、実施の形態について図面を参照しながら説明する。図面中の同一部分には、同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
【0008】
さらに、各図中に示すＸ軸、Ｙ軸およびＺ軸を用いて各部分の配置および構成を説明する。Ｘ軸、Ｙ軸、Ｚ軸は、相互に直交し、それぞれＸ方向、Ｙ方向、Ｚ方向を表す。また、Ｚ方向を上方、その反対方向を下方として説明する場合がある。
【0009】
（第１実施形態）
図１（ａ）および（ｂ）は、第１実施形態に係る半導体装置１を示す模式図である。図１（ａ）は、半導体装置１の断面図である。図１（ｂ）は、半導体装置１の上面を示す平面図である。半導体装置１は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）である。なお、実施形態は、これに限定される訳ではなく、例えば、半導体装置１は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であっても良い。
図１（ａ）および（ｂ）は、第１実施形態に係る半導体装置１を示す模式図である。図１（ａ）は、半導体装置１の断面図である。図１（ｂ）は、半導体装置１の上面を示す平面図である。半導体装置１は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）である。なお、実施形態は、これに限定される訳ではなく、例えば、半導体装置１は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であっても良い。
【0010】
図１（ａ）に示すように、半導体装置１は、半導体部１０と、第１電極２０と、第２電極３０と、制御電極４０と、第３電極５０と、を備える。半導体部１０は、例えば、シリコンである。
【0011】
第１電極２０は、半導体部１０の裏面側に設けられる。第１電極２０は、例えば、コレクタであり、チタニウム、ニッケル、銀などを含む金属層である。
【0012】
第２電極３０は、半導体部１０の表面側に設けられる。第２電極３０は、例えば、エミッタであり、タングステン、アルミニウムなどを含む金属層である。
【0013】
制御電極４０および第３電極５０は、半導体部１０の表面側に設けられたトレンチＧＴの内部に設けられる。トレンチＧＴは、複数設けられ、半導体部１０の表面に沿った方向（Ｘ方向）に並ぶ。制御電極４０は、第２電極３０と第３電極５０との間に設けられる。制御電極４０および第３電極５０は、例えば、導電性を有するポリシリコンである。
【0014】
制御電極４０は、絶縁膜４３により半導体部１０から電気的に絶縁される。また、制御電極４０は、絶縁膜４５により第２電極３０から電気的に絶縁される。第３電極５０は、絶縁膜５３により半導体部１０から電気的に絶縁される。また、第３電極５０は、絶縁膜５５により制御電極４０から電気的に絶縁される。
【0015】
半導体部１０は、例えば、第１導電形の第１半導体層１１と、第２導電形の第２半導体層１３と、第１導電形の第３半導体層１５と、第２導電形の第４半導体層１７と、第２導電形の第５半導体層２１と、第１導電形の第６半導体層２３と、第７半導体層１９（図７（ｂ）を参照）と、を含む。以下、第１導電形をｎ形、第２導電形をｐ形として説明する。
【0016】
第１半導体層１１は、例えば、ｎ形ベース層であり、第１電極２０と第２電極３０との間に延在する。また、第１半導体層１１は、複数のトレンチＧＴのうちの隣り合う２つのトレンチＧＴの間に延在する部分を含む。
【0017】
第２半導体層１３は、第１半導体層１１と第２電極３０との間に設けられる。第２半導体層１３は、例えば、ｐ形ベース層である。第２半導体層１３は、隣り合うトレンチＧＴの間において、絶縁膜４３を介して制御電極４０に向き合うように設けられる。
【0018】
第３半導体層１５は、第２半導体層１３と第２電極３０との間に設けられ、第２電極３０に電気的に接続される。第３半導体層１５は、例えば、ｎ形エミッタ層である。第３半導体層１５は、隣り合うトレンチＧＴの間において、絶縁膜４３に接するように設けられる。
【0019】
第４半導体層１７は、半導体部１０の表面に沿って延在し、第２半導体層１３、第３半導体層１５およびトレンチＧＴを囲むように設けられる（図１（ｂ）、図３（ａ）、図３（ｂ）参照）。第４半導体層１７は、例えば、ｐ形ガードリングである。
【0020】
第５半導体層２１は、第１半導体層１１と第１電極２０との間に設けられる。第５半導体層２１は、例えば、ｐ形コレクタ層である。第５半導体層２１は、第１電極２０に電気的に接続される。
【0021】
第６半導体層２３は、第１半導体層１１と第５半導体層２１との間に設けられる。第６半導体層２３は、例えば、ｎ形バッファ層である。第６半導体層２３は、第１半導体層１１のｎ形不純物の濃度よりも高濃度のｎ形不純物を含む。
【0022】
図１（ｂ）に示すように、半導体部１０の上には、第２電極３０、第１配線３０ｃｐ、３０ｃｑ、制御パッド６０、第２配線６０ｃｐおよび６０ｃｑが設けられる。
【0023】
第２電極３０は、例えば、第３半導体層１５が設けられた領域を覆うように配置される。この例では、２つの第２電極３０が、Ｙ方向に並べて配置されているが、これに限定される訳ではない。トレンチＧＴは、第２電極３０の下に設けられ、Ｙ方向に延在する。複数のトレンチＧＴは、Ｘ方向に並ぶ。なお、図１（ｂ）では、簡単のために、複数のトレンチＧＴのうちの幾つかを記載し、その他は省略している。
【0024】
第１配線３０ｃｐは、第２電極３０の外縁に沿って、トレンチＧＴの延在方向（Ｙ方向）と交差する方向（Ｘ方向）に伸びる。第１配線３０ｃｐは、第２電極３０から離間した位置に延在し、その端において、第２電極３０につながるように設けられる。
【0025】
別の第１配線３０ｃｑは、２つの第２電極３０の間に設けられる。第１配線３０ｃｑは、トレンチＧＴの延在方向と交差する方向に伸びる。第１配線３０ｃｐおよび３０ｃｑは、２つの第２電極３０の少なくとも一方に電気的に接続される。
【0026】
第２配線６０ｃｐは、２つの第２電極３０の外周に沿って設けられ、第１配線３０ｃｐと第２電極３０との間に延在する部分を含む。第２配線６０ｃｐは、制御パッド６０につながるように設けられる。第２配線６０ｃｐは、制御パッド６０に電気的に接続される。
【0027】
別の第２配線６０ｃｑは、２つの第２電極３０の間に設けられ、トレンチＧＴの延在方向と交差する方向に伸びる。第２配線６０ｃｑは、第１配線３０ｃｑと第２電極３０との間に延在する。第２配線６０ｃｑは、例えば、第２配線６０ｃｐに接続され、第２配線６０ｃｐの一部を介して、制御パッド６０に電気的に接続される。
【0028】
図１（ｂ）中に破線で示す第４半導体層１７の外縁は、例えば、トレンチＧＴの延在方向と交差する第１辺１７ＳＸと、延在方向に伸びる第２辺１７ＳＹと、第１辺１７ＳＸと第２辺１７ＳＹとをつなぐ角１７ＰＣと、を含む。角１７ＰＣは、所定の曲率半径を有する円弧状に設けられる。これにより、第４半導体層１７の外縁における電界集中を緩和し、半導体装置１のオフ耐圧を向上させることができる。
【0029】
図２（ａ）および（ｂ）は、第１実施形態に係る半導体装置１を示す模式平面図である。図２（ａ）は、第４半導体層１７の角１７ＰＣに近接した領域に設けられるトレンチＧＴを示す平面図である。図２（ｂ）は、図２（ａ）中に示すトレンチＧＴ、ＧＴＢおよびＧＴＣの内部に設けられた制御電極４０および第３電極５０を示す平面図である。
【0030】
図２（ａ）に示すように、第４半導体層１７の角１７ＰＣの外縁に沿って、Ｙ方向における端の位置が異なる複数のトレンチＧＴが設けられる。すなわち、図中の第１位置Ｙ１に端を有するトレンチＧＴの第１群と、第２位置Ｙ２に端を有する第２群と、第３位置Ｙ３に端を有する第３群と、をＸ方向に順に配置する。第２位置Ｙ２から角１７ＰＣの外縁までのＹ方向に沿った距離は、第１位置Ｙ１から角１７ＰＣの外縁までのＹ方向に沿った距離よりも短い。また、第３位置Ｙ３から角１７ＰＣの外縁までのＹ方向に沿った距離は、第２位置Ｙ２から角１７ＰＣの外縁までのＹ方向に沿った距離よりも短い。
【0031】
このようなトレンチＧＴの配置により、隣り合うトレンチＧＴ間に設けられる第２半導体層１３をＹ方向に拡張することができる。このため、制御電極４０により第２半導体層１３と絶縁膜４３との間に誘起される反転層を広げることができる。すなわち、半導体装置１のチャネル幅を拡張し、オン抵抗を低減することができる。
【0032】
図２（ａ）に示す例では、第３位置Ｙ３にＹ方向の端を有する第３群のトレンチＧＴのうちのトレンチＧＴＡは、第２位置Ｙ２にＹ方向の端を有する第２群のトレンチＧＴのうちのトレンチＧＴＢと隣り合うように設けられる。第２群のトレンチＧＴのうちのトレンチＧＴＢおよびトレンチＧＴＣは、隣り合う位置に設けられ、Ｙ方向の端において相互につながるように設けられる。また、第１位置Ｙ１にＹ方向の端を有する第１群のトレンチＧＴのうちの第２群のトレンチＧＴに隣り合う２つのトレンチＧＴは、Ｙ方向の端において、相互につながるように設けられる。
【0033】
図２（ｂ）に示すように、各トレンチＧＴの内部には、制御電極４０が設けられる。各トレンチＧＴのＹ方向の端と制御電極４０との間には、第３電極５０の一部が設けられる。
【0034】
図２（ｂ）に示すように、トレンチＧＴＢとトレンチＧＴＣは、Ｙ方向の端において、接続部ＧＴＪを介してつながるように設けられる。トレンチＧＴＢおよびトレンチＧＴＣにそれぞれ設けられる第３電極５０は、接続部ＧＴＪを介してつながるように設けられる。
【0035】
【0036】
図３（ａ）に示すように、制御電極４０および第３電極５０は、トレンチＧＴＢの内部において、Ｙ方向に延在する。制御電極４０は、第３電極５０の上に設けられる。第３電極５０は、Ｙ方向の端において、接続部ＧＴＪ内に位置する部分を有する。第３電極５０は、接続部ＧＴＪ内において、上方（Ｚ方向）に延伸する。
【0037】
制御電極４０は、コンタクト部４０ｅｘを有する。コンタクト部４０ｅｘは、例えば、半導体部１０の表面に沿って、Ｘ方向に延在し、Ｘ方向に並んだ複数の制御電極４０により共有される（図１１（ｂ）参照）。
【0038】
コンタクト部４０ｅｘの上方には、第２配線６０ｃｐが設けられる。第２配線６０ｃｐは、絶縁膜４５中に延伸したコンタクトプラグ６０ｐを有する。コンタクトプラグ６０ｐは、コンタクト部４０ｅｘに接続される。すなわち、制御電極４０は、コンタクト部４０ｅｘおよびコンタクトプラグ６０ｐを介して第２配線６０ｃｐに電気的に接続される。
【0039】
図３（ｂ）に示すように、制御電極４０および第３電極５０は、トレンチＧＴＣの内部において、Ｙ方向に延在する。制御電極４０は、第３電極５０の上に設けられる。制御電極４０は、コンタクト部４０ｅｘおよびコンタクトプラグ６０ｐを介して第２配線６０ｃｐに電気的に接続される。
【0040】
第３電極５０は、Ｙ方向の端において、上方（Ｚ方向）に延伸する。さらに、第３電極５０は、トレンチＧＴＣの端から半導体部１０の表面にそって延在するコンタクト部５０ｅｘにつながる。コンタクト部５０ｅｘは、Ｘ方向に並ぶ複数のトレンチＧＴの内部に設けられた第３電極５０に電気的に接続される。
【0041】
コンタクト部５０ｅｘの上方には、第１配線３０ｃｐが設けられる。第１配線３０ｃｐは、絶縁膜４５および絶縁膜５５中においてＺ方向に延伸するコンタクトプラグ３０ｐを有する。コンタクトプラグ３０ｐは、コンタクト部５０ｅｘに接続される。すなわち、第３電極５０は、コンタクト部５０ｅｘおよびコンタクトプラグ３０ｐを介して、第１配線３０ｃｐに電気的に接続される。
【0042】
図３（ａ）に示すように、トレンチＧＴＢの内部に設けられた第３電極５０は、コンタクト部５０ｅｘにつながらず、接続部ＧＴＪを介して、トレンチＧＴＣの第３電極５０に電気的に接続される。すなわち、トレンチＧＴＢの第３電極５０は、トレンチＧＴＣの第３電極５０を介して第１配線３０ｃｐに電気的に接続される。
【0043】
【0044】
図４（ａ）～図７（ｂ）は、図５（ｂ）を除いて、半導体ウェーハ１００の断面を表す模式断面図である。図５（ｂ）は、半導体ウェーハ１００の表面側を示す平面図である。半導体ウェーハ１００は、例えば、ｎ形シリコンウェーハであり、第１半導体層１１のｎ形不純物の濃度と同じ濃度のｎ形不純物を含む。
【0045】
図４（ａ）に示すように、半導体ウェーハ１００の表面側に、トレンチＧＴを形成する。トレンチＧＴは、例えば、図示しないエッチングマスクを用いて、半導体ウェーハ１００を選択的にエッチングすることにより形成される。トレンチＧＴは、例えば、異方性ＲＩＥ（Reactive Ion Etching）により形成される。
【0046】
図４（ｂ）に示すように、半導体ウェーハ１００の表面およびトレンチＧＴの内面を覆うように、絶縁膜５３を形成する。絶縁膜５３は、例えば、半導体ウェーハ１００を熱酸化することにより形成される。絶縁膜５３は、トレンチＧＴの内部にスペースＳＰ１を残して形成される。
【0047】
図４（ｃ）に示すように、導電層５０ｆを絶縁膜５３の上に形成する。導電層５０ｆは、半導体ウェーハ１００の表面を覆い、トレンチＧＴ内のスペースＳＰ１を埋め込むように形成される。導電層５０ｆは、例えば、ポリシリコン層であり、ＣＶＤ（Chemical Vapor Deposition）を用いて形成される。
【0048】
図５（ａ）に示すように、第３電極５０をトレンチＧＴの下部に形成する。第３電極５０は、絶縁膜５３により半導体ウェーハ１００から電気的に絶縁される。第３電極５０は、例えば、ＣＤＥ（Chemical Dry Etching）により、トレンチＧＴの下部に設けられた部分を残して、導電層５０ｆを選択的に除去することにより形成される。
【0049】
図５（ｂ）に示すエッチングマスク１０５を用いて、導電層５０ｆは、選択的に除去される。エッチングマスク１０５は、トレンチＧＴのＹ方向の端を覆うように設けられる。すなわち、エッチングマスク１０５は、コンタクト部５０ｅｘ（図３（ｂ）参照）になる部分を覆う。
【0050】
図６（ａ）に示すように、絶縁膜５３を選択的に除去し、トレンチＧＴの上部にスペースＳＰ２を形成する。絶縁膜５３の半導体ウェーハ１００の表面上に形成された部分も、コンタクト部５０ｅｘに覆われた部分を残して除去される。
【0051】
図６（ｂ）に示すように、半導体ウェーハ１００の表面およびスペースＳＰ２に露出された部分の上に、絶縁膜４３を形成する。絶縁膜５５も、同時に、第３電極５０の上に形成される。
【0052】
絶縁膜４３は、例えば、半導体ウェーハ１００を熱酸化することにより形成される。絶縁膜４３の膜厚は、絶縁膜５３の膜厚よりも薄く形成される。絶縁膜４３は、例えば、シリコン酸化膜である。絶縁膜５５は、スペースＳＰ２に露出された第３電極５０の上端を、例えば、熱酸化することにより形成される。絶縁膜５５は、例えば、シリコン酸化膜である。
【0053】
図６（ｃ）に示すように、スペースＳＰ２の内部に、制御電極４０を形成する。制御電極４０は、例えば、スペースＳＰ２を埋め込んだ部分を残して、絶縁膜４３上に設けられたポリシリコン膜を選択的に除去することにより形成される。
【0054】
図７（ａ）に示すように、半導体ウェーハ１００の表面側に、第２半導体層１３および第３半導体層１５を形成する。第２半導体層１３は、絶縁膜４３を介して制御電極４０に向き合うように形成される。第３半導体層１５は、第２半導体層１３の上に、絶縁膜４３に接するように形成される。
【0055】
第２半導体層１３は、例えば、ｐ形不純物であるボロンをイオン注入し、熱処理によりｐ形不純物を活性化および拡散させることにより形成される。第３半導体層１５は、例えば、ｎ形不純物であるリンをイオン注入し、熱処理によりｎ形不純物を活性化させることにより形成される。
【0056】
図７（ｂ）に示すように、半導体ウェーハ１００の表面側に、第７半導体層１９を選択的に形成する。図７（ｂ）は、図７（ａ）中に示すＤ－Ｄ線に沿った断面図である。第７半導体層１９は、隣り合うトレンチＧＴの間に設けられ、Ｙ方向において、第３半導体層１５と交互に配置される。
【0057】
第７半導体層１９は、例えば、ｐ形不純物であるボロンをイオン注入し、熱処理によりｐ形不純物を活性化することにより形成される。第７半導体層１９は、半導体部１０の表面から第２半導体層１３に至る深さに形成され、第２半導体層１３のｐ形不純物よりも高濃度のｐ形不純物を含む。
【0058】
図７（ｃ）に示すように、制御電極４０の上に絶縁膜４５を形成した後、第２電極３０を形成する。例えば、半導体ウェーハ１００の表面側に、制御電極４０および絶縁膜４３（図７（ａ）参照）を覆う絶縁膜４５を形成した後、第３半導体層１５および第７半導体層１９を露出させるように、絶縁膜４５および絶縁膜４３を選択的に除去する。その後、第２電極３０を、第３半導体層１５および第７半導体層１９に接し、絶縁膜４５を覆うように形成する。
【0059】
第２電極３０は、第３半導体層１５および第７半導体層１９に接するように形成される。第２電極３０は、第３半導体層１５に電気的に接続されると共に、第７半導体層１９を介して第２半導体層１３に電気的に接続される。
【0060】
なお、第１配線３０ｃｐ、３０ｃｑ、第２配線６０ｃｐ、６０ｃｑおよび制御パッド６０は、例えば、絶縁膜４５の上に、第２電極３０と同時に形成される。第１配線３０ｃｐ、３０ｃｑ、第２配線６０ｃｐ、６０ｃｑおよび制御パッド６０は、絶縁膜４３および４５により、半導体部１０から電気的に絶縁される。
【0061】
さらに、半導体ウェーハ１００の裏面側を研削もしくはエッチングすることにより、半導体ウェーハ１００を所定の厚さに薄層化する。その後、半導体ウェーハ１００の裏面側に、例えば、イオン注入を用いて第５半導体層２１および第６半導体層２３を形成する。続いて、半導体ウェーハ１００の裏面側に、第１電極２０を形成し、半導体装置１を完成させる。
【0062】
図８（ａ）および（ｂ）は、第１実施形態に係る半導体装置１の製造過程の一部を示す模式図である。図８（ａ）は、半導体ウェーハ１００の表面側を示す部分平面図である。図８（ｂ）は、図８（ａ）中に示すＥ－Ｅ線に沿った断面図である。
【0063】
図８（ａ）および（ｂ）は、エッチングマスク１０５を用いて、導電層５０ｆを選択的にエッチングする過程を示している（図５（ａ）および（ｂ）参照）。例えば、導電層５０ｆをＣＤＥにより選択的に除去する場合、エッチングマスク１０５と半導体ウェーハ１００との間に侵入するエッチングガスによるエッチングが等方的に進み、サイドエッチングが生じる。
【0064】
図８（ｂ）に示すように、エッチングマスク１０５の外縁から内側にサイドエッチングが進み、コンタクト部５０ｅｘが縮小される。この際、サイドエッチング量ＷＳが、例えば、Ｘ方向に並ぶトレンチＧＴの周期と同じか、トレンチＧＴの周期よりも大きくなると、エッチングマスク１０５の外縁に近いトレンチＧＴＢにおいて、第３電極５０は、コンタクト部５０ｅｘにつながらない（図３（ａ）参照）。
【0065】
本実施形態では、隣り合うトレンチＧＴＢとトレンチＧＴＣとをつなぐ接続部ＧＴＪを形成することにより、それぞれに設けられる第３電極５０がつながるように構成される（図２（ｂ）参照）。このため、トレンチＧＴＢに設けられる第３電極５０は、トレンチＧＴＣに設けられる第３電極５０を介して、第１配線３０ｃｐに接続される。これにより、トレンチＧＴＢ中の第３電極５０の電位を安定させ、半導体装置１の特性を向上させることができる。
【0066】
【0067】
図９（ａ）に示す例では、トレンチＧＴＢ、トレンチＧＴＣ、トレンチＧＴＤおよびトレンチＧＴＥは、それぞれの端において、接続部ＧＴＪを介してつながる。これにより、導電層５０ｆのサイドエッチング量ＷＳが大きくなるか、もしくは、エッチングマスク１０５のミスアライメントによるずれが大きくなったとしても、トレンチＧＴＢ、ＧＴＣ、ＧＴＤにそれぞれ設けられる第３電極５０は、少なくともトレンチＧＴＥの第３電極５０を介して第１配線３０ｃｐに接続される。
【0068】
また、図９（ｂ）に示す例では、トレンチＧＴＢの端とトレンチＧＴＥの端とが、接続部ＧＴＪを介して接続されている。これにより、トレンチＧＴＢの第３電極５０は、トレンチＧＴＥの第３電極５０を介して第１配線３０ｃｐに接続される。このように、トレンチＧＴＢの端を、トレンチＧＴＣ、ＧＴＤおよびＧＴＥのいずれかの端に接続部ＧＴＪを介して接続する構成であっても良い。
【0069】
【0070】
図１０（ａ）に示すように、トレンチＧＴＢとトレンチＧＴＣとを接続部ＧＴＪを介して接続すると共に、隣り合うトレンチＧＴＡとトレンチＧＴＦとを別の接続部ＧＴＪを介して接続しても良い。このような構成は、例えば、トレンチＧＴＢおよびＧＴＣのそれぞれの端を覆うエッチングマスクと、トレンチＧＴＡおよびＧＴＦの端を覆うエッチングマスクと、が離間して設けられ、相互に離間した複数のコンタクト部５０ｅｘを形成する場合に有効である。すなわち、それぞれのエッチングマスクにおけるサイドエッチングにより、トレンチＧＴＡおよびＧＴＢに設けられる第３電極５０につながるべきコンタクト部５０ｅｘが除去されたとしても、トレンチＧＴＣおよびＧＴＦに設けられる第３電極５０を介して、トレンチＧＴＡおよびＧＴＢの第３電極５０を第１配線３０ｃｐに接続することができる。
【0071】
図１０（ｂ）に示す例では、トレンチＧＴＢ、ＧＴＣ、ＧＴＤおよびＧＴＥを接続部ＧＴＪを介して接続し、さらに、トレンチＧＴＡ、ＧＴＦ、ＧＴＧおよびＧＴＨを別の接続部ＧＴＪを介して接続する。これにより、導電層５０ｆのエッチング過程におけるサイドエッチングもしくはミスアライメントによるマスクずれに対する許容範囲を大きくし、各トレンチ内に設けられる第３電極５０を第１配線３０ｃｐに接続することができる。
【0072】
図１０（ｃ）に示す例では、トレンチＧＴＢの端とトレンチＧＴＥの端とが、接続部ＧＴＪを介して接続され、トレンチＧＴＡの端とトレンチＧＴＨの端とが、別の接続部ＧＴＪを介して接続されている。このように、トレンチＧＴＣ、ＧＴＤおよびＧＴＥのいずれかの端に、トレンチＧＴＢの端を接続部ＧＴＪを介して接続し、トレンチＧＴＡの端を、トレンチＧＴＦ、ＧＴＧおよびＧＴＨのいずれかの端に接続する構成であっても良い。
【0073】
【0074】
（第２実施形態）
図１１（ａ）および（ｂ）は、第２実施形態に係る半導体装置２を示す模式図である。図１１（ａ）は、図１１（ｂ）中に示すＦ－Ｆ線に沿った断面図である。図１１（ｂ）は、トレンチＧＴ１およびＧＴ２の配置を示す平面図である。
図１１（ａ）および（ｂ）は、第２実施形態に係る半導体装置２を示す模式図である。図１１（ａ）は、図１１（ｂ）中に示すＦ－Ｆ線に沿った断面図である。図１１（ｂ）は、トレンチＧＴ１およびＧＴ２の配置を示す平面図である。
【0075】
図１１（ａ）に示すように、半導体装置２は、トレンチＧＴ１およびＧＴ２を有する。トレンチＧＴ１の内部には、制御電極４０と第３電極５０とが設けられる。制御電極４０は、第２電極３０と第３電極５０との間に設けられる。
【0076】
トレンチＧＴ２は、例えば、隣り合う２つのトレンチＧＴ１の間に設けられる。トレンチＧＴ２の内部には、第３電極５０と第４電極７０とが設けられる。
【0077】
第４電極７０は、第２電極３０と第３電極５０との間に設けられる。第４電極７０は、絶縁膜４３により半導体部１０から電気的に絶縁される。第４電極７０は、絶縁膜４３を介して第２半導体層１３に向き合う。また、第２電極３０と第４電極７０との間には、例えば、絶縁膜４５が設けられる。第４電極７０は、絶縁膜５５により第３電極５０から分離される。
【0078】
図１１（ｂ）に示すように、複数のトレンチＧＴ１および複数のトレンチＧＴ２が設けられる。トレンチＧＴ１およびトレンチＧＴ２は、例えば、Ｙ方向に延在し、第２電極３０の下に位置する領域において、交互に配置される。複数のトレンチＧＴ１のうちの隣り合う２つのトレンチＧＴ１は、接続部ＧＴＪにより接続される。
【0079】
複数のトレンチＧＴ１は、Ｘ方向に並べて配置される。トレンチＧＴ１のＹ方向の端には、コンタクト部５０ｅｘが設けられる。トレンチＧＴ１の内部にそれぞれ設けられた第３電極５０は、コンタクト部５０ｅｘを介して、第１配線３０ｃｐに電気的に接続される（図３（ｂ）参照）。複数のトレンチＧＴ１は、接続部ＧＴＪにより接続された２つのトレンチＧＴ１を含む。接続部ＧＴＪは、複数のトレンチＧＴ１のうちのコンタクト部５０ｅｘが設けられないトレンチＧＴ１と、それに隣り合い、コンタクト部５０ｅｘが設けられるトレンチＧＴ１と、を接続する。
【0080】
コンタクト部４０ｅｘは、複数のトレンチＧＴ１に跨って、Ｘ方向に延在する。コンタクト部４０ｅｘは、複数のトレンチＧＴ１にそれぞれ設けられる制御電極４０に共有される。制御電極４０は、コンタクト部４０ｅｘを介して、第２配線６０ｃｐに電気的に接続される（図３（ａ）および（ｂ）参照）。
【0081】
複数のトレンチＧＴ２は、Ｘ方向に並べて配置される。トレンチＧＴ２の－Ｙ方向（Ｙ方向の反対方向）の端には、コンタクト部５０ｅｘｆが設けられる。コンタクト部５０ｅｘｆは、複数のトレンチＧＴ２にそれぞれ設けられる第３電極５０につながるように設けられる。
【0082】
半導体装置２は、コンタクト部７０ｅｘをさらに含む。コンタクト部７０ｅｘは、複数のトレンチＧＴ２に跨って、Ｘ方向に延在する。コンタクト部７０ｅｘは、複数のトレンチＧＴ２にそれぞれ設けられる第４電極７０に共有される（図１２（ａ）参照）。
【0083】
図１２（ａ）および（ｂ）は、第２実施形態に係る半導体装置２を示す模式断面図である。図１２（ａ）は、図１１（ｂ）中に示すＧ－Ｇ線に沿った断面図である。図１２（ｂ）は、図１２（ａ）中に示すＨ－Ｈ線に沿った断面図である。
【0084】
図１２（ａ）に示すように、コンタクト部７０ｅｘは、Ｘ方向に延在し、複数の第４電極７０につながる。コンタクト部７０ｅｘは、半導体部１０と第２電極３０との間に設けられる。コンタクト部７０ｅｘは、絶縁膜４３により半導体部１０から電気的に絶縁される。また、コンタクト部７０ｅｘは、例えば、第２電極３０に接し、且つ、電気的に接続される。すなわち、第４電極７０は、コンタクト部７０ｅｘを介して、第２電極３０に電気的に接続される。
【0085】
半導体部１０の第１半導体層１１とコンタクト部７０ｅｘとの間には、例えば、第２半導体層１３が設けられる。第２半導体層１３は、隣り合う２つのトレンチＧＴ２の間において、絶縁膜４３を介して第４電極７０に向き合うように設けられる。また、第２半導体層１３とコンタクト部７０ｅｘとの間には、例えば、第３半導体層１５は設けられない。
【0086】
図１２（ｂ）に示すように、トレンチＧＴ２の内部において、第４電極７０は、Ｙ方向に延在する。第４電極７０は、コンタクト部７０ｅｘを介して、第２電極３０に電気的に接続される。
【0087】
第３電極５０は、－Ｙ方向の端において、Ｚ方向に延伸し、コンタクト部５０ｅｘｆにつながる。第３電極５０は、トレンチＧＴ２の－Ｙ方向の端と第４電極７０との間に位置する部分を有する。第１配線３０ｃｑは、絶縁膜４５および絶縁膜５５中に伸び、コンタクト部５０ｅｘｆに接続されるコンタクトプラグ３０ｐを有する。すなわち、トレンチＧＴ２中の第３電極５０は、コンタクト部５０ｅｘｆおよびコンタクトプラグ３０ｐを介して、第１配線３０ｃｑに電気的に接続される。
【0088】
本実施形態において、第４電極７０は、制御電極４０と同時に形成される。また、コンタクト部７０ｅｘは、制御電極４０および第４電極７０をトレンチＧＴ１およびＧＴ２に形成する過程（図６（ｃ）参照）において、コンタクト部４０ｅｘと共に形成される。
【0089】
第４電極７０、コンタクト部４０ｅｘおよび７０ｅｘは、例えば、導電性のポリシリコンである。コンタクト部４０ｅｘも、半導体部１０の上方に延在し、コンタクト部７０ｅｘと同じように、絶縁膜４３により半導体部１０から電気的に絶縁される（図１２（ａ）参照）。
【0090】
図１３（ａ）～（ｃ）は、第２実施形態の変形例に係る半導体装置３を示す模式図である。図１３（ａ）は、トレンチＧＴ１およびトレンチＧＴ２の配置を示す平面図である。図１３（ｂ）は、図１３（ａ）中に示すＩ－Ｉ線に沿った断面図である。図１３（ｃ）は、図１３（ａ）中に示すＪ－Ｊ線に沿った断面図である。
【0091】
図１３（ａ）に示すように、複数のトレンチＧＴ１および複数のトレンチＧＴ２が、Ｘ方向に交互に配置される。この例では、隣り合うトレンチＧＴ１およびトレンチＧＴ２が、接続部ＧＴＪを介して接続される。接続部ＧＴＪは、例えば、複数のトレンチＧＴ２のうちのコンタクト部５０ｅｘが設けられないトレンチＧＴ２と、それに隣り合うトレンチＧＴ１と、を接続する。
【0092】
トレンチＧＴ１およびトレンチＧＴ２のＹ方向の端に、コンタクト部５０ｅｘが設けられる。また、トレンチＧＴ１およびトレンチＧＴ２の－Ｙ方向の端（図示しない）に、コンタクト部５０ｅｘｆが設けられても良い。この例では、コンタクト部４０ｅｘおよびコンタクト部７０ｅｘは設けられない（図１１（ｂ）参照）。
【0093】
図１３（ｂ）に示すように、制御電極４０は、コンタクトプラグ６０ｐを介して、第２配線６０ｃｐに電気的に接続される。コンタクトプラグ６０ｐは、第２配線６０ｃｐから絶縁膜４５中に延伸し、トレンチＧＴ１に設けられた制御電極４０に直接接続される。
【0094】
図１３（ｃ）に示すように、第４電極７０は、コンタクトプラグ３０ｐを介して、第２電極３０に電気的に接続される。コンタクトプラグ３０ｐは、第２電極３０から絶縁膜４５中に延伸し、トレンチＧＴ２に設けられた第４電極７０に直接接続される。
【0095】
図１４（ａ）および（ｂ）は、第２実施形態の別の変形例に係る半導体装置４を示す模式図である。図１４（ａ）は、図１４（ｂ）中に示すＫ－Ｋ線に沿った断面図である。図１４（ｂ）は、トレンチＧＴ１およびＧＴ２の配置を示す平面図である。
【0096】
図１４（ａ）に示すように、半導体装置４は、トレンチＧＴ１とトレンチＧＴ２とを含む。トレンチＧＴ１の内部には、制御電極４０および第３電極５０が設けられる。トレンチＧＴ２の内部には、第４電極７０と第３電極５０とが設けられる。この例では、隣り合う２つのトレンチＧＴ１の間に、２つのトレンチＧＴ２が設けられる。
【0097】
図１４（ｂ）に示すように、複数のトレンチＧＴ１および複数のトレンチＧＴ２が設けられ、Ｘ方向に並べて配置される。隣り合うトレンチＧＴ１の間には、２つのトレンチＧＴ２がそれぞれ配置される。複数のトレンチＧＴ１のうちの隣合う２つのトレンチＧＴ１は、接続部ＧＴＪにより接続される。
【0098】
トレンチＧＴ１のＹ方向の端に、コンタクト部５０ｅｘが設けられる。トレンチＧＴ１のそれぞれに設けられた第３電極５０は、コンタクト部５０ｅｘを介して、第１配線３０ｃｐに電気的に接続される（図３（ｂ）参照）。接続部ＧＴＪは、複数のトレンチＧＴ１のうちのコンタクト部５０ｅｘが設けられないトレンチＧＴ１と、それに隣り合うトレンチＧＴ１と、を接続する。また、トレンチＧＴ１の内部に設けられた制御電極４０は、コンタクト部４０ｅｘを介して、第２配線６０ｃｐに電気的に接続される（図３（ｂ）参照）。
【0099】
トレンチＧＴ２の－Ｙ方向の端に、コンタクト部５０ｅｘｆが設けられる。トレンチＧＴ２のそれぞれに設けられた第３電極５０は、コンタクト部５０ｅｘｆを介して、第１配線３０ｃｑに電気的に接続される（図１２（ｂ）参照）。また、トレンチＧＴ２の内部に設けられた第４電極７０は、コンタクト部７０ｅｘを介して、第２電極３０に電気的に接続される（図１２（ｂ）参照）。
【0100】
上記のように、実施形態に係る各半導体装置では、複数のトレンチＧＴのうちのコンタクト部５０ｅｘにつながらない第３電極５０を含むトレンチＧＴと、それと隣り合うトレンチＧＴと、を接続する。これにより、両者の第３電極５０を接続し、第１配線３０ｃｐと複数の第３電極５０とを確実に接続する。その結果、半導体装置を安定に動作させることができる。
【0101】
なお、上記の実施形態は、これらに限定される訳ではなく、例えば、図１１（ｂ）および図１４（ｂ）に示すトレンチＧＴ１およびＧＴ２の配置において、トレンチＧＴ１を－Ｙ方向に延伸させ、トレンチＧＴ２をＹ方向に延伸させ、それぞれの第３電極５０がコンタクト部５０ｅｘおよび５０ｅｘｆの両方につながるように構成しても良い。
【0102】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0103】
１、２、３、４…半導体装置、 １０…半導体部、 １１…第１半導体層、 １３…第２半導体層、 １５…第３半導体層、 １７…第４半導体層、 １７ＰＣ…角、 １７ＳＸ…第１辺、 １７ＳＹ…第２辺、 １９…第７半導体層、 ２０…第１電極、 ２１…第５半導体層、 ２３…第６半導体層、 ３０…第２電極、 ３０ｃｐ、３０ｃｑ…第１配線、 ３０ｐ、６０ｐ…コンタクトプラグ、 ４０…制御電極、 ４０ｅｘ、５０ｅｘ、５０ｅｘｆ、７０ｅｘ…コンタクト部、 ４３、４５、５３、５５…絶縁膜、 ５０…第３電極、 ５０ｆ…導電層、 ６０…制御パッド、 ６０ｃｐ、６０ｃｑ…第２配線、 ７０…第４電極、 １００…半導体ウェーハ、 １０５…エッチングマスク、 ＧＴ、ＧＴ１、ＧＴ２、ＧＴＡ～ＧＴＨ…トレンチ、 ＧＴＪ…接続部、 ＳＰ１、ＳＰ２…スペース、 ＷＳ…サイドエッチング量
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】