特許 7323066 電力変換器の制御装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-07-31

(45)【発行日】2023-08-08

(54)【発明の名称】電力変換器の制御装置

(51)【国際特許分類】

   H02M 7/48 20070101AFI20230801BHJP

【ＦＩ】

H02M7/48 E

【請求項の数】 10

(21)【出願番号】P 2022524041

(86)(22)【出願日】2020-11-13

(86)【国際出願番号】 JP2020042507

(87)【国際公開番号】W WO2022102099

(87)【国際公開日】2022-05-19

【審査請求日】2022-04-22

(73)【特許権者】

【識別番号】501137636

【氏名又は名称】東芝三菱電機産業システム株式会社

(74)【代理人】

【識別番号】110003199

【氏名又は名称】弁理士法人高田・高橋国際特許事務所

(72)【発明者】

【氏名】深澤 一誠

【審査官】佐藤 匡

(56)【参考文献】

【文献】特開平９－８４３８８（ＪＰ，Ａ）

【文献】特開２０２０－１５６１５７（ＪＰ，Ａ）

【文献】国際公開第２０１９／０１６９４９（ＷＯ，Ａ１）

【文献】特開２０１７－２８８２７（ＪＰ，Ａ）

【文献】国際公開第２０２０／０５４４０７（ＷＯ，Ａ１）

【文献】特開２０１６－７１１９（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｍ ７／４８

Ｈ０２Ｊ ３／００

(57)【特許請求の範囲】

【請求項1】

電圧指令値の各相成分またはベクトルの絶対値を予め設定された値以下となるように制限する電圧指令値制限部、
を備え、
前記電圧指令値制限部は、制限前の電圧指令値から制限前の電圧指令値に対して制限した値を差し引いた値を第１値とする第１算出を行い、前記第１値から制限前の電圧指令値からを差し引いた値を制限後の電圧指令値とする第２算出を行う電力変換器の制御装置。

【請求項2】

電圧指令値の各相成分またはベクトルの絶対値を予め設定された値以下となるように制限する電圧指令値制限部、
を備え、
前記電圧指令値制限部は、制限前の電圧指令値に対して制限した値から制限前の電圧指令値を差し引いた値を第１値とする第１算出を行い、前記第１値に制限前の電圧指令値を足した値を制限後の電圧指令値とする第２算出を行う電力変換器の制御装置。

【請求項3】

前記電圧指令値制限部は、制限前の電圧指令値に対してローパスフィルタを施した値を制限する請求項１または請求項２に記載の電力変換器の制御装置。

【請求項4】

前記電圧指令値制限部は、第１プロセッサにおいて前記第１算出を行い、第２プロセッサにおいて前記第２算出を行う請求項１から請求項３のいずれか一項に記載の電力変換器の制御装置。

【請求項5】

前記電圧指令値制限部は、制限前の電圧指令値に対して制限した値として、制限前の電圧指令値と同等の電圧指令値または推定値に対して制限した値を算出する請求項１から請求項４のいずれか一項に記載の電力変換器の制御装置。

【請求項6】

電流フィードバック制御出力の各相成分またはベクトルの絶対値を予め設定された値以下となるように制限する電流フィードバック制御出力制限部、
を備え、
前記電流フィードバック制御出力制限部は、制限前の電流フィードバック制御出力から制限前の電流フィードバック制御出力に対して制限した値を差し引いた値を第１値とする第１算出を行い、制限前の電流フィードバック制御出力から前記第１値を差し引いた値を制限後の電流フィードバック制御出力とする第２算出を行う電力変換器の制御装置。

【請求項7】

電流フィードバック制御出力の各相成分またはベクトルの絶対値を予め設定された値以下となるように制限する電流フィードバック制御出力制限部、
を備え、
前記電流フィードバック制御出力制限部は、制限前の電流フィードバック制御出力に対して制限した値から制限前の電流フィードバック制御出力を差し引いた値を第１値とする第１算出を行い、前記第１値に制限前の電流フィードバック制御出力を足した値を制限後の電流フィードバック制御出力とする第２算出を行う電力変換器の制御装置。

【請求項8】

前記電流フィードバック制御出力制限部は、制限前の電流フィードバック制御出力に対してローパスフィルタを施した値を制限する請求項６または請求項７に記載の電力変換器の制御装置。

【請求項9】

前記電流フィードバック制御出力制限部は、第１プロセッサにおいて前記第１算出を行い、第２プロセッサにおいて前記第２算出を行う請求項６から請求項８のいずれか一項に記載の電力変換器の制御装置。

【請求項10】

前記電流フィードバック制御出力制限部は、制限前の電流フィードバック制御出力に対して制限した値として、制限前の電流フィードバック制御出力と同等の電流フィードバック制御出力または推定値に対して制限した値を算出する請求項６から請求項９のいずれか一項に記載の電力変換器の制御装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、電力変換器の制御装置に関する。

【背景技術】

【0002】

特許文献１は、電力システムを開示する。当該電力システムによれば、複数の電力変換器を１台の制御装置で運転制御し得る。

【先行技術文献】

【特許文献】

【0003】

【文献】日本特開平１０－２０１１０５号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、特許文献１に記載の電力システムにおいて、系統の不具合等の要因で電力変換器の出力側の遮断器が開放すると、電力変換器の出力の側においてインピーダンスが急増する。このため、電力変換器の出力において過電圧が発生し得る。

【0005】

本開示は、上述の課題を解決するためになされた。本開示の目的は、電力変換器の出力の側においてインピーダンスが急増した際に電力変換器の出力の過電圧を抑制することができる電力変換器の制御装置を提供することである。

【課題を解決するための手段】

【0006】

本開示に係る電力変換器の制御装置は、電圧指令値の各相成分またはベクトルの絶対値を予め設定された値以下となるように制限する電圧指令値制限部、を備え、前記電圧指令値制限部は、制限前の電圧指令値から制限前の電圧指令値に対して制限した値を差し引いた値を第１値とする第１算出を行い、制限前の電圧指令値から前記第１値を差し引いた値を制限後の電圧指令値とする第２算出を行う。
本開示に係る電力変換器の制御装置は、圧指令値の各相成分またはベクトルの絶対値を予め設定された値以下となるように制限する電圧指令値制限部、を備え、前記電圧指令値制限部は、制限前の電圧指令値に対して制限した値から制限前の電圧指令値を差し引いた値を第１値とする第１算出を行い、前記第１値から制限前の電圧指令値を差し引いた値を制限後の電圧指令値とする第２算出を行う。

【0007】

本開示に係る電力変換器の制御装置は、電流フィードバック制御出力の各相成分またはベクトルの絶対値を予め設定された値以下となるように制限する電流フィードバック制御出力制限部、を備え、前記電流フィードバック制御出力制限部は、制限前の電流フィードバック制御出力から制限前の電流フィードバック制御出力に対して制限した値を差し引いた値を第１値とする第１算出を行い、制限前の電流フィードバック制御出力から前記第１値を差し引いた値を制限後の電流フィードバック制御出力とする第２算出を行う。
本開示に係る電力変換器の制御装置は、電流フィードバック制御出力の各相成分またはベクトルの絶対値を予め設定された値以下となるように制限する電流フィードバック制御出力制限部、を備え、前記電流フィードバック制御出力制限部は、制限前の電流フィードバック制御出力に対して制限した値から制限前の電流フィードバック制御出力を差し引いた値を第１値とする第１算出を行い、前記第１値から制限前の電流フィードバック制御出力を差し引いた値を制限後の電流フィードバック制御出力とする第２算出を行う。

【発明の効果】

【0008】

本開示によれば、電圧指令値または電流フィードバック制御出力の各相成分またはベクトルの絶対値が予め設定された値以下となるように制限される。このため、電力変換器の出力の側においてインピーダンスが急増した際に電力変換器の出力の過電圧を抑制することができる。

【図面の簡単な説明】

【0009】

【図1】実施の形態１における電力変換器の制御装置が適用される電力システムの構成図である。

【図2】実施の形態１における電力変換器の制御装置の要部の構成図である。

【図3】実施の形態１における電力変換器の制御装置の要部の構成図である。

【図4】実施の形態１における電力変換器の制御装置により制御される電力変換器の出力電圧を示す図である。

【図5】実施の形態１における電力変換器の制御装置のハードウェア構成図である。

【図6】実施の形態２における電力変換器の制御装置の構成図である。

【図7】実施の形態３における電力変換器の制御装置の構成図である。

【発明を実施するための形態】

【0010】

実施の形態について添付の図面に従って説明する。なお、各図中、同一または相当する部分には同一の符号が付される。当該部分の重複説明は適宜に簡略化ないし省略する。

【0011】

実施の形態１．
図１は実施の形態１における電力変換器の制御装置が適用される電力システムの構成図である。

【0012】

図１の電力システムにおいて、直流電源１は、屋外に設けられる。例えば、直流電源１は、太陽電池である。交流電源２は、電力会社等により運用される。電力変換システム３は、直流電源１と交流電源２との間に接続される。複数の遮断器４は、交流電源２と電力変換システム３との間に接続される。別の装置５は、複数の遮断器４と電力変換システム３との間に接続される。

【0013】

電力変換システム３は、電力変換器６と直流コンデンサ７と複数の交流リアクトル８と複数の交流スイッチ９とトランス１０と制御装置１１とを備える。

【0014】

電力変換器６は、直流電源１からの直流電力を交流電力に変換し得るように設けられる。直流コンデンサ７は、直流電源１からの直流電圧を平滑化し得るように設けられる。複数の交流リアクトル８は、電力変換器６からの交流電圧の高調波を抑制し得るように設けられる。複数の交流スイッチ９は、電力変換器６の出力の側の配線を閉じたり開いたりし得るように設けられる。制御装置１１は、電力変換器６の出力電流に基づいて電力変換器６を制御し得るように設けられる。

【0015】

次に、図２を用いて、制御装置１１の要部を説明する。
図２は実施の形態１における電力変換器の制御装置の要部の構成図である。

【0016】

図２に示されるように、制御装置１１は、第１逆ｄｑ変換部１２と第１比例部１３と第２比例部１４と第３比例部１５とを第１フィルタ部１６と第２フィルタ部１７と第２逆ｄｑ変換部１８と電流フィードバック制御出力制限部１９と電圧指令値制限部２０とを備える。

【0017】

ＤＳＰの内部において、第１逆ｄｑ変換部１２は、ｄ軸電流指令値ｉ_ｄ ^＊とｑ軸電流指令値ｉ_ｑ ^＊との入力を受け付ける。第１逆ｄｑ変換部１２は、ｄ軸電流指令値ｉ_ｄ ^＊とｑ軸電流指令値ｉ_ｑ ^＊とを逆ｄｑ変換することでＵ相電流指令値ｉ_ｕ ^＊とＶ相電流指令値ｉ_ｖ ^＊とＷ相電流指令値ｉ_ｗ ^＊とを出力する。

【0018】

ＦＰＧＡの内部において、第１比例部１３は、Ｕ相電流指令値ｉ_ｕ ^＊とＵ相電流実測値ｉ_ｕとの偏差の入力を受け付ける。第１比例部１３は、Ｕ相電流指令値ｉ_ｕ ^＊とＵ相電流実測値ｉ_ｕとの偏差を比例制御することでＵ相基準電圧指令値を出力する。

【0019】

ＦＰＧＡの内部において、第２比例部１４は、Ｖ相電流指令値ｉ_ｖ ^＊とＶ相電流実測値ｉ_ｖとの偏差の入力を受け付ける。第２比例部１４は、Ｖ相電流指令値ｉ_ｖ ^＊とＶ相電流実測値ｉ_ｖとの偏差を比例制御することでＶ相基準電圧指令値を出力する。

【0020】

ＦＰＧＡの内部において、第３比例部１５は、Ｗ相電流指令値ｉ_ｗ ^＊とＷ相電流実測値ｉ_ｗとの偏差の入力を受け付ける。第３比例部１５は、Ｗ相電流指令値とＷ相電流実測値との偏差を比例制御することでＷ相基準電圧指令値を出力する。

【0021】

ＤＳＰの内部において、第１フィルタ部１６は、交流電圧実測値のｄ軸成分ｖ_ｄの入力を受け付ける。第１フィルタ部１６は、交流電圧実測値のｄ軸成分ｖ_ｄに対してローパスフィルタを施すことで交流電圧実測値のｄ軸の低周波成分ｖ_ｄｆを出力する。

【0022】

ＤＳＰの内部において、第２フィルタ部１７は、交流電圧実測値のｑ軸成分ｖ_ｑの入力を受け付ける。第２フィルタ部１７は、交流電圧実測値のｑ軸成分ｖ_ｑに対してローパスフィルタを施すことで交流電圧実測値のｑ軸の低周波成分ｖ_ｑｆを出力する。

【0023】

ＤＳＰの内部において、第２逆ｄｑ変換部１８は、交流電圧実測値のｄ軸の低周波成分ｖ_ｄｆとｑ軸の低周波成分ｖ_ｑｆとの入力を受け付ける。第２逆ｄｑ変換部１８は、交流電圧実測値のｄ軸の低周波成分ｖ_ｄｆとｑ軸の低周波成分ｖ_ｑｆとを逆ｄｑ変換することでＵ相の低周波成分とＶ相の低周波成分とＷ相の低周波成分とを出力する。

【0024】

Ｕ相電圧指令値ｖ_ｕ ^＊は、Ｕ相基準電圧指令値ｖ_ｍｕ ^＊とＵ相の低周波成分ｖ_ｕｆｆとを加算することで得られる。Ｖ相電圧指令値ｖ_ｖ ^＊は、Ｖ相基準電圧指令値ｖ_ｍｖ ^＊とＶ相の低周波成分ｖ_ｖｆｆとを加算することで得られる。Ｗ相電圧指令値ｖ_ｗ ^＊は、Ｗ相基準電圧指令値ｖ_ｍｗ ^＊とＷ相の低周波成分ｖ_ｗｆｆとを加算することで得られる。

【0025】

ＦＰＧＡの内部において、電流フィードバック制御出力制限部１９は、各相の基準電圧指令と低周波成分との加算部よりも第１比例部１３と第２比例部１４と第３比例部１５との側に設けられる。電流フィードバック制御出力制限部１９は、電流フィードバック制御出力の各相成分またはベクトルの絶対値を直接的に制限する。

【0026】

ＦＰＧＡの内部において、電圧指令値制限部２０は、各相の基準電圧指令と低周波成分との加算部よりも第１比例部１３と第２比例部１４と第３比例部１５との側ではない側に設けられる。電圧指令値制限部２０は、電圧指令値の各相成分またはベクトルの絶対値を直接的に制限する。

【0027】

次に、図３を用いて、電流フィードバック制御出力制限部１９および電圧指令値制限部２０の例を説明する。
図３は実施の形態１における電力変換器の制御装置の要部の構成図である。

【0028】

電流フィードバック制御出力制限部１９においては、図３に示されたv_1u、v_1v、v_1wがそれぞれv_mu ^**、v_mv ^**、v_mw ^**に対応し、v_2u、v_2v、v_2wがそれぞれv_mu ^*、v_mv ^*、v_mw ^*に対応する。電圧指令値制限部２０においては、図３に示されたv_1u、v_1v、v_1wがそれぞれv_u ^**、v_v ^**、v_w ^**に対応し、v_2u、v_2v、v_2wがそれぞれv_u ^*、v_v ^*、v_w ^*に対応する。

【0029】

図３に示されるように、電流フィードバック制御出力制限部１９および電圧指令値制限部２０は、第１ｄｑ変換部２１と第１制限設定部２２とを備える。第１制限設定部２２は、第１ベクトル絶対値算出部２３と第１比較部２４と第１絶対値制限部２５とを備える。

【0030】

第１ｄｑ変換部２１は、v_1u、v_1v、v_1wの入力を受け付ける。第１ｄｑ変換部２１は、v_1u、v_1v、v_1wをｄｑ変換することでｄ軸電圧v_1dとｑ軸電圧v_1qとを出力する。

【0031】

第１ベクトル絶対値算出部２３は、ｄ軸電圧v_1dとｑ軸電圧v_1qとの入力を受け付ける。第１ベクトル絶対値算出部２３は、ｄ軸電圧v_1dの２乗とｑ軸電圧v_1qの２乗との合計の平方根を算出することで電圧指令値のベクトルの絶対値ｙを出力する。

【0032】

第１比較部２４は、電圧指令値のベクトルの絶対値ｙと基準絶対値ｘとの入力を受け付ける。第１比較部２４は、電圧指令値のベクトルの絶対値ｙを基準絶対値ｘで除することで基準絶対値ｘに対する電圧指令値のベクトルの絶対値ｙの割合の値を出力する。

【0033】

第１絶対値制限部２５は、基準絶対値ｘに対する電圧指令値のベクトルの絶対値ｙの割合の値の入力を受け付ける。基準絶対値ｘに対する電圧指令値のベクトルの絶対値ｙの割合の値が１未満である場合、第１絶対値制限部２５は、基準絶対値ｘに対する電圧指令値のベクトルの絶対値ｙの割合の値を出力する。基準絶対値ｘに対する電圧指令値のベクトルの絶対値ｙの割合の値が１以上である場合、第１絶対値制限部２５は、１を出力する。

【0034】

Ｕ相電圧V_２uは、Ｕ相電圧V_１uと第１絶対値制限部２５の出力値とを乗算することで得られる。Ｖ相電圧V_２ｖは、Ｕ相電圧V_１ｖと第１絶対値制限部２５の出力値とを乗算することで得られる。Ｗ相電圧V_２ｗは、Ｕ相電圧V_１ｗと第１絶対値制限部２５の出力値とを乗算することで得られる。

【0035】

次に、図４を用いて、電力変換器６の出力の相電圧と線間電圧とを説明する。
図４は実施の形態１における電力変換器の制御装置により制御される電力変換器の出力電圧を示す図である。

【0036】

図４の（ａ）は、電圧指令値が定格の１００％で出力電圧が制限されない場合の相電圧である。図４の（ｂ）は、電圧指令値が定格の１００％で出力電圧が制限されない場合の線間電圧である。

【0037】

図４の（ａ）と（ｂ）とに示されるように、電圧指令値が定格の１００％である場合、相電圧と線間電圧とのピーク値は、定格の１００％となる。

【0038】

図４の（ｃ）は、電圧指令値が定格の１２０％で相電圧が定格の１００％に制限される場合の相電圧である。図４の（ｄ）は、電圧指令値が定格の１２０％で相電圧が定格の１００％に制限される場合の線間電圧である。

【0039】

図４の（ｃ）に示されるように、電圧指令値が定格の１２０％である場合、相電圧のピーク値は、定格の１００％となる。この場合、相電圧は、台形状となる。図４の（ｄ）に示されるように、電圧指令値が定格の１２０％である場合、線間電圧のピーク値は、定格の１１５％となる。この場合、線間電圧は、三角波状になる。

【0040】

以上で説明した実施の形態１によれば、電流フィードバック制御出力制限部１９は、電流フィードバック制御出力の各相成分またはベクトルの絶対値を直接的に制限する。このため、電力変換器６の出力の側においてインピーダンスが急増した際に電力変換器６の出力の過電圧を抑制することができる。

【0041】

また、電流フィードバック制御出力制限部１９により、電力変換器６の出力電圧の時間変化利率が抑制される。このため、電力変換器６の出力において過電圧が検出される際の電圧のオーバーシュートを減らすことができる。

【0042】

または、電圧指令値制限部２０は、電圧指令値の各相成分またはベクトルの絶対値を直接的に制限する。このため、電力変換器６の出力の側においてインピーダンスが急増した際に電力変換器６の出力の過電圧を抑制することができる。

【0043】

また、図４に示されるように、単に出力電圧の各相成分が制限される場合、出力電圧の各相成分は台形状となる。これに対し、線間電圧は三角波状となる。

【0044】

したがって、線間電圧のピーク値は、相電圧のピーク値に対して３の平方根を乗じた値よりも大きくなる。例えば、出力電圧の各相成分を定格の１１０％に制限した場合、相電圧のピーク値は、定格の１１０％に制限されるものの、線間電圧のピーク値は定格の１１０％よりも大きくなる。このため、電力変換器６の出力に接続された別の装置５に対する過電圧対策としては、不十分となり得る。

【0045】

これに対し、出力電圧のベクトルの絶対値が制限される場合、制限後の各相成分は正弦波となる。このため、線間電圧も正弦波となる。その結果、相電圧と線間電圧とにおいて、ピーク値を適切に制限することができる。

【0046】

次に、図５を用いて、制御装置１１の例を説明する。
図５は実施の形態１における電力変換器の制御装置のハードウェア構成図である。

【0047】

制御装置１１の各機能は、処理回路により実現し得る。例えば、処理回路は、少なくとも１つのプロセッサ１００ａと少なくとも１つのメモリ１００ｂとを備える。例えば、処理回路は、少なくとも１つの専用のハードウェア２００を備える。

【0048】

処理回路が少なくとも１つのプロセッサ１００ａと少なくとも１つのメモリ１００ｂとを備える場合、制御装置１１の各機能は、ソフトウェア、ファームウェア、またはソフトウェアとファームウェアとの組み合わせで実現される。ソフトウェアおよびファームウェアの少なくとも一方は、プログラムとして記述される。ソフトウェアおよびファームウェアの少なくとも一方は、少なくとも１つのメモリ１００ｂに格納される。少なくとも１つのプロセッサ１００ａは、少なくとも１つのメモリ１００ｂに記憶されたプログラムを読み出して実行することにより、制御装置１１の各機能を実現する。少なくとも１つのプロセッサ１００ａは、中央処理装置、処理装置、演算装置、マイクロプロセッサ、マイクロコンピュータ、ＤＳＰともいう。例えば、少なくとも１つのメモリ１００ｂは、ＲＡＭ、ＲＯＭ、フラッシュメモリ、ＥＰＲＯＭ、ＥＥＰＲＯＭ等の、不揮発性または揮発性の半導体メモリ、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスク、ＤＶＤ等である。

【0049】

処理回路が少なくとも１つの専用のハードウェア２００を備える場合、処理回路は、例えば、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ＡＳＩＣ、ＦＰＧＡ、またはこれらの組み合わせで実現される。例えば、制御装置１１の各機能は、それぞれ処理回路で実現される。例えば、制御装置１１の各機能は、まとめて処理回路で実現される。

【0050】

制御装置１１の各機能について、一部を専用のハードウェア２００で実現し、他部をソフトウェアまたはファームウェアで実現してもよい。例えば、電流フィードバック制御出力制限部１９と電圧指令値制限部２０との機能については専用のハードウェア２００としての処理回路で実現し、電流フィードバック制御出力制限部１９と電圧指令値制限部２０との機能以外の機能については少なくとも１つのプロセッサ１００ａが少なくとも１つのメモリ１００ｂに格納されたプログラムを読み出して実行することにより実現してもよい。

【0051】

このように、処理回路は、ハードウェア２００、ソフトウェア、ファームウェア、またはこれらの組み合わせで制御装置１１の各機能を実現する。

【0052】

実施の形態２．
図６は実施の形態２における電力変換器の制御装置の構成図である。なお、実施の形態１の部分と同一又は相当部分には同一符号が付される。当該部分の説明は省略される。

【0053】

実施の形態２において、制御装置１１は、ＤＳＰの内部において、第４比例部２６と第５比例部２７と第３フィルタ部２８と第４フィルタ部２９と第２制限設定部３０とを備える。第２制限設定部３０は、第１制限設定部２２と同等の機能を備える。具体的には、第２制限設定部３０は、第２ベクトル絶対値算出部３１と第２比較部３２と第２絶対値制限部３３とを備える。

【0054】

第４比例部２６は、ｄ軸電流指令値ｉ_ｄ ^＊とｄ軸電流実測値ｉ_ｄとの偏差の入力を受け付ける。第４比例部２６は、ｄ軸電流指令値ｉ_ｄ ^＊とｄ軸電流実測値ｉ_ｄとの偏差を比例制御することで基準補正項のｄ軸成分ｖ^＊＊ _{ｄ＿ｃｏｍｐ}を出力する。

【0055】

第５比例部２７は、ｑ軸電流指令値ｉ_ｑ ^＊とｑ軸電流実測値ｉ_ｑとの偏差の入力を受け付ける。第５比例部２７は、ｑ軸電流指令値ｉ_ｑ ^＊とｑ軸電流実測値ｉ_ｑとの偏差を比例制御することで基準補正項のｑ軸成分ｖ^＊＊ _{ｑ＿ｃｏｍｐ}を出力する。

【0056】

第３フィルタ部２８は、基準電圧指令値のｄ軸成分ｖ^＊＊ _{ｄ＿ｃｏｍｐ}の入力を受け付ける。第３フィルタ部２８は、基準電圧指令値のｄ軸成分ｖ^＊＊ _{ｄ＿ｃｏｍｐ}に対して基準電圧指令値のｄ軸の低周波成分を出力する。

【0057】

第４フィルタ部２９は、基準電圧指令値のｑ軸成分ｖ^＊＊ _{ｑ＿ｃｏｍｐ}の入力を受け付ける。第４フィルタ部２９は、基準電圧指令値のｑ軸成分ｖ^＊＊ _{ｑ＿ｃｏｍｐ}に対して基準電圧指令値のｑ軸の低周波成分を出力する。

【0058】

第２ベクトル絶対値算出部３１は、基準電圧指令値のｄ軸の低周波成分とｑ軸の低周波成分との入力を受け付ける。第２ベクトル絶対値算出部３１は、基準電圧指令値のｄ軸の低周波成分の２乗と基準電圧指令値のｑ軸の低周波成分の２乗との合計の平方根を算出することで基準電圧指令値のベクトルの絶対値を出力する。

【0059】

第２比較部３２は、基準電圧指令値のベクトルの絶対値と基準絶対値との入力を受け付ける。第２比較部３２は、基準電圧指令値のベクトルの絶対値を基準絶対値で除することで基準絶対値に対する基準電圧指令値のベクトルの絶対値の割合の値を出力する。

【0060】

第２絶対値制限部３３は、基準絶対値に対する基準電圧指令値のベクトルの絶対値の割合の値の入力を受け付ける。基準絶対値に対する基準電圧指令値のベクトルの絶対値の割合の値が１未満である場合、第２絶対値制限部３３は、基準絶対値に対する基準電圧指令値のベクトルの絶対値の割合の値を出力する。基準絶対値に対する基準電圧指令値のベクトルの絶対値の割合の値が１以上である場合、第２絶対値制限部３３は、１を出力する。

【0061】

電圧指令値のｄ軸成分ｖ^＊ _{ｄ＿ｃｏｍｐ}は、基準電圧指令値のｄ軸成分ｖ^＊＊ _{ｄ＿ｃｏｍｐ}と第２絶対値制限部３３の出力値とを乗算することで得られる。補正項のｑ軸成分ｖ^＊ _{ｑ＿ｃｏｍｐ}は、基準電圧指令値のｑ軸成分ｖ^＊＊ _{ｑ＿ｃｏｍｐ}と第２絶対値制限部３３の出力値とを乗算することで得られる。

【0062】

ｄ軸成分の補正項Δｖ^＊ _{ｄ＿ｃｏｍｐ}は、基準電圧指令値のｄ軸成分ｖ^＊＊ _{ｄ＿ｃｏｍｐ}から電圧指令値のｄ軸成分ｖ^＊ _{ｄ＿ｃｏｍｐ}を差し引くことで得られる。ｄ軸成分の補正項は、交流電圧実測値のｑ軸の低周波成分ｖ_ｄｆに加算される。

【0063】

ｑ軸成分の補正項Δｖ^＊ _{ｑ＿ｃｏｍｐ}は、基準電圧指令値のｑ軸成分ｖ^＊＊ _{ｑ＿ｃｏｍｐ}から電圧指令値のｑ軸成分ｖ^＊ _{ｑ＿ｃｏｍｐ}を差し引くことで得られる。ｑ軸成分の補正項Δｖ^＊ _{ｑ＿ｃｏｍｐ}は、交流電圧実測値のｑ軸の低周波成分ｖ_ｑｆに加算される。

【0064】

ＦＰＧＡの内部の第１比例部１３、第２比例部１４、第３比例部１５の比例ゲインと、ＤＳＰの内部の第４比例部２６、第５比例部２７の比例ゲインは、いずれもＫ_ｐで等しい。このため、ＤＳＰとＦＰＧＡの演算ステップの違いを無視すれば、ｖ_ｍｕ ^＊、ｖ_ｍｖ ^＊、ｖ_ｍｗ ^＊をｄｑ変換したｄ軸成分、ｑ軸成分と、ｄ軸成分ｖ^＊＊ _{ｄ＿ｃｏｍｐ}、ｑ軸成分ｖ^＊＊ _{ｑ＿ｃｏｍｐ}とはそれぞれ一致する。

【0065】

ｖ^＊ _{ｄ＿ｃｏｍｐ}とｖ^＊ _{ｑ＿ｃｏｍｐ}とのそれぞれは、ｖ^＊＊ _{ｄ＿ｃｏｍｐ}とｖ^＊＊ _{ｑ＿ｃｏｍｐ}とをそれぞれ第２制限設定部３０で制限した値である。このため、Δｖ^＊ _{ｄ＿ｃｏｍｐ}とΔｖ^＊ _{ｑ＿ｃｏｍｐ}とに逆ｄｑ変換を施した結果をＦＰＧＡの内部のｖ_ｍｕ ^＊、ｖ_ｍｖ ^＊、ｖ_ｍｗ ^＊から減じた結果をｄｑ変換した値は、ｖ_ｍｕ ^＊とｖ_ｍｖ ^＊とｖ_ｍｗ ^＊とをｄｑ変換して第２制限設定部３０と同等の演算を用いてその絶対値を基準絶対値に制限した値に一致する。

【0066】

すなわち、ＤＳＰの内部の演算によって、ＦＰＧＡの内部の値であるｖ_ｍｕ ^＊とｖ_ｍｖ ^＊とｖ_ｍｗ ^＊とに対応する電圧ベクトルの絶対値は、間接的に第２制限設定部３０の基準絶対値に制限される。

【0067】

さらに、ｖ^＊＊ _{ｄ＿ｃｏｍｐ}とｖ^＊＊ _{ｑ＿ｃｏｍｐ}とに第２制限設定部３０の演算を施す前に、第３フィルタ部２８および第４フィルタ部２９が施される。このため、間接的に制限される量は、ＦＰＧＡの内部のｖ_ｍｕ ^＊とｖ_ｍｖ ^＊とｖ_ｍｗ ^＊とをｄｑ変換し、第３フィルタ部２８および第４フィルタ部２９に相当するフィルタを施した後の値である。

【0068】

したがって、第３フィルタ部２８および第４フィルタ部２９の特性によって、ｖ_ｍｕ ^＊とｖ_ｍｖ ^＊とｖ_ｍｗ ^＊とを制限する周波数帯域を調整することができる。

【0069】

なお、前述の説明における逆ｄｑ変換、減算の順序と、図６における逆ｄｑ変換、減算の順序は、一部異なるが、各演算の線形性を考慮すれば、互いに等価である。

【0070】

以上で説明した実施の形態２によれば、ＦＰＧＡの内部において、電流制御出力の低周波領域のベクトルが予め設定された値以下となる。この際、ＦＰＧＡの内部の電圧指令値のベクトルがＤＳＰの内部の電圧指令値のベクトルと一致するように、補正項がフィードフォワード項に加算される。このため、ＤＳＰの内部の演算において、ＦＰＧＡの内部の電圧指令値を間接的に制限することができる。その結果、制御装置の実装の自由度を高めることができる。

【0071】

なお、補正項の演算は、キャリア山谷周期で実行される。このため、補正項の周波数帯域は、ＦＰＧＡ自身の電流制御出力の周波数帯域よりも低い。したがって、ＦＰＧＡの内部での制御演算結果である元の電圧指令値の高調波成分は取り除かれない。このため、補正項は、瞬時的に電流が変化した場合の電流制御性には影響を与えることはない。

【0072】

実施の形態３．
図７は実施の形態３における電力変換器の制御装置の構成図である。なお、実施の形態２の部分と同一又は相当部分には同一符号が付される。当該部分の説明は省略される。

【0073】

実施の形態３においては、制御装置１１は、ＤＳＰの内部において、第３制限設定部３４を備える。第３制限設定部３４は、第２制限設定部３０と同等の機能を備える。第３制限設定部３４は、第３フィルタ部２８から基準電圧推定値のｄ軸の低周波成分の入力を受け付ける。第３制限設定部３４は、第４フィルタ部２９から基準電圧推定値のｑ軸の低周波成分の入力を受け付ける。第３制限設定部３４は、電流フィードバック制御出力の基準絶対値の入力を受け付ける。

【0074】

第３制限設定部３４は、基準電圧推定値のｄ軸の低周波成分の２乗と基準電圧推定値のｑ軸の低周波成分の２乗との合計の平方根を算出することで基準電圧推定値のベクトルの絶対値を算出する。第３制限設定部３４は、基準電圧推定値のベクトルの絶対値を電流フィードバック制御出力の基準絶対値で除することで電流フィードバック制御出力の基準絶対値に対する基準電圧推定値のベクトルの絶対値の割合の値を算出する。

【0075】

電流フィードバック制御出力の基準絶対値に対する基準電圧推定値のベクトルの絶対値の割合の値が１未満である場合、第３制限設定部３４は、電流フィードバック制御出力の基準絶対値に対する基準電圧推定値のベクトルの絶対値の割合の値を出力する。電流フィードバック制御出力の基準絶対値に対する基準電圧推定値のベクトルの絶対値の割合の値が１以上である場合、第３制限設定部３４は、１を出力する。

【0076】

指令値のｄ軸成分ｖ^＊＊ _{ｍｄ＿ｃｏｍｐ}は、推定値のｄ軸成分ｖ^＊ _{ｍｄ＿ｅｓｔ}と第３制限設定部３４の出力値とを乗算することで得られる。指令値のｑ軸成分ｖ^＊＊ _{ｍｑ＿ｃｏｍｐ}は、推定値のｑ軸成分ｖ^＊ _{ｍｑ＿ｅｓｔ}と第３制限設定部３４の出力値とを乗算することで得られる。

【0077】

基準電圧指令値のｄ軸成分ｖ^＊＊ _{ｄ＿ｃｏｍｐ}は、指令値のｄ軸成分ｖ^＊＊ _{ｍｄ＿ｃｏｍｐ}と交流電圧実測値のｄ軸の低周波成分ｖ_ｄｆとを加算することで得られる。基準電圧指令値のｑ軸成分ｖ^＊＊ _{ｑ＿ｃｏｍｐ}は、指令値のｑ軸成分ｖ^＊＊ _{ｍｑ＿ｃｏｍｐ}と交流電圧実測値のｑ軸の低周波成分ｖ_ｑｆとを加算することで得られる。

【0078】

推定値のｄ軸成分ｖ^＊ _{ｄ＿ｅｓｔ}は、推定値のｄ軸成分ｖ^＊ _{ｍｄ＿ｅｓｔ}と交流電圧実測値のｄ軸の低周波成分ｖ_ｄｆとを加算することで得られる。推定値のｑ軸成分ｖ^＊ _{ｑ＿ｅｓｔ}は、推定値のｑ軸成分ｖ^＊ _{ｍｑ＿ｅｓｔ}と交流電圧実測値のｑ軸の低周波成分ｖ_ｑｆとを加算することで得られる。

【0079】

ｄ軸成分の補正項Δｖ^＊ _{ｄ＿ｃｏｍｐ}は、推定値のｄ軸成分ｖ^＊ _{ｄ＿ｅｓｔ}から電圧指令値のｄ軸成分ｖ^＊ _{ｄ＿ｃｏｍｐ}を差し引くことで得られる。ｑ軸成分の補正項Δｖ^＊ _{ｑ＿ｃｏｍｐ}は、推定値のｑ軸成分ｖ^＊ _{ｑ＿ｅｓｔ}から電圧指令値のｑ軸成分ｖ^＊ _{ｑ＿ｃｏｍｐ}を差し引くことで得られる。

【0080】

以上で説明した実施の形態３によれば、ＦＰＧＡの内部において、電圧指令値のベクトルの絶対値が予め設定された値以下となる。この際、ＦＰＧＡの内部の電圧指令値のベクトルがＤＳＰの内部の電圧指令値のベクトルと一致するように、補正項がフィードフォワード項に加算される。このため、ＤＳＰの内部の演算において、ＦＰＧＡの内部の電圧指令値を間接的に制限することができる。その結果、制御装置の実装の自由度を高めることができる。

【0081】

なお、実施の形態１から実施の形態３において、交流側を付加としてもよい。

【0082】

また、実施の形態１から実施の形態３の制御装置１１を交流から直流に変換する電力変換器６に適用してもよい。

【0083】

また、実施の形態１から実施の形態３の制御装置１１を単相の電力システムに適用してもよい。

【産業上の利用可能性】

【0084】

以上のように、本開示の電力変換器の制御装置は、電力システムに利用できる。

【符号の説明】

【0085】

１ 直流電源、 ２ 交流電源、 ３ 電力変換システム、 ４ 遮断器、 ５ 別の装置、 ６ 電力変換器、 ７ 直流コンデンサ、 ８ 交流リアクトル、 ９ 交流スイッチ、 １０ トランス、 １１ 制御装置、 １２ 第１逆ｄｑ変換部、 １３ 第１比例部、 １４ 第２比例部、 １５ 第３比例部、 １６ 第１フィルタ部、 １７ 第２フィルタ部、 １８ 第２逆ｄｑ変換部、 １９ 電流フィードバック制御出力制限部、 ２０ 電圧指令値制限部、 ２１ 第１ｄｑ変換部、 ２２ 第１制限設定部、 ２３ 第１ベクトル絶対値算出部、 ２４ 第１比較部、 ２５ 第１絶対値制限部、 ２６ 第４比例部、 ２７ 第５比例部、 ２８ 第３フィルタ部、 ２９ 第４フィルタ部、 ３０ 第２制限設定部、 ３１ 第２ベクトル絶対値算出部、 ３２ 第２比較部、 ３３ 第２絶対値制限部、 ３４ 第３制限設定部、 １００ａ プロセッサ、 １００ｂ メモリ、 ２００ ハードウェア

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】