特許 7323116 半導体パッケージの製造方法および半導体パッケージ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-07-31

(45)【発行日】2023-08-08

(54)【発明の名称】半導体パッケージの製造方法および半導体パッケージ

(51)【国際特許分類】

   H01L 23/12 20060101AFI20230801BHJP

【ＦＩ】

H01L23/12 501P

【請求項の数】 9

(21)【出願番号】P 2018231814

(22)【出願日】2018-12-11

(65)【公開番号】P2020096049

(43)【公開日】2020-06-18

【審査請求日】2021-11-24

【前置審査】

(73)【特許権者】

【識別番号】511042854

【氏名又は名称】株式会社ＳＳテクノ

(73)【特許権者】

【識別番号】000005810

【氏名又は名称】マクセル株式会社

(74)【代理人】

【識別番号】100172225

【弁理士】

【氏名又は名称】高松 宏行

(72)【発明者】

【氏名】小山 賢秀

【審査官】佐藤 靖史

(56)【参考文献】

【文献】特開２００３－３０９２１５（ＪＰ，Ａ）

【文献】特開２０１６－０３９２３８（ＪＰ，Ａ）

【文献】特開２０１６－１２７２６１（ＪＰ，Ａ）

【文献】特開２０１８－１３７４７４（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２３／１２

(57)【特許請求の範囲】

【請求項1】

金属材料から成る支持体の上面に複数の外部端子を設置する外部端子設置工程と、
前記外部端子設置工程で前記複数の外部端子が設置された前記支持体の上面に樹脂によるモールドを施すことにより、前記複数の外部端子を保持する下部外郭体を形成する第１のモールド工程と、
前記第１のモールド工程により形成した前記下部外郭体の上面に、前記複数の外部端子と電気的に繋がる再配線層を形成する再配線層形成工程と、
前記再配線層形成工程により形成した前記再配線層に、半導体素子をマウントするとともに前記半導体素子を前記再配線層に電気的に接続する半導体素子接続工程と、
前記半導体素子接続工程の後、前記下部外郭体の上面に前記下部外郭体と同一の樹脂によるモールドを施して上部外郭体を形成することにより、前記半導体素子および前記再配線層の全体を前記下部外郭体と前記上部外郭体とから成る外郭体によって封止する第２のモールド工程と、
前記第２のモールド工程の後、前記外郭体の下面から前記支持体を除去して前記外郭体の下面に前記複数の外部端子のそれぞれを露出させる支持体除去工程と、を含む半導体パッケージの製造方法。

【請求項2】

前記外郭体の下面に露出した前記複数の外部端子のそれぞれにバンプを形成するバンプ形成工程をさらに含む請求項１に記載の半導体パッケージの製造方法。

【請求項3】

前記支持体に設置された前記複数の外部端子のそれぞれは、前記支持体に接する面よりも大きい内径の鍔部を上端に有しており、前記第１のモールド工程によって前記下部外郭体が形成されるときに、前記支持体と前記鍔部との間に樹脂が流入して硬化する請求項１又は２に記載の半導体パッケージの製造方法。

【請求項4】

前記複数の外部端子の少なくとも一部が前記半導体素子の下方の領域内に位置した請求項１～３のいずれかに記載の半導体パッケージの製造方法。

【請求項5】

前記支持体除去工程において、前記支持体を剥離あるいは溶解により前記外郭体の下面から除去する請求項１～４のいずれかに記載の半導体パッケージの製造方法。

【請求項6】

樹脂から形成されて下面に露出する複数の外部端子を備えた外郭体と、
前記外郭体に封止されて前記複数の外部端子のそれぞれと電気的に繋がる再配線層と、
前記外郭体に封止されて前記再配線層と電気的に接続された半導体素子とを備え、
前記外郭体は、前記外部端子を封止する下部外郭体と、前記下部外郭体の上面に形成されて前記半導体素子および前記再配線層の全体を封止する上部外郭体とを含み、
前記下部外郭体と前記上部外郭体は同一の樹脂から形成されている半導体パッケージ。

【請求項7】

前記複数の外部端子それぞれの下面側に形成された複数のバンプをさらに備えた請求項６に記載の半導体パッケージ。

【請求項8】

前記複数の外部端子のそれぞれは、上端に形成されて前記外郭体の前記下面に露出する面よりも大きい内径を有する鍔部が前記外郭体の内部に埋まっている請求項６又は７に記載の半導体パッケージ。

【請求項9】

前記複数の外部端子の少なくとも一部は前記半導体素子の下方の領域内に位置している請求項６～８のいずれかに記載の半導体パッケージ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、外郭体の下面にバンプを備えて構成される半導体パッケージの製造方法および半導体パッケージに関する。

【背景技術】

【0002】

従来、外郭体の下面にバンプを備えた半導体パッケージとして、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）が知られている。ＢＧＡは一般に、パッケージ基板の上面に半導体素子をマウントするとともにパッケージ基板の回路に電気的に接続した後、熱硬化性樹脂によるモールドを施して半導体素子を封止し、最後にパッケージ基板の下面の外部端子にバンプを取り付けて製造される。また、ＦＯＷＬＰ（Ｆａｎ Ｏｕｔ Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｅ）と呼ばれる半導体パッケージも知られている。ＦＯＷＬＰはＢＧＡのようなパッケージ基板を備えないために厚さが薄く、配線長も短いために伝送速度の高速化が図れるという特長があり、近年注目されている。ＦＯＷＬＰの代表的な製造方法では、先ず、シリコン或いはガラスを材料とした支持体の上に再配線層を形成する。そして、再配線層の上面に半導体素子をマウントして電気的に接続した後、熱硬化性樹脂によるモールドを施して半導体素子を封止する。そして最後に、支持体を再配線層から取り外し、再配線層の下面側にバンプを形成する（下記の特許文献１参照）。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１８－３２８０９号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、上記ＢＧＡやＦＯＷＬＰ等の半導体パッケージでは、外郭体の材料がバンプ側（下面側）とその反対側（上面側）とで異なるため、加熱されると外郭体に反り変形が生じる場合があった。このため基板に実装された半導体パッケージが熱変化を受けるとバンプが基板から剥がれてしまい、実装基板に動作不良等が発生するおそれがあるという問題点があった。

【0005】

そこで本発明は、熱による外郭体の反り変形を防止できる半導体パッケージの製造方法および半導体パッケージを提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明の半導体パッケージの製造方法は、金属材料から成る支持体の上面に複数の外部端子を設置する外部端子設置工程と、前記外部端子設置工程で前記複数の外部端子が設置された前記支持体の上面に樹脂によるモールドを施すことにより、前記複数の外部端子を保持する下部外郭体を形成する第１のモールド工程と、前記第１のモールド工程により形成した前記下部外郭体の上面に、前記複数の外部端子と電気的に繋がる再配線層を形成する再配線層形成工程と、前記再配線層形成工程により形成した前記再配線層に、半導体素子をマウントするとともに前記半導体素子を前記再配線層に電気的に接続する半導体素子接続工程と、前記半導体素子接続工程の後、前記下部外郭体の上面に前記下部外郭体と同一の樹脂によるモールドを施して上部外郭体を形成することにより、前記半導体素子および前記再配線層の全体を前記下部外郭体と前記上部外郭体とから成る外郭体によって封止する第２のモールド工程と、前記第２のモールド工程の後、前記外郭体の下面から前記支持体を除去して前記外郭体の下面に前記複数の外部端子のそれぞれを露出させる支持体除去工程と、を含む。

【0007】

本発明の半導体パッケージは、樹脂から形成されて下面に露出する複数の外部端子を備えた外郭体と、前記外郭体に封止されて前記複数の外部端子のそれぞれと電気的に繋がる再配線層と、前記外郭体に封止されて前記再配線層と電気的に接続された半導体素子とを備え、前記外郭体は、前記外部端子を封止する下部外郭体と、前記下部外郭体の上面に形成されて前記半導体素子および前記再配線層の全体を封止する上部外郭体とを含み、前記下部外郭体と前記上部外郭体は同一の樹脂から形成されている。

【発明の効果】

【0008】

本発明によれば、熱による外郭体の反り変形を防止できる半導体パッケージの製造方法および半導体パッケージを提供することができる。

【図面の簡単な説明】

【0009】

【図1】本発明の一実施の形態における半導体パッケージの側断面図

【図2】（ａ）（ｂ）（ｃ）本発明の一実施の形態における半導体パッケージの製造方法の第１のモールド工程までの手順を説明する図

【図3】本発明の一実施の形態における半導体パッケージの製造方法の外部端子設置工程終了時点での上方斜視図

【図4】本発明の一実施の形態における半導体パッケージの製造方法の第１のモールド工程終了時点での上方斜視図

【図5】本発明の一実施の形態における半導体パッケージの製造方法のビアホール形成工程終了時点での上方斜視図

【図6】本発明の一実施の形態における半導体パッケージの製造方法の（ａ）銅スパッタ工程終了時点での側断面図（ｂ）銅めっき工程終了時点での側断面図（ｃ）レジスト形成工程終了時点での側断面図

【図7】本発明の一実施の形態における半導体パッケージの製造方法の（ａ）エッチング工程終了時点での側断面図（ｂ）レジスト除去工程終了時点での側断面図

【図8】本発明の一実施の形態における半導体パッケージの製造方法の再配線層形成工程終了時点での側断面図

【図9】本発明の一実施の形態における半導体パッケージの製造方法の再配線層形成工程終了時点での上方斜視図

【図10】（ａ）～（ｅ）本発明の一実施の形態における半導体パッケージの製造方法の再配線層形成工程以後の手順を説明する図

【図11】本発明の一実施の形態における半導体パッケージの製造方法の半導体素子マウント工程終了時点での上方斜視図

【図12】本発明の一実施の形態における半導体パッケージの製造方法のワイヤボンディング工程終了時点での上方斜視図

【図13】本発明の一実施の形態における半導体パッケージの製造方法の第２のモールド工程終了時点での上方斜視図

【図14】本発明の一実施の形態における半導体パッケージの製造方法の支持体除去工程終了時点での（ａ）上方斜視図（ｂ）下方斜視図

【図15】本発明の一実施の形態における半導体パッケージの製造方法のバンプ形成工程終了時点での（ａ）上方斜視図（ｂ）下方斜視図

【図16】（ａ）～（ｅ）本発明の一実施の形態の変形例における半導体パッケージの製造方法の手順を説明する図

【発明を実施するための形態】

【0010】

以下、図面を参照して本発明の実施の形態について説明する。図１は本実施の形態における半導体パッケージの製造方法により製造される半導体パッケージ１を示している。

【0011】

半導体パッケージ１は、樹脂から形成されて下面に露出する複数の外部端子を備えた外郭体１１と、外郭体１１に封止されて複数の外部端子１２のそれぞれと電気的に繋がる再配線層１３と、外郭体１１に封止されて再配線層１３と電気的に接続された半導体素子１４と、複数の外部端子１２それぞれの下面側に形成されて複数のバンプ１５とを備えた構成となっている。本実施の形態では、バンプ１５は縦および横に複数個ずつマトリクス状に並んでいるものとするが、バンプの数や配列は特に限定されない。また、本実施の形態では樹脂として熱硬化性樹脂を例示するが、熱可塑性樹脂であってもよい。

【0012】

次にこの半導体パッケージ１の製造方法を説明する。半導体パッケージ１の製造では、先ず、金属材料から成る支持体２１の上面に複数の外部端子１２を設置する（図２（ａ）。外部端子設置工程）。本実施の形態では、支持体２１上における外部端子１２の設置は、製造しようとする半導体パッケージ１のバンプ１５の配置に対応して、縦および横に複数個ずつ、マトリクス状に配置する（図３）。支持体２１は板状の部材であることが好ましい。また、支持体２１は、ここではステンレス鋼（例えばＳＵＳ４３０）から成るものとする。

【0013】

図２（ａ）において、支持体２１の上面に設置された複数の外部端子１２のそれぞれの下面側（支持体２１の上面に接する部分）には、金めっき１２Ｍが施されている。複数の外部端子１２のそれぞれは、上端に鍔部１２Ｔを有している。鍔部１２Ｔは外部端子１２の下面（支持体２１に接する面）よりも大きい外形を有している。

【0014】

複数の外部端子１２を支持体２１の上面に設置するには、先ず、支持体２１の上面にレジストを塗布し、外部端子１２を設置しようとする箇所へ開口を設ける。係る開口は、露光、現像などの処理を行って形成することができる。そして、レジストで覆われていない支持体２１の表面（露出領域）に金めっきを施したうえで、開口内でニッケルを成長させる。開口内で成長したニッケルはレジストの上面で広がり、鍔部１２Ｔが形成される。その後レジストを除去すれば、支持体２１の上面に、下面側に金めっき１２Ｍが施され、支持体２１に接する面よりも大きい外形の鍔部１２Ｔを有した複数の外部端子１２が設置された状態となる。

【0015】

支持体２１の上面に複数の外部端子１２を設置したら、図示しない第１のコンプレッションモールド成形装置を用いて、支持体２１の上面に熱硬化性樹脂によるモールドを施すことにより、複数の外部端子１２を保持する下部外郭体２２を形成する（図２（ｂ）および図４。第１のモールド工程）。支持体２１の上面に下部外郭体２２が形成されるとき、加熱されて流動状態となった熱硬化性樹脂は各外部端子１２の鍔部１２Ｔの下側に流入し、その状態で熱硬化される。このため熱硬化性樹脂が熱硬化した後は、各外部端子１２の鍔部１２Ｔは下部外郭体２２によって上下が挟まれた状態となる（図２（ｂ））。

【0016】

支持体２１の上面に下部外郭体２２が形成されたら、図示しないレーザービア加工装置によって、下部外郭体２２にレーザービア加工を施してビアホール２３を形成する（図２（ｃ）および図５）。ビアホール形成工程）。これにより各外部端子１２の上面は上方に露出した状態となる。

【0017】

各外部端子１２を上方に露出させるビアホール２３を形成したら、図示しない銅スパッタ装置を用いて、下部外郭体２２の上面に銅スパッタを施す（図６（ａ）。銅スパッタ工程）。これにより下部外郭体２２の上面（外部端子１２の上面を含む）に銅スパッタ膜２４Ｓが形成される。

【0018】

銅スパッタ工程によって下部外郭体２２の上面に銅スパッタ膜２４Ｓが形成されたら、図示しない銅めっき装置を用いて、銅スパッタ膜２４Ｓの上面に銅めっき２４Ｍを施す（（図６（ｂ）。銅めっき工程）。銅めっき工程によって銅スパッタ膜２４Ｓの上面に銅めっき２４Ｍが施されたら、図示しないレジスト塗布装置によるレジスト２５の塗布とレジスト露光装置による露光後、現像することによって、ビアホール２３の内部およびビアホール２３の周辺を含む領域にレジスト２５を形成する（（図６（ｃ）。レジスト形成工程）。

【0019】

レジスト形成工程によってビアホール２３の内部およびビアホール２３の周辺を含む領域にレジスト２５を形成したら、図示しないエッチング装置を用いて、銅スパッタ膜２４Ｓと銅めっき２４Ｍをエッチングする（図７（ａ）。エッチング工程）。これによりビアホール２３の内部およびビアホール２３の周辺を含む領域を除き、銅スパッタ膜２４Ｓと銅めっき２４Ｍが除去される。

【0020】

エッチング工程で銅スパッタ膜２４Ｓと銅めっき２４Ｍを除去したら、図示しないレジスト洗浄装置によって、レジスト２５を除去（洗浄）する（図７（ｂ））。レジスト除去工程）。これにより外部端子１２の上面、ビアホール２３の内壁およびビアホール２３の周辺部に、銅スパッタ膜２４Ｓの上面に銅めっき２４Ｍの膜が積層された銅薄膜層が形成された状態となる。

【0021】

なお、ここでは銅薄膜を形成する工法として、銅スパッタ工程→銅めっき工程→レジスト形成工程→エッチング工程→レジスト除去工程の手順によるエッチング配線工法を例示したが、その他の工法を用いてもよい。例えば、従来知られたアディティブ配線工法（銅スパッタ工程→レジスト塗布・開口工程→アディティブ銅めっき工程→レジスト除去工程→銅スパッタ膜エッチング工程の手順）によって銅薄膜層を形成するのであってもよい。

【0022】

外部端子１２の上面、ビアホール２３の内壁およびビアホール２３の周辺部に銅薄膜層が形成されたら、従来知られた工法により、下部外郭体２２の上面に、複数の外部端子１２と電気的に繋がる再配線層１３を形成する（図８および図９。再配線層形成工程）。再配線層１３の上部には半導体素子１４をマウントするためのマウント領域２６と、マウント領域２６にマウントされた半導体素子１４と電気的に接続される複数の内部端子２７が形成される。

【0023】

再配線層形成工程では、各内部端子２７の上面にめっき（図示せず）が施される。このめっきは、内部端子２７の表面に施されたニッケルめっきと、ニッケルめっきの表面に施された金めっきから成る。係るめっきは、マウント領域２６に施しても良い。

【0024】

この再配線層形成工程の終了時点までに製造された半導体パッケージ１の一部は半導体パッケージ１のベース部分をなすものであり、金属材料から成る支持体２１と、支持体２１の上面に設置された複数の外部端子１２と、熱硬化性樹脂から形成されて支持体２１の上面に設置された複数の外部端子１２を保持する下部外郭体２２と、下部外郭体２２の上面に複数の外部端子１２のそれぞれと電気的に繋がる再配線層１３とを備えている。この半導体パッケージ１のベース部分を以下、「ベース基板１Ｂ」と称する。ベース基板１Ｂは、従来知られたサブストレート付き半導体パッケージの製造工程におけるサブストレートに相当する。

【0025】

再配線層形成工程によって、下部外郭体２２の上面に再配線層１３が形成され（ベース基板１Ｂが製造され）たら、再配線層１３に半導体素子１４をマウントするとともに半導体素子１４を再配線層１３に電気的に接続する半導体素子接続工程を行う。半導体素子接続工程は、ここでは、半導体素子マウント工程（図１０（ａ）および図１１）と、半導体素子マウント工程の後に行うワイヤボンディング工程（図１０（ｂ）および図１２）から成る。半導体マウント工程では、図示しないマウンタ装置によって、再配線層１３の上面に半導体素子１４をマウントする。ワイヤボンディング工程では、図示しないワイヤボンディング装置によって、半導体素子１４側の端子と内部端子２７とをワイヤ２８で接続する。

【0026】

半導体素子接続工程が終了したら、図示しない第２のコンプレッションモールド成形装置を用いて、下部外郭体２２の上面に熱硬化性樹脂によるモールドを施して上部外郭体２９を形成する。これにより、下部外郭体２２と上部外郭体２９とから成る外郭体１１が形成され、この外郭体１１によって、再配線層１３および半導体素子１４が封止される（図１０（ｃ）および図１３。第２のモールド工程）。この第２のモールド工程で使用する熱硬化性樹脂は、第１のモールド工程で下部外郭体２２を形成したときに用いた熱硬化性樹脂と同一（同一種類）のものとする。これにより外郭体１１は、その全体が同じ材料（熱硬化性樹脂）から成るものとなる。すなわち外郭体１１は、外部端子１２を封止する下部外郭体２２と、再配線層１３と半導体素子１４を封止する上部外郭体２９とを含み、下部外郭体２２と上部外郭体２９は同一の樹脂から形成されている。本明細書において、同一の樹脂とは、物性が同等の樹脂を含む。

【0027】

外郭体１１が形成されたら、外郭体１１の下面から支持体２１を引き剥して除去する（図１０（ｄ）。支持体除去工程）。これにより外郭体１１の下面（下部外郭体２２の下面）に複数の外部端子１２のそれぞれが露出する（図１４（ａ），（ｂ）。ここで、前述したように、第１のモールド工程で支持体２１の上面に下部外郭体２２が形成されるとき、熱硬化性樹脂は支持体２１の上面に設置された各外部端子１２の鍔部１２Ｔの下側に流入して硬化するので、鍔部１２Ｔは下部外郭体２２によって上下が挟まれた状態になっている。このため外郭体１１から支持体２１を引き剥すとき、鍔部１２Ｔは抜止めとして作用し、外部端子１２が外郭体１１（下部外郭体２２）から抜け出ることが防止される。

【0028】

支持体除去工程が終了したら、図示しないバンプ形成装置によって、外郭体１１の下面に露出した状態となっている複数の外部端子１２のそれぞれにバンプ１５を形成する（図１０（ｅ）および図１５（ａ），（ｂ）。バンプ形成工程）。これにより、再配線層１３と半導体素子１４を封止した外郭体１１の下面にバンプ１５を備えた半導体パッケージ１が完成する（図１）。

【0029】

この半導体パッケージ１は、図１５（ａ），（ｂ）から分かるように、半導体素子１４の（マウント領域２６の）下方の外側（周囲）の領域だけでなく、半導体素子１４の下方の内側の領域内にも外部端子１２が設けられており、外部端子１２が極めて高密度に配置された構成となっている。これは、本実施の形態における半導体パッケージ１が、再配線層１３とこれに繋がるバンプ１５を有するものであることに加え、再配線層１３を形成する前に、支持体２１の上面にバンプ１５が形成される外部端子１２を設置する工程（外部端子設置工程）およびその外部端子１２を保持する下部外郭体２２を製造する工程（第１のモールド工程）とを有していることによって実現されている。

【0030】

上述の実施の形態では、便宜上、１枚の支持体２１上にひとつの半導体パッケージ１が製造されるように説明したが、実際には、１枚の支持体２１上に複数の半導体パッケージ１がマトリクス状に製造される。そして、外郭体１１から支持体２１が除去されて各外部端子１２にバンプ１５が形成された後、個々の半導体パッケージ１に切り出される。

【0031】

図１６（ａ）～（ｅ）は本実施の形態における半導体パッケージ製造方法の変形例を示している。この変形例では、半導体素子１４はフリップチップタイプのものであり、ベース基板１Ｂの上面（再配線層１３の上面）に設けられた内部端子２７に接合される複数の接合用バンプ１４Ｂを下面に備えた構成となっている。この変形例では、上述の実施の形態における半導体素子接続工程において、半導体素子１４の再配線層１３に対するマウントと電気的な接続とが同時に行われる（図１６（ａ）→図１６（ｂ））。半導体素子接続工程の後、第２のモールド工程と（図１６（ｃ））、支持体除去工程を行い（図１６（ｄ））、次いでバンプ形成工程を行えば（図１６（ｅ））、半導体パッケージ１が製造される。

【0032】

以上説明したように、本実施の形態（変形例を含む）における半導体パッケージ１の製造方法によれば、再配線層１３と半導体素子１４を封止した外郭体１１の全体が同一（同一種類）の樹脂（本実施の形態では熱硬化性樹脂）から形成された半導体パッケージ１が製造される。このような半導体パッケージ１では、外郭体１１の上下面における熱膨脹率に差がなく、熱による反り変形が生じにくいため、基板に実装された後に熱変化を受けた場合であっても、バンプ１５が基板から剥がれてしまう不良が発生しにくい。また、外郭体１１はその下面にバンプ１５が形成される直前まで金属材料から成る硬質の支持体２１によって保持されるので加工がし易く、最終的な半導体パッケージ１のサイズを極薄型にすることが可能である。

【0033】

また、本実施の形態における半導体パッケージ１の製造方法により製造された半導体パッケージ１では、前述したように、各外部端子１２は鍔部１２Ｔが抜止めとして作用して、外部端子１２が外郭体１１（下部外郭体２２）から抜け出ることが防止されるので、バンプ１５が形成された後も、外部端子１２が外郭体１１（下部外郭体２２）から下方に抜け出てしまうことがない。このため外郭体１１からバンプ１５が脱落しにくく、構造信頼性の高い半導体パッケージ１を得ることができる。

【0034】

また、本実施の形態における半導体パッケージ１の製造方法では、前述したように、複数の外部端子１２の少なくとも一部が半導体素子１４の下方（マウント領域２６の下方）の領域内に位置するようにすることができる。このため、外部端子１２が高密度に配置された半導体パッケージ１を製造することができる。

【0035】

また、半導体パッケージ１の製造過程において製造されるベース基板１Ｂは、サブストレート付き半導体パッケージに用いられるサブストレートのように独立して市場を流通させることが可能である。すなわちベース基板１Ｂを購入した者が、その後の工程（前述の半導体素接続工程、第２のモールド工程、支持体除去工程およびバンプ形成工程）を行うことにより、本実施の形態における半導体パッケージ１を製造することができる。本実施の形態におけるベース基板１Ｂは、その全体が金属材料から成る支持体２１によって保持されているので、流通時においてもその形状を安定的に維持することができる。

【0036】

これまで本発明の実施の形態について説明してきたが、本発明は上述したものに限定されず、種々の変形等が可能である。例えば、上述の実施の形態では、支持体２１は、ステンレス鋼（例えばＳＵＳ４３０）から成るものとしていたが、これは一例であり、その他の金属材料（例えば銅）から成っていてもよい。特に、支持体２１を銅から成る板材とした場合、支持体除去工程では、外郭体１１の下面から引き剥して除去する方法のほか、溶解して除去する方法を採用することもできる。また、上述の実施の形態で示したバンプ１５の数や配置、再配線層１３にマウントされる半導体素子１４の個数等は一例に過ぎず、図示したものに限定されるものではない。

【産業上の利用可能性】

【0037】

熱による外郭体の反り変形を防止できる半導体パッケージの製造方法および半導体パッケージを提供する。

【符号の説明】

【0038】

１ 半導体パッケージ
１Ｂ ベース基板
１１ 外郭体
１２ 外部端子
１３ 再配線層
１４ 半導体素子
１５ バンプ
２１ 支持体
２２ 下部外郭体
２６ マウント領域
２９ 上部外郭体

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】