特許 7323422 伝送システム、伝送装置、及びクロック同期方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-07-31

(45)【発行日】2023-08-08

(54)【発明の名称】伝送システム、伝送装置、及びクロック同期方法

(51)【国際特許分類】

   H04L 7/00 20060101AFI20230801BHJP

【ＦＩ】

H04L7/00 160

【請求項の数】 6

(21)【出願番号】P 2019191856

(22)【出願日】2019-10-21

(65)【公開番号】P2021068968

(43)【公開日】2021-04-30

【審査請求日】2022-06-29

(73)【特許権者】

【識別番号】000005223

【氏名又は名称】富士通株式会社

(73)【特許権者】

【識別番号】399035766

【氏名又は名称】エヌ・ティ・ティ・コミュニケーションズ株式会社

(74)【代理人】

【識別番号】100087480

【弁理士】

【氏名又は名称】片山 修平

(72)【発明者】

【氏名】相谷 昌紀

(72)【発明者】

【氏名】滝澤 雄二

(72)【発明者】

【氏名】安藤 雅

(72)【発明者】

【氏名】湯澤 慶輝

【審査官】阿部 弘

(56)【参考文献】

【文献】特開２０１４－２１６７０６（ＪＰ，Ａ）

【文献】特開２０１１－１７２００１（ＪＰ，Ａ）

【文献】特開２０１３－１８３２７１（ＪＰ，Ａ）

【文献】特開２００７－０１３９５０（ＪＰ，Ａ）

【文献】特開２００５－３１８０１４（ＪＰ，Ａ）

【文献】米国特許第０５４４６４１６（ＵＳ，Ａ）

【文献】特開２０１５－０５２５６０（ＪＰ，Ａ）

【文献】特開２０００－０７８１２１（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０４Ｌ ７／００

(57)【特許請求の範囲】

【請求項1】

データ信号からパケットを生成して送信する第１伝送装置と、
前記パケットを受信して前記パケットから前記データ信号を再生する第２伝送装置とを有し、
前記第１伝送装置は、
前記データ信号から入力データクロック信号を抽出する抽出部と、
前記入力データクロック信号を逓倍することにより逓倍クロック信号を生成する逓倍部と、
前記入力データクロック信号の位相として、前記逓倍クロック信号のパルスをカウントする第１カウンタと、
第１装置クロック信号を生成する第１生成部と、
前記入力データクロック信号を分周することにより分周クロック信号を生成する分周部と、
前記分周クロック信号の周期の間、前記第１装置クロック信号のパルスをカウントすることにより、前記入力データクロック信号の第１周波数を測定する第１測定部と、
前記パケットが送信されるとき、前記逓倍クロック信号のパルスのカウント値、及び前記第１装置クロック信号のパルスのカウント値を前記パケットに付与する付与部とを有し、
前記第２伝送装置は、
前記パケットから、前記逓倍クロック信号のパルスのカウント値、及び前記第１装置クロック信号のパルスのカウント値を取得する取得部と、
出力データクロック信号を生成する第２生成部と、
前記パケットから再生された前記データ信号を前記出力データクロック信号に同期して出力する出力部と、
前記逓倍クロック信号のパルスのカウント値、及び前記第１装置クロック信号のパルスのカウント値に基づき前記出力データクロック信号の周波数を制御する制御部とを有することを特徴とする伝送システム。

【請求項2】

前記第２伝送装置は、
前記出力データクロック信号の位相として、前記出力データクロック信号のパルスをカウントする第２カウンタと、
第２装置クロック信号を生成する第３生成部と、
前記出力データクロック信号の周期の間、前記第２装置クロック信号のパルスをカウントすることにより、前記出力データクロック信号の第２周波数を測定する第２測定部とを有し、
前記制御部は、
前記第２周波数を、前記逓倍クロック信号のパルスのカウント値と、前記パケットが受信されたときの前記出力データクロック信号のパルスのカウント値との比較結果に応じた目標値に近づけるように制御し、
前記第１装置クロック信号のパルスのカウント値から得られる前記第１周波数と、前記第２周波数との差分に基づき前記目標値の範囲を制限することを特徴とする請求項１に記載の伝送システム。

【請求項3】

前記制御部は、前記第１周波数と前記第２周波数の差分が、前記第１装置クロック信号及び前記第２装置クロック信号の各精度に基づく測定誤差の範囲を超える場合、前記目標値の範囲を制限することを特徴とする請求項２に記載の伝送システム。

【請求項4】

前記制御部は、前記目標値の範囲から、前記第１装置クロック信号及び前記第２装置クロック信号の各精度に基づく測定誤差が異常と判断される範囲を除くことを特徴とする請求項３に記載の伝送システム。

【請求項5】

データ信号からパケットを生成し、前記パケットから前記データ信号を再生する他の伝送装置に送信する伝送装置において、
前記データ信号から入力データクロック信号を抽出する抽出部と、
前記入力データクロック信号を逓倍することにより逓倍クロック信号を生成する逓倍部と、
前記入力データクロック信号の位相として、前記逓倍クロック信号のパルスをカウントするカウンタと、
第１装置クロック信号を生成する生成部と、
前記入力データクロック信号を分周することにより分周クロック信号を生成する分周部と、
前記分周クロック信号の周期の間、前記第１装置クロック信号のパルスをカウントすることにより、前記入力データクロック信号の第１周波数を測定する測定部と、
前記パケットが送信されるとき、前記逓倍クロック信号のパルスのカウント値、及び前記第１装置クロック信号のパルスのカウント値を前記パケットに付与する付与部とを有することを特徴とする伝送装置。

【請求項6】

データ信号からパケットを生成して送信する第１伝送装置と、前記パケットを受信して前記パケットから前記データ信号を再生する第２伝送装置との間のクロック同期方法において、
前記第１伝送装置は、
前記データ信号から入力データクロック信号を抽出し、
前記入力データクロック信号を逓倍することにより逓倍クロック信号を生成し、
前記入力データクロック信号の位相として、前記逓倍クロック信号のパルスをカウントし、
第１装置クロック信号を生成し、
前記入力データクロック信号を分周することにより分周クロック信号を生成し、
前記分周クロック信号の周期の間、前記第１装置クロック信号のパルスをカウントすることにより、前記入力データクロック信号の第１周波数を測定し、
前記パケットが送信されるとき、前記逓倍クロック信号のパルスのカウント値、及び前記第１装置クロック信号のパルスのカウント値を前記パケットに付与し、
前記第２伝送装置は、
前記パケットから、前記逓倍クロック信号のパルスのカウント値、及び前記第１装置クロック信号のパルスのカウント値を取得し、
出力データクロック信号を生成し、
前記パケットから再生された前記データ信号を前記出力データクロック信号に同期して出力し、
前記逓倍クロック信号のパルスのカウント値、及び前記第１装置クロック信号のパルスのカウント値に基づき前記出力データクロック信号の周波数を制御することを特徴とするクロック同期方法。

【発明の詳細な説明】

【技術分野】

【0001】

本件は、伝送システム、伝送装置、及びクロック同期方法に関する。

【背景技術】

【0002】

例えばストリーミング配信されるような音声及び映像などのデータ信号は、パケット化されて一定の伝送速度で経路上の各ノード間を伝送される。送信側ノード及び受信側ノードの各伝送装置の間では、データ信号を伝送するためのクロック信号の周波数が同期しなければ、データ信号の遅延及び出力停止が生じてストリーミング配信サービスの品質が低下するおそれがある。

【0003】

このため、例えば専用回線などの同期ネットワークの場合、各ノードの伝送装置には、信号伝送に用いる高精度のリファレンスクロックが供給されるが、専用回線はコストが高いため、近年では比較的安価で汎用性の高いイーサネット回線などの非同期ネットワークが用いられる。非同期ネットワークの場合、各ノードの伝送装置はＰＴＰ（Precision Time Protocol）やＳｙｎｃ－Ｅなどの手段、あるいはノードまたは拠点ごとにＧＰＳ（Global Positioning System）クロックやセシウムクロックなどを設けることで、高精度のリファレンスクロックへの同期を得ることができる。

【0004】

しかし、非同期ネットワークを用いる場合でも高精度のリファレンスクロックを用いるとネットワークや装置のコスト等が増加する。このため、各ノードの伝送装置は、リファレンスクロックを用いずに、例えばデータ信号から抽出したクロック信号のカウント値を用いて位相同期制御を行う（例えば特許文献１を参照）。位相同期制御によると、データ信号の遅延時間が伝送路の状態に応じて変動しても、クロック信号の周波数はその変動に追従することができる。

【先行技術文献】

【特許文献】

【0005】

【文献】特開２０００－１７４７４２号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかし、クロック信号の周波数は、データ信号の入力元装置の状態によって大きく変化する場合がある。この場合、送信側ノード及び受信側ノードの各伝送装置におけるクロック信号の周波数に誤差が生じ、位相同期制御によって周波数の誤差を迅速に収束させてクロック信号の周波数を同期させることが難しい。このため、送信側ノードの伝送装置に対するデータ信号の入力レートと、受信側ノードの伝送装置からのデータ信号の出力レートとの間には誤差が生ずる。

【0007】

これに対し、各ノードの伝送装置に、レート差を十分に吸収できる程度のパケット量を格納するバッファを設けることもできるが、バッファ量が増加するほど、伝送装置内のパケットの滞留時間が延びるため、データ信号の遅延時間が増加するおそれがある。

【0008】

本件は、伝送装置間のクロック周波数の同期性能を向上させることができる伝送システム、伝送装置、及びクロック同期方法を提供することを目的とする。

【課題を解決するための手段】

【0009】

１つの態様では、伝送システムは、データ信号からパケットを生成して送信する第１伝送装置と、前記パケットを受信して前記パケットから前記データ信号を再生する第２伝送装置とを有し、前記第１伝送装置は、前記データ信号から入力データクロック信号を抽出する抽出部と、前記入力データクロック信号を逓倍することにより逓倍クロック信号を生成する逓倍部と、前記入力データクロック信号の位相として、前記逓倍クロック信号のパルスをカウントする第１カウンタと、第１装置クロック信号を生成する第１生成部と、前記入力データクロック信号を分周することにより分周クロック信号を生成する分周部と、前記分周クロック信号の周期の間、前記第１装置クロック信号のパルスをカウントすることにより、前記入力データクロック信号の第１周波数を測定する第１測定部と、前記パケットが送信されるとき、前記逓倍クロック信号のパルスのカウント値、及び前記第１装置クロック信号のパルスのカウント値を前記パケットに付与する付与部とを有し、前記第２伝送装置は、前記パケットから、前記逓倍クロック信号のパルスのカウント値、及び前記第１装置クロック信号のパルスのカウント値を取得する取得部と、出力データクロック信号を生成する第２生成部と、前記パケットから再生された前記データ信号を前記出力データクロック信号に同期して出力する出力部と、前記逓倍クロック信号のパルスのカウント値、及び前記第１装置クロック信号のパルスのカウント値に基づき前記出力データクロック信号の周波数を制御する制御部とを有する。

【0010】

１つの態様では、伝送装置は、データ信号からパケットを生成し、前記パケットから前記データ信号を再生する他の伝送装置に送信する伝送装置において、前記データ信号から入力データクロック信号を抽出する抽出部と、前記入力データクロック信号を逓倍することにより逓倍クロック信号を生成する逓倍部と、前記入力データクロック信号の位相として、前記逓倍クロック信号のパルスをカウントするカウンタと、第１装置クロック信号を生成する生成部と、前記入力データクロック信号を分周することにより分周クロック信号を生成する分周部と、前記分周クロック信号の周期の間、前記第１装置クロック信号のパルスをカウントすることにより、前記入力データクロック信号の第１周波数を測定する測定部と、前記パケットが送信されるとき、前記逓倍クロック信号のパルスのカウント値、及び前記第１装置クロック信号のパルスのカウント値を前記パケットに付与する付与部とを有する。

【0011】

１つの態様では、クロック同期方法は、データ信号からパケットを生成して送信する第１伝送装置と、前記パケットを受信して前記パケットから前記データ信号を再生する第２伝送装置との間のクロック同期方法において、前記第１伝送装置は、前記データ信号から入力データクロック信号を抽出し、前記入力データクロック信号を逓倍することにより逓倍クロック信号を生成し、前記入力データクロック信号の位相として、前記逓倍クロック信号のパルスをカウントし、第１装置クロック信号を生成し、前記入力データクロック信号を分周することにより分周クロック信号を生成し、前記分周クロック信号の周期の間、前記第１装置クロック信号のパルスをカウントすることにより、前記入力データクロック信号の第１周波数を測定し、前記パケットが送信されるとき、前記逓倍クロック信号のパルスのカウント値、及び前記第１装置クロック信号のパルスのカウント値を前記パケットに付与し、前記第２伝送装置は、前記パケットから、前記逓倍クロック信号のパルスのカウント値、及び前記第１装置クロック信号のパルスのカウント値を取得し、出力データクロック信号を生成し、前記パケットから再生された前記データ信号を前記出力データクロック信号に同期して出力し、前記逓倍クロック信号のパルスのカウント値、及び前記第１装置クロック信号のパルスのカウント値に基づき前記出力データクロック信号の周波数を制御する方法である。

【発明の効果】

【0012】

１つの側面として、伝送装置間のクロック周波数の同期性能を向上させることができる。

【図面の簡単な説明】

【0013】

【図1】非同期ネットワークの一例を示す構成図である。

【図2】伝送システムの一例を示す構成図である。

【図3】パケットにタイムスタンプを付与する処理の一例を示すタイムチャートである。

【図4】出力データクロック信号の周波数を目標値に近づける制御の一例を示すタイムチャートである。

【図5】パケット送信処理の一例を示すフローチャートである。

【図6】出力データクロック信号の周波数の制御処理の一例を示すフローチャートである。

【図7】目標値の決定処理の一例を示すフローチャートである。

【図8】入力データクロック信号及び出力データクロック信号の各周波数の時刻に対する変化の例を示す図である。

【発明を実施するための形態】

【0014】

図１は、非同期ネットワークの一例を示す構成図である。非同期ネットワークは、一例としてデータ伝送サービスに用いられる。データ伝送サービスの設備としては、例えば送信所９０及び受信所９１が設けられる。

【0015】

送信所９０及び受信所９１には、それぞれ、１台以上の伝送装置１が設けられる。伝送装置１は、デジタルデータをデータ信号に収容して伝送する。送信所９０及び受信所９１の間の伝送路では、データ信号はパケット化されて伝送される。

【0016】

データ信号は、送信所９０から受信所９１に伝送され、受信所９１の出力側に接続される機器（不図示）に伝送される。

【0017】

非同期ネットワークには、伝送装置１に供給される共通のリファレンスクロックの設備が設けられていない。このため、送信所９０及び受信所９１の伝送装置１の間でデータ信号を伝送するクロック信号の周波数同期が確立される。

【0018】

周波数同期が確立されない場合、例えば、送信所９０の伝送装置１のクロック信号の周波数が受信所９１の伝送装置１のクロック信号の周波数より高い場合、送信所９０の伝送装置１に対するデータ信号の入力レートが受信所９１の伝送装置１からの出力レートより高くなるため、受信所９１の伝送装置１内でデータ信号の損失が発生する。また、送信所９０の伝送装置１のクロック信号の周波数が受信所９１の伝送装置１のクロック信号の周波数より低い場合、送信所９０の伝送装置１に対するデータ信号の入力レートが受信所９１の伝送装置１からの出力レートより低くなるため、データ信号の出力が中断してしまう。

【0019】

これに対し、伝送装置１内にレート差を十分に吸収できる程度のパケット量を格納するバッファを設けることもできる。しかし、バッファ量が増加するほど、伝送装置１内のパケットの滞留時間が延びるため、データ信号の遅延時間が増加するおそれがある。特にストリーミング配信の場合、データ信号の遅延時間の増加によりサービス品質が低下するおそれがある。

【0020】

そこで、送信所９０の伝送装置１は、入力されたデータ信号から抽出されたクロック信号の位相及び周波数を示す各カウント値をパケットごとに付与して受信所９１の伝送装置１に送信する。受信所９１の伝送装置１は、データ信号を出力するためのクロック信号の周波数を各カウント値に基づき制御する。周波数同期の併用により、送信所９０の伝送装置１と受信所９１の伝送装置１の間のクロック信号の周波数の同期性能が、位相同期制御だけを行う場合より向上する。

【0021】

図２は、伝送システムの一例を示す構成図である。伝送システムは、ＬＡＮ（Local Area Network）ケーブルや光ファイバなどの伝送路９を介して互いに接続された送信ユニット２及び受信ユニット３を含む。送信ユニット２は、第１伝送装置の一例であり、送信所９０の伝送装置１に設けられる。受信ユニット３は、第２伝送装置の一例であり、受信所９１の伝送装置１に設けられる。なお、伝送装置１には、送信ユニット２及び受信ユニット３以外のユニットを適宜設けてもよい。

【0022】

送信ユニット２は、入力されたデータ信号Ｓから入力データクロック信号ＣＬＫｓを抽出する。送信ユニット２は、入力データクロック信号ＣＬＫｓの位相に関するカウント値としてタイムスタンプＴＳ＃１を生成し、入力データクロック信号ＣＬＫｓの周波数に関するカウント値としてタイムスタンプＴＳ＃２を生成する。送信ユニット２は、データ信号Ｓからパケット（ＰＫＴ）を生成し、パケットの送信時にタイムスタンプＴＳ＃１，ＴＳ＃２をパケットに付与する。

【0023】

受信ユニット３は、送信ユニット２からパケットを受信して、パケットからタイムスタンプＴＳ＃１，ＴＳ＃２を取得し、タイムスタンプＴＳ＃１，ＴＳ＃２に基づき出力データクロック信号ＣＬＫｒの周波数Ｆｒを制御する。受信ユニット３は、パケットからデータ信号Ｓを再生し、出力データクロック信号ＣＬＫｒに同期して出力する。以下に送信ユニット２及び受信ユニット３の構成を述べる。

【0024】

送信ユニット２は、データ書込み部２０、バッファ（ＢＵＦＦ）２１、送信部２２、クロック（ＣＬＫ）抽出部２３、タイムスタンプ（ＴＳ）付与部２４、位相タイムスタンプ生成部２５、周波数タイムスタンプ生成部２６、及び送信装置クロック源２７を有する。データ書込み部２０、送信部２２、ＣＬＫ抽出部２３、ＴＳ付与部２４、位相タイムスタンプ生成部２５、周波数タイムスタンプ生成部２６は、例えばＦＰＧＡやＡＳＩＣなどの回路により形成される。

【0025】

データ信号Ｓは、不図示の他の機器からデータ書込み部２０及びＣＬＫ抽出部２３に入力される。データ信号Ｓは、連続的なデジタル信号であり、音声データや映像データなどが収容されている。

【0026】

データ書込み部２０はデータ信号Ｓをバッファ２１に書き込む。バッファ２１は、例えばメモリに割り当てられた映像データや音声データの格納空間である。

【0027】

送信部２２は、例えばバッファ２１に１個のパケットのペイロード分のデータが蓄積されたとき、バッファ２１からデータを読み出してヘッダを付与することによりパケットＰＫＴを生成して伝送路９に出力する。パケットＰＫＴとしては、例えばＩＰ（Internet Protocol）パケットが挙げられるが、これに限定されない。

【0028】

送信部２２は、例えばパケットＰＫＴの電気信号を光信号に変換するための光源及び光変調器などを有してもよい。電気信号や光信号は伝送路９から受信ユニット３に入力される。

【0029】

ＣＬＫ抽出部２３は、データ信号Ｓから入力データクロック信号ＣＬＫｓを抽出する。ＣＬＫ抽出部２３は、例えばＰＬＬ（Phase Locked Loop）回路などを備える。ＣＬＫ抽出部２３は、入力データクロック信号ＣＬＫｓを位相タイムスタンプ生成部２５及び周波数タイムスタンプ生成部２６に出力する。

【0030】

位相タイムスタンプ生成部２５は、逓倍回路２５０及びクロック（ＣＬＫ）カウンタ２５１を有する。逓倍回路２５０は、逓倍部の一例であり、入力データクロック信号ＣＬＫｓを逓倍することにより逓倍クロック信号ＣＬＫｓａを生成する。逓倍回路２５０は、逓倍クロック信号ＣＬＫｓａをＣＬＫカウンタ２５１に出力する。

【0031】

ＣＬＫカウンタ２５１は、第１カウンタの一例であり、入力データクロック信号ＣＬＫｓに同期してカウント値Ｎａをカウントする。例えばＣＬＫカウンタ２５１は、逓倍クロック信号ＣＬＫｓａのパルスが入力されるたびにカウント値Ｎａを１つ増加させる。これにより、ＣＬＫカウンタ２５１は、逓倍クロック信号ＣＬＫｓａの周期を単位として入力データクロック信号ＣＬＫｓの位相をカウント値Ｎａにより検出することができる。

【0032】

カウント値Ｎａは、入力データクロック信号ＣＬＫｓの位相を示すタイムスタンプＴＳ＃１として用いられる。ＣＬＫカウンタ２５１は、カウント値ＮａをＴＳ付与部２４に出力する。

【0033】

周波数タイムスタンプ生成部２６は、分周回路２６０及び周波数測定部２６１を有する。分周回路２６０は、分周部の一例であり、入力データクロック信号ＣＬＫｓをｎ分周（ｎ：２以上の整数）することにより分周クロック信号ＣＬＫｓｂを生成する。分周回路２６０は、分周クロック信号ＣＬＫｓｂを周波数測定部２６１に出力する。

【0034】

周波数測定部２６１は、第１測定部の一例であり、入力データクロック信号ＣＬＫｓの周波数Ｆｓを、送信装置クロック信号ＣＬＫ１ｄに同期してカウント値Ｎｂをカウントすることにより測定する。

【0035】

送信装置クロック源２７は、第１生成部の一例であり、送信装置クロック信号ＣＬＫ１ｄを生成して周波数測定部２６１に出力する。送信装置クロック源２７としては、例えば発振周波数が固定された水晶発振器が挙げられる。なお、入力データクロック信号ＣＬＫｓの周波数Ｆｓは第１周波数の一例であり、送信装置クロック信号ＣＬＫ１ｄは第１装置クロック信号の一例である。

【0036】

周波数測定部２６１は、分周クロック信号ＣＬＫｓｂの周期をカウント値Ｎｂとしてカウントすることにより入力データクロック信号ＣＬＫｓの周波数Ｆｓを測定する。このため、周波数測定部２６１は、入力データクロック信号ＣＬＫｓの周期をカウントする場合より高精度に周波数Ｆｓを測定することができる。

【0037】

周波数測定部２６１は、例えばカウンタ回路であり、送信装置クロック信号ＣＬＫ１ｄに同期してカウント値Ｎｂをカウントする。周波数測定部２６１は、分周クロック信号ＣＬＫｓｂの１周期ごとカウント値Ｎｂを保持し、分周クロック信号ＣＬＫｓｂの１周期の長さを示すカウント値ＮｂとしてＴＳ付与部２４に出力する。

【0038】

ＴＳ付与部２４は、付与部の一例であり、送信部２２からパケットが送信されるときのカウント値Ｎａ，ＮｂをタイムスタンプＴＳ＃１，ＴＳ＃２としてそれぞれパケットに付与する。送信部２２は、パケットを送信するタイミングを示す送信パルス信号ＰＬｓをＴＳ付与部２４に出力する。つまり、送信部２２は、パケット送信のタイミングをＴＳ付与部２４に通知する。

【0039】

ＴＳ付与部２４は、送信パルス信号ＰＬｓの入力時のカウント値Ｎａ，ＮｂをそれぞれタイムスタンプＴＳ＃１，ＴＳ＃２として送信部２２に出力する。送信部２２は、タイムスタンプＴＳ＃１，ＴＳ＃２をパケットのヘッダに挿入する。

【0040】

図３は、パケットにタイムスタンプＴＳ＃１，ＴＳ＃２を付与する処理の一例を示すタイムチャートである。

【0041】

符号Ｇａは、タイムスタンプＴＳ＃１の付与処理を示す。ＣＬＫカウンタ２５１は、逓倍クロック信号ＣＬＫｓａのパルスが入力されるたびにカウント値Ｎａを１つ増加させる。カウント値ＮａはＴＳ付与部２４に出力される。

【0042】

また、送信部２２は、例えば送信対象のパケットＰＫＴ＃１，＃２の先頭位置を示す送信パルス信号ＰＬｓをＴＳ付与部２４に出力する。なお、送信パルス信号ＰＬｓが示す位置に限定はなく、例えば送信パルス信号ＰＬｓはパケットＰＫＴ＃１，ＰＫＴ＃２の最後尾を示してもよい。

【0043】

ＴＳ付与部２４は、時刻ｔ２において送信パルス信号ＰＬｓが入力されると、時刻ｔ２のカウント値Ｎａ＝９をタイムスタンプＴＳ＃１としてパケットＰＫＴ＃１に付与する。また、ＴＳ付与部２４は、時刻ｔ４において送信パルス信号ＰＬｓが入力されると、時刻ｔ４のカウント値Ｎａ＝９０２をタイムスタンプＴＳ＃１としてパケットＰＫＴ＃２に付与する。

【0044】

このように、タイムスタンプＴＳ＃１は、パケットＰＫＴ＃１，ＰＫＴ＃２が送信されるときの逓倍クロック信号ＣＬＫｓａのカウント値Ｎａを示すため、パケットＰＫＴ＃１，ＰＫＴ＃２が送信される時刻ｔ２，ｔ４を基準とする入力データクロック信号ＣＬＫｓの位相に該当する。

【0045】

符号Ｇｂは、タイムスタンプＴＳ＃２の付与処理を示す。周波数測定部２６１は、送信装置クロック信号ＣＬＫ１ｄのパルスが入力されるたびにカウント値Ｎｂを１つ増加させる。周波数測定部２６１は、分周クロック信号ＣＬＫｓｂの１周期ごとにカウント値Ｎｂを保持して１にリセットする。周波数測定部２６１は、送信パルス信号ＰＬｓが入力されたとき、保持したカウント値Ｎｂ（保持値）をＴＳ付与部２４に出力する。

【0046】

周波数測定部２６１は、時刻ｔ１において分周クロック信号ＣＬＫｓｂの立下りエッジが入力されると、入力時のカウント値Ｎｂ＝１０３を保持した後、カウント値Ｎｂを１にリセットする。ＴＳ付与部２４は、時刻ｔ２（＞ｔ１）において送信パルス信号ＰＬｓが入力されると、時刻ｔ２のカウント値Ｎｂ＝１０３（保持値）をタイムスタンプＴＳ＃２としてパケットＰＫＴ＃１に付与する。

【0047】

また、周波数測定部２６１は、時刻ｔ３において分周クロック信号ＣＬＫｓｂの立下りエッジが入力されると、入力時のカウント値Ｎｂ＝１０２を保持した後、カウント値Ｎｂを１にリセットする。ＴＳ付与部２４は、時刻ｔ４（＞ｔ３）において送信パルス信号ＰＬｓが入力されると、時刻ｔ４のカウント値Ｎｂ＝１０２（保持値）をタイムスタンプＴＳ＃２としてパケットＰＫＴ＃２に付与する。

【0048】

このように、タイムスタンプＴＳ＃２は、パケットＰＫＴ＃１，ＰＫＴ＃２が送信されるときの分周クロック信号ＣＬＫｓｂの１周期分のカウンタ値Ｎｂを示すため、パケットＰＫＴ＃１，ＰＫＴ＃２が送信される時刻ｔ２，ｔ４を基準とする入力データクロック信号ＣＬＫｓの周波数Ｆｓに該当する。

【0049】

再び図２を参照すると、タイムスタンプＴＳ＃１，ＴＳ＃２が付与されたパケットは伝送路９から受信ユニット３に入力される。

【0050】

受信ユニット３は、受信部３０、バッファ（ＢＵＦＦ）３１、信号再生部３２、位相制御部３３、周波数比較部３４、及び受信装置クロック源３５を有する。受信部３０、信号再生部３２、位相制御部３３、周波数比較部３４は、例えばＦＰＧＡやＡＳＩＣなどの回路により形成される。

【0051】

受信部３０は、伝送路９から入力されるパケットを受信する。受信部３０は、例えば光信号を電気信号に変換してパケットを再生するための光源及び復調器を有してもよい。

【0052】

受信部３０は、パケットからヘッダを除去し、パケットのペイロードからデータを取り出してバッファ３１に格納する。バッファ３１は、例えばメモリに割り当てられた映像データや音声データの格納空間である。バッファ３１の容量は、例えば伝送路９内でのパケットの遅延時間の変動量、及び入力データクロック信号ＣＬＫｓと出力データクロック信号ＣＬＫｒの位相差に基づき設定される。

【0053】

信号再生部３２は、出力部の一例であり、パケットから再生されたデータ信号Ｓを出力データクロック信号ＣＬＫｒに同期して不図示の他のユニットに出力する。信号再生部３２は、出力データクロック信号ＣＬＫｒに従ってバッファ３１からデータを読み出すことによりデータ信号Ｓを再生する。データ信号Ｓは、出力データクロック信号ＣＬＫｒの周波数Ｆｒに従ったレートで出力される。

【0054】

また、受信部３０は、取得部の一例であり、パケットのヘッダからタイムスタンプＴＳ＃１，ＴＳ＃２を取得する。つまり、受信部３０は、各パケットが送信されたときのカウント値Ｎａ，Ｎｂを取得する。受信部３０は、タイムスタンプＴＳ＃１を受信パルス信号ＰＬｒとともに位相制御部３３に出力し、タイムスタンプＴＳ＃２を周波数比較部３４に出力する。

【0055】

位相制御部３３は、位相差算出部３３０、平滑化処理部３３１、目標値設定部３３２、電圧制御部３３３、ＶＣＯ（Voltage-Controlled Oscillator）３３４、及びクロック（ＣＬＫ）カウンタ３３５を有する。なお、これらの処理の一部は、ハードウェアに代えて、ＣＰＵ（Central Processing Unit）がメモリからプログラムを読み込むソフトウェア処理で実現されてもよい。

【0056】

ＶＣＯ３３４は、第２生成部の一例であり、電圧制御部３３３が制御する電圧Ｖｃに応じた周波数Ｆｒの出力データクロック信号ＣＬＫｒを生成する。出力データクロック信号ＣＬＫｒの周波数Ｆｒは、入力データクロック信号ＣＬＫｓの周波数Ｆｓに、位相制御部３３による位相制御の誤差Δｆを加えた数値となる。出力データクロック信号ＣＬＫｒはＣＬＫカウンタ３３５、信号再生部３２、及び周波数比較部３４に入力される。

【0057】

ＣＬＫカウンタ３３５は、第２カウンタの一例であり、出力データクロック信号ＣＬＫｒに同期してカウント値Ｎｒをカウントする。カウント値Ｎｒは、パケットが受信された時刻を基準とする出力データクロック信号ＣＬＫｒの位相に該当する。ＣＬＫカウンタ３３５はカウント値Ｎｒを位相差算出部３３０に出力する。

【0058】

位相差算出部３３０は、受信パルス信号ＰＬｒの入力に応じて、タイムスタンプＴＳ＃１のカウント値ＮａとＣＬＫカウンタ３３５のカウント値Ｎｒを比較する。つまり、位相差算出部３３０は、カウント値Ｎａと、パケットが受信されたときのカウント値Ｎｒとを比較する。受信パルス信号ＰＬｒは、パケットの先頭位置を示すが、これに限定されず、例えば最後尾を示してもよい。

【0059】

位相差算出部３３０は、各カウント値Ｎａ，Ｎｒの差分ΔＮを算出する。各カウント値Ｎａ，Ｎｒの差分ΔＮは、入力データクロック信号ＣＬＫｓと出力データクロック信号ＣＬＫｒの位相差を示す。差分ΔＮは平滑化処理部３３１に出力される。

【0060】

平滑化処理部３３１は差分ΔＮを平滑化する。これにより、伝送路９内のパケットの遅延時間の変動による出力データクロック信号ＣＬＫｒの周波数Ｆｒの制御への影響が抑制される。平滑化処理部３３１は、例えば差分ΔＮの時間平均または所定数のパケットごとの平均から平滑化差分ΔＮｍを算出する。平滑化差分ΔＮｍは目標値設定部３３２に出力される。

【0061】

目標値設定部３３２は、カウント値Ｎａ，Ｎｒの比較結果に応じて目標値Ｆｏを設定する。例えば目標値設定部３３２は、平滑化差分ΔＮｍに基づき出力データクロック信号ＣＬＫｒの周波数Ｆｒの目標値Ｆｏを設定する。目標値Ｆｏは電圧制御部３３３に入力される。

【0062】

電圧制御部３３３は、目標値Ｆｏに応じてＶＣＯ３３４の電圧Ｖｃを制御する。これにより、目標値設定部３３２及び電圧制御部３３３は、出力データクロック信号ＣＬＫｒの周波数Ｆｒを目標値Ｆｏに近づけるように制御する。

【0063】

図４は、出力データクロック信号ＣＬＫｒの周波数Ｆｒを目標値Ｆｏに近づける制御の一例を示すタイムチャートである。なお、本例では、差分ΔＮが平滑化差分ΔＮｍと同じ値であると仮定する。

【0064】

また、ＣＬＫカウンタ３３５は、出力データクロック信号ＣＬＫｒと同期してカウント値Ｎｒをカウントする。例えばＣＬＫカウンタ３３５は、出力データクロック信号ＣＬＫｒのパルスが入力されるたびにカウント値Ｎｒを１つ増加させる。

【0065】

位相差算出部３３０は、受信パルス信号ＰＬｒの入力に応じてパケットのヘッダからタイムスタンプＴＳ＃１を取得する。例えば位相差算出部３３０は、受信パルス信号ＰＬｒが入力された時刻ｔ５において、カウント値Ｎａ＝９を示すタイムスタンプＴＳ＃１を取得する。位相差算出部３３０は、時刻ｔ５のカウント値Ｎｒ＝１２と、タイムスタンプＴＳ＃１のカウント値Ｎａ＝９の差分ΔＮ＝－３（＝９－１２）を算出する。

【0066】

目標値設定部３３２は、差分ΔＮ＝－３に基づきカウント値Ｎｒがカウント値Ｎａより進んでいると判断し、出力データクロック信号ＣＬＫｒの周波数Ｆｒの目標値Ｆｏを所定の基準値より低い値に設定する。電圧制御部３３３は、目標値Ｆｏに応じた電圧ＶｃをＶＣＯ３３４に印加する。

【0067】

また、位相差算出部３３０は、受信パルス信号ＰＬｒが入力された時刻ｔ６において、カウント値Ｎａ＝９０２を示すタイムスタンプＴＳ＃１を取得する。位相差算出部３３０は、時刻ｔ６のカウント値Ｎｒ＝９０３と、タイムスタンプＴＳ＃１のカウント値Ｎａ＝９０２の差分ΔＮ＝－１（＝９０２－９０３）を算出する。

【0068】

目標値設定部３３２は、差分ΔＮ＝－１に基づきカウント値Ｎａに対するカウント値Ｎｒの進み具合が減ったと判断し、出力データクロック信号ＣＬＫｒの周波数Ｆｒの目標値Ｆｏを、前回の制御値（例えば－３０）より高い値（例えば－１０）に設定する。電圧制御部３３３は、目標値Ｆｏに応じた電圧ＶｃをＶＣＯ３３４に印加する。

【0069】

例えば目標値設定部３３２は、新たな平滑化差分ΔＮｍから前回の平滑化差分ΔＮｍを差し引いた値を周波数Ｆｒの制御量として算出する。電圧制御部３３３は、周波数Ｆｒが制御量だけ変化するように電圧Ｖｃを制御する。

【0070】

また、目標値設定部３３２は、ＰＩＤ（Proportional-Integral-Differential）制御により周波数Ｆｒの制御量を算出してもよい。この場合、目標値設定部３３２は、複数個の差分ΔＮの平均値から、Ｐ項（比例項）に用いる周波数Ｆｒの差分、Ｉ項（積分項）に用いる周波数Ｆｒの位相誤差、及びＤ項（微分項）に用いる周波数Ｆｒの変化速度をそれぞれ算出する。

【0071】

目標値設定部３３２は、Ｐ項、Ｉ項、及びＤ項と各々の係数の積の合計を周波数Ｆｒの制御量として算出する。電圧制御部３３３は、周波数Ｆｒの制御量が０となるように電圧Ｖｃを制御する。これにより、出力データクロック信号ＣＬＫｒの周波数Ｆｒは、上記の場合より滑らかに目標値Ｆｏに追従する。

【0072】

このように、位相制御部３３は、出力データクロック信号ＣＬＫｒの周波数Ｆｒをカウント値Ｎａ，Ｎｒの比較結果に応じた目標値Ｆｏに近づけるように制御する。このため、位相制御部３３は、入力データクロック信号ＣＬＫｓの位相変動に出力データクロック信号ＣＬＫｒの位相を追従させることができる。

【0073】

しかし、伝送路９内のパケットの遅延時間が変動した場合や、入力データクロック信号ＣＬＫｓの周波数Ｆｓが大きく変化した場合、入力データクロック信号ＣＬＫｓの周波数Ｆｓと出力データクロック信号ＣＬＫｒの周波数Ｆｒの誤差である位相制御の誤差Δｆが増加するため、データ信号Ｓの送信ユニット２への入力レート及び受信ユニット３からの出力レートの差分も増加する。

【0074】

これに対し、受信ユニット３に、レート差を十分に吸収できる程度のパケット量を格納するバッファを設けることもできるが、バッファ量が増加するほど、受信ユニット３内のパケットの滞留時間が延びるため、データ信号Ｓの遅延時間が増加するおそれがある。

【0075】

そこで、図２に示される目標値設定部３３２及び電圧制御部３３３は、タイムスタンプＴＳ＃１，＃２が示すカウント値Ｎａ，Ｎｂに基づき出力データクロック信号ＣＬＫｒの周波数Ｆｒを制御する。このため、出力データクロック信号ＣＬＫｒの周波数Ｆｒは、カウント値Ｎａが示す入力データクロック信号ＣＬＫｓの位相と、カウント値Ｎｂが示す入力データクロック信号ＣＬＫｓの周波数Ｆｓの測定値とから制御される。

【0076】

ここで、カウント値Ｎｂは、送信ユニット２の送信装置クロック信号ＣＬＫ１ｄによりカウントされるため、周波数Ｆｓの測定値は伝送路９内のパケットの遅延時間の変動に影響されない。このため、入力データクロック信号ＣＬＫｓの周波数Ｆｓが大きく変化した場合でも、カウント値Ｎａに基づく出力データクロック信号ＣＬＫｒの位相制御に加え、カウント値Ｎｂによる出力データクロック信号ＣＬＫｒの周波数Ｆｒの迅速な制御が可能となる。

【0077】

したがって、送信ユニット２及び受信ユニット３の間のクロック周波数の同期性能が向上する。なお、目標値設定部３３２及び電圧制御部３３３は制御部の一例である。

【0078】

目標値設定部３３２は、周波数比較部３４から入力される周波数差Δｆｄに基づき目標値Ｆｏの範囲を制限する。周波数比較部３４は、タイムスタンプＴＳ＃２に基づき入力データクロック信号ＣＬＫｓ及び出力データクロック信号ＣＬＫｒの周波数差Δｆｄを検出する。周波数差Δｆｄは、入力データクロック信号ＣＬＫｓの周波数Ｆｓと出力データクロック信号ＣＬＫｒの周波数Ｆｒの誤差である位相制御の誤差Δｆを推定した値である。周波数差Δｆｄには、送信ユニット２の送信装置クロック信号ＣＬＫ１ｄ及び受信ユニット３の受信装置クロック信号ＣＬＫ２ｄの各精度による測定誤差が含まれる。

【0079】

周波数比較部３４は、周波数推定部３４０、誤差検出部３４１、及び周波数測定部３４２を有する。なお、これらの処理の一部は、ハードウェアに代えて、ＣＰＵがメモリからプログラムを読み込むソフトウェア処理で実現されてもよい。

【0080】

周波数推定部３４０は、タイムスタンプＴＳ＃２から入力データクロック信号ＣＬＫｓの周波数Ｆｓを推定する。

【0081】

Ｎｂ＝Ｔ×Ｆ１ｄ ・・・式（１）
Ｔ≒ｎ／Ｆｓ ・・・式（２）
Ｆｓ＝ｎ×Ｆ１ｄ／Ｎｂｍ ・・・式（３）

【0082】

タイムスタンプＴＳ＃２が示すカウント値Ｎｂは、分周クロック信号ＣＬＫｓｂの周期Ｔ及び送信装置クロック信号ＣＬＫ１ｄの周波数Ｆ１ｄから上記の式（１）により表される。ここで、周期Ｔは、量子化誤差を含んだ値であるが、分周クロック信号ＣＬＫｓｂの分周数ｎと入力データクロック信号ＣＬＫｓの周波数Ｆｓから上記の式（２）のように表される。つまり、分周クロック信号ＣＬＫｓｂの周期Ｔは、入力データクロック信号ＣＬＫｓの周期（１／Ｆｓ）のｎ倍となる。

【0083】

したがって、入力データクロック信号ＣＬＫｓの周波数Ｆｓは、式（１）と式（２）から式（３）のように算出することができる。ここで、Ｎｂｍは、カウント値Ｎｂの一定時間ごとの平均値である。例えば一定時間内に受信された２個のパケットから、カウント値Ｎｂ＝１０３，１０２を示すタイムスタンプＴＳ＃２がそれぞれ取得された場合、平均値Ｎｂｍは１０２．５（＝（１０３＋１０２）／２）となる。

【0084】

周波数推定部３４０は、式（３）により入力データクロック信号ＣＬＫｓの周波数Ｆｓを推定する。このように、周波数ＦｓはタイムスタンプＴＳ＃２のカウント値Ｎｂから得られる。

【0085】

周波数測定部２６１で生ずる周波数Ｆｓの測定誤差は、伝送路９内のパケットの遅延時間の変動には依存しないが、送信ユニット２の送信装置クロック信号ＣＬＫ１ｄの周波数Ｆ１ｄの精度ΔＦｏｓｃ（＞０）にほぼ一致する。周波数推定部３４０は周波数Ｆｓを誤差検出部３４１に通知する。

【0086】

また、周波数測定部３４２は、第２測定部の一例であり、出力データクロック信号ＣＬＫｒの周波数Ｆｒを受信装置クロック信号ＣＬＫ２ｄに基づき測定する。周波数測定部３４２には、受信装置クロック源３５から受信装置クロック信号ＣＬＫ２ｄが入力され、ＶＣＯ３３４から出力データクロック信号ＣＬＫｒが入力される。

【0087】

受信装置クロック源３５は、第３生成部の一例であり、受信装置クロック信号ＣＬＫ２ｄを生成する。受信装置クロック源３５としては、例えば発振周波数が固定された水晶発振器が挙げられる。なお、受信装置クロック信号ＣＬＫ２ｄは第２装置クロック信号の一例である。

【0088】

周波数測定部３４２は、例えば送信ユニット２の周波数測定部３４２と同様の手法により、出力データクロック信号ＣＬＫｒの周期を受信装置クロック信号ＣＬＫ２ｄによりカウントする。周波数測定部３４２は、例えば出力データクロック信号ＣＬＫｒの立下りエッジごとに周期相当のカウント値を保持し、そのカウント値から出力データクロック信号ＣＬＫｒの周波数Ｆｒ（＝１／周期）を算出する。

【0089】

周波数測定部３４２で生ずる周波数Ｆｒの測定誤差は、伝送路９内のパケットの遅延時間の変動には依存しないが、受信装置クロック信号ＣＬＫ２ｄの周波数Ｆ２ｄの精度ΔＦｏｓｃにほぼ一致する。なお、本例では送信装置クロック信号ＣＬＫ１ｄの周波数Ｆ１ｄと受信装置クロック信号ＣＬＫ２ｄの周波数Ｆ２ｄの各精度ΔＦｏｓｃは同一とするが、相違してもよい。

【0090】

周波数測定部３４２は周波数Ｆｒを電圧制御部３３３及び誤差検出部３４１に通知する。電圧制御部３３３は、目標値Ｆｏと周波数Ｆｒの差分に応じた電圧ＶｃをＶＣＯ３３４に印加する。

【0091】

誤差検出部３４１は、入力データクロック信号ＣＬＫｓの周波数Ｆｓと出力データクロック信号ＣＬＫｒの周波数Ｆｒの差分として周波数差Δｆｄ（＝Ｆｒ－Ｆｓ）を算出する。誤差検出部３４１は周波数差Δｆｄを目標値設定部３３２に通知する。

【0092】

目標値設定部３３２は、周波数差Δｆｄに基づき目標値Ｆｏの範囲を制限する。これにより、目標値設定部３３２は、位相制御の誤差Δｆが増加しないように目標値Ｆｏの変動を抑制することができる。

【0093】

Δｆｄ＝Δｆ±２×ΔＦｏｓｃ ・・・式（４）

【0094】

周波数差Δｆｄには、位相制御部３３の位相制御の誤差Δｆだけでなく、周波数測定部２６１，３４２の各測定誤差ΔＦｏｓｃも含まれており、合計の誤差は２×ΔＦｏｓｃとなる。したがって、周波数差Δｆｄは、上記の式（４）により表される。

【0095】

例えば送信装置クロック信号ＣＬＫ１ｄ及び受信装置クロック信号ＣＬＫ２ｄの各精度ΔＦｏｓｃが±１０（ｐｐｍ）である場合、周波数測定部２６１，３４２の各測定誤差ΔＦｏｓｃの合計はおおよそ±２０（ｐｐｍ）（＝２×１０）となる。このため、位相制御の誤差Δｆは、周波数差Δｆｄが－２０～＋２０（ｐｐｍ）の範囲内である場合、０である可能性があるが、周波数差Δｆｄが－２０～＋２０（ｐｐｍ）の範囲外である場合、０より大きくなる。

【0096】

そこで、目標値設定部３３２は、周波数差Δｆｄが送信装置クロック信号ＣＬＫ１ｄ及び受信装置クロック信号ＣＬＫ２ｄの各精度ΔＦｏｓｃに基づく測定誤差の範囲（－２×ΔＦｏｓｃ～＋２×ΔＦｏｓｃ）を超える場合、目標値Ｆｏの範囲を制限する。このため、目標値設定部３３２は、位相制御の誤差Δｆが存在する場合、つまり誤差Δｆが０ではない場合、目標値Ｆｏの範囲を制限することにより適切に誤差Δｆの増加を抑制することができる。

【0097】

ここで、周波数差Δｆｄが正の値と負の値の場合があるため、抑制された誤差Δｆの範囲は上記の誤差の範囲の２倍となる。つまり、誤差Δｆの範囲は、－４×ΔＦｏｓｃ～＋４×ΔＦｏｓｃの範囲に規定される。例えば送信装置クロック信号ＣＬＫ１ｄ及び受信装置クロック信号ＣＬＫ２ｄの各精度ΔＦｏｓｃが±１０（ｐｐｍ）である場合、誤差Δｆの範囲は、－４０～＋４０（ｐｐｍ）となる。このように、誤差Δｆが規定されることにより伝送システムの設計が容易となる。

【0098】

例えば目標値設定部３３２は、目標値Ｆｏの範囲から、送信装置クロック信号ＣＬＫ１ｄ及び受信装置クロック信号ＣＬＫ２ｄの各精度ΔＦｏｓｃに基づく測定誤差が異常値である範囲を除く。したがって、入力データクロック信号ＣＬＫｓの周波数Ｆｓと出力データクロック信号ＣＬＫｒの周波数Ｆｒが高精度に同期することができる。

【0099】

次に送信ユニット２及び受信ユニット３の各処理について述べる。

【0100】

図５は、パケット送信処理の一例を示すフローチャートである。まず、データ信号Ｓがデータ書込み部２０に入力される（ステップＳｔ１）。

【0101】

データ書込み部２０は、データ信号Ｓのデータをバッファ２１に格納する（ステップＳｔ２）。送信部２２は、バッファ２１内のデータの格納量を所定量Ｍと比較する（ステップＳｔ３）。所定量Ｍは、例えばパケットのペイロードに収容可能なデータ量である。

【0102】

送信部２２は、格納量が所定量Ｍ未満である場合（ステップＳｔ３のＮｏ）、再びステップＳｔ２の処理を実行する。また、送信部２２は、格納量が所定量Ｍ以上である場合（ステップＳｔ３のＹｅｓ）、バッファ２１からデータを読み出してパケットを生成する（ステップＳｔ４）。送信部２２は、パケットの生成後、送信パルス信号ＰＬｓをＴＳ付与部２４に出力する。

【0103】

ＴＳ付与部２４は、送信パルス信号ＰＬｓに応じてＣＬＫカウンタ２５１及び周波数測定部２６１からカウント値Ｎａ，Ｎｂをそれぞれ取得する（ステップＳｔ５）。ＴＳ付与部２４は、カウント値Ｎａ，Ｎｂをそれぞれ示すタイムスタンプＴＳ＃１，ＴＳ＃２をパケットのヘッダに付与する（ステップＳｔ６）。

【0104】

送信部２２はパケットを送信する（ステップＳｔ７）。このようして、パケット送信処理は実行される。

【0105】

図６は、出力データクロック信号ＣＬＫｒの周波数Ｆｒの制御処理の一例を示すフローチャートである。まず、受信部３０は送信ユニット２からパケットを受信する（ステップＳｔ１１）。受信部３０は、パケットの受信に応じて受信パルス信号ＰＬｒを出力する。次に受信部３０はパケットからタイムスタンプＴＳ＃１，ＴＳ＃２を取得する（ステップＳｔ１２）。以降のステップＳｔ１３，Ｓｔ１４とステップＳｔ１５～１７は同時並行的に実行されてよい。

【0106】

位相差算出部３３０は、受信パルス信号ＰＬｒの入力に応じて、タイムスタンプＴＳ＃１が示すカウント値Ｎａと、出力データクロック信号ＣＬＫｒに同期したカウント値Ｎｒとの差分ΔＮを、入力データクロック信号ＣＬＫｓ及び出力データクロック信号ＣＬＫｒの位相差として算出する（ステップＳｔ１３）。平滑化処理部３３１は、例えば複数個のパケット分の差分ΔＮから平滑化差分ΔＮｍを算出する（ステップＳｔ１４）。

【0107】

また、周波数推定部３４０は、タイムスタンプＴＳ＃２が示すカウント値Ｎｂから入力データクロック信号ＣＬＫｓの周波数Ｆｓを推定する（ステップＳｔ１５）。周波数測定部３４２は出力データクロック信号ＣＬＫｒの周波数Ｆｒを測定する（ステップＳｔ１６）。誤差検出部３４１は、入力データクロック信号ＣＬＫｓの周波数Ｆｓと出力データクロック信号ＣＬＫｒの周波数Ｆｒの周波数差Δｆｄを算出する（ステップＳｔ１７）。

【0108】

目標値設定部３３２は、周波数Ｆｒの目標値Ｆｏを決定する（ステップＳｔ１８）。なお、目標値Ｆｏの決定処理は後述する。

【0109】

電圧制御部３３３は、目標値Ｆｏに応じた電圧ＶｃをＶＣＯ３３４に印加する（ステップＳｔ１９）。このようにして、出力データクロック信号ＣＬＫｒの周波数Ｆｒの制御処理は実行される。

【0110】

図７は、目標値Ｆｏの決定処理の一例を示すフローチャートである。本処理は、上記のステップＳｔ１８において実行される。

【0111】

目標値設定部３３２は、周波数差Δｆｄの絶対値と、合計誤差（２×ΔＦｏｓｃ）を比較する（ステップＳｔ３１）。

【0112】

目標値設定部３３２は、周波数差Δｆｄの絶対値が２×ΔＦｏｓｃ以下である場合（ステップＳｔ３１のＮｏ）、周波数差Δｆｄを正常値と判断し、例えば前回の目標値Ｆｏ’と平滑化差分ΔＮｍの単位時間当たりの変化量とから新たな目標値Ｆｏを決定する（ステップＳｔ３６）。なお、目標値Ｆｏ’の初期値は、例えば０としてもよいし、他の値であってもよい。その後、目標値設定部３３２は、前回の目標値Ｆｏ’を新たな目標値Ｆｏとして（ステップＳｔ３４）、処理を終了する。

【0113】

また、目標値設定部３３２は、周波数差Δｆｄの絶対値が２×ΔＦｏｓｃより大きい場合（ステップＳｔ３１のＹｅｓ）、周波数差Δｆｄを異常値と判断する。そして、異常値と判断された周波数差Δｆｄが０より大きいか否か、つまり正の値か負の値であるかを判定する（ステップＳｔ３２）。目標値設定部３３２は、周波数差Δｆｄが正の値か負の値であるかに応じて目標値Ｆｏを算出する。

【0114】

Ｆｏ＝Ｆｏ’－（Δｆｄ－２×ΔＦｏｓｃ） ・・・式（５）

【0115】

目標値設定部３３２は、周波数差Δｆｄが正の値である場合（ステップＳｔ３２のＹｅｓ）、前回の目標値Ｆｏ’から、周波数差Δｆｄが正常範囲となるように、周波数差Δｆｄと合計誤差（２×ΔＦｏｓｃ）の差分（Δｆｄ－２×ΔＦｏｓｃ）を差し引くことにより新たな目標値Ｆｏを算出する（ステップＳｔ３３）。このとき、目標値設定部３３２は、例えば上記の式（５）から目標値Ｆｏを算出する。

【0116】

これにより、目標値Ｆｏは、周波数差Δｆｄから合計誤差（２×ΔＦｏｓｃ）を除いた値だけ前回の目標値Ｆｏ’から減少する。つまり、目標値設定部３３２は、周波数差Δｆｄが２×ΔＦｏｓｃを超える正の値である場合、目標値Ｆｏを、周波数差Δｆｄが正常範囲となるように、前回の目標値Ｆｏ’より減少させる。

【0117】

例えば周波数差Δｆｄ＝３０（ｐｐｍ）、かつ精度ΔＦｏｓｃ＝１０（ｐｐｍ）の場合、目標値設定部３３２は、ステップＳｔ３１において、周波数差Δｆｄ＞２０（ｐｐｍ）が成立するため、周波数差Δｆｄを異常値と判断する。目標値設定部３３２は、周波数差Δｆｄが正の値であるため、ステップＳｔ３３において、目標値ＦｏをＦｏ’－１０（ｐｐｍ）（＝３０－２×１０）と算出する。これにより、周波数差Δｆｄは、３０（ｐｐｍ）から１０（ｐｐｍ）だけ減少して２０（ｐｐｍ）（＝３０－１０）となるため、正常値の範囲内に制御される。

【0118】

Ｆｏ＝Ｆｏ’＋（－Δｆｄ－２×ΔＦｏｓｃ） ・・・式（６）

【0119】

目標値設定部３３２は、周波数差Δｆｄが負の値である場合（ステップＳｔ３２のＮｏ）、前回の目標値Ｆｏ’に、周波数差Δｆｄが正常範囲となるように、（－Δｆｄ）と合計誤差（２×ΔＦｏｓｃ）の差分（－Δｆｄ－２×ΔＦｏｓｃ）を加えることにより新たな目標値Ｆｏを算出する（ステップＳｔ３５）。このとき、目標値設定部３３２は、例えば上記の式（６）から目標値Ｆｏを算出する。

【0120】

これにより、目標値Ｆｏは、周波数差Δｆｄから合計誤差分の２×ΔＦｏｓｃを除いた値だけ前回の目標値Ｆｏ’から増加する。つまり、目標値設定部３３２は、周波数差Δｆｄが２×ΔＦｏｓｃを超える負の値である場合、目標値Ｆｏを、周波数差Δｆｄが正常範囲となるように、前回の目標値Ｆｏ’より増加させる。

【0121】

例えば周波数差Δｆｄ＝－３０（ｐｐｍ）、かつ精度ΔＦｏｓｃ＝１０（ｐｐｍ）の場合、目標値設定部３３２は、ステップＳｔ３１において、周波数差Δｆｄ＜－２０（ｐｐｍ）が成立するため、周波数差Δｆｄを異常値と判断する。目標値設定部３３２は、周波数差Δｆｄが負の値であるため、ステップＳｔ３５において、目標値ＦｏをＦｏ’＋１０（ｐｐｍ）（＝－（－３０）－２×１０）と算出する。これにより、周波数差Δｆｄは、－３０（ｐｐｍ）から１０（ｐｐｍ）だけ増加して－２０（ｐｐｍ）（＝－３０＋１０）となるため、正常値の範囲内に制御される。

【0122】

このように、目標値設定部３３２は、目標値Ｆｏの範囲から、周波数差Δｆｄが異常と判断される範囲を除いて、送信装置クロック信号ＣＬＫ１ｄ及び受信装置クロック信号ＣＬＫ２ｄの各精度ΔＦｏｓｃに基づく誤差の範囲（－４×ΔＦｏｓｃ～＋４×ΔＦｏｓｃ）に制限する。これにより、誤差Δｆの増加を抑制することができ、伝送路の遅延変動に依存することなく、誤差Δｆの最悪値を規定することができる。

【0123】

次に本実施例による遅延時間の低減について述べる。

【0124】

図８は、入力データクロック信号ＣＬＫｓ及び出力データクロック信号ＣＬＫｒの各周波数Ｆｓ，Ｆｒの時刻に対する変化の例を示す図である。

【0125】

符号Ｇｃは、比較例における相対的な周波数Ｆｓ，Ｆｒの変化を示す。比較例では、目標値設定部３３２は、周波数差Δｆｄに基づく目標値Ｆｏの制限を行わない。つまり、位相制御部３３は、タイムスタンプＴＳ＃２を周波数Ｆｒの制御に用いない。

【0126】

入力データクロック信号ＣＬＫｓの周波数Ｆｓは、時刻ＴａにおいてΔＦｓ（＞０）だけ増加する。出力データクロック信号ＣＬＫｒの周波数Ｆｒは、時刻Ｔａより前の時刻では周波数Ｆｓと同じであるが、時刻Ｔａでは周波数Ｆｓとの差分がΔＦｓとなる。

【0127】

しかし、出力データクロック信号ＣＬＫｒの周波数Ｆｒは、位相制御部３３の位相制御により周波数Ｆｓに追従し、時刻Ｔａから期間Ｋ後の時刻Ｔｂにおいて周波数Ｆｓに一致する。

【0128】

符号Ｇｄは、実施例における相対的な周波数Ｆｓ，Ｆｒの変化を示す。本例でも入力データクロック信号ＣＬＫｓの周波数Ｆｓは、時刻ＴａにおいてΔＦｓ（＞０）だけ増加する。このとき、周波数Ｆｒの周波数Ｆｓに対する追従の所要時間は、位相制御部３３の位相制御が比較例と同じであると仮定するとＫとなる。

【0129】

しかし、目標値設定部３３２は、比較例とは異なり、周波数差Δｆｄに基づき周波数Ｆｒの目標値Ｆｏを制限するため、周波数Ｆｒは、時刻Ｔａにおいて、周波数差Δｆｄが異常と判断されない範囲まで瞬時に増加する。これにより、誤差Δｆは、周波数Ｆｓ，Ｆｒの測定誤差分に基づき最大で４×ΔＦｏｓｃとなる。

【0130】

ここで、斜線の領域Ｓａ，Ｓｂは、比較例及び実施例において周波数Ｆｒの追従が完了するまでの期間Ｋ中、パケット損失が生じないために必要なバッファ３１の格納量に相当する。なお、伝送路９内のパケットの遅延時間の変動に対応する格納量は別に必要となる。

【0131】

一例として、ΔＦｓ＝２００（ｐｐｍ）、Ｋ＝３００（ｓｅｃ）、及びΔＦｏｓｃ＝１０（ｐｐｍ）とすると、比較例の場合の格納量は３０（ｍｓ）（＝２００×３００／２）に該当する量となり、実施例の場合の格納量は６（ｍｓ）（＝４０×３００／２）に該当する量となる。このため、実施例の場合、目標値Ｆｏの制限によって、パケットの遅延時間が比較例の場合より低減される。

【0132】

上述した実施形態は本発明の好適な実施の例である。但し、これに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変形して実施可能である。

【0133】

なお、以上の説明に関して更に以下の付記を開示する。
（付記１） データ信号からパケットを生成して送信する第１伝送装置と、
前記パケットを受信して前記パケットから前記データ信号を再生する第２伝送装置とを有し、
前記第１伝送装置は、
前記データ信号から入力データクロック信号を抽出する抽出部と、
前記入力データクロック信号に同期して第１カウント値をカウントする第１カウンタと、
第１装置クロック信号を生成する第１生成部と、
前記入力データクロック信号の第１周波数を、前記第１装置クロック信号に同期して第２カウント値をカウントすることにより測定する第１測定部と、
前記パケットが送信されるときの前記第１カウント値及び前記第２カウント値を前記パケットに付与する付与部とを有し、
前記第２伝送装置は、
前記パケットから前記第１カウント値及び前記第２カウント値を取得する取得部と、
出力データクロック信号を生成する第２生成部と、
前記パケットから再生された前記データ信号を前記出力データクロック信号に同期して出力する出力部と、
前記第１カウント値及び前記第２カウント値に基づき前記出力データクロック信号の周波数を制御する制御部とを有することを特徴とする伝送システム。
（付記２） 前記第２伝送装置は、
前記出力データクロック信号に同期して第３カウント値をカウントする第２カウンタと、
第２装置クロック信号を生成する第３生成部と、
前記出力データクロック信号の第２周波数を前記第２装置クロック信号に基づき測定する第２測定部とを有し、
前記制御部は、
前記第２周波数を、前記第１カウント値と、前記パケットが受信されたときの前記第３カウント値との比較結果に応じた目標値に近づけるように制御し、
前記第２カウント値から得られる前記第１周波数と、前記第２周波数との差分に基づき前記目標値の範囲を制限することを特徴とする付記１に記載の伝送システム。
（付記３） 前記制御部は、前記第１周波数と前記第２周波数の差分が、前記第１装置クロック信号及び前記第２装置クロック信号の各精度に基づく測定誤差の範囲を超える場合、前記目標値の範囲を制限することを特徴とする付記２に記載の伝送システム。
（付記４） 前記制御部は、前記目標値の範囲から、前記第１装置クロック信号及び前記第２装置クロック信号の各精度に基づく測定誤差が異常と判断される範囲を除くことを特徴とする付記３に記載の伝送システム。
（付記５） 前記第１伝送装置は、前記入力データクロック信号を分周することにより分周クロック信号を生成する分周部を有し、
前記第１測定部は、前記分周クロック信号の周期を前記第２カウント値としてカウントすることにより前記第１周波数を測定することを特徴とする付記１乃至４の何れかに記載の伝送システム。
（付記６） 前記第１伝送装置は、前記入力データクロック信号を逓倍することにより逓倍クロック信号を生成する逓倍部を有し、
前記第１カウンタは、前記逓倍クロック信号に同期して前記第１カウント値をカウントすることを特徴とする付記１乃至５の何れかに記載の伝送システム。
（付記７） データ信号からパケットを生成し、前記パケットから前記データ信号を再生する他の伝送装置に送信する伝送装置において、
前記データ信号から入力データクロック信号を抽出する抽出部と、
前記入力データクロック信号に同期して第１カウント値をカウントするカウンタと、
装置クロック信号を生成する生成部と、
前記入力データクロック信号の周波数を、前記装置クロック信号に同期して第２カウント値をカウントすることにより測定する測定部と、
前記パケットが送信されるときの前記第１カウント値及び前記第２カウント値を前記パケットに付与する付与部とを有することを特徴とする伝送装置。
（付記８） 前記入力データクロック信号を分周することにより分周クロック信号を生成する分周部を有し、
前記測定部は、前記分周クロック信号の周期を前記第２カウント値としてカウントすることにより前記第１周波数を測定することを特徴とする付記７に記載の伝送装置。
（付記９） 前記入力データクロック信号を逓倍することにより逓倍クロック信号を生成する逓倍部を有し、
前記カウンタは、前記逓倍クロック信号に同期して前記第１カウント値をカウントすることを特徴とする付記７または８に記載の伝送装置。
（付記１０） データ信号からパケットを生成して送信する第１伝送装置と、前記パケットを受信して前記パケットから前記データ信号を再生する第２伝送装置との間のクロック同期方法において、
前記第１伝送装置は、
前記データ信号から入力データクロック信号を抽出し、
前記入力データクロック信号に同期して第１カウント値をカウントし、
第１装置クロック信号を生成し、
前記入力データクロック信号の第１周波数を、前記第１装置クロック信号に同期して第２カウント値をカウントすることにより測定し、
前記パケットが送信されるときの前記第１カウント値及び前記第２カウント値を前記パケットに付与し、
前記第２伝送装置は、
前記パケットから前記第１カウント値及び前記第２カウント値を取得し、
出力データクロック信号を生成し、
前記パケットから再生された前記データ信号を前記出力データクロック信号に同期して出力し、
前記第１カウント値及び前記第２カウント値に基づき前記出力データクロック信号の周波数を制御することを特徴とするクロック同期方法。
（付記１１） 前記第２伝送装置は、
前記出力データクロック信号に同期して第３カウント値をカウントし、
第２装置クロック信号を生成し、
前記出力データクロック信号の第２周波数を前記第２装置クロック信号に基づき測定し、
前記第２周波数を、前記第１カウント値と、前記パケットが受信されたときの前記第３カウント値との比較結果に応じた目標値に近づけるように制御し、
前記第２カウント値から得られる前記第１周波数と、前記第２周波数との差分に基づき前記目標値の範囲を制限することを特徴とする付記１０に記載のクロック同期方法。
（付記１２） 前記第２伝送装置は、前記第１周波数と前記第２周波数の差分が、前記第１装置クロック信号及び前記第２装置クロック信号の各精度に基づく測定誤差の範囲を超える場合、前記目標値の範囲を制限することを特徴とする付記１１に記載のクロック同期方法。
（付記１３） 前記第２伝送装置は、前記目標値の範囲から、前記第１装置クロック信号及び前記第２装置クロック信号の各精度に基づく測定誤差が異常と判断される範囲を除くことを特徴とする付記１２に記載のクロック同期方法。
（付記１４） 前記第１伝送装置は、前記入力データクロック信号を分周することにより分周クロック信号を生成し、前記分周クロック信号の周期を前記第２カウント値としてカウントすることにより前記第１周波数を測定することを特徴とする付記１０乃至１３の何れかに記載のクロック同期方法。
（付記１５） 前記第１伝送装置は、前記入力データクロック信号を逓倍することにより逓倍クロック信号を生成し、前記逓倍クロック信号に同期して前記第１カウント値をカウントすることを特徴とする付記１０乃至１４の何れかに記載のクロック同期方法。

【符号の説明】

【0134】

１ 伝送装置
２ 送信ユニット
３ 受信ユニット
２２ 送信部
２３ クロック抽出部
２４ タイムスタンプ付与部
２７ 送信装置クロック源
３０ 受信部
３２ 信号再生部
３５ 受信装置クロック源
２５０ 逓倍回路
２５１，３３５ クロックカウンタ
２６０ 分周回路
２６１，３４２ 周波数測定部
３３２ 目標値設定部
３３３ 電圧制御部
３３４ ＶＣＯ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】