特許 7324906 コプロセッサを用いたベースボード管理コントローラのメッセージの記録

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-08-02

(45)【発行日】2023-08-10

(54)【発明の名称】コプロセッサを用いたベースボード管理コントローラのメッセージの記録

(51)【国際特許分類】

   G06F 11/34 20060101AFI20230803BHJP

【ＦＩ】

G06F11/34 176

【請求項の数】 10

(21)【出願番号】P 2022100057

(22)【出願日】2022-06-22

(65)【公開番号】P2023077376

(43)【公開日】2023-06-05

【審査請求日】2022-06-22

(31)【優先権主張番号】17/534,717

(32)【優先日】2021-11-24

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】508018934

【氏名又は名称】廣達電腦股▲ふん▼有限公司

【氏名又は名称原語表記】Ｑｕａｎｔａ Ｃｏｍｐｕｔｅｒ Ｉｎｃ．

【住所又は居所原語表記】Ｎｏ．１８８，Ｗｅｎｈｕａ ２ｎｄ Ｒｄ．，Ｇｕｉｓｈａｎ Ｄｉｓｔ．，Ｔａｏｙｕａｎ Ｃｉｔｙ ３３３，Ｔａｉｗａｎ

(74)【代理人】

【識別番号】100108833

【弁理士】

【氏名又は名称】早川 裕司

(74)【代理人】

【識別番号】100162156

【弁理士】

【氏名又は名称】村雨 圭介

(72)【発明者】

【氏名】董 彦屏

【審査官】武田 広太郎

(56)【参考文献】

【文献】特開２０１３－０８８３９４（ＪＰ，Ａ）

【文献】特開２００８－１７６６８２（ＪＰ，Ａ）

【文献】特開２００７－２６５１５７（ＪＰ，Ａ）

【文献】米国特許出願公開第２０２０／０３１９９７５（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｆ １１／３４

(57)【特許請求の範囲】

【請求項1】

ベースボード管理コントローラ（ＢＭＣ）システムにメッセージを記録する方法であって、前記方法は、
前記ＢＭＣシステムの処理チップに電源投入するステップであって、前記処理チップは、メインプロセッサと、非一時的なプロセッサ可読メモリデバイスとスヌーピングインターフェースに通信可能に結合されたコプロセッサと、を有する、ステップと、
前記コプロセッサを起動するステップと、
前記非一時的なプロセッサ可読メモリデバイスの記憶部及び前記スヌーピングインターフェースを初期化するステップと、
前記メインプロセッサの起動をトリガーするステップと、
前記スヌーピングインターフェースを介して、前記ＢＭＣシステムの通信インターフェースからリダイレクトされた前記メッセージを受信するステップと、を含む、方法。

【請求項2】

受信した前記メッセージを前記非一時的なプロセッサ可読メモリデバイスに保存するステップをさらに含む、請求項１に記載の方法。

【請求項3】

前記コプロセッサを起動するステップは、前記コプロセッサが前記メインプロセッサの前に電源投入された場合に、前記メインプロセッサが電源投入される前に実行される、請求項１に記載の方法。

【請求項4】

前記コプロセッサを起動するステップは、前記メインプロセッサが前記コプロセッサの前に電源投入された場合に、前記メインプロセッサによって前記コプロセッサの起動をトリガーすることによって実行される、請求項１に記載の方法。

【請求項5】

受信した前記メッセージは、前記メインプロセッサの起動及び動作中に生成された起動メッセージ、エラーメッセージ及び例外メッセージを含み、
前記起動メッセージは、前記メインプロセッサの（ｉ）起動イベント、（ｉｉ）オペレーティングシステムのロードイベント、（ｉｉｉ）ランダムアクセスメモリ（ＲＡＭ）ディスクの解凍イベント、及び、（ｉｖ）ランタイムサービスに関連している、請求項１に記載の方法。

【請求項6】

ベースボード管理コントローラ（ＢＭＣ）システムであって、
内蔵メインプロセッサと内蔵コプロセッサとを含む処理チップと、
前記内蔵メインプロセッサに通信可能に結合された少なくとも１つの通信インターフェースと、
前記内蔵コプロセッサに結合された少なくとも１つのスヌーピングインターフェースと、
前記コプロセッサに通信可能に結合され、記憶部を有する非一時的なプロセッサ可読メモリデバイスと、を備え、
前記プロセッサ可読メモリデバイスは、自身に保存されたマシン可読命令を有し、前記マシン可読命令が実行された場合に、前記コプロセッサが、
前記処理チップを電源投入することと、
前記コプロセッサを起動することと、
前記記憶部及び前記少なくとも１つのスヌーピングインターフェースを初期化することと、
前記少なくとも１つのスヌーピングインターフェースを介して前記少なくとも１つの通信インターフェースからリダイレクトされたメッセージを受信することと、を行うように前記コプロセッサを構成する、ＢＭＣシステム。

【請求項7】

前記コプロセッサは、前記受信したメッセージを前記非一時的なプロセッサ可読メモリデバイスに保存するようにさらに構成されている、請求項６に記載のＢＭＣシステム。

【請求項8】

前記コプロセッサは、前記コプロセッサが前記メインプロセッサの前に電源投入された場合に、前記メインプロセッサが電源投入される前に起動されるようにさらに構成されている、請求項６に記載のＢＭＣシステム。

【請求項9】

前記メインプロセッサは、前記メインプロセッサが前記コプロセッサの前に電源投入された場合に、前記コプロセッサの起動をトリガーするように構成されている、請求項６に記載のＢＭＣシステム。

【請求項10】

前記受信したメッセージは、前記メインプロセッサの起動及び動作中に生成された起動メッセージ、エラーメッセージ及び例外メッセージを含み、
前記起動メッセージは、前記メインプロセッサの（ｉ）起動イベント、（ｉｉ）オペレーティングシステムのロードイベント、（ｉｉｉ）ランダムアクセスメモリ（ＲＡＭ）ディスクの解凍イベント、及び、（ｉｖ）ランタイムサービスに関連している、請求項６に記載のＢＭＣシステム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、サーバーに用いられるベースボード管理コントローラ（ＢＭＣ）に関し、特に、ＢＭＣのコプロセッサを用いてメッセージを記録（logging）するシステムおよび方法に関する。

【背景技術】

【0002】

サーバーは、ネットワークベースのシステム又はデータセンター等の需要の高いアプリケーションに多数用いられている。クラウドコンピューティングアプリケーションの出現により、データセンターの需要が高まっている。各サーバーは、通常、プロセッサ、メモリデバイス、ネットワークインターフェースカード、電源（power supplies）及び他の専用ハードウェア等のハードウェアコンポーネントを含む。サーバーは、通常、ハードウェアコンポーネントの動作を管理するベースボード管理コントローラ（ＢＭＣ）、及び、電源やファン等のサポートコンポーネントも含む。ＢＭＣは、動作データをラックのサーバーを管理する中央管理局にも通信する。ＢＭＣは、サーバーの中央処理ユニット（ＣＰＵ）サーバーの動作を監視する必要性を軽減する。従って、ＢＭＣの起動及び動作中に発生するメッセージ及びイベントの記録（log）を保存し、追跡することが望ましい。

【発明の概要】

【発明が解決しようとする課題】

【0003】

ＢＭＣのコプロセッサを用いてメッセージを記録するシステムおよび方法を提供する。

【課題を解決するための手段】

【0004】

実施形態及び同様の用語（例えば、実装、構成、態様、例、及び、オプション等）は、本開示及び以下の請求項の発明の全てを広く指すことを意図している。これらの用語を含む記載は、本明細書に記載された発明を限定するものではなく、以下の請求項の意味又は範囲を限定するものでもないことを理解されたい。本明細書でカバーされる本開示の実施形態は、本概要でなく、以下の請求項によって定義される。この概要は、本開示の様々な態様の高レベルの概要であり、以下の詳細な説明のセクションでさらに説明される概念のいくつかを紹介するものである。この概要は、請求された発明の重要な又は必須の特徴を特定することを意図していない。また、この概要は、請求された発明の範囲を決定するために単独で用いられることを意図していない。この発明は、本開示の全明細書の適切な部分、一部又は全ての図面、及び、各請求項を参照することによって理解されるべきである。

【0005】

本開示の特定の態様によれば、ベースボード管理コントローラ（ＢＭＣ）システムにメッセージを記録する方法は、ＢＭＣシステムの処理チップに電源投入するステップを含み、処理チップは、メインプロセッサと、非一時的なプロセッサ可読メモリデバイスとスヌーピングインターフェースとに通信可能に結合されたコプロセッサと、を有する。この方法は、コプロセッサを起動するステップと、非一時的なプロセッサ可読メモリデバイスの記憶部及びスヌーピングインターフェースを初期化するステップと、をさらに含む。この方法は、メインプロセッサの起動をトリガーするステップと、スヌーピングインターフェースを介して、ＢＭＣシステムの通信インターフェースからリダイレクトされたメッセージを受信するステップと、をさらに含む。

【0006】

本開示の特定の態様によれば、この方法は、受信したメッセージを非一時的なプロセッサ可読メモリデバイスに保存するステップをさらに含む。

【0007】

本開示の特定の態様によれば、コプロセッサを起動するステップは、コプロセッサがメインプロセッサの前に電源投入された場合に、メインプロセッサが電源投入される前に実行される。

【0008】

本開示の特定の態様によれば、前記コプロセッサを起動するステップは、前記メインプロセッサが前記コプロセッサの前に電源投入された場合に、前記メインプロセッサによって前記コプロセッサの起動をトリガーすることによって実行される。

【0009】

本開示の特定の態様によれば、この方法は、ＢＭＣシステムが組み込まれたプリント回路基板（ＰＣＢ）のトレースを介して、リダイレクトされたメッセージを外部にルーティングするステップをさらに含む。

【0010】

本開示の特定の態様によれば、この方法は、リダイレクトされたメッセージを処理チップの内部にルーティングするステップをさらに含み、このルーティングは、通信インターフェースの送信機とスヌーピングインターフェースの受信機との間のレジスタをプログラミングすることを含む。

【0011】

本開示の特定の態様によれば、ベースボード管理コントローラ（ＢＭＣ）システムが開示される。ＢＭＣシステムは、内蔵メインプロセッサと内蔵コプロセッサとを有する処理チップと、メインプロセッサに通信可能に結合された少なくとも１つの通信インターフェースと、コプロセッサに結合された少なくとも１つのスヌーピングインターフェースと、コプロセッサに通信可能に結合された非一時的なプロセッサ可読メモリデバイスと、を含む。メモリデバイスは、記憶部を含む。メモリデバイスは、自身に保存されたマシン可読命令を有し、その命令が実行された場合に、コプロセッサがメッセージを記録する方法を実行するように構成されている。この方法は、ＢＭＣシステムの処理チップを電源投入することと、コプロセッサを起動することと、記憶部及び少なくとも１つのスヌーピングインターフェースを初期化することと、を含む。この方法は、メインプロセッサの起動をトリガーすることと、少なくとも１つのスヌーピングインターフェースを介してＢＭＣシステムの少なくとも１つの通信インターフェースからリダイレクトされたメッセージを受信することと、をさらに含む。

【0012】

本開示の特定の態様によれば、コプロセッサは、受信したメッセージを前記非一時的なプロセッサ可読メモリデバイスに保存するようにさらに構成されている。

【0013】

本開示の特定の態様によれば、少なくとも１つの通信インターフェースは、ユニバーサル非同期受信機／送信機（ＵＡＲＴ）インターフェース、ユニバーサルシリアルバス（ＵＳＢ）インターフェース、汎用入力／出力（ＧＰＩＯ）インターフェース、集積回路間（Ｉ２Ｃ）インターフェース、管理コンソールインターフェース、又は、デバッグインターフェースである。

【0014】

本開示の特定の態様によれば、コプロセッサは、コプロセッサがメインプロセッサの前に電源投入された場合に、メインプロセッサが電源投入される前に起動されるようにさらに構成されている。

【0015】

本開示の特定の態様によれば、メインプロセッサは、メインプロセッサがコプロセッサの前に電源投入された場合に、コプロセッサの起動をトリガーするように構成されている。

【0016】

本開示の特定の態様によれば、受信したメッセージは、メインプロセッサの起動及び動作中に生成された起動メッセージ、エラーメッセージ及び例外メッセージを含む。

【0017】

本開示の特定の態様によれば、起動メッセージは、メインプロセッサの（ｉ）起動イベント、（ｉｉ）オペレーティングシステムのロードイベント、（ｉｉｉ）ランダムアクセスメモリ（ＲＡＭ）ディスクの解凍イベント、及び、（ｉｖ）ランタイムサービスに関連している。

【0018】

本開示の特定の態様によれば、ＢＭＣシステムは、処理チップが埋め込まれたプリント回路基板（ＰＣＢ）上のトレースをさらに含み、トレースは、リダイレクトされたメッセージを処理チップの外部にルーティングするように構成されている。

【0019】

本開示の特定の態様によれば、前記処理チップは、前記メインプロセッサの少なくとも１つの通信インターフェースの送信機と前記コプロセッサの少なくとも１つのスヌーピングインターフェースの受信機との間のレジスタをさらに含み、レジスタは、リダイレクトされたメッセージを処理チップの内部にルーティングするようにプログラムされている。

【0020】

本開示の特定の態様によれば、コプロセッサに通信可能に結合された非一時的なプロセッサ可読メモリデバイスは、電子マルチメディアカード（ｅＭＭＣ）、シリアルアドバンストテクノロジーアタッチメント（ＳＡＴＡ）デバイス、シリアルアタッチドＳＣＳＩ（ＳＡＳ）デバイス、マルチメディアカード（ＭＭＣ）、ユニバーサルシリアルバス（ＵＳＢ）ディスク、ペリフェラルコネクトインターフェースエクスプレス（ＰＣＩｅ）ディスク、シリアルペリフェラルインターフェース（ＳＰＩ）ディスク、拡張シリアルペリフェラルインターフェース（ｅＳＰＩ）ディスク、又は、セキュアデジタル入出力（ＳＤＩＯ）カードである。

【0021】

上述した概要は、本開示の各実施形態又は全ての態様を表すことを意図するものではない。むしろ、上述した概要は、本明細書に記載された新規な態様及び特徴のいくつかの例を提供するに過ぎない。本開示の上述した特徴及び利点、並びに、他の特徴及び利点は、添付の図面及び添付の特許請求の範囲と関連して、本発明を実施するための代表的な実施形態及び態様についての以下の詳細な説明から容易に明らかとなるであろう。本開示の追加の態様は、図面を参照してなされた様々な実施形態の詳細な説明を考慮すれば当業者には明らかであり、図面の簡単な説明が以下に提供される。

【0022】

本開示、並びに、その利点及び図面は、例示的な実施形態の以下の説明及び添付の図面からよりよく理解されるであろう。これらの図面は、例示的な実施形態のみを示しており、従って、様々な実施形態又は特許請求の範囲を限定するものと見なされるべきではない。

【図面の簡単な説明】

【0023】

【図1】本開示の特定の態様による、ＢＭＣシステムのコプロセッサを用いてメッセージを記録するアーキテクチャを有するＢＭＣシステムの概略図である。

【図2】本開示の特定の態様による、図１のＢＭＣシステムがコプロセッサを用いてどのようにメッセージを記録するかを説明しているフロー図である。

【図3】本開示の特定の態様による、コプロセッサを用いてＢＭＣシステムのメッセージを記録する方法のブロック図である。

【発明を実施するための形態】

【0024】

本開示は、様々な修正形式及び代替形式を受け入れることが可能であるが、具体的な実施形態が、例示的に図面に示され、本明細書において詳細に記載されることになる。しかしながら、この発明は、開示された特定の形態に限定されることを意図していないことを理解されたい。この発明は、特許請求の範囲に定義されるこの発明の趣旨及び範囲内に入る全ての修正物、均等物及び代替物を包含する。

【0025】

本開示の実施形態は、ＢＭＣシステム、及び、ＢＭＣのコプロセッサを用いてメッセージを記録する方法に関する。コプロセッサは、ＢＭＣシステムの処理チップのメインプロセッサの前に起動し、メインプロセッサの起動及び動作中に生成された起動メッセージ、エラーメッセージ及び例外メッセージは、スヌーピング（snooping）インターフェースを介してＢＭＣシステムの通信インターフェースからコプロセッサにリダイレクトされる。次いで、メッセージは、将来の使用及び分析のために、コプロセッサに通信可能に結合されたメモリデバイスに保存される。実施の詳細については、以下に説明する。

【0026】

添付の図面を参照しながら様々な実施形態を説明するが、同様の参照番号は、全体を通して、類似又は同一の要素を示すのに用いられる。図面は、単に本開示の態様及び特徴を説明するためのものであり、縮尺通りに描かれているとは限らない。本開示の特定の態様及び特徴の完全な理解を提供するために、多数の特定の詳細、関係及び方法が示されているが、当業者には、これらの態様及び特徴が１つ以上の特定の詳細なしに、他の関係又は他の方法を用いて行い得ることを理解できるであろう。いくつかの例では、周知の構造又は動作は、説明のために詳細に記述されていない。本明細書に開示された様々な実施形態は、必ずしも図示された動作又はイベントの順序に限定されるものではなく、いくつかの動作は、異なる順序及び／又は他の動作若しくはイベントと同時に起こり得る。本開示の特定の態様及び特徴を実施するために、図示された全ての動作又はイベントが必ずしも必要とされるわけではない。

【0027】

詳細な説明の目的のために、特に断りのない限り、単数形は複数形を含み、複数形は単数形を含む。「含む」という語は、「制限なく含む」ことを意味する。さらに、「約」、「ほとんど」、「実質的に」、「おおよそ」等のような近似の語は、本明細書では、例えば「～で、～近くで、若しくは、ほとんど～で」、「～の３～５％内で」、「許容可能な製造公差内」、又は、それらの任意の論理的な組合せの意味において用いられ得る。同様に、「垂直」又は「水平」という用語は、それぞれ垂直又は水平方向の「３～５％以内」を追加的に含むことを意図している。また、「上」、「下」、「左」、「右」、「上方」及び「下方」等の方向の用語は、参照図に描かれているのと同等の方向、オブジェクト（複数可）若しくは要素（複数可）に一般的に用いられる位置等の参照されているオブジェクト若しくは要素から文脈的に理解される方向、又は、本明細書に別途記載される方向と関連付けられていることを意図している。

【0028】

図１は、ＢＭＣシステム１００のコプロセッサを用いてメッセージを記録するアーキテクチャを有するＢＭＣシステム１００の概略図である。ＢＭＣシステム１００は、サーバーの動作（例えば、電力管理及び熱管理等の動作）を管理する。ＢＭＣシステム１００は、サーバーの電力センサ及び熱センサから受信したデータに従って、電源供給及びファンモジュールを効果的に制御する。また、ＢＭＣシステム１００は、サーバーの様々なハードウェアコンポーネントから動作データを受信し、それらのハードウェアコンポーネントに設定を提供する。図１に示す非限定的な実施形態では、ＢＭＣシステム１００は、プリント回路基板（ＰＣＢ）１１０と、処理チップ１２０と、組み込みマルチメディアカード（ｅＭＭＣ）メモリデバイス１３０と、を含む。

【0029】

処理チップ１２０は、ＰＣＢ１１０に組み込まれたＣＯＭ Ｐｏｒｔと呼ばれる外部バス１１２に電気的に接続された内蔵メインプロセッサ１２２と内蔵コプロセッサ１２６とを含むＳＯＣ（System on Chip）である。処理チップ１２０は、ＢＭＣシステム１００の電子部品及びＢＭＣシステム１００が構成要素であるサーバーの電力データ及び他のサポートを定期的に監視するように構成されている。いくつかの実施形態では、処理チップ１２０の監視速度は、ＢＭＣシステム１００及びサーバーの電子部品に関連する温度及び／又は電力データによって決まる。いくつかの実施形態では、処理チップ１２０は、ＡＳＰＥＥＤ Ｔｅｃｈｎｏｌｏｇｙ（例えば、ＡＳＴ２５００）、Ｎｕｖｏｔｏｎ（例えば、ＮＰＣＭ７３０）、又は、Ｔｅｘｔａｎ Ｉｎｓｔｒｕｍｅｎｔｓ（例えば、Ｓｉｔａｒａ）によって製造されてもよい。

【0030】

メインプロセッサ１２２は、これらに限定されないが、外部バス１１２等のデバイス又はバスからの入力を受信するように構成された受信機ＲＸと、出力を送信するように構成された送信機ＴＸとを有する通信インターフェース１２４に結合されている。図１に示す非限定的な例では、通信インターフェース１２４は、ローカルエリアネットワーク（ＬＡＮ）を介したホストシリアル通信又はデバッグ用に構成されたユニバーサル非同期受信機／送信機（ＵＡＲＴ）インターフェースである。しかしながら、他の実施形態では、それぞれが異なる通信プロトコルを有する１つ以上の通信インターフェース１２４が用いられてもよい。通信インターフェース１２４は、ユニバーサルシリアルバス（ＵＳＢ）インターフェース、汎用入力／出力（ＧＰＩＯ）インターフェース、集積回路間（Ｉ２Ｃ）インターフェース、管理コンソールインターフェース、及び／又は、デバッグインターフェースであってもよい。非限定的な例として、ＧＰＩＯインターフェースは、ＢＭＣシステムハートビート（heartbeat）、ＢＭＣシステムヘルス（health）、基本入出力システム（ＢＩＯＳ）電源投入時自己診断（Power-On Self-Test;ＰＯＳＴ）コード、電力状態（power status）、存在するデバイス（例えば、ＨＤＤ、ＳＳＤ等）、又は、処理チップ１２０が監視できる任意の他の状態（status）を示す、ＬＥＤ等の視覚インジケータを制御するように用いられてもよい。別の非限定的な例として、管理コンソールインターフェースは、ＢＩＯＳファームウェア更新又はデバッグログストレージ（debug logging storage）に用いられてもよい。メインプロセッサ１２２は、コプロセッサ１２６よりも比較的強力なプログラム可能な制御装置である。

【0031】

コプロセッサ１２６は、ｅＭＭＣメモリデバイス１３０に通信可能に結合されているが、任意の非一時的なプロセッサ可読メモリデバイス（例えば、シリアルアドバンストテクノロジーアタッチメント（Serial Advanced Technology Attachment；ＳＡＴＡ）デバイス、シリアルアタッチドＳＣＳＩ（ＳＡＳ）デバイス、マルチメディアカード（ＭＭＣ）、ユニバーサルシリアルバス（ＵＳＢ）ディスク、ペリフェラルコネクトインターフェースエクスプレス（Peripheral Connect Interface express；ＰＣＩｅ）ディスク、シリアルペリフェラルインターフェース（ＳＰＩ）ディスク、拡張シリアルペリフェラルインターフェース（ｅＳＰＩ）ディスク、セキュアデジタル入出力（ＳＤＩＯ）カード等であるが、これらに限定されない）用いられてもよい。ｅＭＭＣメモリデバイス１３０は、コプロセッサ１２６によって実行され、イベントの記録（logging event）、データ及びメッセージの記憶等の様々な機能を実行するファームウェアを格納する。ｅＭＭＣメモリデバイス１３０は、実行可能なプログラムコード、データ及びメッセージを記憶する記憶部１３５を含む。コプロセッサ１２６は、コプロセッサ１２６をｅＭＭＣメモリデバイス１３０に接続するｅＭＭＣインターフェース１２９に結合されている。

【0032】

コプロセッサ１２６は、これらに限定されないが、例えば、ＵＡＲＴ通信インターフェース１２４又は別の通信インターフェース１２４等のように、デバイス又はバスから入力を受信するように構成された受信機ＲＸと、デバイス又はバスに出力を送信するように構成された送信機ＴＸと、を有するスヌーピングインターフェース１２８にも結合されている。いくつかの実施形態では、スヌーピングインターフェース１２８は、ＵＡＲＴ通信インターフェース１２４の送信機ＴＸとコプロセッサ１２６のスヌーピングインターフェース１２８の受信機ＲＸとの間のプログラム可能なレジスタの内部ルート１２５を介して、ＵＡＲＴ通信インターフェース１２４に通信可能に結合されている。他の実施形態では、スヌーピングインターフェース１２８は、ＰＣＢ１１０上のトレースの外部ルート１１５を介してＵＡＲＴ通信インターフェース１２４に通信可能に結合されている。

【0033】

図２は、ＢＭＣシステム１００がコプロセッサ１２６を用いてどのようにメッセージを記録するかを説明しているフロー図２００である。ＢＭＣシステム１００は、ステップ２０５でプロセスを開始し、続いてステップ２１０で、処理チップ１２０が電源投入される。判定点（decision point）２２０では、ＢＭＣシステム１００は、処理チップ１２０が最初にコプロセッサ１２６を電源投入するのをサポートできるかどうかを判定する。

【0034】

処理チップ１２０がコプロセッサ１２６を電源投入するのをサポートできない場合、メインプロセッサ１２２は、ステップ２２２でオンにされる。次いで、メインプロセッサ１２２は、ステップ２２４で、コプロセッサ１２６の電源投入及び起動（boot-up）をトリガーする。続いて、判定点２２６では、メインプロセッサ１２２は、コプロセッサ１２６が起動の準備ができているかどうかを判定するか、或いは、コプロセッサ１２６が起動の準備ができるまで待機する。

【0035】

一方、処理チップ１２０がコプロセッサ１２６の電源投入をサポートできる場合、ステップ２３０で、メインプロセッサ１２２が電源投入される前に、コプロセッサ１２６が電源投入されて起動される。次いで、ステップ２４０で、コプロセッサ１２６は、ｅＭＭＣメモリデバイス１３０の記憶部１３５を初期化し、スヌーピングインターフェース１２８を有効にする。これは、ステップ２５０で、メインプロセッサ１２２が電源投入し、起動するようにトリガーする。

【0036】

ステップ２５２では、メインプロセッサ１２２は、起動イベント（ｕ－ブート（u-boot））、オペレーティングシステムロードイベント（例えば、Ｌｉｎｕｘ（登録商標） ｋｅｒｎｅｌ ｌｏａｄｉｎｇ）、ランダムアクセスメモリ（ＲＡＭ）ディスク解凍（disk decompression）イベント及びランタイムサービスを含む起動プロセスを受ける。次いで、ステップ２５４では、起動中に生成された任意の起動メッセージ、エラーメッセージ、例外メッセージ及びデータは、ダンプされるか又はＵＡＲＴ通信インターフェース１２４にダイレクト（direct）される。

【0037】

同様に、メインプロセッサ１２２が起動されると、メインプロセッサ１２２は、ステップ２５６で動作状態に移行し、その間に、ランタイムサービス及びデーモン（daemons）が生成及び実行され得る。次いで、ステップ２５８では、メインプロセッサ１２２の動作中に生成された任意の起動メッセージ、エラーメッセージ、例外メッセージ及びデータは、ダンプされるか又はＵＡＲＴ通信インターフェース１２４にダイレクトされる。

【0038】

次いで、ステップ２５４，２５８では、メインプロセッサ１２２の起動及び動作中に生成された起動メッセージ、エラーメッセージ、例外メッセージ及びデータは、スヌーピングインターフェース１２８にリダイレクトされる。判定点２６０では、コプロセッサ１２６は、スヌーピングインターフェース１２８を介してＵＡＲＴ通信インターフェース１２４からリダイレクトされたメッセージ及びデータの受信を確認する。続いて、判定点２７０では、コプロセッサ１２６は、リダイレクトされたメッセージ及びデータを、ｅＭＭＣインターフェース１２９を介してｅＭＭＣメモリデバイス１３０に格納するように進める。保存されたメッセージは、ＢＭＣシステム１００のローカルエリアネットワーク（ＬＡＮ）を介して取得されるか、又は、ポータブルセキュアデジタル（ＳＤ）カードに保存され得る。

【0039】

図３は、コプロセッサ（例えば、ＢＭＣシステム１００のコプロセッサ１２６）を用いてＢＭＣシステムにメッセージを記録する方法３００のブロック図である。方法３００は、ＢＭＣシステムの処理チップが電源投入されるブロック３１０で始まる。処理チップは、メインプロセッサ及びコプロセッサを含む。コプロセッサは、非一時的なプロセッサ可読メモリデバイス及びスヌーピングインターフェースに通信可能に結合されている。次いで、方法３００はブロック３２０に進み、コプロセッサが起動される。いくつかの実施形態では、コプロセッサは、コプロセッサがメインプロセッサの前に電源投入された場合に、メインプロセッサが電源投入される前に起動されるようにさらに構成されている。他の実施形態では、メインプロセッサは、メインプロセッサがコプロセッサの前に電源投入された場合に、コプロセッサの起動をトリガーするように構成されている。

【0040】

ブロック３３０では、コプロセッサが起動された後に、非一時的なプロセッサ可読メモリデバイスの記憶部及びスヌーピングインターフェースが初期化される。いくつかの実施形態では、非一時的なプロセッサ可読メモリデバイスは、組み込みマルチメディアカード（ｅＭＭＣ）、シリアルアドバンストテクノロジーアタッチメント（Serial Advanced Technology Attachment；ＳＡＴＡ）デバイス、シリアルアタッチドＳＣＳＩ（ＳＡＳ）デバイス、マルチメディアカード（ＭＭＣ）、ユニバーサルシリアルバス（ＵＳＢ）ディスク、ペリフェラルコネクトインターフェースエクスプレス（ＰＣＩｅ）ディスク、シリアルペリフェラルインターフェース（ＳＰＩ）ディスク、拡張シリアルペリフェラルインターフェース（ｅＳＰＩ）ディスク、セキュアデジタル入出力（ＳＤＩＯ）カード等であってもよい。ブロック３４０では、メインプロセッサの起動が、ＢＭＣシステムによってトリガーされる。

【0041】

ブロック３５０では、方法３００は、スヌーピングインターフェースを介してＢＭＣシステムの通信インターフェースからリダイレクトされたメッセージを受信するように進む。いくつかの実施形態では、通信インターフェースは、ユニバーサル非同期受信機／送信機（ＵＡＲＴ）インターフェース、ユニバーサルシリアルバス（ＵＳＢ）インターフェース、汎用入力／出力（ＧＰＩＯ）インターフェース、集積回路間（Ｉ２Ｃ）インターフェース、管理コンソールインターフェース、及び／又は、デバッグインターフェースであってもよい。

【0042】

いくつかの実施形態では、メッセージは、メインプロセッサの起動及び動作中に生成された起動メッセージ、エラーメッセージ及び例外メッセージを含む。いくつかの実施形態では、起動メッセージは、メインプロセッサの起動イベント（ｕ－ブート（u-boot））、オペレーティングシステムロードイベント（例えば、Ｌｉｎｕｘ（登録商標） ｋｅｒｎｅｌ ｌｏａｄｉｎｇ）、ＲＡＭディスク解凍イベント及びランタイムサービスに関連している。いくつかの実施形態では、この方法は、受信したメッセージを、将来の使用及び分析のために非一時的なプロセッサ可読メモリデバイスに保存することをさらに含む。

【0043】

いくつかの実施形態では、この方法は、ＢＭＣシステムが組み込まれたプリント回路基板（ＰＣＢ）のトレースを介して、リダイレクトされたメッセージを外部にルーティングすることをさらに含む。他の実施形態では、この方法は、リダイレクトされたメッセージを処理チップの内部にルーティングすることをさらに含み、通信インターフェースの送信機とスヌーピングインターフェースの受信機との間のレジスタが、ルーティング用にプログラムされることをさらに含む。

【0044】

有利なことに、本明細書に記載されたように、ＢＭＣのコプロセッサを用いてメッセージを記録するシステム及び方法は、ＢＭＣシステムの処理チップの突然のハングアップ、ＢＭＣシステムが正常に起動できない、ＢＭＣシステムのネットワーク切断、ＢＭＣシステムのウォッチドッグタイムアウトの再起動等のように、潜在的なシステムの問題に関連した起動メッセージ、エラーメッセージ、例外メッセージ及びデータを取得することにより、サーバーの開発者とエンドユーザーの両方に利益をもたらすことができる。上述した問題又は同様の問題の何れかを含むエラー及び／又は例外メッセージは、ＢＭＣシステムの通信インターフェースに送信されるが、ＢＭＣシステムが完全に機能していない場合、取得することができない。従って、本明細書に記載されたシステム及び方法は、通信システムからのメッセージを傍受するための追加のデバイスのコストをかけることなく、ＢＭＣシステムの処理チップ内の既存のコプロセッサを用いて、ＢＭＣシステムの起動及び動作中にメッセージを監視、保存及び分析することが可能である。

【0045】

本発明を１つ以上の実施形態に関して詳細に述べてきたが、本明細書及び図面式を読み理解すれば、他の当業者により同等の修正及び変更が生じ得る。また、本発明の特定の特徴は、複数の実施形態のうち１つのみに関連して述べられているが、このような特徴は、所定の又は特定の応用に必要で利点がある１つ以上の他の実施形態の他の特徴と組み合わせられてもよい。

【0046】

本発明の様々な実施形態について上述したが、それらは限定ではなく例として提示されたものであることを理解されたい。本発明の趣旨又は範囲から逸脱することなく、開示された実施形態に対する多数の変更を、本明細書の開示に従って行うことができる。従って、本発明の幅及び範囲は、上記の実施形態の何れかによって限定されるべきではない。むしろ、本発明の範囲は、添付の特許請求の範囲及びその均等物に従って定義されるべきである。

【符号の説明】

【0047】

１００…ＢＭＣシステム
１１０…プリント回路基板（ＰＣＢ）
１１２…外部バス
１１５…外部ルート
１２０…処理チップ
１２２…メインプロセッサ
１２４…通信インターフェース
１２５…内部ルート
１２６…コプロセッサ
１２８…スヌーピングインターフェース
１２９…ｅＭＭＣインターフェース
１３０…組み込みマルチメディアカード（ｅＭＭＣ）メモリデバイス
１３５…記憶部

【図1】

【図2】

【図3】