特許 7325850 超可撓性透明半導体薄膜及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-08-04

(45)【発行日】2023-08-15

(54)【発明の名称】超可撓性透明半導体薄膜及びその製造方法

(51)【国際特許分類】

   H01L 21/20 20060101AFI20230807BHJP

   C30B 29/38 20060101ALI20230807BHJP

   C30B 33/08 20060101ALI20230807BHJP

   C23C 14/06 20060101ALI20230807BHJP

   C23C 14/58 20060101ALI20230807BHJP

   H01L 21/205 20060101ALI20230807BHJP

   H01L 21/02 20060101ALI20230807BHJP

【ＦＩ】

H01L21/20

C30B29/38 D

C30B33/08

C23C14/06 A

C23C14/58 Z

H01L21/205

H01L21/02 B

【請求項の数】 13

(21)【出願番号】P 2021532371

(86)(22)【出願日】2020-04-03

(65)【公表番号】

(43)【公表日】2022-06-27

(86)【国際出願番号】 CN2020083148

(87)【国際公開番号】W WO2021189523

(87)【国際公開日】2021-09-30

【審査請求日】2021-07-16

(31)【優先権主張番号】202010213156.3

(32)【優先日】2020-03-24

(33)【優先権主張国・地域又は機関】CN

(73)【特許権者】

【識別番号】516082763

【氏名又は名称】中国科学院蘇州納米技術与納米▲ファン▼生研究所

(74)【代理人】

【識別番号】100098729

【弁理士】

【氏名又は名称】重信 和男

(74)【代理人】

【識別番号】100206911

【弁理士】

【氏名又は名称】大久保 岳彦

(74)【代理人】

【識別番号】100204467

【弁理士】

【氏名又は名称】石川 好文

(74)【代理人】

【識別番号】100148161

【弁理士】

【氏名又は名称】秋庭 英樹

(74)【代理人】

【識別番号】100156535

【弁理士】

【氏名又は名称】堅田 多恵子

(74)【代理人】

【識別番号】100195833

【弁理士】

【氏名又は名称】林 道広

(72)【発明者】

【氏名】ヂャオ，ユークン

(72)【発明者】

【氏名】ルー，シュロン

(72)【発明者】

【氏名】シン，ジィウェイ

(72)【発明者】

【氏名】ヂァン，ジェンヤ

【審査官】宇多川 勉

(56)【参考文献】

【文献】特表２０１８－５２９６１０（ＪＰ，Ａ）

【文献】特開２０１８－１４２６６０（ＪＰ，Ａ）

【文献】特開２０２０－０３６０３８（ＪＰ，Ａ）

【文献】特開２０１８－０５８７５５（ＪＰ，Ａ）

【文献】特表２０２０－５１５０７８（ＪＰ，Ａ）

【文献】国際公開第２０１９／１６８１８７（ＷＯ，Ａ１）

【文献】米国特許出願公開第２０１９／０３５８６０５（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１８／０２６１４５５（ＵＳ，Ａ１）

【文献】中国特許出願公開第１０７７８５３５５（ＣＮ，Ａ）

【文献】中国特許出願公開第１０９９８００５４（ＣＮ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２１／２０

Ｃ３０Ｂ ２９／３８

Ｃ３０Ｂ ３３／０８

Ｃ２３Ｃ １４／０６

Ｃ２３Ｃ １４／５８

Ｈ０１Ｌ ２１／２０５

Ｈ０１Ｌ ２１／０２

(57)【特許請求の範囲】

【請求項1】

エピタキシャル基板を提供するステップと、
前記エピタキシャル基板に犠牲層を成長させるステップと、
前記犠牲層に少なくとも１層のＡｌ_１－ｎＧａ_ｎＮ（０＜ｎ≦１）エピタキシャル層を積層成長させるステップと、
前記Ａｌ_１－ｎＧａ_ｎＮエピタキシャル層にＧａＮ材料含有のナノピラーアレイを成長させるステップと、
前記犠牲層をエッチングして、前記犠牲層上のエピタキシャル構造全体を剥離するステップと、
剥離後のエピタキシャル構造を可撓性透明基板の表面に転移するステップとを含む、超可撓性透明半導体薄膜の製造方法。

【請求項2】

前記犠牲層には、複数層のＡｌ_１－ｎＧａ_ｎＮエピタキシャル層が積層成長され、隣接する２層のＡｌ_１－ｎＧａ_ｎＮエピタキシャル層の対応するｎ値が異なり、前記ナノピラーアレイが最外層のＡｌ_１－ｎＧａ_ｎＮエピタキシャル層に形成される、請求項１に記載の超可撓性透明半導体薄膜の製造方法。

【請求項3】

前記犠牲層をエッチングするステップは、
Ａｌ_１－ｎＧａ_ｎＮエピタキシャル層に前記犠牲層と導通する電極を製造してから、前記犠牲層を電気化学的にエッチングするステップを含み、
前記犠牲層を電気化学的にエッチングする前に、Ａｌ_１－ｎＧａ_ｎＮエピタキシャル層にパターンをフォトリソグラフィ方式でエッチングし、ナノピラーアレイのナノピラーを異なる領域のパターンに区画する、請求項１に記載の超可撓性透明半導体薄膜の製造方法。

【請求項4】

エピタキシャル成長方向に沿って、前記犠牲層上の各層のＡｌ_１－ｎＧａ_ｎＮエピタキシャル層の対応するｎ値が徐々に減少するか又は徐々に増加する、請求項２に記載の超可撓性透明半導体薄膜の製造方法。

【請求項5】

前記エピタキシャル基板に犠牲層を成長させるステップの前に、さらに、前記エピタキシャル基板にバッファ層を成長させ、前記犠牲層及び／又は前記バッファ層は１層以上のＡｌ_１－ｂＧａ_ｂＮ材料（０≦ｂ＜１）を用い、隣接する２層の前記Ａｌ_１－ｂＧａ_ｂＮ材料の対応するｂ値が異なる、請求項１に記載の超可撓性透明半導体薄膜の製造方法。

【請求項6】

エピタキシャル成長方向に沿って、前記エピタキシャル基板上の各層の前記Ａｌ_１－ｂＧａ_ｂＮ材料の対応するｂ値が徐々に増加する、請求項５に記載の超可撓性透明半導体薄膜の製造方法。

【請求項7】

前記ナノピラーアレイは、前記Ａｌ_１－ｎＧａ_ｎＮエピタキシャル層に下から順に積層成長された第１のＡｌ_１－ｍＧａ_ｍＮナノピラー、第２のＡｌ_１－ｘＧａ_ｘＮナノピラー又はＩｎ_１－ｘＧａ_ｘＮナノピラー及び第３のＡｌ_１－ｚＧａ_ｚＮナノピラーを含み、ここで、０＜ｍ≦１、０＜ｘ≦１、０＜ｚ≦１である、請求項１に記載の超可撓性透明半導体薄膜の製造方法。

【請求項8】

前記第１のＡｌ_１－ｍＧａ_ｍＮナノピラーの高さは１００ｎｍ～１５００ｎｍであり、前記第２のＡｌ_１－ｘＧａ_ｘＮナノピラー又は前記Ｉｎ_１－ｘＧａ_ｘＮナノピラーの高さは２０ｎｍ～５００ｎｍであり、前記第３のＡｌ_１－ｚＧａ_ｚＮナノピラーの高さは２０ｎｍ～６００ｎｍであり、及び／又は、前記ナノピラーアレイにおける単一のナノピラーの直径は４００ｎｍを超えない、請求項７に記載の超可撓性透明半導体薄膜の製造方法。

【請求項9】

前記第１のＡｌ_１－ｍＧａ_ｍＮナノピラーは、複数層を含み、隣接する２層の第１のＡｌ_１－ｍＧａ_ｍＮナノピラーの対応するｍ値が異なり、
及び／又は、前記第２のＡｌ_１－ｘＧａ_ｘＮナノピラー又は前記Ｉｎ_１－ｘＧａ_ｘＮナノピラーは、複数層を含み、隣接する２層の第２のＡｌ_１－ｘＧａ_ｘＮナノピラー又は隣接する２層のＩｎ_１－ｘＧａ_ｘＮナノピラーの対応するｘ値が異なり、
及び／又は、前記第３のＡｌ_１－ｚＧａ_ｚＮナノピラーは、複数層を含み、隣接する２層の第３のＡｌ_１－ｚＧａ_ｚＮナノピラーの対応するｚ値が異なる、請求項７に記載の超可撓性透明半導体薄膜の製造方法。

【請求項10】

ｍ値は第１のＡｌ_１－ｍＧａ_ｍＮナノピラーの成長方向に沿って徐々に減少する、請求項９に記載の超可撓性透明半導体薄膜の製造方法。

【請求項11】

可撓性透明基板と前記可撓性透明基板の表面に設けられたエピタキシャル構造を含み、前記エピタキシャル構造は、前記可撓性透明基板の表面に設けられた少なくとも１層のＡｌ_１－ｎＧａ_ｎＮエピタキシャル層と前記Ａｌ_１－ｎＧａ_ｎＮエピタキシャル層に設けられたＧａＮ材料含有のナノピラーアレイを含み、ここで、０＜ｎ≦１であり、
前記ナノピラーアレイは、前記Ａｌ _１－ｎ Ｇａ _ｎ Ｎエピタキシャル層に下から順に積層成長された第１のＡｌ _１－ｍ Ｇａ _ｍ Ｎナノピラー、第２のＡｌ _１－ｘ Ｇａ _ｘ Ｎナノピラー又はＩｎ _１－ｘ Ｇａ _ｘ Ｎナノピラー及び第３のＡｌ _１－ｚ Ｇａ _ｚ Ｎナノピラーを含み、ここで、０＜ｍ≦１、０＜ｘ≦１、０＜ｚ≦１であり、
前記第１のＡｌ _１－ｍ Ｇａ _ｍ Ｎナノピラーは、複数層を含み、隣接する２層の第１のＡｌ _１－ｍ Ｇａ _ｍ Ｎナノピラーの対応するｍ値が異なり、
及び／又は、前記第２のＡｌ _１－ｘ Ｇａ _ｘ Ｎナノピラー又は前記Ｉｎ _１－ｘ Ｇａ _ｘ Ｎナノピラーは、複数層を含み、隣接する２層の第２のＡｌ _１－ｘ Ｇａ _ｘ Ｎナノピラー又は隣接する２層のＩｎ _１－ｘ Ｇａ _ｘ Ｎナノピラーの対応するｘ値が異なり、
及び／又は、前記第３のＡｌ _１－ｚ Ｇａ _ｚ Ｎナノピラーは、複数層を含み、隣接する２層の第３のＡｌ _１－ｚ Ｇａ _ｚ Ｎナノピラーの対応するｚ値が異なる、超可撓性透明半導体薄膜。

【請求項12】

前記可撓性透明基板の表面に設けられた全てのＡｌ_１－ｎＧａ_ｎＮエピタキシャル層の総厚さＨ_１は１ｎｍ≦Ｈ_１＜８００ｎｍを満たす、請求項１１に記載の超可撓性透明半導体薄膜。

【請求項13】

前記第１のＡｌ_１－ｍＧａ_ｍＮナノピラーの高さは１００ｎｍ～１５００ｎｍであり、前記第２のＡｌ_１－ｘＧａ_ｘＮナノピラー又は前記Ｉｎ_１－ｘＧａ_ｘＮナノピラーの高さは２０ｎｍ～５００ｎｍであり、前記第３のＡｌ_１－ｚＧａ_ｚＮナノピラーの高さは２０ｎｍ～６００ｎｍであり、及び／又は、前記ナノピラーアレイにおける単一のナノピラーの直径は４００ｎｍを超えない、請求項１１に記載の超可撓性透明半導体薄膜。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体製造の技術分野に関し、特に超可撓性透明半導体薄膜及びその製造方法に関する。

【背景技術】

【0002】

近年、可撓性光電子デバイスは、ウェアラブルスマートデバイス、発光デバイス、太陽電池、センサ及び生物応用などの点で広範な利用可能性を有し、市場が非常に大きい。窒化ガリウム（ＧａＮ）系半導体材料は、高温に耐えられ、物理化学的性質が安定し、耐放射線性が高いなどの利点を持っていると共に、バンドギャップが広く、かつ連続的に調整可能であり、現在、光電デバイスを製造する理想的な材料である。しかしながら、ＧａＮ材料自体は、硬質材料であり、可撓性が低く、かつＧａＮ系材料のエピタキシャル成長に用いられる基板が一般に不透明であるため、現在、超可撓性透明ＧａＮ系材料を製造するのは難しい。一方、現在、広く研究されている２次元材料、例えば、グラフェンは、超可撓性があり、かつ透明であるという利点を持っているが、それ自体は、半導体デバイスとして使用することができないため、ＧａＮ系材料に替えて半導体デバイスを製造することができない。

【0003】

現在、科学研究者は、サファイア（ｓａｐｐｈｉｒｅ）基板に厚さが２μｍのアンドープＧａＮ層をバッファ層としてエピタキシャル成長させてから、厚さが２．５μｍのＧａＮハイドープ層を犠牲層として成長させ、その後に、デバイスに必要な、厚さが約０．８μｍの平面構造エピタキシャル層を成長させる（非特許文献１）。該実験では、犠牲層をエッチングして、その上の平面構造層を剥離すれば、可撓性薄膜を得ることができる。この製造方法は、可撓性ＧａＮ系エピタキシャル薄膜の製造のための新しい方法を提供し、革新的で価値があるが、以下の制限がある：Ａ、デバイスに必要なエピタキシャル構造層を成長させる前に、厚さが４．５μｍのＧａＮエピタキシャル層を成長させる必要があるため、エピタキシャルコストを増加させ、Ｂ、デバイスに必要なエピタキシャル構造層を成長させる前に成長させた厚さが２．５μｍのＧａＮハイドープ層は、欠陥密度を向上させ、エピタキシャル結晶品質を低下させ、Ｃ、剥離して得られた厚さが約０．８μｍの平面構造層は、厚く、透明度が不明であり、該文章には関連データがなされておらず、ＧａＮとＡｌＧａＮ材料のバンドギャップに対応する波長が可視光範囲（３８０ｎｍ～８００ｎｍ）より小さく、透明度が高いが、ＩｎＧａＮ材料はバンドギャップが狭く、可視光を吸収し、透明度は非常に低く、Ｄ、剥離して得られたエピタキシャル薄膜は、厚さが約１μｍであり、可撓性が制限され、曲げプロセスにおける押圧は結晶品質を損なう可能性がある。

【0004】

検索によると、特許文献１には、イオン注入により脆性気泡層（犠牲層として基板から剥離されるもの）を形成することが開示されており、或いは、レーザー剥離、機械又はエッチングによる基板の薄化の方式を直接採用して可撓性を実現することが開示されているが（特許文献２、特許文献３）、いずれも上記Ａ～Ｄの４つの問題を解決することができない。特許文献４には、さらに、ピラミッドエピタキシャル構造（水平サイズが１０μｍ以上）を用いてデバイスの可撓性を向上させることが開示されているが、上述したＡ～Ｃの制限を依然として解決するのは難しい。また、特許文献５には、まず、グラフェンをＳｉＯ_２／Ｓｉ表面に転移し、次に、フォトリソグラフィによりアレイ穴をエッチングしてから、ＧａＮ系ナノピラーアレイ（即ち、１次元ＧａＮ系材料）を成長させ、最後にグラフェンとナノピラーを同時に剥離し可撓性基板に転移することが開示されている。理論的には、該解決手段は、上記Ａ～Ｄの４つの問題をある程度解決することができるが、以下の新しい制限がある：Ｅ、この解決手段は、フォトリソグラフィによりアレイ穴を製造してナノピラー成長用基礎とし、一般的に、ナノピラー製造用穴のサイズは約０．１μｍ以下である必要があるが、一般に、フォトリソグラフィプロセスにより製造されたアレイ穴のサイズは、数ミクロンレベルであり、このサイズを小さくすれば、フォトリソグラフィのコストとプロセス難度が急激に上がり、Ｆ、現在、グラフェンに１次元ＧａＮ系材料を直接エピタキシャル成長させることは、依然未熟であり、そのエピタキシャル結晶品質を保証しにくく、フォトリソグラフィとエピタキシャル成長のいずれかのプロセスにおいても、グラフェンは、ある程度損傷を受け、Ｇ、グラフェン自体は、非常に薄い膜であり、単層グラフェンの厚さが約０．１ｎｍであり、グラフェン自体は損傷しやすく、換言すれば、グラフェンとナノピラーを同時に剥離し可撓性基板に転移するステップは、実際の操作において非常に難しく、グラフェン又はナノピラーアレイの完全性を損ないやすい。また、粘着テープ（非特許文献２を参照）又はシロキサン（ＰＤＭＳ）材料（非特許文献３を参照）を用いてナノピラーアレイを機械力で直接剥離することが報道される文章もある。このような機械的剥離方式は、コストが低く、かつ難度が低いという利点を持ち、上記Ａ～Ｇの問題をある程度解決することができるが、機械力による直接剥離方式は、ナノピラーアレイの結晶品質と底部の均一性を損なうと共に、ナノピラーアレイを接続する粘着テープ又はＰＤＭＳ材料が剥離後の薄膜の透明度をある程度低下させる。

【0005】

現在の技術では、超可撓性と透明特性を兼ね備えたＧａＮ系半導体材料を製造しようとすると共に、低い製造コストと低いプロセス難度を求めることは、非常に難しい。

【先行技術文献】

【特許文献】

【0006】

【文献】中国特許出願公告第１０２９４５７９５号明細書

【文献】中国特許出願公開第１０８３０５９１９号明細書

【文献】中国特許出願公告第１１０３２３３１２号明細書

【文献】中国特許出願公開第１０７４８２０８８号明細書

【文献】中国特許出願公開第１０７７８５３５５号明細書

【非特許文献】

【0007】

【文献】Applied Physics Express, 2016, Volume 9, 081003

【文献】Carbon, 2018, Volume 130, p.390

【文献】Nano Letters, 2015, 15, p.6958

【発明の概要】

【発明が解決しようとする課題】

【0008】

従来技術の不足に鑑みて、本発明は、結晶品質を向上させ、簡単かつ低いコストで半導体薄膜を剥離でき、将来の不可視半導体デバイスと超可撓性デバイスに技術サポートを提供できる超可撓性透明（不可視）半導体薄膜及びその製造方法を提供する。

【課題を解決するための手段】

【0009】

上記目的を達成するために、本発明は、以下の技術的解決手段を採用する。

【0010】

超可撓性透明半導体薄膜の製造方法は、
エピタキシャル基板を提供するステップと、
前記エピタキシャル基板に犠牲層を成長させるステップと、
前記犠牲層に少なくとも１層のＡｌ_１－ｎＧａ_ｎＮ（０＜ｎ≦１）エピタキシャル層を積層成長させるステップと、
前記Ａｌ_１－ｎＧａ_ｎＮエピタキシャル層にＧａＮ材料含有のナノピラーアレイを成長させるステップと、
前記犠牲層をエッチングして、前記犠牲層上のエピタキシャル構造全体を剥離するステップと、
剥離後のエピタキシャル構造を可撓性透明基板の表面に転移するステップと、を含む。

【0011】

一実施形態として、前記犠牲層には、複数層のＡｌ_１－ｎＧａ_ｎＮエピタキシャル層が積層成長され、隣接する２層のＡｌ_１－ｎＧａ_ｎＮエピタキシャル層の対応するｎ値が異なり、前記ナノピラーアレイが最外層のＡｌ_１－ｎＧａ_ｎＮエピタキシャル層に形成される。

【0012】

一実施形態として、前記犠牲層をエッチングするステップは、
Ａｌ_１－ｎＧａ_ｎＮエピタキシャル層に前記犠牲層と導通する電極を製造してから、前記犠牲層を電気化学的にエッチングするステップを含む。

【0013】

一実施形態として、前記犠牲層を電気化学的にエッチングする前に、Ａｌ_１－ｎＧａ_ｎＮエピタキシャル層にパターンをフォトリソグラフィ方式でエッチングし、ナノピラーアレイのナノピラーを異なる領域のパターンに区画する。

【0014】

一実施形態として、エピタキシャル成長方向に沿って、前記犠牲層上の各層のＡｌ_１－ｎＧａ_ｎＮエピタキシャル層の対応するｎ値が徐々に減少するか又は徐々に増加する。

【0015】

一実施形態として、前記エピタキシャル基板に犠牲層を成長させるステップの前に、さらに、前記エピタキシャル基板にバッファ層を成長させ、前記犠牲層及び／又は前記バッファ層は１層以上のＡｌ_１－ｂＧａ_ｂＮ材料（０≦ｂ＜１）を用い、隣接する２層の前記Ａｌ_１－ｂＧａ_ｂＮ材料の対応するｂ値が異なる。

【0016】

一実施形態として、エピタキシャル成長方向に沿って、前記エピタキシャル基板上の各層の前記Ａｌ_１－ｂＧａ_ｂＮ材料の対応するｂ値が徐々に増加する。

【0017】

一実施形態として、前記ナノピラーアレイは、前記Ａｌ_１－ｎＧａ_ｎＮエピタキシャル層に下から順に積層成長された第１のＡｌ_１－ｍＧａ_ｍＮナノピラー、第２のＡｌ_１－ｘＧａ_ｘＮナノピラー又はＩｎ_１－ｘＧａ_ｘＮナノピラー及び第３のＡｌ_１－ｚＧａ_ｚＮナノピラーを含み、ここで、０＜ｍ≦１、０＜ｘ≦１、０＜ｚ≦１である。

【0018】

一実施形態として、前記第１のＡｌ_１－ｍＧａ_ｍＮナノピラーの高さは１００ｎｍ～１５００ｎｍであり、前記第２のＡｌ_１－ｘＧａ_ｘＮナノピラー又は前記Ｉｎ_１－ｘＧａ_ｘＮナノピラーの高さは２０ｎｍ～５００ｎｍであり、前記第３のＡｌ_１－ｚＧａ_ｚＮナノピラーの高さは２０ｎｍ～６００ｎｍであり、及び／又は、前記ナノピラーアレイにおける単一のナノピラーの直径は４００ｎｍを超えない。

【0019】

一実施形態として、前記第１のＡｌ_１－ｍＧａ_ｍＮナノピラーは、複数層を含み、隣接する２層の第１のＡｌ_１－ｍＧａ_ｍＮナノピラーの対応するｍ値が異なり、
及び／又は、前記第２のＡｌ_１－ｘＧａ_ｘＮナノピラー又は前記Ｉｎ_１－ｘＧａ_ｘＮナノピラーは、複数層を含み、隣接する２層の第２のＡｌ_１－ｘＧａ_ｘＮナノピラー又は隣接する２層のＩｎ_１－ｘＧａ_ｘＮナノピラーの対応するｘ値が異なり、
及び／又は、前記第３のＡｌ_１－ｚＧａ_ｚＮナノピラーは、複数層を含み、隣接する２層の第３のＡｌ_１－ｚＧａ_ｚＮナノピラーの対応するｚ値が異なる。

【0020】

一実施形態として、ｍ値は第１のＡｌ_１－ｍＧａ_ｍＮナノピラーの成長方向に沿って徐々に減少する。

【0021】

本発明は、上記いずれか１項に記載の超可撓性透明半導体薄膜の製造方法で製造され、可撓性透明基板と前記可撓性透明基板の表面に設けられたエピタキシャル構造を含み、前記エピタキシャル構造が、前記可撓性透明基板の表面に設けられた少なくとも１層のＡｌ_１－ｎＧａ_ｎＮエピタキシャル層と前記Ａｌ_１－ｎＧａ_ｎＮエピタキシャル層に設けられたＧａＮ材料含有のナノピラーアレイを含み、ここで、０＜ｎ≦１である、超可撓性透明（不可視）半導体薄膜を提供することを別の目的とする。

【0022】

一実施形態として、前記可撓性透明基板の表面に設けられた全てのＡｌ_１－ｎＧａ_ｎＮエピタキシャル層の総厚さＨ_１は１ｎｍ≦Ｈ_１＜８００ｎｍを満たす。

【発明の効果】

【0023】

本発明は、１次元アレイのナノピラー構造により格子と熱的不整合による応力を解放することができるため、結晶品質を向上させると共に、平面薄膜に比べて、可視光線範囲におけるナノピラーアレイの透過率がより高いため、製造すべきサンプルの透明度を向上させる。また、本発明では、超可撓性透明半導体薄膜のエピタキシャル構造の製造に必要なバッファ層と犠牲層の総厚さは小さくてよく（＜２００ｎｍ）、ナノピラーアレイをエピタキシャルプロセスにおいて直接成長させ、追加の触媒を必要としないため、エピタキシャルコストとプロセス難度の低減に有利である。

【図面の簡単な説明】

【0024】

【図1】本発明の超可撓性透明半導体薄膜のエピタキシャル構造の製造フローチャートである。

【図2】本発明の実施例１の超可撓性透明半導体薄膜のエピタキシャル構造の剥離前の構造概略図である。

【図3】本発明の実施例１の半導体薄膜の走査型電子顕微鏡（ＳＥＭ）の側面図である。

【図4】本発明の実施例１の剥離転移後の超可撓性透明半導体薄膜のエピタキシャル構造の構造概略図である。

【図5】本発明の実施例１の超可撓性透明半導体薄膜の実物図である。

【図6】本発明の実施例１の超可撓性透明半導体薄膜の透過スペクトルテストチャートである。

【図7】本発明の実施例１の超可撓性透明半導体薄膜の曲げ状態での実物図である。

【図8】本発明の実施例６の半導体薄膜表面のフォトリソグラフィ構造の概略図である。

【図9】本発明の実施例６の半導体薄膜の剥離曲げ済みの構造概略図である。

【0025】

図面における符号の説明は以下のとおりである：
１－エピタキシャル基板、
１００－可撓性透明基板、
２－犠牲層、
１１－Ａｌ_１－ｎＧａ_ｎＮエピタキシャル層、
１１１－下層Ａｌ_１－ｎＧａ_ｎＮエピタキシャル層、
１１２－上層Ａｌ_１－ｎＧａ_ｎＮエピタキシャル層、
１２－ナノピラーアレイ、
１２１－第１のＡｌ_１－ｍＧａ_ｍＮナノピラー、
１２２－第２のＡｌ_１－ｘＧａ_ｘＮナノピラー又はＩｎ_１－ｘＧａ_ｘＮナノピラー、
１２３－第３のＡｌ_１－ｚＧａ_ｚＮナノピラー、
Ｃ－溝。

【発明を実施するための形態】

【0026】

本発明の目的、技術的解決手段及び利点をより明確にするために、以下、図面及び実施例を参照して、本発明をさらに詳細に説明する。なお、ここに記載する具体的な実施例は、本発明を解釈するものに過ぎず、本発明を限定するものではない。

【0027】

図面において、明確化のために、部品の形状及びサイズを拡大することができ、かつ同じ符号は、常に同じ又は類似する部品を示すために用いられる。

【0028】

用語「第１の」、「第２の」などを用いて様々な構造を説明することができるが、これらの構造はこれらの用語に限定されるべきではなく、これらの用語はある構造を別の構造と区別するものに過ぎないと理解すべきである。用語「上」、「下」は、本発明の実施例における各対象の相対位置関係を便宜的に説明するためのものに過ぎず、明細書において対応する図面に示す方位によって区別され、絶対方向を示すものではない。

【0029】

図１及び図２を参照すると、本発明に係る超可撓性透明半導体薄膜の製造方法は、以下のステップＳ０１～Ｓ０６を含む。

【0030】

Ｓ０１では、エピタキシャル基板１を提供する。

【0031】

ここで、エピタキシャル基板１は、シリコンウェハ（Ｓｉ）、サファイア基板、ＧａＮ自立基板、炭化ケイ素（ＳｉＣ）、ダイヤモンド基板、金属基板及び２次元材料で被覆された基板から選択されてよい。

【0032】

Ｓ０２では、エピタキシャル基板１に犠牲層２を成長させる。

【0033】

エピタキシャル基板１にバッファ層と犠牲層２を順に積層成長させてもよく、犠牲層２のみを成長させてもよい。即ち、エピタキシャル基板１に犠牲層２を成長させる前に、さらに、エピタキシャル基板１にバッファ層を成長させてよい。犠牲層２、バッファ層は、いずれも単層又は多層のＡｌ_１－ｂＧａ_ｂＮ材料（０≦ｂ＜１）を用いてよく、好ましくは、エピタキシャル基板１上の隣接する２層のＡｌ_１－ｂＧａ_ｂＮ材料の対応するｂ値が異なり、即ち、犠牲層２又はバッファ層が多層のＡｌ_１－ｂＧａ_ｂＮ材料であると、内部の隣接する２層のＡｌ_１－ｂＧａ_ｂＮ材料の対応するｂ値は異なり、犠牲層２とバッファ層が単層か多層のＡｌ_１－ｂＧａ_ｂＮ材料を用いるかに関わらず、犠牲層２とバッファ層の接触する２層のＡｌ_１－ｂＧａ_ｂＮ材料の対応するｂ値は異なる。

【0034】

バッファ層と犠牲層２の総厚さはＨ_０であり、１ｎｍ≦Ｈ_０＜２００ｎｍであり、エピタキシャル基板１に犠牲層２のみを成長させ、バッファ層を成長させないと、犠牲層２の厚さはＨ_０であり、エピタキシャル基板１にバッファ層と犠牲層２を順に積層成長させると、バッファ層と犠牲層２の厚さの和はＨ_０である。さらに、エピタキシャル成長方向に沿って、エピタキシャル基板１上の各層Ａｌ_１－ｂＧａ_ｂＮ材料の対応するｂ値は徐々に増加する。

【0035】

Ｓ０３では、犠牲層２に単層又は多層のＡｌ_１－ｎＧａ_ｎＮ（０＜ｎ≦１）エピタキシャル層１１を積層成長させる。

【0036】

犠牲層２には複数層のＡｌ_１－ｎＧａ_ｎＮエピタキシャル層１１が積層成長されると、隣接する２層のＡｌ_１－ｎＧａ_ｎＮエピタキシャル層１１の対応するｎ値が異なり、ナノピラーアレイ１２が最外層のＡｌ_１－ｎＧａ_ｎＮエピタキシャル層１１に形成される。可撓性透明基板１００の表面に設けられた各層のＡｌ_１－ｎＧａ_ｎＮエピタキシャル層１１の総厚さＨ_１は１ｎｍ≦Ｈ_１＜８００ｎｍを満たす。

【0037】

Ｓ０４では、Ａｌ_１－ｎＧａ_ｎＮエピタキシャル層１１にＧａＮ材料含有のナノピラーアレイ１２を成長させる。

【0038】

Ａｌ_１－ｎＧａ_ｎＮエピタキシャル層１１は、剥離後のナノピラー間の接続層として使用できると共に、ナノピラーの更なる緩衝と核生成に役立つ。薄膜は主にナノピラーアレイで構成され、従来の薄膜構造に比べて、エピタキシャル応力の解放、結晶品質の向上により有利であり、そして、底部に成長しているバッファ層、犠牲層２は、格子と熱的不整合による応力の更なる解放に有利であり、かつナノピラーアレイ核生成層の形成に役立つ。

【0039】

複数層のＡｌ_１－ｎＧａ_ｎＮエピタキシャル層１１があると、エピタキシャル成長方向に沿って、犠牲層２上の各層のＡｌ_１－ｎＧａ_ｎＮエピタキシャル層１１の対応するｎ値が徐々に減少するか又は徐々に増加し、徐々に変化する傾向を呈し、これは、曲がった薄膜の製造に役立つ。

【0040】

ナノピラーアレイ１２は、具体的には、Ａｌ_１－ｎＧａ_ｎＮエピタキシャル層１１に下から順に積層成長された第１のＡｌ_１－ｍＧａ_ｍＮナノピラー１２１、第２のＡｌ_１－ｘＧａ_ｘＮナノピラー又はＩｎ_１－ｘＧａ_ｘＮナノピラー１２２及び第３のＡｌ_１－ｚＧａ_ｚＮナノピラー１２３を含んでよく、ここで、０＜ｍ≦１、０＜ｘ≦１、０＜ｚ≦１である。

【0041】

第１のＡｌ_１－ｍＧａ_ｍＮナノピラー１２１は単層構造であってもよく、複数層の構造を含んでもよい。第１のＡｌ_１－ｍＧａ_ｍＮナノピラー１２１が複数層の構造を含むと、隣接する２層の第１のＡｌ_１－ｍＧａ_ｍＮナノピラー１２１の対応するｍ値は異なる。好ましくは、ｍ値は第１のＡｌ_１－ｍＧａ_ｍＮナノピラー１２１の成長方向に沿って徐々に減少し、徐々に変化する傾向を呈する。

【0042】

それと同様に、第２のＡｌ_１－ｘＧａ_ｘＮナノピラー又はＩｎ_１－ｘＧａ_ｘＮナノピラー１２２は単層構造であってもよく、複数層の構造を含んでもよい。第２のＡｌ_１－ｘＧａ_ｘＮナノピラー又はＩｎ_１－ｘＧａ_ｘＮナノピラー１２２が複数層の構造を含むと、隣接する２層の第２のＡｌ_１－ｘＧａ_ｘＮナノピラー又は隣接する２層のＩｎ_１－ｘＧａ_ｘＮナノピラーの対応するｘ値は異なる。

【0043】

第３のＡｌ_１－ｚＧａ_ｚＮナノピラー１２３は単層構造であってもよく、複数層の構造を含んでもよい。第３のＡｌ_１－ｚＧａ_ｚＮナノピラー１２３が複数層の構造を含むと、隣接する２層の第３のＡｌ_１－ｚＧａ_ｚＮナノピラー１２３の対応するｚ値は異なる。

【0044】

さらに、第１のＡｌ_１－ｍＧａ_ｍＮナノピラー１２１、第２のＡｌ_１－ｘＧａ_ｘＮナノピラー１２２及び第３のＡｌ_１－ｚＧａ_ｚＮナノピラー１２３中のそれぞれのＡｌ成分の含有量は、それぞれ均一に分布するか又は徐々に変化して（例えば、成長方向に沿って徐々に増加するか又は徐々に減少して）分布する。

【0045】

例えば、第１のＡｌ_１－ｍＧａ_ｍＮナノピラー１２１の高さは１００ｎｍ～１５００ｎｍであってよく、第２のＡｌ_１－ｘＧａ_ｘＮナノピラー又はＩｎ_１－ｘＧａ_ｘＮナノピラー１２２の高さは２０ｎｍ～５００ｎｍであってよく、第３のＡｌ_１－ｚＧａ_ｚＮナノピラー１２３の高さは２０ｎｍ～６００ｎｍであってよく、ナノピラーアレイ１２における単一のナノピラーの直径は４００ｎｍを超えない。

【0046】

Ｓ０５では、犠牲層２をエッチングして、犠牲層２上のエピタキシャル構造全体を剥離する。

【0047】

一実施形態として、犠牲層２をエッチングするステップは、
Ａｌ_１－ｎＧａ_ｎＮエピタキシャル層１１に犠牲層２と導通する電極を製造してから、犠牲層２を電気化学的にエッチングするステップを含んでよい。

【0048】

犠牲層２を電気化学的にエッチングする前に、剥離後の半導体薄膜の形状及び湾曲度を調整しやすいために、さらに、Ａｌ_１－ｎＧａ_ｎＮエピタキシャル層１１にパターンをフォトリソグラフィ方式でエッチングし、ナノピラーアレイ１２のナノピラーを異なる領域のパターンに区画してよい。電気化学的エッチングに用いられる電圧Ｕは０．１Ｖ≦Ｕ≦５００Ｖを満たす。フォトリソグラフィプロセスにおいてナノピラーアレイ１２を大面積で損傷することを許さず、エッチングパターンの形状は三角形、矩形、多角形、円形であってよく、径方向サイズは１μｍ～１００００μｍである。即ち、Ａｌ_１－ｎＧａ_ｎＮエピタキシャル層１１に密閉形状に構成されたエッチングパターンをエッチングすることにより、ナノピラーアレイ１２の多くのナノピラーを、互いに間隔をあけた幾つかのサブ領域に区画してよく、これは、Ａｌ_１－ｎＧａ_ｎＮエピタキシャル層１１の内部応力を調節することにより、剥離後の薄膜の形状及び湾曲度を調整することに役立つ。

【0049】

上記バッファ層、犠牲層２、Ａｌ_１－ｎＧａ_ｎＮエピタキシャル層１１及びナノピラーアレイ１２は、いずれも分子線エピタキシー又は気相成長の方式で形成することができる。

【0050】

Ｓ０６では、剥離後のエピタキシャル構造を可撓性透明基板１００の表面に転移する。

【0051】

可撓性透明基板１００は、導電膜、エポキシ樹脂、ガラス、セロハンテープ、２次元薄膜材料を含んでよい。

【0052】

上記製造方法に応じて、本発明は、さらに、超可撓性透明半導体薄膜を提供し、該超可撓性透明半導体薄膜は、可撓性透明基板１００と可撓性透明基板１００の表面に設けられたエピタキシャル構造を含み、エピタキシャル構造は、可撓性透明基板１００の表面に設けられた少なくとも１層のＡｌ_１－ｎＧａ_ｎＮエピタキシャル層１１とＡｌ_１－ｎＧａ_ｎＮエピタキシャル層１１に設けられたＧａＮ材料含有のナノピラーアレイ１２を含み、ここで、０＜ｎ≦１である。

【0053】

以下、具体的な実施例により本発明の上記製造方法と対応する構造を説明するが、下記実施例は本発明の具体的な例に過ぎず、その全てを限定するものではない。

【実施例1】

【0054】

図２に示すように、本実施例は、超可撓性透明半導体薄膜の製造方法を提供する。

【0055】

まず、ｎ型Ｓｉ基板をエピタキシャル基板１として、ＨＦ酸、アセトン及びエタノール溶液でそれぞれＳｉ基板の表面を５ｍｉｎ洗浄する。

【0056】

次に、該Ｓｉ基板を分子線エピタキシー（Ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ、ＭＢＥ）成長室に置いてエピタキシャル成長させて、エピタキシャル構造を形成し、具体的には、以下のステップ１～５を含む。

【0057】

ステップ１、Ｓｉ基板に厚さが約３ｎｍのＡｌＮ犠牲層２を成長させ、該犠牲層２は、即ちＡｌ_１－ｂＧａ_ｂＮ材料であり、バッファ層の役割を果たすことができ、ここで、ｂ＝０である。

【0058】

ステップ２、ＡｌＮ犠牲層２に高さが約１０ｎｍのＧａＮエピタキシャル層、即ちＡｌ_１－ｎＧａ_ｎＮエピタキシャル層１１を成長させ、ここで、ｎ＝１である。

【0059】

ステップ３、ＧａＮエピタキシャル層に高さが約４００ｎｍのＧａＮナノピラーを成長させて、第１のＡｌ_１－ｍＧａ_ｍＮナノピラー１２１とし、ここで、ｍ＝１である。

【0060】

ステップ４、ＧａＮナノピラーに厚さが３０ｎｍのＩｎ_０．３Ｇａ_０．７Ｎナノピラーを成長させて、Ｉｎ_１－ｘＧａ_ｘＮナノピラー１２２（ｘ＝０．７）とし、また、厚さが１０ｎｍのＧａＮナノピラーを成長させて、第３のＡｌ_１－ｚＧａ_ｚＮ（ｚ＝１）ナノピラー１２３とすれば、図３に示すようなナノピラーアレイを得ることができる。

【0061】

ステップ５、Ｓｉ基板の裏面（底面）に電極を導入し、ＮａＯＨ溶液中で電気化学エッチングを行い、電圧を約５Ｖとし、ＡｌＮ犠牲層２をエッチングし、Ｓｉ基板を剥離して犠牲層２上のエピタキシャル薄膜を得て、該エピタキシャル薄膜をセロハンテープの表面に転移すればよく、図４に示すように、セロハンテープを可撓性透明基板１００とする。

【0062】

上記製造プロセスにより、図５に示すような超可撓性透明半導体薄膜サンプルを得て、該図中の「ＳＩＮＡＮＯ」の文字は１枚の紙に書かれ、該サンプル越しに依然として「ＳＩＮＡＮＯ」の文字が見え、サンプルが高い透明度を有することを十分に反映し、図６に示すように、該サンプルに透過率テストを行うと、その可視光波長帯（３８０ｎｍ～８００ｎｍ）での透過率が７０％より大きいことが分かる。図７に示すように、該薄膜サンプルは非常に優れた可撓性を有する。

【実施例2】

【0063】

本実施例は、別の超可撓性透明半導体薄膜の製造方法を提供する。

【0064】

まず、ｎ型Ｓｉ基板をエピタキシャル基板１として、ＨＦ酸、アセトン及びエタノール溶液でそれぞれＳｉ基板の表面を６ｍｉｎ洗浄する。

【0065】

次に、該Ｓｉ基板をＭＢＥ成長室に置いてエピタキシャル成長させて、エピタキシャル構造を形成し、具体的には、以下のステップ１～５を含む。

【0066】

ステップ１、Ｓｉ基板に厚さが約５ｎｍのＡｌＮ犠牲層、即ちＡｌ_１－ｂＧａ_ｂＮ材料を成長させ、該犠牲層もバッファ層の役割を果たすことができ、ここで、ｂ＝０である。

【0067】

ステップ２、ＡｌＮ犠牲層に高さが約１００ｎｍのｎ型ＳｉドープＧａＮエピタキシャル層、即ちＡｌ_１－ｎＧａ_ｎＮエピタキシャル層１１を成長させ、ここで、ｎ＝１である。

【0068】

ステップ３、ＧａＮエピタキシャル層に高さが約８００ｎｍのｎ型ＳｉドープＧａＮナノピラーを成長させて、第１のＡｌ_１－ｍＧａ_ｍＮナノピラー１２１とし、ここで、ｍ＝１である。

【0069】

ステップ４、ＧａＮナノピラーに厚さが１００ｎｍのＡｌ_０．３Ｇａ_０．７Ｎナノピラーを成長させて、第２のＡｌ_１－ｘＧａ_ｘＮナノピラー１２２（ｘ＝０．７）とし、また、厚さが８０ｎｍのｐ型マグネシウム（Ｍｇ）ドープＧａＮナノピラーを成長させて、第３のＡｌ_１－ｚＧａ_ｚＮナノピラー１２３とし、ここで、ｚ＝１である。

【0070】

ステップ５、Ｓｉ基板の裏面（底面）に電極を導入し、ＨＮＯ_３溶液中で電気化学エッチングを行い、電圧を約１０Ｖとし、ＡｌＮ犠牲層２をエッチングし、かつ犠牲層２上のエピタキシャル薄膜をＩＴＯ導電膜の表面に転移すればよい。

【実施例3】

【0071】

本実施例は実施例１とほぼ一致するが、本実施例における第２のＡｌ_１－ｘＧａ_ｘＮナノピラー１２２が積層して設けられた複数の系超格子構造を含み、各系超格子構造にｘ値が異なるＡｌ_１－ｘＧａ_ｘＮ材料層が積層され、これらのｘ値が異なるＡｌ_１－ｘＧａ_ｘＮ材料層が周期的に交互に積層されて、第２のＡｌ_１－ｘＧａ_ｘＮナノピラー１２２を形成するという点で相違する。

【0072】

具体的には、第２のＡｌ_１－ｘＧａ_ｘＮナノピラー１２２は、５つのＡｌ_０．１Ｇａ_０．９Ｎ（１０ｎｍ）／ＧａＮ（３ｎｍ）系超格子構造を有し、即ち、Ａｌ_０．１Ｇａ０．９Ｎ（１０ｎｍ）とＧａＮ（３ｎｍ）は交互に設けられ、合計で５つの周期で設けられ、隣接する２層のＡｌ_１－ｘＧａ_ｘＮ材料のｘの値がそれぞれ０．９と１である。

【実施例4】

【0073】

本実施例は実施例２とほぼ一致するが、本実施例におけるエピタキシャル基板１は表面に厚さが５００ｎｍのＴｉＮ金属薄膜を有するサファイア基板であるという点で相違する。

【実施例5】

【0074】

本実施例は実施例１とほぼ一致するが、本実施例におけるエピタキシャル装置は有機金属気相成長（ＭＯＣＶＤ）装置であるという点で相違する。

【実施例6】

【0075】

本実施例は、更なる超可撓性透明半導体薄膜の製造方法を提供する。

【0076】

まず、ｎ型Ｓｉ基板をエピタキシャル基板１として、ＨＦ酸、アセトン及びエタノール溶液でそれぞれＳｉ基板の表面を３ｍｉｎ洗浄する。

【0077】

次に、該Ｓｉ基板をＭＢＥ成長室に置いてエピタキシャル成長させて、エピタキシャル構造を形成し、具体的には、以下のステップ１～５を含む。

【0078】

ステップ１、Ｓｉに厚さが約４ｎｍのＡｌＮ犠牲層、即ちＡｌ_１－ｂＧａ_ｂＮ材料を成長させ、ここで、ｂ＝０である。

【0079】

ステップ２、ＡｌＮ犠牲層に高さが約１００ｎｍのｎ型ＳｉドープＧａＮエピタキシャル層、即ち下層Ａｌ_１－ｎＧａ_ｎＮエピタキシャル層１１１（ｎ＝１）を成長させ、そして、高さが約８０ｎｍのｎ型ＳｉドープＡｌ_０．４Ｇａ_０．６Ｎエピタキシャル層、即ち上層Ａｌ_１－ｎＧａ_ｎＮエピタキシャル層１１２（ｎ＝０．６）を成長させて、剥離後の薄膜の応力を調整して、曲がった薄膜を形成しやすい。

【0080】

ステップ３、ＧａＮエピタキシャル層に高さが約４００ｎｍのｎ型ＳｉドープＧａＮナノピラーを成長させて、第１のＡｌ_１－ｍＧａ_ｍＮナノピラー１２１とし、ここで、ｍ＝１である。

【0081】

ステップ４、ＧａＮナノピラーに複数の周期（例えば、１０つの周期）のＩｎ_０．１Ｇａ_０．９Ｎ（４ｎｍ）／ＧａＮ（１５ｎｍ）を成長させて、第２のＩｎ_１－ｘＧａ_ｘＮナノピラー１２２とし、ここで、ｘをそれぞれ０．９と１とし、また、厚さが１２０ｎｍのｐ型マグネシウム（Ｍｇ）ドープＧａＮナノピラーを成長させて、第３のＡｌ_１－ｚＧａ_ｚＮナノピラー１２３とし、ここで、ｚ＝１である。

【0082】

図８に示すように、フォトリソグラフィ方式でエピタキシャルサンプルに矩形アレイ形式のグリッドをエッチングし、単一の矩形の長さは３０μｍであり、幅は２０μｍであり、各矩形をエッチングされた溝Ｃにより分ければ、エッチングパターンを形成し、溝Ｃをエピタキシャル基板１までエッチングし、エピタキシャル構造を互いに独立した幾つかの部分に分ける。

【0083】

ステップ５、Ｓｉ基板の裏面に電極を導入し、ＨＮＯ_３溶液中で電気化学エッチングを行い、電圧を約１５Ｖとし、ＡｌＮ犠牲層２をエッチングし、かつ犠牲層上のエピタキシャル薄膜をＩＴＯ導電膜の表面に転移すればよく、図９に示すように、応力の作用により、薄膜はナノピラー付きのミクロンロール構造を形成する。

【実施例7】

【0084】

本実施例は実施例６とほぼ一致するが、本実施例では、フォトリソグラフィ方式でエピタキシャルサンプルに円形アレイ形式のグリッドをエッチングし、単一の円形の直径は５０μｍであり、ＫＯＨ溶液中で電気化学エッチングを行い、電圧を約２０Ｖとし、かつ犠牲層上のエピタキシャル薄膜を２次元材料のグラフェンに転移するという点で相違する。

【0085】

以上より、従来技術に比べて、本発明は、少なくとも以下の（１）～（４）の効果を有する。

【0086】

（１）コストが低く、本発明では、超可撓性透明半導体薄膜のエピタキシャル構造の製造に必要なバッファ層と犠牲層の総厚さは小さく（＜２００ｎｍ）、ナノピラーアレイをエピタキシャルプロセスにおいて直接成長させ、追加の触媒を必要としないため、エピタキシャルコストの低減に有利であり、また、製造方法に必要な電気化学エッチングとフォトリソグラフィは、いずれも一般的なエッチングプロセスであり、コストが低い。

【0087】

（２）結晶品質が高く、本発明で製造される超可撓性透明半導体薄膜は、主にナノピラーアレイで構成され、従来の薄膜構造に比べて、エピタキシャル応力の解放、結晶品質の向上により有利であり、そして、底部に成長しているバッファ層／犠牲層は、格子と熱的不整合による応力の更なる解放に有利であり、かつナノピラーアレイ核生成層の形成に役立つ。

【0088】

（３）プロセスが簡単で制御可能であり、実用性が高く、超可撓性透明薄膜をエピタキシャルプロセスにおいて直接成長させ、追加の触媒を必要としないため、プロセス難度を低減し、製造プロセスに必要な電気化学エッチングとフォトリソグラフィは、いずれも一般的なエッチングプロセスであり、精度要求が低く、実用性の向上に有利である。

【0089】

（４）可撓性に優れ、かつ透明度が高く、本発明で製造されるナノピラーアレイの接続部はＡｌ_１－ｎＧａ_ｎＮエピタキシャル層であり、可視光の吸収率が低く、透明度が高く、接続部であるＡｌ_１－ｎＧａ_ｎＮエピタキシャル層の厚さは小さく、ナノピラーアレイ間に大きいギャップを有し、薄膜の可撓性を向上させるだけでなく、エピタキシャルプロセスにおいてエピタキシャル構造間の押圧と損傷を回避することができ、平面薄膜に比べて、可視光線範囲におけるナノピラーアレイの透過率がより高いため、製造すべきサンプルの透明度を向上させる。

【0090】

以上の説明は、本願の具体的な実施形態に過ぎず、説明すべきこととして、当業者にとって、本願の原理から逸脱することなく、さらに複数の改善及び修正を行うことができ、これらの改善及び修正も本願の保護範囲内にあると考えられる。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】