特許 7326192 配線基板及び半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-08-04

(45)【発行日】2023-08-15

(54)【発明の名称】配線基板及び半導体装置

(51)【国際特許分類】

   H01L 23/12 20060101AFI20230807BHJP

   H01L 25/07 20060101ALI20230807BHJP

   H01L 25/065 20230101ALI20230807BHJP

   H01L 25/18 20230101ALI20230807BHJP

   H05K 1/02 20060101ALI20230807BHJP

   H10B 80/00 20230101ALI20230807BHJP

【ＦＩ】

H01L23/12 E

H01L25/08 E

H05K1/02 J

H05K1/02 P

H10B80/00

H01L23/12 301Z

【請求項の数】 7

(21)【出願番号】P 2020046216

(22)【出願日】2020-03-17

(65)【公開番号】P2021150363

(43)【公開日】2021-09-27

【審査請求日】2022-09-07

(73)【特許権者】

【識別番号】318010018

【氏名又は名称】キオクシア株式会社

(74)【代理人】

【識別番号】110001092

【氏名又は名称】弁理士法人サクラ国際特許事務所

(72)【発明者】

【氏名】尾山 幸史

(72)【発明者】

【氏名】中村 三昌

(72)【発明者】

【氏名】佐野 雄一

【審査官】豊島 洋介

(56)【参考文献】

【文献】特開２０００－１５６５４９（ＪＰ，Ａ）

【文献】特開２０００－３１１９６４（ＪＰ，Ａ）

【文献】特開２０１４－０２２６５２（ＪＰ，Ａ）

【文献】特開２０１９－１２９１８１（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ２３／１２－２３／１５

２５／００－２５／０７

２５／１０－２５／１１

２５／１６－２５／１８

Ｈ０５Ｋ １／００－ １／０２

(57)【特許請求の範囲】

【請求項1】

高速配線が配置された第１配線層と、
前記高速配線よりも遅い信号を伝送する信号配線が配置された第２配線層と、
前記第１配線層と前記第２配線層との間に配置され、電源配線又は／及びグランド配線を含む第３配線層と、を有する配線基板であって、
前記第１配線層のランドと前記信号配線が重ならない部分の前記電源配線又は／及びグランド配線を除去し、
前記第１配線層のランドと前記信号配線が重なる部分の前記電源配線又は／及びグランド配線を、前記信号配線と重なるように配置した、配線基板。

【請求項2】

前記高速配線が、１ＧＨｚ以上の周波数の信号を流す配線である
請求項１記載の配線基板。

【請求項3】

前記第１配線層のランドと前記信号配線が重なる部分の前記電源配線又は／及びグランド配線の線幅は、前記信号配線の線幅を１０とした場合、５から１５の幅である
請求項１又は２記載の配線基板。

【請求項4】

前記第１配線層と前記第２配線層との間のノイズシールドのために設けられた前記第３配線層の配線は、グランド配線である
請求項１乃至３の何れか１項記載の配線基板。

【請求項5】

絶縁層が、樹脂、セラミックス、ガラス、ポリイミド、シリコン酸化物、シリコン窒化物の何れか一つを少なくとも含む絶縁材料で形成され、
導体層が、銅、アルミニウム、タングステン、金、銀の何れか一つを少なくとも含む合金で形成された
請求項１乃至４の何れか１項記載の配線基板。

【請求項6】

請求項１乃至５の何れか１項記載の配線基板に設けられた第１半導体チップと、
前記第１半導体チップの上に設けられた第１樹脂層と、
前記第１樹脂層の上に設けられた第２半導体チップと、をさらに備え、
前記高速配線は前記第１半導体チップと接続する半導体装置。

【請求項7】

前記第１半導体チップはコントローラチップであり、
前記第２半導体チップは半導体メモリチップである、
請求項６記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、配線基板及び半導体装置に関する。

【背景技術】

【0002】

半導体装置の小型化、高速化、高機能化等を実現するために、１つのパッケージ内に複数の半導体チップを積層して封止した構造の半導体記憶装置等の半導体パッケージが実用化されている。半導体記憶装置は、例えば配線基板上にＦＯＤ（Ｆｉｌｍ Ｏｎ Ｄｅｖｉｃｅ）材によりコントローラチップを埋め込みつつ接着し、ＦＯＤ材上にメモリチップを多段に積層した構造を備えている。

【0003】

上記のような半導体パッケージでは、配線基板として複数の配線層が形成された多層の配線基板が使用されているが、各層の配線間のノイズの影響を低減することが求められている。このような要求に答えるため、配線層と配線層との間にグランド配線等を介在させてノイズシールド配線とすることが行われている。

【0004】

しかしながら、ＰＣＩｅ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｅｘｐｒｅｓｓ）などの高速配線が設けられた配線基板では、グランド配線等のノイズシールド配線と高速配線との容量結合が大きくなり、電気特性が悪化するという問題があった。

【先行技術文献】

【特許文献】

【0005】

【文献】特許第４９１９４７５号公報

【文献】特開２００１－２５０８２５号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

本発明が解決しようとする課題は、配線層間のノイズの影響を軽減しつつ、容量結合の抑制を図ることができる配線基板及び半導体装置を提供することにある。

【課題を解決するための手段】

【0007】

実施形態の配線基板は、高速配線が配置された第１配線層と、前記第１配線層に対して平行であり、前記高速配線よりも遅い信号を伝送する信号配線が配置された第２配線層と、前記第１配線層と前記第２配線層との間に配置され、前記第１配線層と前記第２配線層との間のノイズシールドのために設けられた電源配線又は／及びグランド配線からなる第３配線層とを有する配線基板であって、前記第１配線層のランドと前記信号配線が重ならない部分の前記電源配線又はグランド配線を除外し、前記第１配線層のランドと前記信号配線が重なる部分の前記電源配線又はグランド配線を、前記信号配線と重なるように配置した。

【図面の簡単な説明】

【0008】

【図1】実施形態に係る半導体装置の構成を示す断面図。

【図2】実施形態に係る配線基板の要部構成を示す断面図。

【図3】実施形態に係る配線基板の要部構成を示す断面図。

【図4】実施形態に係る配線基板の要部構成を示す平面図。

【図5】実施形態に係る配線基板の第１配線層の配線パターンの平面模式図。

【図6】実施形態に係る配線基板の第２配線層の配線パターンの平面模式図。

【発明を実施するための形態】

【0009】

以下、実施形態に係る図面を参照して説明する。なお、各図面において、実質的に同一の構成部位には同一の符号を付し、その説明を一部省略する場合がある。図面は模式的なものであり、厚さと平面寸法との関係、各部の厚さの比率等は現実のものとは異なる場合がある。説明中の上下等の方向を示す用語は、特に明記が無い場合には後述する基板の半導体チップ搭載面を上とした場合の相対的な方向を示し、重力加速度方向を基準とした現実の方向とは異なる場合がある。

【0010】

図１は、実施形態に係る半導体装置（半導体パッケージ）を示す断面図である。図１に示す半導体パッケージ１は、配線基板２と、配線基板２上に搭載された第１の半導体チップ３と、第１の半導体チップ３を埋め込みつつ配線基板２に接着する第１の接着層（ＦＯＤ）４と、第１の接着層４と接着している、電極を具備しない第２の半導体チップ５上に固着された複数の第３の半導体チップ６の積層体７と、第１の半導体チップ３や第３の半導体チップ６の積層体７等を封止するように配線基板２上に設けられた封止樹脂層８とを具備している第２の半導体チップ５はスペーサ基板でありシリコンウェハが用いられるが、他にポリイミド等の樹脂やガラス等の板をスペーサ基板として用いても良い。

【0011】

配線基板２は、例えば絶縁性樹脂基板や絶縁性セラミックス基板等の表面に設けられた配線層９や内部に設けられた配線層１０等から構成された配線網を有するものである。絶縁性材料として具体的にはガラス－エポキシ樹脂複合材、ガラス、ポリイミド樹脂、シリコン酸化物、シリコン窒化物等のような絶縁材料がある。配線層９、１０は、例えば銅や銅合金、金や金合金等、銀や銀合金、アルミニウム、タングステン、チタン、ニッケル等の金属材料により構成される。配線基板２は、外部端子の形成面等となる第１の面２ａと、半導体チップ３、５、６の搭載面となる第２の面２ｂとを有している。

【0012】

配線基板２の第２の面２ｂ上には、第１の半導体チップ３が搭載されており、第１の半導体チップ３は第１の接着層（ＦＯＤ）４内に埋め込まれつつ配線基板２のチップ搭載領域に接着されている。第１の半導体チップ３としては、例えば第３の半導体チップ６として用いられる半導体メモリチップと外部機器との間でデジタル信号を送受信するコントローラチップやインターフェースチップ、ロジックチップ、ＲＦチップ等のシステムＬＳＩチップが挙げられるが、これに限定されるものではない。

【0013】

第１の半導体チップ３の電極（図示せず）は、ボンディングワイヤ１１を介して配線基板２の配線層９と電気的に接続されている。コントローラチップ等の第１の半導体チップ３を配線基板２上に直接搭載することによって、第１の半導体チップ３と配線基板２との間の配線長を短縮することができる。これによって、第１の半導体チップ３と配線基板２との間の信号転送速度の向上等が図られ、半導体パッケージ１の高速化対応が可能になる。さらに、第１の半導体チップ３が第１の接着層４内に埋め込まれているため、配線基板２に対する第３の半導体チップ６の搭載性を低下させたり、またパッケージサイズの小型化等を妨げることもない。従って、小型で高速デバイスに対応させた半導体パッケージ１を提供することが可能になる。

【0014】

コントローラチップ等の第１の半導体チップ３の外形形状は、半導体メモリチップ等の第３の半導体チップ６のそれに比べて小さいことが一般的である。そこで、配線基板２上に搭載された第１の半導体チップ３を第１の接着層４内に埋め込んだ上で、第１の接着層４上に複数の第３の半導体チップ６を積層して搭載している。第３の半導体チップ６の具体例としては、ＮＡＮＤ型フラッシュメモリのような半導体メモリチップが挙げられるが、これに限られるものではない。本実施形態においては、４個の半導体メモリチップが第３の半導体チップ６として積層して搭載されている。なお、第３の半導体チップ６の積層数は４段に限らない。

【0015】

第１の接着層４上に搭載された複数の第３の半導体チップ６のうち、１段目から４段目までの第３の半導体チップ６はそれぞれの電極が露出するように、第１の方向（図中、紙面右方向）に電極が配列された端部をずらして階段状に積層されている。

【0016】

複数の第３の半導体チップ６のうち、１段目の第３の半導体チップ６は電極を具備しない第２の半導体チップ５上に固着されている。第２の半導体チップ５は第１の接着層４を介して第１の半導体チップ３の上に固着されている。１の接着層４には、一般的なＤＡＦ（Ｄｉｅ Ａｔｔａｃｈ Ｆｉｌｍ）等の接着剤が用いられる。第３の半導体チップ６は、図１では図示を省略したＤＡＦ等の接着剤によって、下側に位置する第２の半導体チップ５や第３の半導体チップ６に固着されている。第３の半導体チップ６の電極（図示せず）は、ボンディングワイヤ１２を介して配線基板２の配線層９と電気的に接続されている。電気特性や信号特性が等しい電極パッドに関しては、配線基板２の配線層９と複数の第３の半導体チップ６の電極パッドとをボンディングワイヤ１２で順に接続することができる。すなわち、１段目から４段目までの第３の半導体チップ６の電極は、ボンディングワイヤ１２で順に接続し、１段目の第３の半導体チップ６の電極と配線基板２の配線層９とをボンディングワイヤ１２で接続している。半導体チップの厚みは例えば３０μｍ～１００μｍである。

【0017】

配線基板２の第２の面２ｂ上には、第１の半導体チップ３や第３の半導体チップ６の積層体７をボンディングワイヤ１１、１２と共に封止するように、エポキシ樹脂等の絶縁樹脂を用いた封止樹脂層８が例えばモールド成形されている。これらの構成要素によって、実施形態の半導体パッケージ１が構成されている。

【0018】

次に、図２～図６を参照して半導体パッケージ１の配線基板２の構成について説明する。図２、３に示すように、配線基板２は、第１配線層２１と、第２配線層２３と、第３配線層２４とを有する。第１配線層２１と、第２配線層２３と、第３配線層２４とはそれぞれ略平行である。

【0019】

図５は、第１配線層２１における配線パターンの平面模式図である。第１配線層２１には、高速配線ランド２０ａと、高速配線ランド２０ａに接続する第１層高速配線２０と、信号配線ランド２２ａと、信号配線ランド２２ａに接続する第１層信号配線２２ｂと、電源用ランドＸとグランド用ランドＹと、が設けられている。各配線はビア２８を介して、第１配線層２１、第２配線層２３、及び、第３配線層２４の間を接続する。Ｉ部分では高速配線ランド２０ａからビアを介して第２配線層２３に高速配線が接続される。ＩＩ部分では高速配線ランド２０ａから第１層高速配線２０が延伸し、ビア２８を介して第２配線層２３に高速配線が接続される。高速配線ランド２０ａ、信号配線ランド２２ａ、電源用ランドＸとグランド用ランドＹとには、ハンダバンプ等が形成され図示しない外部機器と接続する。

【0020】

図６は第２配線層２３における配線パターンの平面模式図である。第２配線層２３には、第２層高速配線２０ｃと第２層信号配線２２とが設けられている。それぞれビアを介して第１配線層２１から接続されている。また一点鎖線ＩＩＩで囲まれた場所を見ればわかるように、高速配線ランド２０ａと第２層信号配線２２とが重なっている場所がある。

【0021】

図２、３に示すように、第３配線層２４には、電源配線２５とグランド配線２６とが設けられている。電源配線２５が第１配線層２１側にあり、その上にグランド配線２６が配置されている。電源配線２５とグランド配線２６とには電源用ランドＸとグランド用ランドＹとを介して給電される。第３配線層２４に設けられた電源配線２５とグランド配線２６のうちの少なくとも一方は、高速配線ランド２０ａと第２層信号配線２２との間に発生するノイズをシールドするノイズシールド配線として使用される。なお、第１配線層２１、第２配線層２３においては、配線やパッドが設けられていない部分は、ベタ状、またはメッシュ状の電源配線やグランド配線が配置されているが、図５，６では省略している。本実施形態では、グランド配線２６をノイズシールド配線として使用する場合について説明する。

【0022】

以下、高速配線について説明する。
高速配線２０は、例えばＰＣＩｅ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｅｘｐｒｅｓｓ）などの高速配線であり、周波数が例えば１ＧＨｚ以上の信号を流す配線であって、インピーダンスコントロールが必要とされる。信号配線では高速配線よりも遅い周波数の信号が流れる。高速配線ランド２０ａは、第１層高速配線２０の線幅に比べて大きな径を有し、大きな面積を占める導体部となっている。また第１層高速配線２０及び第２層高速配線２０ｃは２本で一組のペア配線であり、その配線パターンは互いに似通っている。高速配線はペアで使用することが好ましい。例えば高速配線２０は信号を高速でやりとりする必要がある第１の半導体チップ３にのみ接続される。例えば信号配線２０は信号配線ランド２２ａから出て第１の半導体チップ３に接続されるものと、信号配線ランド２２ａから出て第３の半導体チップ６に接続されるものと、第１の半導体チップ３と第３の半導体チップ６とを接続するものとがある。

【0023】

上述のように、高速配線ランド２０ａは、大きな面積を占める導体部となっている。このため、高速配線ランド２０ａの部分とグランド配線２６とが重なっていると、これらの間の容量結合が大きくなる。したがって、図２に示すように、本実施形態では、上層の第２配線層２３の第２層信号配線２２と高速配線ランド２０ａとが重ならない部分においては、これらの間に、ノイズシールド配線として作用するグランド配線２６を配置しない（除去する）。

【0024】

また、図３に示すように、上層の第２配線層２３の第２層信号配線２２と高速配線ランド２０ａとが重なる部分においては、第２層信号配線２２と重なるように、これらの間に、ノイズシールド配線として作用するグランド配線２６を配置する。

【0025】

図４は、図６の一点鎖線ＩＩＩで囲まれた部分を拡大し透視的に表した模式図である。第２配線層２３の第２層信号配線２２と、グランド配線２６が設けられた部分を示している。高速配線ランド２０ａの外形は点線で示す。前述したとおり第１配線層２１の高速配線ランド２０ａと、第２配線層２３の第２層信号配線２２との間には、ノイズシールド配線として作用するグランド配線２６がこれらの間に介在するように配設されている。そして、図４に示すように、高速配線ランド２０ａと重なる部分については、高速配線ランド２０ａの形状に対応してグランド配線２６が設けられていない領域が形成されている。一方、高速配線ランド２０ａの上を横切るように、第２層信号配線２２が形成されている部分、換言すれば高速配線ランド２０ａと第２層信号配線２２が重なる部分については、第２層信号配線２２と重なるようにグランド配線２６が設けられている。

【0026】

グランド配線２６は、高速配線ランド２０ａを通る第２層信号配線２２の配線パターンと同様な配線パターンで形成されている。理解のため図４においては、第２層信号配線２２の線幅がグランド配線２６の線幅よりも細いように描いているが、基本的には、第２層信号配線２２の線幅と略同一が好ましい。しかし、グランド配線２６の線幅は、必ずしも第２層信号配線２２の線幅と略同一とする必要はなく、例えば、第２層信号配線２２の線幅を１０とした時に、グランド配線２６の線幅を５～１５増えた線幅としてもよい。なお、第２層信号配線２２等の線幅は、例えば、３０μｍ乃至３５μｍ程度である。

【0027】

グランド配線２６の線幅を広くすることによって、高速配線ランド２０ａと第２層信号配線２２との間のノイズ低減効果が高くなるが、高速配線ランド２０ａとグランド配線２６との容量結合が多くなる。一方、グランド配線２６の線幅を狭くすることによって、高速配線ランド２０ａとグランド配線２６との容量結合を低減することができるが、高速配線ランド２０ａと第２層信号配線２２との間のノイズ低減効果が低くなる。

【0028】

このため、上記したとおり、グランド配線２６の線幅は、第２層信号配線２２の線幅を１０とした時、５～１５の間の線幅とする。これによって、高速配線ランド２０ａと第２層信号配線２２との間のノイズの影響を軽減しつつ、高速配線ランド２０ａとグランド配線２６との容量結合を抑制して電気特性の悪化を抑制することができる。

【0029】

配線基板２は、絶縁層とこの絶縁層に形成された導体層で構成されている。絶縁層は、樹脂、セラミックス、ガラス、ポリイミド、シリコンの何れかを少なくとも含む絶縁材料で形成することができる。また、導体層は、銅、アルミニウム、タングステン、金、銀の何れか又はこれらを含む合金で形成することができる。

【0030】

以上のように、本実施形態の配線基板２及び半導体パッケージ１では、配線層間のノイズの影響を軽減しつつ、容量結合の抑制を図ることができる。

【0031】

実際に、高速配線ランド２０ａと重なる部分については、高速配線ランド２０ａの形状に対応してグランド配線２６が設けられていない領域が形成され、高速配線ランド２０ａと第２層信号配線２２が重なる部分については、第２層信号配線２２と重なるように第２層信号配線２２と同じ線幅のグランド配線２６が設けられている実施例の配線基板２を使用した半導体パッケージ１を作成した。一方、高速配線ランド２０ａと重なる部分についても一様に（ベタに）グランド配線２６が設けられている比較例の配線基板２を使用した半導体パッケージ１を作成した。そして、これらの電気性能について比較した。

【0032】

上記の電気性能の比較では、リターンロス（Ｒｅｔｕｒｎ Ｌｏｓｓ）について、ディファレンシャルモード（Ｄｉｆｆｅｒｅｎｔｉａｌ ｍｏｄｅ）及びコモンモード（Ｃｏｍｍｏｎ ｍｏｄｅ）のリファレンスクロック（ＲＥＦＣＬＫ）について、周波数５０ＭＨｚ－２．５ＧＨｚ、２．５ＧＨｚ－８ＧＨｚにおいて測定し比較した。

【0033】

この結果、ディファレンシャルモードのリファレンスクロックでは、５０ＭＨｚ－２．５ＧＨｚにおいて－０．５８ｄＢ、２．５ＧＨｚ－８ＧＨｚにおいて－０．４８ｄＢ比較例に比べて実施例の方が良い結果が得られた。また、コモンモードのリファレンスクロックでは、５０ＭＨｚ－２．５ＧＨｚにおいて－０．３９ｄＢ、２．５ＧＨｚ－８ＧＨｚにおいて－０．２８ｄＢと、比較例に比べて実施例の方が良い結果が得られた。

【0034】

他の実施形態。
（ａ）上記実施形態ではグランド配線２６をシールドとして利用したが、電源配線２５をシールドとして用いてもよい。または、電源配線２５とグランド配線２６との両方をシールドに用いても良い。
（ｂ）上記実施形態では電源配線２５の上にグランド配線２６があるが、電源配線２５が上側にあり、グランド配線２６が下側にあってもよい。
（ｃ）上記実施形態ではグランド配線２６または電源配線２５がシールドするのは高速配線ランド２０ａであるが、信号配線ランド２２ａをシールドしてもよい。
（ｄ）上記実施形態では図２、図３に示すように電源配線２５の上にグランド配線２６があり、疑似的に二層になっているが、電源配線２５とグランド配線２６とが同一層に設けられていてもよい。

【0035】

以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0036】

１……半導体パッケージ、２……配線基板、３……第１の半導体チップ、４……第１の接着層（ＦＯＤ）、５……第２の半導体チップ、６……第３の半導体チップ、７……積層体、８……封止樹脂層、９，１０……配線層、１１，１２……ボンディングワイヤ、２０……第１層高速配線、２０ａ……高速配線ランド、２０ｃ……第２層高速配線、２１……第１配線層、２２……第２層信号配線、２２ａ……信号配線ランド、２２ｂ……第１層信号配線、２３……第２配線層、２４……第３配線層、２５……電源配線、２６……グランド配線、２８……ビア、Ｘ……電源用ランド、Ｙ……グランド用ランド。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】