知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-08-07
(45)【発行日】2023-08-16
(54)【発明の名称】半導体集積回路
(51)【国際特許分類】
G01R 31/3185 20060101AFI20230808BHJP
G01R 31/28 20060101ALI20230808BHJP
H01L 21/822 20060101ALI20230808BHJP
H01L 27/04 20060101ALI20230808BHJP
【ＦＩ】
G01R31/3185
G01R31/28 V
G01R31/28 Y
H01L27/04 T
【請求項の数】
4
(21)【出願番号】P 2019114838
(22)【出願日】2019-06-20
(65)【公開番号】P2021001779
(43)【公開日】2021-01-07
【審査請求日】2022-03-08
(73)【特許権者】
【識別番号】000005223
【氏名又は名称】富士通株式会社
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(72)【発明者】
【氏名】佐野 好次
【審査官】小川 浩史
(56)【参考文献】
【文献】特開２００１－１９４４２２（ＪＰ，Ａ）
【文献】特開平３－２３３７４４（ＪＰ，Ａ）
【文献】特開昭６４－７６２１１（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０１Ｒ ３１／２８－３１／３１９３
Ｈ０１Ｌ ２７／０４
(57)【特許請求の範囲】
【請求項1】
内部回路と、外部と前記内部回路との間で信号を送受信する第１の信号経路と、
外部と前記内部回路との間で信号を送受信する第２の信号経路と、
前記第１の信号経路において外部から受信したコマンドを検出する第１のコマンド検出回路と、
前記第１のコマンド検出回路によるコマンド検出結果を格納するレジスタと、
を含み、
前記レジスタの前記コマンド検出結果が外部から受信した設定コマンドに応じて試験動作を示す場合、前記設定コマンドおよび前記第１の信号経路において外部から受信した信号を前記第２の信号経路から外部に送信する転送動作を実行し、前記レジスタの前記コマンド検出結果が試験動作を示さない場合、前記転送動作を実行することなく前記第１の信号経路と前記第２の信号経路とを互いに独立に動作させる半導体集積回路。
【請求項2】
前記第１の信号経路において外部から受信した信号を、前記レジスタの前記コマンド検出結果に応じて、選択的に前記内部回路に入力するとともに選択的に前記第２の信号経路に転送する第１の入力選択回路と、前記第２の信号経路において、前記レジスタの前記コマンド検出結果に応じて、前記内部回路から出力された信号を外部に選択的に送信するとともに、前記第１の入力選択回路から転送された信号を外部に選択的に送信する第１の出力選択回路と
を更に含み、前記第１の入力選択回路と前記第１の出力選択回路との間で信号を転送することにより前記転送動作を実行する、請求項１記載の半導体集積回路。
【請求項3】
前記第２の信号経路において外部から受信するコマンドを検出する第２のコマンド検出回路を更に含み、前記レジスタは前記第２のコマンド検出回路によるコマンド検出結果を格納可能であり、前記レジスタの前記コマンド検出結果が逆方向試験動作を示す場合、前記第２の信号経路において外部から受信した信号を前記第１の信号経路から外部に送信する逆方向転送動作を実行する、請求項１又は２記載の半導体集積回路。
【請求項4】
前記第２の信号経路において外部から受信した信号を、前記レジスタの前記コマンド検出結果に応じて、選択的に前記内部回路に入力するとともに選択的に前記第１の信号経路に転送する第２の入力選択回路と、前記第１の信号経路において、前記レジスタの前記コマンド検出結果に応じて、前記内部回路から出力された信号を外部に選択的に送信するとともに、前記第２の入力選択回路から転送された信号を外部に選択的に送信する第２の出力選択回路と
を更に含み、前記第２の入力選択回路と前記第２の出力選択回路との間で信号を転送することにより前記逆方向転送動作を実行する、請求項３記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【0001】
本願開示は、半導体集積回路及び半導体集積回路の試験方法に関する。
【背景技術】
【0002】
インタフェースが冗長構成されている装置においては、例えば、基本インターフェースと冗長インターフェースとの同一構成を有する２個のインターフェースが設けられる。これら２個のインターフェースを介して通信をする半導体集積回路間では、例えば完全に同一の信号を二重に送受信することにより、一方の通信経路の故障時にも他方の通信経路を介しての通信が可能であることにより、通信の信頼性を確保することができる。冗長構成インターフェースの使用形態は任意であり、例えば、２個のインターフェースを異なる信号の送受信に用いることにより、２倍の信号伝送幅を実現するようにしてもよい。
【0003】
それぞれが冗長構成されたインターフェースを有するＮ個の半導体集積回路が搭載された装置について、各回路及び接続パスの動作確認を行う場合には、Ｎ個の試験装置をＮ個の半導体集積回路にそれぞれ接続して並列に試験を実行する試験方式が考えられる。或いは、１個の試験装置をＮ個の半導体集積回路に順次つなぎ替えてＮ回の試験を逐次実行する試験方式が考えられる。
【0004】
並列試験を行う場合には、Ｎ個の試験装置を用意する必要がある。また試験装置台数分のオペレーションが必要であり手間がかかる。また逐次試験を行う場合には、試験装置を繋ぎ替えながらＮ回の試験を行うことになるのでＮ倍の時間がかかってしまう。
【先行技術文献】
【特許文献】
【0005】
【文献】特開２００７－１８７４８９号公報
【文献】特開２０１１－１７９８８１号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
以上を鑑みると、冗長構成されたインターフェースを有する複数個の半導体集積回路を効率的に試験できる回路構成が望まれる。
【課題を解決するための手段】
【0007】
半導体集積回路は、内部回路と、外部と前記内部回路との間で信号を送受信する第１の信号経路と、外部と前記内部回路との間で信号を送受信する第２の信号経路と、前記第１の信号経路において外部から受信したコマンドを検出する第１のコマンド検出回路と、前記コマンド検出回路によるコマンド検出結果を格納するレジスタとを含み、前記レジスタの前記コマンド検出結果が外部から受信した設定コマンドに応じて試験動作を示す場合、前記設定コマンドおよび前記第１の信号経路において外部から受信した信号を前記第２の信号経路から外部に送信する転送動作を実行し、前記レジスタの前記コマンド検出結果が試験動作を示さない場合、前記転送動作を実行することなく前記第１の信号経路と前記第２の信号経路とを互いに独立に動作させる。
【発明の効果】
【0008】
少なくとも１つの実施例によれば、冗長構成されたインターフェースを有する複数個の半導体集積回路を効率的に試験できる。
【図面の簡単な説明】
【0009】
【図1】試験システムの構成の一例を示す図である。
【図2】試験装置の構成の一例を示す図である。
【図3】半導体集積回路の構成の一例を示す図である。
【図4】試験動作時において試験装置と被評価装置とがやり取りするコマンドシーケンスの一例を示す図である。
【図6】設定コマンドの構成の一例を示す図である。
【図7】設定コマンドの構成の別の一例を示す図である。
【図8】情報コマンドの構成の一例を示す図である。
【図10】入力選択回路の動作を規定した表を示す図である。
【図11】出力選択回路の動作を規定した表を示す図である。
【発明を実施するための形態】
【0010】
以下に、本発明の実施例を添付の図面を用いて詳細に説明する。添付の図面において、同一又は対応する構成要素は同一又は対応する番号で参照し、その説明は適宜省略する。
【0011】
図１は、試験システムの構成の一例を示す図である。図１に示す試験システムは、試験装置１０及び被評価装置２０とを含む。試験装置１０は、プリント基板（ＰＣＢ：Printed Circuit Board）１２上に搭載された半導体集積回路（ＬＳＩ）１３、基本インターフェースコネクタ１１－１、及び冗長インターフェースコネクタ１１－２を含む。被評価装置２０は、プリント基板２２－１上に搭載された半導体集積回路２３－１及び２３－２、基本インターフェースコネクタ２１－１及び２１－３、及び冗長インターフェースコネクタ２１－２及び２１－４を含む。被評価装置２０は更に、プリント基板２２－２上に搭載された半導体集積回路２３－３及び２３－４、基本インターフェースコネクタ２１－５及び２１－７、及び冗長インターフェースコネクタ２１－６及び２１－８を含む。
【0012】
被評価装置２０は、エラー情報管理装置２６及び共用メモリ２５に接続されている。被評価装置２０に搭載される半導体集積回路２３－１乃至２３－４は、例えば、共用メモリ２５に対するデータの読み書きを管理するメモリコントローラであってよい。以下の説明では、半導体集積回路２３－１乃至２３－４が共用メモリ２５に対してデータの読み書きを実行する回路であるとして、試験システムの説明を行う。但し、図１に示す試験システムにおいて、試験対象となる半導体集積回路２３－１乃至２３－４の機能は特に限定されない。
【0013】
図１に示される被評価装置２０は４個の半導体集積回路２３－１乃至２３－４を含むが、半導体集積回路の数は特定の数に限定されず、複数の半導体集積回路が試験対象として設けられていればよい。また試験対象の半導体集積回路は一つの装置（被評価装置２０）に設けられている必要はなく、別個の装置として与えられた複数の半導体集積回路が試験装置１０による試験の対象となってよい。
【0014】
半導体集積回路２３－１乃至２３－４の各々は、外部と内部回路との間で信号を送受信する第１の信号経路（図３のＰ１）と、外部と前記内部回路との間で信号を送受信する第２の信号経路（図３のＰ２）とを含む。半導体集積回路２３－１乃至２３－４の各々は、第１の信号経路（基本インターフェース側）において外部から受信した信号を選択的に第２の信号経路（冗長インターフェース側）から外部に送信できる試験動作モードに設定可能である。半導体集積回路２３－１、２３－２、２３－３、及び２３－４の第１の信号経路は基本インターフェースコネクタ２１－１、２１－３、２１－５、２１－７にそれぞれ接続されている。半導体集積回路２３－１、２３－２、２３－３、及び２３－４の第２の信号経路は冗長インターフェースコネクタ２１－２、２１－４、２１－６、２１－８にそれぞれ接続されている。試験装置１０の半導体集積回路１３は、基本インターフェースコネクタ１１－１及び冗長インターフェースコネクタ１１－２に接続されている。
【0015】
図１において、各信号線は、両方向に信号を送受信可能なシリアル信号線であってよい。例えば送信側に一対の差動信号伝送用の２本の信号線が設けられ、受信側にも一対の差動信号伝送用に２本の信号線が設けられ、合計で４本の信号線により、シリアルに信号を送受信してよい。この場合、送信側及び受信側の装置は、パラレルデータとシリアルデータとの間で信号変換する機能を有し、当該シリアルデータの信号を信号線を介して伝送してよい。
【0016】
基本インターフェースと冗長インターフェースとは、同一構成を有する２個のインターフェースである。これら２個のインターフェースを介して通信をする半導体集積回路間では、例えば同一の信号を二重に送受信してよい。この構成においては、一方の通信経路の故障時にも他方の通信経路を介しての通信が可能であることにより、通信の信頼性を確保することができる。例えばプロセッサ等を被評価装置２０に接続し、半導体集積回路２３－１乃至２３－４をメモリコントローラとして通常動作させる構成とした場合には、基本インターフェースと冗長インターフェースとが、同一構成を有する二重の信号経路として用いられてよい。
【0017】
図１に示す試験システムにおいては、試験を効率的に実行するために、半導体集積回路２３－１乃至２３－４のうち隣接する半導体集積回路間において基本インターフェースと冗長インターフェースとをケーブル等の信号線で接続する。これにより、半導体集積回路２３－１乃至２３－４が縦続接続された一つの伝搬経路を形成する。このようにチェーン接続された４個の半導体集積回路２３－１乃至２３－４を、半導体集積回路１３の２つの入出力ポイントに接続する。
【0018】
具体的には、４個の半導体集積回路２３－１乃至２３－４のうちでｉ番目（ｉ：１～３の整数）の半導体集積回路における第２の信号経路（冗長インターフェース側）とｉ＋１番目の半導体集積回路における第１の信号経路（基本インターフェース側）とを接続する。これにより、４個の半導体集積回路２３－１乃至２３－４を縦続接続して一つの伝搬経路を形成している。１番目の半導体集積回路２３－１の第１の信号経路は、基本インターフェースコネクタ２１－１及び１１－１を介して、試験装置１０側の半導体集積回路１３に接続されている。４番目の半導体集積回路２３－４の第２の信号経路は、冗長インターフェースコネクタ２１－８及び１１－２を介して、試験装置１０側の半導体集積回路１３に接続されている。
【0019】
上記の接続状態とした構成において、試験装置１０により、半導体集積回路２３－１乃至２３－４の動作試験を、基本インターフェースコネクタ及び冗長インターフェースコネクタの接続試験と共に実行する。まず、試験装置１０により、一つの伝搬経路の一端（２１－１）から、一つの伝搬経路を介して４個の半導体集積回路２３－１乃至２３－４に設定コマンドを順次伝搬させることにより、４個の半導体集積回路２３－１乃至２３－４を試験動作モードに設定する。
【0020】
ここで試験動作モードとは、前述のように、半導体集積回路２３－１乃至２３－４の各々において、第１の信号経路において外部から受信した信号を選択的に第２の信号経路から外部に送信する転送動作を実行できる動作モードである。具体的には、設定コマンドがｉ番目の半導体集積回路の第１の信号経路（基本インターフェース側）に供給されると、当該半導体集積回路が試験動作モードに設定される。ｉ番目の半導体集積回路が試験動作モードに設定されることにより、当該設定コマンドは第１の信号経路（基本インターフェース側）から第２の信号経路（冗長インターフェース側）に転送され出力される。次のｉ＋１番目の半導体集積回路は、ｉ番目の半導体集積回路の冗長インターフェース側から転送されてきた設定コマンドを基本インターフェース側にて受信し、ｉ番目の半導体集積回路と同様に試験動作モードに設定されると共に設定コマンドを次段に転送する。
【0021】
上記の設定後、試験装置１０により、上記一端（２１－１）から、一つの伝搬経路を介して４個の半導体集積回路２３－１乃至２３－４に動作コマンドを順次伝搬させる。これにより、４個の半導体集積回路２３－１乃至２３－４の各々において上記動作コマンドに基づいた内部回路の動作を実行させる。そして、４個の半導体集積回路２３－１乃至２３－４の各々において上記動作コマンドに基づき実行された内部回路の動作に応じたデータを、一つの伝搬経路を介して伝搬させ、一つの伝搬経路の他端（２１－８）から、試験装置１０に取り込む。以上の動作を実行することにより、半導体集積回路２３－１乃至２３－４の試験を行うことができる。
【0022】
上記データとして動作完了を示すデータが試験装置１０に取り込まれない場合、又は上記データとしてエラーを示すデータが試験装置１０に取り込まれた場合、試験装置１０は被評価装置２０から障害に関する情報を収集する動作を実行する。具体的には、４個の半導体集積回路２３－１乃至２３－４の状況を示す情報を、一つの伝搬経路を介して伝搬させ、試験装置１０に取り込む情報収集動作を実行する。これにより、障害の発生箇所や障害の種類等を示す詳細な情報を収集して、問題の特定及び解決に適宜利用することが可能となる。
【0023】
以上に概略を説明した試験動作については、後ほど詳細に説明する。
【0024】
図２は、試験装置１０の構成の一例を示す図である。図２及び以降の同様の図において、各ボックスで示される各機能ブロックと他の機能ブロックとの境界は、基本的には機能的な境界を示すものであり、物理的な位置の分離、電気的な信号の分離、制御論理的な分離等に対応するとは限らない。図示の装置は、各機能ブロックの機能を有する電子回路ブロックを組み合わせて実現したハードウェア構成でもよいし、電子回路である汎用のプロセッサにおいてソフトウェアを実行することにより各機能ブロックの機能を実現したソフトウェア構成でもよい。ハードウェアの場合、各機能ブロックは、他のブロックと物理的にある程度分離された１つのハードウェアモジュールであってもよいし、或いは他のブロックと物理的に一体となったハードウェアモジュール中の１つの機能を示したものであってもよい。ソフトウェアの場合、各機能ブロックは、他のブロックと論理的にある程度分離された１つのソフトウェアモジュールであってもよいし、或いは他のブロックと論理的に一体となったソフトモジュール中の１つの機能を示したものであってもよい。
【0025】
半導体集積回路１３は、書き込み及び読み出し回路１４、情報コマンド送受信回路１５、設定コマンド送信回路１６、及び選択回路１７を含む。設定コマンド送信回路１６は、半導体集積回路２３－１乃至２３－４の試験動作のために設定コマンドを送信する。設定コマンドは、選択回路１７を介して、基本インターフェースコネクタ１１－１又は冗長インターフェースコネクタ１１－２から、半導体集積回路２３－１乃至２３－４に供給される。設定コマンドにより、４個の半導体集積回路２３－１乃至２３－４が試験動作モードに設定される。
【0026】
なお上記の設定コマンドを半導体集積回路２３－１乃至２３－４に伝搬させる方向としては、基本インターフェースコネクタ２１－１から冗長インターフェースコネクタ２１－８に向かう方向（順方向）であるとして説明した。信号伝搬方向としては、後述するように、この順方向に加え、冗長インターフェースコネクタ２１－８から基本インターフェースコネクタ２１－１に向かう逆方向にも同様に信号を伝搬可能であってよい。両方向に信号を伝搬させて試験可能とすることにより、より信頼性のある試験を実行することが可能となる。
【0027】
書き込み及び読み出し回路１４は、半導体集積回路２３－１乃至２３－４を試験するために、半導体集積回路２３－１乃至２３－４に対する書き込み動作及び読み出し動作を実行する回路である。書き込み及び読み出し回路１４は、選択回路１７を介して、基本インターフェースコネクタ１１－１又は冗長インターフェースコネクタ１１－２から、書き込み動作又は読み出し動作を指示する動作コマンドを半導体集積回路２３－１乃至２３－４に送信する。この動作コマンドは、後述するＳＲＥＱコマンドに相当する。また書き込み及び読み出し回路１４は、半導体集積回路２３－１乃至２３－４から読み出された読み出しデータを、基本インターフェースコネクタ１１－１又は冗長インターフェースコネクタ１１－２及び選択回路１７を介して読み込む。
【0028】
被評価装置２０側に設けられた４個の半導体集積回路２３－１乃至２３－４の各々において、内部回路が上記動作コマンドに基づいた動作を実行する。半導体集積回路２３－１乃至２３－４が共用メモリ２５に対してデータ読み書きをする回路の場合、この動作としては、最初の命令に応じて共用メモリ２５に対してデータを書き込みし、次の命令に応じて共用メモリ２５から当該データを読み出す動作であってよい。書き込み及び読み出し回路１４において、書き込みしたデータと読み出されたデータとを照合することで、半導体集積回路２３－１乃至２３－４の動作を確認することができる。書き込み及び読み出し回路１４は、検出したエラー情報を情報コマンド送受信回路１５に供給してよい。
【0029】
情報コマンド送受信回路１５は、障害に関する情報を被評価装置２０から収集するために、情報コマンドを送信する。情報コマンドは、選択回路１７を介して、基本インターフェースコネクタ１１－１又は冗長インターフェースコネクタ１１－２から、半導体集積回路２３－１乃至２３－４に供給される。この情報コマンドに応答して半導体集積回路２３－１乃至２３－４が動作することで、障害の状況等を示すエラー情報等が、チェーン接続の伝搬経路を介して伝搬し、試験装置１０に取り込まれる。エラー情報等は情報応答コマンドとして情報コマンド送受信回路１５により受信されてよい。
【0030】
情報コマンド送受信回路１５からのエラー情報等のデータの読み出し、及び設定コマンド送信回路１６への設定コマンド等の設定は、試験装置１０の外部からオペレータが手動で行うことが可能である。この際、例えばＪＴＡＧ（Joint Test Action Group）等の方式により、データの読み出し及び書き込み（設定）を行ってよい。
【0031】
【0032】
半導体集積回路２３－１は、コマンド検出回路３０、入力選択回路３１、出力選択回路３２、コマンド検出回路３３、入力選択回路３４、出力選択回路３５、内部回路３６、及び選択回路３７を含む。半導体集積回路２３－１は更に複数のレジスタ（フラグ）を含む。これらのレジスタは、ＴＥＳＴ－ＭＯＤＥレジスタ３８－１、ＴＥＳＴ－ＲＶＳレジスタ３８－２、ＴＥＳＴ－ＦＩＲＳＴレジスタ３８－３、ＴＥＳＴ－ＬＡＳＴレジスタ３８－４、出力フラグレジスタ３８－５、及びエラー情報レジスタ３８－６を含む。
【0033】
内部回路３６は、半導体集積回路２３－１が通常動作時に実行すべき種々の機能を備えた回路である。第１の信号経路Ｐ１は、外部（基本インターフェースコネクタ２１－１側）と内部回路３６との間で信号を送受信する。第２の信号経路Ｐ２は、外部（冗長インターフェースコネクタ２１－２側）と内部回路３６との間で信号を送受信する。半導体集積回路２３－１がメモリコントローラである場合、内部回路３６はメモリコントローラとして、共用メモリ２５に対するデータ書き込み動作及びデータ読み出し動作を実行する。通常動作中には、第１の信号経路Ｐ１と第２の信号経路Ｐ２とは、外部と内部回路３６との間で同一のデータを二重に送受信する経路として用いられてよい。試験動作中には、入力選択回路３１、出力選択回路３２、入力選択回路３４、及び出力選択回路３５を介して、データ第１の信号経路Ｐ１と第２の信号経路Ｐ２と一方から他方に、内部回路３６を介することなくデータを転送することができる。
【0034】
コマンド検出回路３０は、第１の信号経路Ｐ１において外部から基本インターフェースコネクタ２１－１を介して受信したコマンドを検出する。コマンド検出回路３０は、受信したコマンドのデコード結果に応じてレジスタ３８－１乃至３８－４に対してデータを適宜設定する。即ち、レジスタ３８－１乃至３８－４は、コマンド検出回路３０によるコマンド検出結果（デコード結果）を格納する。
【0035】
具体的には、テスト動作を設定する設定コマンドをコマンド検出回路３０が受信した場合、ＴＥＳＴ－ＭＯＤＥレジスタ３８－１には、試験動作を指定する値（例えば“１”）が設定される。ＴＥＳＴ－ＭＯＤＥレジスタ３８－１の値“１”は試験動作を示し、値“０”は通常動作を示す。また試験動作を逆方向に行う場合、それを示す設定コマンド等をコマンド検出回路３０が受信すると、逆方向を指定する値（例えば“１”）がＴＥＳＴ－ＲＶＳレジスタ３８－２にも設定される。ここで逆方向とは、前述のように、図１において冗長インターフェースコネクタ２１－８から基本インターフェースコネクタ２１－１へ向かう方向のことである。試験動作を順方向（図１において基本インターフェースコネクタ２１－１から冗長インターフェースコネクタ２１－８へ向かう方向）に信号を伝搬させて実行する場合、ＴＥＳＴ－ＲＶＳレジスタ３８－２には値“０”が設定されてよい。
【0036】
選択回路３７は、ＴＥＳＴ－ＭＯＤＥレジスタ３８－１の値及びＴＥＳＴ－ＲＶＳレジスタ３８－２の値に応じて、順方向試験を示す信号Ｓ－ＴＦ及び逆方向試験を示す信号Ｓ－ＴＲを出力する。図９に示されるように、ＴＥＳＴ－ＭＯＤＥレジスタ３８－１の値が“０”の場合（通常動作の場合）、信号Ｓ－ＴＦ及び信号Ｓ－ＴＲは共に“０”となる。ＴＥＳＴ－ＭＯＤＥレジスタ３８－１が“１”でＴＥＳＴ－ＲＶＳレジスタ３８－２が“０”である場合、信号Ｓ－ＴＦ及び信号Ｓ－ＴＲは“１”及び“０”となる。ＴＥＳＴ－ＭＯＤＥレジスタ３８－１が“１”でＴＥＳＴ－ＲＶＳレジスタ３８－２が“１”である場合、信号Ｓ－ＴＦ及び信号Ｓ－ＴＲは“０”及び“１”となる。
【0037】
以下では、順方向に信号を伝搬させて試験を行う場合について説明する。
【0038】
入力選択回路３１及び出力選択回路３２は、レジスタ３８－１及び３８－２のコマンド検出結果が試験動作（順方向）を示す場合、第１の信号経路Ｐ１において外部から受信した信号を第２の信号経路Ｐ２から外部に送信する転送動作を実行する。入力選択回路３１及び出力選択回路３２には、順方向試験を示す信号Ｓ－ＴＦが入力されており、この信号Ｓ－ＴＦの値に基づいて、コマンド検出結果に応じた動作が実行される。入力選択回路３１及び出力選択回路３２は、レジスタ３８－１及び３８－２のコマンド検出結果が試験動作を示さない場合（即ち通常動作時）、上記の転送動作を実行しない。従って、通常動作時には、第１の信号経路Ｐ１と第２の信号経路Ｐ２とは、外部と内部回路３６との間で互いに独立に動作することになる。
【0039】
入力選択回路３１は、第１の信号経路Ｐ１において外部から受信した信号を、レジスタ３８－１及び３８－２のコマンド検出結果に応じて、選択的に内部回路３６に入力するとともに選択的に第２の信号経路Ｐ２に転送する。具体的には、試験動作時には、受信信号を内部回路３６に供給すると共に第２の信号経路Ｐ２に転送し、通常動作時には、受信信号を内部回路３６に供給し第２の信号経路Ｐ２には転送しない。また後述するように、試験動作時において、全ての受信信号（コマンド及びデータ）を内部回路３６に供給するのではなく、選択的に一部の受信信号（コマンド及びデータ）を内部回路３６に供給してよい。
【0040】
出力選択回路３２は、第２の信号経路Ｐ２において、レジスタ３８－１及び３８－２のコマンド検出結果に応じて、内部回路３６から出力された信号を外部に選択的に送信するとともに、入力選択回路３１から転送された信号を外部に選択的に送信する。具体的には、試験動作時には、内部回路３６から出力された信号を選択的に外部に送信すると共に入力選択回路３１から転送された信号を外部に選択的に送信し、通常動作時には、内部回路３６から出力された信号を外部に送信する。
【0041】
コマンド検出回路３３、入力選択回路３４、及び出力選択回路３５は、逆方向に信号を伝搬させて試験動作を実行する場合に、上記説明したコマンド検出回路３０、入力選択回路３１、及び出力選択回路３２とそれぞれ同様の動作を実行する。なお信頼性向上のために、コマンド検出回路３０、入力選択回路３１、出力選択回路３２、コマンド検出回路３３、入力選択回路３４、及び出力選択回路３５を含む試験動作用の回路及び信号経路は、冗長構成（二重に設ける構成）としてもよい。
【0042】
ＴＥＳＴ－ＦＩＲＳＴレジスタ３８－３及びＴＥＳＴ－ＬＡＳＴレジスタ３８－４は、当該半導体集積回路がチェーン接続された一つの伝搬経路において何番目に位置するかに応じて値が設定されるレジスタである。チェーン接続上での並び順において先頭の半導体集積回路２３－１においては、ＴＥＳＴ－ＦＩＲＳＴレジスタ３８－３は、先頭であることを示す値（例えば“１”）に設定される。チェーン接続上での並び順において末尾の半導体集積回路２３－４においては、ＴＥＳＴ－ＬＡＳＴレジスタ３８－４は、末尾であることを示す値（例えば“１”）に設定される。半導体集積回路２３－１においてＴＥＳＴ－ＬＡＳＴレジスタ３８－４は値“０”に設定され、半導体集積回路２３－４においてＴＥＳＴ－ＦＩＲＳＴレジスタ３８－３は値“０”に設定される。それ以外の半導体集積回路２３－２及び２３－３においては、ＴＥＳＴ－ＦＩＲＳＴレジスタ３８－３とＴＥＳＴ－ＬＡＳＴレジスタ３８－４とは両方ともに値“０”に設定される。これらレジスタ値の設定の仕方及びこれらレジスタ値に基づいた制御については、後ほど詳細に説明する。
【0043】
図４は、試験動作時において試験装置１０と被評価装置２０とがやり取りするコマンドシーケンスの一例を示す図である。まず図４（ａ）に示す書き込み動作が実行され、その後図４（ｂ）に示す読み出し動作が実行される。
【0044】
図４（ａ）に示されるように、最初に試験装置１０から被評価装置２０に設定コマンド（図に示されるＣＭＤ（設定））を送信する。設定終了後、試験装置１０は、ＳＴＡＲＴ－ＲＥＱＵＥＳＴコマンド（図に示されるＣＭＤ（ＳＲＥＱ））を発行する。書き込み動作において、試験装置１０はＳＲＥＱコマンドに続いて書き込みデータ（ＤＡＴＡ（ライト））を送信し、全ての書き込みデータを送信後、ＬＡＳＴ－ＤＡＴＡ－ＦＬＡＧコマンド（図に示されるＣＭＤ（ＬＤＦ））を発行する。被評価装置２０では、受信した書き込みデータを共用メモリ２５に書き込んだ後に、書き込み動作完了を示すＴＥＲＭコマンド（図に示されるＣＭＤ（ＴＥＲＭ））を送信する。試験装置１０は、ＴＥＲＭコマンドを受信することにより、書き込み命令の終了を判断し、その後に読み出し動作を実行する。
【0045】
図４（ｂ）に示されるように、試験装置１０が読み出し動作を指定するＳＲＥＱコマンド（図に示されるＣＭＤ（ＳＲＥＱ））を発行すると、これに応答して、被評価装置２０が読み出しデータ（図に示されるＤＡＴＡ（リード））を試験装置１０に送信する。被評価装置２０は、読み出しデータを送信後に、読み出し動作完了を示すＴＥＲＭコマンド（図に示されるＣＭＤ（ＴＥＲＭ））を発行する。試験装置１０は、書き込みデータと読み出しデータとを比較することにより、障害の有無を判定する。障害があると判定した場合、試験装置１０は、情報コマンド（図に示されるＣＭＤ（情報））を被評価装置２０に送信する。被評価装置２０は、当該情報コマンドに応答して、障害の状況や内容等を示すエラー情報を情報コマンド（図に示されるＣＭＤ（情報応答））として試験装置１０に返信する。試験装置１０及びオペレータは、エラー情報に基づいて、被評価装置２０の状態を評価することができる。
【0046】
図５は、図１に示す試験システムによる試験動作の一例を示すフローチャートである。なお図５において、フローチャートに記載された各ステップの実行順序は一例にすぎず、本願の意図する技術範囲が、記載された実行順番に限定されるものではない。例えば、Ａステップの次にＢステップが実行されるように本願に説明されていたとしても、Ａステップの次にＢステップを実行することが可能なだけでなく、Ｂステップの次にＡステップを実行することが、物理的且つ論理的に可能である場合がある。この場合、どちらの順番でステップを実行しても、当該フローチャートの処理に影響する全ての結果が同一であるならば、本願に開示の技術の目的のためには、Ｂステップの次にＡステップが実行されてもよいことは自明である。Ａステップの次にＢステップが実行されるように本願に説明されていたとしても、上記のような自明な場合を本願の意図する技術範囲から除外することを意図するものではなく、そのような自明な場合は、当然に本願の意図する技術範囲内に属する。
【0047】
ステップＳ１において、オペレータが、ＪＴＡＧコマンド等を用いることにより、試験装置１０の半導体集積回路１３に対して設定コマンドを入力する。設定コマンドは、半導体集積回路２３－１乃至２３－４に対して、ＴＥＳＴ－ＭＯＤＥレジスタ３８－１、ＴＥＳＴ－ＲＶＳレジスタ３８－２、ＴＥＳＴ－ＦＩＲＳＴレジスタ３８－３、及びＴＥＳＴ－ＬＡＳＴレジスタ３８－４等の設定を行うためのものである。
【0048】
ステップＳ２において、試験装置１０は試験動作手順を開始する。ステップＳ３において、試験装置１０はまず設定コマンドを発行する。設定コマンドを受信した半導体集積回路２３－１は、コマンド検出結果（デコード結果）に応じて、試験動作に関する設定を各レジスタに対して行うとともに、次段の半導体集積回路２３－２へ設定コマンドを転送する。次段以降の半導体集積回路２３－２乃至２３－４は、半導体集積回路２３－１と同じ動作を繰り返す。設定コマンドにより、ＴＥＳＴ－ＭＯＤＥレジスタ３８－１及びＴＥＳＴ－ＲＶＳレジスタ３８－２は、全ての半導体集積回路において同一値（例えば順方向の試験動作を示す値）に設定される。また半導体集積回路２３－１においてはＴＥＳＴ－ＦＩＲＳＴレジスタ３８－３が先頭であることを示す値“１”に設定され、半導体集積回路２３－４においてはＴＥＳＴ－ＬＡＳＴレジスタ３８－４が末尾であることを示す値“１”に設定される。
【0049】
図６は設定コマンドの構成の一例を示す図である。この設定コマンド例では、ヘッダ、ペイロード、及びテイルを有するパケット形式で設定コマンドが伝送される。ヘッダ部分には、ヘッダコードと、当該パケットが設定コマンドであることを示すコードと、試験動作を設定する指示（ＴＥＳＴ－ＭＯＤＥ）、逆方向試験を設定する指示（ＲＶＳ）、及び先頭ＬＳＩを設定する指示（ＦＩＲＳＴ）とが含まれる。またテイル部分には、パケットの終了位置であることを示すテイルコードが含まれる。
【0050】
ヘッダ部分に含まれる試験動作を設定する指示（ＴＥＳＴ－ＭＯＤＥ）に応じて、半導体集積回路２３－１乃至２３－４の各々では、ＴＥＳＴ－ＭＯＤＥレジスタ３８－１に値“１”を設定してよい。またヘッダ部分に含まれる逆方向試験を設定する指示（ＲＶＳ）が値“１”である場合、半導体集積回路２３－１乃至２３－４の各々では、ＴＥＳＴ－ＲＶＳレジスタ３８－２に値“１”を設定してよい。逆方向試験を設定する指示（ＲＶＳ）が値“０”である場合、半導体集積回路２３－１乃至２３－４の各々では、ＴＥＳＴ－ＲＶＳレジスタ３８－２に値“０”を設定してよい。
【0051】
半導体集積回路２３－１乃至２３－４の各々は、自らが先頭の半導体集積回路であるか否かを、ヘッダ部分に含まれる先頭ＬＳＩを設定する指示（ＦＩＲＳＴ）に基づいて判断する。この先頭ＬＳＩを設定する指示（ＦＩＲＳＴ）として、例えばヘッダ中において所定位置にあるビットが値“１”に設定されていてよい。最初に設定コマンドを受信した半導体集積回路２３－１は、先頭ＬＳＩを設定する当該指示に応じて、ＴＥＳＴ－ＦＩＲＳＴレジスタ３８－３に値“１”を設定すると共に、ヘッダ中において上記所定位置にあるビットの値を“０”に修正する。半導体集積回路２３－１は、この修正後の設定コマンドを、次段以降の半導体集積回路２３－２乃至２３－４に転送する。次段以降の半導体集積回路２３－２乃至２３－４では、受信した設定コマンドにおいて先頭ＬＳＩを設定する指示に相当するビットの値が“０”になっているので、自らが先頭ではないことを判断できる。
【0052】
ペイロード部分では、末尾の半導体集積回路２３－４の有するＬＳＩ－ＩＤに対応する位置には、末尾の半導体集積回路であることを示す値“１”が設定されており、他のビット位置には値“０”が設定されている。図１に示す試験システムの例では、半導体集積回路２３－１乃至２３－４がそれぞれＬＳＩ－ＩＤとして“１”、“２”、“３”、及び“４”を与えられているとする。ペイロード部分では、末尾の半導体集積回路２３－４が有するＬＳＩ－ＩＤ“４”に対応するビット位置である４番目のビット位置に、末尾であることを示す値“１”が設定されている。これにより、半導体集積回路２３－１乃至２３－４の各々は、自らが末尾の半導体集積回路であるか否かを判断することができる。
【0053】
図７は設定コマンドの構成の別の一例を示す図である。この設定コマンド例では、ヘッダ、ペイロード、及びテイルを有するパケット形式で設定コマンドが伝送される。ヘッダ部分には、ヘッダコードと、当該パケットが設定コマンドであることを示すコードと、逆方向試験を設定する指示（ＲＶＳ）、及び先頭ＬＳＩを設定する指示（ＦＩＲＳＴ）とが含まれる。またテイル部分には、パケットの終了位置であることを示すテイルコードが含まれる。
【0054】
ＴＥＳＴ－ＲＶＳレジスタ３８－２及びＴＥＳＴ－ＦＩＲＳＴレジスタ３８－３については、図６に示す設定コマンド例と同様に、ヘッダ部分に含まれる逆方向試験を設定する指示（ＲＶＳ）及び先頭ＬＳＩを設定する指示（ＦＩＲＳＴ）に基づいて設定すればよい。
【0055】
図７の設定コマンド例では、先頭ＬＳＩを設定する指示に基づいて行われてよい。ペイロード部分における最初の３２ビット（１行目の３２ビット）は、ＴＥＳＴ－ＭＯＤＥ設定ビットとして機能する。試験装置１０が送信する設定コマンドにおいては、図７に示されるようにペイロード部分におけるＴＥＳＴ－ＭＯＤＥ設定ビット（最初の３２ビット）のうちで１ビット目のみが値“１”に設定されている。この設定コマンドを受信した半導体集積回路２３－１は、ＴＥＳＴ－ＭＯＤＥ設定ビットの何れかのビットに値“１”を検出すると、ＴＥＳＴ－ＭＯＤＥレジスタ３８－１に値“１”を設定すると共に、ＴＥＳＴ－ＭＯＤＥ設定ビットを右に１ビットシフトする。２番目の半導体集積回路２３－２が受け取る設定コマンドにおいて、ペイロード部分におけるＴＥＳＴ－ＭＯＤＥ設定ビットは２ビット目のみが値“１”となっている。この設定コマンドを受信した半導体集積回路２３－２は、ＴＥＳＴ－ＭＯＤＥ設定ビットの何れかのビットに値“１”を検出すると、ＴＥＳＴ－ＭＯＤＥレジスタ３８－１に値“１”を設定すると共に、ＴＥＳＴ－ＭＯＤＥ設定ビットを右に１ビットシフトする。このようにして、ＴＥＳＴ－ＭＯＤＥ設定ビットにおいて値“１”であるビットの位置が順次右にシフトされていく。
【0056】
ペイロード部分における２行目の３２ビットは、ＴＥＳＴ－ＬＡＳＴ設定ビットとして機能する。半導体集積回路２３－１乃至２３－４の各々は、ＴＥＳＴ－ＭＯＤＥ設定ビットにおいて値“１”であるビットの位置と、ＴＥＳＴ－ＬＡＳＴ設定ビットにおいて値“１”であるビットの位置とが一致した設定コマンドを受信すると、自らが末尾であると判断する。図７に示す例では、ＴＥＳＴ－ＬＡＳＴ設定ビットにおいて４番目のビット位置が値“１”となっているので、半導体集積回路２３－４のみが、自らが末尾であると判断して、ＴＥＳＴ－ＬＡＳＴレジスタ３８－４に値“１”を設定する。
【0057】
図５に戻りステップＳ４において、試験装置１０は書き込み動作を実行する。具体的には、試験装置１０は、半導体集積回路２３－１乃至２３－４に対して書き込みを指示するＳＲＥＱコマンド、書き込みデータ、及びＬＤＦコマンド（ＬＡＳＴ－ＤＡＴＡ－ＦＬＡＧコマンド）を発行する。半導体集積回路２３－１乃至２３－４においては、レジスタ３８－１乃至３８－４の設定値に基づいて動作する入力選択回路３１、出力選択回路３２、入力選択回路３４、及び出力選択回路３５により、コマンド及びデータの入力動作及び転送動作が制御される。
【0058】
図１０は入力選択回路３１及び３４の動作を規定した表を示す図である。図１０に示されるように入力選択回路３１及び３４が動作することで、各コマンド及びデータが、半導体集積回路２３－１乃至２３－４の内部回路３６に入力されると共に、半導体集積回路２３－１乃至２３－４の間で転送される。図１０に示される信号Ｓ－ＴＦ及び信号Ｓ－ＴＲは、図３に示されるように選択回路３７から出力され、前述のように試験動作モード及び試験動作方向を示す信号である。信号Ｓ－ＩＮＦ及び信号Ｓ－ＴＲＦは、入力選択回路３１から出力される信号であり、それぞれ内部回路３６への入力信号及び第２の信号経路Ｐ２側への転送信号である。信号Ｓ－ＩＮＲ及び信号Ｓ－ＴＲＲは、入力選択回路３４から出力される信号であり、それぞれ内部回路３６への入力信号及び第１の信号経路Ｐ１側への転送信号である。
【0059】
図１０に規定されるように、信号Ｓ－ＴＦ及び信号Ｓ－ＴＲの両方が値“０”である場合には、通常動作モードであるので、入力選択回路３１が受信した全てのコマンド及びデータは入力信号Ｓ－ＩＮＦ又はＳ－ＩＮＲとして内部回路３６に入力される。このとき、第１の信号経路Ｐ１と第２の信号経路Ｐ２との間での転送信号Ｓ－ＴＲＦ及びＳ－ＴＲＲは抑止される。
【0060】
試験動作モードである場合、先頭の半導体集積回路（図１０に示すＬＳＩ１）については、全てのコマンド及びデータが、Ｓ－ＩＮＦ又はＳ－ＩＮＲとして内部回路３６へ入力されると共に、Ｓ－ＴＲＦ又はＳ－ＴＲＲとして反対側の信号経路に転送される。先頭以外の半導体集積回路（図１０に示すＬＳＩ２～ＬＳＩ４）については、試験装置１０からのコマンド及びデータが、Ｓ－ＩＮＦ又はＳ－ＩＮＲとして内部回路３６へ入力される。また全てのコマンド及びデータが、Ｓ－ＴＲＦ又はＳ－ＴＲＲとして反対側の信号経路に転送される。
【0061】
図１１は、出力選択回路３２の動作を規定した表を示す図である。出力選択回路３５の動作についても同様である。図１１に示されるように出力選択回路３２が動作することで、各コマンド及びデータが、半導体集積回路２３－１乃至２３－４の間で転送されると共に、内部回路３６からの出力データが外部に送信される。信号Ｓ－ＴＦ、Ｓ－ＴＲ、及びＳ－ＴＲＦの意味については前述の通りである。信号Ｓ－ＯＵＴは、図３に示されるように、内部回路３６から出力されて出力選択回路３２に入力される信号である。
【0062】
なお図１０や図１１に示されるように、半導体集積回路２３－１乃至２３－４の並び順における位置（先頭であるか末尾であるか等の位置）に基づいて、コマンド及びデータの供給先や供給の有無等を異ならせるようにして、選択的な信号供給動作を実現している。これにより、不要な情報の入力や不要な情報の転送を回避し、効率的で且つ適切な試験動作を実現することができる。
【0063】
図５のステップＳ４において、試験装置１０が書き込み動作を実行すると、半導体集積回路２３－１乃至２３－４は、試験装置１０から書き込み動作を指示する動作コマンド及び書き込みデータを受信する。先頭の半導体集積回路２３－１においては、信号Ｓ－ＴＦ及びＴＥＳＴ－ＦＩＲＳＴレジスタ３８－３が値“１”であるため、図１０に示されるように、受信コマンド及び書き込みデータは内部回路３６に入力されると共に、第２の信号経路Ｐ２側の出力選択回路３２に転送される。内部回路３６は、入力されたコマンドに基づき動作し、書き込みデータを共用メモリ２５に書き込む。
【0064】
半導体集積回路２３－１においては、ＴＥＳＴ－ＦＩＲＳＴレジスタ３８－３が値“１”であり、ＴＥＳＴ－ＬＡＳＴレジスタ３８－４が値“０”である。従って半導体集積回路２３－１の出力選択回路３２においては、図１１に示されるように、信号Ｓ－ＴＲＦとして受け取ったコマンド及び書き込みデータ、並びに信号Ｓ－ＯＵＴとして受け取った内部回路３６から出力されるＴＥＲＭコマンドを外部に送信する。このＴＥＲＭコマンド出力時に、図３に示される出力フラグレジスタ３８－５を値“１”に設定する。また内部回路３６がエラー情報を生成した場合、当該エラー情報はエラー情報レジスタ３８－６に格納される。
【0065】
半導体集積回路２３－２は、半導体集積回路２３－１からコマンド及び書き込みデータを受信する。半導体集積回路２３－２では、信号Ｓ－ＴＦが値“１”であり、ＴＥＳＴ－ＦＩＲＳＴレジスタ３８－３が値“０”である。従って、図１０に示されるように、試験装置１０から受信したコマンド及び書き込みデータのみが内部回路３６に入力されると共に、全ての受信したコマンド及び書き込みデータが第２の信号経路Ｐ２側の出力選択回路３２に転送される。内部回路３６は、入力されたコマンドに基づき動作し、書き込みデータを共用メモリ２５に書き込む。
【0066】
半導体集積回路２３－２においては、ＴＥＳＴ－ＦＩＲＳＴレジスタ３８－３が値“０”であり、ＴＥＳＴ－ＬＡＳＴレジスタ３８－４が値“０”である。従って半導体集積回路２３－２の出力選択回路３２においては、図１１に示されるように、信号Ｓ－ＴＲＦとして受け取ったＳＲＥＱコマンド、ＬＤＦコマンド、及び書き込みデータを外部に送信する。また信号Ｓ－ＴＲＦとして受け取った前段の半導体集積回路からのＴＥＲＭコマンドについては一時的に保持しておき、信号Ｓ－ＯＵＴとして内部回路３６から受け取ったＴＥＲＭコマンドと比較し、両者が一致した場合に当該ＴＥＲＭコマンドを外部に送信する。なお比較したＴＥＲＭコマンドのいずれか一方にエラー情報が含まれている場合には、当該エラー情報を含めてＴＥＲＭコマンドを外部に送信する。このＴＥＲＭコマンド出力時に、図３に示される出力フラグレジスタ３８－５を値“１”に設定する。また、内部回路３６がエラー情報を生成した場合、当該エラー情報はエラー情報レジスタ３８－６に格納される。
【0067】
半導体集積回路２３－３は、半導体集積回路２３－２からコマンド及び書き込みデータを受信する。半導体集積回路２３－３の動作は半導体集積回路２３－２の動作と同一である。
【0068】
半導体集積回路２３－４は、半導体集積回路２３－３からコマンド及び書き込みデータを受信する。半導体集積回路２３－４では、信号Ｓ－ＴＦが値“１”であり、ＴＥＳＴ－ＦＩＲＳＴレジスタ３８－３が値“０”である。従って、図１０に示されるように、試験装置１０から受信したコマンド及び書き込みデータのみが内部回路３６に入力されると共に、全ての受信したコマンド及び書き込みデータが第２の信号経路Ｐ２側の出力選択回路３２に転送される。内部回路３６は、入力されたコマンドに基づき動作し、書き込みデータを共用メモリ２５に書き込む。
【0069】
半導体集積回路２３－４においては、ＴＥＳＴ－ＦＩＲＳＴレジスタ３８－３が値“０”であり、ＴＥＳＴ－ＬＡＳＴレジスタ３８－４が値“１”である。従って半導体集積回路２３－４の出力選択回路３２においては、図１１に示されるように、信号Ｓ－ＴＲＦとして受け取ったＳＲＥＱコマンド及びＬＤＦコマンドを外部に送信するが、信号Ｓ－ＴＲＦとして受け取った書き込みデータについては破棄する。また信号Ｓ－ＴＲＦとして受け取った前段の半導体集積回路からのＴＥＲＭコマンドについては一時的に保持しておき、信号Ｓ－ＯＵＴとして内部回路３６から受け取ったＴＥＲＭコマンドと比較し、両者が一致した場合に当該ＴＥＲＭコマンドを外部に送信する。なお比較したＴＥＲＭコマンドのいずれか一方にエラー情報が含まれている場合には、当該エラー情報を含めてＴＥＲＭコマンドを外部に送信する。ＴＥＲＭコマンド出力時に、図３に示される出力フラグレジスタ３８－５を値“１”に設定する。また内部回路３６がエラー情報を生成した場合、当該エラー情報はエラー情報レジスタ３８－６に格納される。
【0070】
図５のステップＳ５において、試験装置１０は、ＴＥＲＭコマンドを受信したか否かを判定する。試験装置１０は、ＴＥＲＭコマンドを受信するまで、ステップＳ５のＴＥＲＭ受信判定処理を繰り返す。試験装置１０は、ＴＥＲＭコマンドを受信すると書き込み命令が完了したと判断し、ステップＳ６に処理を進める。なお被評価装置２０から送られてきたＳＲＥＱコマンド及びＬＤＦコマンドは、試験装置１０において破棄してよい。
【0071】
ステップＳ６において、試験装置１０は、ＴＥＲＭコマンドにエラー情報が含まれるか否かを判定する。エラー情報が含まれない場合には、書き込み命令が正常に終了したと判断して、処理はステップＳ７に進む。
【0072】
ステップＳ７において、試験装置１０は、被評価装置２０に対して読み出し動作を指示するＳＲＥＱコマンドを発行する。先頭の半導体集積回路２３－１においては、信号Ｓ－ＴＦ及びＴＥＳＴ－ＦＩＲＳＴレジスタ３８－３が値“１”であるため、図１０に示されるように、受信コマンドは内部回路３６に入力されると共に、第２の信号経路Ｐ２側の出力選択回路３２に転送される。内部回路３６は、入力されたコマンドに基づき動作し、共用メモリ２５からデータを読み出す。
【0073】
半導体集積回路２３－１においては、ＴＥＳＴ－ＦＩＲＳＴレジスタ３８－３が値“１”であり、ＴＥＳＴ－ＬＡＳＴレジスタ３８－４が値“０”である。従って半導体集積回路２３－１の出力選択回路３２においては、図１１に示されるように、信号Ｓ－ＴＲＦとして受け取ったコマンド、及び信号Ｓ－ＯＵＴとして受け取った内部回路３６から出力されるＴＥＲＭコマンドを外部に送信する。また信号Ｓ－ＯＵＴとして受け取った内部回路３６から出力される読み出しデータは破棄される。ＴＥＲＭコマンド出力時に、図３に示される出力フラグレジスタ３８－５を値“１”に設定する。また内部回路３６がエラー情報を生成した場合、当該エラー情報はエラー情報レジスタ３８－６に格納される。
【0074】
読み出しデータを破棄するのは、半導体集積回路２３－１乃至２３－４の各々は共用メモリ２５の同一アドレスからデータを読み出すので、各々が読み出すデータは同一であるためである。チェーン接続における末尾の半導体集積回路２３－４において読み出されたデータを試験装置１０に送信すればよく、それ以外の半導体集積回路２３－１乃至２３－３において読み出されたデータは破棄してしまってよい。但し読み出しデータが正常に完了したか否かを示すＴＥＲＭコマンドは半導体集積回路２３－１乃至２３－４間で照合してから試験装置１０に送信している。従って、このＴＥＲＭコマンドに基づいて、末尾以外の半導体集積回路２３－１乃至２３－３における読み出し動作に問題があるか否かを判断することができる。
【0075】
半導体集積回路２３－２は、半導体集積回路２３－１からコマンドを受信する。半導体集積回路２３－２では、信号Ｓ－ＴＦが値“１”であり、ＴＥＳＴ－ＦＩＲＳＴレジスタ３８－３が値“０”である。従って、図１０に示されるように、試験装置１０から受信したコマンドのみが内部回路３６に入力されると共に、全ての受信したコマンドが第２の信号経路Ｐ２側の出力選択回路３２に転送される。内部回路３６は、入力されたコマンドに基づき動作し、共用メモリ２５からデータを読み出す。
【0076】
半導体集積回路２３－２においては、ＴＥＳＴ－ＦＩＲＳＴレジスタ３８－３が値“０”であり、ＴＥＳＴ－ＬＡＳＴレジスタ３８－４が値“０”である。従って半導体集積回路２３－２の出力選択回路３２においては、図１１に示されるように、信号Ｓ－ＴＲＦとして受け取ったＳＲＥＱコマンドを外部に送信する。また信号Ｓ－ＴＲＦとして受け取った前段の半導体集積回路からのＴＥＲＭコマンドについては一時的に保持しておき、信号Ｓ－ＯＵＴとして内部回路３６から受け取ったＴＥＲＭコマンドと比較し、両者が一致した場合に当該ＴＥＲＭコマンドを外部に送信する。なお比較したＴＥＲＭコマンドのいずれか一方にエラー情報が含まれている場合には、当該エラー情報を含めてＴＥＲＭコマンドを外部に送信する。また信号Ｓ－ＯＵＴとして受け取った内部回路３６から出力される読み出しデータは破棄される。ＴＥＲＭコマンド出力時に、図３に示される出力フラグレジスタ３８－５を値“１”に設定する。また内部回路３６がエラー情報を生成した場合、当該エラー情報はエラー情報レジスタ３８－６に格納される。
【0077】
半導体集積回路２３－３は、半導体集積回路２３－２からコマンドを受信する。半導体集積回路２３－３の動作は半導体集積回路２３－２の動作と同一である。
【0078】
半導体集積回路２３－４は、半導体集積回路２３－３からコマンドを受信する。半導体集積回路２３－４では、信号Ｓ－ＴＦが値“１”であり、ＴＥＳＴ－ＦＩＲＳＴレジスタ３８－３が値“０”である。従って、図１０に示されるように、試験装置１０から受信したコマンドのみが内部回路３６に入力されると共に、全ての受信したコマンドが第２の信号経路Ｐ２側の出力選択回路３２に転送される。内部回路３６は、入力されたコマンドに基づき動作し、共用メモリ２５からデータを読み出す。
【0079】
半導体集積回路２３－４においては、ＴＥＳＴ－ＦＩＲＳＴレジスタ３８－３が値“０”であり、ＴＥＳＴ－ＬＡＳＴレジスタ３８－４が値“１”である。従って半導体集積回路２３－４の出力選択回路３２においては、図１１に示されるように、信号Ｓ－ＴＲＦとして受け取ったＳＲＥＱコマンドを外部に送信する。また信号Ｓ－ＴＲＦとして受け取った前段の半導体集積回路からのＴＥＲＭコマンドについては一時的に保持しておき、信号Ｓ－ＯＵＴとして内部回路３６から受け取ったＴＥＲＭコマンドと比較し、両者が一致した場合に当該ＴＥＲＭコマンドを外部に送信する。なお比較したＴＥＲＭコマンドのいずれか一方にエラー情報が含まれている場合には、当該エラー情報を含めてＴＥＲＭコマンドを外部に送信する。また信号Ｓ－ＯＵＴとして受け取った内部回路３６から出力される読み出しデータは外部に送信される。ＴＥＲＭコマンド出力時に、図３に示される出力フラグレジスタ３８－５を値“１”に設定する。また内部回路３６がエラー情報を生成した場合、当該エラー情報はエラー情報レジスタ３８－６に格納される。
【0080】
図５のステップＳ８において、試験装置１０は、ＴＥＲＭコマンドを受信したか否かを判定する。試験装置１０は、ＴＥＲＭコマンドを受信するまで、ステップＳ８のＴＥＲＭ受信判定処理を繰り返す。試験装置１０は、ＴＥＲＭコマンドを受信すると読み出し命令が完了したと判断し、ステップＳ９に処理を進める。なお被評価装置２０から送られてきたＳＲＥＱコマンドは、試験装置１０において破棄してよい。
【0081】
ステップＳ９において、試験装置１０は、ＴＥＲＭコマンドにエラー情報が含まれるか否かを判定する。エラー情報が含まれない場合には、読み出し命令が正常に終了したと判断して、処理はステップＳ１０に進む。
【0082】
ステップＳ１０において、試験装置１０は、書き込みデータと読み出しデータとを比較する。ステップＳ１１において、試験装置１０は、比較結果がデータ一致を示すか否かを判定する。データ一致を示す場合には、被評価装置２０には問題がないとして、ステップＳ１２において試験動作を終了する。データ不一致を示す場合には、ステップＳ１３において、オペレータが被評価装置２０に発生している障害を調査する。
【0083】
なおステップＳ１４において、試験装置１０は、書き込み動作の実行結果を示すＴＥＲＭコマンドが受信されたか否かを監視している。所定の時間が経過してもＴＥＲＭコマンドが受信されない場合には、処理はステップＳ１６に進む。またステップＳ６においてＴＥＲＭコマンドにエラー情報が含まれていることが検出された場合にも、処理はステップＳ１６に進む。
【0084】
同様に、ステップＳ１５において、試験装置１０は、読み出し動作の実行結果を示すＴＥＲＭコマンドが受信されたか否かを監視している。所定の時間が経過してもＴＥＲＭコマンドが受信されない場合には、処理はステップＳ１６に進む。またステップＳ９においてＴＥＲＭコマンドにエラー情報が含まれていることが検出された場合にも、処理はステップＳ１６に進む。
【0085】
ステップＳ１６では、試験装置１０は、エラー情報が検出されたか否か（即ちエラー情報検出と時間超過との何れが発生しているか）を判断する。時間超過である場合には、処理はステップＳ１７に進む。エラー情報検出の場合には、処理はステップＳ１７をスキップしてステップＳ１８に進む。
【0086】
ステップＳ１７において、試験装置１０は、半導体集積回路２３－１乃至２３－４の障害状況に関する情報を収集するための情報コマンドを伝搬させる方向を、先に実行していた試験動作（設定動作、書き込み動作、読み出し動作）における方向とは反転させる。具体的には、試験装置１０は、逆方向への試験動作を設定する設定コマンド（図６においてＲＶＳに値“１”を設定したコマンド）を被評価装置２０に発行する。
【0087】
エラー情報を含むＴＥＲＭコマンドを受信してエラー情報検出した場合には、少なくとも信号伝搬経路は正常に信号を伝搬していることが保証される。一方で、ＴＥＲＭコマンドが所定時間以内に受信されずに時間超過となる場合には、そもそも信号伝搬経路に問題があり信号が正常に伝送されていない可能性がある。この場合、同一方向の信号線を使用して障害に関する情報を収集する動作を実行しようとしても、情報を収集できずに再度の時間超過となる可能性がある。そこで時間超過であると判断された場合には、上記のように、情報収集動作のために信号を伝搬させる方向を反転し、前回の試験動作で使用した例えば順方向の信号線とは別の信号線を用いて情報収集動作を行う。これにより、情報収集動作に成功する可能性を高めることができる。
【0088】
ステップＳ１８において、試験装置１０は被評価装置２０に対して情報コマンドを発行する。この情報コマンドが半導体集積回路２３－１乃至２３－４を伝搬していく方向は、上述のように、時間超過が発生していない場合には順方向であり、時間超過が発生した場合には逆方向である。
【0089】
図８は、情報コマンドの構成の一例を示す図である。この情報コマンド例では、ヘッダ、ペイロード、及びテイルを有するパケット形式で設定コマンドが伝送される。ヘッダ部分には、ヘッダコードと、当該パケットが情報コマンドであることを示すコードとが含まれる。またテイル部分には、パケットの終了位置であることを示すテイルコードが含まれる。
【0090】
ペイロード部分には、半導体集積回路２３－１乃至２３－４の各々における出力フラグレジスタ３８－５の格納値及びエラー情報レジスタ３８－６の格納値をコピーして格納する情報収集領域Ｅ１乃至Ｅ１６が設けられている。情報収集領域Ｅ１乃至Ｅ１６の各々は２ビット幅の領域である。例えば情報収集領域Ｅ１には、情報収集方向における先頭の半導体集積回路（２３－１又は２３－４）における出力フラグレジスタ３８－５の値及びエラー情報レジスタ３８－６の値が格納される。情報収集領域Ｅ１乃至Ｅ１６には、順番に各半導体集積回路における出力フラグレジスタ３８－５の値及びエラー情報レジスタ３８－６の値が格納されていく。図１に示す構成例の場合には、情報収集領域Ｅ４には、情報収集方向における末尾の半導体集積回路（２３－１又は２３－４）における出力フラグレジスタ３８－５の値及びエラー情報レジスタ３８－６の値が格納される。１６個の情報収集領域Ｅ１乃至Ｅ１６が設けられている場合、１６個の半導体集積回路に対して情報を収集することができる。
【0091】
上記のようにして、情報収集領域Ｅ１乃至Ｅ１６に出力フラグ値及びエラー情報値が格納された情報コマンドが、情報応答コマンドとして試験装置１０に返ってくる。試験装置１０では、この情報応答コマンドにおける情報収集領域Ｅ１乃至Ｅ１６に格納された値を調べることで、被評価装置２０の障害に関する情報を得ることができる。
【0092】
例えば、試験装置１０が発行したコマンドが、半導体集積回路２３－１と半導体集積回路２３－２との間におけるインタフェース障害のために、完了できないとする。この場合、半導体集積回路２３－１においては、正常にコマンドを出力しているので、出力フラグレジスタ３８－５の値が“１”である状態となる。しかしながら半導体集積回路２３－２においては、出力選択回路３２がコマンドを受信できていないので、出力フラグレジスタ３８－５の値が“０”である状態となる。この状態において、情報コマンドにより各出力フラグレジスタ３８－５の値を読み出すことにより、半導体集積回路２３－１と半導体集積回路２３－２との間においてインタフェースに障害があることが分かる。
【0093】
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
【符号の説明】
【0094】
１０ 試験装置
２０ 被評価装置
２５ 共用メモリ
２６ エラー情報管理装置
３０ コマンド検出回路
３１ 入力選択回路
３２ 出力選択回路
３３ コマンド検出回路
３４ 入力選択回路
３５ 出力選択回路
３６ 内部回路
３７ 選択回路
２０ 被評価装置
２５ 共用メモリ
２６ エラー情報管理装置
３０ コマンド検出回路
３１ 入力選択回路
３２ 出力選択回路
３３ コマンド検出回路
３４ 入力選択回路
３５ 出力選択回路
３６ 内部回路
３７ 選択回路
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】