特許 7327173 半導体装置及び半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-08-07

(45)【発行日】2023-08-16

(54)【発明の名称】半導体装置及び半導体装置の製造方法

(51)【国際特許分類】

   H01L 21/338 20060101AFI20230808BHJP

   H01L 29/778 20060101ALI20230808BHJP

   H01L 29/812 20060101ALI20230808BHJP

   H01L 21/316 20060101ALI20230808BHJP

【ＦＩ】

H01L29/80 H

H01L21/316 M

【請求項の数】 4

(21)【出願番号】P 2020002772

(22)【出願日】2020-01-10

(65)【公開番号】P2021111698

(43)【公開日】2021-08-02

【審査請求日】2022-06-21

(73)【特許権者】

【識別番号】000002130

【氏名又は名称】住友電気工業株式会社

(74)【代理人】

【識別番号】100088155

【弁理士】

【氏名又は名称】長谷川 芳樹

(74)【代理人】

【識別番号】100113435

【弁理士】

【氏名又は名称】黒木 義樹

(74)【代理人】

【識別番号】100136722

【弁理士】

【氏名又は名称】▲高▼木 邦夫

(74)【代理人】

【識別番号】100174399

【弁理士】

【氏名又は名称】寺澤 正太郎

(72)【発明者】

【氏名】平崎 貴英

【審査官】石塚 健太郎

(56)【参考文献】

【文献】特開２０１９－２０４９０１（ＪＰ，Ａ）

【文献】特開２０１９－１３５７４５（ＪＰ，Ａ）

【文献】特開２００１－１６８０９２（ＪＰ，Ａ）

【文献】特開２００２－２０３９１７（ＪＰ，Ａ）

【文献】特開２００６－０４１３３７（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２１／３３８

Ｈ０１Ｌ ２９／７７８

Ｈ０１Ｌ ２９／８１２

Ｈ０１Ｌ ２１／３１６

(57)【特許請求の範囲】

【請求項1】

窒化物半導体層と、
前記窒化物半導体層の表面上に設けられた絶縁層と、
前記絶縁層を貫通する開口を介して前記表面に接触する金属電極と、
を備え、
前記絶縁層は、
１×１０^２０［ａｔｏｍｓ／ｃｍ^３］以上の塩素（Ｃｌ）の濃度と３０ｎｍ以下の厚さとを有する第１ＳｉＮ膜、及び、
１×１０^１９［ａｔｏｍｓ／ｃｍ^３］以下の塩素（Ｃｌ）の濃度を有する第２ＳｉＮ膜を含む、半導体装置。

【請求項2】

前記第１ＳｉＮ膜は、前記第２ＳｉＮ膜より、前記窒化物半導体層の表面近くに位置する、請求項１に記載の半導体装置。

【請求項3】

ＣＶＤ法を用いて、第１ＳｉＮ膜及び前記第１ＳｉＮ膜上の第２ＳｉＮ膜を含む絶縁層を窒化物半導体層の表面上に形成する工程と、
フッ素系ガスを用いた反応性イオンエッチングにより、前記表面を露出させる開口を前記絶縁層に形成する工程と、
前記開口を介して前記表面に接触する金属電極を形成する工程と、
を備え、
前記絶縁層を前記表面上に形成する工程では、
前記第１ＳｉＮ膜及び前記第２ＳｉＮ膜の形成に、シリコン（Ｓｉ）及び塩素（Ｃｌ）を含む化合物ガスと、及びアンモニア（ＮＨ_３）とを含む原料ガスを用い、
前記第１ＳｉＮ膜を形成する際、前記化合物ガスの流量（Ｆ１）と前記アンモニアの流量（Ｆ２）との流量比（Ｆ１／Ｆ２）を１／４以上且つ１０以下とし、
前記第２ＳｉＮ膜を形成する際、前記流量比（Ｆ１／Ｆ２）を１／１０以下とする、半導体装置の製造方法。

【請求項4】

前記開口を前記絶縁層に形成する工程では、
前記フッ素系ガスを六フッ化硫黄（ＳＦ_６）又は四フッ化メタン（ＣＦ_４）とする、請求項３に記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、半導体装置及び半導体装置の製造方法に関する。

【背景技術】

【0002】

特許文献１は、半導体装置の製造方法を開示する。この製造方法では、ＧａＮ走行層、ＧａＮ電子供給層、及びＧａＮキャップ層を基板上に順に成長し、ＰＥＣＶＤ法（プラズマ化学気相成長法）を用いて第１窒化シリコン膜及び第２窒化シリコン膜をＧａＮキャップ層上に順に形成する。そして、露光法及びエッチング法を用いてＧａＮキャップ層を露出させ、露出させたＧａＮキャップ層上にソース電極及びドレイン電極を形成し、ソース電極とドレイン電極との間のＧａＮキャップ層上にゲート電極を形成する。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２００９－２００３０６号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

近年、例えばＧａＮ系半導体等の窒化物半導体を用いた半導体装置が開発されている。窒化物半導体を用いた半導体装置を製造する際、窒化物半導体層の表面上にＳｉＮ（窒化シリコン）膜を形成し、ゲート電極を形成するための開口をＳｉＮ膜に形成することがある。この開口は、例えば、高い異方性を有するドライエッチングを用いて形成される。このドライエッチングは、エッチングガスのプラズマに対して窒化物半導体層の積層方向にバイアス電圧を印加することによって、実施される。

【0005】

しかしながら、このようなドライエッチングを用いてＳｉＮ膜に開口を形成する場合、エッチングガスのプラズマが、バイアス電圧による加速によって高いエネルギー状態で窒化物半導体層の表面に衝突するので、当該表面の平坦性が損なわれてしまう。当該表面の平坦性が損なわれると、当該表面上のゲート電極との間に形成されるショットキ障壁が理想とは異なる状態となってしまう。その結果、リーク電流が増大する可能性がある。

【0006】

本開示は、上記課題に鑑みてなされたものであり、窒化物半導体層の表面の平坦性の低下を抑制することにより、半導体装置のリーク電流の増大を抑制できる半導体装置及び半導体装置の製造方法を提供することを目的とする。

【課題を解決するための手段】

【0007】

本開示の半導体装置は、窒化物半導体層と、窒化物半導体層の表面上に設けられた絶縁層と、絶縁層を貫通する開口を介して表面に接触する金属電極と、を備え、絶縁層は、１×１０^２０［ａｔｏｍｓ／ｃｍ^３］以上の塩素（Ｃｌ）の濃度と３０ｎｍ以下の厚さとを有する第１ＳｉＮ膜、及び、１×１０^１９［ａｔｏｍｓ／ｃｍ^３］以下の塩素（Ｃｌ）の濃度を有する第２ＳｉＮ膜を含む。

【0008】

本開示の半導体装置の製造方法は、ＣＶＤ法を用いて、第１ＳｉＮ膜及び第１ＳｉＮ膜上の第２ＳｉＮ膜を含む絶縁層を窒化物半導体層の表面上に形成する工程と、フッ素系ガスを用いた反応性イオンエッチングにより、表面を露出させる開口を絶縁層に形成する工程と、開口を介して表面に接触する金属電極を形成する工程と、を備え、絶縁層を表面上に形成する工程では、第１ＳｉＮ膜及び第２ＳｉＮ膜の形成に、シリコン（Ｓｉ）及び塩素（Ｃｌ）を含む化合物ガスと、及びアンモニア（ＮＨ_３）とを含む原料ガスを用い、第１ＳｉＮ膜を形成する際、化合物ガスの流量（Ｆ１）とアンモニアの流量（Ｆ２）との流量比（Ｆ１／Ｆ２）を１／４以上且つ１０以下とし、第２ＳｉＮ膜を形成する際、流量比（Ｆ１／Ｆ２）を１／１０以下とする。

【発明の効果】

【0009】

本開示の半導体装置及び半導体装置の製造方法によれば、窒化物半導体層の表面の平坦性の低下を抑制することにより、半導体装置のリーク電流の増大の低下を抑制できる。

【図面の簡単な説明】

【0010】

【図1】図１は、一実施形態に係る半導体装置の一例として、電界効果トランジスタを示す断面図である。

【図2】図２（ａ）、図２（ｂ）、及び図２（ｃ）は、図１に示す電界効果トランジスタの各製造工程を示す断面図である。

【図3】図３（ａ）、図３（ｂ）、及び図３（ｃ）は、図１に示す電界効果トランジスタの各製造工程を示す断面図である。

【図4】図４は、ＬＰＣＶＤ法を用いた絶縁層の形成方法の一例を示すフローチャートである。

【図5】図５（ａ）は、絶縁層を形成する際の炉内温度及び供給ガスの手順を示す図である。図５（ｂ）は、絶縁層を形成する際の炉内圧力を示す図である。

【図6】図６は、絶縁層を形成する際の原料ガスの流量比を示す図である。

【図7】図７は、原料ガスの流量比と塩素濃度との関係を示す図である。

【図8】図８（ａ）は、図１に示す電界効果トランジスタにおける窒化物半導体層の表面画像である。図８（ｂ）は、従来の電界効果トランジスタにおける窒化物半導体層の表面画像である。

【発明を実施するための形態】

【0011】

［本開示の実施形態の説明］
最初に、本開示の実施形態の内容を列記して説明する。本開示の一実施形態に係る半導体装置は、窒化物半導体層と、窒化物半導体層の表面上に設けられた絶縁層と、絶縁層を貫通する開口を介して表面に接触する金属電極と、を備え、絶縁層は、１×１０^２０［ａｔｏｍｓ／ｃｍ^３］以上の塩素（Ｃｌ）の濃度と３０ｎｍ以下の厚さとを有する第１ＳｉＮ膜、及び、１×１０^１９［ａｔｏｍｓ／ｃｍ^３］以下の塩素（Ｃｌ）の濃度を有する第２ＳｉＮ膜を含む。

【0012】

この半導体装置では、窒化物半導体層の表面上に絶縁層が設けられており、絶縁層には、該絶縁層を貫通する開口が形成されている。半導体装置を製造する際、この開口は、例えばドライエッチングにより絶縁層に形成される。ここで、絶縁層は、１×１０^２０［ａｔｏｍｓ／ｃｍ^３］以上の塩素濃度を有する第１ＳｉＮ膜を含んでいる。１×１０^２０［ａｔｏｍｓ／ｃｍ^３］以上の塩素濃度を有する第１ＳｉＮ膜にドライエッチングが達すると、第１ＳｉＮ膜から微量の塩素が当該開口内に放出される。放出された塩素は、当該開口から露出する窒化物半導体層の表面と化学反応を起こし、当該表面に対して塩素による化学エッチングが進行する。化学エッチングは、当該表面の荒れた部分（凹凸部分）と優先的に反応する。この化学エッチングの進行によって、原子レベルで当該表面を平坦にすることができる。このため、ドライエッチングに起因する当該表面の平坦性の低下を、化学エッチングによって抑制できる。当該表面の平坦性の低下を抑制することにより、当該表面上の金属電極との間に形成されるショットキ障壁を理想の状態に近づけることができる。その結果、リーク電流の増大を抑制することができる。また、絶縁層が、１×１０^１９［ａｔｏｍｓ／ｃｍ^３］以下の塩素濃度を有する第２ＳｉＮ膜を含むことにより、不純物としての塩素が絶縁層に過剰に含まれる事態を抑制できる。これにより、絶縁層の絶縁性の低下を抑制でき、絶縁層を介したリーク電流の増大を抑制できる。

【0013】

第１ＳｉＮ膜は、第２ＳｉＮ膜より、窒化物半導体層の表面近くに位置してもよい。この場合、１×１０^２０［ａｔｏｍｓ／ｃｍ^３］以上の塩素濃度を有する第１ＳｉＮ膜が、１×１０^１９［ａｔｏｍｓ／ｃｍ^３］以下の塩素濃度を有する第２ＳｉＮ膜に対して窒化物半導体層の表面側に位置する。これにより、第１ＳｉＮ膜から放出される塩素をより確実に当該表面に作用させることができ、当該表面の平坦性の低下を抑制するという上述した効果を維持できる。

【0014】

本発明の一実施形態に係る半導体装置の製造方法は、ＣＶＤ法を用いて、第１ＳｉＮ膜及び第１ＳｉＮ膜上の第２ＳｉＮ膜を含む絶縁層を窒化物半導体層の表面上に形成する工程と、フッ素系ガスを用いた反応性イオンエッチングにより、表面を露出させる開口を絶縁層に形成する工程と、開口を介して表面に接触する金属電極を形成する工程と、を備え、絶縁層を表面上に形成する工程では、第１ＳｉＮ膜及び第２ＳｉＮ膜の形成に、シリコン（Ｓｉ）及び塩素（Ｃｌ）を含む化合物ガスと、及びアンモニア（ＮＨ_３）とを含む原料ガスを用い、第１ＳｉＮ膜を形成する際、化合物ガスの流量（Ｆ１）とアンモニアの流量（Ｆ２）との流量比（Ｆ１／Ｆ２）を１／４以上且つ１０以下とし、第２ＳｉＮ膜を形成する際、流量比（Ｆ１／Ｆ２）を１／１０以下とする。

【0015】

この半導体装置の製造方法では、第１ＳｉＮ膜を形成する際、化合物ガスの流量（Ｆ１）とアンモニアの流量（Ｆ２）との流量比（Ｆ１／Ｆ２）を１／４以上且つ１０以下としている。この場合、塩素を含む化合物ガスの流量（Ｆ１）を多くすることで、原料ガスに含まれる塩素量を多くすることができる。これにより、１×１０^２０［ａｔｏｍｓ／ｃｍ^３］以上の塩素濃度を有する第１ＳｉＮ膜を形成することができる。この第１ＳｉＮ膜を窒化物半導体層の表面上に形成することにより、上述したように当該表面の平坦性の低下を抑制できる。その結果、リーク電流の増大を抑制できる。また、絶縁層を表面上に形成する工程では、第１ＳｉＮ膜を表面上に形成した後に第２ＳｉＮ膜を第１ＳｉＮ膜上に形成する際、塩素を含む化合物ガスの流量（Ｆ１）を少なくすることで、原料ガスに含まれる塩素量を少なくすることができる。これにより、１×１０^１９［ａｔｏｍｓ／ｃｍ^３］以下の塩素濃度を有する第２ＳｉＮ膜を形成することができる。１×１０^１９［ａｔｏｍｓ／ｃｍ^３］以下の塩素濃度を有する第２ＳｉＮ膜を絶縁層が含むことにより、不純物としての塩素が絶縁層に過剰に含まれる事態を抑制できる。これにより、絶縁層の絶縁性の低下を抑制でき、絶縁層を介したリーク電流の増大を抑制できる。また、第２ＳｉＮ膜が第１ＳｉＮ膜上に形成されるので、１×１０^２０［ａｔｏｍｓ／ｃｍ^３］以上の塩素濃度を有する第１ＳｉＮ膜が、１×１０^１９［ａｔｏｍｓ／ｃｍ^３］以下の塩素濃度を有する第２ＳｉＮ膜に対して窒化物半導体層の表面側に位置する。これにより、第１ＳｉＮ膜から放出される塩素をより確実に当該表面に作用させることができ、当該表面の平坦性の低下を抑制するという上述した効果を維持できる。

【0016】

開口を絶縁層に形成する工程では、フッ素系ガスを六フッ化硫黄（ＳＦ_６）又は四フッ化メタン（ＣＦ_４）としてもよい。この場合、絶縁層に開口を好適に形成することができる。

【0017】

［本開示の実施形態の詳細］
本開示の実施形態に係る半導体装置及び半導体装置の製造方法の具体例を、以下に図面を参照しつつ説明する。なお、本開示はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。以下の説明では、図面の説明において同一の要素には同一の符号を付し、重複する説明を適宜省略する。

【0018】

図１は、本実施形態に係る半導体装置の一例として、電界効果トランジスタ（以下、単に「トランジスタ」という）１を示す断面図である。本実施形態に係るトランジスタ１は、高電子移動度トランジスタ（ＨＥＭＴ）である。図１に示すように、トランジスタ１は、基板２、窒化物半導体層１０、絶縁層２０及び２５、ソース電極３１、ドレイン電極３２、並びにゲート電極３３を備えている。窒化物半導体層１０は、基板２上に形成されたエピタキシャル層であり、窒化物半導体を主に含んでいる。窒化物半導体層１０は、基板２側から順に、チャネル層１１、バリア層１２、及びキャップ層１３を含んでいる。チャネル層１１内であってチャネル層１１とバリア層１２との界面近傍には、２次元電子ガス（２ＤＥＧ：2 Dimensional Electron Gas）が生じる。これにより、チャネル層１１内にチャネル領域が形成される。

【0019】

基板２は、結晶成長用の基板である。基板２として、例えばＳｉＣ基板、ＧａＮ基板、又はサファイア（Ａｌ_２Ｏ_３）基板が挙げられる。一実施例では、基板２はＳｉＣ基板である。チャネル層１１は、基板２上にエピタキシャル成長した半導体層である。チャネル層１１は、窒化物半導体から構成され、例えばＧａＮ層である。チャネル層１１の厚さは、例えば４００ｎｍ以上且つ２０００ｎｍ以下である。バリア層１２は、チャネル層１１上にエピタキシャル成長した半導体層である。バリア層１２は、チャネル層１１よりも電子親和力が大きい窒化物半導体から構成される。バリア層１２は、例えばＡｌＧａＮ層、ＩｎＡｌＮ層、又はＩｎＡｌＧａＮ層である。バリア層１２は、ｎ型の導電性を示してもよい。バリア層１２の厚さは、例えば５ｎｍ以上且つ３０ｎｍ以下である。

【0020】

キャップ層１３は、バリア層１２上にエピタキシャル成長した半導体層である。キャップ層１３は、窒化物半導体から構成され、例えばＧａＮ層である。キャップ層１３は不純物を含んでもよい。例えば、キャップ層１３はｎ型ＧａＮ層であってもよい。キャップ層１３の厚さは、例えば１ｎｍ以上且つ５ｎｍ以下である。キャップ層１３の表面は、窒化物半導体層１０の表面１０ａを構成する。表面１０ａは、窒化物半導体層１０の積層方向における絶縁層２０側（すなわち、基板２とは反対側）に位置する面である。

【0021】

絶縁層２０は、窒化物半導体層１０の表面１０ａ上に設けられた絶縁性の保護層である。絶縁層２０は、後述するように、例えば減圧ＣＶＤ法（ＬＰＣＶＤ：Low Pressure Chemical Vapor Deposition）を用いて形成される。ＬＰＣＶＤ法は、成膜圧力を下げると共に成膜温度を高くすることによって緻密な膜を形成する方法である。絶縁層２０は、プラズマＣＶＤ法を用いて形成されてもよい。

【0022】

絶縁層２０は、窒化物半導体層１０の表面１０ａ上に設けられた第１ＳｉＮ膜２１と、第１ＳｉＮ膜２１上に設けられた第２ＳｉＮ膜２２とを含んでいる。第１ＳｉＮ膜２１は、表面１０ａに接しており、表面１０ａを覆っている。第１ＳｉＮ膜２１は、不純物として塩素（Ｃｌ）を多く含む塩素リッチな膜である。第１ＳｉＮ膜２１は、１×１０^２０［ａｔｏｍｓ／ｃｍ^３］以上の塩素濃度を有している。第１ＳｉＮ膜２１の塩素濃度は、例えば、１×１０^２０［ａｔｏｍｓ／ｃｍ^３］以上且つ１×１０^２１［ａｔｏｍｓ／ｃｍ^３］以下であってもよい。一実施例では、第１ＳｉＮ膜２１の塩素濃度は１×１０^２１［ａｔｏｍｓ／ｃｍ^３］である。第１ＳｉＮ膜２１の屈折率は、波長６３２ｎｍに対して例えば２．３以上且つ２．４以下である。第１ＳｉＮ膜２１の屈折率は、波長６３２ｎｍに対して例えば２．２５以上且つ２．５以下であってもよい。また、第１ＳｉＮ膜２１の厚さは、例えば５ｎｍ以上且つ２０ｎｍ以下である。第１ＳｉＮ膜２１の厚さは、例えば１ｎｍ以上且つ３０ｎｍ以下であってもよい。

【0023】

第２ＳｉＮ膜２２は、第１ＳｉＮ膜２１を介して窒化物半導体層１０の表面１０ａ上に設けられている。すなわち、第２ＳｉＮ膜２２は、窒化物半導体層１０の積層方向において第１ＳｉＮ膜２１に対して窒化物半導体層１０とは反対側に設けられている。第２ＳｉＮ膜２２は、第１ＳｉＮ膜２１に接しており、第１ＳｉＮ膜２１を覆っている。第２ＳｉＮ膜２２の塩素濃度は、第１ＳｉＮ膜２１の塩素濃度よりも低い。具体的には、第２ＳｉＮ膜２２の塩素濃度は、１×１０^１９［ａｔｏｍｓ／ｃｍ^３］以下である。第２ＳｉＮ膜２２の塩素濃度は、例えば、１×１０^１５［ａｔｏｍｓ／ｃｍ^３］以上且つ１×１０^１９［ａｔｏｍｓ／ｃｍ^３］以下であってもよい。一実施例では、第２ＳｉＮ膜２２の塩素濃度は、１×１０^１９［ａｔｏｍｓ／ｃｍ^３］である。本実施形態において、塩素濃度は、例えば二次イオン質量分析（ＳＩＭＳ：Secondary Ion Mass Spectrometry）法により測定される。ＳＩＭＳ法による塩素の濃度測定の検出限界値は、１×１０^１５［ａｔｏｍｓ／ｃｍ^３］である。

【0024】

第２ＳｉＮ膜２２の屈折率は、第１ＳｉＮ膜２１の屈折率よりも低い。具体的には、第２ＳｉＮ膜２２の屈折率は、波長６３２ｎｍに対して例えば２．０以上且つ２．２未満である。波長６３２ｎｍに対して第２ＳｉＮ膜２２の屈折率は、例えば、２．０以下であってもよいし、１．８以上且つ２．２５未満であってもよい。また、第２ＳｉＮ膜２２の厚さは、第１ＳｉＮ膜２１の厚さよりも厚い。第２ＳｉＮ膜２２の厚さは、例えば２０ｎｍ以上且つ１００ｎｍ以下である。第２ＳｉＮ膜２２の厚さは、例えば１０ｎｍ以上且つ１５０ｎｍ以下であってもよい。第２ＳｉＮ膜２２の厚さ（Ｔ２）と第１ＳｉＮ膜２１の厚さ（Ｔ１）との比（Ｔ２／Ｔ１）は、例えば１以上且つ５以下である。比（Ｔ２／Ｔ１）は、例えば１以上且つ２０以下であってもよい。

【0025】

絶縁層２０には、ソース開口２０ａ、ドレイン開口２０ｂ、及びゲート開口２０ｃが形成されている。各開口２０ａ，２０ｂ，及び２０ｃは、窒化物半導体層１０の積層方向において絶縁層２０を貫通している。各開口２０ａ，２０ｂ，及び２０ｃ内では、窒化物半導体層１０の表面１０ａが露出する。ソース開口２０ａ及びドレイン開口２０ｂは、表面１０ａに沿った一方向に沿って並んでいる。ゲート開口２０ｃは、ソース開口２０ａとドレイン開口２０ｂとの間に設けられている。各開口２０ａ，２０ｂ，及び２０ｃは、例えば、フッ素（Ｆ）原子を含む反応性ガス（フッ素系ガス）を用いた反応性イオンエッチング（ＲＩＥ）により形成される。

【0026】

ソース電極３１は、窒化物半導体層１０の表面１０ａ上に設けられており、ソース開口２０ａを塞いでいる。ソース電極３１は、ソース開口２０ａを介して表面１０ａとオーミック接触を形成している。ドレイン電極３２は、表面１０ａ上に設けられており、ドレイン開口２０ｂを塞いでいる。ドレイン電極３２は、ドレイン開口２０ｂを介して表面１０ａとオーミック接触を形成している。ソース電極３１及びドレイン電極３２のそれぞれは、オーミック電極であり、例えば、互いに重なるタンタル（Ｔａ）層、アルミニウム（Ａｌ）層及びモリブデン（Ｍｏ）層との合金である。Ｔａ層に代えてチタン（Ｔｉ）層を採用してもよい。

【0027】

ゲート電極３３は、本実施形態における金属電極の例である。ゲート電極３３は、窒化物半導体層１０の表面１０ａ上に設けられており、ソース電極３１とドレイン電極３２との間に位置している。ゲート電極３３は、ゲート開口２０ｃを塞いでおり、ゲート開口２０ｃを介して表面１０ａと接触している。ゲート電極３３は、表面１０ａとショットキ接触する材料を含み、例えばニッケル（Ｎｉ）層と金（Ａｕ）層との積層構造を有する。この場合、Ｎｉ層が窒化物半導体層１０の表面１０ａ（具体的にはキャップ層１３の表面）にショットキ接触する。

【0028】

絶縁層２５は、絶縁層２０上に設けられている。絶縁層２５は、ゲート電極３３を覆う保護膜であり、絶縁層２０の第２ＳｉＮ膜２２と接触している。絶縁層２５は、Ｓｉを含む絶縁性材料からなり、一例ではＳｉＮ膜、ＳｉＯ_２膜、或いはＳｉＯＮ膜である。絶縁層２５は、例えばＬＰＣＶＤ法又はプラズマＣＶＤ法を用いて、絶縁層２０上に形成される。絶縁層２５には、ソース開口２５ａ及びドレイン開口２５ｂが形成されている。各開口２５ａ及び２５ｂは、窒化物半導体層１０の積層方向において絶縁層２５を貫通している。

【0029】

ソース開口２５ａは、絶縁層２５におけるソース電極３１を覆う部分に形成されている。ソース開口２５ａ内では、ソース電極３１が露出する。ソース電極３１は、ソース開口２５ａを介して、図示しないソース電極パッドと接する。ドレイン開口２５ｂは、絶縁層２５におけるドレイン電極３２を覆う部分に形成されている。ドレイン開口２５ｂ内では、ドレイン電極３２が露出する。ドレイン電極３２は、ドレイン開口２５ｂを介して、図示しないドレイン電極パッドと接する。各開口２５ａ及び２５ｂは、例えば、フッ素系ガスを用いたＲＩＥにより形成される。

【0030】

次に、本実施形態に係るトランジスタ１の製造方法の一例を説明する。図２（ａ）、図２（ｂ）、図２（ｃ）、図３（ａ）、図３（ｂ）、及び図３（ｃ）は、トランジスタ１の各製造工程を示す断面図である。トランジスタ１を製造する際には、まず、図２（ａ）に示すように、チャネル層１１、バリア層１２、及びキャップ層１３を含む窒化物半導体層１０を基板２上に形成する。具体的には、有機金属気相成長（ＭＯＣＶＤ）法を用いて、チャネル層１１、バリア層１２、及びキャップ層１３を基板２上に順にエピタキシャル成長する。

【0031】

続いて、ＬＰＣＶＤ法を用いて、絶縁層２０を窒化物半導体層１０の表面１０ａ上に形成する。具体的には、図２（ｂ）に示すように、絶縁層２０の第１ＳｉＮ膜２１を窒化物半導体層１０の表面１０ａ上に形成する。このとき、第１ＳｉＮ膜２１の成膜時間を制御することにより、第１ＳｉＮ膜２１の厚さ（Ｔ１）を、例えば５ｎｍ以上且つ２０ｎｍ以下とする。その後、図２（ｃ）に示すように、絶縁層２０の第２ＳｉＮ膜２２を第１ＳｉＮ膜２１上に形成する。このとき、第２ＳｉＮ膜２２の成膜時間を制御することにより、第２ＳｉＮ膜２２の厚さ（Ｔ２）を、例えば２０ｎｍ以上且つ１００ｎｍ以下とする。このようにして、表面１０ａ上に絶縁層２０が形成される。ＬＰＣＶＤ法を用いた絶縁層２０（第１ＳｉＮ膜２１及び第２ＳｉＮ膜２２）の形成方法の詳細については後述する。

【0032】

続いて、絶縁層２０の一部を選択的にエッチングすることにより、絶縁層２０にソース開口２０ａ及びドレイン開口２０ｂ（図１参照）を形成する。具体的には、絶縁層２０上にレジストを塗布し、ソース開口２０ａ及びドレイン開口２０ｂと同一の平面形状を有する開口パターンを該レジストに形成する。そして、絶縁層２０のドライエッチングを当該開口パターンを介して行う。本実施形態では、ドライエッチングは、フッ素系ガスを用いたＲＩＥである。

【0033】

フッ素系ガスは、例えば四フッ化メタン（ＣＦ_４）であるが、六フッ化硫黄（ＳＦ_６）であってもよい。フッ素系ガスがＣＦ_４である場合、フッ素系ガスの流量は例えば５０ｓｃｃｍ、高周波パワー（ＲＦパワー）は例えば１００Ｗ、バイアスパワーは例えば１０Ｗ、反応圧力は例えば０．４Ｐａに設定される。なお、１ｓｃｃｍは、１ａｔｍ、０℃における１ｃｍ^３／分を表す。絶縁層２０のエッチング時間は、絶縁層２０の厚さ、及びバイアスパワーに応じて設定される。実際には、そのエッチング時間にオーバーエッチング時間を追加する。オーバーエッチング時間は、計算上のエッチング時間に対して１００％以下に設定される。本工程によって、絶縁層２０を貫通するソース開口２０ａ及びドレイン開口２０ｂが形成され、各開口２０ａ及び２０ｂから表面１０ａが露出する。

【0034】

続いて、ソース開口２０ａ内にソース電極３１を形成し、ドレイン開口２０ｂ内にドレイン電極３２を形成する。この工程では、ソース電極３１及びドレイン電極３２のための金属電極（例えば、Ｔａ層、Ａｌ層及びＭｏ層）を、リソグラフィ及びリフトオフを用いて形成する。その後、ソース電極３１及びドレイン電極３２をオーミック電極とするため、熱処理によってソース電極３１及びドレイン電極３２のそれぞれを合金化する。この熱処理の温度は、例えば５００℃以上且つ６００℃以下である。

【0035】

続いて、図３（ａ）に示すように、開口Ｒａを有するレジストＲを絶縁層２０上に形成する。レジストＲの開口Ｒａは、リソグラフィを用いて、ゲート開口２０ｃ（図１参照）が形成される領域上に形成される。その後、レジストＲをマスクとするＲＩＥを絶縁層２０に行う。このＲＩＥにより、図３（ｂ）に示すように、ゲート開口２０ｃを絶縁層２０に形成する。

【0036】

ＲＩＥに用いるフッ素系ガスは、例えばＣＦ_４であるが、ＳＦ_６であってもよい。フッ素系ガスがＣＦ_４である場合、フッ素系ガスの流量は例えば５０ｓｃｃｍ、高周波パワーは例えば１００Ｗ、バイアスパワーは例えば１０Ｗ、反応圧力は例えば０．４Ｐａに設定される。絶縁層２０のエッチング時間は、絶縁層２０の厚さ、及びバイアスパワーに応じて設定される。実際には、そのエッチング時間にオーバーエッチング時間を追加する。オーバーエッチング時間は、計算上のエッチング時間に対して１００％以下に設定される。本工程によって、絶縁層２０を貫通するゲート開口２０ｃが形成され、ゲート開口２０ｃから表面１０ａが露出する。その後、レジストＲを除去する。

【0037】

続いて、図３（ｃ）に示すように、ゲート開口２０ｃを塞ぐゲート電極３３を形成する。具体的には、絶縁層２０上にレジストを塗布し、リソグラフィにより該レジストの開口をゲート開口２０ｃ上に形成する。その後、当該レジストの開口を介して、ゲート開口２０ｃ内及びゲート開口２０ｃの周辺に、金属電極を堆積する。金属電極の堆積は、蒸着法によって実施される。その後、当該レジストを除去することにより、当該レジスト上に堆積した金属材料のリフトオフを行う。これにより、ゲート電極３３が形成される。

【0038】

続いて、例えばＬＰＣＶＤ法又はプラズマＣＶＤ法を用いて第２ＳｉＮ膜２２上に絶縁層２５（図１参照）を形成し、この絶縁層２５によりゲート電極３３を覆う。このとき、原料ガスとしては、例えばモノシラン（ＳｉＨ_４）、ジクロロシラン（ＳｉＨ_２Ｃｌ_２）、及びアンモニア（ＮＨ_３）を用いる。その後、例えばフッ素系ガスを用いたＲＩＥにより絶縁層２５に各開口２５ａ及び２５ｂを形成し、各開口２５ａ及び２５ｂから各電極３１及び３２を露出させる。以上の工程を経て、図１に示すトランジスタ１が作製される。

【0039】

ここで、ＬＰＣＶＤ法を用いた絶縁層２０の形成方法の詳細について説明する。図４は、ＬＰＣＶＤ法を用いた絶縁層２０の形成方法の一例を示すフローチャートである。図５（ａ）は、絶縁層２０を形成する際の反応炉内の温度（以下、「炉内温度」という）及び供給ガスの手順を示す図である。図５（ｂ）は、絶縁層２０を形成する際の反応炉内の圧力（以下、「炉内圧力」という）を示す図である。図５（ａ）において、縦軸は、炉内温度（単位：℃）を示しており、横軸は、時間を示している。図５（ｂ）において、縦軸は、炉内圧力（単位：Ｐａ）を示しており、横軸は、時間を示している。

【0040】

まず、窒化物半導体層１０を含むウェハを、大気雰囲気にて減圧ＣＶＤ装置の反応炉内に導入する（工程Ｓ１）。このとき、図５（ａ）に示すように、炉内温度を温度Ｈ１に設定する。温度Ｈ１は、例えば、室温（２５℃）以上且つ６００℃以下としてよい。一実施例では、温度Ｈ１は６００℃である。次に、反応炉内の雰囲気を置換する（工程Ｓ２）。具体的には、反応炉内の真空引きと窒素（Ｎ_２）の導入とを繰り返し行うことにより（サイクルパージ）、反応炉内の雰囲気を窒素雰囲気に置換する。このとき、図５（ｂ）に示すように、炉内圧力を大気圧力Ｐ１から圧力Ｐ２に減圧する。圧力Ｐ２は、例えば２０Ｐａ以下としてよい。一実施例では、圧力Ｐ２は２０Ｐａである。

【0041】

続いて、炉内圧力を圧力Ｐ２に維持しつつ、図５（ａ）に示すように炉内温度を温度Ｈ１から温度Ｈ２に昇温する（工程Ｓ３）。温度Ｈ２は、例えば８００℃以上としてよい。一実施例では、温度Ｈ２は８００℃である。続いて、炉内温度を温度Ｈ２に安定させた後（工程Ｓ４）、反応炉内の雰囲気を窒素からアンモニアに置換する（工程Ｓ５）。具体的には、反応炉内の真空引きとアンモニアの導入とを繰り返し行うことにより、反応炉内の雰囲気を窒素雰囲気からアンモニア雰囲気に置換する。

【0042】

続いて、シリコン（Ｓｉ）及び塩素を含む化合物ガスとアンモニアとを含む原料ガスを反応炉内に供給する。化合物ガスは、例えば、ジクロロシラン（ＳｉＨ_２Ｃｌ_２）である。しかし、化合物ガスは、Ｓｉ及びＣｌを含んでいればよく、ジクロロシラン以外のガスであってもよい。本実施形態では、ジクロロシラン及びアンモニアを含む原料ガスを用いたＬＰＣＶＤ法により、絶縁層２０を形成する。具体的には、当該原料ガスを用いて絶縁層２０の第１ＳｉＮ膜２１を表面１０ａ上に形成した後（工程Ｓ６）、引き続き当該原料ガスを用いて絶縁層２０の第２ＳｉＮ膜２２を第１ＳｉＮ膜２１上に形成する（工程Ｓ７）。

【0043】

各工程Ｓ６及びＳ７では、ジクロロシランの流量（Ｆ１）及びアンモニアの流量（Ｆ２）の合計（Ｆ１＋Ｆ２）に占めるジクロロシランの流量（Ｆ１）の割合［Ｆ１／（Ｆ１＋Ｆ２）］を調整する。図６は、絶縁層２０を形成する際の割合［Ｆ１／（Ｆ１＋Ｆ２）］を示している。工程Ｓ６における割合［Ｆ１／（Ｆ１＋Ｆ２）］を割合Ｒ１と表し、工程Ｓ７における割合［Ｆ１／（Ｆ１＋Ｆ２）］を割合Ｒ２と表している。図６において、工程Ｓ６及びＳ７の前後の工程では、ジクロロシランが供給されないので、割合［Ｆ１／（Ｆ１＋Ｆ２）］は０となる。

【0044】

工程Ｓ６では、ジクロロシラン及びアンモニアが供給されるので、割合Ｒ１は、０よりも大きい値となる。本実施形態では、割合Ｒ１は、１／５以上且つ１０／１１以下である。割合Ｒ１が１／５以上且つ１０／１１以下であるとき、ジクロロシランの流量（Ｆ１）とアンモニアの流量（Ｆ２）との流量比（Ｆ１／Ｆ２）は１／４以上且つ１０以下である。工程Ｓ６では、ジクロロシランの流量（Ｆ１）は例えば５０ｓｃｃｍ以上且つ１５０ｓｃｃｍ以下であり、アンモニアの流量（Ｆ２）は例えば１０ｓｃｃｍ以上且つ５０ｓｃｃｍ以下である。

【0045】

一方、工程Ｓ７では、割合Ｒ２は、０よりも大きく且つ割合Ｒ１よりも小さい値となる。本実施形態では、割合Ｒ２は、０よりも大きく且つ１／１１以下である。割合Ｒ２が０よりも大きく且つ１／１１以下であるとき、流量比（Ｆ１／Ｆ２）は０よりも大きく且つ１／１０以下である。工程Ｓ７では、ジクロロシランの流量（Ｆ１）は例えば１０ｓｃｃｍ以上且つ１００ｓｃｃｍ以下であってもよく、アンモニアの流量（Ｆ２）は例えば１００ｓｃｃｍ以上且つ５００ｓｃｃｍ以下であってもよい。

【0046】

このように、各工程Ｓ６及びＳ７において割合［Ｆ１／（Ｆ１＋Ｆ２）］をそれぞれ調整する。この調整によって、各ＳｉＮ膜２１及び２２の塩素濃度を調整することができる。図７は、割合［Ｆ１／（Ｆ１＋Ｆ２）］と塩素濃度との関係を示す図である。図７において、横軸は、割合［Ｆ１／（Ｆ１＋Ｆ２）］を対数表示で示しており、縦軸は、ＳｉＮ膜の塩素濃度（単位：ａｔｏｍｓ／ｃｍ^３）を示している。

【0047】

図７に示すように、割合［Ｆ１／（Ｆ１＋Ｆ２）］が大きくなると、これに応じて塩素濃度が大きくなる。割合Ｒ１の範囲では、塩素を含むジクロロシランの流量（Ｆ１）を多くすることで、原料ガスに含まれる塩素量を多くすることができる。原料ガスに含まれる塩素量が多くなると、第１ＳｉＮ膜２１に取り込まれる塩素量が多くなり、第１ＳｉＮ膜２１の塩素濃度が高くなる。従って、工程Ｓ６では、１×１０^２０［ａｔｏｍｓ／ｃｍ^３］以上の塩素濃度を有する第１ＳｉＮ膜２１が形成される。

【0048】

一方、割合Ｒ２の範囲では、塩素を含むジクロロシランの流量（Ｆ１）を少なくすることで、原料ガスに含まれる塩素量を少なくすることができる。原料ガスに含まれる塩素量が少なくなると、第２ＳｉＮ膜２２に取り込まれる塩素量が少なくなるので、第２ＳｉＮ膜２２の塩素濃度が低くなる。従って、工程Ｓ７では、１×１０^１９［ａｔｏｍｓ／ｃｍ^３］以下の塩素濃度を有する第２ＳｉＮ膜２２が形成される。なお、工程Ｓ７では、塩素を含まない原料ガスを用いて第２ＳｉＮ膜２２を形成してもよい。例えば、原料ガスは、ジクロロシランに代えて、モノシランを含んでもよく、その場合、割合Ｒ２は任意の原料比を選択できる。

【0049】

このように、原料ガスにおける割合［Ｆ１／（Ｆ１＋Ｆ２）］を制御することによって、各ＳｉＮ膜２１及び２２の塩素濃度を調整することができる。各ＳｉＮ膜２１及び２２の塩素濃度が変化すると、各ＳｉＮ膜２１及び２２に含まれる不純物としての塩素量が変化し、各ＳｉＮ膜２１及び２２の屈折率が変化する。割合Ｒ１にて形成される第１ＳｉＮ膜２１の屈折率は、例えば２．３以上且つ２．４以下となる。一方、割合Ｒ２にて形成される第２ＳｉＮ膜２２の屈折率は、例えば２．２以下となる。なお、これらの屈折率は、６３２ｎｍの波長に対する屈折率を示している。

【0050】

Ｓｉを含むジクロロシランの流量が、Ｎを含むアンモニアの流量に対して多くなると、原料ガスにおいてＳｉの量がＮの量に対して多くなる。この場合、割合Ｒ１にて形成される第１ＳｉＮ膜２１のＮの量が不足する懸念がある。しかし、上記の波長に対するＳｉの屈折率は３．４程度であるのに対し、第１ＳｉＮ膜２１の屈折率は、実際に作製したところ、２．４以下であった。この屈折率の大きさから、第１ＳｉＮ膜２１のＮの量が充足している（Ｓｉ膜ではなくＳｉＮ膜となっている）ことが分かる。同様に、割合Ｒ２にて形成される第２ＳｉＮ膜２２も、Ｓｉ膜ではなくＳｉＮ膜として形成される。

【0051】

各ＳｉＮ膜２１及び２２を形成した後、図５（ａ）に示すように、反応炉内を窒素雰囲気に置換する（工程Ｓ８）。工程Ｓ８では、窒素ガスによるサイクルパージを行い、ジクロロシランが分解して生成された塩素ガスを検出限界まで希釈する。このとき、炉内温度を温度Ｈ２から温度Ｈ１に降温する。その後、炉内圧力を圧力Ｐ２から大気圧力Ｐ１に戻し、反応炉からウェハを取り出す（工程Ｓ９）。以上の工程により、窒化物半導体層１０の表面１０ａ上に絶縁層２０が形成される。

【0052】

以上に説明した本実施形態に係るトランジスタ１及びトランジスタ１の製造方法によって得られる効果について、従来の課題とともに説明する。窒化物半導体を用いたトランジスタを製造する際、窒化物半導体層の表面上に絶縁層を形成し、ゲート電極を形成するためのゲート開口を絶縁層に形成することがある。ゲート開口は、例えば、高い異方性を有するＲＩＥによって形成される。このＲＩＥは、エッチングガスのプラズマに対してバイアス電圧を積層方向に印加することによって、実施される。

【0053】

このＲＩＥを用いて絶縁層にゲート開口を形成する場合、エッチングガスのプラズマが、バイアス電圧による加速によって高いエネルギー状態で窒化物半導体層の表面に衝突するので、当該表面の平坦性が損なわれてしまう。当該表面の平坦性が損なわれると、当該表面上のゲート電極との間に形成されるショットキ障壁が理想とは異なる状態となる。これにより、リーク電流が増大する。その結果、トランジスタの動作時の消費電力が増大し得る。従って、このようなトランジスタのリーク電流の増加を抑制するためには、ゲート開口から露出する当該表面が、原子層ステップを視認可能な程度に高い平坦性を有していることが望ましい。

【0054】

また、ゲート開口の形成に化学エッチングを用いることも考えられる。化学エッチングとして、例えばＨＦ溶液を用いた液相エッチング、又は、腐食性ガス（例えば塩素系ガス）を用いた気相エッチングが考えられる。このような化学エッチングによれば、窒化物半導体層の表面を原子レベルで平坦にすることができる。しかし、ゲート開口の開口幅はサブミクロンの寸法精度が求められるので、等方性エッチングである液相エッチングを用いてその開口幅の寸法精度を実現することは困難である。また、気相エッチングでは、窒化物半導体層の最外層（例えばＧａＮ層）に対して、腐食性ガスによるエッチングのレートが速いので、エッチング深さ、すなわちゲート開口の深さを精度良く制御することが困難である。

【0055】

上記課題に対し、本実施形態に係るトランジスタ１では、１×１０^２０［ａｔｏｍｓ／ｃｍ^３］以上の塩素濃度を有する第１ＳｉＮ膜２１が表面１０ａ上に設けられており、第１ＳｉＮ膜２１を含む絶縁層２０を貫通するゲート開口２０ｃがＲＩＥにより形成される。１×１０^２０［ａｔｏｍｓ／ｃｍ^３］以上の塩素濃度を有する第１ＳｉＮ膜２１にエッチングが達すると、第１ＳｉＮ膜２１から微量の塩素がゲート開口２０ｃ内に放出される。放出された塩素は、ゲート開口２０ｃから露出する表面１０ａと化学反応を起こし、表面１０ａに対して塩素による化学エッチングが進行する。

【0056】

窒化物半導体層１０の最外層のキャップ層１３がＧａＮ層である場合、上記の化学反応は、下記の化学反応式（１）又は（２）で表される。
２ＧａＮ＋２Ｃｌ→２ＧａＣｌ＋Ｎ_２ （１）
２ＧａＮ＋６Ｃｌ→２ＧａＣｌ_３＋Ｎ_２ （２）
この化学反応は、表面１０ａにおける構造的に不安定な部分、すなわち、表面１０ａの荒れた部分（凹凸部分）にて優先的に起こる。この化学反応が表面１０ａに作用することによって、表面１０ａを原子レベルで平坦にすることができる。このように、絶縁層２０にゲート開口２０ｃを形成するＲＩＥと並行して、ゲート開口２０ｃから露出する表面１０ａに対して化学エッチングが進行することによって、ＲＩＥによって生じる表面１０ａの平坦性の低下を、化学エッチングによって抑制することができる。また、第１ＳｉＮ膜２１から放出される塩素はＳｉＮ膜のエッチングには寄与しないので、ゲート開口２０ｃの開口幅及び深さの寸法精度の低下には影響を与えない。

【0057】

図８（ａ）は、本実施形態に係るトランジスタ１において、ＲＩＥにより絶縁層２０にゲート開口２０ｃを形成した後、ＡＦＭ（原子間力顕微鏡）により得られた窒化物半導体層１０の表面１０ａの画像である。一方、図８（ｂ）は、従来のトランジスタにおいて、ＲＩＥにより絶縁層にゲート開口を形成した後、ＡＦＭにより得られた窒化物半導体層の表面１００ａの画像である。従来のトランジスタでは、本実施形態に係るトランジスタ１とは異なり、絶縁層が、ＳＩＭＳ法による濃度測定の検出限界値以下である１×１０^１５［ａｔｏｍｓ／ｃｍ^３］以下の塩素濃度を有するＳｉＮ膜のみから構成されている。

【0058】

図８（ａ）及び図８（ｂ）に示すように、本実施形態に係るトランジスタ１における表面１０ａは、従来のトランジスタにおける表面１００ａと比べて、殆ど荒れていないことが分かる。トランジスタ１における表面１０ａでは、複数のテラスとそれらを結ぶ原子層ステップとによって形成されるステップいわゆるテラス構造が確認された。図８（ａ）及び図８（ｂ）に示す各表面の粗さを表す二乗平均平方根粗さ（ＲＭＳ：Root Mean Square）値を測定すると、図８（ａ）に示す表面１０ａのＲＭＳ値は０．２１５ｎｍとなり、図８（ｂ）に示す表面１００ａのＲＭＳ値は０．４２５ｎｍとなった。このように、本実施形態に係るトランジスタ１によれば、図８（ａ）に示すような殆ど荒れていない表面１０ａを得ることができ、表面１０ａのＲＭＳ値を０．３ｎｍ以下に収めることができる。

【0059】

このように表面１０ａの平坦性を確保することで、表面１０ａ上のゲート電極３３との間に形成されるショットキ障壁を理想の状態に近づけることができる。これにより、リーク電流の増大を抑制することができる。本発明者は、図８（ａ）に示す本実施形態に係るトランジスタ１を用いた場合、図８（ｂ）に示す従来のトランジスタを用いた場合と比べてリーク電流が二桁減少することを確認した。このように、本実施形態に係るトランジスタ１によれば、リーク電流の増大を抑制することができる。これにより、トランジスタ１の動作時の消費電力の増大を抑制できる。

【0060】

また、絶縁層２０は、第１ＳｉＮ膜２１上に設けられた第２ＳｉＮ膜２２を含み、第２ＳｉＮ膜２２は、１×１０^１９［ａｔｏｍｓ／ｃｍ^３］以下の塩素濃度を有している。このように、絶縁層２０が、１×１０^１９［ａｔｏｍｓ／ｃｍ^３］以下の塩素濃度を有する第２ＳｉＮ膜２２を含むことにより、不純物としての塩素が絶縁層２０に過剰に含まれる事態を抑制できる。これにより、絶縁層２０の絶縁性の低下を抑制でき、絶縁層２０を介したリーク電流の増大を抑制できる。

【0061】

また、本実施形態のように、第１ＳｉＮ膜２１は、第２ＳｉＮ膜２２より、窒化物半導体層１０の表面１０ａ近くに位置してもよい。この場合、１×１０^２０［ａｔｏｍｓ／ｃｍ^３］以上の塩素濃度を有する第１ＳｉＮ膜２１が、１×１０^１９［ａｔｏｍｓ／ｃｍ^３］以下の塩素濃度を有する第２ＳｉＮ膜２２に対して表面１０ａ側に位置する。これにより、第１ＳｉＮ膜２１から放出される塩素をより確実に表面１０ａに作用させることができ、表面１０ａの平坦性の低下を抑制するという上述した効果を維持できる。

【0062】

本実施形態に係るトランジスタ１では、１×１０^２０［ａｔｏｍｓ／ｃｍ^３］以上の塩素濃度を有する第１ＳｉＮ膜２１が窒化物半導体層１０の表面１０ａに形成される例を示した。しかし、上述のとおり、第１ＳｉＮ膜２１から放出される塩素を窒化物半導体層１０の表面１０ａに作用させることが出来るのであれば、第１ＳｉＮ膜２１と窒化物半導体層１０との間に、第１ＳｉＮ膜２１よりも塩素濃度の低い第３ＳｉＮ膜が形成される構造であっても、同様な効果は期待できる。

【0063】

また、本実施形態のように、第２ＳｉＮ膜２２の厚さ（Ｔ２）と第１ＳｉＮ膜２１の厚さ（Ｔ１）との比（Ｔ２／Ｔ１）は、１以上且つ５以下であってもよい。この場合、絶縁層２０において第２ＳｉＮ膜２２が占める割合を大きくすることができるので、不純物としての塩素が絶縁層２０に過剰に含まれる事態を更に抑制できる。これにより、絶縁層２０の絶縁性の低下を更に抑制でき、絶縁層２０を介したリーク電流の増大を更に抑制できる。

【0064】

また、本実施形態のように、第１ＳｉＮ膜２１の屈折率は、２．３以上且つ２．４以下であり、第２ＳｉＮ膜２２の屈折率は、２．２以下であってもよい。ＳｉＮ膜の屈折率は、ＳｉＮ膜の塩素濃度の変化に応じて変化する。第１ＳｉＮ膜２１の屈折率が２．３以上且つ２．４以下であるとき、第１ＳｉＮ膜２１は１×１０^２０［ａｔｏｍｓ／ｃｍ^３］以上の塩素濃度を有する。一方、第２ＳｉＮ膜２２の屈折率が２．２以下であるとき、第２ＳｉＮ膜２２は１×１０^１９［ａｔｏｍｓ／ｃｍ^３］以下の塩素濃度を有する。この構成によれば、１×１０^１９［ａｔｏｍｓ／ｃｍ^３］以下の塩素濃度を有する第２ＳｉＮ膜２２が、１×１０^２０［ａｔｏｍｓ／ｃｍ^３］以上の塩素濃度を有する第１ＳｉＮ膜２１上に設けられる構成を実現できる。よって、上述した効果と同様の効果が得られる。

【0065】

本実施形態に係るトランジスタ１の製造方法では、第１ＳｉＮ膜２１を形成する際、化合物ガスの流量（Ｆ１）とアンモニアの流量（Ｆ２）との流量比（Ｆ１／Ｆ２）を１／４以上且つ１０以下としている。塩素を含むジクロロシランの流量（Ｆ１）を多くすることで、原料ガスに含まれる塩素量を多くすることができる。これにより、１×１０^２０［ａｔｏｍｓ／ｃｍ^３］以上の塩素濃度を有する第１ＳｉＮ膜２１を形成することができる。この第１ＳｉＮ膜２１を表面１０ａ上に形成することにより、上述したように表面１０ａの平坦性の低下を抑制できる。その結果、リーク電流の増大を抑制でき、トランジスタ１の消費電力を抑制できる。

【0066】

また、第１ＳｉＮ膜２１を表面１０ａ上に形成した後に第１ＳｉＮ膜２１上に第２ＳｉＮ膜２２を形成する際、流量比（Ｆ１／Ｆ２）を１／１０以下としている。このように、塩素を含むジクロロシランの流量（Ｆ１）を少なくすることで、原料ガスに含まれる塩素量を少なくすることができる。これにより、１×１０^１９［ａｔｏｍｓ／ｃｍ^３］以下の塩素濃度を有する第２ＳｉＮ膜２２を形成することができる。１×１０^１９［ａｔｏｍｓ／ｃｍ^３］以下の塩素濃度を有する第２ＳｉＮ膜２２を絶縁層２０が含むことにより、不純物としての塩素が絶縁層２０に過剰に含まれる事態を抑制できる。これにより、絶縁層２０の絶縁性の低下を抑制でき、絶縁層２０を介したリーク電流の増大を抑制できる。また、第２ＳｉＮ膜２２が第１ＳｉＮ膜２１上に形成されるので、１×１０^２０［ａｔｏｍｓ／ｃｍ^３］以上の塩素濃度を有する第１ＳｉＮ膜２１が、１×１０^１９［ａｔｏｍｓ／ｃｍ^３］以下の塩素濃度を有する第２ＳｉＮ膜２２に対して窒化物半導体層１０の表面１０ａ側に位置する。これにより、第１ＳｉＮ膜２１から放出される塩素をより確実に表面１０ａに作用させることができ、表面１０ａの平坦性の低下を抑制するという上述した効果を維持できる。

【0067】

また、本実施形態のように、絶縁層２０を表面１０ａ上に形成する工程では、第２ＳｉＮ膜２２の厚さ（Ｔ２）と第１ＳｉＮ膜２１の厚さ（Ｔ１）との比（Ｔ２／Ｔ１）を１以上且つ５以下としてもよい。この場合、絶縁層２０において第２ＳｉＮ膜２２が占める割合を大きくすることができるので、不純物としての塩素が絶縁層２０に過剰に含まれる事態を更に抑制できる。これにより、絶縁層２０の絶縁性の低下を更に抑制でき、絶縁層２０を介したリーク電流の増大を更に抑制できる。

【0068】

また、本実施形態のように、ゲート開口２０ｃを絶縁層２０に形成する工程では、フッ素系ガスをＳＦ_６又はＣＦ_４としてもよい。この場合、絶縁層２０にゲート開口２０ｃを好適に形成することができる。

【0069】

本開示による半導体装置及び半導体装置の製造方法は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上述した実施形態では、絶縁層２５は、第１ＳｉＮ膜２１及び第２ＳｉＮ膜２２を含んでいる。しかし、絶縁層は、第１ＳｉＮ膜のみを含んでいてもよい。この場合、第１ＳｉＮ膜が絶縁層の全体を構成してもよい。また、絶縁層は、第１ＳｉＮ膜及び第２ＳｉＮ膜に加えて、他のＳｉＮ膜を含んでいてもよい。

【0070】

また、第１ＳｉＮ膜は、窒化物半導体層の表面に接していなくてもよく、当該表面から離間していてもよい。この場合、第１ＳｉＮ膜は、他の膜を介して当該表面上に設けられていてもよい。同様に、第２ＳｉＮ膜は、第１ＳｉＮ膜に接していなくてもよく、第１ＳｉＮ膜から離間していてもよい。この場合、第２ＳｉＮ膜は、他の膜を介して第１ＳｉＮ膜上に設けられていてもよい。また、第２ＳｉＮ膜は、塩素を含まない膜であってもよい。また、上述した実施形態では、ＨＥＭＴに本開示を適用した例を示している。しかし、本開示は、ＨＥＭＴ以外のトランジスタに適用されてもよく、トランジスタ以外の半導体装置（特に、窒化物半導体装置）に適用されてもよい。

【符号の説明】

【0071】

１…トランジスタ（半導体装置）、２…基板、１０…窒化物半導体層、１０ａ…表面、１１…チャネル層、１２…バリア層、１３…キャップ層、２０…絶縁層、２０ａ，２５ａ…ソース開口、２０ｂ，２５ｂ…ドレイン開口、２０ｃ…ゲート開口、２１…第１ＳｉＮ膜、２２…第２ＳｉＮ膜、２５…絶縁層、３１…ソース電極、３２…ドレイン電極、３３…ゲート電極（金属電極）。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】