(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-08-08
(45)【発行日】2023-08-17
(54)【発明の名称】磁気結合型インダクタ
(51)【国際特許分類】
H01F 27/24 20060101AFI20230809BHJP
H01F 17/04 20060101ALI20230809BHJP
【FI】
H01F27/24 W
H01F17/04 F
H01F27/24 V
(21)【出願番号】P 2019132482
(22)【出願日】2019-07-18
【審査請求日】2022-06-15
(73)【特許権者】
【識別番号】000006895
【氏名又は名称】矢崎総業株式会社
(74)【代理人】
【識別番号】100145908
【氏名又は名称】中村 信雄
(74)【代理人】
【識別番号】100136711
【氏名又は名称】益頭 正一
(72)【発明者】
【氏名】山▲崎▼ 好紘
(72)【発明者】
【氏名】地田 知明
【審査官】秋山 直人
(56)【参考文献】
【文献】特開2008-085004(JP,A)
【文献】特開2016-063050(JP,A)
【文献】国際公開第2011/118004(WO,A1)
【文献】特開平04-254308(JP,A)
【文献】特開昭58-090709(JP,A)
【文献】特開昭59-044812(JP,A)
【文献】特開2015-216204(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H01F 27/24
H01F 17/04
(57)【特許請求の範囲】
【請求項1】
互いに磁気結合する第1コイル及び第2コイルを有する磁気結合型インダクタであって、
前記第1コイルが巻き回される第1巻芯を有する
と共に前記第1巻芯の軸方向に沿って形成され互いに対向する2つの第1側壁、及び前記2つの第1側壁から互いに近づく方向に延びる第1ストッパ壁を有する第1主コア部と、
前記第2コイルが巻き回される第2巻芯を有すると共に
前記第2巻芯の軸方向に沿って形成され互いに対向する2つの第2側壁、及び前記2つの第2側壁から互いに近づく方向に延びる第2ストッパ壁を有し、前記第1巻芯と前記第2巻芯との軸が一致するように前記第1主コア部に対して組み付けられる第2主コア部と、
前記第1主コア部と前記第2主コア部とを組み付けた組付体に取り付けられると共に前記第1巻芯と前記第2巻芯に対して近接する略U字状に刳り貫かれたU字部を有した共通コア部と、を備え、
前
記組付体は、前記第1巻芯と前記第2巻芯とが互いに接することなく隙間を有
し、
前記共通コア部を前記組付体に取り付けた場合、前記U字部が前記第1巻芯と前記第2巻芯との双方に接することなく隙間を有し、
前記共通コア部は、前記U字部の両端部側に形成される両端面と、前記両端面から突出する係止突起と、を有し、
前記第1ストッパ壁及び前記第2ストッパ壁は、前記第1ストッパ壁と前記第2ストッパ壁とに跨ると共に前記係止突起が係止可能な取付溝を有し、
前記係止突起が前記取付溝に係止された状態で、前記共通コア部の前記両端面が前記第1ストッパ壁及び前記第2ストッパ壁に接触する
ことを特徴とする磁気結合型インダクタ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、磁気結合型インダクタに関する。
【背景技術】
【0002】
従来、環状コアの両端にコイルを巻き、その中央に別体又は一体の共通コアを有した磁気結合型インダクタが提案されている(例えば特許文献1,2参照)。このような磁気結合型インダクタは、コイルが巻き付けられる2つのコアが平行して互いに端側に位置しており、その2つのコアの中間部に共通コアを備えることから、大型化を招くものであった。また、2つのコイルが離れている関係上、結合度を上げ難い構造であった。
【0003】
そこで、2つのコイルについてコイル軸を一致させるようにして配置した磁気結合型インダクタについても提案されている(例えば特許文献3参照)。この磁気結合インダクタによれば、2つのコイル間の距離を小さくするだけではなく、2つのコイル間に別体のスペーサを配置することで結合度を調整することができる。
【先行技術文献】
【特許文献】
【0004】
【文献】特開2017-192206号公報
【文献】特許第5784601号公報
【文献】特開2018-190823号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかし、特許文献3に記載の磁気結合型インダクタは、別体のスペーサを用意して、スペーサをフランジよりも広げたうえで巻芯に取り付けなければならず、作業性が良いとはいえない。
【0006】
本発明はこのような従来の課題を解決するためになされたものであり、その目的とするところは、大型化を抑えると共に結合度の調整にあたり作業性の低下を抑えることができる磁気結合型インダクタを提供することにある。
【課題を解決するための手段】
【0007】
本発明に係る磁気結合型インダクタは、互いに磁気結合する第1コイル及び第2コイルを有する磁気結合型インダクタであって、前記第1コイルが巻き回される第1巻芯を有すると共に前記第1巻芯の軸方向に沿って形成され互いに対向する2つの第1側壁、及び前記2つの第1側壁から互いに近づく方向に延びる第1ストッパ壁を有する第1主コア部と、前記第2コイルが巻き回される第2巻芯を有すると共に前記第2巻芯の軸方向に沿って形成され互いに対向する2つの第2側壁、及び前記2つの第2側壁から互いに近づく方向に延びる第2ストッパ壁を有し、前記第1巻芯と前記第2巻芯との軸が一致するように前記第1主コア部に対して組み付けられる第2主コア部と、前記第1主コア部と前記第2主コア部とを組み付けた組付体に取り付けられると共に前記第1巻芯と前記第2巻芯に対して近接する略U字状に刳り貫かれたU字部を有した共通コア部と、を備え、前記組付体は、前記第1巻芯と前記第2巻芯とが互いに接することなく隙間を有し、前記共通コア部を前記組付体に取り付けた場合、前記U字部が前記第1巻芯と前記第2巻芯との双方に接することなく隙間を有し、前記共通コア部は、前記U字部の両端部側に形成される両端面と、前記両端面から突出する係止突起と、を有し、前記第1ストッパ壁及び前記第2ストッパ壁は、前記第1ストッパ壁と前記第2ストッパ壁とに跨ると共に前記係止突起が係止可能な取付溝を有し、前記係止突起が前記取付溝に係止された状態で、前記共通コア部の前記両端面が前記第1ストッパ壁及び前記第2ストッパ壁に接触する。
【発明の効果】
【0008】
本発明によれば、第2主コア部は第1巻芯と第2巻芯との軸が一致するように第1主コア部に対して組み付けられるため、第1コイルと第2コイルとの軸を一致させて2つのコイル間の距離を小さくするだけでなく、例えば複数種類用意される第1主コア部と第2主コア部との組み合わせによって第1巻芯と第2巻芯との隙間距離を調整して結合度(相互インダクタンス)についても調整することができる。従って、大型化を抑えると共に結合度の調整にあたり作業性の低下を抑えることができる。
【図面の簡単な説明】
【0009】
【
図1】本発明の実施形態に係る磁気結合型インダクタの構成を示す斜視図である。
【
図2】本発明の実施形態に係る磁気結合型インダクタの構成を示す分解斜視図である。
【
図3】本発明の実施形態に係る磁気結合型インダクタの構成を示す上面図である。
【
図4】
図3に示す磁気結合型インダクタの一部構成を示す上面図である。
【
図6】本実施形態に係る磁気結合型インダクタの適用例を示す第1の回路図である。
【
図7】本実施形態に係る磁気結合型インダクタの適用例を示す第2の回路図である。
【
図8】本実施形態に係る磁気結合型インダクタの適用例を示す第3の回路図である。
【
図9】本実施形態に係る磁気結合型インダクタの適用例を示す第4の回路図である。
【
図10】
図7及び
図8に示した第1~第4スイッチング素子の制御の様子を示すタイミングチャートである。
【
図11】
図6~
図9に示した磁気結合型インダクタの等価回路を示す回路図である。
【
図12】本実施形態に係る磁気結合型インダクタの磁束を示す概念図である。
【発明を実施するための形態】
【0010】
以下、本発明を好適な実施形態に沿って説明する。なお、本発明は以下に示す実施形態に限られるものではなく、本発明の趣旨を逸脱しない範囲において適宜変更可能である。また、以下に示す実施形態においては、一部構成の図示や説明を省略している箇所があるが、省略された技術の詳細については、以下に説明する内容と矛盾が発生しない範囲内において、適宜公知又は周知の技術が適用されていることはいうまでもない。
【0011】
図1は、本発明の実施形態に係る磁気結合型インダクタの構成を示す斜視図であり、
図2は、本発明の実施形態に係る磁気結合型インダクタの構成を示す分解斜視図である。
図3は、本発明の実施形態に係る磁気結合型インダクタの構成を示す上面図であり、
図4は、
図3に示す磁気結合型インダクタの一部構成を示す上面図である。
【0012】
図1~
図4に示すように、本実施形態に係る磁気結合型インダクタ1は、互いに磁気結合する第1コイルL1と第2コイルL2とを有するものであり、第1コイルL1及び第2コイルL2に加えて、第1主コア部10と、第2主コア部20と、共通コア部30とを備えている。
【0013】
第1主コア部10は、フェライトによって構成され、外枠11と第1巻芯12とを備えている。外枠11は、1枚の端壁11aと2枚の側壁11b,11cとが直角に接続されて略U形状とされた枠材である。第1巻芯12は、外枠11の端壁11aからU字開放側に突出する円柱状の部材である。このような第1巻芯12には第1コイルL1が巻き回されている。なお、
図2に示すように、第1コイルL1の両端は例えば端子に接続されている(
図2以外では図示を省略する)。
【0014】
第2主コア部20は、第1主コア部10と対称に形成された部材である。この第2主コア部20についても、フェライトによって構成され、外枠21と第2巻芯22とを備えている。外枠21は、1枚の端壁21aと2枚の側壁21b,21cとが直角に接続されて略U形状とされた枠材である。第2巻芯22は、外枠21の端壁21aからU字開放側に突出する円柱状の部材である。このような第2巻芯22には第2コイルL2が巻き回されている。第2コイルL2についても、
図2に示すように、両端が例えば端子に接続されている(
図2以外では図示を省略する)。
【0015】
ここで、第1主コア部10と第2主コア部20とは、第1巻芯12及び第2巻芯22に第1コイルL1及び第2コイルL2が巻き回された状態で互いに組み付けられる。この際、第1主コア部10と第2主コア部20とは、互いの外枠11,21のU字開放側が接するように組み付けられる。第1主コア部10と第2主コア部とが組み付けられて形成された組付体ABは、第1巻芯12と第2巻芯22との中心軸が一致するようになっている。さらに、組付体ABにおいて第1巻芯12と第2巻芯22とは互いに接することなく隙間S1を有するようになっている(
図4参照)。
【0016】
さらに、第1主コア部10は、ストッパ壁13,14を備えている。ストッパ壁13,14は、2枚の側壁11b,11cの一端部それぞれに設けられており、2枚の側壁11b,11cの一端部から略直角方向、且つ互いに近づく方向に延びている。
【0017】
第2主コア部20についても第1主コア部10と同様にストッパ壁23,24を備えており、ストッパ壁23,24が2枚の側壁21b,21cの一端部から略直角方向、且つ互いに近づく方向に延びている。
【0018】
図5は、
図1に示した一部構成を示す正面図であり、磁気結合型インダクタ1から第2主コア部20(第2コイルL2を含む)を取り除き、端壁11aの逆側から正面視した状態を示している。
【0019】
図2及び
図5に示すように、共通コア部30は、平面視して略U字形状となる板材であって、フェライトやダストコアによって構成されている。この共通コア部30は、一枚の板材が略U字状に刳り貫かれたU字部(凹部)30aを有する。さらに、共通コア部30は、U字両端となる位置に第1係止突起31及び第2係止突起32を備えている。
【0020】
加えて、
図4に示すように、組付体ABは、共通コア部30(
図4参照)を第1主コア部10と第2主コア部20との中間位置に取り付けるための2つの取付溝(被取付部)MG1,MG2を備えている。
【0021】
詳細に説明すると、第1取付溝MG1は、第1主コア部10の第1ストッパ壁13と第2主コア部20の第1ストッパ壁23とに跨って設けられている。第1取付溝MG1のうち第1ストッパ壁13側の部位MG1aと、第1ストッパ壁23側の部位MG1bとは対称構造とされており、第1係止突起31が嵌り込む構造となっている。第2取付溝MG2についても同様に、第1主コア部10の第2ストッパ壁14と第2主コア部20の第2ストッパ壁24とに跨って設けられている。第2取付溝MG2のうち第2ストッパ壁14側の部位MG2aと、第2ストッパ壁24側の部位MG2bとは対称構造とされており、第2係止突起32が嵌り込む構造となっている。
【0022】
ここで、共通コア部30は、第1係止突起31及び第2係止突起32が2つの取付溝MG1,MG2に取り付られた状態(組付体ABに取り付られた状態)において、U字端面33,34が各ストッパ壁13,14(23,24)に接触することとなる(
図5参照)。
【0023】
加えて、共通コア部30は、組付体ABに取り付られた状態において、U字部30aの円弧部分30bが第1巻芯12(及び第2巻芯22)に対して接することなく隙間S2を有するようになっている。
【0024】
ここで、本実施形態においては、第1主コア部10及び第2主コア部20が複数種類用意されている。複数種類の第1主コア部10及び第2主コア部20は、それぞれ第1巻芯12及び第2巻芯22の長さが異なっており、他の構成については寸法が同じとされている。このため、第1主コア部10と第2主コア部20との組み合わせを複数種類から選択することで、第1巻芯12と第2巻芯22との間の隙間S1について距離調整が可能となっている。よって、本実施形態に係る磁気結合型インダクタ1は、複数種類からの選択によって結合度(漏れインダクタンス)を調整可能となっている。
【0025】
同様に、本実施形態においては共通コア部30についても複数種類用意されている。共通コア部30は、種類ごとにU字部30aの円弧部分30bについて径が異なっており、他の構成については寸法が同じとされている。このため、複数種類の共通コア部30から1つを選択することで、U字部30aと第1巻芯12及び第2巻芯22との間の隙間S2について距離調整が可能となっている。よって、本実施形態に係る磁気結合型インダクタ1は、複数種類からの選択によって結合度(相互インダクタンス)を調整可能となっている。
【0026】
なお、このような磁気結合型インダクタ1は、第1コイルL1が巻き回された第1主コア部10と、第2コイルL2が巻き回された第2主コア部20とが組み付られて組付体ABとされ、組付体ABに対して共通コア部30が取り付けられた後に、これらが丁度収まる大きさの所定のケース(不図示)に収納される。所定のケースにはポッティング剤が充填される。また、このような磁気結合型インダクタ1は絶縁シートを介して放熱フィンに載置されるようになっていてもよい。
【0027】
図6~
図9は、本実施形態に係る磁気結合型インダクタ1の適用例を示す回路図である。なお、
図6~
図9においては説明の便宜上、同じ符号を付与したものがあるが、これらは必ずしも同じものである必要はない。
【0028】
図6に示すように、本実施形態に係る磁気結合型インダクタ1は例えばインターリーブPFC回路に適用される。具体的にインターリーブPFC回路は、交流電源ACと、6つのダイオードD1~D6と、磁気結合型インダクタ1と、コンデンサCaと、第1及び第3スイッチング素子Q1,Q3とを備えている。
【0029】
交流電源ACは一端が接続点aに接続され、他端が接続点bに接続されている。接続点aは、第1ダイオードD1のアノードと第2ダイオードD2のカソードとを接続している。接続点bは、第3ダイオードD3のアノードと第4ダイオードD4のカソードとを接続している。
【0030】
第1ダイオードD1のカソードと第3ダイオードD3のカソードは接続点cで接続されている。接続点cは、
図1等に示した磁気結合型インダクタ1の第1コイルL1の一端と第2コイルL2の一端とにそれぞれ接続されている。第1コイルL1の他端は第5ダイオードD5のアノードに接続されている。第2コイルL2の他端は第6ダイオードD6のアノードに接続されている。
【0031】
第1及び第3スイッチング素子Q1,Q3は、それぞれNチャンネルのMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)により構成されている。第1スイッチング素子Q1のゲートGは制御装置に接続され、ドレインDは第2コイルL2の他端と第6ダイオードD6のアノードとの接続点dに接続されている。第3スイッチング素子Q3のゲートGは制御装置に接続され、ドレインDは第1コイルL1の他端と第5ダイオードD5のアノードとの接続点eに接続されている。
【0032】
第5ダイオードD5のカソードと第6ダイオードD6のカソードは接続点fで接続されている。接続点fは、第1出力端子OUT1に接続されると共にコンデンサCaの一端に接続されている。コンデンサCaの他端は第2出力端子OUT2に接続されると共に、第1スイッチング素子Q1のソースS、第3スイッチング素子Q3のソースS、第2ダイオードD2のアノード、及び、第4ダイオードD4のアノードに接続されている。
【0033】
また、
図7に示すように、本実施形態に係る磁気結合型インダクタ1は例えばインターリーブTotem Pole PFC回路に適用されてもよい。具体的にインターリーブTotem Pole PFC回路は、交流電源ACと、磁気結合型インダクタ1と、第1~第6スイッチング素子Q1~Q6と、コンデンサCaとを備えている。
【0034】
交流電源ACは一端が接続点aに接続され、他端が接続点bに接続されている。接続点aは、
図1等に示した磁気結合型インダクタ1の第1コイルL1の一端と第2コイルL2の一端とにそれぞれ接続されている。第1コイルL1の他端は接続点cに接続されている。第2コイルL2の他端は接続点dに接続されている。
【0035】
第1~第6スイッチング素子Q1~Q6は、それぞれNチャンネルのMOSFETにより構成されている。第1~第6スイッチング素子Q1~Q6のゲートGは制御装置に接続されている。
【0036】
第1、第3及び第5スイッチング素子Q1,Q3,Q5のドレインDは第1出力端子OUT1に接続されると共にコンデンサCaの一端に接続されている。第1、第3及び第5スイッチング素子Q1,Q3,Q5のソースSは、それぞれ接続点c、接続点d及び接続点bに接続されている。
【0037】
第2、第4及び第6スイッチング素子Q2,Q4,Q6のドレインDは、それぞれ接続点c、接続点d及び接続点bに接続されている。第2、第4及び第6スイッチング素子Q2,Q4,Q6のソースSは、第2出力端子OUT2に接続されると共にコンデンサCaの他端に接続されている。
【0038】
また、
図8に示すように、本実施形態に係る磁気結合型インダクタ1は例えばACインバータ回路に適用されてもよい。具体的にACインバータ回路は、直流電源DCと、磁気結合型インダクタ1と、第1~第6スイッチング素子Q1~Q6と、コンデンサCaとを備えている。
【0039】
第1~第6スイッチング素子Q1~Q6は、それぞれNチャンネルのMOSFETにより構成されている。第1~第6スイッチング素子Q1~Q6のゲートGは制御装置に接続されている。
【0040】
直流電源DCは、正極が接続点aに接続され、負極が接続点bに接続されている。接続点aは、コンデンサCaの一端に接続されると共に、第1、第3及び第5スイッチング素子Q1,Q3,Q5のドレインDに接続されている。接続点bは、コンデンサCaの他端に接続されると共に、第2、第4及び第6スイッチング素子Q2,Q4,Q6のソースSに接続されている。
【0041】
第1、第3及び第5スイッチング素子Q1,Q3,Q5のソースSは、それぞれが接続点c,d,eを介して第2、第4及び第6スイッチング素子Q2,Q4,Q6のドレインに接続されている。
【0042】
接続点cは、
図1等に示した磁気結合型インダクタ1の第2コイルL2の一端に接続されている。接続点dは、磁気結合型インダクタ1の第1コイルL1の一端に接続されている。第1コイルL1の他端と第2コイルL2の他端とは負荷Mの一端に接続され、負荷Mの他端は接続点eに接続されている。
【0043】
また、
図9に示すように、本実施形態に係る磁気結合型インダクタ1は例えば昇圧コンバータ回路に適用されてもよい。具体的に昇圧コンバータ回路は、第1及び第2コンデンサCa1,Ca2と、磁気結合型インダクタ1と、第1及び第3スイッチング素子Q1,Q3と、第1及び第2ダイオードD1,D2とを備えている。
【0044】
まず、接続点aは、第1入力端子IN1に接続されると共に、第1コンデンサCa1の一端に接続されている。さらに、接続点aは、
図1等に示した磁気結合型インダクタ1の第1コイルL1の一端と第2コイルL2の一端とにそれぞれ接続されている。また、接続点bは、第2入力端子IN2に接続されると共に、第1コンデンサCa1の他端に接続されている。
【0045】
第1コイルL1の他端は第1ダイオードD1のアノードに接続されている。第2コイルL2の他端は第2ダイオードD2のアノードに接続されている。第1及び第3スイッチング素子Q1,Q3は、それぞれNチャンネルのMOSFETにより構成されている。第1スイッチング素子Q1のゲートGは制御装置に接続され、ドレインDは第2コイルL2の他端と第2ダイオードD2のアノードとの接続点cに接続されている。第3スイッチング素子Q3のゲートGは制御装置に接続され、ドレインDは第1コイルL1の他端と第1ダイオードD1のアノードとの接続点dに接続されている。
【0046】
第1ダイオードD1のカソードと第2ダイオードD2のカソードは接続点eで接続されている。接続点eは、第1出力端子OUT1に接続されると共に第2コンデンサCa2の一端に接続されている。第2コンデンサCa2の他端は第2出力端子OUT2に接続されると共に、第1スイッチング素子Q1のソースS、第3スイッチング素子Q3のソースS、及び、接続点bに接続されている。
【0047】
図10は、
図7及び
図8に示した第1~第4スイッチング素子Q1~Q4の制御の様子を示すタイミングチャートである。
図7及び
図8の回路例に示す磁気結合型インダクタ1は、2つのコイルL1,L2に交互に電流が流れるように位相が180°ずらされている。これにより、出力されるリップル電流を小さくできるからである。このような制御を実現するために第1~第4スイッチング素子Q1~Q4は
図10に示すようにオンオフされる。
【0048】
図10に示すように、第1スイッチング素子Q1及び第2スイッチング素子Q2とは逆位相となるように同期してオンオフされる。同様に、第3スイッチング素子Q3及び第4スイッチング素子Q4とについても逆位相となるように同期してオンオフされる。加えて、第1スイッチング素子Q1と第3スイッチング素子Q3とは、位相が略180°ずらされてオンオフされる。第2スイッチング素子Q2と第4スイッチング素子Q4とについても位相が略180°ずらされてオンオフされる。
【0049】
なお、図示を省略するが、
図6及び
図9に示す回路例においても第1スイッチング素子Q1と第3スイッチング素子Q3とが同様にオンオフ制御されて、リップル電流が小さくされる。
【0050】
図11は、
図6~
図9に示した磁気結合型インダクタ1の等価回路を示す回路図である。磁気結合型インダクタ1は、第1コイルL1及び第2コイルL2について漏れインダクタンス成分L1’,L2’が存在することから、
図11に示す等価回路として表現することができる。
【0051】
特に、本実施形態に係る磁気結合型インダクタ1においては、複数種類の共通コア部30から1つを選択することで円弧部分30bの径(隙間S2の距離)を調整して、漏れインダクタンス成分L1’,L2’を調整することができる。この結果、結合度についても調整することができる。
【0052】
図12は、本実施形態に係る磁気結合型インダクタ1の磁束を示す概念図である。電流が流れることにより、
図12に示す磁束が発生する。この磁束は2つのコイルL1,L2に相互インダクタンスを発生させる。この相互インダクタンスについては、上記した隙間S1の距離を調整することで調整可能となり、この結果、結合度についても調整できることとなる。
【0053】
このようにして、本実施形態に係る磁気結合型インダクタ1によれば、第2主コア部20は第1巻芯12と第2巻芯22との軸が一致するように第1主コア部10に対して組み付けられるため、第1コイルL1と第2コイルL2との軸を一致させて2つのコイルL1,L2間の距離を小さくするだけでなく、例えば複数種類用意される第1主コア部10と第2主コア部20との組み合わせによって第1巻芯12と第2巻芯22との隙間S1の距離を調整して結合度(相互インダクタンス)についても調整することができる。従って、大型化を抑えると共に結合度の調整にあたり作業性の低下を抑えることができる。
【0054】
また、共通コア部30を取り付けた場合、U字部30aが第1巻芯12と第2巻芯22との双方に接することなく隙間S2を有するため、例えば隙間S2の距離が異なるように共通コア部30を複数種類用意のうえ選択して取り付けることで隙間S2の距離を調整して結合度(漏れインダクタンス)についても調整することができる。
【0055】
また、共通コア部30を第1主コア部10と第2主コア部20との中間位置に取り付けるための取付溝MG1,MG2を有するため、共通コア部30を第1主コア部10及び第2主コア部20のいずれか一方に大きく偏って取り付けてしまうことを防止することができる。
【0056】
以上、実施形態に基づき本発明を説明したが、本発明は上記実施形態に限られるものではなく、本発明の趣旨を逸脱しない範囲で、変更を加えてもよいし、周知及び公知の技術を組み合わせてもよい。
【0057】
例えば本実施形態において共通コア部30は上記した形状に限られるものではなく、例えば2以上の部材によって構成されていてもよい。特に、2以上の部材によって構成される場合には、例えば円弧部分30bを有する2つの板材同士が組み付けられて、第1巻芯12及び第2巻芯22の全周を包囲するように構成されていてもよい。
【0058】
加えて、共通コア部30は第1主コア部10と第2主コア部20との外枠11,21内に一方向から挿入されるようにして取り付けられているが、これに限らず、別方向から組み付けられるようになっていてもよい。例えば外枠11,21の側壁11b,21bがヒンジを介して開閉するようになっている等の場合には、共通コア部30が側方から取り付けられるようになっていてもよい。
【0059】
また、第1主コア部10、第2主コア部20及び共通コア部30の材料は上記したものに限らず、他のものを適宜選択可能である。このため、第1主コア部10と第2主コア部20とは別材料であってもよい。
【符号の説明】
【0060】
1 :磁気結合型インダクタ
10 :第1主コア部
12 :第1巻芯
20 :第2主コア部
22 :第2巻芯
30 :共通コア部
30a :U字部(凹部)
30b :円弧部分
AB :組付体
L1 :第1コイル
L2 :第2コイル
MG1,MG2:取付溝(被取付部)
S1 :隙間
S2 :隙間