特許7330158IP Force 特許公報全文掲載

技術分野

演算装置

発明が解決しようとする課題[発明の詳細な説明]から抜粋

そこで、主に可変長符号化された拡張指数部をもつ浮動小数点形式に対応する演算装置の回路規模および消費電力を低減することができる演算装置を提供することを目的とする。

課題を解決するための手段[発明の詳細な説明]から抜粋

実施形態の演算装置は、浮動小数点数の指数の一部または全部を可変長符号化した第1の部分符号と、前記浮動小数点数の仮数を含む第2の部分符号と、を備え、前記第1の部分符号と前記第2の部分符号とを合わせた符号の長さは固定であり、前記第1の部分符号の終端ビットと、前記第2の部分符号の最小有意ビットと、が隣接している、データ構造の浮動小数点数から、前記指数および前記仮数を求めるデコーダと、前記デコーダに・・・ 続きを知財ポータルサイト IP Force にログインして見る

この特許の権利範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 第1の実施形態に係わる浮動小数点数のデータ構造を示す図である。
【図2】 第1の実施形態に係わる拡張指数部の可変長符号化ルールの例を示す図表である。
【図3】 第1の実施形態に係わる演算装置の基本的な構成例を示すブロック図である。
【図4】 第1の実施形態に係わる演算装置の具体的な構成例を示すブロック図である。
【図5】 第1の実施形態の変形例に係わる浮動小数点数のデータ構造を示す図である。
【図6】 第2の実施形態に係わる拡張指数部の可変長符号化ルールの例を示す図表である。
【図7】 第2の実施形態に係わる浮動小数点数のデータ構造を示す図である。
【図8】 第2の実施形態に係わる演算装置の具体的な構成例を示すブロック図である。
【図9】 第3の実施形態に係わる浮動小数点数のデータ構造を示す図である。
【図10】 第3の実施形態に係わる浮動小数点数の下位(n-m-2)ビットの値が示す指数へのオフセットを、通常の非正規化数の場合と比較して示す図表である。
【図11】 32ビットの数値が、第3の実施形態に係わるデータ構造の浮動小数点数であるときと、IEEE754形式の正規化数の浮動小数点数であるときとを比較して示す図である。
【図12】 32ビットの数値が、第3の実施形態に係わるデータ構造の浮動小数点数であるときと、IEEE754形式の非正規化数の浮動小数点数であるときとを比較して示す図である。
【図13】 第3の実施形態に係わる演算装置の具体的な構成例を示すブロック図である。
【図14】 第4の実施形態に係わる浮動小数点数のデータ構造を示す図である。
【図15】 第4の実施形態に係わる非正規化数の仮数部のデータ構造を、通常の非正規化数の仮数部のデータ構造と比較して示す図表である。
【図16】 第4の実施形態に係わる演算装置の具体的な構成例を示すブロック図である。
【図17】 比較例であるPOSIT形式の一般的な浮動小数点数のデータ構造を示す図である。

代表図 図1本件の代表的な図

1…演算装置、11,11A,11B,11C,11D…第1デコーダ、12,12A,12B,12C,12D…第2デコーダ、13,13A,13B,13C,13D…演算処理回路、14,14A,14B,14C,14D…エンコーダ

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります