特許 7330605 ヘテロ構造デバイスのためのゲートスタック

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-08-14

(45)【発行日】2023-08-22

(54)【発明の名称】ヘテロ構造デバイスのためのゲートスタック

(51)【国際特許分類】

   H01L 21/338 20060101AFI20230815BHJP

   H01L 29/778 20060101ALI20230815BHJP

   H01L 29/812 20060101ALI20230815BHJP

   H01L 21/336 20060101ALI20230815BHJP

   H01L 29/78 20060101ALI20230815BHJP

   H01L 21/316 20060101ALI20230815BHJP

   H01L 21/318 20060101ALI20230815BHJP

【ＦＩ】

H01L29/80 H

H01L29/78 301B

H01L29/78 301G

H01L21/316 M

H01L21/318 M

【請求項の数】 16

【外国語出願】

(21)【出願番号】P 2018189353

(22)【出願日】2018-10-04

(65)【公開番号】P2019075558

(43)【公開日】2019-05-16

【審査請求日】2021-09-21

(31)【優先権主張番号】62/571,642

(32)【優先日】2017-10-12

(33)【優先権主張国・地域又は機関】US

【前置審査】

(73)【特許権者】

【識別番号】501315784

【氏名又は名称】パワー・インテグレーションズ・インコーポレーテッド

(74)【代理人】

【識別番号】100125818

【弁理士】

【氏名又は名称】立原 聡

(72)【発明者】

【氏名】ジャマール ラムダニ

【審査官】杉山 芳弘

(56)【参考文献】

【文献】特開２００９－３０２４３５（ＪＰ，Ａ）

【文献】特開２０１３－１１８３７７（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１４／００７７２６６（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２９／７７８

Ｈ０１Ｌ ２９／８１２

Ｈ０１Ｌ ２１／３３８

Ｈ０１Ｌ ２１／３３６

Ｈ０１Ｌ ２１／３１６

Ｈ０１Ｌ ２１／３１８

(57)【特許請求の範囲】

【請求項1】

第１の活性層と、
前記第１の活性層上に位置する第２の活性層であって、二次元電子気体層が、前記第１の活性層と前記第２の活性層との間に形成される、前記第２の活性層と、
前記第２の活性層上に位置するサンドウィッチゲート誘電体層構造物であって、前記サンドウィッチゲート誘電体層構造物が、
ａ）前記第２の活性層上に位置する第１のゲート誘電体層であって、前記第１のゲート誘電体層が、１～５ナノメートルの厚さの範囲内の第１の厚さをもち、および、窒化物ベースの化合物を含む、前記第１のゲート誘電体層と、
ｂ）前記第１のゲート誘電体層上に位置する第２のゲート誘電体層であって、前記第１のゲート誘電体層と前記第２のゲート誘電体層とが、同じ材料からなり、前記第２のゲート誘電体層が、２０～６０ナノメートルの範囲内の第２の厚さをもち、および、窒化物ベースの化合物を含み、前記第１の厚さと前記第２の厚さとの和が、３０ｎｍ～６０ｎｍの範囲内である、前記第２のゲート誘電体層と、
ｃ）前記第２のゲート誘電体層上に位置する第３のゲート誘電体層であって、前記第３のゲート誘電体層が、１０～２０ナノメートルの範囲内の第３の厚さをもち、および、酸化アルミニウムを含み、前記第２の厚さが、前記第１の厚さおよび前記第３の厚さより大きい、前記第３のゲート誘電体層と、
を備える、前記サンドウィッチゲート誘電体層構造物と、
前記サンドウィッチゲート誘電体層構造物の上方に位置するパッシベーション層と、
前記パッシベーション層を通って前記サンドウィッチゲート誘電体層構造物の上部まで延びたゲートと、
前記第２の活性層に電気的に接続する第１および第２のオーミック接点であって、前記第１のオーミック接点と前記第２のオーミック接点とが、横方向に離隔され、前記ゲートが、前記第１のオーミック接点と前記第２のオーミック接点との間に位置する、前記第１および第２のオーミック接点と、
を備える、ヘテロ構造半導体デバイス。

【請求項2】

前記第１のゲート誘電体層が、窒化ケイ素（ＳｉＮ）を含む、
請求項１に記載のヘテロ構造半導体デバイス。

【請求項3】

前記第１のゲート誘電体層が、窒化炭素（ＣＮ）または窒化ホウ素（ＢＮ）を含む、
請求項１に記載のヘテロ構造半導体デバイス。

【請求項4】

前記第１のゲート誘電体層が、原子層堆積により形成された層である、
請求項１に記載のヘテロ構造半導体デバイス。

【請求項5】

前記ゲートを通る漏れ電流が前記ヘテロ構造半導体デバイスの通常動作中に温度に対して一定であるように、前記第１の厚さ、前記第２の厚さ、および前記第３の厚さが設定された、
請求項１に記載のヘテロ構造半導体デバイス。

【請求項6】

閾値電圧が前記ヘテロ構造半導体デバイスの通常動作中に温度に対して一定であるように、前記第１の厚さ、前記第２の厚さ、および前記第３の厚さが設定された、
請求項１に記載のヘテロ構造半導体デバイス。

【請求項7】

前記第１の活性層が、窒化ガリウム（ＧａＮ）を含み、
前記第２の活性層が、アルミニウムガリウム窒化物（ＡｌＧａＮ）を含む、
請求項１に記載のヘテロ構造半導体デバイス。

【請求項8】

前記ゲートが、ドレインのオーミック接点に向けて延びたゲートフィールドプレートを含む、
請求項１に記載のヘテロ構造半導体デバイス。

【請求項9】

前記パッシベーション層が、窒化ケイ素（ＳｉＮ）を含む、
請求項１に記載のヘテロ構造半導体デバイス。

【請求項10】

基材上に第１の活性層を形成することと、
前記第１の活性層上に第２の活性層を形成することであって、
二次元電子気体層が前記第１の活性層と前記第２の活性層との間に形成されるように、前記第１の活性層と前記第２の活性層とが異なるバンドギャップをもつ、
前記第２の活性層を形成することと、
前記第２の活性層上に第１のゲート誘電体層を、前記第１の活性層および前記第２の活性層とインサイチュで形成することであって、
前記第１のゲート誘電体層が、１～５ナノメートルの範囲内の第１の厚さをもつ窒化物ベースの化合物を含む、
前記第１のゲート誘電体層を形成することと、
前記第１のゲート誘電体層上に第２のゲート誘電体層を、前記第１の活性層および前記第２の活性層とインサイチュで形成することであって、
前記第２のゲート誘電体層が、２０～６０ナノメートルの範囲内の第２の厚さをもつ窒化物ベースの化合物を含み、および、前記第１の厚さより厚く、前記第１の厚さと前記第２の厚さとの和が、３０ｎｍ～６０ｎｍの範囲内である、
前記第２のゲート誘電体層を形成することと、
前記第２のゲート誘電体層上に第３のゲート誘電体層を形成することであって、
前記第３のゲート誘電体層が、酸化アルミニウムを含み、および、１０～２０ナノメートルの範囲内の第３の厚さをもち、および、前記第２の厚さより薄く、および、前記第１の厚さより厚い、
前記第３のゲート誘電体層を形成することと、
前記第３のゲート誘電体層と前記第２のゲート誘電体層と前記第１のゲート誘電体層とを通って縦方向に各々が延びた第１および第２のオーミック接点を形成することであって、
前記第１のオーミック接点と前記第２のオーミック接点とが、横方向に離隔されて、前記第２の活性層に電気的に接続する、
前記第１および第２のオーミック接点を形成することと、
前記第１のオーミック接点と前記第２のオーミック接点との間の横方向位置において前記第３のゲート誘電体層に接触するゲートを形成することと、
を含む、ヘテロ構造半導体デバイスを製造する方法。

【請求項11】

前記第１のオーミック接点と前記第２のオーミック接点とを形成する前に、前記第３のゲート誘電体層の上方にパッシベーション層を堆積および形成することをさらに含む、
請求項１０に記載の方法。

【請求項12】

前記第１のオーミック接点と前記第２のオーミック接点とをアニーリングすることをさらに含む、
請求項１０に記載の方法。

【請求項13】

前記ヘテロ構造半導体デバイスの正常動作中の温度にわたってゲート・ソース漏れ電流が一定に留まるように、前記第１の厚さ、前記第２の厚さ、および前記第３の厚さが選択される、
請求項１０に記載の方法。

【請求項14】

前記第１のゲート誘電体層と前記第２のゲート誘電体層とが、窒化ケイ素を含む、
請求項１０に記載の方法。

【請求項15】

前記第１のゲート誘電体層と前記第２のゲート誘電体層とが、有機金属化学気相成長法を使用して形成される、
請求項１０に記載の方法。

【請求項16】

前記第２のゲート誘電体層が、原子層堆積を使用して形成される、
請求項１０に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、概して、高電圧電界効果トランジスタ（ＦＥＴ：ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒｓ）に関し、特に、高電子移動度トランジスタ（ＨＥＭＴ：ｈｉｇｈ－ｅｌｅｃｔｒｏｎ－ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ）およびヘテロ構造電界効果トランジスタ（ＨＦＥＴ：ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ ｆｉｅｌｄ－ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）、およびこのようなパワートランジスタデバイスを製造する方法に関する。

【背景技術】

【0002】

高電圧ＦＥＴのうちの一種がヘテロ構造ＦＥＴ（ＨＦＥＴ）であり、高電子移動度トランジスタ（ＨＥＭＴ）とも呼ばれる。窒化ガリウム（ＧａＮ）、および、炭化ケイ素（ＳｉＣ）などの他の広バンドギャップＩＩＩ族窒化物ベースの直接遷移半導体材料をベースとしたＨＦＥＴが、それらの物理的性質を理由として特定の電子デバイスにおいて使用される。例えば、ＧａＮおよびＡｌＧａＮ／ＧａＮトランジスタは、ＧａＮベースの材料およびデバイス構造によりもたらされる高電子移動度、高い絶縁破壊電圧、および高飽和電子速度といった特性を理由として、高速スイッチングおよび高出力用途（例えば電力スイッチおよび電力コンバーター）において一般的に使用される。ＨＦＥＴの物理的性質に起因して、ＨＦＥＴは、同じ電圧において同じ電流を伝導する他の半導体スイッチより実質的に速く状態を変えることができ、広バンドギャップは、高温におけるＨＦＥＴの性能を改善することができる。

【0003】

ＧａＮベースのＨＦＥＴデバイスは、典型的には、薄いゲート誘電体（例えば酸化物）材料の上方に形成されたゲート部材を含む。従来、ゲート酸化物と下方のＧａＮ層との間における界面状態は、ＧａＮベースのＨＦＥＴの安定性および電気的信頼性における役割を果たす。ゲート安定性を改善することは、より高い電圧（例えば６００Ｖ）の動作を達成することができる。典型的なＨＦＥＴゲート構造はショットキーゲートを含み、ショットキーゲートは、ゲート酸化物を含まないか、または単一の薄いゲート酸化物層を含む。これらの構造物は、通常２０～４０Ｖの範囲内の低クリティカル電圧による影響を受ける。クリティカル電圧ＶＣＲＩＴは、ゲート漏れ電流に比較的急峻な立ち上がりが存在するゲート対ソース電圧ＶＧＳとして規定される。

【0004】

以下の図を参照しながら、本発明の非限定的かつ非網羅的な実施形態が説明され、異なる図の中の同様の参照符号は、別段の指定がない限り、同様の部分を示す。

【図面の簡単な説明】

【0005】

【図1】サンドウィッチゲート誘電体構造物をもつ例示的な半導体デバイスの断面側面図である。

【図2】サンドウィッチゲート誘電体構造物をもつ半導体デバイスを製造するための例示的な一工程フローを示す図である。

【図3】サンドウィッチゲート誘電体構造物の印加されたステップストレスに対する例示的なゲート・ソース漏れを示すグラフである。

【発明を実施するための形態】

【0006】

図面中の複数の図にわたり、対応する参照符号が、対応する構成要素を示す。当業者は、図中の要素が簡潔かつ明確であるように描かれることと、一定の縮尺で描かれるとは限らないこととを理解する。例えば、図中のいくつかの要素の寸法は、本発明の様々な実施形態をより理解しやすくするために、他の要素より誇張される場合があり得る。さらに、市販に適した実施形態において有用または必要な、一般的だがよく理解される要素は、多くの場合、本発明に係るこれらの様々な実施形態の図が見づらくなるのを防ぐために、描かれない。

【0007】

複数のゲート誘電体層を含むヘテロ構造トランジスタの例が本明細書において説明される。以下の説明では、本発明を十分に理解できるように、多くの特定の詳細事項が記載される。しかし、本発明を実施する際に特定の詳細事項が使用されるとは限らないことが、当業者には明らかとなる。他の例では、よく知られた材料または方法については、本発明が理解しにくくなるのを防ぐために、詳細には説明されない。

【0008】

本明細書中での、「一実施形態（ｏｎｅ ｅｍｂｏｄｉｍｅｎｔ）」、「一実施形態（ａｎ ｅｍｂｏｄｉｍｅｎｔ）」、「一例（ｏｎｅ ｅｘａｍｐｌｅ）」、または「一例（ａｎ ｅｘａｍｐｌｅ）」についての言及は、実施形態または例との関連で説明される特定の特徴、構造、または特性が本発明の少なくとも１つの実施形態に含まれることを意味する。従って、本明細書中の様々な場所で使用する「一実施形態において（ｉｎ ｏｎｅ ｅｍｂｏｄｉｍｅｎｔ）」、「一実施形態において（ｉｎ ａｎ ｅｍｂｏｄｉｍｅｎｔ）」、「一例（ｏｎｅ ｅｘａｍｐｌｅ）」または「例（ａｎ ｅｘａｍｐｌｅ）」という語句は、すべてが同じ実施形態または例に関するとは限らない。さらに、特定の特徴、構造、または特性は、１つまたは複数の実施形態または例において、任意の適切な組み合わせ、および／または部分的組み合わせで組み合わされ得る。特定の特徴、構造、または特性は、説明される機能を提供する集積回路、電子回路、結合論理回路、または他の適切な構成要素に含まれ得る。加えて、本明細書とともに提供される図が当業者への説明を目的としていることと、図面が一定の縮尺で描かれるとは限らないこととが理解される。

【0009】

本明細書において使用される場合、ＨＦＥＴデバイスの「クリティカル電圧（ｃｒｉｔｉｃａｌ ｖｏｌｔａｇｅ）」または「クリティカルゲート電圧（ｃｒｉｔｉｃａｌ ｇａｔｅ ｖｏｌｔａｇｅ）」は、ゲート漏れ電流に比較的急峻な立ち上がりが存在するゲート対ソース電圧として規定される。熱安定性は、温度に応じてデバイスのゲート漏れ電流がどの程度増加するかに関する。

【0010】

上述のように、典型的なＨＦＥＴゲート構造は、ゲート酸化物を含まないか、または単一の薄いゲート酸化物層を含むショットキーゲートを含む。これらの構造物は、通常２０～４０Ｖの範囲内の低クリティカル電圧の影響を受ける。クリティカル電圧ＶＣＲＩＴは、ゲート漏れ電流に比較的急峻な立ち上がりが存在するゲート対ソース電圧ＶＧＳとして規定される。より高い信頼性および高いゲート酸化物の完全性を達成するために、クリティカル電圧は、現在の範囲の２０～４０Ｖから上げられることが必要である。さらに、単一の薄いゲート酸化物層を含むデバイスは、デバイスが高温（摂氏１２０度など）で動作しているとき、室温における漏れ電流より２または３倍大きなゲート漏れ電流の増加を経験し得る。

【0011】

ゲート誘電体の性質はまた、ＨＦＥＴの他のパラメータおよび特性に影響を与える。例えば、ゲート誘電体層の厚さに下方の障壁層の厚さを加えたものが、高電圧ＨＦＥＴのゲート閾値電圧を部分的に決定する。より厚いゲート誘電体が、より高い温度またはより高い印加されるゲート電圧にともなうゲート漏れ電流を減らす一方で、ゲート誘電体の厚さは閾値電圧に寄与する。従って、ＨＦＥＴデバイスのための一定の閾値電圧を提供する能力と、熱および電圧安定性との間にトレードオフが存在する。

【0012】

本発明の実施形態によると、サンドウィッチゲート誘電体構造物を含むＧａＮベースのＨＦＥＴデバイス、およびそれを製造する方法が開示される。一実施形態において、ＨＦＥＴデバイスは、第１の活性層と第２の活性層とを、その間に生じる二次元電子気体層とともに含む。サンドウィッチゲート誘電体構造物は、第２の活性層上に位置し、第１のゲート誘電体層、第２のゲート誘電体層、および第３のゲート誘電体層を含む。第１のゲート誘電体層は、第２の活性層上に位置する。窒化ケイ素（ＳｉＮ）、窒化炭素（ＣＮ）、窒化ホウ素（ＢＮ）、または窒化アルミニウム（ＡｌＮ）などの窒化物ベースの化合物が、第１のゲート誘電体層のために使用され得る。第２のゲート誘電体層は、第１のゲート誘電体層上に位置し、ＳｉＮ、ＣＮ、ＢＮ、またはＡｌＮが、第２のゲート誘電体層のために使用され得る。第３のゲート誘電体層は、第２のゲート誘電体層上に位置する。一例において、酸化アルミニウム（Ａｌ２Ｏ３）が、第３のゲート誘電体層のために使用され得る。ゲートは、第３のゲート誘電体層上に位置し、サンドウィッチゲート誘電体構造物の上部まで延びている。デバイスのオーミック接点（ソースおよびドレイン）は、サンドウィッチゲート誘電体構造物を通って延びて、第２の活性層に接触する。

【0013】

様々な実施形態において、このサンドウィッチゲート誘電体構造物は、高クリティカル電圧動作（例えば、＞８０Ｖ）をもたらし得る。さらに、サンドウィッチゲート誘電体構造物を使用するデバイスは、改善された熱安定性を経験し得る。デバイスは、摂氏２００度まで上昇する温度においてデバイスが動作しているときに、漏れ電流の変化を実質的に経験しないものであり得る。より安定かつ堅牢なゲート誘電体構造物を製造することに加えて、他の利点は、より低いゲート漏れ、およびより均一なゲート閾値電圧をさらに含み得る。サンドウィッチゲート誘電体構造物は、ＨＦＥＴデバイスがゲート漏れ電流を最小化しながら一定の閾値電圧を維持することをさらに可能にし得る。

【0014】

以下の説明において、例示的なＨＦＥＴが説明を目的として使用される。しかし、本発明の実施形態が、金属－酸化物－半導体ＦＥＴ（ＭＯＳＦＥＴ：ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＦＥＴ）または金属－絶縁体－半導体ＦＥＴ（ＭＩＳＦＥＴ：ｍｅｔａｌ ｉｎｓｕｌａｔｏｒ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＦＥＴ）デバイスなどの、他の種類のＦＥＴに使用され得ることが理解されなければならない。

【0015】

図１は、第１の活性層１０２、第２の活性層１０６、第１のゲート誘電体１０８、第２のゲート誘電体１１０、第３のゲート誘電体１１２、パッシベーション層１１４、オーミック接点１１８および１２０、ならびにゲート１１６を含む半導体デバイス１００（例えば、ＧａＮ ＨＦＥＴ）の断面側面図を示す。図１に、２つの層間のバンドギャップ差に起因して、第１の活性層１０２と第２の活性層１０６との間に生じ得る電荷層１０４がさらに示される。電荷層１０６は、第１の活性層１０２と第２の活性層１０６との間におけるバンドギャップ差によりもたらされる量子井戸に捕獲された電子が、二次元に自由に動くが第３の次元に強く閉じ込められるので、二次元電子気体（２ＤＥＧ：ｔｗｏ－ｄｉｍｅｎｓｉｏｎａｌ ｅｌｅｃｔｒｏｎ ｇａｓ）層１０６とも呼ばれる横方向伝導チャネルを規定する。さらに、第１の活性層１０２がチャネル層またはバッファ層とも呼ばれるのに対し、第２の活性層１０６は障壁層またはドナー層とも呼ばれる。

【0016】

第２の活性層１０６は、第１の活性層１０２上に位置する。サンドウィッチゲート誘電体構造物１１３は、第２の活性層上に位置し、第１のゲート誘電体層１０８、第２のゲート誘電体層１１０、および第３のゲート誘電体層１１２を含む。第１のゲート誘電体層１０８は、第２の活性層１０６上に位置する。第２のゲート誘電体層１１０は、第１のゲート誘電体層１０８上に位置する。第３のゲート誘電体層１１２は、第２のゲート誘電体層１１０上に位置する。パッシベーション層１１４は、サンドウィッチゲート１１３誘電体構造物上に位置する。示されるように、パッシベーション層１１４は、第３のゲート誘電体層１１２上に位置する。ゲート１１６は、パッシベーション層１１４を通って第３のゲート誘電体層１１２まで縦方向に下方に延びる。ソースオーミック接点１１８およびドレインオーミック接点１２０のそれぞれが、パッシベーション層１１４、第３のゲート誘電体層１１２、第２のゲート誘電体層１１０、および第１のゲート誘電体層１０８を通って縦方向に下方に延びて、第２の活性層１０６に電気的に接続することが示される。言い換えると、オーミック接点１１８および１２０は、サンドウィッチゲート誘電体構造物１１３の底部まで延びる。示されるように、ゲート１１６がソースオーミック接点１１８とドレインオーミック接点１２０との間に位置する状態で、ソースオーミック接点１１８とドレインオーミック接点１２０とが横方向に離隔されている。

【0017】

第１の活性層１０２は典型的には、サファイア（Ａｌ２Ｏ３）、シリコン（Ｓｉ）、ＧａＮ、または炭化ケイ素（ＳｉＣ）などの、多くの異なる材料のうちの任意の１つにより形成された基材（図示されない）の上方に位置することが理解される。一実施形態において、第１の活性層１０２は、エピタキシャルＧａＮ層を備える。格子不整合および／または熱膨張係数の差にともなう想定される問題を避けるために、１つまたは複数の追加的な層が、基材と第１の活性層１０２との間に配置され得る。例えば、任意選択的な薄い核形成層が、基材と第１の活性層１０２との間に形成され得る。他の例において、第１の活性層１０２は、他のＩＩＩ族元素の窒化化合物を含有する異なる半導体材料を含み得る。第１の活性層１０２は、基材上に成長または堆積するようにされ得る。

【0018】

図１に示す例において、第２の活性層１０６は、アルミニウムガリウム窒化物（ＡｌＧａＮ）を含む。他の例において、アルミニウムインジウム窒化物（ＡｌＩｎＮ）およびアルミニウムインジウムガリウム窒化物（ＡｌＩｎＧａＮ）などの異なるＩＩＩ族窒化物半導体材料が、第２の活性層１０６のために使用され得る。他の実施形態において、第２の活性層１０６の材料は、不定比化合物であり得る。このような材料において、元素の比は通常の整数により簡単に表されない。例えば、第２の活性層１０６は、０＜Ｘ＜１としたときのＡｌＸＧａ１－ＸＮなどのＩＩＩ族窒化物半導体材料の不定比化合物であり得る。第２の活性層１０６は、第１の活性層１０２上に成長または堆積するようにされ得る。

【0019】

一実施形態において、第１のゲート誘電体層１０８は、窒化ケイ素（ＳｉＮ）を含む。他の実施形態において、第１のゲート誘電体層１０８は、Ｓｉ３Ｎ４を含み得る。さらに違う他の例において、窒化炭素（ＣＮ）、窒化ホウ素（ＢＮ）、または窒化アルミニウム（ＡｌＮ）などの異なる窒化物ベースの化合物が、第１のゲート誘電体層１０８のために使用され得る。第１のゲート誘電体層１０８は、第２の活性層１０６と原子配列を保ち得る窒化物ベースの材料であり得る。さらに、第１のゲート誘電体層１０８は、絶縁性であり得、少なくとも３電子ボルト（ｅＶ）のバンドギャップをもち得る。一例において、第１のゲート誘電体層１０８の厚さは、実質的に１～５ナノメートル（ｎｍ）の間の厚さであり得る。第１のゲート誘電体層１０８が、第１の活性層１０２および第２の活性層１０６のそれぞれとインサイチュで（ｉｎ－ｓｉｔｕ、引き続き同様の環境で）堆積され得る。第１のゲート誘電体層１０８が、金属・有機化学気相デコンポジション（ＭＯＣＶＤ）を使用して堆積され得る。別の一実施形態において、第１のゲート誘電体層１０８が、原子層堆積（ＡＬＤ：ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）を通して第１の活性層１０２および第２の活性層１０６からイクサイチュで（ｅｘ－ｓｉｔｕ、同様ではない環境で）堆積され得る。

【0020】

示されるように、第２のゲート誘電体層１１０は、第１のゲート誘電体層１０８上に位置する。一例において、第２のゲート誘電体層１１０は、窒化ケイ素（ＳｉＮ）を含む。他の実施形態において、第２のゲート誘電体層１１０は、Ｓｉ３Ｎ４を含み得る。窒化炭素（ＣＮ）、窒化ホウ素（ＢＮ）、または窒化アルミニウム（ＡｌＮ）などの異なる窒化物ベースの化合物が、第２のゲート誘電体層１１０のために使用され得る。第２のゲート誘電体層１１０は、約２０～６０ｎｍの厚さの範囲内の厚さをもつ。一実施形態において、第２のゲート誘電体層１１０は、第１のゲート誘電体層１０８より厚い。さらに、第２のゲート誘電体層１１０と第１のゲート誘電体層１０８との両方のために使用される材料が同じであり得る。第１のゲート誘電体層１０８および第２のゲート誘電体層１１０の厚さの和は、３０～６０ｎｍの範囲内であり得る。第２のゲート誘電体層１１０は、ＭＯＣＶＤなどの工程を通して第１の活性層１０２および第２の活性層１０６ならびに第１のゲート誘電体層１０８とインサイチュで堆積するようにされ得る。別の一例において、第２のゲート誘電体層１１０は、ＡＬＤなどの工程を通して、第１の活性層１０２および第２の活性層１０６ならびに第１のゲート誘電体層１０８からイクサイチュで堆積するようにされ得る。

【0021】

第３のゲート誘電体層１１２は、第２のゲート誘電体層１１０上に位置する。一例において、第３のゲート誘電体層１１２は、酸化アルミニウム（Ａｌ２Ｏ３）を備える。さらなる例において、ＺｒＯ、ＨｆＯ、ＳｉＯ２、およびＧｄＯなどの他の酸化物材料が、第３のゲート誘電体層１１２のために使用され得る。第３のゲート誘電体層１１２は、１０～２０ｎｍの範囲内の厚さをもつ。一実施形態において、第２のゲート誘電体層１１０は、第１のゲート誘電体層１０８および第３のゲート誘電体層１１２より厚い。一例において、第３のゲート誘電体層１１２は、ＡＬＤを使用して第１の活性層１０２および第２の活性層１０６からイクサイチュで堆積される。

【0022】

上述のゲート誘電体構造物は、第２のゲート誘電体層１１０が第１のゲート誘電体層１０８と第３のゲート誘電体層１１０との間に挟まれているので、サンドウィッチゲート誘電体構造物と呼ばれ得る。後述のように、この種類のサンドウィッチ構造物は、デバイス１００の全体的な安定性を高め得、漏れ電流を大幅に減らし得る。他の例において、第１のゲート誘電体層１０８と第３のゲート誘電体層１１２との間に複数の挟まれた層が存在し得る。

【0023】

パッシベーション層１１４は、第３のゲート誘電体層１１２上に位置し、およびオーミック接点１１８、１２０、およびゲート１１６を横方向から囲む。一実施形態において、パッシベーション層１１４は、窒化ケイ素（ＳｉＮ）などの誘電体材料を含み得る。パッシベーション層１１４は、複数の材料層を備え得る。パッシベーション層１１４は、環境の電気的および化学的汚染物質からデバイスの表面を隔離することにより、デバイス１００の電気的特性の安定性を提供する。パッシベーション層１１４は、低圧化学蒸着（ＬＰＣＶＤ：ｌｏｗ ｐｒｅｓｓｕｒｅ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）またはプラズマエンハンスト化学蒸着（ＰＥＣＶＤ：ｐｌａｓｍａ－ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）などの化学蒸着を通して堆積するようにされ得る。

【0024】

第１のゲート誘電体層１０８、第２のゲート誘電体層１１０、および第３のゲート誘電体層１１２のサンドウィッチゲート誘電体構造物は、それぞれ、第２の活性層１０６からゲート１１６を分離する。示されるように、ゲート１１６は、パッシベーション層１１４を通って位置して、第３のゲート誘電体層１１２に接触する。一実施形態において、ゲート１１６は、チタン／窒化チタン／アルミニウム銅スタックを備える。別の一実施形態において、ゲート１１６は、チタン金（ＴｉＡｕ）合金またはモリブデン金ＭｏＡｕ合金を含む。他の例において、ゲート１１６は、ゲート電極およびゲートフィールドプレートを備え得る。動作時、ゲート１１６は、オーミックソース接点１１８とオーミックドレイン接点１２０との間における順伝導路を制御する。例示的な製造工程において、ゲート１１６は、パッシベーション層１１４において開口をエッチングすることと、続くゲート金属堆積とにより形成され得る。図１に示す例において、パッシベーション層１１４の上方にあり、オーミックドレイン接点１２０に向かって横方向に延びたゲート１１６の一部が、（オーミック接点１２０に最も近い）縁部における電界強度を軽減するように機能するゲートフィールドプレートとして機能する。

【0025】

オーミック接点１１８および１２０は、パッシベーション層１１４、第３のゲート誘電体層１１２、第２のゲート誘電体層１１０、および第１のゲート誘電体層１０８を通って位置して、第２の活性層１０６に接触する。オーミック接点１１８はソース接点の一例であり、オーミック接点１２０はドレイン接点の一例である。一実施形態において、オーミック接点１１８および１２０は、パッシベーション層１１４、第３のゲート誘電体層１１２、第２のゲート誘電体層１１０、および第１のゲート誘電体層１０８において開口をエッチングすることと、続く金属堆積およびアニーリングステップとにより形成され得る。

【0026】

示されるように、図１は、それぞれ、ＧａＮ ＨＦＥＴデバイス１００のソース電極およびドレイン電極を備えるオーミック金属接点１１８および１２０の形成直後における製造工程の一時点におけるデバイス構造を示す。図１は、第２の活性層１０６上に直接形成されたオーミック金属接点１１８および１２０を示す。他の実施形態において、オーミック金属接点１１８および１１３は、第２の活性層１０６内に縦方向に下向きに延びた窪み内に形成され得る。他の実施形態において、オーミック金属接点１１８および１２０は、第２の活性層１０６を通って縦方向に下向きに延びた窪み内に形成されて、第１の活性層１０２に接触し得る。

【0027】

ＨＦＥＴデバイス１００が電力スイッチとしての使用のために構成されるとき、ゲート１１６ならびにオーミック接点１１８および１２０は、典型的には端子を通して結合されて、外部回路までの電気接続部を形成する。動作時、２ＤＥＧ層１０４における電荷は、オーミック接点１１８とオーミック接点１２０との間において横方向に流れて、外部回路における電流となる。電荷の流れ、および従って電流は、ゲート１１６とオーミック接点１１８との間に電気的に接続された外部回路から電圧により制御され得る。

【0028】

本開示において使用されるように、電気接続はオーミック接続である。オーミック接続は、電圧と電流との間の関係が実質的に線形であり、両方向の電流に関して対称なものである。例えば、金属のみを通して各々に接触する２つの金属パターンが、電気的に接続される。対照的に、（示されるように）オーミック接点１１８および１２０は、これらの２つの接点の間におけるどの接続も半導体材料内のチャネルを通り、この伝導経路がゲート１１６により制御されるので、ＨＦＥＴデバイス１００において互いに電気的に接続されない。同様に、第１のゲート誘電体層１０８、第２のゲート誘電体層１１０、および第３のゲート誘電体層１１２が下層の活性層からゲート１１６を絶縁するので、ゲート１１６は第２の活性層１０６に電気的に接続されない。

【0029】

上述の実施形態において、第１のゲート誘電体層（１０８）、第２のゲート誘電体層（１１０）、および第３のゲート誘電体層（１１２）の厚さは、ゲート漏れ電流がＨＦＥＴデバイス１００の通常動作中の温度にわたって実質的に一定に留まるようなものである。言い方を変えれば、ＨＦＥＴデバイス１００は、デバイスが１２０℃で動作しているときに、ゲート漏れ電流の実質的な変化をまったく経験しないものであり得る。加えて、本発明の様々な実施形態は、ゲート漏れ電流に対する著しい変化をともなわずに最大２００℃で動作し得る。

【0030】

さらに、本明細書において説明されるサンドウィッチゲート誘電体層構造物は、ＨＦＥＴデバイスの電圧安定性を改善し得る。例えば、ＨＦＥＴデバイス１００のクリティカル電圧は、約１００～１７０Ｖの範囲まで著しく高められる。

【0031】

図２は、図１に示されるＨＦＥＴデバイス１００などの半導体デバイスを製造するための例示的な工程フローを示す図２００である。示される例において、第１の活性層と第２の活性層との両方が、基材上に堆積または成長するようにされた後、本工程が始まる。ブロック２０２から始まり、第１のゲート誘電体層がインサイチュで成長するようにされる。一実施形態において、第１のゲート誘電体層は、８００～１０５０℃の間の温度範囲において行われるＭＯＣＶＤ技術を使用して堆積される。第１のゲート誘電体層は、約１～５ｎｍの厚さに形成され、ウエハの表面の上方において連続的である。一実施形態において、ゲート誘電体層の厚さは約４ｎｍである。別の一実施形態において、第１のゲート誘電体層は、第１の活性層および第２の活性層とインサイチュで形成される。例えば、第１の活性層と第２の活性層とを形成するために使用される同じ機械（ＭＯＣＶＤ）が、第１のゲート誘電体層を形成するためにも使用され得る。第１のゲート誘電体層は、ＳｉＮを含み得る。ＳｉＮの第１のゲート誘電体層を堆積させるとき、堆積のためのＳｉ源は、Ｓｉの源としてのシランまたはジシランであり得る。他の実施形態において第１のゲート誘電体層は、第１の活性層と第２の活性層とからイクサイチュで堆積するようにされ得る。

【0032】

次に、ブロック２０４において、第２のゲート誘電体層は、第１のゲート誘電体層の上に堆積するようにされる。一実施形態において、第２のゲート誘電体層は、ＭＯＣＶＤを使用して第１の活性層および第２の活性層ならびに第１のゲート誘電体層とインサイチュで堆積するようにされる。第２のゲート誘電体層は、約２０～６０ｎｍの厚さに形成され、ウエハの表面の上方において連続的である。第１のゲート誘電体層は、ＳｉＮを含み得る。ＳｉＮの第１のゲート誘電体層を堆積させるとき、堆積のためのＳｉ源は、Ｓｉの源としてのシランまたはジシランであり得る。別の一実施形態において、第２のゲート誘電体層は、第１のゲート誘電体層からイクサイチュで堆積するようにされ得、プラズマエンハンスト原子層堆積（ＰＥＡＬＤ：ｐｌａｓｍａ－ｅｎｈａｎｃｅｄ ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）、誘導結合プラズマ（ＩＣＰ：ｉｎｄｕｃｔｉｖｅ ｃｏｕｐｌｉｎｇ ｐｌａｓｍａ）、化学蒸着（ＣＶＤ：ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）、または原子層堆積（ＡＬＤ）を使用して堆積するようにされ得る。ＡＬＤによりＳｉＮの第２のゲート誘電体層を堆積させるとき、堆積のためのＳｉ源は、アミノシランまたはＳｉの有機金属源であり得る。

【0033】

ブロック２０５において、第３のゲート誘電体層は、ＰＥＡＬＤを使用して３００℃において第１のゲート誘電体層ならびに第１の活性層および第２の活性層からイクサイチュでウエハ表面上に堆積される。一実施形態において、第３のゲート誘電体層は、Ａｌ（ＣＨ３）３前駆体およびＯ２プラズマを使用してＡＬＤを使用して堆積するようにされる。第３のゲート誘電体層は、１０～２０ｎｍの範囲内の厚さまで形成される。

【0034】

プロセスはブロック２０６に進み、ブロック２０６において、パッシベーション層が第３のゲート誘電体層の上方に堆積するようにされる。一実施形態において、パッシベーション層は、ＰＥＣＶＤを使用して堆積するようにされ得る。パッシベーション層は、典型的には約１００～１５０ｎｍの範囲内の厚さまで形成される。上述のように、パッシベーション層は、窒化ケイ素（ＳｉＮ）または同様の性質をもつ他の材料を含み得る。

【0035】

ブロック２０８において、オーミックビアが形成される。オーミックソース接点とオーミックドレイン接点とが、パッシベーション層およびサンドウィッチゲート誘電体構造物を通して形成される。一例において、オーミックビアが、誘導結合プラズマ（ＩＣＰ）エッチングを使用して形成される。

【0036】

ブロック２１０において、オーミック金属化、エッチング、およびアニーリングが実施される。上述の層を通してオーミックビアが形成された後、金属または金属合金が堆積するようにされて、開口を充填する。１つの例示的な製造シーケンスにおいて、オーミック接点のために使用される金属は、スパッタリング技術または物理蒸着（ＰＶＤ：ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）を使用して堆積するようにされる。例示的なオーミック接点金属は、チタン（Ｔｉ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、および窒化チタン（ＴｉＮ）の層を含み得る。金属オーミック接点は、次に、約４００～６００℃の温度範囲においてＲＴＡツールを使用するアニーリングされる。ブロック２１２において、デバイスを分離する注入分離が、窒素またはアルゴン注入を使用して実施され得る。

【0037】

ゲートは、オーミック接点と同様の手法で形成され得る。ブロック２１４において、ゲートビアが、パッシベーション層を通して開口をエッチングして第３のゲート誘電体層を露出することにより形成され得る。一実施形態において、ＩＣＰエッチングが実施され得る。

【0038】

エッチング工程が第３のゲート誘電体層を露出した後、ブロック２１６において、デバイスが高温アニーリングを経る。例示として、アニーリングステップは、約５～２０分間にわたって４５０～６５０℃の温度範囲において炉の中で実施され得る。アニーリングは、また、急速熱アニーリング（ＲＴＡ：ｒａｐｉｄ ｔｅｍｐｅｒａｔｕｒｅ ａｎｎｅａｌｉｎｇ）ツールなどの多くの異なるツールを使用して実施され得る。

【0039】

ブロック２１８において、ゲート金属または金属合金堆積が実施されてエッチングされた開口を充填する。金属は、スパッタリング技術または物理蒸着（ＰＶＤ）を使用して堆積するようにされ得る。例示的なゲート金属は、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、アルミニウム銅（ＡｌＣｕ）、および窒化チタン（ＴｉＮ）の層を含み得る。

【0040】

半導体分野の当業者は、ウエハの表面上に金属（例えば、パターン形成された線またはトレース）を形成すること、ウエハ裏面研磨（裏面ラッピングまたはウエハ薄化とも呼ばれる）、ダイ分離、およびパッケージングを含む、他の標準的な製造後の、または最終段階の処理ステップが実施され得ることを理解する。

【0041】

図３は、各々が図１に示すサンドウィッチゲート誘電体構造物を含む様々なＨＦＥＴデバイスに対する、印加されたステップストレス電圧に対する例示的なゲート・ソース漏れ電流を描いたグラフである。示されるように、ｘ軸は絶対ゲート電圧３０４を表し、ｙ軸はゲート・ソース漏れ電流３０２である。グラフ３００は、クリティカル閾値レベル３０６をさらに示す。クリティカル閾値３０６は、ゲート・ソース漏れ電流３０２がもはや許容可能ではなく、デバイスが絶縁破壊状態にあるとみなされる閾値として規定され得る。示される例において、クリティカル閾値３０６は、実質的に５．００Ｅ－９Ａまたは５ｎＡである。加えて、クリティカル電圧は、特定のデバイスに対するゲート・ソース漏れ電流がクリティカル閾値３０６に達するゲート電圧を表す。

【0042】

示されるように、グラフ３００は、第１のデバイス３０８、第２のデバイス３１０、および第３のデバイス３１２の性能を示す。ゲート・ソース漏れ電流３０２が測定されながら、様々なデバイスの各々に対するゲート電圧が次第に増加する。第１のデバイス３０８の場合、クリティカル電圧は約－１３５Ｖである。第２のデバイス３１０の場合、クリティカル電圧は約－１６５Ｖである。第３のデバイス３１２の場合、クリティカル電圧は約－１３０Ｖである。３つのデバイス３０８、３１０、および３１２のすべてが、第１のゲート誘電体層、第２のゲート誘電体層、および第３のゲート誘電体層を含むサンドウィッチゲート誘電体構造物を実装する。図３に示されるように、デバイス３０８、３１０、および３１２に対するクリティカル電圧の大きさは、１００Ｖより大きい。サンドウィッチゲート誘電体構造物を使用しないデバイスは、１００Ｖよりはるかに小さなクリティカル電圧の大きさをもち得る。

【0043】

本発明に関して示される例についての上述の説明は、要約で説明される事項を含め、網羅的であることも、開示される形態そのものへの限定であることも意図されない。本発明の特定の実施形態および例が、本明細書において例示を目的として説明されるが、本発明のより広い趣旨および範囲から逸脱することなく様々な同等な変更が可能である。実際、特定の例示的な電圧、厚さ、材料種などが説明のために提示されることと、本発明の教示に従った他の実施形態および例において他の値も使用し得ることとが理解される。
［付記項１］
第１の活性層と、
前記第１の活性層上に位置する第２の活性層であって、二次元電子気体層が、前記第１の活性層と前記第２の活性層との間に形成される、前記第２の活性層と、
前記第２の活性層上に位置するサンドウィッチゲート誘電体層構造物と、
前記サンドウィッチゲート誘電体層構造物の上方に位置するパッシベーション層と、
前記パッシベーション層を通って前記サンドウィッチゲート誘電体層構造物の上部まで延びたゲートと、
前記第２の活性層に電気的に接続する第１および第２のオーミック接点であって、前記第１のオーミック接点と前記第２のオーミック接点とが、横方向に離隔され、前記ゲートが、前記第１のオーミック接点と前記第２のオーミック接点との間に位置する、前記第１および第２のオーミック接点と、
を備える、ヘテロ構造半導体デバイス。
［付記項２］
前記サンドウィッチゲート誘電体層構造物が、
前記第２の活性層上に位置する第１のゲート誘電体層と、
前記第１のゲート誘電体層上に位置する第２のゲート誘電体層と、
前記第２のゲート誘電体層上に位置する第３のゲート誘電体層と、
を備える、
付記項１に記載のヘテロ構造半導体デバイス。
［付記項３］
前記第３のゲート誘電体層が、酸化アルミニウム（Ａｌ２Ｏ３）を含む、
付記項２に記載のヘテロ構造半導体デバイス。
［付記項４］
前記第１のゲート誘電体層が、第１の厚さをもち、
前記第２のゲート誘電体層が、第２の厚さをもち、
前記第３のゲート誘電体層が、第３の厚さをもち、
前記第２の厚さが、前記第１の厚さおよび前記第３の厚さより大きい、
付記項２に記載のヘテロ構造半導体デバイス。
［付記項５］
前記第１のゲート誘電体層が、窒化物ベースの化合物を含む、
付記項２に記載のヘテロ構造半導体デバイス。
［付記項６］
前記第１のゲート誘電体層が、窒化ケイ素（ＳｉＮ）を含む、
付記項２に記載のヘテロ構造半導体デバイス。
［付記項７］
前記第１のゲート誘電体層が、窒化炭素（ＣＮ）を含む、
付記項２に記載のヘテロ構造半導体デバイス。
［付記項８］
前記第１のゲート誘電体層が、窒化ホウ素（ＢＮ）を含む、
付記項２に記載のヘテロ構造半導体デバイス。
［付記項９］
前記第１のゲート誘電体層と前記第２のゲート誘電体層とが、同じ材料を含む、
付記項２に記載のヘテロ構造半導体デバイス。
［付記項１０］
前記第１のゲート誘電体層が、約１～５ナノメートルの厚さの範囲内の第１の厚さをもち、
前記第２のゲート誘電体が、約２０～６０ナノメートルの範囲内の第２の厚さをもち、
前記第３のゲート誘電体が、１０～２０ナノメートルの範囲内の第３の厚さをもつ、
付記項２に記載のヘテロ構造半導体デバイス。
［付記項１１］
前記ゲートを通る漏れ電流がヘテロ接合半導体デバイスの通常動作中に温度に対して実質的に一定であるように、前記第１の厚さ、前記第２の厚さ、および前記第３の厚さが設定された、
付記項９に記載のヘテロ構造半導体デバイス。
［付記項１２］
閾値電圧がヘテロ接合半導体デバイスの通常動作中に温度に対して実質的に一定であるように、前記第１の厚さ、前記第２の厚さ、および前記第３の厚さが設定された、
付記項９に記載のヘテロ構造半導体デバイス。
［付記項１３］
前記第１の活性層が、窒化ガリウム（ＧａＮ）を含み、
前記第２の活性層が、アルミニウムガリウム窒化物（ＡｌＧａＮ）を含む、
付記項１に記載のヘテロ構造半導体デバイス。
［付記項１４］
前記ゲート金属が、前記ドレインオーミック接点に向けて延びたゲートフィールドプレートを含む、
付記項１５に記載のヘテロ構造半導体デバイス。
［付記項１５］
前記パッシベーション層が、窒化ケイ素（ＳｉＮ）を含む、
付記項１に記載のヘテロ構造半導体デバイス。
［付記項１６］
基材上に第１の活性層を形成することと、
前記第１の活性層上に第２の活性層を形成することであって、
二次元電子気体層が前記第１の活性層と前記第２の活性層との間に形成されるように、前記第１の活性層と前記第２の活性層とが異なるバンドギャップをもつ、
前記第２の活性層を形成することと、
前記第２の活性層上に第１のゲート誘電体層を形成することであって、
前記第１のゲート誘電体層が、第１の厚さをもつ、
前記第１のゲート誘電体層を形成することと、
前記第１のゲート誘電体層上に第２のゲート誘電体層を形成することであって、
前記第２のゲート誘電体層が、前記第１の厚さより大きな第２の厚さをもつ、
前記第２のゲート誘電体層を形成することと、
前記第２のゲート誘電体層上に第３のゲート誘電体層を形成することであって、
前記第３のゲート誘電体層が、前記第２の厚さより小さく、前記第１の厚さより大きな第３の厚さをもつ、
前記第３のゲート誘電体層を形成することと、
前記第３のゲート誘電体層と前記第２のゲート誘電体層と前記第１のゲート誘電体層とを通って縦方向に各々が延びた第１および第２のオーミック接点を形成することであって、
前記第１のオーミック接点と前記第２のオーミック接点とが、横方向に離隔されて、前記第２の活性層に電気的に接続する、
前記第１および第２のオーミック接点を形成することと、
前記第１のオーミック接点と前記第２のオーミック接点との間の横方向位置において前記第３のゲート誘電体層に接触するゲートを形成することと、
を含む、ヘテロ構造半導体デバイスを製造する方法。
［付記項１７］
前記第１のオーミック接点と前記第２のオーミック接点とを形成する前に、前記第３のゲート誘電体層の上方にパッシベーション層を堆積および形成することをさらに含む、
付記項１６に記載の方法。
［付記項１８］
前記第１のオーミック接点と前記第２のオーミック接点とをアニーリングすることをさらに含む、
付記項１６に記載の方法。
［付記項１９］
前記ヘテロ構造半導体デバイスの正常動作中の温度にわたってゲート・ソース漏れ電流が実質的に一定に留まるように、前記第１の厚さ、前記第２の厚さ、および前記第３の厚さが選択される、
付記項１６に記載の方法。
［付記項２０］
前記第１のゲート誘電体層と前記第２のゲート誘電体層とが、窒化ケイ素を含む、
付記項１６に記載の方法。
［付記項２１］
前記第２のゲート誘電体層が、酸化アルミニウムを含む、
付記項２０に記載の方法。
［付記項２２］
前記第１のゲート誘電体層と前記第２のゲート誘電体層とが、前記第１の活性層および前記第２の活性層とインサイチュで形成される、
付記項１６に記載の方法。
［付記項２３］
前記第１のゲート誘電体層が、前記第１の活性層および前記第２の活性層とインサイチュで形成され、
前記第２のゲート誘電体層が、前記第１の活性層および前記第２の活性層とイクサイチュで形成される、
付記項１６に記載の方法。
［付記項２４］
前記第１の厚さが、約１～５ナノメートルの範囲にある、
付記項１６に記載の方法。
［付記項２５］
前記第２の厚さが、約３０～４０ナノメートルの範囲内にある、
付記項２４に記載の方法。
［付記項２６］
前記第３の厚さが、１０～２０ナノメートルの範囲内にある、
付記項２５に記載の方法。

【図1】

【図2】

【図3】