特許7330853光半導体素子、光センサの製造方法、およびコンピュータプログラム
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-08-14
(45)【発行日】2023-08-22
(54)【発明の名称】光半導体素子、光センサの製造方法、およびコンピュータプログラム
(51)【国際特許分類】
H01L 33/20 20100101AFI20230815BHJP
H01L 31/02 20060101ALI20230815BHJP
G01S 7/481 20060101ALN20230815BHJP
【ＦＩ】
H01L33/20
H01L31/02 B
G01S7/481 Z
【請求項の数】
4
(21)【出願番号】P 2019191791
(22)【出願日】2019-10-21
(65)【公開番号】P2021068775
(43)【公開日】2021-04-30
【審査請求日】2022-09-09
(73)【特許権者】
【識別番号】000001133
【氏名又は名称】株式会社小糸製作所
(74)【代理人】
【識別番号】110001416
【氏名又は名称】弁理士法人信栄事務所
(72)【発明者】
【氏名】井上 宙
【審査官】佐藤 美紗子
(56)【参考文献】
【文献】特開２０１４－２２９７２２（ＪＰ，Ａ）
【文献】特開２０１３－０５５２３６（ＪＰ，Ａ）
【文献】特開２００８－１６６４１０（ＪＰ，Ａ）
【文献】特開平０６－０３７３５９（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ３３／００－３３／６４
Ｈ０１Ｌ ３１／００－３１／０２
Ｈ０１Ｌ ３１／０８－３１／１０
Ｈ０１Ｌ ３１／１８
Ｈ１０Ｋ ３０／６０－３０／６５
Ｈ１０Ｋ ３９／３０
Ｈ０１Ｓ ５／００－５／５０
Ｈ０５Ｋ ３／３２－３／３４
Ｈ０５Ｋ １／１８
Ｈ０５Ｋ ３／３０
Ｈ０５Ｋ １３／００－１３／０８
(57)【特許請求の範囲】
【請求項1】
回路が形成された回路基板の主面と交差する端面に実装される光半導体素子であって、発光面または受光面を有する筐体と、
前記筐体の外表面に形成されており、前記端面における実装位置を示す識別子と、
前記筐体の外表面に形成されており、前記回路基板に設けられた第一係合構造と係合する第二係合構造と、
を備えており、
前記第二係合構造は、半導体プロセスにより形成されている、
光半導体素子。
【請求項2】
前記識別子は、半導体プロセスにより形成されている、請求項１に記載の光半導体素子。
【請求項3】
回路が形成された主面を有する回路基板を、当該主面と交差する端面が露出するように治具で支持し、発光面または受光面を有する光半導体素子の筐体を表面実装機で保持し、
前記筐体の外表面に形成された識別子に基づいて、前記端面における前記光半導体素子の実装位置を決定し、
前記発光面または前記受光面が前記端面に沿うように、前記表面実装機により前記光半導体素子を前記実装位置へ配置し、
前記光半導体素子と前記回路を電気的に接続し、
前記光半導体素子が前記実装位置へ配置されると、前記回路基板に半導体材料により形成された第一係合構造と前記筐体に半導体材料により形成された第二係合構造とが直接接合されることにより、前記光半導体素子が前記端面に支持される、
光センサの製造方法。
【請求項4】
回路が形成された主面を有する回路基板を、当該主面と交差する端面が露出するように治具で支持し、
発光面または受光面を有する光半導体素子の筐体を表面実装機で保持し、
前記筐体の外表面に形成された識別子に基づいて、前記端面における前記光半導体素子の実装位置を決定し、
前記発光面または前記受光面が前記端面に沿うように、前記表面実装機により前記光半導体素子を前記実装位置へ配置し、
前記光半導体素子と前記回路を電気的に接続し、
前記発光面または前記受光面の前記端面に対する角度は、前記治具により定められる、
光センサの製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、回路が形成された回路基板の主面と交差する端面に実装される光半導体素子に関連する。本発明は、当該回路基板と当該光半導体素子を備える光センサの製造方法にも関連する。本発明は、当該回路基板に当該光半導体素子を実装する表面実装機の制御装置により実行されるコンピュータプログラムにも関連する。
【背景技術】
【0002】
特許文献１は、車両に搭載されるＬｉＤＡＲ（Light Detecting and Ranging）装置を開示している。ＬｉＤＡＲ装置は、発光素子と受光素子を備えている。発光素子は、車両の外部における所定の方向へ検出光を出射する。受光素子は、当該方向に位置する物体に当該検出光が反射されることにより生じる戻り光を検出し、戻り光の光量に対応する検出信号を出力する。ＬｉＤＡＲ装置は、検出光が出射されてから戻り光が検出されるまでの時間に基づいて、当該戻り光を生じた物体までの距離を算出できる。
【0003】
発光素子と受光素子は、回路基板の主面に実装されている。主面は、回路基板において最大の面積を有する面である。回路基板には、発光素子を駆動する回路や受光素子から出力された検出信号を処理する回路が形成されている。検出光は、回路基板の主面の法線方向に沿って発光素子から出射される。以降の説明においては、この検出光の出射方向を、必要に応じて「発光素子の光軸の向き」と称する。戻り光は、回路基板の主面の法線方向に沿って受光素子に入射する。以降の説明においては、この戻り光の入射方向を、必要に応じて「受光素子の光軸の向き」と称する。
【0004】
発光素子と受光素子は、光センサを構成しうる。以降の説明においては、半導体プロセスにより製造されて光センサに用いられる発光素子と受光素子を、必要に応じて「光半導体素子」と総称する。この場合、「発光素子の光軸の向き」と「受光素子の光軸の向き」は、「光半導体素子の光軸の向き」と総称されうる。
【先行技術文献】
【特許文献】
【0005】
【文献】特開２０１９－１２８２３１号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
本発明は、光半導体素子の回路基板への実装精度の低下を抑制しつつ、当該光半導体素子の光軸の向きを当該回路基板の主面に沿わせることを目的とする。
【0007】
本明細書で用いられる「回路基板の主面に沿う方向」という表現は、回路基板の主面の法線方向よりも当該主面に平行な方向に近い全ての方向を含む意味である。
【課題を解決するための手段】
【0008】
上記の目的を達成するための一態様は、回路が形成された回路基板の主面と交差する端面に実装される光半導体素子であって、
発光面または受光面を有する筐体と、
前記筐体の外表面に形成されており、前記端面における実装位置を示す識別子と、
を備えている。
発光面または受光面を有する筐体と、
前記筐体の外表面に形成されており、前記端面における実装位置を示す識別子と、
を備えている。
【0009】
上記の目的を達成するための一態様は、光センサの製造方法であって、
回路が形成された主面を有する回路基板を、当該主面と交差する端面が露出するように治具で支持し、
発光面または受光面を有する光半導体素子の筐体を表面実装機で保持し、
前記筐体の外表面に形成された識別子に基づいて、前記端面における前記光半導体素子の実装位置を決定し、
前記発光面または前記受光面が前記端面に沿うように、前記表面実装機により前記光半導体素子を前記実装位置へ配置し、
前記光半導体素子と前記回路を電気的に接続する。
回路が形成された主面を有する回路基板を、当該主面と交差する端面が露出するように治具で支持し、
発光面または受光面を有する光半導体素子の筐体を表面実装機で保持し、
前記筐体の外表面に形成された識別子に基づいて、前記端面における前記光半導体素子の実装位置を決定し、
前記発光面または前記受光面が前記端面に沿うように、前記表面実装機により前記光半導体素子を前記実装位置へ配置し、
前記光半導体素子と前記回路を電気的に接続する。
【0010】
上記の目的を達成するための一態様は、表面実装機の制御装置により実行されるコンピュータプログラムであって、
実行されることにより、前記表面実装機に
発光面または受光面を有する光半導体素子の筐体を保持させ、
前記筐体の外表面に形成された識別子に基づいて、回路が形成された主面を有する回路基板の当該主面と交差する端面における前記光半導体素子の実装位置を決定させ、
前記発光面または前記受光面が前記端面に沿うように、前記光半導体素子を前記実装位置へ配置させる。
実行されることにより、前記表面実装機に
発光面または受光面を有する光半導体素子の筐体を保持させ、
前記筐体の外表面に形成された識別子に基づいて、回路が形成された主面を有する回路基板の当該主面と交差する端面における前記光半導体素子の実装位置を決定させ、
前記発光面または前記受光面が前記端面に沿うように、前記光半導体素子を前記実装位置へ配置させる。
【0011】
上記のような構成によれば、光センサの製造に際し、回路基板の主面に部品を実装するための表面実装機を用いて、光半導体素子を回路基板の端面に実装できる。すなわち、面積が比較的狭い端面への光半導体素子への実装を、手作業によらず自動化できる。その際、光半導体素子の筐体の外表面に設けられた識別子に基づいて実装位置が決定されるので、実装精度の低下を抑制しつつ、光半導体素子の光軸の向きを回路基板の主面に沿わせることができる。
【0012】
上記の光半導体素子は、以下のように構成されうる。
前記識別子は、半導体プロセスにより形成されている。
前記識別子は、半導体プロセスにより形成されている。
【0013】
この場合、識別子の形成プロセスを、本来的に半導体プロセスを用いる光半導体素子の製造工程中に統合できる。よって製造効率の低下を抑制できる。また、微細かつ複雑な構造を有する識別子であっても、正確に形成できる。したがって、実装精度の低下をさらに抑制できる。
【0014】
上記の光半導体素子は、以下のように構成されうる。
前記筐体の外表面に形成されており、前記回路基板に設けられた第一係合構造と係合する第二係合構造を備えている。
前記筐体の外表面に形成されており、前記回路基板に設けられた第一係合構造と係合する第二係合構造を備えている。
【0015】
上記の製造方法は、以下のように構成されうる。
前記光半導体素子が前記実装位置へ配置されると、前記回路基板に設けられた第一係合構造と前記筐体に形成された第二係合構造が係合し、前記光半導体素子が前記端面に支持される。
前記光半導体素子が前記実装位置へ配置されると、前記回路基板に設けられた第一係合構造と前記筐体に形成された第二係合構造が係合し、前記光半導体素子が前記端面に支持される。
【0016】
このような構成によれば、実装位置に配置された光半導体素子を、回路基板の端面に対して一時的に固定できる。これにより、接着剤などを用いて光半導体素子を最終的に回路基板へ固定する際に生じうる位置ずれを抑制できる。したがって、実装精度の低下をさらに抑制できる。
【0017】
上記の製造方法は、以下のように構成されうる。
前記光半導体素子が前記実装位置へ配置されると、前記治具に設けられた第一係合構造と前記筐体に形成された第二係合構造が係合し、前記光半導体素子が前記治具および前記端面に支持される。
前記光半導体素子が前記実装位置へ配置されると、前記治具に設けられた第一係合構造と前記筐体に形成された第二係合構造が係合し、前記光半導体素子が前記治具および前記端面に支持される。
【0018】
このような構成によれば、回路基板に特別な構成を設けることなく、光半導体素子の回路基板への一時的な固定を実現できる。これにより、接着剤などを用いて光半導体素子を最終的に回路基板へ固定する際に生じうる位置ずれを抑制できる。したがって、実装精度の低下をさらに抑制できる。
【0019】
上記の製造方法は、以下のように構成されうる。
前記第一係合構造と前記第二係合構造は、直接接合される。
前記第一係合構造と前記第二係合構造は、直接接合される。
【0020】
この場合、接着剤などを用いずとも、光半導体素子を回路基板に対して強固に固定できるだけでなく、経年使用に伴う位置ずれの発生を抑制できる。したがって、実装精度の低下をさらに抑制できる。
【0021】
上記の光半導体素子は、以下のように構成されうる。
前記第二係合構造は、半導体プロセスにより形成されている。
前記第二係合構造は、半導体プロセスにより形成されている。
【0022】
この場合、係合構造の形成プロセスを、本来的に半導体プロセスを用いる光半導体素子の製造工程中に統合できる。よって製造効率の低下を抑制できる。また、微細かつ複雑な構造を有する係合構造であっても、正確に形成できる。したがって、実装精度の低下をさらに抑制できる。
【0023】
上記の製造方法は、以下のように構成されうる。
前記発光面または前記受光面の前記端面に対する角度は、前記治具により定められる。
前記発光面または前記受光面の前記端面に対する角度は、前記治具により定められる。
【0024】
このような構成によれば、治具を交換するのみで、発光面または受光面が所望の方向に向いた姿勢で光半導体素子を回路基板の端面に実装できる。すなわち、端面に対して発光面または受光面が傾斜した姿勢をとる光半導体素子の比較的面積が狭い端面に対する実装を、手作業によらず自動化できる。したがって、実装精度の低下を抑制しつつ、光半導体素子の光軸の方向設定に係る自由度を高めることができる。
【0025】
本明細書において用いられる「光」という語は、所望の情報を検出可能な任意の波長を有する電磁波を意味する。例えば「光」は、可視光のみならず、紫外光や赤外光、ミリ波やマイクロ波を含む概念である。
【図面の簡単な説明】
【0026】
【発明を実施するための形態】
【0027】
添付の図面を参照しつつ、実施形態の例について以下詳細に説明する。以下の説明に用いる各図面では、各部材を認識可能な大きさとするために縮尺を適宜変更している。
【0028】
図１は、一実施形態に係る光センサ１の構成を例示している。光センサ１は、光を利用して所望の情報を検出するための装置である。光センサ１は、例えば移動体に搭載されて当該移動体の外部の情報を検出するために使用されうる。移動体の例としては、車両、鉄道、飛行体、航空機、船舶などが挙げられる。光センサ１が搭載される移動体は、運転者を必要としなくてもよい。
【0029】
光センサ１は、光半導体素子２を備えている。光半導体素子２は、発光素子２１と受光素子２２を含んでいる。発光素子２１は、検出光Ｌ１を出射する発光面２１ａを有するように、半導体プロセスにより製造されている。発光素子２１の例としては、発光ダイオード、レーザダイオード、ＥＬ素子などが挙げられる。受光素子２２は、受光面２２ａに入射する戻り光Ｌ２の光量に応じた信号を出力するように、半導体プロセスにより製造されている。受光素子２２の例としては、フォトダイオード、フォトトランジスタ、フォトレジスタなどが挙げられる。
【0030】
光センサ１は、例えばＬｉＤＡＲセンサの一部を構成しうる。この場合、検出光Ｌ１として、例えば９０５ｎｍの赤外光が使用されうる。ＬｉＤＡＲセンサは、例えば、ある方向へ検出光Ｌ１を出射してから戻り光Ｌ２を検出するまでの時間に基づいて、当該戻り光Ｌ２に関連付けられた物体までの距離を取得できる。また、そのような距離データを検出方向と関連付けて集積することにより、戻り光Ｌ２に関連付けられた物体の形状に係る情報を取得できる。これに加えてあるいは代えて、検出光Ｌ１と戻り光Ｌ２の波形の相違に基づいて、戻り光Ｌ２に関連付けられた物体の材質などの属性に係る情報を取得できる。
【0031】
光センサ１は、例えばミリ波レーダの一部を構成しうる。この場合、検出光Ｌ１として、例えば２４ＧＨｚ、２６ＧＨｚ、７６ＧＨｚ、または７９ＧＨｚのミリ波が使用されうる。ミリ波レーダは、例えば、ある方向へ検出光Ｌ１を出射してから戻り光Ｌ２（反射波）を検出するまでの時間に基づいて、当該戻り光Ｌ２に関連付けられた物体までの距離を取得できる。また、そのような距離データを検出位置と関連付けて集積することにより、戻り光Ｌ２に関連付けられた物体の動きに係る情報を取得できる。
【0032】
光センサ１は、回路基板３を備えている。回路基板３は、主面３ａを有している。主面３ａは、回路基板３において最大の面積を有する面である。回路基板３は、端面３ｂを有している。端面３ｂは、主面３ａと交差する面である。端面３ｂの面積は、主面３ａの面積よりも小さい。図１において、矢印Ｐは、主面３ａに平行な向きを表している。矢印Ｎは、主面３ａの法線方向を表している。
【0033】
光半導体素子２は、回路基板３の端面３ｂに実装されている。具体的には、光半導体素子２は、その光軸の向きが回路基板３の主面３ａに沿うように実装されている。すなわち、検出光Ｌ１は、回路基板３の主面３ａに沿うように発光素子２１の発光面２１ａから出射される。戻り光Ｌ２は、回路基板３の主面３ａに沿うように受光素子２２の受光面２２ａに入射する。
【0034】
光センサ１は、回路４を備えている。回路４は、回路基板３の主面３ａに形成されている。回路４は、光半導体素子２と電気的に接続されている。回路４は、発光素子２１を駆動する回路、受光素子２２から出力された信号を処理する回路などを含みうる。
【0035】
本例においては、単一の回路基板３の端面３ｂに複数の発光素子２１と複数の受光素子２２が実装されている。しかしながら、少なくとも一つの発光素子２１が単一の回路基板３の端面３ｂに実装された構成も採用されうる。同様に、少なくとも一つの受光素子２２が単一の回路基板３の端面３ｂに実装された構成も採用されうる。この場合、光センサ１は、複数の回路基板３を備える。
【0036】
図２は、回路基板３に実装される光半導体素子２の筐体を例示している。破線は、発光素子２１における発光面２１ａ、または受光素子２２における受光面２２ａを表している。図３は、図２における線III－IIIに沿って矢印方向から見た光半導体素子２の断面を例示している。
【0037】
光半導体素子２の回路基板３への実装は、表面実装機により行なわれる。表面実装機は、撮像装置を用いて識別子の画像を取得し、部品の回路基板の主面への実装位置を当該識別子に基づいて決定する周知の構成を備えている。
【0038】
したがって、光半導体素子２は、複数の識別子２３を備えている。本例においては、各識別子２３は、光半導体素子２の光軸に沿う方向から見て特定の輪郭形状を有する凹部として、筐体の外表面に形成されている。各識別子２３は、実装により回路基板３の端面３ｂに対向する光半導体素子２の被実装面２ｂとは反対側の面（すなわち、発光面２１ａまたは受光面２２ａが形成されている面）に開口している。
【0039】
本例においては、四つの識別子２３が形成されており、うち一つの輪郭形状が他の三つの輪郭形状と異なっている。このような構成によれば、実装時における光半導体素子２の位置に係る情報だけでなく、筐体におけるいずれの側面が回路基板３の主面３ａと平行とされるのかといった方向に係る情報も提供できる。
【0040】
識別子２３は、光半導体素子２に少なくとも一つ設けられていればよい。複数の識別子２３が設けられる場合、それらの形状は全て同一でもよいし、全て相違していてもよい。識別子２３は、表面実装機の撮像装置により識別可能な大きさと形状を有していれば、文字やバーコードの形態で提供されてもよく、印刷などにより筐体の外表面に形成されてもよい。
【0041】
光半導体素子２の実装に際しては、図４に例示される治具５が使用される。図５は、図４における線Ｖ－Ｖに沿って矢印方向から見た治具５の断面を例示している。治具５は、スリット５１を有している。光半導体素子２が実装される回路基板３は、端面３ｂが露出するようにスリット５１内に支持される。図４においては、回路基板３に対する光半導体素子２の実装位置が、破線で例示されている。
【0042】
図６に例示されるように、表面実装機６は、ヘッド６１、制御装置６２、および撮像装置６３を備えている。ヘッド６１は、例えば吸着により光半導体素子２の筐体を保持可能な周知の構成を有している。制御装置６２は、表面実装機６の動作を制御する。撮像装置６３は、光半導体素子２に設けられた識別子２３の画像を取得する。
【0043】
制御装置６２は、ヘッド６１に光半導体素子２を保持させる。続いて、制御装置６２は、撮像装置６３により取得された識別子２３の画像に基づいて、回路基板３の端面３ｂにおける光半導体素子２の実装位置を決定する。制御装置６２は、ヘッド６１を決定された位置へ移動し、光半導体素子２を回路基板３の端面３ｂに配置する。
【0044】
このとき、発光面２１ａまたは受光面２２ａが回路基板３の端面３ｂに沿うように、配置がなされる。本明細書で用いられる「発光面または受光面が回路基板の端面に沿う」という表現は、発光面または受光面の向きが、回路基板の主面の延びる向きよりも端面の延びる向きに近いことを意味する。すなわち、発光面または受光面が回路基板の端面と厳密に平行であることを要しない。
【0045】
続いて制御装置６２は、図７に例示されるように、ヘッド６１による光半導体素子２の保持を解除する。回路基板３の端面３ｂへの光半導体素子２の固定は、例えば接着によってなされうる。接着剤は、治具５に支持された回路基板３の端面３ｂに予め塗布されていてもよいし、端面３ｂへの光半導体素子２への配置後に行なわれてもよい。
【0046】
続いて、回路基板３の主面３ａに形成された回路４と光半導体素子２が電気的に接続される。これにより、光半導体素子２の回路基板３への実装が完了する。
【0047】
図８は、治具５を用いて光半導体素子２が回路基板３へ実装される際の識別子２３の利用法を例示している。
【0048】
治具５の表面５２には、光半導体素子２の実装位置を決定するための基準となる識別子５３が設けられている。識別子５３は、撮像装置６３によって撮像される。制御装置６２は、撮像装置６３によって取得された光半導体素子２の識別子２３と治具５の識別子５３が写り込んだ画像に基づいてヘッド６１を操作し、識別子２３と識別子５３が所定の配列規則を満足するように光半導体素子２の実装位置を調節する。
【0049】
制御装置６２は、上述した動作を実現するコンピュータプログラムを実行可能なマイクロコントローラ、ＡＳＩＣ、ＦＰＧＡなどの専用集積回路によって実現されうる。制御装置６２は、汎用メモリと協働して動作する汎用マイクロプロセッサにより実現されてもよい。汎用マイクロプロセッサとしては、ＣＰＵ、ＭＰＵ、ＧＰＵが例示されうる。汎用メモリとしては、ＲＯＭやＲＡＭが例示されうる。この場合、ＲＯＭには、上述した動作を実行するコンピュータプログラムが記憶されうる。汎用マイクロプロセッサは、ＲＯＭ上に記憶されたプログラムの少なくとも一部を指定してＲＡＭ上に展開し、ＲＡＭと協働して上述した処理を実行する。制御装置６２は、汎用マイクロプロセッサと専用集積回路の組合せによって実現されてもよい。
【0050】
上記のような構成によれば、光センサ１の製造に際し、回路基板の主面に部品を実装するための表面実装機を用いて、光半導体素子２を回路基板３の端面３ｂに実装できる。すなわち、面積が比較的狭い端面３ｂへの光半導体素子２への実装を、手作業によらず自動化できる。その際、光半導体素子２の筐体の外表面に設けられた識別子２３に基づいて実装位置が決定されるので、実装精度の低下を抑制しつつ、光半導体素子２の光軸の向きを回路基板３の主面に沿わせることができる。
【0051】
図９に例示されるように、周知の半導体プロセスを通じて、単一のシリコンウェハ７上に、複数の光半導体素子２が製造されうる。半導体プロセスは、ＣＶＤ法、ＰＶＤ法、エッチング（異方性と等方性の少なくとも一方）などを含みうる。複数の光半導体素子２が一括して製造された後、切断工程を通じて個別の光半導体素子２が分離される。
【0052】
前述の識別子２３は、半導体プロセスを通じて形成されうる。したがって、識別子２３は、図２と図３に例示される凹部の形態ではなく、凸部の形態で提供されてもよい。また、識別子２３は、光半導体素子２の筐体を光軸の向きに沿って貫通するスルーホールの形態で提供されてもよい。
【0053】
この場合、識別子２３の形成プロセスを、本来的に半導体プロセスを用いる光半導体素子２の製造工程中に統合できる。よって製造効率の低下を抑制できる。また、微細かつ複雑な構造を有する識別子２３であっても、正確に形成できる。したがって、実装精度の低下をさらに抑制できる。
【0054】
これまで例示された識別子２３は、光半導体素子２の筐体の外表面に特定の形状を呈するパターンとして形成されている。しかしながら、表面実装機６の撮像装置６３を通じて識別可能であれば、光半導体素子２の筐体の輪郭形状そのものに識別子２３としての機能を持たせてもよい。
【0055】
図１０は、そのような識別子２３を有する光半導体素子２の外観を例示している。図１１は、図１０における矢印XI方向から見た光半導体素子２の外観を例示している。本例においては、光半導体素子２の光軸に沿う方向から見た筐体の四隅部分において、光軸に沿う方向に延びる溝部２ｃが形成されている。
【0056】
図１０と図１１に示される例においては、各溝部２ｃは、隣接する二つの平面によって形成されている。しかしながら、図１２に例示されるように、各溝部２ｃは、曲面のみによって形成されてもよい。複数の溝部２ｃが形成される場合、それらの形状は全て同一であってもよいし、少なくとも一つが異なる形状を有していてもよい。
【0057】
【0058】
治具５の表面５２には、光半導体素子２の実装位置を決定するための基準となる識別子５３が設けられている。識別子５３は、撮像装置６３によって撮像される。制御装置６２は、撮像装置６３によって取得された光半導体素子２の溝部２ｃと治具５の識別子５３が写り込んだ画像に基づいてヘッド６１を操作し、溝部２ｃと識別子５３が所定の配列規則を満足するように光半導体素子２の実装位置を調節する。
【0059】
図１０から図１２に例示された識別子２３としての溝部２ｃもまた、半導体プロセスによって形成されうる。図１３は、単一のシリコンウェハ７上に図１０と図１１に例示される形状を有する複数の光半導体素子２が製造される例を示している。
【0060】
図１５に例示されるように、光半導体素子２は、係合構造２ｄを備えうる。図１６は、図１５における線XVI－XVIに沿って矢印方向から見た光半導体素子２の断面を例示している。図１６においては、発光部本体または受光部本体の構造の図示を省略している。本例においては、係合構造２ｄは、光半導体素子２の被実装面２ｂに開口する凹部である。被実装面２ｂは、光半導体素子２の外表面の一例である。
【0061】
この場合、図１７に例示されるように、回路基板３の端面３ｂにも係合構造３ｃが形成される。図１８は、回路基板３に実装された光半導体素子２を、図１７における線XVIII－XVIIIに沿って矢印方向から見た断面を例示している。光半導体素子２が実装位置に配置されると、回路基板３の係合構造３ｃと光半導体素子２の係合構造２ｄが係合し、光半導体素子２が回路基板３の端面３ｂに支持される。係合構造３ｃは、第一係合構造の一例である。係合構造２ｄは、第二係合構造の一例である。
【0062】
このような構成によれば、実装位置に配置された光半導体素子２を、回路基板３の端面３ｂに対して一時的に固定できる。これにより、接着剤などを用いて光半導体素子２を最終的に回路基板３へ固定する際に生じうる位置ずれを抑制できる。したがって、実装精度の低下をさらに抑制できる。
【0063】
一時的な固定が可能であれば、図１９に例示されるように、光半導体素子２の光軸方向から見た係合構造２ｄの形状は、適宜に定められうる。図２０は、図１９における線XX－XXに沿って矢印方向から見た光半導体素子２の断面を例示している。本例においては、係合構造２ｄは、光半導体素子２の被実装面２ｂに開口する十字形状の凹部として形成されている。図示を省略するが、回路基板３の端面３ｂに形成される係合構造３ｃは、端面３ｂに直交する方向から見て十字形状の断面を有し、当該凹部と嵌合する突起として形成される。
【0064】
なお、図２０に例示されるように、光半導体素子２における発光面２１ａまたは受光面２２ａを有する部分と、係合構造２ｄが形成される部分とは、別体として製造された後に接着または接合されてもよい。
【0065】
実装位置に配置された光半導体素子２を回路基板３に対して一時的に固定できるのであれば、光半導体素子２の係合構造２ｄと係合可能な構造は、治具５に設けられてもよい。図２１は、そのような治具５の構成を例示している。図２２は、回路基板３に実装された光半導体素子２を、図２１における線XXII－XXIIに沿って矢印方向から見た断面を例示している。
【0066】
本例においては、光半導体素子２に形成された識別子２３としての溝部２ｃが、係合構造２ｄを兼ねている。治具５の表面５２には、複数の突起５４が形成されている。実装位置に配置された光半導体素子２の溝部２ｃと係合する突起５４が形成されている。各突起５４が対応する溝部２ｃと係合することにより、光半導体素子２が治具５と回路基板３の端面３ｂに支持される。各突起５４は、第一係合構造の一例である。溝部２ｃは、第二係合構造の一例である。
【0067】
このような構成によれば、回路基板３に特別な構成を設けることなく、光半導体素子２の回路基板３への一時的な固定を実現できる。これにより、接着剤などを用いて光半導体素子２を最終的に回路基板３へ固定する際に生じうる位置ずれを抑制できる。したがって、実装精度の低下をさらに抑制できる。
【0068】
【0069】
この場合、係合構造２ｄの形成プロセスを、本来的に半導体プロセスを用いる光半導体素子２の製造工程中に統合できる。よって製造効率の低下を抑制できる。また、微細かつ複雑な構造を有する係合構造２ｄであっても、正確に形成できる。したがって、実装精度の低下をさらに抑制できる。
【0070】
光半導体素子２の係合構造２ｄと回路基板３の係合構造３ｃの双方を半導体材料で形成すれば、両者は直接接合されうる。
【0071】
この場合、接着剤などを用いずとも、光半導体素子２を回路基板３に対して強固に固定できるだけでなく、経年使用に伴う位置ずれの発生を抑制できる。したがって、実装精度の低下をさらに抑制できる。
【0072】
図６、および図７に示した例においては、光半導体素子２は、発光面２１ａまたは受光面２２ａが回路基板３の端面３ｂと平行に延びる姿勢をとるように、回路基板３に実装される。しかしながら、発光面２１ａまたは受光面２２ａが端面３ｂに沿うように配置されていれば、光半導体素子２の姿勢は適宜に変更されうる。
【0073】
この場合、図２３に例示されるように、光半導体素子２の姿勢は、治具５によって定められうる。本例においては、治具５の表面５２は、回路基板３の端面３ｂに対して傾斜している。したがって、実装に供される光半導体素子２が治具５の表面５２に載置されると、光半導体素子２の発光面２１ａまたは受光面２２ａもまた、回路基板３の端面３ｂに対して傾斜する。
【0074】
この状態から、光半導体素子２の回路基板３に対する固定がなされる。図２４に例示されるように、固定は、接着剤８などを通じて行なわれる。接着剤８は、治具５に支持された回路基板３の端面３ｂに予め塗布されていてもよいし、端面３ｂへの光半導体素子２への配置後に行なわれてもよい。
【0075】
このような構成によれば、治具５を交換するのみで、発光面２１ａまたは受光面２２ａが所望の方向に向いた姿勢で光半導体素子２を回路基板３の端面３ｂに実装できる。すなわち、端面３ｂに対して発光面２１ａまたは受光面２２ａが傾斜した姿勢をとる光半導体素子２の比較的面積が狭い端面３ｂに対する実装を、手作業によらず自動化できる。したがって、実装精度の低下を抑制しつつ、光半導体素子２の光軸の方向設定に係る自由度を高めることができる。
【0076】
図２３と図２４に示される例においては、光半導体素子２の発光面２１ａまたは受光面２２ａは、回路基板３の主面３ａと端面３ｂの双方に直交する面内（図２３と図２４におけるＮＰ平面内）において傾斜している。これに加えてあるいは代えて、光半導体素子２の発光面２１ａまたは受光面２２ａは、主面３ａに平行かつ端面３ｂに直交する面内において傾斜する姿勢もとりうる。
【0077】
上記の実施形態は、本発明の理解を容易にするための例示にすぎない。上記の実施形態に係る構成は、本発明の趣旨を逸脱しなければ、適宜に変更・改良されうる。
【0078】
図１５から図２０に示した例においては、光半導体素子２に凹部の形態で係合構造２ｄが形成されており、回路基板３に凸部の形態で係合構造３ｃが形成されている。しかしながら、係合構造２ｄが凸部の形態で形成され、係合構造３ｃが凹部の形態で形成されてもよい。
【符号の説明】
【0079】
２：光半導体素子、２１：発光素子、２１ａ：発光面、２２：受光素子、２２ａ：受光面、２ｃ：溝部、２ｄ：係合構造、２３：識別子、３：回路基板、３ａ：主面、３ｂ：端面、３ｃ：係合構造、４：回路、５：治具、５４：突起、６：表面実装機、６２：制御装置
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】