特許 7330928 デジタル映像信号生成回路およびシステム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-08-14

(45)【発行日】2023-08-22

(54)【発明の名称】デジタル映像信号生成回路およびシステム

(51)【国際特許分類】

   H04N 5/66 20060101AFI20230815BHJP

   G09G 3/20 20060101ALI20230815BHJP

【ＦＩ】

H04N5/66 Z

G09G3/20 650H

G09G3/20 633G

【請求項の数】 7

(21)【出願番号】P 2020121511

(22)【出願日】2020-07-15

(65)【公開番号】P2022018416

(43)【公開日】2022-01-27

【審査請求日】2021-11-15

(73)【特許権者】

【識別番号】000214984

【氏名又は名称】ＴＶＳ ＲＥＧＺＡ株式会社

(74)【代理人】

【識別番号】110001737

【氏名又は名称】弁理士法人スズエ国際特許事務所

(72)【発明者】

【氏名】山室 美規男

【審査官】佐野 潤一

(56)【参考文献】

【文献】特開２０１６－０３８５１４（ＪＰ，Ａ）

【文献】特開２０１２－１２４７５９（ＪＰ，Ａ）

【文献】特開２０１０－２８８１０９（ＪＰ，Ａ）

【文献】特開２０１５－１２６２３６（ＪＰ，Ａ）

【文献】国際公開第２０１９／０３１３０８（ＷＯ，Ａ１）

【文献】特開２０１７－０１１３３８（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０４Ｎ ５／６６

Ｈ０４Ｎ ９／１２

Ｈ０４Ｎ ２１／００

Ｈ０４Ｎ ５／０４

Ｇ０９Ｇ ３／００－５／００

Ｈ０４Ｎ ２１／００

(57)【特許請求の範囲】

【請求項1】

一つの映像信号を複数の画面で表示すべく分割された複数の映像信号データを同時に受信し、前記複数の映像信号データに対応する各デジタル映像信号を異なるシリアル伝送路に異なるタイミングで出力するデジタル映像信号生成回路であって、
複数の前記シリアル伝送路のうち伝送路が一番長い前記シリアル伝送路の遅延量と、他のシリアル伝送路の伝送時間とが同じになるように、前記他のシリアル伝送路の遅延量に加える設定遅延量を決定するデジタル映像信号生成回路。

【請求項2】

前記各デジタル映像信号を前記各シリアル伝送路へ出力するタイミングは、前記各映像信号データのうち１シンボル分のデータを前記各シリアル伝送路で伝送するのに要する送信時間の単位で調整される請求項１に記載のデジタル映像信号生成回路。

【請求項3】

前記各デジタル映像信号を前記各シリアル伝送路へ出力するタイミングは、前記各映像信号データのうち１シンボル内のビットを前記各シリアル伝送路で伝送するのに要する送信時間の単位で調整される請求項１または請求項２のいずれか１項に記載のデジタル映像信号生成回路。

【請求項4】

前記各デジタル映像信号の前記シリアル伝送路への出力タイミングは、前記各デジタル映像信号が伝送される前記シリアル伝送路の長さによって決められる請求項１乃至請求項３のいずれか１項に記載のデジタル映像信号生成回路。

【請求項5】

前記各シリアル伝送路のうち最大の長さを持つ第１のシリアル伝送路への第１のデジタル映像信号の出力タイミングを基準として、第１のシリアル伝送路を除く第２のシリアル伝送路への第２のデジタル映像信号の出力タイミングを遅延させるデジタル映像信号生成回路であって、
前記第１のシリアル伝送路の長さによって決まる第１の伝送時間と前記第２のシリアル伝送路の長さによって決まる第２の伝送時間との差を、前記第２のデジタル映像信号の出力タイミングに対する遅延量とする請求項１乃至請求項４のいずれか１項に記載のデジタル映像信号生成回路。

【請求項6】

前記各デジタル映像信号は、前記各シリアル伝送路の長さに依存する波形歪みの特性に応じて補正がされて、前記各シリアル伝送路に出力される請求項１乃至請求項５のいずれか１項に記載のデジタル映像信号生成回路。

【請求項7】

一つの映像信号を複数の画面で表示すべく分割された複数の映像信号データを同時に受信し、前記複数の映像信号データに対応する各デジタル映像信号を異なるシリアル伝送路に異なるタイミングで出力するデジタル映像信号生成回路と、
前記シリアル伝送路が接続され、前記各デジタル映像信号を受信処理し、前記複数の映像信号データを取得する画面表示手段とを備え、
前記デジタル映像信号生成回路は、特定のデータを各デジタル映像信号に含めて送信し、
前記画面表示手段は、各デジタル映像信号から前記特定のデータを受信して、前記特定のデータから各デジタル映像信号間の遅延差を測定する遅延差測定手段を備え、
前記デジタル映像信号生成回路は、複数の前記シリアル伝送路のうち伝送路が一番長い前記シリアル伝送路の遅延量と、他のシリアル伝送路の伝送時間とが同じになるように、前記他のシリアル伝送路の遅延量に加える設定遅延量を決定するシステム。

【発明の詳細な説明】

【技術分野】

【0001】

実施形態は、デジタル映像信号生成回路、システム、方法およびプログラムに関する。

【背景技術】

【0002】

デジタルテレビの受信装置である薄型テレビの画面パネルとして、液晶パネルや有機ＥＬパネルが使われているが、画面パネルの大型化による一画面当たりの画素数の増加などに伴い、画面パネルへの映像信号データの送信量が増加している。

【0003】

通常、映像信号データはシリアルデータ伝送のレーンにより画像パネルへ送信されるが、増加する一画面の映像信号データを送信するため、シリアルデータ伝送用のレーンを複数束にしたマルチレーンで構成されるフラットケーブルや、さらには複数のフラットケーブルが使用される。

【先行技術文献】

【特許文献】

【0004】

【文献】特許第５２９０４７３号公報

【文献】特開２０１５－７５４９５号公報

【文献】特許第４５２９４４３号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、異なるフラットケーブル間でケーブルの長さ（以下、ケーブル長と称する）が異なると、画面パネルにおいて一画面の映像信号データ間で受信タイミングにずれ（タイミングスキュー）が生じ、映像が正常に表示できない可能性がある。

【0006】

本発明が解決しようとする課題は、画面パネルにおける映像信号データの受信タイミングずれをなくすデジタル映像信号生成回路、システム、方法およびプログラムを提供することである。

【課題を解決するための手段】

【0007】

一実施形態に係るデジタル映像信号生成回路は、一つの映像信号を複数の画面で表示すべく分割された複数の映像信号データを同時に受信し、前記複数の映像信号データに対応する各デジタル映像信号を異なるシリアル伝送路に異なるタイミングで出力するデジタル映像信号生成回路であって、複数の前記シリアル伝送路のうち伝送路が一番長い前記シリアル伝送路の遅延量と、他のシリアル伝送路の伝送時間とが同じになるように、前記他のシリアル伝送路の遅延量に加える設定遅延量を決定する。

【図面の簡単な説明】

【0008】

【図1】図１は、第１の実施形態に係る受信装置の機能構成例を示すブロック図である。

【図2】図２は、同実施形態に係る受信装置のレーングループデータ信号出力部の機能構成例を示すブロック図である。

【図3】図３は、同実施形態に係る画面パネルの画面表示領域の例を示す図である。

【図4】図４は、同実施形態に係る受信装置のレーンデータ信号出力部の機能構成例を示すブロック図である。

【図5】図５は、同実施形態に係る受信装置のシフトレジスタの構成例を示すブロック図である。

【図6】図６は、同実施形態に係る受信装置のレーングループデータ受信部の機能構成例を示すブロック図である。

【図7】図７は、同実施形態に係る受信装置のデジタル映像信号の伝送に係る物理的な構成例を示すブロック図である。

【図8】図８は、同実施形態に係る受信装置の画面パネルの物理的な構成例を示すブロック図である。

【図9】図９は、第２の実施形態に係る受信装置におけるデジタル映像信号の送受信例である。

【発明を実施するための形態】

【0009】

以下、実施の形態について図面を参照して説明する。

【0010】

（第１の実施形態）
本実施形態においては、例えば８Ｋ映像の表示画面を複数に分割して、分割した各表示画面のデータをそれぞれ異なるケーブルに割り当てて伝送する際に、各ケーブルで伝送されるデジタル映像信号の出力タイミングを各ケーブル長に応じて調整する場合の例を示す。

【0011】

通常、画像データはピクセルの色（ＲＧＢ）ごとに１シンボル＝８ｂｉｔのデータで構成されている。これらをシンボル単位で各画面レーングループ（ケーブル）ごとにまとめてデジタル映像信号の出力タイミング（遅延時間）を調整する例を示す。

【0012】

図１は、第１の実施形態に係る受信装置の機能構成例を示すブロック図である。
画像データ取得部１は、例えば、デジタルテレビ放送の受信機であり、高度広帯域衛星デジタル放送（４Ｋ／８Ｋ放送）の放送信号を受信し、映像信号（映像コンテンツに関するデータ）を取得する。また放送信号に限らず、例えばＤＶＤ、ハードディスクなど記憶媒体やインターネットから取得したデジタルテレビ放送用の映像信号などでもよい。

【0013】

チューナ部１１は、図示せぬアンテナやケーブル放送による同軸ケーブルなどを介して、所望の周波数帯の放送信号電波を受信処理する。

【0014】

復調部１２は、放送信号電波を復調して得たデジタルデータから映像信号に関するデータを抽出する。

【0015】

映像信号処理部１３は、復調部１２が抽出した映像信号に関するデータに対して、規定の方法で復号などのデータ処理を行い、映像信号を取得する。

【0016】

画像データ処理部２は、映像信号処理部１３が出力する映像信号に対して、画質向上、画像データの分割などを目的としたデータ処理を行う。

【0017】

画像処理部２１は、映像信号処理部１３が出力する映像信号に対して、解像度向上や、フレームレート向上、画質調整などを目的としてデータ処理を行い、画面パネル部４２１に映像を表示させるための映像信号データを出力する。これらの方法については一般的な方法であり、詳細は省略する。

【0018】

画像分割部２２は、あらかじめ決められた画面パネル部４２１上における領域（画面パネル領域と称する）ごとに映像信号データを分けて出力する。これにより、映像信号データを画面パネル領域ごとに並列に送信することが可能となり、伝送遅延の短縮にも寄与する。画像分割部２２が出力する分割された各映像信号データを画面レーングループデータと称する。画面レーングループデータは、それぞれ別々の伝送路にて伝送される。図１では、画像分割部２２から４つの伝送路にて各画面レーングループデータを送信する場合の例を示している。画面パネル領域については後述する。

【0019】

画像データ伝送部３は、画像分割部２２が出力する画面レーングループデータを受信し、シリアル伝送用のインターフェースを介して、画面レーングループデータすなわち分割された映像信号データを画面表示部４に伝送する。ここでレーンとは、シリアルデータ伝送の伝送路の最小単位である１本のシリアル伝送路（シリアル伝送ラインと称する）を用いた伝送方式のことであり、シリアルレーンとも称される。シリアルレーンを複数用いてデータを伝送する方式はマルチレーンと称される。シリアルレーンでは対応できないほどのデータ伝送量がある場合、マルチレーンが使用される。しかし、近年の画面パネル大型化により１画面のデータ量がさらに増大し、マルチレーンでも対応できない状況がでてきた。本実施形態においては、このような状況に対して、マルチレーンを複数用いて対応する方式が採用する。また本実施形態においては、マルチレーンを複数用いる方式における各マルチレーンのことを画面レーングループと称する。

【0020】

レーングループデータ信号出力部３１－１、３１－２、３１－３、３１－４は、画像分割部２２からそれぞれ入力された画面レーングループデータ（分割された映像信号データ）に対して、パラレルーシリアル変換や符号化などを施してデジタル映像信号を生成し、それぞれインターフェース５－１、５－２、５－３、５－４にデジタル映像信号を出力する。なお、レーングループデータ信号出力部３１－１、３１－２、３１－３、３１－４の機能は同様であり、特に機能を区別しない場合は、個々を示す意味でレーングループデータ信号出力部３１と称する。

【0021】

画像表示部４は、画面レーングループごとのデジタル映像信号を受信して、画面部４２に映像コンテンツを表示し、ユーザが視聴可能とする。

【0022】

レーングループデータ受信部４１－１、４１－２、４１－３、４１－４は、それぞれレーングループデータ信号出力部３１－１、３１－２、３１－３、３１－４が送信したデジタル映像信号を、それぞれインターフェース部５－１、５－２、５－３、５－４を介して受信する。なお、レーングループデータ受信部４１－１、４１－２、４１－３、４１－４の機能は同様であり、特に機能を区別しない場合は、個々を示す意味でレーングループデータ受信部４１と称する。各レーングループデータ受信部４１は、デジタル映像信号から画面レーングループデータを再生し、画面部４２に出力する。

【0023】

画面部４２は、モニターであり、特に本実施形態においては、例えば液晶パネルや有機ＥＬパネルなどのデジタルテレビ用の薄型テレビの大型モニターである。画面部４２は、レーングループデータ受信部４１－１、４１－２、４１－３、４１－４から映像信号データを受信し、映像信号データに基づいてパネルドライバなどに画像パネルを制御させ、映像コンテンツを表示し、ユーザに映像コンテンツを提示する。

【0024】

遅延量測定部４５は、画面レーングループデータ間の遅延量を測定する機能を備える。測定した遅延量は、レーングループデータ信号出力部３１において設定される設定遅延量に利用される。設定遅延量は、デジタル映像信号に対する出力タイミングに付加される遅延量であり、後述する。

【0025】

通信部４６は、Ｉ２Ｃなどの通信方式を用いて、画像表示部４と画像データ伝送部３との間でデータのやり取りを行う。
遅延量比較部４７は、例えば遅延量測定部４５が各画面レーングループデータ到着タイミングから算出した各画面レーングループデータ間の遅延量を比較して、遅延差を通信部４６を介して制御部６に送信する。制御部６は、受信した遅延差を各レーングループデータ信号出力部３１に対する設定遅延量として設定する。

【0026】

インターフェース部５－１、５－２、５－３、５－４は、例えばシリアルデータ伝送用のフラットケーブルであり、画像データ伝送部３から画像表示部４にデジタル映像信号を伝送するためのシリアル伝送ラインの束である。インターフェース部５は、デジタル映像信号を伝送するためのプロトコルを含み、本実施形態においてはシリアルデータ伝送の規格であるＶｂｙｏｎｅ（登録商標）を適用する。

【0027】

Ｖｂｙｏｎｅは、通常、デジタル映像信号を画面パネルなどに伝送する際に用いられるシリアルデータ伝送の規格であり、１ペアの差動ラインを含む。１ペアの差動ライン（シリアル伝送ライン）がレーンに対応し、複数本（例えば本実施形態においては１６本）のシリアル伝送ラインが束となったフラットケーブルが画面レーングループ（マルチレーン）に対応する。なお、Ｖｂｙｏｎｅについては一般的な技術であるため、詳細は省略する。なお、インターフェース部５－１、５－２、５－３、５－４の機能は同様であり、特に機能を区別しない場合は、個々を示す意味でインターフェース部５と称する。

【0028】

Ｖｂｙｏｎｅの規格では、各シリアル伝送ラインで伝送されるデータから受信側でクロックが生成できるため、レーンごとにクロックを持つことができる。また、Ｖｂｙｏｎｅの規格により、生成されたクロック周期をＵＩとすると、Ｖｂｙｏｎｅの受信側における各レーン間のクロック周期のタイミングずれ５ＵＩに抑えられている。具体的には８Ｋテレビにおいては、１ＵＩは約３５０ｐｓであり、これから５ＵＩ≒１．７ｎｓ以内に抑えなくてはならない。

【0029】

各レーンのクロック周期のタイミングずれが小さく抑えられていても、Ｖｂｙｏｎｅの受信側におけるデータ受信タイミングずれが問題になる可能性がある。具体的には空気と同等の比誘電率１、電気信号の伝わる速さは３×１０の８乗／ｓとすると、１クロックの分の伝搬距離は１００ｍｍ程度となる。伝搬距離は、比誘電率の高いプリント基板やフラットケーブルではさらに短くなるので、プリント基板上のパターン設計や基板同士をつなぐケーブル長が異なった場合、ケーブル間でデータ受信タイミングずれ（タイミングスキュー）生じる可能性がある。

【0030】

本実施形態においては、図１に示すようにケーブル長に差のあるインターフェース部５－１、５－２、５－３、５－４（各フラットケーブルに相当）を使用する。この場合、一つの画面レーングループ内（フラットケーブル内）では長さが揃うが、画面レーングループ毎（フラットケーブル間）に長さが異なる可能性があり、その場合、遅延時間差は顕著となり、タイミングスキューが発生する可能性は高い。本実施形態においては、後述するシンボルデータのクロック（シンボルクロック）を調整することで、タイミングスキューをなくす。

【0031】

制御部６は、各レーングループデータ信号出力部３１から出力されるデジタル映像信号の出力タイミングを変えるための設定遅延量を、各レーングループデータ信号出力部３１へ設定する。設定遅延量は、ユーザがインターフェース部５－１、５－２、５－３、５－４のケーブル長の差から計算してもよい。例えばケーブル長が一番長いインターフェース部５のレーングループデータ信号出力部３１に対して設定遅延量を０とする。他のレーングループデータ信号出力部３１に対しては、接続されるインターフェース部５のケーブル長（伝送時間）と設定遅延量を足し合わせて一番長いインターフェース部５の伝送時間と同じになるように設定遅延量を決定する。決定した設定遅延量は、例えば、図示せぬパソコン用キーボード、テレビのリモコンなどユーザーインターフェースから制御部６を介して各レーングループデータ信号出力部３１に設定されてもよい。

【0032】

また、制御部６に、各レーングループデータ信号出力部３１へ入力される映像信号データ（入力映像信号データと称する）とレーングループデータ受信部４１から出力される映像信号データ（出力映像信号データと称する）とを入力し、制御部６が入力映像信号データと出力映像信号データとを比較しながら、設定遅延量を調節して決定することでもよい。
例えば、入力映像信号データと出力映像信号データとが一致する設定遅延量を制御部６から各レーングループデータ信号出力部３１に設定することでもよい。

【0033】

また、人工知能などによる学習を用いた方法でもよい。具体的には、各レーングループデータ信号出力部３１に対して適当な中間値の遅延量を設定遅延量として与えて動作をさせる。どこか一つのグループレーンの入力映像信号データと出力映像信号データとを比較して、正しく動いたことを確認したら、その他のグループレーンの設定遅延量を調節して、入力映像信号データと出力映像信号データとを比較して、正しく動いたことを確認する。これを全てのグループレーンに対して実施することで全てのグループレーンに対する設定遅延量が決定され、各レーングループデータ信号出力部３１に設定される。

【0034】

制御部６と画像データ伝送部３または画像表示部４とは、Ｉ２Ｃなどの通信方式によりデータのやり取りを行うことでもよい。

【0035】

図２は、同実施形態に係る受信装置のレーングループデータ信号出力部の機能構成例を示すブロック図である。
レーングループデータ分割部３１１は、画像分割部２２から入力される画面レーングループデータ（分割された映像信号データ）を分割して、複数のシリアル伝送ラインにデジタル映像信号として出力する。レーングループデータ分割部３１１が出力するデータをレーンデータと称する。レーンデータに分割することで、シリアル伝送ライン１本では伝送速度が限られている場合においても画面レーングループデータを送信することが可能となる。

【0036】

レーンデータ信号出力部３１２－１、３１２－２、３１１－ＮＬは、それぞれシリアル伝送ラインに出力するためのデジタル映像信号を生成する。ＮＬは１つの画面レーングループデータを分配可能な最大レーン数であり、フラットケーブル内のシリアル伝送ライン数に相当する。本実施形態においては、ＮＬは１６とする。なお、レーンデータ信号出力部３１２－１、３１２－２、３１１－ＮＬの機能は同様であるため、特に機能を区別しない限りは、個々を示す意味でレーンデータ信号出力部３１２と称する。

【0037】

各レーンデータ信号出力部３１２は、レーングループデータ分割部３１１から入力されるレーンデータに対して、インターフェース部５のプロトコルなどに従って、デジタル映像信号を生成し、インターフェース部５に出力する。

【0038】

図３は、同実施形態に係る画面パネルの画面表示領域の例を示す図である。
画面パネル領域４２１－１、４２１－２、４２１－３、４２１－４は、それぞれ画面レーングループデータに対応している。すなわち画面部４２の画面パネル（例えば後述する画面パネル部４２１）を４つの画面パネル領域４２１－１、４２１－２、４２１－３、４２１－４に分割し、各画面パネル領域におけるピクセル（画素）情報をそれぞれ画面レーングループデータとする。なお、画面パネル領域４２１－１、４２１－２、４２１－３、４２１－４は画面パネル内の同様の領域であり、特に区別しない場合、個々を示す意味で画面パネル領域４２１と称する。

【0039】

走査経路４２１１－１、４２１１－２、４２１１－３、４２１１－４は、それぞれ画面パネル領域４２１－１、４２１－２、４２１－３、４２１－４における走査ラインの経路を模式的に示している。なお、走査経路４２１１－１、４２１１－２、４２１１－３、４２１１－４は、同様の走査ラインの経路であり、特に区別しない場合、個々を示す意味で走査経路４２１１と称する。

【0040】

走査経路４２１１は、実線矢印と点線矢印から構成され、実線矢印は、走査線を示している。点線矢印は、走査線間の移動を示している。例えば、画面部４２の画面パネルにおいて、最上部の実線矢印（走査線）から順番に左から右に走査されることを示している。走査は、それぞれ画面パネル領域４２１－１、４２１－２、４２１－３、４２１－４ごとに実施される。なお、図３には各画面パネル領域４２１の走査線は１０ラインのみ示されているが、実際は４０００ラインなどデジタルテレビの対応画素に応じたラインがある。

【0041】

画面パネル領域として分割する理由を以下に詳細に示す。近年のデジタルテレビの大型化により、一画面当たりの画素数が増えている。デジタルテレビのデジタル映像信号は元々一本のシリアルデータ伝送レーンで送信される信号ではあるが、映像画面表示サイクル（以下フレームレートと称する）は変わることはないので、画素数が増えることはデジタル映像信号の周波数が増えることを意味する。例えば、８Ｋ画像の画素部分だけを単純計算すると、フレームレートを１２０Ｈｚ、画素数は７６８０×４３２０、ＲＧＢの各色８ｂｉｔの解像度とし、映像信号データを８Ｂ１０Ｂ変換したとすると約１５０ＧＨｚのクロック周波数で画像データ伝送部３から画面表示部４に転送しなくてはならない。実際には同期信号や画面に対して余白部分を設けるので、もっと高い周波数になり、デジタル映像信号を１本のシリアル伝送ラインで送信することは物理的に不可能となる。本実施形態においては、８Ｋ画面を４分割してそれぞれ独立してデータを扱うようにし、さらに、たとえば１６本のシリアル伝送レーンの束を画面レーングループとして束にして、４つの画面レーングループ（４つのフラットケーブル）を用いて４分割されたそれぞれの画面パネル領域に対してデジタル映像信号の送信を行えば、フォーマット上の余白を含んでも３ＧＨｚ程度までクロック周波数が下がってくるので、データ転送が可能になる。

【0042】

各画面パネル領域４２１の各ピクセルのデータは、走査経路４２１１の順に、各レーングループデータ信号出力部３１へ出力される。各ピクセルに対するデータは、ＲとＧとＢとのシンボルデータを含む。シンボルデータとは、１ピクセル（画素）のＲ、Ｇ、Ｂそれぞれに対し割り振られるビットデータのことである。通常、８Ｋ放送による映像画像の場合、例えば、Ｒ、Ｇ、Ｂのシンボルデータはそれぞれ８ｂｉｔのデータで構成される。

【0043】

ピクセル４２１２－１、４２１２－２、４２１２－３、４２１２－４は、それぞれ画面パネル領域４２１－１、４２１－２、４２１－３、４２１－４上のピクセル（画素）の例を示している。なお、ピクセル４２１２－１、４２１２－２、４２１２－３、４２１２－４は、同様のピクセルの例であり、特に区別しない場合は、個々を示す意味でピクセル４２１２と称する。

【0044】

４つの画面パネル領域４２１ごとのピクセルの例として、それぞれ３つのピクセル（Ｐ１１、Ｐ１２、Ｐ１３）、（Ｐ２１、Ｐ２２、Ｐ２３）、（Ｐ３１、Ｐ３２、Ｐ３３）、（Ｐ４１、Ｐ４２、Ｐ４３）を示しており、画面パネル領域４２１ごとに走査経路４２１１の順で画面分割部２２から出力される。これらのピクセルデータは、レーングループデータ信号出力部３１に同時に入力される。具体的には、画面パネル領域４２１ごとピクセルＰ１１、Ｐ２１、Ｐ３１、Ｐ４１のデータは、各レーングループデータ信号出力部３１に同時に入力されて、各レーングループデータ信号出力部３１のレーンデータ信号出力部３１２－１に同様のタイミングで入力される。例えばピクセル（Ｐ１１、Ｐ１２、Ｐ１３）のデータが、レーングループデータ信号出力部３１－１に入力された場合、ピクセル（Ｐ１１、Ｐ１２、Ｐ１３）はそれぞれレーンデータ信号出力部３１２－１、３１２－２、３１２－３に入力される。ここでは、３つのピクセルの例について示したが、ＮＬ個のピクセルのデータが、それぞれレーンデータ信号出力部３１２－１から３１２－ＮＬに入力される。
なお、これらのピクセルＰ１１、Ｐ２１、Ｐ３１、Ｐ４１のデータは、レーングループデータ受信部４１から同様のタイミングで出力されて、画面部４２に同様のタイミングで入力される必要がある。

【0045】

図４は、同実施形態に係る受信装置のレーンデータ信号出力部の機能構成例を示すブロック図である。
シンボルデータ出力部３１２１は、レーングループデータ分割部３１１から入力されるレーンデータをＲ、Ｇ、Ｂのシンボルデータに分割して出力する。シンボルデータ出力部３１２１は、入力されるシンボルクロックのタイミングでシンボルデータを出力する。シンボルクロックは、１ピクセル（Ｒ、Ｇ、Ｂの各１シンボルデータ）のデータを処理する時間間隔である。

【0046】

シフトレジスタ３１２２－１、３１２２－２、３１２２－ＮＳＲは、それぞれ、例えば、ＮＦＦ個のフリップフロップがパラレルに並べられた１段のシフトレジスタである。ＮＦＦは、フリップフロップ数である。シフトレジスタ３１２２－１、３１２２－２、３１２２－ＮＳＲは、同様の機能であるため、特に機能を区別しない場合は、個々を示す意味で、シフトレジスタ３１２２と称する。ＮＳＲはシフトレジスタの数である。
シフトレジスタ３１２２は、入力されるシンボルクロックのタイミングで、動作するシフトレジスタである。具体的には、シフトレジスタ３１２２は、１ピクセル（Ｒ、Ｇ、Ｂの各１シンボルデータ）のデータが入力されると同時に、フリップフロップのデータを出力する。入力された１ピクセル（Ｒ、Ｇ、Ｂの各１シンボルデータ）のデータはフリップフロップに入力される。すなわち、シフトレジスタ３１２２－１、３１２２－２、３１２２－ＮＳＲによって、１ピクセル（Ｒ、Ｇ、Ｂの各１シンボルデータ）のデータの出力にシンボルクロック単位の遅延時間（最大でＮＳＲシンボルクロック分の遅延時間）を与えることができる。

【0047】

図５は、同実施形態に係る受信装置のシフトレジスタの構成例を示すブロック図である。

【0048】

シンボルクロックのタイミングで、各画面レーングループの１シンボルデータ（８ビット）がシフトレジスタ３１２２にパラレルに入力される。フリップフロップ（ＦＦ）のデータの出力とＦＦへの入力がシンボルクロックのタイミングで同時に行われる。

【0049】

図４に戻り、セレクタ部３１２３は、シフトレジスタ３１２２－１、３１２２－２、３１２２－ＮＳＲのうちどのシフトレジスタからの出力を後段へ出力するかを決定し、決定したシフトレジスタの出力を後段へ出力する。本実施形態のセレクタ部３１２３には、制御部６からレーングループデータ信号出力部３１ごとに入力された設定遅延量が設定されており、セレクタ部３１２３は、設定された設定遅延量に対応するシフトレジスタを、後段へ出力させるシフトレジスタとして選択する。本実施形態においては、各レーングループデータ信号出力部３１内の全てのレーンデータ信号出力部３１２には同じ設定遅延量を設定する。

【0050】

パラレル―シリアル変換部３１２４は、セレクタ部３１２３が決定したシフトレジスタ３１２２－１、３１２２－２、３１２２－ＮＳＲのいずれかからの出力（１ピクセルに対するＲ、Ｇ、Ｂデータビットのパラレルデータ）をシリアルデータ（シリアルレーンデータとも称する）に変換する。

【0051】

８Ｂ１０Ｂ変換部３１２５は、パラレル―シリアル変換部３１２４から入力されるシリアルレーンデータに対して８Ｂ１０Ｂ変換を実施し、変換されたシリアルレーンデータ（変換シリアルレーンデータと称する）を出力する。８Ｂ１０Ｂ変換（８Ｂ１０Ｂ変調ともいう）は一般的な符号化の方式であり、詳細についての説明は省略する。

【0052】

インターフェース部３１２６は、８Ｂ１０Ｂ変換部３１２５から入力される変換シリアルレーンデータに対して、インターフェース部５のプロトコルに従い各種データの変換、フレームデータの生成、信号の生成などを行ってデジタル映像信号を生成し、生成したデジタル映像信号をインターフェース部５に出力する。本実施形態においては、インターフェース部５にＶｂｙｏｎｅを適用するため、インターフェース部３１２６は、Ｖｂｙｏｎｅの規約に従ってデジタル映像信号を生成し、インターフェース部５に出力する。Ｖｂｙｏｎｅの受信側で必要とするＶｂｙｏｎｅのクロックは、シリアル伝送ラインで送信されるビット数で決まる。Ｖｂｙｏｎｅのクロックは、単純にシンボルクロックの１０倍以上の値となる。

【0053】

上記したようにシフトレジスタ３１２２はシンボルクロックで動作させるため、設定遅延量に対して、実際にデジタル映像信号の出力タイミングに付加される遅延量は、シンボルクロックの整数倍の遅延量となる。

【0054】

なお、本実施形態においては、レーンデータ信号出力部３１２ごとに、シフトレジスタ３１２２、パラレル―シリアル変換部、８Ｂ１０Ｂ変換部、インターフェース部が記載したが、レーングループデータ信号出力部３１ごとに１つずつのシフトレジスタ３１２２、パラレル―シリアル変換部、８Ｂ１０Ｂ変換部、インターフェース部を設置し、各レーンデータ信号出力部３１２が共有することでもよい。

【0055】

図６は、同実施形態に係る受信装置のレーングループデータ受信部の機能構成例を示すブロック図である。
レーンデータ受信部４１１－１、４１１－２、４１１－ＮＬは、それぞれインターフェース部５からデジタル映像信号を受信し、各種データの変換などを実施して、レーンデータを出力する。レーンデータ受信部４１１－１、４１１－２、４１１－ＮＬは、それぞれレーンデータ信号出力部３１２－１、３１２－２、３１２－３、３１２－４から出力されるデジタル映像信号を受信する。ＮＬは、各インターフェース部５内のレーン数を示しており、本実施形態においてはＮＬ＝１６である。なお、レーンデータ受信部４１１－１、４１１－２、４１１－ＮＬは、同様の機能を備えており、特に区別しない場合は、個々を示す意味でレーンデータ受信部４１１と称する。

【0056】

レーンデータ受信部４１１は、レーンデータ信号出力部３１２のインターフェース部３１２６、８Ｂ１０Ｂ変換部３１２５、パラレル―シリアル変換部３１２４にそれぞれ対応した図示せぬインターフェース部、シリアル―パラレル変換部、８Ｂ１０Ｂ復号部を備える。

【0057】

レーンデータ受信部４１１のインターフェース部は、インターフェース部５から受信したデジタル映像信号をインターフェース部３１２６のプロトコルに対応した受信方法（本実施形態においてはＶｂｙｏｎｅの規約による受信方法）で受信して、変換シリアルレーンデータを取得し、８Ｂ１０Ｂ復号部へ出力する。８Ｂ１０Ｂ復号部は、入力された変換シリアルレーンデータを８Ｂ１０Ｂ変調による規約に従って、シリアルレーンデータを出力する。シリアル―パラレル変換部は、シリアルレーンデータをパラレルのレーンデータに変換して出力する。

【0058】

レーングループデータ出力部４１２は、各レーンデータ受信部４１１が出力するレーンデータから画面レーングループデータを再生し、既定のタイミングで画面部４２へ出力する。

【0059】

本実施形態においては、各レーンデータ受信部４１１のインターフェース部において受信した各変換シリアルレーンデータの同期がとれているため、各レーンデータ受信部４１１が出力するシリアルレーンデータ間の同期もとれている。さらには、各レーングループデータ受信部４１から出力される画面レーングループデータについても各画面レーングループデータ間で同期がとれている。具体的には、図３のＰ１１、Ｐ２１、Ｐ３１、Ｐ４１が各レーングループデータ受信部４１から同時に出力される。その理由は、各レーングループデータ出力部３１のセレクタ部３１２３において、各画面レーングループデータごとにデジタル映像信号の出力タイミングを変更したからである。

【0060】

図７は、同実施形態に係る受信装置のデジタル映像信号の伝送に係る物理的な構成例を示すブロック図である。

【0061】

映像信号生成基板３３は、例えば、画像データ伝送部２や画像データ伝送部３のレーングループデータ信号出力部３１の機能を含み、受信した映像信号を処理し、デジタル映像信号を出力する。

【0062】

パネル表示制御基板４３は、レーングループデータ受信部４１の機能を含み、画面パネル４２１の画素を制御する画素駆動素子を含む。

【0063】

フラットケーブル５３－１、５３－２、５３－３、５３－４は、それぞれインターフェース部５－１、５－２、５－３、５－４に対応する。

【0064】

テレビが大型化、高精細化するにつれて、各画面レーングループに対応するフラットケーブルの長さの差が大きくなる傾向がある。本実施形態においては、セレクタ部３１２３が、映像信号生成基板３３から出力されるデジタル映像信号の出力タイミングを、画面レーングループごとに設定されたフラットケーブルの設定遅延量を考慮して変更することで、パネル表示制御基板４３に入力されるデジタル映像信号のタイミングを合わせておくことでフラットケーブルの長さの差を吸収する。

【0065】

本実施形態においては、パラレルデータ（シンボルデータのビットをパラレルにした状態）ごとにシンボルクロック単位で遅延量の設定を行う場合の例を示した。映像信号は画面上の一映像箇所（ピクセル）に対してシンボルデータ（例えば８ｂｉｔ）を持っている。映像信号はその単位で画質向上などの処理が行われるので、それらはパラレルデータとして扱われている。パラレルデータの処理は、シンボルクロックというＶｂｙｏｎｅのクロックより遅いクロック（例えば、Ｖｂｙｏｎｅのクロックの８分の１）が使われている。本実施形態においては、このシンボルクロックを用いてピクセルデータの出力をシンボルクロック時間単位でシフトレジスタによって遅延させ、セレクタ部３１２３が、何段目のシフトレジスタのピクセルデータを出力データとして用いるかを決めることで出力タイミングに対する遅延量を決定した。

【0066】

なお、遅延量の付加は、シンボルクロックの代わりにＶｂｙｏｎｅのクロックを用いたシフトレジスタを使うことも可能である。この場合は、シフトレジスタ３１２２のようにフリップフロップＦＦをパラレルにするのではなく、シリアルにＦＦを接続する。しかしながら、ＦＦをシリアルに接続した場合、シフトレジスタは、パラレルのシフトレジスタ３１２２よりも動作速度は高速にする必要がある。すなわち、シリアルデータに対してシフトレジスタで遅延量を設定しようとすると、シフトレジスタのクロックが早いうえ段数が増えるという弱点がある。また、高速クロックで動く回路が多いと消費電力やＩＣ内でのレイアウト設計が難しくなるため、シフトレジスタ３１２２のようにシンボル単位で調整するのが望ましい。

【0067】

本実施形態のように、セレクタ部３１２３によって、シンボルクロック時間単位で画面レーングループごとに遅延量を調整することで、デジタル映像信号のタイムスキューをなくすことができる。また、シンボルクロック時間単位で調整すれば、Ｖｂｙｏｎｅで規定される「基準となるレーンに対して±５ＵＩの精度を画面レーングループ間で確保される効果もある。

【0068】

図８は、同実施形態に係る受信装置の画面パネルの物理的な構成例を示すブロック図である。

【0069】

画面部４２は、画像パネル部４２１とパネルドライバ４２２とを含み、例えば液晶パネルや有機ＥＬパネルである。

【0070】

画像パネル部４２１は、パネルドライバ４２２によって画素ごとにＲＧＢの光源などが制御されることで映像を視聴覚情報としてユーザに提供する部分である。

【0071】

パネルドライバ４２２は、レーングループデータ出力部４１２から画面レーングループデータを受信し、画面レーングループデータに従って、画像パネル部４２１の表示を制御する。具体的には、パネルドライバ４２２は、受信した画面レーングループデータに対応する画像パネル部４２１の領域に対して、表示の制御を実行する。

【0072】

ＢＥＰ３１０、Ｔ－ＣＯＮ４１０、伝送路５１０は、画像パネル部４２１裏側、すなわち視聴できない側に設置されているため、点線としている。Ｔ－ＣＯＮ４１０は、画像パネル部４２１の中央下部に設置されており、ＢＥＰ３１０は、Ｔ－ＣＯＮ４１０の横に置かれる。

【0073】

ＢＥＰ３１０は、画面表示部４に対しての後段処理回路（Ｂａｃｋ Ｅｎｄ Ｐｒｏｃｅｓｓｏｒ）であり、画像データ伝送部３の機能を含む。

【0074】

Ｔ－ＣＯＮ４１０は、レーングループデータ受信部４１に含まれ、レーングループデータ出力部４１２が画面レーングループデータをパネルドライバ４２２に出力するタイミングを制御するタイミングコントローラである。

【0075】

伝送路５１０は、ＢＥＰ３１０とＴ－ＣＯＮ４１０とを接続するデジタル映像信号の伝送路であり、フラットケーブル５３－１、５３－２、５３－３、５３－４全てを含む。

【0076】

本実施形態においては、Ｔ－ＣＯＮ４１０の各レーングループデータ受信部４１から出力される画面レーングループデータについて各レーングループデータ間で同期がとれている。その理由は、画像データ伝送部３の各レーングループデータ出力部３１のセレクタ部３１２３において、画面レーングループデータごとにデジタル映像信号の出力タイミングを変更したからである。従って、各レーングループデータ受信部４１が出力する画面レーングループデータ間のタイミングのずれ（タイミングスキュー）はなく、表示の問題は発生しない。

【0077】

図７に示したように、薄型テレビなどパネル型テレビにおいては、デジタル映像信号を生成する映像信号生成基盤３３（ＢＥＰ３１０を含む）と受信したデジタル映像信号により画面パネル４２１の各画素素子を駆動（制御）するパネル表示制御基板４３（Ｔ－ＣＯＮ４１０を含む）とに分かれている。二つの回路基板間で伝送されるデジタル映像信号の受信タイミングに各画面レーングループ間でずれが生じると画面パネル４２１に所望の映像が表示できなくなる。画素数が４Ｋ程度の解像度の場合であれば、３ＧＨｚぐらいのクロックレートで１６レーンあれば一本のフラットケーブルで伝送できるので、タイミングスキューの変動範囲が大きくなることはならない。

【0078】

一方、８Ｋテレビなど大型高精細テレビに対応した単体の大型パネルの場合、パネルの素子一つ一つに信号を効率よく印加させるためには画面の分割（縦分割または横分割）をすることで可能となる。８Ｋテレビなどにおいて画面の分割をした場合、各分割された画面の映像信号データごとに、ＢＥＰ３１０から複数のフラットケーブルを用いて同時に伝送する。

【0079】

しかしながら、フラットケーブルのケーブル長にばらつきがあると、デジタル映像信号の受信タイミングがずれる問題（タイミングスキュー）が発生し、８Ｋテレビなど高速伝送時にはその問題は顕著となる。

【0080】

以上に示した本実施形態により、大型高精細テレビにおいて発生するケーブル長ばらつきによるタイミングスキューの問題が解決される。また、本実施形態により、異なるフラットケーブル間でケーブル長を合わせる必要がなくなり、テレビの構造設計及びケーブルの引き回しに関する自由度があがり、性能と製造コストを下げる設計が可能となる。なお、本実施例では１シンボルを８ビットとして説明したが、これを１０ｂｉｔ、１２ｂｉｔに拡張することが容易であることは言うまでもない。

【0081】

（第２の実施形態）
各画面レーングループ（例えばインターフェース部５－１、５－２、５－３、５－４）のフラットケーブルの長さが異なると、伝送遅延時間のみならずケーブルの特性が変わる。ケーブルの特性が変わると、ケーブルで伝送するデジタル映像信号の波形ひずみの状態が変わる。波形ひずみの状態はフラットケーブルの長さに依存する。波形ひずみが発生することによりデジタル映像信号の波形になまりが生じるため、デジタル映像信号の受信タイミングに影響が生じる。すなわち各画面レーングループデータが伝送されるフラットケーブル間のケーブル長の違いの差は、波形ひずみの状態の差に繋がり、伝送されるデジタル映像信号の伝送遅延時間にも差を発生させる。本実施形態においては、各画面レーングループに対する設定遅延量（ケーブル長）に応じて、Ｖｂｙｏｎｅのドライバにおけるプリエンファシスの程度を変えることでこの問題を解決する例について説明する。

【0082】

図９は、第２の実施形態に係る受信装置におけるデジタル映像信号の送受信例である。

【0083】

レーングループ映像信号出力部３３１－１、３３１－２、３３１－３、３３１－４は、各画面レーングループに対する図１のレーングループデータ信号出力部３１と同様の機能である。本図においては、図１のレーングループデータ信号出力部３１と異なり、レーングループデータ信号出力部３１内の１つのレーンデータに対する機能のみを示しているが、全てのレーンデータに対する機能を含む。レーングループ映像信号出力部３３１－１、３３１－２、３３１－３、３３１－４には、画像分割部２２から画像パネル領域ごとの画面レーングループデータがそれぞれ入力され、レーンごとのデジタル映像信号を出力する。なお、レーングループ映像信号出力部３３１－１、３３１－２、３３１－３、３３１－４は、同様の機能であるため、特に区別しない限りは、個々を示す意味でレーングループ映像信号出力部３３１と称する。

【0084】

遅延部３３１１－１、３３１１－２、３３１１－３、３３１１－４は、それぞれ入力されたレーンデータのデジタル映像信号の出力タイミングを制御して、パラレルデータとして出力する。なお、遅延部３３１１－１、３３１１－２、３３１１－３、３３１１－４は、同様の機能であるため、特に区別しない限りは、個々を示す意味で遅延部３３１１と称する。各遅延部３３１１は、図５におけるシフトレジスタ３１２２、セレクタ部３１２３と同様の機能を含む。

【0085】

Ｖｂｙ１ ｄｒｉｖｅｒ３３１２－１、３３１２－２、３３１２－３、３３１２－４は、それぞれ入力されたシリアルのレーンデータに対して、デジタル映像信号の出力の波形を必要に応じて補正し、出力する。デジタル映像信号の出力波形を補正する操作はプリエンファシスと称される。プリエンファシスは一般的な技術であり、具体的な方法については省略する。Ｖｂｙ１ ｄｒｉｖｅｒ３３１２－１、３３１２－２、３３１２－３、３３１２－４は、同様の機能であるため、特に区別しない限りは、個々を示す意味でＶｂｙ１ ｄｒｉｖｅｒ３３１２と称する。

【0086】

Ｖｂｙ１ ｄｒｉｖｅｒ３３１２は、例えば、図４のインターフェース部３１２６部に含まれる。なお、図９において、図４におけるパラレル―シリアル変換部３１２４、８Ｂ１０Ｂ変換部３１２５が示されていないが、図９においても同様の機能を含む。従ってＶｂｙ１ ｄｒｉｖｅｒ３３１２に入力されるデータは、８Ｂ１０Ｂ変換部３１２５に相当する機能が出力するシリアルデータである。

【0087】

フラットケーブル５３－１、５３－２、５３－３、５３－４は、それぞれ図１のインターフェース部５－１、５－２、５－３、５－４に対応し、Ｖｂｙ１ ｄｒｉｖｅｒ３３１２－１、３３１２－２、３３１２－３、３３１２－４が出力するデジタル映像信号をＶｂｙｏｎｅのプロトコルで伝送する伝送路であり、例えばフラットケーブルである。図においてはフラットケーブル５３－１、５３－２、５３－３、５３－４それぞれに１ペアの差動ライン（１本のシリアル伝送ライン）のみ示しているが、それぞれが図示せぬ複数のシリアル伝送ラインを備えている。本実施形態においては、フラットケーブル５３－１、５３－２、５３－３、５３－４それぞれが１６本の差動ライン（マルチレーン）を備えている。なお、フラットケーブル５３－１、５３－２、５３－３、５３－４は、同様の機能であるため、特に区別しない限りは、個々を示す意味でフラットケーブル５３と称する。

【0088】

出力信号５１－１、５１－２、５１－３、５１－４は、それぞれレーングループ映像信号出力部３３１－１、３３１－２、３３１－３、３３１－４が出力するデジタル信号波形の例を示している。なお、出力信号５１－１、５１－２、５１－３、５１－４は、同様の信号であるため、特に区別しない限りは、個々を示す意味で出力信号５１と称する。

【0089】

入力信号５２－１、５２－２、５２－３、５２－４は、それぞれレーングループ映像信号出力部３３１－１、３３１－２、３３１－３、３３１－４が出力するデジタル映像信号が、それぞれフラットケーブル５３－１、５３－２、５３－３、５３－４を介して、パネル表示制御基板４３に到達する直前の波形の例を示している。なお、入力信号５２－１、５２－２、５２－３、５２－４は、同様の信号であるため、特に区別しない限りは、個々を示す意味で入力信号５２と称する。

【0090】

パネル表示制御基板４３は、図７における説明と同様とする。

【0091】

図９は、フラットケーブル５３はケーブル長がそれぞれ異なっている場合の例を示す。接続される各フラットケーブル５３のケーブル長に応じて、各遅延部３３１１においてデジタル映像信号の出力タイミングに遅延を付加する。具体的には、フラットケーブル５３－１、５３－２、５３－３、５３－４の順にケーブル長が長くなるので、遅延部３３１１－１、３３１１－２、３３１１－３、３３１１－４の順で、デジタル映像信号の出力タイミングに付加する遅延量を大きくする。ここで、各フラットケーブル５３内の各シリアル伝送ラインには、長さの差は無視できるものとし、遅延部３３１１におけるセレクタ部３１２３への設定遅延量は同じ値とする。レーングループ映像信号出力部３３１ごとに決定した設定遅延量を各遅延部３３１１のセレクタ部３１２３に設定する。セレクタ部３１２３は、設定された設定遅延量に基づいてレーンデータを出力させるシフトレジスタ３１２２を決定する。

【0092】

次にデジタル映像信号の波形の劣化度合いが、デジタル映像信号の伝送される各フラットケーブル５３のケーブル長に依存することから、Ｖｂｙ１ ｄｒｉｖｅｒ３３１２においては、各Ｖｂｙ１ ｄｒｉｖｅｒ３３１２が接続されるフラットケーブル５３のケーブル長に応じて出力信号５１の波形を補正する。具体的には、Ｖｂｙ１ ｄｒｉｖｅｒ３３１２－１、３３１２－２、３３１２－３、３３１２－４は、図９に示されるように入力信号５２－１、５２－２、５２－３、５２－４の波形が同様になるように、出力信号５１－１、５１－２、５１－３、５１－４をそれぞれ補正する。図９の例においては、フラットケーブル５３－１、５３－２、５３－３、５３－４の順にケーブル長が長くなるので、Ｖｂｙ１ ｄｒｉｖｅｒ３３１２－１、３３１２－２、３３１２－３、３３１２－４の順で、波形の補正量を増加させる（プリエンファシスを大きくする）。

【0093】

Ｖｂｙ１ ｄｒｉｖｅｒ３３１２－１、３３１２－２、３３１２－３、３３１２－４ごとの波形の補正量は、例えば制御部６が決定し、制御部６が各Ｖｂｙ１ ｄｒｉｖｅｒ３３１２に設定することでもよい。波形の補正量をユーザが決定して、図示せぬユーザーインターフェースから制御部６に設定してもよい。また、制御部６が、各レーングループデータ信号出力部３１の入力映像信号データと出力映像信号データとを比較しながら、波形の補正量を決定し、各Ｖｂｙ１ ｄｒｉｖｅｒ３３１２に設定することでもよい。また、制御部６が、人工知能などによる学習を用いた方法を用いて、波形の補正量を決定し、各Ｖｂｙ１ ｄｒｉｖｅｒ３３１２に設定することでもよい。

【0094】

設定遅延量や波形の補正量の決定方法は、例えば、各レーングループデータ信号出力部３１が、それぞれの画面レーングループの遅延量が分かるようなデータを送信する機能を持ち、そのデータをもとに受信側の対応するレーングループデータ信号受信部４１が、データの受信タイミングを送信側に報告することで、送信側の制御部６は遅延量を把握して画面レーングループに対する遅延量およびまたは波形補正量の設定値を変更することができることを特徴とする。画面レーングループの遅延量が分かるようなデータとしては、シリアル伝送にて送信される頭出しのデータ（同期コードとも称する）を用いることができる。各画面レーングループごとに、同期コードを検出し検出時間差を測定することで、検出時間差に基づいた遅延量を設定遅延量として各レーングループデータ信号出力部３１のセレクタ部３１２３に設定する。

【0095】

以上の手順により、各画面レーングループの伝送路であるフラットケーブルの長さが異なる場合に、伝送遅延時間のみならずケーブルの特性のよる波形ひずみの状態が異なった場合においても、各フラットケーブルによって伝送されるデジタル映像信号のパネル表示基板４３における受信タイミングのずれをなくし、画面パネルに出力する画面レーングループデータの出力タイミングずれをなくすことができる。

【0096】

伝送するデジタル映像信号には、ケーブルの長さによるインダクタンス成分とキャパシタンス成分の影響を受けて波形のひずみが発生する。この歪は主に波形の立ち上がりのなまりとして現れるが、これを防ぐのが、プリエンファシスという技術であり、伝送前の信号の立ち上がりを強調する技術である。ただしこれを行うことでケーブル上の高周波成分が上がってしまい、システム全体のノイズが増える恐れがあるので不必要に上げないのが一般的である。従って全画面レーングループに同様のプリエンファシスをかけることは好ましくないと考えられる。本実施形態によれば、画面レーングループごとに伝送されるケーブル（フラットケーブル５３）の長さに応じたプリエンファシスを実施するために、高い周波数成分の絶対量を減らすことができ、システム全体のノイズの増加を抑える効果がある。

【0097】

以上述べた少なくとも１つの実施形態によれば、画面パネルにおける映像信号データの受信タイミングずれをなくすデジタル映像信号生成回路、システム、方法およびプログラムを提供することができる。

【0098】

本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。さらにまた、請求項の各構成要素において、構成要素を分割して表現した場合、或いは複数を合わせて表現した場合、或いはこれらを組み合わせて表現した場合であっても本発明の範疇である。また、複数の実施形態を組み合わせてもよく、この組み合わせで構成される実施例も発明の範疇である。

【0099】

また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合がある。ブロック図においては、結線されていないブロック間もしくは、結線されていても矢印が示されていない方向に対してもデータや信号のやり取りを行う場合もある。ブロック図に示される各機能や、フローチャート、シーケンスチャートに示す処理は、ハードウェア（ＩＣチップなど）、ソフトウェア（プログラムなど）、デジタル信号処理用演算チップ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ、ＤＳＰ）、またはこれらのハードウェアとソフトウェアの組み合わせによって実現してもよい。また請求項を制御ロジックとして表現した場合、コンピュータを実行させるインストラクションを含むプログラムとして表現した場合、及び前記インストラクションを記載したコンピュータ読み取り可能な記録媒体として表現した場合でも本発明の装置を適用したものである。また、使用している名称や用語についても限定されるものではなく、他の表現であっても実質的に同一内容、同趣旨であれば、本発明に含まれるものである。

【符号の説明】

【0100】

１…画像データ取得部、２…画像データ処理部、３…画像データ伝送部、４…画像表示部、５…インターフェース部、６…制御部、１１…チューナ部、１２…復調部、１３…映像信号処理部、２１…画像処理部、２２…画像分割部、３１…レーングループデータ信号出力部、３３…映像信号生成基板、４１…レーングループデータ受信部、４２…画面部、４３…パネル表示制御基板、４５…遅延量測定部、４６…通信部、４７…遅延量比較部、５１－１～５１－４…出力信号、５２－１～５２－４…入力信号、５３－１～５３－４…フラットケーブル、Ｌ１～Ｌ１６…画面パネル領域、３１０…ＢＥＰ、３１１…レーングループデータ分割部、３１２…レーンデータ信号出力部、３１２－１～３１１－ＮＬ…レーンデータ信号出力部、３３１、３３１－１～３３１－４…レーングループ映像信号出力部、４１０…Ｔ－ＣＯＮ、４１１…レーンデータ受信部、４１１－１～４１１－ＮＬ…レーンデータ受信部、４１２…レーングループデータ出力部、４２１…画像パネル部、４２１－１～４２１－４…画面パネル領域、４２２…パネルドライバ、５１０…伝送路、３１２１…シンボルデータ出力部、３１２２…シフトレジスタ、３１２３…セレクタ部、３１２４…パラレル－シリアル変換部、３１２５…８Ｂ１０Ｂ変換部、３１２６…インターフェース部、３３１１－１～３３１１－４…遅延部、３３１２－１～３３１２－４…Ｖｂｙ１ ｄｒｉｖｅｒ、４２１１－１～４２１１－４…走査経路、４２１２－１～４２１２－４…ピクセル。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】