ホーム > 特許ランキング > 株式会社テックイデア
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-08-16
(45)【発行日】2023-08-24
(54)【発明の名称】イメージセンサ
(51)【国際特許分類】
H03M 1/78 20060101AFI20230817BHJP
H04N 25/78 20230101ALI20230817BHJP
H03M 1/10 20060101ALI20230817BHJP
H03M 1/56 20060101ALI20230817BHJP
H03M 1/68 20060101ALI20230817BHJP
【ＦＩ】
H03M1/78
H04N25/78
H03M1/10 B
H03M1/56
H03M1/68
【請求項の数】
7
(21)【出願番号】P 2019175854
(22)【出願日】2019-09-26
(65)【公開番号】P2021052363
(43)【公開日】2021-04-01
【審査請求日】2022-06-20
(73)【特許権者】
【識別番号】516205214
【氏名又は名称】株式会社テックイデア
(74)【代理人】
【識別番号】110003753
【氏名又は名称】弁理士法人シエル国際特許事務所
(74)【代理人】
【識別番号】100173646
【弁理士】
【氏名又は名称】大森 桂子
(72)【発明者】
【氏名】松澤 昭
(72)【発明者】
【氏名】余 力瀾
【審査官】渡井 高広
(56)【参考文献】
【文献】特開２００９－０３３３０５（ＪＰ，Ａ）
【文献】特開２００２－１９０７３７（ＪＰ，Ａ）
【文献】特開平０９－１２１１５９（ＪＰ，Ａ）
【文献】特開２００１－１２７６３４（ＪＰ，Ａ）
【文献】特開平０３－２３８９２７（ＪＰ，Ａ）
【文献】国際公開第２０１５／０７９５９７（ＷＯ，Ａ１）
【文献】特開２０１３－０８５１０４（ＪＰ，Ａ）
【文献】特開２０１３－２２９８５３（ＪＰ，Ａ）
【文献】特開２０１１－０４１２０５（ＪＰ，Ａ）
【文献】特開２０１８－０１４６８９（ＪＰ，Ａ）
【文献】特開２００５－０６５１６６（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１８／０１２３５７２（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０１５／０１０３２２０（ＵＳ，Ａ１）
【文献】特開２０１７－１５８０６１（ＪＰ，Ａ）
【文献】特開２０１１－２５９４０７（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０３Ｍ １／７８
Ｈ０４Ｎ ２５／７８
Ｈ０３Ｍ １／１０
Ｈ０３Ｍ １／５６
Ｈ０３Ｍ １／６８
(57)【特許請求の範囲】
【請求項1】
自然界に存在する物理量を検出して電気信号に変換するセンサ素子を備える複数の画素が行方向及び列方向に２次元配置された画素部と、ＣＭＯＳインバータの出力端に抵抗が接続された複数の単位回路が並列接続され、ランプ波を生成する抵抗型デジタル－アナログ変換器と、
複数の積分型アナログ－デジタル変換器を備え、前記画素からの信号を前記ランプ波と比較してデジタル信号に変換するアナログ－デジタル変換部と
を有し、
前記ランプ波の電圧の時間変化率が変化するときに、前記抵抗型デジタル－アナログ変換器に対して前記電圧の時間変化率に比例するオフセット値が入力されるイメージセンサ。
【請求項2】
前記オフセット値は、前記電圧の時間変化率と応答時定数の積に相当する値である請求項１に記載のイメージセンサ。
【請求項3】
前記抵抗型デジタル－アナログ変換器は、抵抗の一端がＣＭＯＳインバータの出力端に接続され、抵抗の他端が出力端に接続された単位回路が、上位ビットの数分並列接続された上位ビット変換部と、
抵抗の一端がＣＭＯＳインバータの出力端に接続され、抵抗の他端が端子間の抵抗に接続された単位回路が下位ビットの数分並列接続された下位ビット変換部
を備える請求項１又は２に記載のイメージセンサ。
【請求項4】
前記単位回路のＣＭＯＳインバータは、チャネル長が９０ｎｍ以下のトランジスタを備える請求項１～３のいずれか１項に記載のイメージセンサ。
【請求項5】
前記抵抗型デジタル－アナログ変換器は、前記アナログ－デジタル変換部にランプ波を供給する信号線の両端に設けられている請求項１～４のいずれか１項に記載のイメージセンサ。
【請求項6】
前記ランプ波の電圧の時間変化率は時刻と共に複数回変化し、前記時間変化率の変化に比例して前記オフセット値も変化させる請求項１～５のいずれか１項に記載のイメージセンサ。
【請求項7】
前記オフセット値は、第１基準電圧と、前記第１基準電圧とは異なる第２基準電圧と、前記ランプ波の電圧が前記第１基準電圧となる第１の時刻と、前記ランプ波の電圧が前記第２基準電圧となる第２の時刻に基づき算出される請求項１～５のいずれか１項に記載のイメージセンサ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、イメージセンサに関する。
【背景技術】
【0002】
従来、代表的なイメージセンサとしてＣＭＯＳ（Complementary Metal Oxide Semiconductor：相補性金属酸化膜半導体）イメージセンサがある。図１５は従来のＣＭＯＳイメージセンサの構成を示すブロック図である。図１５に示すように、従来のＣＭＯＳイメージセンサ１００は、画素部１０１に画素１０１ａが水平方向及び垂直方向に２次元的に配置されており、垂直制御回路１０２がロウアクセス線１０３のうちの１本を”Ｈ”にすることにより、任意の行の画素１０１ａを選択する。
【0003】
そして、選択された行の画素１０１ａは、一斉に画素の明るさに応じた電圧を出力する。この電圧は、画素信号線１０４を介して、複数の積分型アナログ・デジタル変換器（以下、アナログ・デジタル変換をＡ／Ｄ変換といい、図においてはＡ／Ｄ変換器をＡＤＣと示す。）を備えるＡ／Ｄ変換部１０５の各積分型Ａ／Ｄ変換器に入力される。そして、Ａ／Ｄ変換部１０５においてデジタル信号に変換され、水平制御回路１０６を経て出力端子から出力される。
【0004】
通常、Ａ／Ｄ変換は、電流型デジタル・アナログ変換器（以下、デジタル・アナログ変換をＤ／Ａ変換といい、図においてはＤ／Ａ変換器をＤＡＣと示す。）で発生させたランプ波とカウンタを用いてクロックの回数を計測する積分型Ａ／Ｄ変換器でなされる。図１６はＣＭＯＳイメージセンサに用いられる積分型Ａ／Ｄ変換器の基本構成を示す回路図であり、図１７はＡ／Ｄ変換器に入力されるランプ波の波形を示す図である。
【0005】
図１６に示すように、積分型Ａ／Ｄ変換器によりＡ／Ｄ変換を行う場合、先ず、比較器１１１の入出力間のスイッチＳを閉じる。このとき、入力電圧Ｖｉｎには基準の電圧Ｖｉｎ＿０を印加する。通常は、画素１０１ａ内のソースフォロワのゲートに画素側の基準電圧を加え、ソースの電圧をＶｉｎ＿０とすることが多い。その際、参照電圧Ｖｒｅｆには、Ｄ／Ａ変換器の基準出力電圧を与える。このような状態でスイッチＳを開き、入力電圧Ｖｉｎに明るさを反映した画素１０１ａからの信号を入力する。
【0006】
次に、図１７に示すように、Ｄ／Ａ変換器を制御して下降するランプ波を発生させる。カウンタ１１２では、最初にリセットされてからクロック信号が印加されて、クロック数のカウントが開始される。そして、入力基準電圧と入力電圧Ｖｉｎの差分と、Ｄ／Ａ変換器の基準電圧と参照電圧Ｖｒｅｆの差分信号が一致したところで比較器１１１の出力が反転してカウンタ１１２が停止し、この時のカウント値がＡ／Ｄ変換値として出力される。ただし、微弱信号に対する変換精度を確保するため、参照電圧ＶｒｅｆはＤ／Ａ変換器の基準電圧からＶｏｆｆだけ一旦上昇したところから下降することが多い。変換時間Ｔｃからオフセット時間Ｔｏｆｆを引いた時間は、入力電圧Ｖｉｎに比例するので、変換時間Ｔｃを用いて入力電圧ＶｉｎのＡ／Ｄ変換値を得ることができる。
【0007】
ところで、イメージセンサに用いられる積分型Ａ／Ｄ変換器はランプ波を必要とするが、このランプ波はＤ／Ａ変換器で形成されることが多い（例えば、特許文献１～３及び非特許文献１参照）。図１８は従来のＣＭＯＳイメージセンサに用いられる電流型Ｄ／Ａ変換器の構成を示す回路図である。図１８に示すように、従来の代表的な電流型Ｄ／Ａ変換器には、複数の単位電流源１２２が設けられている。
【0008】
この電流型Ｄ／Ａ変換器では、デコーダ１２１によりデコードされた入力信号によって制御されたスイッチ１２３を用いて、電流が流れる方向を負荷抵抗１２４側又は電源１２５側のいずれかに切り替えることにより、負荷抵抗１２４を流れる電流値を制御し、負荷抵抗１２４に電圧を発生させる。そして、負荷抵抗１２４を流れる電流を経時的に順次増加させることにより、出力としてランプ波を得ることができる。
【先行技術文献】
【特許文献】
【0009】
【文献】国際公開第２０１３／１２２２２１号
【文献】特開２０１３－２３９９５１号公報
【文献】特開２０１８－１４８５４１号公報
【非特許文献】
【0010】
【文献】S. Yoshihara, et al.、“A 1/1.8-inch 6.4 MPixel 60 frames/s CMOS Image Sensor With Seamless Mode Change”、IEEE Journal of Solid-State Circuits、２００６年１２月、Vol.41、No.12、pp.2998-3006
【発明の概要】
【発明が解決しようとする課題】
【0011】
しかしながら、前述した従来の電流型Ｄ／Ａ変換器には、以下に示す課題がある。第１の課題は、消費電力である。図１９は電流型Ｄ／Ａ変換器の単位電流源の構成を示す回路図である。図１９に示すように、電流型Ｄ／Ａ変換器の単位電流源には、電流値を決定するトランジスタＭ１、定電流性を増して直線性を向上させるためのカスコードトランジスタＭ２、電流パスを切り替えるスイッチの働きをするトランジスタＭ３，Ｍ４が設けられている。
【0012】
ＣＯＭＳイメージセンサの場合、出力電圧Ｖｏｕｔの電圧振幅Ｖｓは、最大１．２Ｖ程度である。トランジスタＭ１，Ｍ２は飽和領域で動作する必要があることから、ドレイン・ソース間電圧ＶＤＳ１，ＶＤＳ２は、最低でも０．３Ｖは必要である。従って、電源電圧ＶＤＤは、１．８Ｖは必要ということになる。ここで、負荷抵抗をＲＬとすると、Ｄ／Ａ変換器に流れる電流ＩＤＡＣは、下記数式１で表される。
【0013】
【数1】
【0014】
また、Ｄ／Ａ変換器の消費電力ＰＤＡＣは、下記数式２で表される。
【0015】
【数2】
【0016】
近年、画素数の増加や要求フレーム数の増加により負荷容量は増加しているが、一定の応答時定数を確保するためには負荷抵抗ＲＬを下げる必要がある。このため、Ｄ／Ａ変換器の消費電力は増加する傾向にあり、消費電力の低減が大きな課題となっている。また、イメージセンサは温度に敏感であり、動作温度が上がると暗電流が著しく増加するため、画質の観点からも消費電力は極力抑えたいという要望が強くなっている。
【0017】
第２の課題は、応答速度である。Ｄ／Ａ変換器の時間応答特性が不十分であると、イメージセンサの動作の高速化の妨げになる。図２０は微小な電圧区間を多数回スイープした場合のランプ波の波形を示す図である。近年、図２０に示すような５０ｍＶ程度の微小な電圧区間を複数回スイープしてＡ／Ｄ変換を行い、得られた変換値の平均を取ることで変換ノイズを低減させる方法が提案されている。しかしながら、この方法は、Ｄ／Ａ変換器の時間応答特性が不十分なため、一定時間にＡ／Ｄ変換を多数回行うことが困難である。
【0018】
図２１はＤ／Ａ変換器を用いて形成したランプ波の理想の波形と実際の波形を示す図である。図２１に示すように、従来のＤ／Ａ変換器では、５０ｎｓで５０ｍＶのランプ波を発生させても、波形歪が生じ、４０ｎｓで４０ｍＶの領域しか直線性が確保できない。このため、従来のＤ／Ａ変換器では、よりマージンをとったランプ波を発生させる必要があり高速動作の妨げとなる。
【0019】
そこで、本発明は、低消費電力で、高速かつ高精度で動作するイメージセンサを提供することを目的とする。
【課題を解決するための手段】
【0020】
本発明者は、前述した課題を解決するため、イメージセンサにおいてランプ波を発生させるデジタル－アナログ変換器について検討を行い、インバータの出力端に接続された抵抗を並列に接続した抵抗型デジタル－アナログ変換器は、従来の電流源を用いた電流型デジタル－アナログ変換器に比べて本質的に低消費電力であることを見出し、本発明に至った。
【0021】
即ち、本発明に係るイメージセンサは、自然界に存在する物理量を検出して電気信号に変換するセンサ素子を備える複数の画素が行方向及び列方向に２次元配置された画素部と、ＣＭＯＳインバータの出力端に抵抗が接続された複数の単位回路が並列接続され、ランプ波を生成する抵抗型デジタル－アナログ変換器と、複数の積分型アナログ－デジタル変換器を備え、前記画素からの信号を前記ランプ波と比較してデジタル信号に変換するアナログ－デジタル変換部とを有する。
前記抵抗型デジタル－アナログ変換器は、抵抗の一端がＣＭＯＳインバータの出力端に接続され、抵抗の他端が出力端に接続された単位回路が、上位ビットの数分並列接続された上位ビット変換部と、抵抗の一端がＣＭＯＳインバータの出力端に接続され、抵抗の他端が端子間の抵抗に接続された単位回路が下位ビットの数分並列接続された下位ビット変換部を備えていてもよい。
前記単位回路のＣＭＯＳインバータのトランジスタは、チャネル長を９０ｎｍ以下とすることができる。
前記抵抗型デジタル－アナログ変換器は、前記アナログ－デジタル変換部にランプ波を供給する信号線の両端に設けてもよい。
前記抵抗型デジタル－アナログ変換器は、抵抗の一端がＣＭＯＳインバータの出力端に接続され、抵抗の他端が出力端に接続された単位回路が、上位ビットの数分並列接続された上位ビット変換部と、抵抗の一端がＣＭＯＳインバータの出力端に接続され、抵抗の他端が端子間の抵抗に接続された単位回路が下位ビットの数分並列接続された下位ビット変換部を備えていてもよい。
前記単位回路のＣＭＯＳインバータのトランジスタは、チャネル長を９０ｎｍ以下とすることができる。
前記抵抗型デジタル－アナログ変換器は、前記アナログ－デジタル変換部にランプ波を供給する信号線の両端に設けてもよい。
【0022】
また、本発明者は、デジタル－アナログ変換器によるランプ波発生時の時間応答を解析し、オフセット電圧の制御により波形歪が生じないランプ波の発生方法を見出した。
即ち、本発明のイメージセンサは、前記ランプ波の電圧の時間変化率が変化するときに、前記抵抗型デジタル－アナログ変換器に対して前記電圧の時間変化率に比例するオフセット値が入力される。
前記オフセット値は、例えば前記電圧の時間変化率と応答時定数の積に相当する値とすることができる。
前記ランプ波の電圧の時間変化率が時刻と共に複数回変化する場合、前記時間変化率に比例して前記オフセット値を変化させてもよい。
また、第１基準電圧と、前記第１基準電圧とは異なる第２基準電圧と、前記ランプ波の電圧が前記第１基準電圧となる第１の時刻と、前記ランプ波の電圧が前記第２基準電圧となる第２の時刻に基づいて前記オフセット値を算出してもよい。
即ち、本発明のイメージセンサは、前記ランプ波の電圧の時間変化率が変化するときに、前記抵抗型デジタル－アナログ変換器に対して前記電圧の時間変化率に比例するオフセット値が入力される。
前記オフセット値は、例えば前記電圧の時間変化率と応答時定数の積に相当する値とすることができる。
前記ランプ波の電圧の時間変化率が時刻と共に複数回変化する場合、前記時間変化率に比例して前記オフセット値を変化させてもよい。
また、第１基準電圧と、前記第１基準電圧とは異なる第２基準電圧と、前記ランプ波の電圧が前記第１基準電圧となる第１の時刻と、前記ランプ波の電圧が前記第２基準電圧となる第２の時刻に基づいて前記オフセット値を算出してもよい。
【発明の効果】
【0023】
本発明によれば、抵抗型デジタル－アナログ変換器を用いてランプ波を生成しているため、出力抵抗が同一の電流型Ｄ／Ａ変換器に比べて平均消費電力を大幅に低減でき、低消費電力で、高速かつ高精度で動作するイメージセンサを実現することができる。
【図面の簡単な説明】
【0024】
【図1】本発明の第１の実施形態に係るイメージセンサの構成を示すブロック図である。
【図5】Ｄ／Ａ変換器の出力電圧に対する電流型Ｄ／Ａ変換器の消費電流と、抵抗型Ｄ／Ａ変換器の消費電流及び平均消費電流を示すグラフ図である。
【図6】ランプ波を発生させるＤ／Ａ変換器と負荷となる分布ＲＣ回路を示す回路図である。
【図7】本発明の第１実施形態のイメージセンサにおける分布ＲＣ回路とそれを両側から駆動するＤ／Ａ変換器を示す回路図である。
【図8】負荷を考慮したＤ／Ａ変換器の等価回路を示す回路図である。
【図9】本発明の第２の実施形態に係るイメージセンサの抵抗型Ｄ／Ａ変換器の構成を示すブロック図である。
【図11】時間変化率が２回変化するときに補正値を加えない場合の抵抗型Ｄ／Ａ変換器の出力電圧ＶＤＡＣと、容量を有する負荷回路の電圧Ｖｏｕｔを示す波形図である。
【図12】ランプ波の時間変化率が時刻と共に複数回変化し、それに応じてランプ波の電圧の時間変化率が変化するときにオフセット値を変化させたときのＤ／Ａ変換器の出力電圧と容量を有する負荷回路の電圧を示す波形図である。
【図13】キャリブレーション回路の構成を示す図である。
【図15】従来のＣＭＯＳイメージセンサの構成を示すブロック図である。
【図16】ＣＭＯＳイメージセンサに用いられる積分型Ａ／Ｄ変換器の基本構成を示す回路図である。
【図17】積分型Ａ／Ｄ変換器に入力されるランプ波の波形を示す図である。
【図18】従来のＣＭＯＳイメージセンサに用いられる電流型Ｄ／Ａ変換器を示す回路図である。
【図19】電流型Ｄ／Ａ変換器の単位電流源の構成を示す回路図である。
【図20】微小な電圧区間を多数回スイープした場合のランプ波の波形を示す図である。
【図21】Ｄ／Ａ変換器を用いたランプ波の理想の波形と実際の波形を示す図である。
【発明を実施するための形態】
【0025】
以下、本発明を実施するための形態について、添付の図面を参照して詳細に説明する。なお、本発明は、以下に説明する実施形態に限定されるものではない。
【0026】
（第１の実施形態）
先ず、本発明の第１の実施形態に係るイメージセンサについて説明する。図１は本実施形態のイメージセンサの構成を示すブロック図である。図１に示すように、本実施形態のイメージセンサ１０には、複数の画素１ａを備える画素部１、画素信号をデジタル信号に変換するＡ／Ｄ変換部５、Ａ／Ｄ変換部５に参照電圧となるランプ波を供給する抵抗型Ｄ／Ａ変換器８などが設けられている。即ち、本実施形態のイメージセンサ１０は、Ａ／Ｄ変換部５に供給されるランプ波を生成するＤ／Ａ変換器に、電流型Ｄ／Ａ変換器ではなく、抵抗型Ｄ／Ａ変換器８を用いている。
先ず、本発明の第１の実施形態に係るイメージセンサについて説明する。図１は本実施形態のイメージセンサの構成を示すブロック図である。図１に示すように、本実施形態のイメージセンサ１０には、複数の画素１ａを備える画素部１、画素信号をデジタル信号に変換するＡ／Ｄ変換部５、Ａ／Ｄ変換部５に参照電圧となるランプ波を供給する抵抗型Ｄ／Ａ変換器８などが設けられている。即ち、本実施形態のイメージセンサ１０は、Ａ／Ｄ変換部５に供給されるランプ波を生成するＤ／Ａ変換器に、電流型Ｄ／Ａ変換器ではなく、抵抗型Ｄ／Ａ変換器８を用いている。
【0027】
また、本実施形態のイメージセンサ１０には、例えば図１５に示すＣＭＯＳイメージセンサと同様に、画素１ａに接続されたロウアクセス線３を制御する垂直制御回路２、画素１ａに接続され画素信号をＡ／Ｄ変換部５に送る画素信号線４、Ａ／Ｄ変換部５で生成したデジタル信号の出力を制御する水平制御回路６、全体制御回路７及びクロック回路９などが設けられていてもよい。
【0028】
［画素部１］
画素部１には、複数の画素１ａが行方向及び列方向に２次元配置されている。画素部１の各画素１ａは、それぞれ自然界に存在する物理量を検出して電気信号に変換するセンサ素子を備える。ここで、自然界に存在する物理量とは、可視光、赤外光、紫外線、Ｘ線、電磁波、電界、磁界、温度、圧力などをいう。
画素部１には、複数の画素１ａが行方向及び列方向に２次元配置されている。画素部１の各画素１ａは、それぞれ自然界に存在する物理量を検出して電気信号に変換するセンサ素子を備える。ここで、自然界に存在する物理量とは、可視光、赤外光、紫外線、Ｘ線、電磁波、電界、磁界、温度、圧力などをいう。
【0029】
［Ａ／Ｄ変換部５］
Ａ／Ｄ変換部５は、抵抗型Ｄ／Ａ変換器８からのランプ波と比較することで、画素部１の各画素１ａからの画素信号をデジタル信号に変換するものであり、複数の積分型Ａ／Ｄ変換器５ａで構成されている。
Ａ／Ｄ変換部５は、抵抗型Ｄ／Ａ変換器８からのランプ波と比較することで、画素部１の各画素１ａからの画素信号をデジタル信号に変換するものであり、複数の積分型Ａ／Ｄ変換器５ａで構成されている。
【0030】
［抵抗型Ｄ／Ａ変換器８］
図２Ａは図１に示す抵抗型Ｄ／Ａ変換器８の構成例を示す回路図であり、図２Ｂはそのインバータ８１を示す回路図である。図２Ａに示す抵抗型Ｄ／Ａ変換器８では、インバータ８１の出力端に抵抗を接続した単位回路が並列に接続されている。また、抵抗型Ｄ／Ａ変換器８のインバータ８１の電源は、参照電圧ＶＲＥＦを用いているものとする。この抵抗型Ｄ／Ａ変換器８では、デコーダ回路８２に入力信号が入力され、デコードされた信号が各インバータ８１に入力される。
図２Ａは図１に示す抵抗型Ｄ／Ａ変換器８の構成例を示す回路図であり、図２Ｂはそのインバータ８１を示す回路図である。図２Ａに示す抵抗型Ｄ／Ａ変換器８では、インバータ８１の出力端に抵抗を接続した単位回路が並列に接続されている。また、抵抗型Ｄ／Ａ変換器８のインバータ８１の電源は、参照電圧ＶＲＥＦを用いているものとする。この抵抗型Ｄ／Ａ変換器８では、デコーダ回路８２に入力信号が入力され、デコードされた信号が各インバータ８１に入力される。
【0031】
抵抗型Ｄ／Ａ変換器８は、例えば上位２ビットがサーモメータコードを用いたセグメント型Ｄ／Ａ変換器で、下位２ビットがＲ－２Ｒ抵抗ラダーを用いたバイナリ型Ｄ／Ａ変換器で構成されており、４ビットのＤ／Ａ変換器として動作する。上位ビット変換部を構成するセグメント型Ｄ／Ａ変換器は、抵抗の他端が出力端に接続された単位回路が、上位ビットの数分並列接続されている。
【0032】
一方、下位ビットの変換を行う下位ビット変換部は、Ｒ－２Ｒ抵抗ラダーを用いたバイナリ型Ｄ／Ａ変換器で構成することができる。バイナリ型Ｄ／Ａ変換器は、抵抗の一端がＣＭＯＳインバータの出力端に接続され、抵抗の他端が端子間に設けられた抵抗に接続された単位回路が、下位ビット数分並列接続されている。この場合、抵抗値を図２Ａに示す比率とすることで、正確な出力電圧が得られる。上位ビットと下位ビットのビット配分は、用途や仕様に応じて適宜設定することができるが、精度と面積の観点から、両者をほぼ等しいビット数とすることが好ましい。
【0033】
インバータ８１としては、例えば図２Ｂに示すＮＭＯＳとＰＭＯＳを備えるＣＭＯＳインバータを用いることができる。従来の電流型Ｄ／Ａ変換器に用いられるトランジスタは、内部ロジックに用いられる微細なゲートを用いたコアトランジスタではなく、最低１．８Ｖの耐圧が必要なため、３．３Ｖ程度の耐圧のＩ／Ｏトランジスタが用いられている。このため、電流型Ｄ／Ａ変換器は、面積が大きいだけでなく、容量も大きいため高速動作が困難で消費電力も大きい。
【0034】
これに対して、本実施形態のイメージセンサ１０で用いる抵抗型Ｄ／Ａ変換器８は、トランジスタの耐圧が１．０～１．２Ｖ程度で良いため、例えばチャネル長９０ｎｍ以下のようにチャネル長を最小にすることが可能な微細なコアトランジスタを用いることができる。このように、抵抗型Ｄ／Ａ変換器では、小さなトランジスタを用いても十分低いオン抵抗を得ることができるので、良好なＤ／Ａ変換器の直線性が実現できる。その結果、抵抗型Ｄ／Ａ変換器を用いることで、Ｄ／Ａ変換器の専有面積や消費電力を低減すると共に、処理を高速化することが可能となる。更に、Ｄ／Ａ変換器をこのような構成にすることで、従来の電流型Ｄ／Ａ変換器に比べて大幅な消費電力の削減を図ることが可能になる。
【0035】
図３は抵抗型Ｄ／Ａ変換器８の消費電流及び消費電力を求めるための回路図であり、図４は抵抗型Ｄ／Ａ変換器８の出力端から見た等価回路を表す回路図である。図３に示すように、抵抗型Ｄ／Ａ変換器８は、出力端に対して参照電圧ＶＲＥＦ側のコンダクタンスをＧｘ、設置側のコンダクタンスをＧ（１－ｘ）と表わすことができる。このとき、出力抵抗ＲＬは、下記数式３で表され、一定となる。
【0036】
【数3】
【0037】
また、出力電圧Ｖｏｕｔは、下記数式４で表され、ｘに比例する。
【0038】
【数4】
【0039】
従って、図４に示すように、出力抵抗ＲＬが一定のまま出力電圧Ｖｏｕｔを変化させることができる。また、電圧源を流れる電流Ｉは下記数式５で表される。
【0040】
【数5】
【0041】
従って、消費電力ＰＤは、下記数式６で表される。
【0042】
【数6】
【0043】
その結果、抵抗型Ｄ／Ａ変換器８に流れる電流はｘ＝０．５で最大となり、その最大電流は上記数式１に示した電流型Ｄ／Ａ変換器の１／４となる。イメージセンサに用いるＤ／Ａ変換器は、０から参照電圧ＶＲＥＦ間のランプ波を発生させるので、平均電流ＩＡＶＥは、下記数式７により求められる。
【0044】
【数7】
【0045】
従って、本質的にランプ波を発生させる抵抗型Ｄ／Ａ変換器の消費電流は、電流型Ｄ／Ａ変換器の１／６と小さい。更に、電流型Ｄ／Ａ変換器の場合の電源電圧ＶＤＤはＶＲＥＦよりも０．６Ｖ程度高くなるので、参照電圧ＶＲＥＦを１．２Ｖ、電源電圧ＶＤＤを１．８Ｖとすると、消費電力比率は下記数式８で算出される。
【0046】
【数8】
【0047】
図５はＤ／Ａ変換器の出力電圧に対する電流型Ｄ／Ａ変換器の消費電流と、抵抗型Ｄ／Ａ変換器の消費電流及び平均消費電流を示すグラフ図である。図５及び数式８に示すように、抵抗型Ｄ／Ａ変換器を用いると、同一の出力抵抗であっても、電流型Ｄ／Ａ変換器に対して１／９の消費電力にすることができる。
【0048】
ＣＭＯＳイメージセンサにおいては、暗いシーンの撮像を高品質にするために、図２０に示すように０～５０ｍＶ程度の信号のみを変換し、場合によってはノイズの低減のために複数回のランプ波の掃引を行い、多数回変換してその平均値を取ることが行われることもある。この場合、その振幅をフルスケールのβ倍とすると，抵抗型Ｄ／Ａ変換器の消費電流は、下記数式９で表される。
【0049】
【数9】
【0050】
上記数式９において、例えばβを０．０５とすると、β／２は０．０２５となり、平均電流は上記数式７に示したフルスケールを掃引したときの電流に比べて０．１５倍となり、きわめて小さな消費電流になる。
【0051】
一方、電流型Ｄ／Ａ変換器の場合は、掃引レベルによらず電流は一定のため、このような消費電流の低減はできない。従って、抵抗型Ｄ／Ａ変換器をＣＭＯＳイメージセンサに用いることは消費電力の低減において極めて有益である。場合によっては、フルスケールの掃引を行うＤ／Ａ変換器の他に図２０に示した部分的な電圧の掃引を行うＤ／Ａ変換器を設ける場合もあるが、そのようなＤ／Ａ変換器を設けたとしても抵抗型Ｄ／Ａ変換器を用いることにより、消費電力の増大を極めて効果的に抑制できる。
【0052】
図１５に示すように、ＣＭＯＳイメージセンサにおいては、Ｄ／Ａ変換器の出力は空間的に分布した多数の比較器に供給されている。図６はランプ波を発生させるＤ／Ａ変換器と負荷となる分布ＲＣ回路を示す回路図である。負荷回路は、正確には図６に示すように抵抗と容量が分布しているＲＣ分布定数回路になる。このため、Ｄ／Ａ変換器の駆動端と開放端では信号が遅延し、振幅の減少が発生する。ここで、単位長さあたりの抵抗をＲｕ、容量をＣｕ、長さをＬとすると、ＲＣ分布定数回路の基準時定数τは、下記数式１０で表される。
【0053】
【数10】
【0054】
この基準時定数τが長いほど影響が大きい。図７は本実施形態のイメージセンサにおける分布ＲＣ回路とそれを両側から駆動するＤ／Ａ変換器を示す回路図である。本実施形態のイメージセンサ１０においては、図７に示すように比較器へのランプ波の供給を両側から行ってもよい。これにより、各Ｄ／Ａ変換器に対するＲＣ分布定数回路の長さＬが等価的に１／２になるため、時定数は１／４に短縮され、その影響を低減することができる。その結果、より高精度なＡ／Ｄ変換や高速なＡ／Ｄ変換を実現することができる。また、各Ｄ／Ａ変換器の負荷容量は、等価的に１／２になり、出力抵抗は２倍でも良いため、全体の消費電力の増加はほとんど生じない。
【0055】
以上詳述したように、本実施形態のイメージセンサは、ＣＭＯＳインバータの出力端に抵抗を接続した単位回路を並列に接続してランプ波を発生させる抵抗型Ｄ／Ａ変換器と、画素からの信号とランプ波を比較してデジタル値に変換する複数のＡ／Ｄ変換器で構成されるＡ／Ｄ変換部を備えているため、従来のＣＭＯＳイメージセンサに比べて、消費電力を大幅に低減できる。
【0056】
（第２の実施形態）
次に、本発明の第２の実施形態に係るイメージセンサについて説明する。図８は負荷を考慮したＤ／Ａ変換器の等価回路を示す回路図である。ＣＭＯＳイメージセンサに設けられるＤ／Ａ変換器の課題の１つは、高速なランプ波の発生である。図２１に示すようにＤ／Ａ変換器では、波形の歪によって有効に使用できる時間範囲が限られるため、高速変換が困難になる。その原因は、図８に示すように回路に容量ＣＬが存在することによる。このような回路にランプ波を入力したときの応答は、下記数式１１で表される。
次に、本発明の第２の実施形態に係るイメージセンサについて説明する。図８は負荷を考慮したＤ／Ａ変換器の等価回路を示す回路図である。ＣＭＯＳイメージセンサに設けられるＤ／Ａ変換器の課題の１つは、高速なランプ波の発生である。図２１に示すようにＤ／Ａ変換器では、波形の歪によって有効に使用できる時間範囲が限られるため、高速変換が困難になる。その原因は、図８に示すように回路に容量ＣＬが存在することによる。このような回路にランプ波を入力したときの応答は、下記数式１１で表される。
【0057】
【数11】
【0058】
また、上記数式１１で表される波形を入力とする負荷回路における電圧Ｖｏｕｔをラプラス変換すると、下記数式１２となる。
【0059】
【数12】
【0060】
そして、上記数式１２にラプラス逆変換をかけて時間応答を求めると、下記数式１３となる。
【0061】
【数13】
【0062】
上記数式１３においては、第１項が理想のランプ波を表し、第２項が電圧エラーを表している。この電圧エラーはステップ波の応答を表しているので、オフセット電圧Ｖｏｆｆは下記数式１４で表される。
【0063】
【数14】
【0064】
これにより、Ｄ／Ａ変換器の出力電圧が変化するときに上記数式１４で表されるオフセット電圧Ｖｏｆｆを加えると、出力電圧の変化をキャンセルできることがわかる。図９は本実施形態のイメージセンサにおける抵抗型Ｄ／Ａ変換器の構成を示すブロック図である。そこで、本実施形態のイメージセンサでは、Ｄ／Ａ変換器においてランプ波を生成する際に、設定された初期値に対してクロックの加算又は減算を行うのではなく、図９に示すように、上記数式１４で表されるオフセット電圧Ｖｏｆｆに相当する補正値（オフセット値）を加えてからクロックの加算又は減算を行う。これにより、高速なランプ波の発生の問題を解決することができる。
【0065】
図１０は図９に示す抵抗型Ｄ／Ａ変換器２８において、ランプ波の電圧の時間変化率が変化するときに一定量のオフセット値を与えた時の出力電圧ＶＤＡＣと容量を有する負荷回路の電圧Ｖｏｕｔを示す波形図である。図１０に示すように、電圧の時間変化率が変化するときにオフセット電圧Ｖｏｆｆに相当する補正値を加えることで、正確なランプ波を発生できることが分かる。
【0066】
また、ランプ波の時間変化率が時刻と共に複数回変化する場合でも、それに応じてオフセット値を変化させることで正確なランプ波を発生させることができる。図１１は時間変化率が２回変化するときに補正値を加えない場合の抵抗型Ｄ／Ａ変換器の出力電圧ＶＤＡＣと、容量を有する負荷回路の電圧Ｖｏｕｔを示す波形図である。図１１に示すように、ランプ波が発生したときを０ｓとすると、この時に時間変化率が変化して誤差Ｖｅｒｒｏｒが発生し、波形歪が生じる。５０ｎｓに時間変化率を４倍に引き上げたところ、大きな誤差Ｖｅｒｒｏｒが発生し、大きな波形歪が生じた。
【0067】
図１２はランプ波の時間変化率が時刻と共に複数回変化し、それに応じてランプ波の電圧の時間変化率が変化するときにオフセット値を変化させたときのＤ／Ａ変換器の出力電圧ＶＤＡＣと容量を有する負荷回路の電圧Ｖｏｕｔを示す波形図である。図１２に示すように、ランプ波が発生したときを０ｓとすると、この時に時間変化率が変化して誤差Ｖｅｒｒｏｒは０である。５０ｎｓに時間変化率を４倍に引き上げたところ、補正値を変化せることで誤差Ｖｅｒｒｏｒが０となり、波形歪は発生せず、この方法が効果的に波形歪を抑制できることがわかる。
【0068】
このように、ＣＭＯＳイメージセンサに時刻と共に時間変化率が複数回変化するランプ波を用いた場合は、信号強度がある程度強くなったらランプ波の変化率を大きくすることで、変換時間を短縮してフレームレートを上げることができる。これにより、高速化又は変換時間短縮による低消費電力化を実現することができるという利点がある。
【0069】
一方、前述した方法を実際のイメージセンサに適用するには、負荷の時定数をあらかじめ求めることは困難であるため、キャリブレーション回路が必要となる。図１３はキャリブレーション回路の構成を示す図であり、図１４はその出力電圧と基準電圧と時間の関係を示す図である。図１３に示すように、キャリブレーション回路は、負荷回路に表れる抵抗型Ｄ／Ａ変換器２８の出力電圧と、２種類の基準電圧（第１基準電圧，第２基準電圧）、補正用Ａ／Ｄ変換器２３、補正論理回路２４で構成されている。
【0070】
図１４では理想的なランプ波を破線で示している。時刻０のときの電圧を０とすると、図１４に実線で示すように実際の応答はＲＣ時定数によりシフトする。電圧は正であるが、負の部分の破線は補助線を表している。このような状態において、時刻Ｔ１における電圧をＶ１、時刻Ｔ２における電圧をＶ２とすると、オフセット電圧Ｖｏｆｆは下記数式１５により求められる。
【0071】
【数15】
【0072】
従って、本実施形態のイメージセンサでは、上記数式１５により算出されたオフセット電圧Ｖｏｆｆを補正値として加えればよい。具体的には、図１３に示すように、抵抗型Ｄ／Ａ変換器２８の出力を基準電圧Ｖ１，Ｖ２と比較し、そのときの時間情報を出力する比較器２１とカウンタ２２で構成されるタイムドメインの補正用Ａ／Ｄ変換器２３を用いてカウンタ値から時刻Ｔ１，Ｔ２を求める。そして、上記数式１５から補正値を算出し、補正論理回路２４から必要なオフセット電圧（オフセット値）を出力する。
【0073】
なお、抵抗型Ｄ／Ａ変換器２８の入力値を出力する加減算器２０に、補正論理回路２４で求めた補正値を供給し、再度抵抗型Ｄ／Ａ変換器２８の出力を基準電圧Ｖ１，Ｖ２と比較して、補正用Ａ／Ｄ変換器２３を用いてカウンタ値から時刻Ｔ１，Ｔ２を求めることにより、漸近的に理想値に近づけた方がより正確であることは言うまでもない。また２つの電圧と２つの時刻を用いずに、１つの電圧と１つの時刻から補正値を算出することも可能であるが、この場合は、比較器のオフセット電圧や遅延による誤差が生じやすい。このため、２つの電圧と２つの時刻を用いる方法の方が正確である。
【0074】
このように、本実施形態のイメージセンサにおける抵抗型Ｄ／Ａ変換器は、ランプ波の電圧の時間変化率が変化するときに一定量のオフセット値を与えることにより、ランプ波の波形歪を低減して、高精度でかつ高速なＡ／Ｄ変換を実現することができる。なお、本実施形態のイメージセンサにおける上記以外の構成及び効果は、前述した第１の実施形態と同様である。
【0075】
また、前述した第１及び第２の実施形態においては、ＣＭＯＳイメージセンサを例に説明したが、本発明はこれに限定されるものでなく、他の用途の二次元イメージセンサに対しても適用可能である。更に、本発明のイメージセンサは、赤外線センサ、テラヘルツセンサ、磁気センサ及び圧力センサなどを含む。
【符号の説明】
【0076】
１、１０１ 画素部
１ａ、１０１ａ 画素
２、１０２ 垂直制御回路
３、１０３ ロウアクセス線
４、１０４ 画素信号線
５、１０５ Ａ／Ｄ変換部
５ａ 積分型Ａ／Ｄ変換器
６、１０６ 水平制御回路
７ 全体制御回路
８、２８ 抵抗型Ｄ／Ａ変換器
９ クロック回路
１０、１００ ＣＭＯＳイメージセンサ
２０ 減加算器
２１、１１１ 比較器
２２、１１２ カウンタ
２３ 補正用Ａ／Ｄ変換器
２４ 補正論理回路
８１ インバータ
８２ デコーダ回路
１２１ デコーダ
１２２ 電流源
１２３ スイッチ
１２４ 負荷抵抗
１２５ 電源
１ａ、１０１ａ 画素
２、１０２ 垂直制御回路
３、１０３ ロウアクセス線
４、１０４ 画素信号線
５、１０５ Ａ／Ｄ変換部
５ａ 積分型Ａ／Ｄ変換器
６、１０６ 水平制御回路
７ 全体制御回路
８、２８ 抵抗型Ｄ／Ａ変換器
９ クロック回路
１０、１００ ＣＭＯＳイメージセンサ
２０ 減加算器
２１、１１１ 比較器
２２、１１２ カウンタ
２３ 補正用Ａ／Ｄ変換器
２４ 補正論理回路
８１ インバータ
８２ デコーダ回路
１２１ デコーダ
１２２ 電流源
１２３ スイッチ
１２４ 負荷抵抗
１２５ 電源
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】