特許 7333419 デシジョンフィードバックイコライザおよびデータの収集補正方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-08-16

(45)【発行日】2023-08-24

(54)【発明の名称】デシジョンフィードバックイコライザおよびデータの収集補正方法

(51)【国際特許分類】

   H04L 25/03 20060101AFI20230817BHJP

   H04B 3/06 20060101ALI20230817BHJP

【ＦＩ】

H04L25/03 C

H04B3/06 A

【請求項の数】 9

(21)【出願番号】P 2021573783

(86)(22)【出願日】2021-02-04

(65)【公表番号】

(43)【公表日】2023-02-08

(86)【国際出願番号】 CN2021075309

(87)【国際公開番号】W WO2022095297

(87)【国際公開日】2022-05-12

【審査請求日】2021-12-10

(31)【優先権主張番号】202011224933.0

(32)【優先日】2020-11-05

(33)【優先権主張国・地域又は機関】CN

(73)【特許権者】

【識別番号】521542959

【氏名又は名称】アナロジクス （スージョウ） セミコンダクター カンパニー リミテッド

【氏名又は名称原語表記】ＡＮＡＬＯＧＩＸ （ＳＵＺＨＯＵ） ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＣＯ．， ＬＴＤ．

(73)【特許権者】

【識別番号】521542960

【氏名又は名称】アナロジクス インターナショナル エルエルシー

【氏名又は名称原語表記】ＡＮＡＬＯＧＩＸ ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＬＬＣ

(74)【代理人】

【識別番号】100103850

【弁理士】

【氏名又は名称】田中 秀▲てつ▼

(74)【代理人】

【識別番号】100105854

【弁理士】

【氏名又は名称】廣瀬 一

(74)【代理人】

【識別番号】100115679

【弁理士】

【氏名又は名称】山田 勇毅

(74)【代理人】

【識別番号】100114177

【弁理士】

【氏名又は名称】小林 龍

(74)【代理人】

【識別番号】100066980

【弁理士】

【氏名又は名称】森 哲也

(72)【発明者】

【氏名】ジン，ジァウェイ

(72)【発明者】

【氏名】ソン，フェイ

【審査官】北村 智彦

(56)【参考文献】

【文献】米国特許出願公開第２０１６／０２４１４２１（ＵＳ，Ａ１）

【文献】特開２０１８－１５２７３１（ＪＰ，Ａ）

【文献】特開２０１５－１４９６６８（ＪＰ，Ａ）

【文献】特開２０１９－１５４０３２（ＪＰ，Ａ）

【文献】米国特許第０９８７６６５６（ＵＳ，Ｂ１）

【文献】中国特許出願公開第１１０１６２８５４（ＣＮ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０４Ｌ ２５／０３

Ｈ０４Ｂ ３／０６

ＩＥＥＥ Ｘｐｌｏｒｅ

(57)【特許請求の範囲】

【請求項1】

デシジョンフィードバックイコライザであって、
第１デシジョンサンプリング回路と、
前記第１デシジョンサンプリング回路と反対のサンプリングクロック信号を介してサンプリングを実行する第２デシジョンサンプリング回路と、を含み、
前記第１デシジョンサンプリング回路は、
サンプリングデータを受信する入力端子が、前記第２デシジョンサンプリング回路の出力端子に接続され、直前のサンプリング期間に前記第２デシジョンサンプリング回路によって出力された第１サンプリング結果を受信することで、前記第１サンプリング結果に基づいて、前記サンプリングデータの第１補正方式を決定し、前記第１補正方式で前記サンプリングデータを補正し、
前記第２デシジョンサンプリング回路は、
前記サンプリングデータを受信する入力端子が、前記第１デシジョンサンプリング回路の出力端子に接続され、直前のサンプリング期間に前記第１デシジョンサンプリング回路によって出力された第２サンプリング結果を受信することで、前記第２サンプリング結果に基づいて、前記サンプリングデータの第２補正方式を決定し、前記第２補正方式で前記サンプリングデータを補正し、
前記第１デシジョンサンプリング回路または前記第２デシジョンサンプリング回路は、入力端子が前記サンプリングデータの受信、および直前のサンプリング期間内に収集されたサンプリング結果の受信を行い、前記サンプリング結果に基づいて、前記サンプリングデータの補正方式を決定し、且つ前記サンプリングデータを補正・増幅して、第１サンプリングデータを出力する選択サンプリング回路を含み、
前記選択サンプリング回路は、
第１差動増幅回路と、
第２差動増幅回路と、を含み、前記第１差動増幅回路および前記第２差動増幅回路は、それぞれ同じサンプリングクロック信号に接続され、
前記第１差動増幅回路は、第１入力端子が、直前のサンプリング期間内に収集されたサンプリング結果を受信し、且つ前記サンプリング結果に基づいて、前記第１差動増幅回路のオンオフを決定し、２つの差動入力端子が、それぞれ前記サンプリングデータとサンプリング補正データとの重ね合わせの結果を受信し、前記重ね合わせの結果に対して増幅処理を実行して、２つの第１差動出力信号を出力し、
前記第２差動増幅回路は、第１入力端子が、直前のサンプリング期間内に収集されたサ
ンプリング結果を受信し、且つ前記サンプリング結果に基づいて、前記第２差動増幅回路のオンオフを決定し、２つの差動入力端子が、それぞれ前記サンプリングデータと前記サンプリング補正データとの減算の結果を受信し、前記減算の結果に対して増幅処理を実行して、２つの第２差動出力信号を出力する、前記デシジョンフィードバックイコライザ。

【請求項2】

前記第１補正方式は、前記サンプリングデータと第１サンプリング補正データとの重ね合わせ、または前記サンプリングデータと前記第１サンプリング補正データとの減算のうちの１つであり、
前記第２補正方式は、前記サンプリングデータと第２サンプリング補正データとの重ね合わせ、または前記サンプリングデータと前記第２サンプリング補正データとの減算のうちの１つである、
請求項１に記載のデシジョンフィードバックイコライザ。

【請求項3】

前記第１デシジョンサンプリング回路または前記第２デシジョンサンプリング回路は、
入力端子が前記選択サンプリング回路の出力端子に接続され、前記第１サンプリングデータを増幅し、且つ増幅結果に従って正または負のデシジョンを実行して、デシジョン結果を出力する増幅比較回路と、
入力端子が前記増幅比較回路の出力端子に接続され、前記デシジョン結果を保持し、且つ保持されたデシジョン結果を現在のサンプリング期間のサンプリング結果として決定する保持回路と、を含む、
請求項２に記載のデシジョンフィードバックイコライザ。

【請求項4】

前記増幅比較回路は、
前記サンプリングクロック信号に接続され、２つの前記第１差動出力信号または２つの前記第２差動出力信号に対して増幅を実行して、２つの第３差動出力信号を取得する第３差動増幅回路と、
前記サンプリングクロック信号に接続され、前記２つの第３差動出力信号を受信し比較して、第１デシジョン信号と第２デシジョン信号を取得する比較回路とを含む、
請求項３に記載のデシジョンフィードバックイコライザ。

【請求項5】

前記第３差動増幅回路は、２組の差動入力端子を含み、前記２組の差動入力端子は、
それぞれ前記第１差動増幅回路の２つの差動出力端子に接続され、前記第２差動増幅回路がオフで、且つ第２組の差動入力端子がオンである場合、２つの前記第１差動出力信号に対して増幅を実行して、２つの前記第３差動出力信号を出力する第１組の差動入力端子と、
それぞれ前記第２差動増幅回路の２つの差動出力端子に接続され、前記第１差動増幅回路がオフで、且つ前記第１組の差動入力端子がオンである場合、２つの前記第２差動出力信号に対して増幅を実行して、２つの前記第３差動出力信号を取得する第２組の差動入力端子と、を含む、
請求項４に記載のデシジョンフィードバックイコライザ。

【請求項6】

前記選択サンプリング回路はさらに、
第１機能回路と、
第２機能回路と、を含み、前記選択サンプリング回路が前記第１デシジョンサンプリング回路における選択サンプリング回路である場合、前記第１機能回路および前記第２機能回路の入力端子は、それぞれ直前のサンプリング期間内における前記第２デシジョンサンプリング回路のサンプリング結果に接続され、前記選択サンプリング回路が前記第２デシジョンサンプリング回路における選択サンプリング回路である場合、前記第１機能回路および前記第２機能回路の入力端子は、それぞれ直前のサンプリング期間内における前記第１デシジョンサンプリング回路のサンプリング結果に接続され、
前記第１機能回路の出力端子は、前記第３差動増幅回路の前記第１組の差動入力端子に接続され、前記第１機能回路は、前記サンプリング結果に基づいて、前記第１組の差動入力端子がオンになっているか否かを判断し、
前記第２機能回路の出力端子は、前記第３差動増幅回路の前記第２組の差動入力端子に接続され、前記第２機能回路は、前記サンプリング結果に基づいて、前記第２組の差動入力端子がオンになっているか否かを判断する、
請求項５に記載のデシジョンフィードバックイコライザ。

【請求項7】

前記比較回路は、
第１位相反転器と、
第２位相反転器と、を含み、前記第１位相反転器および前記第２位相反転器は、それぞれ前記サンプリングクロック信号に接続され、
前記第１位相反転器の入力端子は、前記第２位相反転器の出力端子に接続され、前記第２位相反転器の入力端子は、前記第１位相反転器の出力端子に接続され、前記第１位相反転器の入力端子および前記第２位相反転器の入力端子は、それぞれ前記２つの第３差動出力信号を受信し、前記第１位相反転器の出力端子および前記第２位相反転器の出力端子は、それぞれ前記第１デシジョン信号と前記第２デシジョン信号を出力する、
請求項４に記載のデシジョンフィードバックイコライザ。

【請求項8】

前記保持回路は、ラッチである、
請求項３に記載のデシジョンフィードバックイコライザ。

【請求項9】

請求項１ないし８のいずれか１項に記載のデシジョンフィードバックイコライザに適用される、データの収集補正方法であって、
直前のサンプリング期間内にサンプリングデータを収集して得られたサンプリング結果を取得し、且つ前記サンプリング結果に基づいて、前記サンプリングデータの補正方式を決定するステップであって、前記補正方式は、前記サンプリングデータとサンプリング補正データとの重ね合わせ、または前記サンプリングデータと前記サンプリング補正データとの減算であるステップと、
前記補正方式で前記サンプリングデータを補正して、補正されたデータを取得するステップと、
前記補正されたデータを収集し、収集結果を出力するステップと、を含む、前記データの収集補正方法。

【発明の詳細な説明】

【技術分野】

【0001】

本願は、２０２０年１１月５日に中国特許局に提出された、出願番号が２０２０１１２２４９３３．０であり、発明の名称が「デシジョンフィードバックイコライザおよびデータの収集補正方法」である中国特許出願の優先権を主張し、当該中国特許出願の全ての内容が参照によって本願に組み込まれる。
本願は、データ伝送の技術分野に関し、具体的には、デシジョンフィードバックイコライザおよびデータの収集補正方法に関する。

【背景技術】

【0002】

高速データ伝送のプロセスで、チャネルの非理想的な特性によるシンボル間干渉のため、信号の完全性に影響を与えてしまう。
関連技術では、フルレートのデシジョンフィードバックイコライザ（Ｄｅｃｉｓｉｏｎ Ｆｅｅｄｂａｃｋ Ｅｑｕａｌｉｚｅｒ）を使用してシンボル間干渉を排除する。フルレートのデシジョンフィードバックイコライザは、既にデシジョンされたデータを採用して、現在のデシジョンデータに存在するＩＳＩを排除し、正しいコードパターンを復元するのに役立つ。高速インターフェースの伝送速度が増加し続けるにつれて、フルレートイコライザは回路のタイミング設計に対して非常に厳しい要件を持ち、これにより、フルレートイコライザは回路の設計コストと難易度の増加につながる。

【0003】

フルレートイコライザの厳しいタイミング要件、設計コストと難易度の増加の問題を解決するために、ハーフレートイコライザが関連技術に登場した。ハーフレートイコライザは、サンプリング周波数がデータストリーム周波数の半分であることを意味し、回路のタイミング設計がより寛大になるようにするが、ハーフレートデシジョンフィードバックイコライザは、奇数チャネルと偶数チャネルの両方で、前の信号の加算および減算が後の信号への影響値を先に収集し、次にどの収集値を保持する画を判断するため、サンプリングに４つのサンプラが必要とする。その結果、ハーフレートデシジョンフィードバックイコライザの消費電力と面積が大きくなる。
関連技術でのハーフレートデシジョンフィードバックイコライザにおける複数のコレクタの使用による回路の大きい消費電力およびサイズの大きい問題に関して、いまだに、効果的な解決策が提案されていない。

【発明の概要】

【発明が解決しようとする課題】

【0004】

本発明の少なくとも一部の実施例は、関連技術でのハーフレートデシジョンフィードバックイコライザにおける複数のコレクタの使用による回路の大きい消費電力およびサイズの大きい問題を解決するために、デシジョンフィードバックイコライザおよびデータの収集補正方法を提供する。

【課題を解決するための手段】

【0005】

本発明の実施例の１つによれば、デシジョンフィードバックイコライザを提供する。当該デシジョンフィードバックイコライザは、第１デシジョンサンプリング回路と、第１デシジョンサンプリング回路と反対のサンプリングクロック信号を介してサンプリングを実行する第２デシジョンサンプリング回路と、を含み、第１デシジョンサンプリング回路は、サンプリングデータを受信する入力端子が、第２デシジョンサンプリング回路の出力端子に接続され、直前のサンプリング期間に第２デシジョンサンプリング回路によって出力された第１サンプリング結果を受信することで、第１サンプリング結果に基づいて、サンプリングデータの第１補正方式を決定し、第１補正方式でサンプリングデータを補正し、第２デシジョンサンプリング回路は、サンプリングデータを受信する入力端子が、第１デシジョンサンプリング回路の出力端子に接続され、直前のサンプリング期間に第１デシジョンサンプリング回路によって出力された第２サンプリング結果を受信することで、第２サンプリング結果に基づいて、サンプリングデータの第２補正方式を決定し、第２補正方式でサンプリングデータを補正する。

【0006】

例示的に、第１補正方式は、サンプリングデータと第１サンプリング補正データとの重ね合わせ、またはサンプリングデータと第１サンプリング補正データとの減算のうちの１つであり、第２補正方式は、サンプリングデータと第２サンプリング補正データとの重ね合わせ、またはサンプリングデータと第２サンプリング補正データとの減算のうちの１つである。

【0007】

例示的に、第１デシジョンサンプリング回路または第２デシジョンサンプリング回路は、入力端子がサンプリングデータの受信、および直前のサンプリング期間内に収集されたサンプリング結果の受信を行い、サンプリング結果に基づいて、サンプリングデータの補正方式を決定し、且つサンプリングデータを補正・増幅して、第１サンプリングデータを出力する選択サンプリング回路と、入力端子が選択サンプリング回路の出力端子に接続され、第１サンプリングデータを増幅し、且つ増幅結果に従って正または負のデシジョンを実行して、デシジョン結果を出力する増幅比較回路と、入力端子が増幅比較回路の出力端子に接続され、デシジョン結果を保持し、且つ保持されたデシジョン結果を現在のサンプリング期間のサンプリング結果として決定する保持回路と、を含む。

【0008】

例示的に、選択サンプリング回路は、第１差動増幅回路と、第２差動増幅回路とを含み、第１差動増幅回路および第２差動増幅回路は、それぞれ同じサンプリングクロック信号に接続され、第１差動増幅回路の第１入力端子は、直前のサンプリング期間内に収集されたサンプリング結果を受信し、且つサンプリング結果に基づいて、第１差動増幅回路のオンオフを決定し、第１差動増幅回路の２つの差動入力端子は、それぞれサンプリングデータとサンプリング補正データとの重ね合わせの結果を受信し、重ね合わせの結果に対して増幅処理を実行して、２つの第１差動出力信号を出力し、第２差動増幅回路の第１入力端子は、直前のサンプリング期間内に収集されたサンプリング結果を受信し、且つサンプリング結果に基づいて、第２差動増幅回路のオンオフを決定し、第２差動増幅回路の２つの差動入力端子は、それぞれサンプリングデータとサンプリング補正データとの減算の結果を受信し、減算の結果に対して増幅処理を実行して、２つの第２差動出力信号を出力する。

【0009】

例示的に、増幅比較回路は、サンプリングクロック信号に接続され、２つの第１差動出力信号または２つの第２差動出力信号に対して増幅を実行して、２つの第３差動出力信号を取得する第３差動増幅回路と、サンプリングクロック信号に接続され、２つの第３差動出力信号を受信し比較して、第１デシジョン信号と第２デシジョン信号を取得する比較回路とを含む。

【0010】

例示的に、第３差動増幅回路は、第１差動増幅回路の２つの差動出力端子にそれぞれ接続され、第２差動増幅回路がオフで、且つ第２組の差動入力端子がオンである場合、２つの第１差動出力信号に対して増幅を実行して、２つの第３差動出力信号を出力する第１組の差動入力端子と、第２差動増幅回路の２つの差動出力端子にそれぞれ接続され、第１差動増幅回路がオフで、且つ第１組の差動入力端子がオンである場合、２つの第２差動出力信号に対して増幅を実行して、２つの第３差動出力信号を取得する第２組の差動入力端子の２組の差動入力端子を含む。

【0011】

例示的に、選択サンプリング回路はさらに、第１機能回路と、第２機能回路とを含み、第１機能回路および第２機能回路の入力端子は、それぞれ直前の期間内のサンプリング結果に接続される。ここで、第３差動増幅回路の第１組の差動入力端子に接続される第１機能回路の出力端子は、サンプリング結果に基づいて、第１組の差動入力端子がオンになっているか否かを判断し、第３差動増幅回路の第２組の差動入力端子に接続される第２機能回路の出力端子は、サンプリング結果に基づいて、第２組の差動入力端子がオンになっているか否かを判断する。

【0012】

例示的に、比較回路は、第１位相反転器と、第２位相反転器とを含み、第１位相反転器および第２位相反転器は、それぞれサンプリングクロック信号に接続され、第１位相反転器の入力端子は、第２位相反転器の出力端子に接続され、第２位相反転器の入力端子は、第１位相反転器の出力端子に接続され、第１位相反転器の入力端子および第２位相反転器の入力端子は、それぞれ２つの第３差動出力信号を受信し、第１位相反転器の出力端子および第２位相反転器の出力端子は、それぞれ第１デシジョン信号と第２デシジョン信号を出力する。
例示的に、保持回路は、ラッチである。

【0013】

本発明の別の実施例はさらに、上記のいずれか１項のデシジョンフィードバックイコライザに適用される、データの収集補正方法を提供する。当該方法は、直前のサンプリング期間内にサンプリングデータを収集して得られたサンプリング結果を取得し、且つサンプリング結果に基づいて、サンプリングデータの補正方式を決定するステップであって、補正方式は、サンプリングデータとサンプリング補正データとの重ね合わせ、またはサンプリングデータとサンプリング補正データとの減算であるステップと、補正方式でサンプリングデータを補正して、補正されたデータを取得するステップと、補正されたデータを収集し、収集結果を出力するステップと、を含む。

【発明の効果】

【0014】

本願は、第１デシジョンサンプリング回路と、第１デシジョンサンプリング回路と反対のサンプリングクロック信号を介してサンプリングを実行する第２デシジョンサンプリング回路とを含み、サンプリングデータを受信する第１デシジョンサンプリング回路の入力端子は、第２デシジョンサンプリング回路の出力端子に接続され、直前のサンプリング期間に第２デシジョンサンプリング回路によって出力された第１サンプリング結果を受信することで、第１サンプリング結果に基づいて、サンプリングデータの第１補正方式を決定し、第１補正方式でサンプリングデータを補正し、サンプリングデータを受信する第２デシジョンサンプリング回路の入力端子は、第１デシジョンサンプリング回路の出力端子に接続され、直前のサンプリング期間に第１デシジョンサンプリング回路によって出力された第２サンプリング結果を受信することで、第２サンプリング結果に基づいて、サンプリングデータの第２補正方式を決定し、第２補正方式でサンプリングデータを補正し、これにより、関連技術でのハーフレートデシジョンフィードバックイコライザにおける複数のコレクタの使用による回路の大きい消費電力およびサイズの大きい問題を解決する。第１デシジョンサンプリング回路と第２デシジョンサンプリング回路は、まずサンプリングデータの補正方式を決定してから、サンプリングデータを補正及び収集し、これにより、コレクタの使用を減少し、さらに回路の消費電力を低減し、回路のサイズを減少する効果を実現する。

【0015】

本願の一部を構成する図面は、本願の更なる理解を提供するために使用され、本願の例示的な実施例およびその説明は、本願を説明するために使用され、本願の不適切な制限を構成するものではない。

【図面の簡単な説明】

【0016】

【図1】関連技術によるデシジョンフィードバックイコライザの概略図である

【図2】関連技術によるデシジョンフィードバックイコライザのサンプリングのタイミング図である。

【図3】本願実施例１によるデシジョンフィードバックイコライザの概略図である。

【図4】本願実施例１によるデシジョンフィードバックイコライザにおける選択サンプリング回路の概略図である。

【図5】本願実施例１によるデシジョンフィードバックイコライザにおける第３差動増幅回路の概略図である。

【図6】本願実施例１によるデシジョンフィードバックイコライザにおける比較回路の概略図である。

【図7】本願実施例１によるデシジョンフィードバックイコライザにおける保持回路の概略図である。

【図8】本願実施例２によるデータの収集補正方法のフローチャートである。

【発明を実施するための形態】

【0017】

矛盾しない限り、本願の実施例および実施例の特徴は、お互いに組み合わせることができることに留意されたい。以下、図面を参照しながら、実施例と併せて本願を詳細に説明する。
以下、当業者が本出願の技術案をよりよく理解できるように、本願実施例における図面と併せて、本願実施例における技術案を明確かつ完全に説明する。明らかに、記載された実施例は、すべての本願の実施例ではなく、本願の実施例の一部に過ぎない。本願における実施例に基づいて、創造的な作業なしに当業者によって得られた他の実施例は、本願の保護範囲内に含まれるべきである。

【0018】

なお、本願の明細書、特許請求の範囲および上記の図面に言及された「第１」、「第２」などの用語は、類似した対象を区別するために使用され、必ずしも特定の順番または前後順位を説明するために使用されるわけではない。ここで説明する本願の実施例を、ここで示した又は説明した順番以外の順番で実施可能なものにするために、このように使用されたデータは適した場合であれば互いに取り替え可能なことは、理解されるべきである。なお、「備える」と「有する」およびそれらの変形は、非排他的な包含を網羅することを意図している。例えば、一連のステップ又はユニットを含むプロセス、方法、システム、製品又は機器は、明記されたステップ又はユニットに限定されず、明記されていないか又はこれらのプロセス、方法、製品又は機器固有の他のステップ又はユニットを含んでもよい。

【0019】

以下、説明の便宜上、本願実施例に関する名詞または用語の一部を説明する。
シンボル間干渉：ＩＳＩと略称し、英語のフルネームは、Ｉｎｔｅｒ-Ｓｙｍｂｏｌ Ｉｎｔｅｒｆｅｒｅｎｃｅであり、高速伝播の信号間の関連干渉を指す。
サンプラ：ＳＡと略称し、英語のフルネームは、Ｓａｍｐｌｅｒ Ａｍｐｌｉｆｉｅｒである。
マルチプレクサ：ＭＵＸと略称し、英語のフルネームは、ｍｕｌｔｉｐｌｅｘｅｒである。
関連技術におけるフルレートイコライザの厳密なタイミング要件の問題、設計コスト及び難易度の増加の問題を解決するために、次のハーフレートデシジョンフィードバックイコライザが関連技術に登場した。

【0020】

図１に示されるように、データが入力された場合、奇数（ｏｄｄ）パス、偶数（ｅｖｅｎ）パスのサンプラ（ＳＡ）でデータのサンプリングを実行する。ここで、ＣＫＢは、ＣＫの逆位相であり、奇数のデータパスはデータｏｄｄを取得し、偶数のデータパスはデータｅｖｅｎを取得する。
図２は、図１のサンプリングのタイミング図であり、図２に示されるように、ｄａｔａ１がｄａｔａ２に与える影響を排除するために、偶数のデータパスがｄａｔａ２をサンプリングする前に、ｄａｔａ１に対する奇数のデータパスのサンプリング結果を利用して、ｄａｔａ２が１つのＨ１を加算するか減算するかを決定する（Ｈ１は、ＩＳＩ影響を排除する電圧振幅を示す）。

【0021】

ｄａｔａ１のサンプリング結果が１であれば、ｄａｔａ２へのｄａｔａ１の影響がプラスであることを意味し、ｄａｔａ２のデータに電圧上昇の影響を与えることができ、偶数のデータパスでは、マルチプレクサ（ＭＵＸ）を介して負のＨ１の方のパスのＳＡを選択する。同様に、ｄａｔａ１のサンプリング結果が０であれば、ｄａｔａ２へのｄａｔａ１の影響がマイナスであることを意味し、偶数のデータパスでは、ＭＵＸを介して正のＨ１の方のパスのＳＡを選択する。したがって、関連技術におけるハーフレートデシジョンフィードバックイコライザは、４つのＳＡを利用して、その消費電力と面積がより大きくなる。
これに基づき、本願は、上記の技術的課題を解決できる技術案を提供することを望んでおり、その詳細は、後続の実施例で説明する。

【0022】

（実施例１）
本願の実施例１によれば、デシジョンフィードバックイコライザを提供する。
図３は、本願の実施例１に係るデシジョンフィードバックイコライザのフローチャートである。図３に示されるように、当該デシジョンフィードバックイコライザは、
第１デシジョンサンプリング回路と、
第１デシジョンサンプリング回路と反対のサンプリングクロック信号を介してサンプリングを実行する第２デシジョンサンプリング回路と、を含む。
ここで、サンプリングデータを受信する第１デシジョンサンプリング回路の入力端子は、第２デシジョンサンプリング回路の出力端子に接続され、直前のサンプリング期間に第２デシジョンサンプリング回路によって出力された第１サンプリング結果を受信することで、第１サンプリング結果に基づいて、サンプリングデータの第１補正方式を決定し、第１補正方式でサンプリングデータを補正する、
サンプリングデータを受信する第２デシジョンサンプリング回路の入力端子は、第１デシジョンサンプリング回路の出力端子に接続され、直前のサンプリング期間に第１デシジョンサンプリング回路によって出力された第２サンプリング結果を受信することで、第２サンプリング結果に基づいて、サンプリングデータの第２補正方式を決定し、且つ第２補正方式を介してサンプリングデータを補正する。

【0023】

図３に示されるように、本願実施例におけるデシジョンフィードバックイコライザを利用してサンプリングデータを収集する場合、サンプリングクロックの立ち上がりエッジ信号ＣＫを採用して、偶数チャネルの第１デシジョンサンプリング回路を介して偶数シーケンスのデータを収集することができる。逆に、サンプリングクロックの立ち下がりエッジ信号ＣＫＢを採用して、奇数チャネルの第２デシジョンサンプリング回路を介して奇数シーケンスのデータを収集し、これによりサンプリングデータの収集を完了する。

【0024】

なお、第１デシジョンサンプリング回路と第２デシジョンサンプリング回路は、それぞれ奇数チャネルと偶数チャネルの破線ボックス内の回路であり、破線ボックス内の回路は、１つのＭＵＸと１つのＳＡの機能を統合し、サンプリングデータを受信すると同時に、直前のサンプリング期間に別のパスによって収集されたサンプリング結果を受信する（偶数チャネルの場合、奇数チャネルのサンプリング結果ｏｄｄを受信し、奇数チャネルの場合、偶数チャネルのサンプリング結果ｅｖｅｎを受信する）。ＭＵＸは、まず、サンプリング結果に基づいて、補正方式を決定してから、ＳＡが補正されたサンプリングデータを収集する。関連技術におけるハーフレートデシジョンフィードバックイコライザと比較して、使用するサンプラの数が減り、これにより消費電力と面積がほぼ半分に削減される。

【0025】

なお、ＳＡの内部にＭＵＸを追加し、関連技術におけるハーフレートデシジョンフィードバックイコライザＴ_ＳＡ＋Ｔｍｕｘ＜１ＵＩのタイミングの制約（Ｔ_ＳＡは、ＳＡがデータを収集してからＭＵＸに伝送するまでの時間を示し、Ｔｍｕｘは、データがｍｕｘ入力端子から出力端子までの時間を示し、１ＵＩは、サンプリングクロックの高レベルと低レベルの持続時間の和を示す）と比較して、タイミングの制約は、１つのＴｍｕｘの時間を緩和することと同等であり、これにより、より高いデータストリームをサンプリングすることができ、デシジョンフィードバックイコライザのサンプリングレートを向上する。

【0026】

第１補正方式と第２補正方式は、いずれもサンプリングデータのシンボル間干渉を排除するために使用され、例示的に、本願実施例によるデシジョンフィードバックイコライザにおいて、第１補正方式は、サンプリングデータと第１サンプリング補正データとの重ね合わせ、またはサンプリングデータと第１サンプリング補正データとの減算のうちの１つであり、第２補正方式は、サンプリングデータと第２サンプリング補正データとの重ね合わせ、またはサンプリングデータと第２サンプリング補正データとの減算のうちの１つである。

【0027】

本願実施例によるデシジョンフィードバックイコライザは、第１デシジョンサンプリング回路と、第２デシジョンサンプリング回路とを含む。ここで、第１デシジョンサンプリング回路と第２デシジョンサンプリング回路は、反対のサンプリングクロック信号を介してサンプリングを実行し、サンプリングデータを受信する第１デシジョンサンプリング回路の入力端子はさらに、第２デシジョンサンプリング回路の出力端子に接続され、第１デシジョンサンプリング回路の入力端子は、直前のサンプリング期間に第２デシジョンサンプリング回路によって出力された第１サンプリング結果を受信し、第１サンプリング結果に基づいて、サンプリングデータの第１補正方式を決定し、第１補正方式でサンプリングデータを補正するように構成され、サンプリングデータを受信する第２デシジョンサンプリング回路の入力端子はさらに、第１デシジョンサンプリング回路の出力端子に接続され、第２デシジョンサンプリング回路の入力端子は、直前のサンプリング期間に第１デシジョンサンプリング回路によって出力された第２サンプリング結果を受信し、第２サンプリング結果に基づいて、サンプリングデータの第２補正方式を決定し、第２補正方式でサンプリングデータを補正するように構成され、これにより、関連技術でのハーフレートデシジョンフィードバックイコライザにおける複数のコレクタの使用による回路の大きい消費電力およびサイズの大きい問題を解決する。第１デシジョンサンプリング回路と第２デシジョンサンプリング回路は、まずサンプリングデータの補正方式を決定してから、サンプリングデータを補正及び収集し、これにより、コレクタの使用を減少し、さらに、回路の消費電力を低減し、回路のサイズを減少する効果を実現する。

【0028】

図３に示されるように、第１補正方式は、偶数チャネルのサンプリングデータの基でＨ１を加算するか、または偶数チャネルのサンプリングデータの基でＨ１を減算することである。同様に、第２補正方式は、奇数チャネルのサンプリングデータの基でＨ１を加算するか、または奇数チャネルのサンプリングデータの基でＨ１を減算することである。

【0029】

第１デシジョンサンプリング回路と第２デシジョンサンプリング回路は、同じ回路構造を有し、例示的に、本願実施例によるデシジョンフィードバックイコライザにおいて、第１デシジョンサンプリング回路または第２デシジョンサンプリング回路は、選択サンプリング回路と、増幅比較回路と、保持回路とを含み、入力端子がサンプリングデータを受信し、および直前のサンプリング期間内に収集されたサンプリング結果を受信する選択サンプリング回路は、サンプリング結果に基づいて、サンプリングデータの補正方式を決定し、且つサンプリングデータを補正および増幅して、第１サンプリングデータを出力するように構成され、入力端子が選択サンプリング回路の出力端子に接続される増幅比較回路は、第１サンプリングデータを増幅し、且つ増幅結果に従って正または負のデシジョンを実行して、デシジョン結果を出力するように構成され、入力端子が増幅比較回路の出力端子に接続される保持回路は、デシジョン結果を保持し、且つ保持されたデシジョン結果を現在のサンプリング期間のサンプリング結果として決定するように構成される。

【0030】

具体的に、選択サンプリング回路は、先に選択した後、サンプリングする機能を実現し、サンプリングのデータを補正されたデータとし、増幅比較回路は、補正されたデータを判定して、保持回路は、判定結果の読み取りを容易にするために、デシジョン結果を保持するために使用される。

【0031】

選択サンプリング回路は、機能的には、ｍｕｘ選択機能を備えたサンプリングプリアンプ回路であり、例示的に、本願実施例によるデシジョンフィードバックイコライザにおいて、選択サンプリング回路は、第１差動増幅回路と、第２差動増幅回路とを含む。ここで、第１差動増幅回路と第２差動増幅回路は、それぞれ同じサンプリングクロック信号に接続される。ここで、第１差動増幅回路の第１入力端子は、直前のサンプリング期間内に収集されたサンプリング結果を受信し、サンプリング結果に基づいて、第１差動増幅回路のオンオフを決定し、第１差動増幅回路の２つの差動入力端子は、それぞれサンプリングデータとサンプリング補正データとの重ね合わせの結果を受信し、重ね合わせの結果に対して増幅処理を実行して、２つの第１差動出力信号を出力する。第２差動増幅回路の第１入力端子は、直前のサンプリング期間内に収集されたサンプリング結果を受信し、サンプリング結果に基づいて、第２差動増幅回路のオンオフを決定し、第２差動増幅回路の２つの差動入力端子は、それぞれサンプリングデータとサンプリング補正データとの減算の結果を受信し、減算の結果を増幅処理して、２つの第２差動出力信号を出力する。

【0032】

図４に示されるように、本実施例は、偶数チャネルの第１デシジョンサンプリング回路を例として、選択サンプリング回路の構造を説明する。第１差動増幅回路は、スイッチトランジスタＭ３Ｌ、Ｍ４Ｌ、Ｍ１Ｌ、Ｍ２ＬおよびＭ０１Ｌで構成され、第２差動増幅回路は、スイッチトランジスタＭ３、Ｍ４、Ｍ１、Ｍ２およびＭ０１で構成され、第１差動増幅回路と第２差動増幅回路は、それぞれ同じサンプリングクロック信号ＣＫに接続されている。

【0033】

具体的に、第１差動増幅回路の第１入力端子、即ち、Ｍ０１ＬのＧピンは、奇数チャネルで直前のサンプリング期間内に収集されたサンプリング結果を受信する。Ｍ０１ＬはＮＭＯＳであるため、サンプリング結果は０である場合、即ち、低レベル信号ＴＡＰＬの場合、第１差動増幅回路をオンにし、第１差動増幅回路の２つの差動入力端子、即ち、Ｍ１ＬとＭ２ＬのＧピンは、それぞれサンプリングデータとサンプリング補正データとの減算の結果ＩＰＬとＩＮＬを受信し、減算の結果に対して増幅処理を実行して、２つの第１差動出力信号ＯＮＬとＯＰＬを出力する。

【0034】

第２差動増幅回路の第１入力端子、即ち、Ｍ０１のＧピンは、奇数チャネルで直前のサンプリング期間内に収集されたサンプリング結果を受信する。Ｍ０１ＬがＮＭＯＳであるため、サンプリング結果が１である場合、即ち、高レベル信号ＴＡＰＨである場合、第２差動増幅回路をオンにし、第２差動増幅回路の２つの差動入力端子、即ち、Ｍ１とＭ２のＧピンは、それぞれサンプリングデータとサンプリング補正データとの重ね合わせの結果ＩＰＨとＩＮＨを受信し、重ね合わせの結果に対して増幅処理を実行して、２つの第２差動出力信号ＯＮＨとＯＰＨを出力する。

【0035】

増幅比較回路は、選択サンプリング回路によって出力された２つの第１差動出力信号または２つの第２差動出力信号を増幅して判定し、これにより、サンプリング結果が読み取られることになる。例示的に、本願実施例によるデシジョンフィードバックイコライザにおいて、増幅比較回路は、第３差動増幅回路と、比較回路とを含み、サンプリングクロック信号に接続される第３差動増幅回路は、２つの第１差動出力信号または２つの第２差動出力信号に対して増幅を実行して、２つの第３差動出力信号を取得するように構成され、サンプリングクロック信号に接続される比較回路は、２つの第３差動出力信号を受信し、２つの第３差動出力信号を比較して、第１デシジョン信号と第２デシジョン信号を取得するように構成される。

【0036】

図５に示されるように、第３差動増幅回路は、スイッチトランジスタＭ３３、Ｍ４４、Ｍ１１１、Ｍ２２２、Ｍ１１、Ｍ２２およびＭ０２で構成され、選択サンプリング回路と同様に、サンプリングクロック信号ＣＫが接続される。第３差動増幅回路は、第１差動増幅回路がオンになり、第２差動増幅回路がオフになった場合、２つの第１差動出力信号ＯＮＬとＯＰＬを増幅して、２つの第３差動出力信号ＳＰとＳＮが得られ、第２差動増幅回路がオンになり、第１差動増幅回路がオフになった場合、２つの第２差動出力信号ＯＮＨとＯＰＨを増幅して、２つの第３差動出力信号ＳＰとＳＮが得られる。

【0037】

例示的に、本願実施例によるデシジョンフィードバックイコライザにおいて、第３差動増幅回路は、第１組の差動入力端子と第２組の差動入力端子との２組の差動入力端子を含む。ここで、第１差動増幅回路の２つの差動出力端子にそれぞれ接続される第１組の差動入力端子は、第２差動増幅回路がオフになり、且つ第２組の差動入力端子がオンになった場合、２つの第１差動出力信号に対して増幅を実行して、２つの第３差動出力信号を出力するように構成される。第２差動増幅回路の２つの差動出力端子にそれぞれ接続される第２組の差動入力端子は、第１差動増幅回路がオフになり、且つ第１組の差動入力端子がオンになった場合、２つの第２差動出力信号に対して増幅を実行して、２つの第３差動出力信号を取得するように構成される。

【0038】

図５に示されるように、第１組の差動入力端子Ｍ１１１、Ｍ２２２は、第１差動増幅回路の出力端子Ｍ１Ｌ、Ｍ２Ｌに接続され、第２組の差動入力端子Ｍ１１、Ｍ２２は、第２差動増幅回路の出力端子Ｍ１、Ｍ２に接続される。２つの第１差動出力信号ＯＮＬとＯＰＬに対して増幅を実行する場合、第２差動増幅回路の影響を回避するために、第２組の差動入力端子Ｍ１１、Ｍ２２がオンになるように制御する。Ｍ１１とＭ２２は、オンになると、２つの第１差動出力信号を増幅するときの第２差動増幅回路の影響を回避するためのワイヤに相当する。２つの第２差動出力信号ＯＮＨとＯＰＨを増幅する場合、第１差動増幅回路の影響を回避するために、第２組の差動入力端子Ｍ１１１、Ｍ２２２がオンになるように制御する。Ｍ１１１とＭ２２２がオンになると、２つの第２差動出力信号を増幅するときの第１差動増幅回路の影響を回避するためのワイヤに相当する。

【0039】

選択サンプリング回路を採用する機能回路は、第１組の差動入力端子および第２組の差動入力端子のオンおよびオフを制御する。例示的に、本願実施例によるデシジョンフィードバックイコライザにおいて、選択サンプリング回路はさらに、第１機能回路と、第２機能回路とを含み、第１機能回路と第２機能回路の入力端子は、それぞれ直前の期間内のサンプリング結果に接続される。ここで、第３差動増幅回路の第１組の差動入力端子に接続される第１機能回路の出力端子は、サンプリング結果によって第１組の差動入力端子がオンになっているか否かを判断するように構成される。第３差動増幅回路の第２組の差動入力端子に接続される第２機能回路の出力端子は、サンプリング結果によって第２組の差動入力端子がオンになっているか否かを判断するように構成される。

【0040】

図４に示されるように、第１機能回路は、スイッチトランジスタＭＬ０およびＭＬ１で構成され、第２機能回路は、スイッチトランジスタＭＨ０およびＭＨ１で構成される。ＭＬ０、ＭＬ１、ＭＨ０およびＭＨ１は、ＰＭＯＳであり、奇数チャネルの第２デシジョンサンプラ出力結果が０である場合、即ち、低レベルＴＡＰＬである場合、ＯＮＬおよびＯＰＬは１であり、第１組の差動入力端子Ｍ１１１、Ｍ２２２はオンになる。第３差動増幅回路が２つの第２差動出力信号ＯＮＨおよびＯＰＨに対して増幅を実行する場合、Ｍ１１１とＭ２２２は、第１差動増幅回路の影響を回避するためのワイヤに相当する。

【0041】

逆に、第２デシジョンサンプラ出力結果が１である場合、即ち、高レベルＴＡＰＬである場合、ＯＮＨおよびＯＰＨは１であり、第２組の差動入力端子Ｍ１１、Ｍ２２はオンになる。第３差動増幅回路が２つの第１差動出力信号ＯＮＬおよびＯＰＬに対して増幅を実行する場合、Ｍ１１とＭ２２は、第２差動増幅回路の影響を回避するためのワイヤに相当する。

【0042】

第３差動増幅回路に加えて、増幅比較回路はさらに、比較回路を含み、例示的に、本願実施例によるデシジョンフィードバックイコライザにおいて、比較回路は、第１位相反転器と、第２位相反転器とを含む。ここで、第１位相反転器と第２位相反転器は、それぞれサンプリングクロック信号に接続され、第１位相反転器の入力端子は、第２位相反転器の出力端子に接続され、第２位相反転器の入力端子は、第１位相反転器の出力端子に接続され、第１位相反転器の入力端子および第２位相反転器の入力端子は、それぞれ２つの第３差動出力信号を受信し、第１位相反転器の出力端子および第２位相反転器の出力端子は、それぞれ第１デシジョン信号と第２デシジョン信号を出力する。

【0043】

図６に示されるように、比較回路も、サンプリングクロック信号ＣＫに接続される。比較回路は、Ｍ６、Ｍ８、Ｍ５、Ｍ７、Ｍ９、Ｍ０３を含む。ここで、Ｍ６とＭ５が第１位相反転器を構成し、Ｍ８とＭ７が第２位相反転器を構成し、第１位相反転器の入力端子は、第２位相反転器の出力端子に接続され、第２位相反転器の入力端子は、第１位相反転器の出力端子に接続され、第１位相反転器の入力端子は、第３差動出力信号ＳＮに接続され、第２位相反転器の入力端子は、第３差動出力信号ＳＰに接続される。

【0044】

なお、ＯＮＬとＯＰＬ、ＯＮＨとＯＰＨは、勾配の異なる立ち上がりエッジ信号または勾配の異なる立ち下がりエッジ信号であり、ＳＰとＳＮは、第３差動増幅回路を介して増幅した後の勾配信号であり、即ち、勾配の異なる２つの勾配信号である。読み取り可能な補正後のサンプリングデータを判定するために、比較回路を採用してＳＰとＳＮの勾配を比較して、第１デシジョン信号と第２デシジョン信号を取得する。

【0045】

具体的に、立ち上がりエッジ信号について、勾配の大きい信号を１と判定し、勾配の小さい信号を０と判定する。立ち下がりエッジ信号について、勾配の大きい信号を０と判定し、勾配の小さい信号を１と判定し、これにより、サンプリングデータの判定を実現する。
デシジョン信号を安定的に出力するために、例示的に、本願実施例によるデシジョンフィードバックイコライザにおいて、保持回路は、ラッチである。
具体的には、図７に示されるように、保持回路は、ラッチであることができ、デシジョン結果ＳＰとＳＮを入力して、保持されたデシジョン結果ＯＵＰとＯＵＴＮを取得する。デシジョン結果を所定時間保持できるので、収集された補正後のサンプリングデータに対する後続の回路の読み取りを容易にする。

【0046】

（実施例２）
本願実施例２はさらに、データの収集補正方法を提供する。本願実施例に係るデータの収集補正方法は、本願実施例によるデシジョンフィードバックイコライザに適用されることができる。以下、本願実施例によるデータの収集補正方法を説明する。
図８は、本願実施例２に係るデータの収集補正方法のフローチャートである。図８に示されるように、当該方法は、次のステップＳ８０１、Ｓ８０２、Ｓ８０３を含む。

【0047】

ステップＳ８０１において、直前のサンプリング期間内にサンプリングデータを収集して得られたサンプリング結果を取得し、サンプリング結果に基づいて、サンプリングデータの補正方式を決定する。ここで、補正方式は、サンプリングデータと、サンプリング補正データとの重ね合わせ、またはサンプリングデータとサンプリング補正データとの減算である。

【0048】

ステップＳ８０２において、補正方式でサンプリングデータを補正して、補正されたデータを取得する。
ステップＳ８０３において、補正されたデータを収集し、収集結果を出力する。
具体的に、直前のサンプリング期間内的サンプリング結果が直前のサンプリングデータのサンプリング結果であり、現在のサンプリングデータおよび直前のサンプリングデータに従って補正方式を決定する。例えば、伝送されたデータが００１であり、直前のサンプリングデータが０であり、現在のサンプリングデータが１である場合、直前のサンプリングデータ０が現在のサンプリングデータ１に対する影響は負であり、サンプリングデータ１とサンプリング補正データとの重ね合わせを行うことにより、サンプリングデータの補正を実現する。

【0049】

さらに例えば、伝送されたデータは０１１であり、直前のサンプリングデータは１であり、現在のサンプリングデータは１である。直前のサンプリングデータ１が現在のサンプリングデータ１に対する影響が正であり、サンプリングデータ１とサンプリング補正データとの減算を実行することにより、サンプリングデータの補正を実現する。

【0050】

なお、先に補正方式を決定してから、サンプリングデータに対して補正及び収集を行う。一方で、関連技術におけるハーフレートデシジョンフィードバックイコライザと比較して、使用するサンプラの数を減り、これにより、消費電力と面積がほぼ半分に削減される。もう一方で、関連技術におけるハーフレートデシジョンフィードバックイコライザＴ_ＳＡ＋Ｔｍｕｘ＜１ＵＩのタイミングの制約と比較して、タイミングの制約は、１つのＴｍｕｘの時間を緩和することと同等であり、これにより、より高いデータストリームをサンプリングすることができ、デシジョンフィードバックイコライザのサンプリングレートを向上する。

【0051】

本願実施例によるデータの収集補正方法は、直前のサンプリング期間内にサンプリングデータを収集して得られたサンプリング結果を取得し、サンプリング結果に基づいて、サンプリングデータの補正方式を決定する。ここで、補正方式は、サンプリングデータと、サンプリング補正データとの重ね合わせ、またはサンプリングデータとサンプリング補正データとの減算であり、補正方式でサンプリングデータを補正して、補正されたデータを取得し、補正されたデータを収集し、収集結果を出力して、関連技術でのハーフレートデシジョンフィードバックイコライザにおける複数のコレクタの使用による回路の大きい消費電力およびサイズの大きい問題を解決し、まずサンプリングデータの補正方式を決定してから、サンプリングデータを補正及び収集し、これにより、コレクタの使用を減少し、さらに、回路の消費電力を低減し、回路のサイズを減少する効果を実現する。

【0052】

なお、添付図面のフローチャートに示すステップは、コンピュータ実行可能な命令のセットなどのコンピュータシステムで実行することができ、論理シーケンスはフローチャートに示されているが、特定の場合によっては、ここに示されている手順とは異なる順序で実行することもできる。

【0053】

なお、用語「含む」、「備える」またはそれらの他の変形という用語は、非排他的な包含をカバーすることを意図しているため、一連の要素を含む、プロセス、方法、商品または機器は、それらの要素を含むだけではないことにも留意されたい。ただし、明示的に例示されていない他の要素も含まれる。または、このようなプロセス、方法、商品または機器に固有の要素も含まれる。これ以上の制限がない場合、「１つの…を含む」で限定された要素は、要素を含むプロセス、方法、商品または機器内の他の同一の要素の存在を除外しない。

【0054】

当業者は、本願の実施例は、方法、システム、またはコンピュータプログラム製品として提供され得ることを理解すべきである。したがって、本願は、完全なハードウェアの実施例、完全なソフトウェアの実施例、またはソフトウェアとハードウェアを組み合わせた実施例の形態を採用することができる。さらに、本願は、コンピュータ使用可能プログラムコードを含む１つまたは複数のコンピュータ使用可能な記憶媒体（ディスクストレージ、ＣＤ-ＲＯＭ、光ストレージなどを含むが、これらに限定されない）で実施されるコンピュータプログラム製品の形態を採用することができる。

【0055】

以上、本願の実施例に過ぎず、本願を制限するために使用されるものではない。当業者にとって、本願は様々な修正および変更を加えることができる。本願の精神および原則の範囲内で行われたいずれの修正、均等の置換、改良などは、すべて本願の請求項の範囲に含まれるものとする。

【産業上の利用可能性】

【0056】

本発明の実施例による技術案は、データ伝送技術の技術分野に適用されることができる。本発明の実施例において、デシジョンフィードバックイコライザは、第１デシジョンサンプリング回路と、第２デシジョンサンプリング回路とを含み、第１デシジョンサンプリング回路の入力端子は、サンプリングデータを受信し、直前のサンプリング期間に第２デシジョンサンプリング回路によって出力された第１サンプリング結果を受信して、第１サンプリング結果に基づいて、サンプリングデータの第１補正方式を決定し、第１補正方式でサンプリングデータを補正するように構成され、第２デシジョンサンプリング回路の入力端子は、サンプリングデータを受信し、直前のサンプリング期間に第１デシジョンサンプリング回路によって出力された第２サンプリング結果を受信し、第２サンプリング結果に基づいて、サンプリングデータの第２補正方式を決定し、第２補正方式でサンプリングデータを補正する。第１デシジョンサンプリング回路と第２デシジョンサンプリング回路は、まずサンプリングデータの補正方式を決定してから、サンプリングデータを補正及び収集する。これにより、コレクタの使用を減少し、関連技術でのハーフレートデシジョンフィードバックイコライザにおける複数のコレクタの使用による回路の大きい消費電力およびサイズの大きい問題を解決する。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】