特許 7334244 ＦＰＧＡベースのリシーケンシング解析方法とデバイス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-08-18

(45)【発行日】2023-08-28

(54)【発明の名称】ＦＰＧＡベースのリシーケンシング解析方法とデバイス

(51)【国際特許分類】

   G16B 30/00 20190101AFI20230821BHJP

   C12M 1/00 20060101ALI20230821BHJP

   C12Q 1/6869 20180101ALI20230821BHJP

【ＦＩ】

G16B30/00

C12M1/00 A

C12Q1/6869 Z

【請求項の数】 12

(21)【出願番号】P 2021519716

(86)(22)【出願日】2018-10-23

(65)【公表番号】

(43)【公表日】2022-01-13

(86)【国際出願番号】 CN2018111357

(87)【国際公開番号】W WO2020082224

(87)【国際公開日】2020-04-30

【審査請求日】2021-04-20

(73)【特許権者】

【識別番号】516122667

【氏名又は名称】深▲セン▼華大智造科技股▲ふん▼有限公司

【氏名又は名称原語表記】ＭＧＩ Ｔｅｃｈ Ｃｏ．，ＬＴＤ

【住所又は居所原語表記】Ｍａｉｎ Ｂｕｉｌｄｉｎｇ ａｎｄ Ｓｅｃｏｎｄ Ｆｌｏｏｒ ｏｆ Ｎｏ．１１ Ｂｕｉｌｄｉｎｇ，Ｂｅｉｓｈａｎ Ｉｎｄｕｓｔｒｉａｌ Ｚｏｎｅ，Ｙａｎｔｉａｎ Ｄｉｓｔｒｉｃｔ，Ｓｈｅｎｚｈｅｎ，Ｇｕａｎｇｄｏｎｇ ５１８０８３，Ｃｈｉｎａ

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(74)【代理人】

【識別番号】100107515

【弁理士】

【氏名又は名称】廣田 浩一

(74)【代理人】

【識別番号】100107733

【弁理士】

【氏名又は名称】流 良広

(74)【代理人】

【識別番号】100115347

【弁理士】

【氏名又は名称】松田 奈緒子

(72)【発明者】

【氏名】インロン・シェ

(72)【発明者】

【氏名】ウェイファ・ファン

(72)【発明者】

【氏名】チェン・チェン

(72)【発明者】

【氏名】ジンブォ・タン

【審査官】渡邉 加寿磨

(56)【参考文献】

【文献】特表２０１８－５０３１６４（ＪＰ，Ａ）

【文献】中国特許出願公開第１０７６０９３５０（ＣＮ，Ａ）

【文献】米国特許出願公開第２０１６／０２５９８８０（ＵＳ，Ａ１）

【文献】特表２０１５－５１５０４２（ＪＰ，Ａ）

【文献】中国特許出願公開第１０７１９４２０４（ＣＮ，Ａ）

【文献】米国特許出願公開第２０１７／０２７７８３０（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｑ １０／００－９９／００

Ｇ１６Ｂ ５／００－９９／００

Ｇ１６Ｃ １０／００－９９／００

Ｇ１６Ｚ ９９／００

Ｃ１２Ｍ １／００

Ｃ１２Ｑ １／６８６９

(57)【特許請求の範囲】

【請求項1】

フィールドプログラマブルゲートアレイ（ＦＰＧＡ）ベースのリシーケンシング解析方法であって、
基本ゲノムリシーケンシングデータ、及び前記基本ゲノムリシーケンシングデータを記述するパラメータ情報を含むゲノムリシーケンシングデータを受信することと、
前記基本ゲノムリシーケンシングデータ、及び前記基本ゲノムリシーケンシングデータを記述する前記パラメータ情報に基づいて、アラインメント結果を出力するための第１のタスク、並びに前記アラインメント結果をソート及びデデュプリケートするための第２のタスクを決定することと、
前記ＦＰＧＡからの前記第１のタスクに対応する第１のスレッド、及びＣＰＵからの前記第２のタスクに対応する第２のスレッドを割り当てることと、
ＦＰＧＡの入力として前記ゲノムリシーケンシングデータを取得し、前記ＦＰＧＡの出力に基づくリシーケンシングのプロセスにおいて前記アラインメント結果を決定し、同時に、前記アラインメント結果をソート及びデデュプリケートすることと、
ソートされ且つデデュプリケートされた前記アラインメント結果を、塩基クオリティ値（ｂａｓｅ ｑｕａｌｉｔｙ ｖａｌｕｅ）に応じて補正をすることと、
補正された前記アラインメント結果に基づいてバリエーション結果を検出することと、を含み、
アラインメント、前記ソート、及び前記デデュプリケートの各プロセスは、並行して実行され、
前記アラインメント結果をソート及びデデュプリケートすることは、前記第１のタスクに対応する前記第１のスレッドと、前記第２のタスクに対応する前記第２のスレッドとを並行して開始及び実行して、前記ゲノムリシーケンシングデータが、それぞれのスレッドを介して呼び出されるようにすること、並びに前記第１のタスクに対応する前記第１のスレッドの出力結果を介するリシーケンシングのプロセスにおける前記アラインメント結果を決定し、同時に、前記第２のタスクに対応する前記第２のスレッドの出力結果を介して前記アラインメント結果をソート及びデデュプリケートすることを含むこと特徴とするＦＰＧＡベースのリシーケンシング解析方法。

【請求項2】

ゲノムリシーケンシングデータの受信後に、前記ＦＰＧＡベースのリシーケンシング解析方法は、
前記ゲノムリシーケンシングデータを、プリセットされた長さの配列に基づきハッシュ計算することを更に含み、
ＦＰＧＡの入力として前記ゲノムリシーケンシングデータを取得することが、前記ＦＰＧＡの入力としてハッシュ計算されたゲノムリシーケンシングデータを取得することを更に含む、請求項１に記載のＦＰＧＡベースのリシーケンシング解析方法。

【請求項3】

前記第１のタスクに対応する前記第１のスレッドの出力結果を介するリシーケンシングのプロセスにおける前記アラインメント結果を決定することが、
前記第１のタスクに対応する前記第１のスレッドを実行して、標的アラインメント位置を決定することと、
前記標的アラインメント位置に応じて、前記基本ゲノムリシーケンシングデータ内の重複塩基対上でのアラインメントをトリガーすることと、
前記重複塩基対のアラインメント結果を、リシーケンシングのプロセスにおいてアラインメント結果として取得することと、を更に含む請求項１に記載のＦＰＧＡベースのリシーケンシング解析方法。

【請求項4】

前記標的アラインメント位置の決定後に、
ピンポンバッファリング技術を使用して、前記標的アラインメント位置をキャッシュすることを更に含む、請求項３に記載のＦＰＧＡベースのリシーケンシング解析方法。

【請求項5】

前記ゲノムリシーケンシングデータを、複数の固定長のゲノムリシーケンシングサブセットに分割することと、
前記複数の固定長のゲノムリシーケンシングサブセットをレファレンスゲノムにアラインメントし、アラインメント結果の複数のサブセットを取得することと、
前記アラインメント結果の複数のサブセットを組み合わせて、アラインメント結果を取得することと、を更に含む、請求項１から４のいずれかに記載のＦＰＧＡベースのリシーケンシング解析方法。

【請求項6】

前記レファレンスゲノム上のアラインメント位置にしたがって、前記アラインメント結果をソートすることと、
同じ位置にアラインメントされた前記ゲノムリシーケンシングデータをデデュプリケートすることと、を更に含む、請求項５に記載のＦＰＧＡベースのリシーケンシング解析方法。

【請求項7】

ＦＰＧＡベースのリシーケンシング解析デバイスであって、
基本ゲノムリシーケンシングデータ、及び前記基本ゲノムリシーケンシングデータを記述するパラメータ情報を含むゲノムリシーケンシングデータを受信するように構成された受信モジュールと、
前記ゲノムリシーケンシングデータの受信後に、前記基本ゲノムリシーケンシングデータ、及び前記基本ゲノムリシーケンシングデータを記述する前記パラメータ情報に基づいて、アラインメント結果を出力するための第１のタスク、並びに前記アラインメント結果をソート及びデデュプリケートするための第２のタスクを決定するように構成された決定モジュールと、
前記ＦＰＧＡからの前記第１のタスクに対応する第１のスレッドと、ＣＰＵからの前記第２のタスクに対応する第２のスレッドとを割り当てるように構成された割り当てモジュールと、
ＦＰＧＡの入力として前記ゲノムリシーケンシングデータを取得し、前記ＦＰＧＡの出力に基づくリシーケンシングのプロセスにおいてアラインメント結果を決定し、同時に、前記アラインメント結果をソート及びデデュプリケートするように構成された処理モジュールと、
ソートされ且つデデュプリケートされた前記アラインメント結果を、塩基クオリティ値に応じて補正をするように構成された補正モジュールと、
補正されたアラインメント結果に基づいてバリエーション結果を検出するように構成された検出モジュールと、を含み、
アラインメント、前記ソート、及び前記デデュプリケートの各プロセスは、並行して実行され、
前記処理モジュールは、前記第１のタスクに対応する前記第１のスレッドと、前記第２のタスクに対応する前記第２のスレッドとを並行して開始及び実行して、それぞれのスレッドを介して前記ゲノムリシーケンシングデータを呼び出すように構成された開始及び実行ユニット、並びに前記第１のタスクに対応する第１のスレッドの出力結果を介してリシーケンシングのプロセスにおける前記アラインメント結果を決定し、同時に、前記第２のタスクに対応する前記第２のスレッドの出力結果を介して前記アラインメント結果をソート及びデデュプリケートするように構成された決定及び処理ユニットを含むことを特徴とするＦＰＧＡベースのリシーケンシング解析デバイス。

【請求項8】

前記ゲノムリシーケンシングデータの受信後に、前記ゲノムリシーケンシングデータを、プリセットされた長さの配列に基づきハッシュ計算するように構成された計算モジュールを更に含み、
前記処理モジュールが、前記ＦＰＧＡの前記入力としてハッシュ計算されたゲノムリシーケンシングデータを取得するように構成されている請求項７に記載のＦＰＧＡベースのリシーケンシング解析デバイス。

【請求項9】

前記処理モジュールが、
前記第１のタスクに対応する前記第１のスレッドを実行して、標的アラインメント位置を決定し、
前記標的アラインメント位置に応じて、前記基本ゲノムリシーケンシングデータ内の重複塩基対上でのアラインメントをトリガーし、
前記重複塩基対のアラインメント結果を、リシーケンシングの前記プロセスにおける前記アラインメント結果として取得するように構成されている請求項７に記載のＦＰＧＡベースのリシーケンシング解析デバイス。

【請求項10】

前記決定及び処理ユニットが、ピンポンバッファリング技術を使用することによって、前記標的アラインメント位置をキャッシュするように更に構成されている請求項９に記載のＦＰＧＡベースのリシーケンシング解析デバイス。

【請求項11】

コンピュータデバイスであって、
メモリと、
プロセッサと、
前記メモリに格納され且つ前記プロセッサによって実行可能なコンピュータプログラムと、を含み、
前記コンピュータプログラムは、前記プロセッサによって実行されると、請求項１から６のいずれかに記載のフィールドプログラマブルゲートアレイ（ＦＰＧＡ）ベースのリシーケンシング解析方法を達成することを特徴とするコンピュータデバイス。

【請求項12】

請求項１から６のいずれかに記載のフィールドプログラマブルゲートアレイ（ＦＰＧＡ）ベースのリシーケンシング解析方法を、コンピュータに実行させるコンピュータ可読命令をその内部に格納したことを特徴とするコンピュータ可読記憶媒体。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、バイオインフォマティクス解析技術の分野に関し、特に、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）ベースのリシーケンシング解析方法及びデバイスに関する。

【背景技術】

【0002】

次世代遺伝子シーケンシング技術の登場に伴い、遺伝子シーケンシングは急速に低コストとなり、シーケンシングデータの利用性が向上している。ゲノムにおけるバリエーションの検出と相関研究は、医学分野における発展を促進すると考えられる。しかし、ヒトゲノムは、３０億を超える比較的多い塩基対で構成されている。そのため、ヒトゲノムのシーケンシング及び解析を行う場合、高いコンピューティング能力、ストレージ容量、及びネットワーク帯域幅が必要とされる。

【0003】

関連技術において、リシーケンシング解析は、シーケンシング配列のアラインメント及びバリエーションの検出を含み、シーケンシング配列のアラインメントは、ダイナミックシード－アンド－エクステンドアルゴリズムを採用している。初期のシード長で得られるアラインメント位置の数が一定の値を超えると、シード長を延ばしてアラインメント位置を少なくする。続いて、Ｓｍｉｔｈ－Ｗａｔｅｒｍａｎアルゴリズムをアラインメントに使用し、複数のスレッドをバリエーションの検出に使用する。

【0004】

しかし、前記方法では、各ステップが順次行われるので、実行効率及び解析率が低い。

【発明の概要】

【0005】

本開示は、実施形態において、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）ベースのリシーケンシング解析方法及びデバイスを提供し、プログラム実行時間及び計算コストを削減し、リシーケンシング効率を改善することにより、先行技術における低い実行効率及び遅い解析速度という技術的問題点を解決する。

【0006】

一態様では、本開示は、実施形態において、ＦＰＧＡベースのリシーケンシング解析方法を提供し、前記方法は、
ゲノムリシーケンシングデータを受信することと、
ＦＰＧＡの入力として前記ゲノムリシーケンシングデータを取得し、ＦＰＧＡの出力に基づくリシーケンシングのプロセスにおいてアラインメント結果を決定し、同時に、前記アラインメント結果をソート及びデデュプリケートすることと、
ソートされ且つデデュプリケートされた前記アラインメント結果を、塩基クオリティ値（ｂａｓｅ ｑｕａｌｉｔｙ ｖａｌｕｅ）に応じて補正をすることと、
補正された前記アラインメント結果に基づいてバリエーション結果を検出することと、を含む。

【0007】

本開示の実施形態によれば、ＦＰＧＡベースのリシーケンシング解析方法は、ゲノムリシーケンシングデータを受信し、ＦＰＧＡの入力として前記ゲノムリシーケンシングデータを取得し、ＦＰＧＡの出力に基づくリシーケンシングのプロセスにおいてアラインメント結果を決定し、同時に、前記アラインメント結果をソート及びデデュプリケートし、ソートされ且つデデュプリケートされた前記アラインメント結果を、塩基クオリティ値に応じて補正し、補正された前記アラインメント結果に基づいてバリエーション結果を検出する。本開示の実施形態では、アライニング、ソーティング、及びデデュプリケートの各プロセスを並行して実行させることができ、プログラムの実行時間及び計算コストが削減されることによって、リシーケンシング効率を改善する。

【0008】

別の態様では、本開示は、実施形態において、ＦＰＧＡベースのリシーケンシング解析デバイスを提供し、前記デバイスは、
ゲノムリシーケンシングデータを受信するように構成された受信モジュールと、
ＦＰＧＡの入力として前記リシーケンシングデータを取得し、ＦＰＧＡの出力に基づくリシーケンシングのプロセスにおいてアラインメント結果を決定し、同時に、前記アラインメント結果をソート及びデデュプリケートするように構成された処理モジュールと、
ソートされ且つデデュプリケートされた前記アラインメント結果を、塩基クオリティ値に応じて補正をするように構成された補正モジュールと、
補正されたアラインメント結果に基づいてバリエーション結果を検出するように構成された検出モジュールと、を含む。

【0009】

本開示の実施形態によれば、ＦＰＧＡベースのリシーケンシング解析デバイスは、ゲノムリシーケンシングデータを受信し、ＦＰＧＡの入力として前記ゲノムリシーケンシングデータを取得し、ＦＰＧＡの出力に基づくリシーケンシングのプロセスでアラインメント結果を決定し、同時に、前記アラインメント結果をソート及びデデュプリケートし、ソートされ且つデデュプリケートされた前記アラインメント結果を、塩基クオリティ値に応じて補正をし、補正された前記アラインメント結果に基づいてバリエーション結果を検出する。本開示の実施形態では、アライニング、ソーティング、及びデデュプリケートの各プロセスを並行して実行させることができ、プログラムの実行時間及び計算コストが削減されることによって、リシーケンシング効率を改善する。

【0010】

別の態様では、本開示は、実施形態において、メモリ、プロセッサ、及び前記メモリに格納され、前記プロセッサによって実行可能なコンピュータプログラムを含むコンピュータデバイスを提供し、前記コンピュータプログラムは、前記プロセッサによって実行されると、本開示の前記実施形態に係るフィールドプログラマブルゲートアレイ（ＦＰＧＡ）ベースのリシーケンシング解析方法を達成する。

【0011】

別の態様では、本開示は、実施形態において、本開示の前記実施形態に係るフィールドプログラマブルゲートアレイ（ＦＰＧＡ）ベースのリシーケンシング解析方法をコンピュータに実行させるコンピュータ可読命令を格納したコンピュータ可読記憶媒体を提供する。

【0012】

本開示の更なる態様及び利点は、その一部が以下の記載に示され、いくつかは、以下の記載にしたがって明らかになる又は本開示の実施を通して理解されよう。

【0013】

本開示の実施形態をより明確に記載するために、実施例で使用する必要のある図面を以下に簡単に説明する。以下の記載における図面は、本開示の一部の例であり、当業者の創造性なしに、他の図面をこれらの図面から得ることができることは明らかである。

【図面の簡単な説明】

【0014】

【図1】図１は、本開示の実施例１におけるＦＰＧＡベースのリシーケンシング解析方法を示すフローチャートである。

【図2】図２は、本開示の実施例２におけるＦＰＧＡベースのリシーケンシング解析方法を示すフローチャートである。

【図3】図３は、本開示の実施例に係るＦＰＧＡベースのリシーケンシング解析システムを示す概略図１である。

【図4】図４は、本開示の実施例に係るピンポンバッファリング技術（ｐｉｎｇ－ｐｏｎｇ ｂｕｆｆｅｒｉｎｇ ｔｅｃｈｎｏｌｏｇｙ）を使用したアクセラレーションを示す概略図である。

【図5】図５は、本開示の実施例に係るＦＰＧＡベースのリシーケンシング解析システムを示す概略図２である。

【図6】図６は、本開示の実施例に係る実行タイミングシーケンスの概略図である。

【図7】図７は、本開示の実施例に係るＦＰＧＡベースのリシーケンシング解析システムを示す概略図３である。

【図8】図８は、本開示の実施例３におけるＦＰＧＡベースのリシーケンシング解析方法を示すフローチャートである。

【図9】図９は、本開示の実施例４におけるＦＰＧＡベースのリシーケンシング解析デバイスを示す概略図である。

【図10】図１０は、本開示の実施例５におけるＦＰＧＡベースのリシーケンシング解析デバイスを示す概略図である。

【発明を実施するための形態】

【0015】

本開示の実施形態について詳細に記載する。同一又は類似の要素及び同一又は類似の機能を有する要素は、明細書全体を通して同じ参照番号で示す。図面を参照しつつ本明細書に記載される実施形態は、説明的、例示的であり、本開示の概要を理解するために使用される。実施形態は、本開示を限定するものと解釈されるべきではない。

【0016】

本開示の実施形態におけるＦＰＧＡベースのリシーケンシング解析方法及びデバイスを、図面を参照して以下に説明する。本開示の実施形態を詳細に記載するのに先立ち、理解を容易にするために、まず、一般的な技術用語を定義する。

【0017】

フィールドプログラマブルゲートアレイ（ＦＰＧＡ）は、ロジックアレイモジュール、組込みメモリモジュール、デジタルシグナルプロセッサ（ＤＳＰと略記）モジュールを接続するプログラマブル配線ネットワークを含む構成可能な集積回路であり、プログラム命令を処理するためのセントラルプロセシングユニット（ＣＰＵ）及びグラフィクスプロセシングユニット（ＧＰＵ）のデータパス及びトポロジが固定されている。更に、ＦＰＧＡリソースは、データ処理のためのカスタマイズされた命令パイプラインを確立するように構成及び接続することができ、結果として得られるシステム構成が、多くの種類のコンピューティング上の問題点を効率的に解決できるようにする。更に、十分に開発され且つ大規模に使用される用途は、より速いがより柔軟性が低い特定用途向け集積回路（ＡＳＩＣと略記）を設計するための基礎及び検証としてＦＰＧＡを用いることもある。

【0018】

リシーケンシングとは、既知のゲノム配列を有する種について、異なる個体の各ゲノムをシーケンシングすることを意味し、これに基づいて、個体間又は集団間でのバリエーションが解析される。多数の一塩基多型（ＳＮＰ）部位並びに挿入及び欠失部位は、各個体のシーケンシング後のゲノムにおけるバリエーションを検出することによって決定することができる。

【0019】

図１は、本開示の実施例１におけるＦＰＧＡベースのリシーケンシング解析方法を示すフローチャートである。

【0020】

本開示の本実施例では、ＦＰＧＡベースのリシーケンシング解析デバイスに構成されたＦＰＧＡベースのリシーケンシング解析方法を、説明のための一例として取り上げる。ＦＰＧＡベースのリシーケンシング解析デバイスは、コンピュータデバイスがＦＰＧＡベースのリシーケンシング解析を実行することができるように、任意のコンピュータデバイスで構成することができる。

【0021】

図１に示すように、ＦＰＧＡベースのリシーケンシング解析方法には、以下のステップ１０１～ステップ１０４を含む。

【0022】

ステップ１０１において、ゲノムリシーケンシングデータが受信される。

【0023】

本開示の実施例では、ゲノムリシーケンシングデータは、基本ゲノムリシーケンシングデータ及び基本ゲノムリシーケンシングデータを記述するパラメータ情報を含む。

【0024】

任意に、ゲノムリシーケンシングデータを事前にプリセットファイルに書き込むことができ、ゲノムがリシーケンシングされるときに読み取ることができ、これにより、プリセットファイルに基づくゲノムリシーケンシングデータを取得することができる。

【0025】

更に、プリセットファイルは、一般に、例えば、ｇｚなどの形式で圧縮ファイルとして保存される。したがって、プリセットファイルは、読み取り前に解凍することもできる。

【0026】

ステップ１０２において、ＦＰＧＡの入力としてゲノムリシーケンシングデータが取得され、リシーケンシングのプロセスにおいてアラインメント結果がＦＰＧＡの出力に基づいて決定され、同時に、アラインメント結果がソートされ、デデュプリケートされる。

【0027】

本開示の実施例では、ゲノムリシーケンシングデータをレファレンスゲノムにアラインメントして、アラインメント位置などの情報を取得することができる。次いで、得られた情報をＦＰＧＡに送信し計算して、アラインメント結果を得ることができる。可能な実施として、アラインメント効率を改善するために、ＦＰＧＡの並列処理プロパティを用いることができ、ゲノムリシーケンシングデータを、複数の固定長のゲノムリシーケンシングサブセットに分割し、複数の固定長のゲノムリシーケンシングサブセットを、アラインメント結果の複数のサブセットの取得と並行して、レファレンスゲノムにアラインメントし、アラインメントサブ結果の複数のサブセットを組み合わせて、アラインメント結果を取得する。

【0028】

得られたアラインメントは、同時に、レファレンスゲノム上のアラインメント位置にしたがってソートすることができ、同じ位置にアラインメントされたゲノムリシーケンシングデータをデデュプリケートすることができる。その理由は、重複したゲノムリシーケンシングデータは、シーケンシング深度などのアラインメントの比較と評価に影響を及ぼし、最終的にはバリエーションの検出において偽陽性につながるからである。そのため、同じ位置にアラインメントされたゲノムリシーケンシングデータをデデュプリケートすることができる。

【0029】

任意に、ゲノムリシーケンシングデータを、バイオインフォマティクスソフトウェア及びアラインメントスクリプトを呼び出すことによってアラインメントして、リシーケンシングのプロセスでアラインメント結果を決定することができる。次いで、アラインメント結果を、バイオインフォマティクスソフトウェア並びにソート及びデデュプリケートスクリプトによってソート及びデデュプリケートして、ソートされ且つデデュプリケートされたアラインメント結果が決定される。バイオインフォマティクスソフトウェアとしては、ＢｕｉｌｄＡｌｉｇｎｅｒＩｎｄｅｘ、Ａｌｉｇｎｍｅｎｔ、ＳｏｒｔＭａｒｋＤｕｐ、ＢｕｉｌｄＢＱＳＲＩｎｄｅｘ、ＢＱＳＲ、及びＨａｐｌｏｔｙｐｅＣａｌｌｅｒが挙げられる。

【0030】

例えば、ゲノムリシーケンシングデータは、３３～１６０ｂｐの長さのペアエンドショートリードのアラインメントをサポートするＦＰＧＡアクセラレーテッド高性能ＤＮＡシーケンスアラインメントソフトウェアによってアラインメントすることができる。アラインメント結果は、パイプの入力と出力をサポートするマルチスレッドアクセラレーテッド高性能ソーティング・デデュプリケーティングソフトウェアによってソート及びデデュプリケートを行うことができ、これにより、ソーティング及びデデュプリケーティングの効率を改善する。

【0031】

本開示の実施例では、アライニング、ソーティング、及びデデュプリケートの各プロセスを並行して実行することができるので、プログラムの実行時間及び計算コストを削減し、それにより、リシーケンシング効率を改善することができる。

【0032】

ステップ１０３において、ソートされ且つデデュプリケートされたアラインメント結果が、塩基クオリティ値に応じて補正される。

【0033】

本開示の実施例では、アラインメント結果を塩基クオリティ値に応じて現実に近づけ、レファレンスゲノムとのミスマッチの可能性を低減するために、ソートされ且つデデュプリケートされたアラインメント結果を塩基クオリティ値に応じて補正をすることができる。即ち、ソートされ且つデデュプリケートされたアラインメント結果が、ゲノムリシーケンシングデータ内の塩基クオリティ値に応じて補正される。

【0034】

任意に、バイオインフォマティクスソフトウェア及び塩基クオリティ値補正スクリプトを呼び出すことにより、ソートされ且つデデュプリケートされたアラインメント結果を塩基クオリティ値に応じて補正して、補正されたアラインメント結果を取得することができる。例えば、パイプの入力及び出力をサポートするマルチスレッドアクセラレーテッド高性能塩基クオリティ値補正ソフトウェアにより、塩基クオリティ値に応じて、ソートされ且つデデュプリケートされたアラインメント結果を補正し、補正効率を改善することができる。

【0035】

ステップ１０４において、補正されたアラインメント結果に基づいてバリエーション結果が検出される。

【0036】

本開示の実施例において、バリエーション結果の検出は、一塩基多型（ＳＮＰ）部位の検出並びに挿入及び欠失部位の検出を含む。バリエーション結果は、補正されたアラインメント結果及び関連情報に基づいて検出することができる。

【0037】

任意に、バイオインフォマティクスソフトウェア及びバリエーション検出スクリプトを呼び出して、補正されたアラインメント結果に基づきバリエーション結果を検出することにより、検出結果を決定することができる。例えば、ＦＰＧＡアクセラレーテッド高性能バリエーション検出ソフトウェアによる補正されたアラインメント結果に基づきバリエーション結果を検出し、バリエーション検出結果を取得することにより、バリエーション検出の効率を改善することができる。

【0038】

本開示の実施例によれば、ＦＰＧＡベースのリシーケンシング解析方法は、ゲノムリシーケンシングデータを受信し、ＦＰＧＡの入力として前記ゲノムリシーケンシングデータを取得し、ＦＰＧＡの出力に基づくリシーケンシングのプロセスにおいてアラインメント結果を決定し、同時に、前記アラインメント結果をソート及びデデュプリケートし、ソートされ且つデデュプリケートされた前記アラインメント結果を、塩基クオリティ値に応じて補正をし、補正された前記アラインメント結果に基づいてバリエーション結果を検出する。本開示の実施形態では、アライニング、ソーティング、及びデデュプリケートの各プロセスを並行して実行することができ、プログラムの実行時間及び計算コストが削減されることによって、リシーケンシング効率を改善する。

【0039】

可能な実施として、ゲノムリシーケンシングデータの受信後に、ゲノムリシーケンシングデータを、更に、プリセットされた長さの配列に基づきハッシュ計算することができ、ＦＰＧＡの入力としてハッシュ計算されたゲノムリシーケンシングデータが取得される。したがって、レファレンスゲノム内のアラインメント位置を素早く特定することができ、それによってメモリへのランダムアクセスを低減させることで、アラインメント効率が向上する。

【0040】

前記実施例をより明確に説明するために、本開示は、実施例において、別のＦＰＧＡベースのリシーケンシング解析方法を提供する。

【0041】

図２は、本開示の実施例２におけるＦＰＧＡベースのリシーケンシング解析方法を示すフローチャートである。

【0042】

図２に示すように、ＦＰＧＡベースのリシーケンシング解析方法は、以下のステップ２０１～ステップ２０７を含むことができる。

【0043】

ステップ２０１において、ゲノムリシーケンシングデータが受信されるが、前記ゲノムリシーケンシングデータは、基本ゲノムリシーケンシングデータ及び基本ゲノムリシーケンシングデータを記述するパラメータ情報を含む。

【0044】

例えば、参照する図３は、本開示の実施例に係るＦＰＧＡベースのリシーケンシング解析システムを示す概略図１であり、リシーケンシング解析システムは、タスクスケジューリングユニット１、解析ユニット２、及び結果生成ユニット３を含む。タスクスケジューリングユニット１は、基本ゲノムリシーケンシングデータ及び基本ゲノムリシーケンシングデータを記述するパラメータ情報を受信するように構成される。

【0045】

ステップ２０２において、アラインメント結果を出力するための第１のタスクと、アラインメント結果をソート及びデデュプリケートするための第２のタスクとは、基本ゲノムリシーケンスデータ及び基本ゲノムリシーケンスデータを記述するパラメータ情報に基づいて決定される。

【0046】

本開示の実施例では、アライニング、ソーティング、及びデデュプリケートの各プロセスが並行して実行されるので、プログラムの実行時間及び計算コストが削減されて、リシーケンシング効率が改善する。そのため、ゲノムリシーケンシングデータが受信されると、アラインメント結果を出力するための第１のタスクと、アラインメント結果をソート及びデデュプリケートするための第２のタスクとの両方を、基本ゲノムリシーケンシングデータ及び基本ゲノムリシーケンスデータを記述するパラメータ情報に基づいて並行して決定することができる。

【0047】

例えば、図３を参照すると、タスクスケジューリングユニット１は、基本ゲノムリシーケンシングデータ及び基本ゲノムリシーケンシングデータを記述するパラメータ情報に基づいて、アラインメント結果を出力するための第１のタスクと、アラインメント結果をソート及びデデュプリケートするための第２のタスクとの両方を並行して決定するように構成することができる。次いで、第１のタスク及び第２のタスクを、プロセススケジュールされた解析ユニット２に送ることができる。例えば、解析ユニット２は、バイオインフォマティクスソフトウェア及びシステムスケジューリングスクリプトによってプロセススケジュールすることができる。

【0048】

ステップ２０３において、第１のタスクに対応する第１のスレッド、及び第２のタスクに対応する第２のスレッドが、それぞれＦＰＧＡ及びＣＰＵから割り当てられる。

【0049】

本開示の実施例では、第１のタスク及び第２のタスクの決定後、第１のタスクに対応する第１のスレッド、及び第２のタスクに対応する第２のスレッドは、それぞれＦＰＧＡ及びＣＰＵから割り当てることができる。

【0050】

ステップ２０４において、第１のタスクに対応する第１のスレッド、及び第２のタスクに対応する第２のスレッドが並行して開始及び実行され、ゲノムリシーケンシングデータがそれぞれのスレッドを介して呼び出される。

【0051】

本開示の実施例では、第１のタスクに対応する第１のスレッド、及び第２のタスクに対応する第２のスレッドは、決定後、並行して開始及び実行することができ、ゲノムリシーケンシングデータは、アライニング、ソーティング、及びデデュプリケートのためにそれぞれのスレッドを介して呼び出される。

【0052】

ステップ２０５において、リシーケンシングのプロセスにおいてアラインメント結果は、第１のタスクに対応する第１のスレッドの出力結果を介して決定され、同時に、アラインメント結果は、第２のタスクに対応する第２のスレッドの出力結果を介してソート及びデデュプリケートされる。

【0053】

本開示の実施例では、ゲノムリシーケンシングデータが第１のタスクに対応する第１のスレッドを介して呼び出された後、リシーケンシングのプロセスにおいて、アラインメント結果を、第１のタスクに対応する第１のスレッドの出力結果に基づいて決定することができる。可能な実施として、第１のタスクに対応する第１のスレッドを実行して、標的アラインメント位置を決定することができ、基本ゲノムリシーケンシングデータにおける重複塩基対上でのアラインメントが、標的アラインメント位置にしたがってトリガーされ、重複塩基対のアラインメント結果は、リシーケンシングのプロセスにおいてアラインメント結果として取得される。例えば、図３を参照すると、解析ユニット２は、バイオインフォマティクスソフトウェア及びアラインメントスクリプトをプロセス呼び出しし、ソフトウェアをアクセラレートし、ＦＰＧＡからの第１のタスクに対応する第１のスレッドを呼び出すことによって、ゲノムリシーケンシングデータを解析してアラインメント結果を決定するように構成することができる。

【0054】

本開示の実施例では、アラインメント結果を、ソーティング及びデデュプリケーティングのために、第２のタスクに対応する第２のスレッドを介して呼び出すことができる。例えば、図３を参照すると、解析ユニット２は、バイオインフォマティクスソフトウェア並びにソーティング及びデデュプリケーティングスクリプトをプロセス呼び出しし、ソフトウェアをアクセラレートし、第２のタスクに対応する第２のスレッドをＣＰＵから呼び出すことによって、アラインメント結果をソート及びデデュプリケートするように構成することができる。

【0055】

ステップ２０６において、ソートされ且つデデュプリケートされたアラインメント結果は、塩基クオリティ値に応じて補正される。

【0056】

ステップ２０７において、補正されたアラインメント結果に基づきバリエーション結果が検出される。

【0057】

例えば、図３を参照すると、解析ユニット２は、バイオインフォマティクスソフトウェア及び塩基クオリティ値補正スクリプトをプロセス呼び出しすることによって、塩基クオリティ値に応じて、ソートされ且つデデュプリケートされたアラインメント結果を補正するように構成することができる。更に、解析ユニット２は、補正されたアラインメント結果に基づいてバリエーション結果を検出し、バイオインフォマティクスソフトウェア及びバリエーション検出スクリプトをプロセス呼び出しすることによって、バリエーション検出結果を決定するように構成することができる。

【0058】

更に、図３を参照すると、バリエーション検出結果の取得後、結果生成ユニット３は、解析ユニット２からのバリエーション検出結果を、タスクスケジューリングユニット１によって送信される基本ゲノムリシーケンシングデータを記述するパラメータ情報に基づく指定位置に送るように構成される。

【0059】

本開示の実施例では、バイオインフォマティクスソフトウェア及びパーソナライズされた解析スクリプトを呼び出し、ソフトウェアをアクセラレートし、ＦＰＧＡからリソースを呼び出すことにより、ゲノムリシーケンシングデータを解析することで、ゲノムリシーケンシング効率を改善する。

【0060】

可能な実施として、標的アラインメント位置を、ピンポンバッファリング技術によってキャッシュすることができる。例えば、参照する図４は、本開示の実施例に係るピンポンバッファリング技術を使用したアクセラレーションを示す概略図である。ＦＰＧＡのグローバルメモリ内のデータは、ピンポンバッファリング技術を使用してキャッシュされる。その理由は、ＣＰＵによるＦＰＧＡのグローバルメモリでの読み取り／書き込み操作をＦＰＧＡカーネルモジュールによる計算操作と並行して実行できるので、実行効率が向上するからである。

【0061】

「グローバルメモリの書き込み→カーネルの実行→グローバルメモリの読み取り」という従来の一連の実行モードを使用すると、ＦＰＧＡの計算モジュールは、一定期間、入力／出力（Ｉ／Ｏ）を待機する状態となり、実行効率が低下する。そのため、ピンポンバッファ技術を使用して、標的アラインメント位置などのＦＰＧＡグローバルメモリにデータをキャッシュすると、ＦＰＧＡの計算モジュールを常に効率的に動作する状態に維持することができ、単一のタスクの複数のサブタスクを、パイプラインで実行させることが可能になるので、タスクの並列実行が達成される。例えば、図４を参照すると、キャッシュ１から読み取られ出力されるタスクＴ１、キャッシュ２によってデータ計算されるタスクＴ２、及びキャッシュ１に書き込まれ入力されるタスクＴ３が、タイムスライスＣ３で並行して行われる。

【0062】

一例として、参照する図５は、本開示の実施例に係るＦＰＧＡベースのリシーケンシング解析システムを示す概略図２である。ＦＰＧＡベースのリシーケンシング解析システムは、アライニングモジュール４、ソーティング・デデュプリケーティングモジュール５、塩基クオリティ値ベースの補正モジュール６、及びバリエーション検出モジュール７を含む。

【0063】

アライニングモジュール４は、受信したゲノムリシーケンシングデータをレファレンスゲノムにアラインメントするように且つアラインメントされたデータを計算のためにＦＰＧＡに送信するように構成されることによって、アラインメント結果を取得し、これをＳＡＭ形式ファイルに保存することができる。

【0064】

ソーティング・デデュプリケーティングモジュール５は、アラインメント位置に応じて、アラインメントモジュール４から出力されたデータをソートするように且つ重複データをマークしてフィルタリングするように構成される。ソートされ且つデデュプリケートされたアラインメント結果は、ＢＡＭ形式ファイルに保存することができる。

【0065】

塩基クオリティ値ベースの補正モジュール６は、塩基クオリティ値に応じて、ソーティング・デデュプリケーティングモジュール５から出力されたデータを補正するように構成される。補正されたアラインメント結果は、ＢＡＭ形式ファイルに保存することができる。

【0066】

バリエーション検出モジュール７は、バイオインフォマティクスソフトウェア及び解析スクリプトを呼び出すことによって、塩基クオリティ値ベースの補正モジュール６から出力されたデータに基づきバリエーション結果を検出するように構成される。バリエーション結果の検出は、一塩基多型（ＳＮＰ）部位の検出並びに挿入及び欠失部位の検出を含む。バリエーション検出結果は、ＶＣＦ又はｇＶＣＦ形式のファイルに保存することができる。

【0067】

実施例について参照される図６は、本開示の実施例に係る実行タイミングシーケンスの概略図である。図６では、Ｆａｓｔｑ入力ファイルを使用して、隣接するステップ間のデータの計算モードを調整し、対応する入力バッファ及び出力バッファを追加することによって、計算プロセス全体がパイプライン構造として最適化される。

【0068】

具体的には、プログラムの開始時に実行されるアラインメントモジュールは、入力ファイル内のゲノムリシーケンシングデータをレファレンスゲノムにアラインメントして、アラインメント結果を取得するように構成され、これが、ソーティング・デデュプリケーティングモジュールに出力される。

【0069】

アラインメントモジュールと同時に実行されるソーティング・デデュプリケーティングモジュールは、アラインメント位置にしたがってアライニングモジュールから出力されたデータをソートし、重複データをマークしてフィルタリングするように構成される。

【0070】

アラインメントモジュールでアラインメントが完了した後、ソーティング・デデュプリケーティングモジュールと同時に実行される塩基クオリティ値ベースの補正モジュールは、塩基クオリティ値にしたがってソーティング・デデュプリケーティングモジュールから出力されたデータを補正するように構成される。

【0071】

バリエーション検出モジュールは、バイオインフォマティクスソフトウェア及び解析スクリプトを呼び出すことによって、塩基クオリティ値ベースの補正モジュールから出力されたデータに基づきバリエーション結果を検出するように構成される。バリエーション結果の検出は、一塩基多型（ＳＮＰ）部位の検出並びに挿入及び欠失部位の検出を含む。

【0072】

本開示の実施例では、ゲノムリシーケンシング解析は、バイオインフォマティクスソフトウェア及び解析スクリプトをプロセス呼び出しすることによってアクセラレートされるので、ゲノムリシーケンシング効率を改善する。

【0073】

実施例について参照される図７は、本開示の実施例に係るＦＰＧＡベースのリシーケンシング解析システムを示す概略図３である。

【0074】

ＣＰＵ側は、入力ファイル（Ｆａｓｔｑ）を読み取り、計算が必要なデータをメモリに格納し、バスインターフェーススタンダードを介してメモリ内のデータを、ＦＰＧＡのグローバルメモリに送信する。ＦＰＧＡでは、入力データが処理及びアラインメントされ、結果を記録、出力し、グローバルメモリに保存する。次いで、ＦＰＧＡは、処理されたデータを、バスインターフェーススタンダードを介してＣＰＵ側のメモリに送信し、後続の処理を行い、ＳＡＭ形式ファイルを出力する。

【0075】

本開示の実施例では、ゲノムリシーケンシングデータを、ＣＰＵ及びＦＰＧＡの独立した構成によって高速でアラインメントし、ＣＰＵは、マルチスレッド技術によってデータの前処理及びその後の処理を並行して行い、ＦＰＧＡは、チャネルに接続された複数の機能モジュールによる細粒度パイプライン処理を達成する。

【0076】

可能な実施として、Ｉ／Ｏの読み取り及び書き込み操作を圧縮／解凍操作から分離することができる。圧縮／解凍操作は、ループキャッシング及びマルチスレッディングと並行して計算できるので、ゲノムリシーケンシング効率を改善する。

【0077】

実施例について参照される図８は、本開示の実施例３におけるＦＰＧＡベースのリシーケンシング解析方法を示すフローチャートである。

【0078】

図８に示すように、ＦＰＧＡベースのリシーケンシング解析方法は、以下のステップを含むことができる。
３００：タスクを開始すること。
３０１：プログラムを呼び出し、パラメータを設定し、初期化すること。具体的には、全てのパラメータを初期化した後、基本ゲノムリシーケンシングデータ及び基本ゲノムリシーケンシングデータを記述するパラメータ情報を受信するタスクのスケジューリングを開始することができる。
３０２：アラインメントインデックスを作成すべきかどうかを決定し、作成する場合、ステップ３１６を実行すること。
３０３：塩基クオリティ値に対して補正インデックスを作成すべきかどうかを決定し、作成する場合、ステップ３１３を実行すること。
３０４又は３１７：アラインすべきどうかを決定し、アラインする場合、ステップ３１８を実行すること。
３０５：ソート及びデデュプリケートすべきかどうかを決定し、ソート及びデデュプリケートする場合、ステップ３１９を実行すること。
３０６：塩基クオリティ値に応じて補正すべきかどうかを決定し、補正する場合、ステップ３２０を実行すること。
３０７：アラインメント結果をソート及びデデュプリケートすべきかどうかを決定し、ソート及びデデュプリケートする場合、ステップ３２１を実行すること。
３０８：アラインメント結果をコピーすべきかどうかを決定し、コピーする場合、ステップ３２２を実行すること。
３０９又は３１４：塩基クオリティ値にしたがって補正するかどうかを決定し、補正する場合、ステップ３１５を実行すること。
３１０：塩基クオリティ値に対して補正された結果をコピーするかどうかを決定し、コピーする場合、ステップ３２３を実行すること。
３１１：バリエーション結果を検出すべきかどうかを決定し、検出する場合、ステップ３２４を実行すること。
３１２：全プロセスの完了まで待機すること。
３１３：塩基クオリティ値に対する補正インデックスを作成すること。
３１５：塩基クオリティ値に応じて補正を呼び出すこと。
３１６：ゲノムリシーケンシングデータをレファレンスゲノムに迅速にアラインメントするために使用されるアラインメントインデックスを作成すること。
３１８：アラインメントを呼び出すこと。ＣＰＵ側がゲノムリシーケンシングデータをレファレンスゲノムにアラインメントして、アラインメント位置などの情報を取得し、取得したデータをＦＰＧＡに送信してアラインメントし、ＦＰＧＡがアラインメント結果をＣＰＵ側に送信する。
３１９：ソーティング及びデデュプリケーティングを呼び出すこと。
３２０：塩基クオリティ値に応じて補正を呼び出し、塩基クオリティ値に応じてアラインメント結果を現実に近づけ、レファレンスゲノムとのミスマッチの可能性を低減すること。
３２１：アラインメント結果に対してソーティング及びデデュプリケーティングを呼び出すこと。主にシーケンシングにおけるＰＣＲによって生成される、アラインメント結果におけるデデュプリケートリードを、アラインメント位置にしたがってフィルタリングし（デデュプリケートリードは、シーケンシング深度などのアラインメントの比較と評価に影響を及ぼし、最終的にはバリエーションの検出において偽陽性につながるので）、ソートされ且つデデュプリケートされたアラインメント結果は、通常、ＢＡＭ形式ファイルに保存される。
３２２：バックステージと呼ばれることもある、アラインメント結果のコピーを呼び出すこと。
３２３：バックステージと呼ばれることもある、塩基クオリティ値に対する補正された結果のコピーを呼び出すこと。
３２４：バリエーションの検出を呼び出すこと。
３２５：タスクを終了すること。

【0079】

ハードウェアでは、ＦＰＧＡアクセラレータカード又はＧＰＵを使用して、リシーケンシング効率を改善することもできる。更に、本開示のＦＰＧＡベースのリシーケンシング解析システムは、複数のモジュールで構成されるが、例えば、ｂｗｔアルゴリズムを前記アラインメントに代えて用いることなどの任意のモジュール方法に対する改良、変更、又は置換は、本開示の保護範囲内である。したがって、ハードウェアアクセラレーテッドｂｗｔアルゴリズムと、前記アラインメントに直接置き換わるｂｗｔアルゴリズムの両方が、本開示の技術的効果を達成することができる。

【0080】

一例として、以下の公開データが試験に使用される。
データのＷｅｂパスは、

である。
データパスは、以下の通りである。

【0081】

関連技術におけるＢＷＡ＋ＧＡＴＫのプロセスは、以下の通りである。
１．アライニング、ソーティング、及びデデュプリケート
アライニング及びソーティングのためのコマンドラインは、以下の通りである。

デデュプリケーティングのためのコマンドラインは、以下の通りである。

インデックスを作成するためのコマンドラインは、以下の通りである。

【0082】

２．塩基クオリティ値に応じた補正

インデックスを作成するためのコマンドラインは、以下の通りである。

【0083】

３．バリエーションの検出

【0084】

本開示のプロセスは、以下の通りである。

表１．プロセス実行時間の比較

【表1】

表２．バリエーション検出結果の評価と比較

【表2】

【0085】

前記結果から、表１に示すように、本開示の特許請求された方法により消費される実行時間は、関連技術の実行時間の約２０倍速く、表２に示すように、本開示の特許請求された方法によるＳＮＰ検出の正確性及び感度は、基本的に関連技術と同じであり、一方、本開示の特許請求された方法によるＩＮＤＥＬ検出の正確性は、関連技術の正確性よりも僅かに劣っており、感度は基本的に維持されていることが分かる。したがって、本開示の特許請求された方法によって得られた全体的な結果は、関連技術と同等である。

【0086】

前記実施例を実施するために、本開示は、一例において、ＦＰＧＡベースのリシーケンシング解析デバイスを更に提供する。

【0087】

図９は、本開示の実施例４におけるＦＰＧＡベースのリシーケンシング解析デバイスを示す概略図である。

【0088】

図９に示されるように、ＦＰＧＡベースのリシーケンシング解析デバイス１００は、受信モジュール１１０、処理モジュール１２０、補正モジュール１３０、及び検出モジュール１４０を含む。

【0089】

受信モジュール１１０は、ゲノムリシーケンシングデータを受信するように構成される。

【0090】

処理モジュール１２０は、ＦＰＧＡの入力としてリシーケンシングデータを取得し、ＦＰＧＡの出力に基づいてリシーケンシングのプロセスにおいてアラインメント結果を決定し、同時に、アラインメント結果をソート及びデデュプリケートするように構成される。

【0091】

補正モジュール１３０は、ソートされ且つデデュプリケートされたアラインメント結果を、塩基クオリティ値に応じて補正をするように構成される。

【0092】

検出モジュール１４０は、補正されたアラインメント結果に基づいてバリエーション結果を検出するように構成される。

【0093】

更に、本開示の可能な実施として、図９に基づく図１０を参照すると、ＦＰＧＡベースのリシーケンシング解析デバイス１００は、ゲノムリシーケンシングデータの受信後、ゲノムリシーケンシングデータを、プリセットされた長さの配列に基づきハッシュ計算するように構成された計算モジュール１５０を更に含むことができる。

【0094】

したがって、処理モジュール１２０は、具体的には、ＦＰＧＡの入力としてハッシュ計算されたゲノムリシーケンシングデータを取得するように構成される。

【0095】

可能な実施として、ゲノムリシーケンシングデータは、基本ゲノムリシーケンシングデータ及び基本ゲノムリシーケンシングデータを記述するパラメータ情報を含む。

【0096】

ＦＰＧＡベースのリシーケンシング解析デバイス１００は、更に、
ゲノムリシーケンシングデータの受信後、基本ゲノムリシーケンシングデータ及び基本ゲノムリシーケンシングデータを記述するパラメータ情報に基づいて、アラインメント結果を出力するための第１のタスク及びアラインメント結果をソーティング及びデデュプリケーティングするための第２のタスクを決定するように構成された決定モジュール１６０と、
ＦＰＧＡからの第１のタスクに対応する第１のスレッドと、ＣＰＵからの第２のタスクに対応する第２のスレッドとを割り当てるように構成された割り当てモジュール１７０とを含むことができる。

【0097】

可能な実施として、処理モジュール１２０は、
第１のタスクに対応する第１のスレッド及び第２のタスクに対応する第２のスレッドを並行して開始及び実行して、それぞれのスレッドを介してゲノムリシーケンシングデータを呼び出すように構成された開始及び実行ユニット１２１と、
第１のタスクに対応する第１のスレッドの出力結果を介してリシーケンシングのプロセスにおいてアラインメント結果を決定し、同時に、第２のタスクに対応する第２のスレッドの出力結果を介してアラインメント結果をソート及びデデュプリケートするように構成された決定及び処理ユニット１２２とを含む。

【0098】

可能な実施として、決定及び処理ユニット１２２は、具体的には、第１のタスクに対応する第１のスレッドを実行して、標的アラインメント位置を決定し、標的アラインメント位置に応じて、基本ゲノムリシーケンシングデータ内の重複塩基対上でのアラインメントをトリガーし、重複塩基対のアラインメント結果を、リシーケンシングのプロセスにおいてアラインメント結果として取得するように構成される。

【0099】

可能な実施として、決定及び処理ユニット１２２は、更に、ピンポンバッファリング技術を使用することによって、標的アラインメント位置をキャッシュするように構成される。

【0100】

実施形態におけるＦＰＧＡベースのリシーケンシング解析方法に関する前記の記載及び説明は、後述の実施形態のＦＰＧＡベースのリシーケンシング解析デバイス１００にも適用可能であり、繰り返し記載しないことに留意されたい。

【0101】

本開示の実施形態によれば、ＦＰＧＡベースのリシーケンシング解析デバイスは、ゲノムリシーケンシングデータを受信し、ＦＰＧＡの入力としてゲノムリシーケンシングデータを取得し、ＦＰＧＡの出力に基づきリシーケンシングのプロセスにおいてアラインメント結果を決定し、同時に、アラインメント結果をソート及びデデュプリケートし、ソートされ且つデデュプリケートされたアラインメント結果を、塩基クオリティ値に応じて補正をし、補正されたアラインメント結果に基づいてバリエーション結果を検出する。本開示の実施形態では、アライニング、ソーティング、及びデデュプリケートの各プロセスを並行して実行されることができ、プログラムの実行時間及び計算コストが削減されて、リシーケンシング効率が改善する。

【0102】

前記実施例を実施するために、本開示は、一実施例において、メモリと、プロセッサと、前記メモリに格納され且つ前記プロセッサによって実行可能なコンピュータプログラムとを含むコンピュータデバイスであって、前記コンピュータプログラムが、前記プロセッサによって実行されると、本開示の前記実施形態におけるフィールドプログラマブルゲートアレイ（ＦＰＧＡ）ベースのリシーケンシング解析方法を達成するコンピュータデバイスを更に提供する。

【0103】

前記実施例を実施するために、本開示は、一実施例において、本開示の前記実施形態におけるフィールドプログラマブルゲートアレイ（ＦＰＧＡ）ベースのリシーケンシング解析方法を、コンピュータに実行させるコンピュータ可読命令をその内部に格納したコンピュータ可読記憶媒体を更に提供する。

【0104】

本明細書全体を通して、「実施形態」、「いくつかの実施形態」、「１つの実施形態」、「別の実施例」、「実施例」、「特定の実施例」、又は「いくつかの実施例」との記載は、その実施形態又は実施例に関連して説明される具体的な特徴、構造、材料、又は特性が、本開示の少なくとも１つの実施形態又は実施例に含まれることを意味する。したがって、本明細書全体中の様々な場所に記載される「いくつかの実施形態では」、「一実施形態では」、「実施形態では」、「別の実施形態では」、「実施例では」、「特定の実施形態では」、又は「いくつかの実施形態では」などの表現は、必ずしも本開示の同一の実施形態又は実施例に言及している訳ではない。更に、具体的な特徴、構造、材料、又は特性は、１以上の実施形態又は実施例における任意の好適な方法で組み合わせることができる。更に、当業者は、互いに矛盾することなく、異なる実施形態若しくは実施例を組み合わせることができる、又は異なる実施形態若しくは実施例における特徴を組み合わせることができる。

【0105】

更に、「第１」及び「第２」などの用語は、説明目的で本明細書に使用され、相対的な重要性又は意義を示す又は暗示すること、又は言及される技術的特徴の数量を暗示することを意図するものではない。したがって、「第１」及び「第２」で定義される特徴は、１以上のこの特徴を含み得る。本開示の記載において、「複数」は、特段の断りがない限り、２つ又は２以上のこの特徴を意味する。

【0106】

フローチャートに記載される又は本明細書中、他の方法で記載される任意の手順又は方法は、具体的な論理機能又は手順を実現する実行可能コードを格納するための１以上のモジュール、部分、又はパーツを含むと理解され得る。更に、本開示の有利な実施形態は、実行の順序が、関連する機能に応じて実質的に同時又は逆の順序で機能を実行することなど、図示又は記載されたものとは異なる他の実施を含む。これは、本開示の実施形態が属する技術分野の当業者によって理解できるであろう。

【0107】

本明細書中、他の方法で記載される又はフローチャートに示される論理及び／又はステップ、例えば、論理機能を実現するための実行可能な命令の特定のシーケンステーブルは、命令実行システム、デバイス、又は機器（例えば、コンピュータに基づくシステム、命令実行システム、デバイス、又は機器から命令を取得し、命令を実行することができるプロセッサ又は他のシステムを含むシステムなど）によって使用される、又は命令実行システム、デバイス、及び機器と組み合わせて使用される任意のコンピュータ可読媒体で具体的に達成され得る。本明細書に関して、「コンピュータ可読媒体」は、命令実行システム、デバイス、又は機器によって、又はそれらと組み合わせて使用されるプログラムを含む、格納する、通信する、伝播させる、又は転送するために適応可能な任意のデバイスであることができる。コンピュータ可読媒体のより具体的な例としては、限定されるものではないが、１以上のワイヤを備えた電子接続（電子デバイス）、ポータブルコンピュータエンクロージャ（磁気デバイス）、ランダムアクセスメモリ（ＲＡＭ）、読み取り専用メモリ（ＲＯＭ）、消去可能なプログラマブル読み取り専用メモリ（ＥＰＲＯＭ又はフラッシュメモリ）、光ファイバデバイス、及びポータブルコンパクトディスク読み取り専用メモリ（ＣＤＲＯＭ）が挙げられる。更に、コンピュータ可読媒体は、その上にプログラムを印刷することができる紙又は他の適切な媒体でさえあることができる。これは、例えば、電気的な方法でプログラムを取得する必要がある場合、紙又は他の適切な媒体を光学的にスキャンすることができ、次いで、他の適切な方法で編集、復号化、又は処理することができ、その後、プログラムをコンピュータメモリに保存することができるからである。

【0108】

本開示の各部は、ハードウェア、ソフトウェア、ファームウェア、又はそれらの組合せによって実現することができることを理解されたい。前記実施形態では、複数のステップ又は方法を、メモリに格納され、適切な命令実行システムによって実行されるソフトウェア又はファームウェアによって実現することができる。例えば、それがハードウェアによって実現される場合、同様に別の実施形態において、ステップ又は方法は、当技術分野で知られた以下の技術の１つ又は組合せによって実現することができる。即ち、データ信号の論理機能を実現するための論理ゲート回路を有する離散論理回路、適切な組合せ論理ゲート回路を有する特定用途向け集積回路、プログラマブルゲートアレイ（ＰＧＡ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）などの技術である

【0109】

当業者は、本開示の前記例示的な方法におけるステップの全て又は一部が、関連するハードウェアにプログラムで命令することによって達成することができることを理解するであろう。プログラムは、コンピュータ可読記憶媒体に格納することができ、プログラムは、コンピュータ上で実行される場合、本開示の方法実施形態におけるステップの１つ又は組合せを含む。

【0110】

更に、本開示の実施形態の各機能セルは、処理モジュールに統合することができる、又はこれらのセルは、別体の物理的存在物であることができる、又は２つ以上のセルを処理モジュールに統合することができる。統合モジュールは、ハードウェアの形式又はソフトウェア機能モジュールの形式で実現することができる。統合モジュールがソフトウェア機能モジュールの形式で実現され、スタンドアロン製品として販売又は使用される場合、統合モジュールを、コンピュータ可読記憶媒体に格納することができる。

【0111】

前記記憶媒体は、読み取り専用メモリ、磁気ディスク、ＣＤなどであることができる。

【0112】

説明的な実施形態を示し、記載してきたが、前記実施形態は、本開示を限定するものと解釈することはできず、変更、代替、及び修正を、本開示の範囲における実施形態において行うことができることが当業者によって理解できるであろう。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】