特許7336137 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

▶ 株式会社エヌエフ回路設計ブロックの特許一覧

特許7336137電力変換装置

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3
4
5
6
7A
7B
8
9
10
11
12A
12B
12C
12D
13
14
15A
15B
16A
16B
17A
17B
17C
18
19
20
21
22
23
24
25
26
27
28
29
30
31A
31B
32
33
34A
34B
34C
34D
35
36
37A
37B

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-08-23

(45)【発行日】2023-08-31

(54)【発明の名称】電力変換装置

(51)【国際特許分類】

H02M 3/28 20060101AFI20230824BHJP

【ＦＩ】

H02M3/28 H

【請求項の数】 35

(21)【出願番号】P 2019180141

(22)【出願日】2019-09-30

(65)【公開番号】P2021058007

(43)【公開日】2021-04-08

【審査請求日】2022-09-22

(73)【特許権者】

【識別番号】000128094

【氏名又は名称】株式会社エヌエフホールディングス

(74)【代理人】

【識別番号】110000877

【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所

(72)【発明者】

【氏名】古川修

(72)【発明者】

【氏名】黒沢烈士

【審査官】栗栖正和

(56)【参考文献】

【文献】特開２０１２－２１０１０４（ＪＰ，Ａ）

【文献】特開２０１５－１７７５５９（ＪＰ，Ａ）

【文献】特開２００６－１６６６１８（ＪＰ，Ａ）

【文献】特開２０１９－１０３２００（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｍ３／２８

(57)【特許請求の範囲】

【請求項1】

電力変換装置であって、
直流電源の両端の間に直列接続された１次側スイッチ素子の導通状態の切り替えにより、交流を出力する１次側回路と、
前記１次側回路の出力に基づく電圧が入力され、２次側スイッチ素子の導通状態の切り替えにより、前記入力された電圧の極性と同極性の電圧を出力するか前記入力された電圧と逆極性の電圧を出力するかを切り替える２次側回路と、
前記直流電源の出力端、前記１次側回路の出力端、前記２次側回路の出力端または前記電力変換装置の出力端の電流の極性を判定する判定回路を有し、前記判定回路の判定結果に応じて前記１次側スイッチ素子の導通状態の切り替えタイミングに対して前記２次側スイッチ素子の導通状態の切り替えタイミングを進めるか遅らせるかを切り替える制御回路と
を備える電力変換装置。

【請求項2】

電力変換装置であって、
直流電源の両端の間に直列接続された１次側スイッチ素子の導通状態の切り替えにより、交流を出力する１次側回路と、
前記１次側回路の出力に基づく電圧が入力され、２次側スイッチ素子の導通状態の切り替えにより、前記入力された電圧の極性と同極性の電圧を出力するか前記入力された電圧と逆極性の電圧を出力するかを切り替える２次側回路と、
前記直流電源の出力端、前記１次側回路の出力端、前記２次側回路の出力端または前記電力変換装置の出力端の電流の極性の判定結果を保持する保持回路を有し、前記１次側スイッチ素子の導通状態の切り替えタイミングに対して前記２次側スイッチ素子の導通状態の切り替えタイミングを進めるか遅らせるかを、前記保持回路の出力に応じて切り替える制御回路と
を備える電力変換装置。

【請求項3】

電力変換装置であって、
直流電源の両端の間に直列接続された１次側スイッチ素子の導通状態の切り替えにより、交流を出力する１次側回路と、
前記１次側回路の出力に基づく電圧が入力され、２次側スイッチ素子の導通状態の切り替えにより、前記入力された電圧の極性と同極性の電圧を出力するか前記入力された電圧と逆極性の電圧を出力するかを切り替える２次側回路と、
前記１次側スイッチ素子の導通状態の切り替えタイミングに対して前記２次側スイッチ素子の導通状態の切り替えタイミングを進めるか遅らせるかを、前記直流電源の出力端、前記１次側回路の出力端、前記２次側回路の出力端または前記電力変換装置の出力端の電流の極性に応じて切り替える制御回路と
を備え、
前記制御回路は、前記直流電源の出力端、前記１次側回路の出力端、前記２次側回路の出力端または前記電力変換装置の出力端の電流の極性の判定結果に応じて前記１次側スイッチ素子の導通状態の切り替えタイミングを示す１次側制御信号に対し進みの時間差または遅れの時間差を持つ信号を、前記２次側スイッチ素子の導通状態の切り替えタイミングを示す信号として前記２次側回路に出力する
電力変換装置。

【請求項4】

前記１次側回路は、前記直流電源の両端の間に直列接続された第１スイッチ素子および第２スイッチ素子と、前記直流電源の両端の間に直列接続された第１静電容量素子および第２静電容量素子と、を備えるハーフブリッジ回路であり、
前記１次側回路の出力の一端は、前記第１スイッチ素子と前記第２スイッチ素子との接続点に接続され、
前記１次側回路の出力の他端は、前記第１静電容量素子と前記第２静電容量素子との接続点に接続される
請求項１から３のいずれか一項に記載の電力変換装置。

【請求項5】

前記第１静電容量素子の静電容量値は、前記第２静電容量素子の静電容量値と略等しい
請求項４に記載の電力変換装置。

【請求項6】

前記１次側回路は、前記直流電源の両端の間に直列接続された第１スイッチ素子および第２スイッチ素子と、前記直流電源の一端と前記１次側回路の出力の一端に接続された静電容量素子と、を備えるハーフブリッジ回路であり、
前記１次側回路の出力の他端は、前記第１スイッチ素子と前記第２スイッチ素子との接続点に接続される
請求項１から３のいずれか一項に記載の電力変換装置。

【請求項7】

前記直流電源は、直列接続された第１直流電源および第２直流電源を備え、
前記１次側回路は、前記直列接続された前記第１直流電源および前記第２直流電源の両端の間に直列接続された第１スイッチ素子および第２スイッチ素子を備えるハーフブリッジ回路であり、
前記１次側回路の出力の一端は、前記第１スイッチ素子と前記第２スイッチ素子との接続点に接続され、
前記１次側回路の出力の他端は、前記第１直流電源と前記第２直流電源との接続点に接続される
請求項１から３のいずれか一項に記載の電力変換装置。

【請求項8】

前記直流電源は、直列接続された第１直流電源および第２直流電源を備え、
前記１次側回路は、前記直列接続された前記第１直流電源および前記第２直流電源の両端の間に直列接続された第１スイッチ素子および第２スイッチ素子と、前記第１直流電源と前記第２直流電源との接続点と前記１次側回路の出力の一端との間に接続される静電容量素子と、を備えるハーフブリッジ回路であり、
前記１次側回路の出力の他端は、前記第１スイッチ素子と前記第２スイッチ素子との接続点に接続される
請求項１から３のいずれか一項に記載の電力変換装置。

【請求項9】

前記１次側回路は、前記直流電源の両端の間に直列接続された第１スイッチ素子および第２スイッチ素子と、前記直流電源の両端の間に直列接続された第３スイッチ素子および第４スイッチ素子と、を備えるフルブリッジ回路であり、
前記１次側回路の出力の一端は、前記第１スイッチ素子と前記第２スイッチ素子との接続点に接続され、
前記１次側回路の出力の他端は、前記第３スイッチ素子と前記第４スイッチ素子との接続点に接続される
請求項１から３のいずれか一項に記載の電力変換装置。

【請求項10】

前記第１スイッチ素子と前記第２スイッチ素子との接続点と前記１次側回路の出力の一端との間、および、前記第３スイッチ素子と前記第４スイッチ素子との接続点と前記１次側回路の出力の他端との間、の少なくとも一方の間に設けられた静電容量素子を備える
請求項９に記載の電力変換装置。

【請求項11】

前記２次側回路は、
前記１次側回路の出力が入力される１次巻線と、第１の２次巻線および第２の２次巻線と、を備えるトランス
を備え、
前記２次側スイッチ素子は、
前記２次側回路の出力の一端と前記第１の２次巻線の一端との間、または、前記２次側回路の出力の他端と前記第１の２次巻線の他端との間に設けられた第１双方向性スイッチ素子と、
前記２次側回路の出力の一端と前記第２の２次巻線の一端との間、または、前記２次側回路の出力の他端と前記第２の２次巻線の他端との間に設けられた第２双方向性スイッチ素子と
を備え、
前記２次側回路は、前記第１双方向性スイッチ素子および前記第２双方向性スイッチ素子の導通状態の切り替えにより、前記第１の２次巻線の一端および他端をそれぞれ前記２次側回路の出力の一端および他端に接続するか、前記第２の２次巻線の一端および他端をそれぞれ前記２次側回路の出力の一端および他端に接続するかを切り替える
請求項１から１０のいずれか一項に記載の電力変換装置。

【請求項12】

前記２次側回路は、
前記１次側回路の出力が入力される１次巻線と、第１の２次巻線および第２の２次巻線と、を備えるトランス
を備え、
前記２次側スイッチ素子は、
前記２次側回路の出力の一端と前記第１の２次巻線の一端との間に設けられた第１一方向性スイッチ素子と、前記第１一方向性スイッチ素子に対し逆極性で並列接続された第１ダイオード素子と、を備えるスイッチ素子と、
前記２次側回路の出力の他端と前記第１の２次巻線の他端との間に設けられた第２一方向性スイッチ素子と、前記第２一方向性スイッチ素子に対し逆極性で並列接続された第２ダイオード素子と、を備えるスイッチ素子と、
前記２次側回路の出力の一端と前記第２の２次巻線の一端との間に設けられた第３一方向性スイッチ素子と、前記第３一方向性スイッチ素子に対し逆極性で並列接続された第３ダイオード素子と、を備えるスイッチ素子と、
前記２次側回路の出力の他端と前記第２の２次巻線の他端との間に設けられた第４一方向性スイッチ素子と、前記第４一方向性スイッチ素子に対し逆極性で並列接続された第４ダイオード素子と、を備えるスイッチ素子と
を備え、
前記第１一方向性スイッチ素子と前記第２一方向性スイッチ素子とは、前記第１の２次巻線を挟んで極性が逆向きに直列接続され、
前記第３一方向性スイッチ素子と前記第４一方向性スイッチ素子とは、前記第２の２次巻線を挟んで極性が逆向きに直列接続される
請求項１から１０のいずれか一項に記載の電力変換装置。

【請求項13】

前記２次側回路は、
前記１次側回路の出力が入力される１次巻線と、２次巻線と、を備えるトランス
を備え、
前記２次側スイッチ素子は、
前記２次側回路の出力の一端と前記２次巻線の一端との間に設けられた第１双方向性スイッチ素子と、
前記２次側回路の出力の他端と前記２次巻線の他端との間に設けられた第２双方向性スイッチ素子と、
前記２次側回路の出力の一端と前記２次巻線の他端との間に設けられた第３双方向性スイッチ素子と、
前記２次側回路の出力の他端と前記２次巻線の一端との間に設けられた第４双方向性スイッチ素子と
を備える
請求項１から１０のいずれか一項に記載の電力変換装置。

【請求項14】

前記２次側回路の出力側に接続された平滑回路
を備え、
前記平滑回路は、前記平滑回路の入力の一端と前記平滑回路の出力の一端との間に接続されたインダクタ素子を備える
請求項１から１３のいずれか一項に記載の電力変換装置。

【請求項15】

前記平滑回路は、前記平滑回路の出力に並列に接続された静電容量素子を備える
請求項１４に記載の電力変換装置。

【請求項16】

前記電力変換装置の出力に接続される負荷は、抵抗性負荷である
請求項１から１５のいずれか一項に記載の電力変換装置。

【請求項17】

前記電力変換装置の出力に接続される負荷は、前記電力変換装置への電力供給を行う負荷である
請求項１から１５のいずれか一項に記載の電力変換装置。

【請求項18】

前記電力変換装置の出力に接続される負荷は、前記電力変換装置から出力される電力の消費および前記電力変換装置への電力供給を行う負荷である
請求項１から１５のいずれか一項に記載の電力変換装置。

【請求項19】

電力変換装置であって、
直流電源の両端の間に直列接続された１次側スイッチ素子の導通状態の切り替えにより、交流を出力する１次側回路と、
前記１次側回路の出力に基づく電圧が入力され、２次側スイッチ素子の導通状態の切り替えにより、前記入力された電圧の極性と同極性の電圧を出力するか前記入力された電圧と逆極性の電圧を出力するかを切り替える２次側回路と、
前記１次側スイッチ素子の導通状態の切り替えタイミングに対して前記２次側スイッチ素子の導通状態の切り替えタイミングを進めるか遅らせるかを、前記直流電源の出力端、前記１次側回路の出力端、前記２次側回路の出力端または前記電力変換装置の出力端の電流の極性に応じて切り替える制御回路と
を備え、
前記制御回路は、
前記１次側スイッチ素子の導通状態の切り替えタイミングを示す基準信号を前記１次側回路に出力する１次側制御回路と、
前記直流電源の出力端、前記１次側回路の出力端、前記２次側回路の出力端または前記電力変換装置の出力端の電流の極性を判定する判定回路と、
前記判定回路の判定結果に応じて前記基準信号に対し進みの時間差または遅れの時間差を持つ信号を、前記２次側スイッチ素子の導通状態の切り替えタイミングを示す信号として前記２次側回路に出力する２次側制御回路と
を備える
電力変換装置。

【請求項20】

電力変換装置であって、
直流電源の両端の間に直列接続された１次側スイッチ素子の導通状態の切り替えにより、交流を出力する１次側回路と、
前記１次側回路の出力に基づく電圧が入力され、２次側スイッチ素子の導通状態の切り替えにより、前記入力された電圧の極性と同極性の電圧を出力するか前記入力された電圧と逆極性の電圧を出力するかを切り替える２次側回路と、
前記１次側スイッチ素子の導通状態の切り替えタイミングに対して前記２次側スイッチ素子の導通状態の切り替えタイミングを進めるか遅らせるかを、前記直流電源の出力端、前記１次側回路の出力端、前記２次側回路の出力端または前記電力変換装置の出力端の電流の極性に応じて切り替える制御回路と
を備え、
前記制御回路は、
前記直流電源の出力端、前記１次側回路の出力端、前記２次側回路の出力端または前記電力変換装置の出力端の電流の極性を判定する判定回路と、
前記判定回路の判定結果に応じて基準信号または前記基準信号を反転した信号を、前記１次側スイッチ素子を制御する１次側制御信号として前記１次側回路に出力する１次側制御回路と、
前記判定回路の判定結果に応じて前記基準信号に対し進みの時間差を持つ信号または前記基準信号に対し遅れの時間差を持つ信号を反転した信号を、前記２次側スイッチ素子の導通状態の切り替えタイミングを示す信号として前記２次側回路に出力する２次側制御回路と
を備える
電力変換装置。

【請求項21】

前記制御回路の少なくとも一部は、プログラマブルデバイスまたはプロセッサによって実現される
請求項１から２０のいずれか一項に記載の電力変換装置。

【請求項22】

前記２次側回路の出力側に接続され、前記２次側回路の出力端の電流を検出する電流センサ
を備え、
前記制御回路は、前記１次側スイッチ素子の導通状態の切り替えタイミングに対する前記２次側スイッチ素子の導通状態の切り替えタイミングを進めるか遅らせるかを、前記電流センサにより検出された電流の極性に応じて切り替える
請求項１から２１のいずれか一項に記載の電力変換装置。

【請求項23】

前記２次側回路の出力側に接続され、前記２次側回路の出力電圧を平滑化する平滑回路と、
前記平滑回路の出力端の電流を検出する電流センサと
を備え、
前記制御回路は、前記１次側スイッチ素子の導通状態の切り替えタイミングに対する前記２次側スイッチ素子の導通状態の切り替えタイミングを進めるか遅らせるかを、前記電流センサにより検出された電流の極性に応じて切り替える
請求項１から２１のいずれか一項に記載の電力変換装置。

【請求項24】

前記２次側回路の出力側に接続され、前記２次側回路の出力電圧を平滑化する平滑回路と、
前記平滑回路の出力端の電圧を検出する電圧センサと
を備え、
前記制御回路は、前記１次側スイッチ素子の導通状態の切り替えタイミングに対する前記２次側スイッチ素子の導通状態の切り替えタイミングを進めるか遅らせるかを、前記電圧センサにより検出された電圧の極性に応じて切り替える
請求項１６、または請求項１６に従属する請求項２１に記載の電力変換装置。

【請求項25】

前記直流電源の出力端、または前記１次側回路の出力端と前記２次側回路との間の電流を検出する電流センサを備え、
前記制御回路は、前記１次側スイッチ素子の導通状態の切り替えタイミングに対する前記２次側スイッチ素子の導通状態の切り替えタイミングを進めるか遅らせるかを、前記電流センサにより検出された電流の極性に応じて切り替える
請求項１から２１のいずれか一項に記載の電力変換装置。

【請求項26】

電力変換装置であって、
直流電源の両端の間に直列接続された１次側スイッチ素子の導通状態の切り替えにより、交流を出力する１次側回路と、
前記１次側回路の出力に基づく電圧が入力され、２次側スイッチ素子の導通状態の切り替えにより、前記入力された電圧の極性と同極性の電圧を出力するか前記入力された電圧と逆極性の電圧を出力するかを切り替える２次側回路と、
前記１次側スイッチ素子の導通状態の切り替えタイミングに対して前記２次側スイッチ素子の導通状態の切り替えタイミングを進めるか遅らせるかを、前記直流電源の出力端、前記１次側回路の出力端、前記２次側回路の出力端または前記電力変換装置の出力端の電流の極性に応じて切り替える制御回路と
を備え、
前記電力変換装置の出力に接続される負荷は、抵抗性負荷であり、
前記制御回路は、
基準信号に基づいて、前記１次側スイッチ素子の導通状態の切り替えタイミングを示す１次側制御信号を生成する１次側制御回路と、
前記電力変換装置の出力目標値を示す外部信号の極性を判定する判定回路と、
前記判定回路の判定結果に応じて前記基準信号に対し進みの時間差または遅れの時間差を持つ信号を、前記２次側スイッチ素子の導通状態の切り替えタイミングを示す信号として前記２次側回路に出力する２次側制御回路と
を備える電力変換装置。

【請求項27】

前記電流センサの出力信号の高周波成分を減衰させるローパスフィルタ
を備え、
前記制御回路は、前記ローパスフィルタの出力に基づいて、前記電流の極性を判定する
請求項２２、２３、または２５のいずれか一項に記載の電力変換装置。

【請求項28】

前記電圧センサの出力信号の高周波成分を減衰させるローパスフィルタ
を備え、
前記制御回路は、前記ローパスフィルタの出力に基づいて、前記電流の極性を判定する
請求項２４に記載の電力変換装置。

【請求項29】

前記制御回路は、
前記直流電源の出力端、前記１次側回路の出力端、前記２次側回路の出力端または前記電力変換装置の出力端の電流の極性を判定するヒステリシスコンパレータ
を備える
請求項１から２８のいずれか一項に記載の電力変換装置。

【請求項30】

電力変換装置であって、
直流電源の両端の間に直列接続された１次側スイッチ素子の導通状態の切り替えにより、交流を出力する１次側回路と、
前記１次側回路の出力に基づく電圧が入力され、２次側スイッチ素子の導通状態の切り替えにより、前記入力された電圧の極性と同極性の電圧を出力するか前記入力された電圧と逆極性の電圧を出力するかを切り替える２次側回路と、
前記１次側スイッチ素子の導通状態の切り替えタイミングに対して前記２次側スイッチ素子の導通状態の切り替えタイミングを進めるか遅らせるかを、前記直流電源の出力端、前記１次側回路の出力端、前記２次側回路の出力端または前記電力変換装置の出力端の電流の極性に応じて切り替える制御回路と
を備え、
前記制御回路は、
前記２次側回路の出力端または前記電力変換装置の出力端の電流の極性を判定するコンパレータと、
前記１次側スイッチ素子の導通状態の切り替えタイミングにおける前記コンパレータの出力に応じて、前記コンパレータの出力、または前記コンパレータの出力の反転を保持する保持回路と、
前記保持回路の出力に基づいて、前記１次側スイッチ素子の導通状態の切り替えタイミングに対して前記２次側スイッチ素子の導通状態の切り替えタイミングを進めるか遅らせるかを、前記保持回路の出力に応じて切り替える２次側制御回路と
を備える電力変換装置。

【請求項31】

電力変換装置であって、
直流電源の両端の間に直列接続された１次側スイッチ素子の導通状態の切り替えにより、交流を出力する１次側回路と、
前記１次側回路の出力に基づく電圧が入力され、２次側スイッチ素子の導通状態の切り替えにより、前記入力された電圧の極性と同極性の電圧を出力するか前記入力された電圧と逆極性の電圧を出力するかを切り替える２次側回路と、
前記１次側スイッチ素子の導通状態の切り替えタイミングに対して前記２次側スイッチ素子の導通状態の切り替えタイミングを進めるか遅らせるかを、前記直流電源の出力端、前記１次側回路の出力端、前記２次側回路の出力端または前記電力変換装置の出力端の電流の極性に応じて切り替える制御回路と
を備え、
前記制御回路は、
前記直流電源の出力端、または前記１次側回路の出力端の電流の極性を判定するコンパレータと、
前記コンパレータの出力を保持する保持回路と、
前記保持回路の出力に基づいて、前記１次側スイッチ素子の導通状態の切り替えタイミングに対して前記２次側スイッチ素子の導通状態の切り替えタイミングを進めるか遅らせるかを、前記保持回路の出力に応じて切り替える２次側制御回路と
を備える電力変換装置。

【請求項32】

前記２次側回路は、
前記１次側回路の出力が入力される１次巻線と、前記２次側スイッチ素子に接続された２次巻線と、１以上の３次巻線と、を備えるトランスと、
前記１以上の３次巻線と、前記１以上の３次巻線に接続された１以上の整流回路とにより形成された１以上の電源回路とを備える、
請求項１から３１のいずれか一項に記載の電力変換装置。

【請求項33】

前記１以上の電源回路のうちの少なくとも１つから供給される電力で動作する前記制御回路、または、前記１次側スイッチ素子および前記２次側スイッチ素子の少なくとも１つを駆動するドライバ
を備える
請求項３２に記載の電力変換装置。

【請求項34】

前記電流センサは、前記１以上の電源回路のうちの少なくとも１つから供給される電力で動作する
請求項２２、２３または２５に従属する請求項３２に記載の電力変換装置。

【請求項35】

前記電圧センサは、前記１以上の電源回路のうちの少なくとも１つから供給される電力で動作する
請求項２４に従属する請求項３２に記載の電力変換装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電力変換装置に関するものである。

【背景技術】

【0002】

特許文献１に開示されている電力変換装置の中、特に、〔第１１の実施の形態〕として、明細書の段落０２００から段落０２４０および図面の図３１から図３６で開示されている絶縁型両極性双方向ＤＣ／ＤＣコンバータおよび絶縁型双方向ＤＣ／ＡＣインバータがある。

【0003】

この電力変換装置では、出力電圧を、スイッチＳ１、Ｓ２と、スイッチＳ４ａ、Ｓ４ｂを駆動する波形の「位相関係」によって決めることができ、出力電圧を正負自由に制御できる。

【0004】

またこの電力変換装置においては、図３６のように、負荷の代わりに電源などを接続した場合は、直流電源に電力を回生する動作を行うことも可能である。

【0005】

特許文献１のこのような電力変換装置や、本発明の実施の形態の絶縁型両極性双方向ＤＣ／ＤＣコンバータおよび絶縁型双方向ＤＣ／ＡＣインバータを、以下「電力変換装置」と記載する。電力変換装置は、絶縁型両極性双方向ＤＣ／ＤＣコンバータと絶縁型双方向ＤＣ／ＡＣインバータの両方の機能として使用することもできるし、いずれか一方として使用することもできる。また、必ずしも双方向として使用する必要はなく、用途等に応じて力行・回生のいずれかの方向だけで使用することもできる。

【先行技術文献】

【特許文献】

【0006】

【文献】特開２０１２－２１０１０４号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

電力変換装置において電力損失を抑制することが望まれる。電力変換装置においてノイズを抑制することが望まれる。

【課題を解決するための手段】

【0008】

本発明の一態様に係る電力変換装置は、直流電源の両端の間に直列接続された１次側スイッチ素子の導通状態の切り替えにより、交流を出力する１次側回路を備える。電力変換装置は、１次側回路の出力に基づく電圧が入力され、２次側スイッチ素子の導通状態の切り替えにより、入力された電圧の極性と同極性の電圧を出力するか入力された電圧と逆極性の電圧を出力するかを切り替える２次側回路を備える。電力変換装置は、１次側スイッチ素子の導通状態の切り替えタイミングに対して２次側スイッチ素子の導通状態の切り替えタイミングを進めるか遅らせるかを、直流電源の出力端、１次側回路の出力端、２次側回路の出力端または電力変換装置の出力端の電流の極性に応じて切り替える制御回路を備える。

【0009】

１次側回路は、直流電源の両端の間に直列接続された第１スイッチ素子および第２スイッチ素子と、直流電源の両端の間に直列接続された第１静電容量素子および第２静電容量素子と、を備えるハーフブリッジ回路であってよい。１次側回路の出力の一端は、第１スイッチ素子と第２スイッチ素子との接続点に接続されてよい。１次側回路の出力の他端は、第１静電容量素子と第２静電容量素子との接続点に接続されてよい。

【0010】

第１静電容量素子の静電容量値は、第２静電容量素子の静電容量値と略等しくてよい。

【0011】

１次側回路は、直流電源の両端の間に直列接続された第１スイッチ素子および第２スイッチ素子と、直流電源の一端と１次側回路の出力の一端に接続された静電容量素子と、を備えるハーフブリッジ回路であってよい。１次側回路の出力の他端は、第１スイッチ素子と第２スイッチ素子との接続点に接続されてよい。

【0012】

直流電源は、直列接続された第１直流電源および第２直流電源を備えてよい。１次側回路は、直列接続された第１直流電源および第２直流電源の両端の間に直列接続された第１スイッチ素子および第２スイッチ素子を備えるハーフブリッジ回路であってよい。１次側回路の出力の一端は、第１スイッチ素子と第２スイッチ素子との接続点に接続されてよい。１次側回路の出力の他端は、第１直流電源と第２直流電源との接続点に接続されてよい。

【0013】

直流電源は、直列接続された第１直流電源および第２直流電源を備えてよい。１次側回路は、直列接続された第１直流電源および第２直流電源の両端の間に直列接続された第１スイッチ素子および第２スイッチ素子と、第１直流電源と第２直流電源との接続点と１次側回路の出力の一端との間に接続される静電容量素子と、を備えるハーフブリッジ回路であってよい。１次側回路の出力の他端は、第１スイッチ素子と第２スイッチ素子との接続点に接続されてよい。

【0014】

１次側回路は、直流電源の両端の間に直列接続された第１スイッチ素子および第２スイッチ素子と、直流電源の両端の間に直列接続された第３スイッチ素子および第４スイッチ素子と、を備えるフルブリッジ回路であってよい。１次側回路の出力の一端は、第１スイッチ素子と第２スイッチ素子との接続点に接続されてよい。１次側回路の出力の他端は、第３スイッチ素子と第４スイッチ素子との接続点に接続されてよい。

【0015】

第１スイッチ素子と第２スイッチ素子との接続点と１次側回路の出力の一端との間、および、第３スイッチ素子と第４スイッチ素子との接続点と１次側回路の出力の他端との間、の少なくとも一方の間に設けられた静電容量素子を備えてよい。

【0016】

２次側回路は、１次側回路の出力が入力される１次巻線と、第１の２次巻線および第２の２次巻線と、を備えるトランスを備えてよい。２次側スイッチ素子は、２次側回路の出力の一端と第１の２次巻線の一端との間、または、２次側回路の出力の他端と第１の２次巻線の他端との間に設けられた第１双方向性スイッチ素子を備えてよい。２次側スイッチ素子は、２次側回路の出力の一端と第２の２次巻線の一端との間、または、２次側回路の出力の他端と第２の２次巻線の他端との間に設けられた第２双方向性スイッチ素子を備えてよい。２次側回路は、第１双方向性スイッチ素子および第２双方向性スイッチ素子の導通状態の切り替えにより、第１の２次巻線の一端および他端をそれぞれ２次側回路の出力の一端および他端に接続するか、第２の２次巻線の一端および他端をそれぞれ２次側回路の出力の一端および他端に接続するかを切り替えてよい。

【0017】

２次側回路は、１次側回路の出力が入力される１次巻線と、第１の２次巻線および第２の２次巻線と、を備えるトランスを備えてよい。２次側スイッチ素子は、２次側回路の出力の一端と第１の２次巻線の一端との間に設けられた第１一方向性スイッチ素子と、第１一方向性スイッチ素子に対し逆極性で並列接続された第１ダイオード素子と、を備えるスイッチ素子を備えてよい。２次側スイッチ素子は、２次側回路の出力の他端と第１の２次巻線の他端との間に設けられた第２一方向性スイッチ素子と、第２一方向性スイッチ素子に対し逆極性で並列接続された第２ダイオード素子と、を備えるスイッチ素子を備えてよい。２次側スイッチ素子は、２次側回路の出力の一端と第２の２次巻線の一端との間に設けられた第３一方向性スイッチ素子と、第３一方向性スイッチ素子に対し逆極性で並列接続された第３ダイオード素子と、を備えるスイッチ素子を備えてよい。２次側スイッチ素子は、２次側回路の出力の他端と第２の２次巻線の他端との間に設けられた第４一方向性スイッチ素子と、第４一方向性スイッチ素子に対し逆極性で並列接続された第４ダイオード素子と、を備えるスイッチ素子を備えてよい。第１一方向性スイッチ素子と第２一方向性スイッチ素子とは、第１の２次巻線を挟んで極性が逆向きに直列接続されてよい。第３一方向性スイッチ素子と第４一方向性スイッチ素子とは、第２の２次巻線を挟んで極性が逆向きに直列接続されてよい。

【0018】

２次側回路は、１次側回路の出力が入力される１次巻線と、２次巻線と、を備えるトランスを備えてよい。２次側スイッチ素子は、２次側回路の出力の一端と２次巻線の一端との間に設けられた第１双方向性スイッチ素子を備えてよい。２次側スイッチ素子は、２次側回路の出力の他端と２次巻線の他端との間に設けられた第２双方向性スイッチ素子を備えてよい。２次側スイッチ素子は、２次側回路の出力の一端と２次巻線の他端との間に設けられた第３双方向性スイッチ素子を備えてよい。２次側回路の出力の他端と２次巻線の一端との間に設けられた第４双方向性スイッチ素子を備えてよい。

【0019】

電力変換装置は、２次側回路の出力側に接続された平滑回路を備えてよい。平滑回路は、平滑回路の入力の一端と平滑回路の出力の一端との間に接続されたインダクタ素子を備えてよい。

【0020】

平滑回路は、平滑回路の出力に並列に接続された静電容量素子を備えてよい。

【0021】

電力変換装置の出力に接続される負荷は、抵抗性負荷であってよい。

【0022】

電力変換装置の出力に接続される負荷は、電力変換装置への電力供給を行う負荷であってよい。

【0023】

電力変換装置の出力に接続される負荷は、電力変換装置から出力される電力の消費および電力変換装置への電力供給を行う負荷であってよい。

【0024】

制御回路は、１次側スイッチ素子の導通状態の切り替えタイミングを示す基準信号を１次側回路に出力する１次側制御回路を備えてよい。制御回路は、直流電源の出力端、１次側回路の出力端、２次側回路の出力端または電力変換装置の出力端の電流の極性を判定する判定回路を備えてよい。制御回路は、判定回路の判定結果に応じて基準信号に対し進みの時間差または遅れの時間差を持つ信号を、２次側スイッチ素子の導通状態の切り替えタイミングを示す信号として２次側回路に出力する２次側制御回路を備えてよい。

【0025】

制御回路は、直流電源の出力端、１次側回路の出力端、２次側回路の出力端または電力変換装置の出力端の電流の極性を判定する判定回路を備えてよい。制御回路は、判定回路の判定結果に応じて基準信号または基準信号を反転した信号を、１次側スイッチ素子を制御する１次側制御信号として１次側回路に出力する１次側制御回路を備えてよい。判定回路の判定結果に応じて基準信号に対し進みの時間差を持つ信号または基準信号に対し遅れの時間差を持つ信号を反転した信号を、２次側スイッチ素子の導通状態の切り替えタイミングを示す信号として２次側回路に出力する２次側制御回路を備えてよい。

【0026】

制御回路の少なくとも一部は、プログラマブルデバイスまたはプロセッサによって実現されてよい。

【0027】

電力変換装置は、２次側回路の出力側に接続され、２次側回路の出力端の電流を検出する電流センサを備えてよい。制御回路は、１次側スイッチ素子の導通状態の切り替えタイミングに対する２次側スイッチ素子の導通状態の切り替えタイミングを進めるか遅らせるかを、電流センサにより検出された電流の極性に応じて切り替えてよい。

【0028】

電力変換装置は、２次側回路の出力側に接続され、２次側回路の出力電圧を平滑化する平滑回路を備えてよい。電力変換装置は、平滑回路の出力端の電流を検出する電流センサを備えてよい。制御回路は、１次側スイッチ素子の導通状態の切り替えタイミングに対する２次側スイッチ素子の導通状態の切り替えタイミングを進めるか遅らせるかを、電流センサにより検出された電流の極性に応じて切り替えてよい。

【0029】

電力変換装置は、２次側回路の出力側に接続され、２次側回路の出力電圧を平滑化する平滑回路を備えてよい。電力変換装置は、平滑回路の出力端の電圧を検出する電圧センサを備えてよい。制御回路は、１次側スイッチ素子の導通状態の切り替えタイミングに対する２次側スイッチ素子の導通状態の切り替えタイミングを進めるか遅らせるかを、電圧センサにより検出された電圧の極性に応じて切り替えてよい。

【0030】

電力変換装置は、直流電源の出力端、または１次側回路の出力端と２次側回路との間の電流を検出する電流センサを備えてよい。制御回路は、１次側スイッチ素子の導通状態の切り替えタイミングに対する２次側スイッチ素子の導通状態の切り替えタイミングを進めるか遅らせるかを、電流センサにより検出された電流の極性に応じて切り替えてよい。

【0031】

制御回路は、基準信号に基づいて、１次側スイッチ素子の導通状態の切り替えタイミングを示す１次側制御信号を生成する１次側制御回路を備えてよい。制御回路は、電力変換装置の出力目標値を示す外部信号の極性を判定する判定回路を備えてよい。制御回路は、判定回路の判定結果に応じて基準信号に対し進みの時間差または遅れの時間差を持つ信号を、２次側スイッチ素子の導通状態の切り替えタイミングを示す信号として２次側回路に出力する２次側制御回路を備えてよい。

【0032】

電力変換装置は、電流センサの出力信号の高周波成分を減衰させるローパスフィルタを備えてよい。制御回路は、ローパスフィルタの出力に基づいて、電流の極性を判定してよい。

【0033】

電力変換装置は、電圧センサの出力信号の高周波成分を減衰させるローパスフィルタを備えてよい。制御回路は、ローパスフィルタの出力に基づいて、電流の極性を判定してよい。

【0034】

制御回路は、直流電源の出力端、１次側回路の出力端、２次側回路の出力端または電力変換装置の出力端の電流の極性を判定するヒステリシスコンパレータを備えてよい。

【0035】

制御回路は、２次側回路の出力端または電力変換装置の出力端の電流の極性を判定するコンパレータを備えてよい。制御回路は、１次側スイッチ素子の導通状態の切り替えタイミングにおけるコンパレータの出力に応じて、コンパレータの出力、またはコンパレータの出力の反転を保持する保持回路を備えてよい。制御回路は、保持回路の出力に基づいて、１次側スイッチ素子の導通状態の切り替えタイミングに対して２次側スイッチ素子の導通状態の切り替えタイミングを進めるか遅らせるかを、保持回路の出力に応じて切り替える２次側制御回路を備えてよい。

【0036】

制御回路は、直流電源の出力端、または１次側回路の出力端の電流の極性を判定するコンパレータを備えてよい。制御回路は、コンパレータの出力を保持する保持回路を備えてよい。制御回路は、保持回路の出力に基づいて、１次側スイッチ素子の導通状態の切り替えタイミングに対して２次側スイッチ素子の導通状態の切り替えタイミングを進めるか遅らせるかを、保持回路の出力に応じて切り替える２次側制御回路を備えてよい。

【0037】

２次側回路は、１次側回路の出力が入力される１次巻線と、２次側スイッチ素子に接続された２次巻線と、１以上の３次巻線と、を備えるトランスを備えてよい。２次側回路は、１以上の３次巻線と、１以上の３次巻線に接続された１以上の整流回路とにより形成された１以上の電源回路を備えてよい。

【0038】

電力変換装置は、１以上の電源回路のうちの少なくとも１つから供給される電力で動作する制御回路、または１次側スイッチ素子および２次側スイッチ素子の少なくとも１つを駆動するドライバを備えてよい。

【0039】

電力変換装置は、１以上の電源回路のうちの少なくとも１つから供給される電力で動作する上記の電流センサを備えてよい。

【0040】

電力変換装置は、１以上の電源回路のうちの少なくとも１つから供給される電力で動作する上記の電圧センサを備えてよい。

【0041】

上記の電力変換装置によれば、従来の電力変換装置にくらべ、電力損失の低減やスイッチングノイズの低減という効果を得ることができる。

【図面の簡単な説明】

【0042】

【図1】第１の実施の形態に係る電力変換装置の構成例を示す図である。

【図2】１次側回路の動作の様子を示す図である。

【図3】１次側回路において、デッドタイムを設けるための回路の一例と、その入出力関係を示す図である。

【図4】１次側回路と２次側回路が接続された状態での動作を示す図である。

【図5】基準信号と、２次側回路のスイッチ素子を制御する制御信号との関係を示す図である。

【図6】１次側回路の出力電圧、２次側回路のスイッチ素子のオン／オフの状態と、２次側回路の出力電圧の関係を示す図である。

【図7A】時間差Ｔ_Ｄが進みの場合の、２次側回路の出力電圧波形の代表的なデューティ比と２次側回路の出力電圧との関係を示す図である。

【図7B】時間差Ｔ_Ｄが遅れの場合の、２次側回路の出力電圧波形の代表的なデューティ比と２次側回路の出力電圧との関係を示す図である。

【図8】２次側回路の出力電圧が、平滑回路を通して出力電圧として負荷に出力される様子を示す図である。

【図9】平滑回路の出力側にモータなどの誘導性の負荷や、充電手段などを接続した例である。

【図10】２次側回路と平滑回路の間に流れる電流の極性と、直流電源の電流の向きの関係を示す図である。

【図11】１次側回路の出力における電流の極性等に対する直流電源の電流の向きを示す図である。

【図12A】１次側回路の制御信号が遷移する前後での、電源電流状態が充電から放電に遷移する場合の直流電源の電流の向きに関係する電流の経路を示す図である。

【図12B】１次側回路の制御信号が遷移する前後での、電源電流状態が充電から放電に遷移する場合の直流電源の電流の向きに関係する電流の経路を示す図である。

【図12C】１次側回路の制御信号が遷移する前後での、電源電流状態が放電から充電に遷移する場合の直流電源の電流の向きに関係する電流の経路を示す図である。

【図12D】１次側回路の制御信号が遷移する前後での、電源電流状態が放電から充電に遷移する場合の直流電源の電流の向きに関係する電流の経路を示す図である。

【図13】直流電源の電流の向きが放電となるか充電となるかについてまとめた図である。

【図14】トランスの１次側の励磁インダクタを含めた１次側回路の等価回路を示す図である。

【図15A】制御信号のデューティ比が０．５以外の場合で、時間差が進みの場合の例を示す図である。

【図15B】制御信号のデューティ比が０．５以外の場合で、時間差が遅れの場合の例を示す図である。

【図16A】１次側回路と２次側回路の制御信号のデューティ比が異なる場合で、時間差が進みの場合の例を示す図である。

【図16B】１次側回路と２次側回路の制御信号のデューティ比が異なる場合で、時間差が遅れの場合の例を示す図である。

【図17A】第２の実施の形態に係る、制御回路についての別の構成例を示す図である。

【図17B】第２の実施の形態に係る、制御回路についての別の構成例を示す図である。

【図17C】第２の実施の形態に係る、制御回路についての別の構成例を示す図である。

【図18】２次側回路と平滑回路の間に流れる電流の極性と直流電源の電流の向きの関係を示す図である。

【図19】第３の実施の形態に係る、判定回路についての構成の一例を示す図である。

【図20】平滑回路を中心とした、各部の電圧、電流の様子を示す図である。

【図21】代表的な２次側回路の出力電圧波形のデューティ比と、２次側回路の出力電圧および２次側回路出力電流の波形の一例を示す図である。

【図22】判定回路のコンパレータに出力を保持する手段を追加した例を示す図である。

【図23】第４の実施の形態に係る、電流センサと判定回路の間にローパスフィルタを配置した構成の例を示す図である。

【図24】電流センサを、平滑回路の出力電流を検出するように構成した例を示す図である。

【図25】負荷の出力に電圧センサを構成した例を示す図である。

【図26】電流センサを、直流電源８の出力端に構成した例を示す図である。

【図27】電流センサを、直流電源８の出力端に構成した例における判定回路の構成例を示す図である。

【図28】電流センサを、１次側回路と２次側回路の間に構成した例を示す図である。

【図29】電流センサを、１次側回路と２次側回路の間に構成した例における判定回路の構成例を示す図である。

【図30】第５の実施の形態に係る、１次側回路の構成としてハーフブリッジ型の例を示す図である。

【図31A】１次側回路の構成としてフルブリッジ型の例を示す図である。

【図31B】１次側回路の構成としてフルブリッジ型の例を示す図である。

【図32】第６の実施の形態に係る、双方向性スイッチ素子の具体例を示す図である。

【図33】第７の実施の形態に係る、双方向性スイッチ素子により構成される、２次側回路の例を示す図である。

【図34A】スイッチ素子により構成される、２次側回路の例を示す図である。

【図34B】スイッチ素子により構成される、２次側回路の例を示す図である。

【図34C】スイッチ素子により構成される、２次側回路の例を示す図である。

【図34D】スイッチ素子により構成される、２次側回路の例を示す図である。

【図35】トランスＴの２次側が単巻で構成される、２次側回路の例を示す図である。

【図36】第８の実施の形態に係る、絶縁された直流電源を追加する実施の形態の例を示す図である。

【図37A】時間差Ｔ_Ｄを進みとした場合の１次側回路の出力電流と出力電圧の実測例を示す図である。

【図37B】時間差Ｔ_Ｄを遅れとした場合の１次側回路の出力電流と出力電圧の実測例を示す図である。

【発明を実施するための形態】

【0043】

〔第１の実施の形態〕（基本的な構成例による全体の説明）
第１の実施の形態は、１次側回路のスイッチ素子のオン／オフ制御に対する２次側回路のスイッチ素子のオン／オフ制御を、遅れ、進みの２通りの時間差のいずれで行うかを、電力変換装置内の電流の方向に基づいて切り替える、電力変換装置の一例である。このような構成により、電力損失およびスイッチングノイズが低減される、という効果が得られる。

【0044】

図１から図１６Ｂに、第１の実施の形態に係る電力変換装置の例を示す。

【0045】

図１は、第１の実施の形態に係る電力変換装置１００の全体の構成の一例を示している。図２は１次側回路１０の動作の様子を示しており、図３は、１次側回路１０において、デッドタイムを設けるためのデッドタイム生成回路１１０の一例と、その入出力関係を示している。図４は、１次側回路１０と２次側回路２０が接続された状態での動作の様子を示している。

【0046】

図５は、基準信号と、２次側回路２０のスイッチ素子を制御する制御信号との関係を示している。図６は、１次側回路１０の出力電圧、２次側回路２０のスイッチ素子のオン／オフの状態と、２次側回路２０の出力電圧の関係を示している。図７Ａおよび図７Ｂは、２次側回路２０の出力電圧波形の代表的なデューティ比と２次側回路２０の出力電圧Ｖ２との関係を示している。

【0047】

図８は、２次側回路２０の出力電圧が、平滑回路３０を通して出力電圧として負荷９に出力される様子を示している。図９は、平滑回路３０の出力側にモータなどの誘導性の負荷や、充電手段などを接続した例を示している。

【0048】

図１０は、２次側回路２０と平滑回路３０の間に流れる電流の極性と、直流電源８の電流の向きの関係を示している。図１１は、１次側回路１０の出力における電流の極性に対する直流電源８の電流の向きを示している。図１２Ａ、図１２Ｂ、図１２Ｃ、および図１２Ｄは、１次側回路１０の制御信号が遷移する前後での直流電源８の電流の向きに関係する電流の経路を示している。図１３は、直流電源８の電流の向きが放電となるか充電となるかを示している。

【0049】

図１４は、トランスの１次側の励磁インダクタを含めた１次側回路１０の等価回路を示している。図１５Ａおよび図１５Ｂは、制御信号のデューティ比が０．５以外の場合で、時間差Ｔ_Ｄが進みと遅れの場合の例を示している。図１６Ａおよび図１６Ｂは、１次側回路１０と２次側回路２０の制御信号のデューティ比が異なる場合で、時間差が進みと遅れの場合を示している。

【0050】

図１は、直流電源８、１次側回路１０、２次側回路２０、平滑回路３０、負荷９および制御回路４０からなる、第１の実施の形態に係る電力変換装置１００の構成の一例を示している。以下にそれぞれの回路の概要を説明する。

【0051】

１次側回路１０は、両端の電位差をＶ_ＤＤとする直流電源８が入力され、その直流電源８の電圧を、直流電源８の両極に直列に接続された２つのスイッチ素子であるスイッチ素子Ｓ１ＨｉおよびＳ１Ｌｏのオン／オフによりデューティ比がＤ_０の矩形波の電圧として出力する回路である。なお、基準信号のデューティ比Ｄ_０は、後述するトランスＴで交流電圧として伝達することから、概０．５とすることが一般的である。しかし、取りうる値としては少なくとも０より大きく１より小さい値とすれば、交流成分が含まれるため、トランスＴのコアが磁気的に飽和するまで、入力に直流電圧が印加され続けないという条件のもとで、動作は可能である。以下では、簡潔な説明のため、個別に考慮する必要がある場合を除き、このデューティ比Ｄ_０を０.５であるとした説明を行う。しかし、後述するようにＤ_０＝０.５に限定するものではない。

【0052】

スイッチ素子Ｓ１Ｈｉに対して並列にダイオード素子Ｄ１Ｈｉが、また、スイッチ素子Ｓ１Ｌｏに対して並列にダイオード素子Ｄ１Ｌｏが、図１の１次側回路１０内に示されるように接続され、１次側回路１０の出力の一端となる。ここで、直流電源８の負極側を基準電位としたときの、この１次側回路１０の出力の一端の電位をＶ１Ｈｉとする。また、直流電源８の両端に直列になるように、静電容量値Ｃ１Ｈｉの静電容量素子１６ａと静電容量値Ｃ１Ｌｏの静電容量素子１６ｂも配置され、２つの静電容量素子１６ａおよび静電容量素子１６ｂ同士が接続される部位を、１次側回路１０の電圧出力のもう一端となる。この部位の、直流電源８の負極側を基準電位とする電位をＶ１Ｌｏとする。そして、Ｖ１Ｌｏを基準電位とするＶ１Ｈｉの電位をＶ１とする。

【0053】

１次側回路１０の２つのスイッチ素子Ｓ１ＨｉおよびＳ１Ｌｏは、オン／オフを切り替えるための制御信号を入力する端子を有し、１次側ドライバＤｒｖ_Ｓ１からの制御信号により、オン／オフの状態が制御される。１次側ドライバＤｒｖ_Ｓ１は、１次側制御信号Ｓｉｇ_Ｓ１に応じて、互いに異なる電位間にある２つのスイッチ素子Ｓ１ＨｉおよびＳ１Ｌｏの制御信号を生成する回路である。これらのスイッチ素子のオン／オフの制御は、制御回路４０で生成される制御信号Ｓｉｇ_Ｓ１に基づき、１次側ドライバＤｒｖ_Ｓ１を介して行われる。

【0054】

また、１次側回路１０から２次側回路２０に流れる電流を、図１中に示すようにｉ１とする。

【0055】

２次側回路２０は、１次側回路１０の出力電圧Ｖ１が入力され、トランスＴを介して絶縁され、スイッチ素子Ｓ２ＨｉおよびＳ２Ｌｏのオン／オフにより、同じ符号か反転した符号のいずれかの２次側回路２０の出力電圧Ｖ２として出力する部分である。説明の便宜上、トランスＴの１次側も含めた形で２次側回路２０としている。２次側回路２０のスイッチ素子の制御は、制御回路４０で生成される制御信号Ｓｉｇ_Ｓ２に基づき、２次側ドライバＤｒｖ_Ｓ２を介して行われる。なお、便宜上、２次側回路２０の２つの出力端それぞれの電位を、図１に記載したようにＶ２ＨｉおよびＶ２Ｌｏとしており、このことよりＶ２＝Ｖ２Ｈｉ－Ｖ２Ｌｏと表わせる。なお、Ｖ２ＨｉおよびＶ２Ｌｏに対する基準電位は、必要があればその都度定めることとし、特に具体的な部位を基準電位としては定めない。

【0056】

また、２次側回路２０から平滑回路３０に流れる電流を、図１中に示すようにｉ２とする。

【0057】

平滑回路３０は、インダクタ素子３１と、必要に応じて配置される静電容量素子３２により構成され、２次側回路２０の出力電圧Ｖ２が入力され、２次側回路２０の出力電圧Ｖ２の高周波成分を除去して、直流電圧成分である出力電圧Ｖ３を出力として得る回路である。平滑回路３０の静電容量素子３２は、省略可能である。そのことを示すため、平滑回路３０を示す図面中では、静電容量素子３２に〔〕を付記する。なお、便宜上、平滑回路３０の２つの出力端それぞれの電位を、図１に記載したようにＶ３ＨｉおよびＶ３Ｌｏとして定めており、このことよりＶ３＝Ｖ３Ｈｉ－Ｖ３Ｌｏと表わせる。なお、Ｖ３ＨｉおよびＶ３Ｌｏに対する基準電位は、必要があればその都度定めることとし、特に具体的な部位を基準電位としては定めない。

【0058】

また、平滑回路３０から負荷９に流れる電流を、図１中に示すようにｉ３とする。

【0059】

制御回路４０は、出力目標値Ｖｉに応じた、１次側回路１０のスイッチ素子を制御する制御信号Ｓｉｇ_Ｓ１および２次側回路２０のスイッチ素子を制御する制御信号Ｓｉｇ_Ｓ２を生成し、それぞれの回路を制御する回路である。

【0060】

この制御回路４０内を、３つの回路に分割した例として、（Ａ）１次側制御回路４１、（Ｂ）２次側制御回路４２、（Ｃ）判定回路４３としてそれぞれの説明をする。なお、これら３つの回路への分割の例は、簡潔な説明のための便宜上であり、各回路の分割位置や、３つの回路への分割である、ということを限定するものではない。

【0061】

（Ａ）１次側制御回路４１は、基準信号を基に、１次側回路１０のスイッチ素子のオン／オフを制御するための制御信号Ｓｉｇ_Ｓ１を生成し、１次側ドライバＤｒｖ_Ｓ１に対して出力する回路である。ここで、基準信号は、周期Ｔ_ｐを持ちデューティ比Ｄ_０のロジック信号である。基準信号の周期Ｔ_ｐの下限は、主に、使用されるスイッチ素子のオン／オフの切替に要する応答時間に応じて決まる。電力変換装置１００を含むスイッチング電源装置では、周期Ｔ_ｐとして、数百μｓから数百ｎｓ程度、周波数で表わすと数ｋＨｚから数ＭＨｚ程度の範囲で使用されるのが一般的である。

【0062】

また、Ｄ_０はデューティ比であり、動作上基準信号の周期Ｔ_ｐの内でロジックレベルが切り替わる必要があり、少なくとも０よりも大きく、１未満である。実使用上は、例えばこのデューティ比Ｄ_０は０．５であり、本実施の形態の例における説明はＤ_０＝０．５として行うが、個別の動作上の制約がある場合を除き、Ｄ_０＝０．５に限定するものではない。

【0063】

本実施の形態では、１次側制御回路４１の出力である制御信号Ｓｉｇ_Ｓ１として、基準信号をそのまま用いた例を示している。

【0064】

（Ｂ）２次側制御回路４２は、２次側回路２０のスイッチ素子のオン／オフを制御するための制御信号Ｓｉｇ_Ｓ２を生成し、２次側ドライバＤｒｖ_Ｓ２に対して出力する回路である。

【0065】

まず、入力として出力目標値Ｖｉがある。この出力目標値Ｖｉは、本実施の形態において、平滑回路３０の出力電圧値Ｖ３を制御する信号である。例として、Ｖ３に比例する信号であり、この例による比例係数をＡ_０とすると、定常状態における動作時、Ｖ３＝Ａ_０・Ｖｉである。簡潔な説明のため、出力目標値Ｖｉは、平滑回路３０の出力電圧Ｖ３に比例した信号として説明を行う。しかし、例えばＶｉとＶ３との関係を、定数項を持つ１次関数の関係や、さらに一般化して１対１対応がつけられる関数関係を持たせて設計することも可能である。

【0066】

次に、２次側制御回路４２内では、三角波が生成され、コンパレータＣＯＭＰ１およびＣＯＭＰ２は、三角波の出力と、出力目標値Ｖｉおよび反転回路ＡＭＰ１でＶｉの符号を反転した信号である－Ｖｉをそれぞれ比較して、大小関係の判定結果を出力する。

【0067】

三角波生成手段１０８は、基準信号と同じ周期Ｔ_ｐで同期した、基準信号の立ち上がりおよび立ち下がり部分に、その振幅の上限および下限を有する波形を生成する手段である。基準信号の立ち上がりと三角波の上限が、また基準信号の立ち下がりと三角波の下限が概一致するように同期され、図１の２次側制御回路４２内における、基準信号と三角波との間に記載した「同期」は、このような関係を表わしている。

【0068】

このような同期関係において、コンパレータＣＯＭＰ１の出力は、基準信号の立ち上がりに対して、出力目標値Ｖｉに応じた時間差を持って進み方向で立ち上がり、遅れ方向で立ち下がるロジック信号となる。ここでの時間差をＴ_Ｄとする。また、コンパレータＣＯＭＰ２の出力は、基準信号の立ち下がりに対して、出力目標値Ｖｉに応じた時間差Ｔ_Ｄを持って進み方向で立ち上がり、遅れ方向で立ち下がるロジック信号となる。

【0069】

これらの関係を持つコンパレータＣＯＭＰ１の出力およびコンパレータＣＯＭＰ２の出力は、その後段に配置された進み信号生成回路１０１および遅れ信号生成回路１０２に入力される。

【0070】

進み信号生成回路１０１および遅れ信号生成回路１０２は、それぞれ、コンパレータＣＯＭＰ１およびＣＯＭＰ２の出力の立ち上がりまたは立ち下がりに応じて、出力Ｘのロジック信号をセットまたはリセットする回路である。

【0071】

ロジック信号の立ち上がりおよび立ち下がりに応じて出力が遷移するロジック回路は、例えばＲＳフリップフロップなどの基本的な論理回路を組み合わせることで設計可能であり、具体的な構成についての詳細は省略する。

【0072】

進み信号生成回路１０１の出力Ｓｉｇ_{Ｓ２ｌｅａｄ}および遅れ信号生成回路１０２の出力Ｓｉｇ_{Ｓ２ｌａｇ}は、切替手段ＳＷ１に入力され、判定回路４３の出力である判定信号に応じて、いずれか一方が選択され、２次側制御信号Ｓｉｇ_Ｓ２として出力される。

【0073】

（Ｃ）判定回路４３としては、コンパレータＣＯＭＰ３により構成する例を示している。２次側回路２０の出力に配置された電流センサＣＴが検知する電流ｉ２に応じた信号Ｓｉｇｎが、コンパレータＣＯＭＰ３の入力の一方に入力される。そして、基準電位に対する信号Ｓｉｇｎとの大小関係を比較し、判定信号Ｓｅｌとして出力する。この判定信号Ｓｅｌが、例えば、電流ｉ２に応じた信号Ｓｉｇｎが正であれば＋、負であれば－のようにロジック信号として電流ｉ２の向きと対応付けられた出力となる。この判定信号Ｓｅｌにより、２次側制御回路４２の切替手段ＳＷ１により出力として選択される２次側制御信号Ｓｉｇ_Ｓ２を切り替える。切替手段ＳＷ１は、例えば、ロジックレベルで動作するセレクタ、ロジック回路の組み合わせやアナログスイッチによって構成することが可能である。具体的な構成についての詳細は省略する。

【0074】

なお、ここでロジック信号を扱う構成の例を挙げたが、ロジック信号を扱う構成の部位の少なくとも一部を、例えば、ＰＬＤ(Programmable Logic Device)、ＦＰＧＡ(Field Programmable Gate Array)、ＣＰＵ(Central Processing Unit)などのプログラマブルデバイスまたはプロセッサを用いて、ＨＤＬ（Hardware Description Language）や各種コンピュータ言語によるプログラムによって実現することも可能である。

【0075】

１次側回路１０のスイッチ素子を制御する制御信号Ｓｉｇ_Ｓ１および２次側回路２０のスイッチ素子を制御する制御信号Ｓｉｇ_Ｓ２は、制御回路４０で生成され出力される２つの制御信号である。これら２つの制御信号も、いずれも基準信号の周期Ｔ_ｐと同期し、同じ周期Ｔ_ｐを持ち、デューティ比Ｄ_０の信号である。

【0076】

図１に示した構成例においては、制御信号Ｓｉｇ_Ｓ１は、基準信号が出力されている。これに対して制御信号Ｓｉｇ_Ｓ２は、基準信号の立ち上がりおよび立ち下がりを基準として、進み、または遅れのいずれかの時間差Ｔ_Ｄを持って立ち上がりおよび立ち下がりを持つ信号が出力される。そして、その時間差Ｔ_Ｄは、出力目標値Ｖｉに応じた値を持つように制御される。この時間差Ｔ_Ｄは、負の値を用いないこととし、時間軸方向での考察が必要な場合は、進み、または遅れで表現することとする。その前提で、Ｔ_Ｄの値として下限は０であり、上限は、Ｄ_０・Ｔ_ｐまたは（１－Ｄ_０）・Ｔ_ｐのうち大きくない方までが、動作上意味を持つ値となる。この時間差Ｔ_Ｄの上限をＴ_ＤＭａｘとする。例えば、Ｄ_０＝０.５の場合、「Ｄ_０・Ｔ_ｐまたは（１－Ｄ_０）・Ｔ_ｐのうち大きくない方」であるＴ_ＤＭａｘは、０．５・Ｔ_ｐである。

【0077】

出力目標値Ｖｉに直流電圧を与えて出力電圧を一定に制御すれば、ＤＣ／ＤＣコンバータとしての動作となる。またＶｉに交流電圧を与えて、基準信号の周期Ｔ_ｐに対して、例えば数倍以上のような時間変化をする出力電圧とすれば、ＤＣ／ＡＣインバータとしての動作となる。

【0078】

例えばＤＣ／ＡＣインバータとしては、基準信号の周期Ｔ_ｐ＝１００μｓ（周波数１０ｋＨｚ）に対し、平滑回路３０の出力電圧Ｖ３として５０Ｈｚや６０Ｈｚの周波数を持つ正弦波を出力し、商用電源を模擬する電源装置のような用途がある。

【0079】

ただし、これらの時間や周波数は例示であり、電力変換装置１００の用途や使用範囲を限定するものではない。

【0080】

図１のように、平滑回路３０の出力側に負荷９として抵抗体、モータの力行動作状態などの、電力を消費する負荷が接続されている場合は、出力電流ｉ３は出力電圧Ｖ３と同じ方向（Ｖ３Ｈｉ、Ｖ３Ｌｏのうち電位が高い方から流れ出す方向、電力変換装置１００から見て力行）に流れる。

【0081】

電力変換装置１００はまた、負荷９として、モータなどの誘導性の負荷の回生動作状態や、蓄電池に充電を行う充電装置、太陽光インバータなどとした場合に、平滑回路３０の出力電流ｉ３を平滑回路３０の出力電圧Ｖ３に対し流し込む方向の動作（Ｖ３Ｈｉ、Ｖ３Ｌｏのうち電位が高い方から流し込む方向、電力変換装置１００に対して回生）として動作させることも可能な、双方向性の電力変換装置である。

【0082】

さらに、本実施の形態は、負荷９として、商用交流電源を接続し、直流電源８としての蓄電池に充電する動作（ＤＣ／ＡＣインバータの回生動作）も含めることが可能である。

【0083】

図２は、１次側回路１０の動作の様子を示している。

【0084】

図２（Ａ）はスイッチ素子Ｓ１Ｈｉをオン、Ｓ１Ｌｏをオフとした状態を表わしており、図２（Ｂ）はスイッチ素子Ｓ１Ｈｉをオフ、Ｓ１Ｌｏをオンとした状態を表わしている。

【0085】

なお、本明細書および添付の図面においては、スイッチ素子のＳ１Ｈｉ、Ｓ１Ｌｏなどに用いられるＨｉ、Ｌｏと区別するために、一般的にＨｉおよびＬｏで称されるロジック信号の２つの状態を、＋および－を用いて表わすこととする。また、それぞれ使用される際に、並列にダイオード素子が図中に示した向きに設けられた状態で用いられるスイッチ素子とする。このスイッチ素子は、並列に設けられるダイオード素子に対して逆方向の電流に対するオン／オフが可能なスイッチである。その一方で、並列に設けられているダイオード素子に対して順方向となる向きの電流は、オン／オフの制御ができる必要は、必ずしもない。ただし、そのような場合にオン／オフ制御ができても構わない。言い換えると、１次側回路１０の構成の例で用いているスイッチ素子は、オンの際に流したい電流の向きで流せる必要があり、その方向を順方向とした場合、オフの際に順方向の電流を遮断できる必要はあるが、必ずしも逆方向の電流を遮断できる必要はない。

【0086】

このようなスイッチ素子を、図２中のスイッチの記号で表わし、ダイオード素子の向きも図２に示した向きに揃えることとする。即ち、図２のスイッチ記号中のオフ時に切れる側と、ダイオード素子のカソード側が接続される方向である。

【0087】

例えば、スイッチ素子の構成として、ＭＯＳ－ＦＥＴ、Ｊ－ＦＥＴ、バイポーラトランジスタ、ＩＧＢＴ、ＳｉＣデバイス、ＧａＮトランジスタ等の一方向性スイッチ素子にダイオード素子を並列に設けられた構成例が挙げられる。また、Ｎチャンネル素子やＮＰＮ素子に代えてＰチャンネル素子やＰＮＰ素子を用いたり、混在させたりすることもできる。

【0088】

さらに、スイッチ素子に並列に設けられたダイオード素子は、スイッチ素子自体に内蔵されているダイオードや寄生ダイオードも含んでおり、この場合はダイオード素子を別途取り付ける必要はない。このようなスイッチ素子を用いれば、実装面積やコストを減少させることができる。

【0089】

図２（Ｃ）は、制御信号Ｓｉｇ_Ｓ１を＋と－で交互に遷移する場合を表わした図であり、スイッチ素子Ｓ１ＨｉおよびＳ１Ｌｏのオン／オフが交互に遷移することで、１次側回路１０の出力電圧Ｖ１（＝Ｖ１Ｈｉ－Ｖ１Ｌｏ）として、±Ｖ_ＤＤ／２の矩形波の出力電圧が得られる様子を示している。

【0090】

なお、ここで「矩形波」とは、スイッチ素子によるオン／オフにより出力される段差を持った波形をも表わす用語とし、本明細書においては、理想的な矩形波だけでなく、広い意味で用いることとする。例えば、回路中の寄生静電容量成分、寄生インダクタ成分などによる波形の立ち上がりや立ち下がり部分にオーバーシュートやリンギングを持つ波形も矩形波に含む。また、理想的な矩形波においては振幅一定の平坦部にあたる部分に、静電容量素子やインダクタ素子へのエネルギーの供給や消費などにより生じる傾斜を持つような波形も含めて、矩形波と表記することとする。

【0091】

トランスＴは、トランスＴの１次側を含めて２次側回路２０としてまとめているが、トランスＴが１次側回路１０にないことが本質ではなく、簡潔な説明を行う目的で、便宜上区切っている。回路構成上は、１次側にトランスＴを配置しても、もちろん構わず、信号の流れを保持できる限りにおいて、どこからどこまでをそれぞれの回路に含めるかは、任意である。

【0092】

図１の構成例は、Ｓｉｇ_Ｓ１として基準信号をそのまま用いた例であり、基準信号は、周期Ｔ_ｐでデューティ比Ｄ_０のロジック信号である。そのため、この場合、図２（Ｃ）で示す１次側回路１０の出力電圧Ｖ１は、周期Ｔ_ｐ、デューティ比Ｄ_０の矩形波となる。

【0093】

１次側回路１０は、直流電圧がＶ_ＤＤの直流電源８からデューティ比Ｄ_０の矩形波状の電圧を出力する回路である。まず、１次側回路１０について、このような矩形波状の電圧を得る動作の説明をする。なお、簡潔な説明のため、ここではデューティ比Ｄ_０は０．５としており、Ｄ_０≠０．５の場合は後述する。

【0094】

１次側回路１０の２つのスイッチ素子Ｓ１ＨｉおよびＳ１Ｌｏは、直流電源８の両極に直列に配置され、いずれか一方をオンすることにより、Ｖ１Ｈｉの電圧は、直流電源８の正負いずれかの端子電圧になるように接続されている。

【0095】

特に、デューティ比Ｄ_０が０．５であれば、Ｖ１Ｌｏは、直流電源８の電圧Ｖ_ＤＤが１／２に分圧された状態と近似できる。

【0096】

第１の実施の形態の例では、説明を簡潔にするため、静電容量素子１６ａおよび静電容量素子１６ｂの静電容量値がＣ１Ｈｉ＝Ｃ１Ｌｏである場合の説明としている。なお、本実施の形態は、静電容量素子１６ａおよび静電容量素子１６ｂの静電容量値がＣ１Ｈｉ＝Ｃ１Ｌｏの場合に限定したものではなく、Ｃ１Ｈｉ≠Ｃ１Ｌｏの場合の構成例については、後述する第５の実施の形態で説明を行う。

【0097】

１次側ドライバＤｒｖ_Ｓ１はスイッチ素子用のドライバであり、制御回路４０からのロジック信号Ｓｉｇ_Ｓ１に基づいて、異なる電位にある１次側回路１０のスイッチ素子それぞれのオン／オフを制御する信号を生成する。

【0098】

制御回路４０で生成されたロジック信号Ｓｉｇ_Ｓ１が＋のとき、１次側ドライバＤｒｖ_Ｓ１は、スイッチ素子Ｓ１Ｈｉの制御信号Ｓｉｇ_Ｓ１Ｈｉによりスイッチ素子Ｓ１Ｈｉをオンに制御し、スイッチ素子Ｓ１Ｌｏの制御信号Ｓｉｇ_Ｓ１Ｌｏによりスイッチ素子Ｓ１Ｌｏをオフに制御する。

【0099】

また、ロジック信号Ｓｉｇ_Ｓ１が－のとき、１次側ドライバＤｒｖ_Ｓ１は、スイッチ素子Ｓ１Ｈｉの制御信号Ｓｉｇ_Ｓ１Ｈｉによりスイッチ素子Ｓ１Ｈｉをオフに制御し、スイッチ素子Ｓ１Ｌｏの制御信号Ｓｉｇ_Ｓ１Ｌｏによりスイッチ素子Ｓ１Ｌｏをオンに制御する。

【0100】

なお、２つのスイッチ素子Ｓ１ＨｉおよびＳ１Ｌｏは、直流電源８と直列に接続されているため、両者が同時にオンすると、直流電源８の両極が短絡され２つのスイッチ素子Ｓ１ＨｉおよびＳ１Ｌｏを通じて貫通電流が生じ、スイッチ素子などの損傷の原因となる。

【0101】

例えば半導体スイッチなどの現実の素子では、スイッチ素子のオン／オフの遷移に要する時間を０にはできないことから、貫通電流が生じうる。このことを避けるため、２つのスイッチ素子のオン／オフの状態が遷移する際に、デッドタイムと称する、一旦２つのスイッチ素子ともオフとなる期間を設けている。これによって、貫通電流が流れないよう、確実に一方がオフしてからもう一方をオンにする、という制御が行われる。

【0102】

図３は、１次側回路１０のスイッチ素子の制御信号にデッドタイムを設けるためのデッドタイム生成回路１１０の一例を示している。ＡＮＤ１およびＡＮＤ２は、それぞれ２入力のＡＮＤゲート、ＩＮＶ１は反転ゲートである。抵抗値Ｒ１の抵抗素子１１１および静電容量値Ｃ１の静電容量素子１１２による時定数に応じた時間、Ｓｉｇ_Ｓ１Ｈｉの立ち上がりがＳｉｇ_Ｓ１に対して遅延する。同様に、抵抗値Ｒ２の抵抗素子１１３および静電容量値Ｃ２の静電容量素子１１４に応じた時間、Ｓｉｇ_Ｓ１Ｈｉの立ち下がりがＳｉｇ_Ｓ１に対して遅延する。図３中の四角の点線で囲った部分に、デッドタイムの様子を示す。

【0103】

このような構成により、Ｓｉｇ_Ｓ１Ｈｉは、Ｓｉｇ_Ｓ１との立ち上がり部分や立ち下がり部分にデッドタイムを設けつつ、それ以外の区間では、Ｓｉｇ_Ｓ１ＨｉはＳｉｇ_Ｓ１と同じロジックで動作し、Ｓｉｇ_Ｓ１Ｌｏは、Ｓｉｇ_Ｓ１と反転したロジックで動作する。

【0104】

例示したデッドタイム生成回路１１０は、抵抗素子と静電容量素子による時定数を利用した回路であるが、タイマＩＣを用いたり、ＰＬＤ、ＦＰＧＡ、ＣＰＵなどのプログラマブルデバイスまたはプロセッサを用い、カウンタで時間を計測するような構成により信号の立ち上がりや立ち下がりを管理しデッドタイムを設けることも可能である。

【0105】

Ｓｉｇ_Ｓ１ＨｉおよびＳｉｇ_Ｓ１Ｌｏのデューティ比を、Ｄ_１で表わすこととする。

【0106】

デッドタイム中、Ｓｉｇ_Ｓ１ＨｉおよびＳｉｇ_Ｓ１Ｌｏが同時にオフにはなる期間があるものの、ダイオード素子Ｄ１ＨｉまたはＤ１Ｌｏが導通することにより、いずれか一方のスイッチ素子がオンしているのとほぼ同じ回路の状態となるため、１次側回路１０の出力電圧Ｖ１のデューティ比はＤ１ではなくＤ_０と考える方が適当である。

【0107】

なお、デッドタイム生成回路１１０の時定数や、使用するスイッチ素子のオン／オフの遷移に必要な時間に対してＤ_０の値が小さいと、出力電圧Ｖ２の矩形波は出力パルスが消失しうる。そのため、Ｄ_０や時定数を、必要な出力電圧Ｖ１が出力されるように選択する必要がある。例えば、Ｄ_０・Ｔ_ｐおよび（１－Ｄ_０）・Ｔ_ｐが、デッドタイム生成回路１１０の時定数よりも大きくなるようしておくとよい。実際の回路におけるＤ_０の上限および下限は、ロジック回路の入力側のしきい値やノイズマージン、時定数を決める抵抗素子１１１および抵抗素子１１３の抵抗値や静電容量素子１１２および静電容量素子１１４の静電容量値のばらつきなどによっても左右される。そのため、Ｄ_０を上限や下限にできるだけ近い値で使用する場合は、出力電圧Ｖ１の矩形波をオシロスコープなどで確認しながら、抵抗素子１１１および抵抗素子１１３の抵抗値や静電容量素子１１２および静電容量素子１１４の静電容量値を調整するようにしてもよい。

【0108】

また、デッドタイムが長いと、前述したダイオード素子Ｄ１ＨｉまたはＤ１Ｌｏが導通している時間が長くなり、導通したダイオード素子に発生する持ち電圧に基づく電力損失が生じる時間が長くなる。そのため、使用するスイッチ素子のオフからオン、またはオンからオフに遷移する時間以上で、なるべく短い時間であることが、導通したダイオード素子による電力損失を減らすことになるので望ましい。

【0109】

また、デッドタイム生成回路１１０は、説明の便宜上１次側ドライバＤｒｖ_Ｓ１内に設ける形で説明しているが、制御回路４０側にあっても構わない。さらに、１次側ドライバＤｒｖ_Ｓ１自体が、制御回路４０側に配置し、スイッチ素子Ｓ１ＨｉおよびＳ１Ｌｏの制御信号を制御回路４０から２本、１次側回路１０に出力する形でも構わない。２次側ドライバＤｒｖ_Ｓ２についても同様に、制御回路４０側に配置しても構わない。

【0110】

本明細書の説明では、実施の形態の本質を損なわない範囲でできるだけ簡潔な説明とするため、特にデッドタイム固有の状態を考慮する場合を除き、原則として、Ｓｉｇ_Ｓ１Ｈｉは、Ｓｉｇ_Ｓ１と同じロジックで動作し、Ｓｉｇ_Ｓ１Ｌｏは、Ｓｉｇ_Ｓ１と反転したロジックで動作するものとして扱う。

【0111】

図４は、図２で生成された矩形波の電圧波形である１次側回路１０の出力電圧Ｖ１が２次側回路２０に入力され、トランスＴとスイッチ素子Ｓ２ＨｉまたはＳ２Ｌｏを介して２次側回路２０の出力電圧Ｖ２として出力される様子を示している。

【0112】

なお、この２次側回路２０はトランスＴの１次側も含んでいるが、便宜上、トランスＴの１次側も含めて２次側回路２０と称することとする。

【0113】

また、スイッチ素子Ｓ２ＨｉおよびＳ２Ｌｏは、オンのときは双方向に電流を同じように流せるスイッチ素子であり、また、オフのときは、どちら向きの電流も同じように遮断することができる特性を有するスイッチ素子である。このようなスイッチ素子を、１次側回路１０において説明したスイッチ素子と区別し、以下、「双方向性スイッチ素子」と表記する。第１の実施の形態の構成例において、双方向性スイッチ素子Ｓ２ＨｉおよびＳ２Ｌｏは、１次側回路１０のスイッチ素子Ｓ１ＨｉおよびＳ１Ｌｏと異なり、一方向に電流が流れ得る構成とするためのダイオード素子を並列には設けない。一方、１次側回路１０で使用しているスイッチ素子Ｓ１ＨｉおよびＳ１Ｌｏには、並列にダイオード素子を図示した方向に取り付ける前提で、双方向性スイッチ素子を用いてもよい。

【0114】

本明細書に添付の図中では、双方向性スイッチ素子を、図４でＳ２ＨｉやＳ２Ｌｏのスイッチ素子として使用している記号で表わす。

【0115】

この例示におけるトランスＴは、１次側巻線ｗ１の巻線数をＮ１、２次側の２つの巻線ｗ２１およびｗ２２の巻線数を２つともＮ２とするトランスである。

【0116】

２次側回路２０は、異なる電位にあるスイッチ素子のオン／オフ制御を行う２次側ドライバＤｒｖ_Ｓ２を有し、ロジック信号Ｓｉｇ_Ｓ２により、双方向性スイッチ素子Ｓ２ＨｉおよびＳ２Ｌｏのうち、一方がオフのときもう一方がオンとなるように制御される。

【0117】

トランスＴの１次側に１次側回路１０の出力電圧Ｖ１が入力される。

【0118】

トランスＴの２次側は、巻線ｗ２１およびｗ２２が２つ直列で接続され、その接続点が出力Ｖ２Ｌｏとして出力の一端とされる。そして、Ｖ２ＬｏからみたＶ２Ｈｉの電位である２次側回路２０の出力電圧Ｖ２は、双方向性スイッチ素子Ｓ２ＨｉおよびＳ２Ｌｏのいずれがオンになるかにより、以下のようになる。ここで、ｍ＝Ｎ２／Ｎ１である。
・双方向性スイッチ素子Ｓ２Ｈｉのみをオン：Ｖ２＝ｍ・Ｖ１（図４（Ａ））
・双方向性スイッチ素子Ｓ２Ｌｏのみをオン：Ｖ２＝－ｍ・Ｖ１（図４（Ｂ））
特にＮ１＝Ｎ２であれば、ｍ＝１であり、
・双方向性スイッチ素子Ｓ２Ｈｉのみをオン：Ｖ２＝Ｖ１（図４（Ａ））
・双方向性スイッチ素子Ｓ２Ｌｏのみをオン：Ｖ２＝－Ｖ１（図４（Ｂ））
となる。

【0119】

すなわち、２次側回路２０の２つの双方向性スイッチ素子であるＳ２ＨｉおよびＳ２Ｌｏのうちのいずれか一方をオン、他方をオフにする。そのようにすることにより、１次側回路１０の出力電圧Ｖ１をｍ倍された電圧を２次側回路２０の出力電圧Ｖ２として出力するか、符号を反転して２次側回路２０の出力電圧Ｖ２として出力するかを制御する。

【0120】

なお、トランスＴの１次側の巻線ｗ１の巻線数Ｎ１とトランスＴの２次側の巻線ｗ２１およびｗ２２の巻線数Ｎ２の影響は、以下の２点に現れるのみである。その２点とは、１次側回路１０の出力電圧Ｖ１と２次側回路２０の出力電圧Ｖ２との比率（Ｖ２＝ｍ・Ｖ１など）、および１次側回路１０の出力電流ｉ１と２次側回路２０の出力電流ｉ２との比率（ｉ２＝ｉ１／ｍなど）である。

【0121】

さらに、２次側の巻線ｗ２１およびｗ２２の巻き数をそれぞれＮ２１およびＮ２２として、Ｎ２１≠Ｎ２２とすることも可能である。そのようにした場合、Ｖ２ＬｏからみたＶ２Ｈｉの電位である２次側回路２０の出力電圧Ｖ２は、双方向性スイッチ素子Ｓ２ＨｉおよびＳ２Ｌｏのいずれがオンになるかにより、以下のようになる。ここで、ｍ１＝Ｎ２１／Ｎ１、ｍ２＝Ｎ２２／Ｎ１である。
・双方向性スイッチ素子Ｓ２Ｈｉのみをオン：Ｖ２＝ｍ１・Ｖ１
・双方向性スイッチ素子Ｓ２Ｌｏのみをオン：Ｖ２＝－ｍ２・Ｖ１

【0122】

以下では、簡潔な説明となるよう、Ｎ１＝Ｎ２かつＮ２１＝Ｎ２２＝Ｎ２の場合としての説明を行う。ただし、Ｎ１≠Ｎ２や、Ｎ２１≠Ｎ２２であっても本実施の形態の本質は変わらず、Ｎ１≠Ｎ２やＮ２１≠Ｎ２２であるトランスＴの場合での設計も可能である。

【0123】

２次側回路２０の双方向性スイッチ素子のオン／オフ制御も、基準信号に同期したデューティ比０．５のロジック信号Ｓｉｇ_Ｓ２により行う。ただし、このＳｉｇ_Ｓ２は、基準信号に対し、出力目標値Ｖｉに応じて基準信号の立ち上がりに対して時間差Ｔ_Ｄを有するロジック信号である。

【0124】

この時間差Ｔ_Ｄは、基準信号の立ち上がりに対して、進み方向および遅れ方向の２通りの時間差の設け方がある。本実施の形態では、図１に示した進み信号生成回路１０１によって進み方向に時間差Ｔ_Ｄを持つ制御信号Ｓｉｇ_{Ｓ２ｌｅａｄ}を生成すると共に、遅れ信号生成回路１０２によって遅れ方向に時間差Ｔ_Ｄを持つ制御信号Ｓｉｇ_{Ｓ２ｌａｇ}を生成している。そして制御信号Ｓｉｇ_{Ｓ２ｌｅａｄ}とＳｉｇ_{Ｓ２ｌａｇ}を、切替手段ＳＷ１で切り替えて使用している。

【0125】

図５は、図1の基準信号と、進み信号生成回路１０１が生成する２次側スイッチの制御信号Ｓｉｇ_{Ｓ２ｌｅａｄ}、遅れ信号生成回路１０２が生成する２次側スイッチの制御信号Ｓｉｇ_{Ｓ２ｌａｇ}との関係を示している。

【0126】

図１の制御回路４０中の２次側制御回路４２や、図５に波形として示した三角波は、基準信号と同じ周期Ｔ_ｐで同期しており、基準信号の立ち上がりおよび立ち下がり部分に、三角波の振幅の上限および下限を有している。

【0127】

この三角波の電圧値と、出力目標値Ｖｉが、コンパレータＣＯＭＰ１で比較される。また、この三角波の電圧値と、出力目標値ＶｉをＡＭＰ１により反転した－Ｖｉが、コンパレータＣＯＭＰ２で比較される。

【0128】

三角波の振幅の上限および下限は各々、基準信号の立ち上がりおよび立ち下がり部分に対応している。このため、コンパレータＣＯＭＰ１の出力は、基準信号の立ち上がりに対して、出力目標値Ｖｉに応じた時間差を持って進み方向で立ち上がり、遅れ方向で立ち下がるロジック信号となる。ここでの時間差をＴ_Ｄとする。また、コンパレータＣＯＭＰ２の出力は、基準信号の立ち下がりに対して、出力目標値Ｖｉに応じた時間差Ｔ_Ｄを持って進み方向で立ち上がり、遅れ方向で立ち下がるロジック信号となる。

【0129】

そのため、基準信号に対して進みの時間差Ｔ_Ｄを持つロジック信号Ｓｉｇ_{Ｓ２ｌｅａｄ}は、以下の条件で＋と－を持つロジック信号とすればよい。

【0130】

・コンパレータＣＯＭＰ１の出力の立ち上がりからコンパレータＣＯＭＰ２の出力の立ち上がりまでが＋となる。
・コンパレータＣＯＭＰ２の出力の立ち上がりからコンパレータＣＯＭＰ１の出力の立ち上がりまでが－となる。
同様に、基準信号に対して遅れの時間差Ｔ_Ｄを持つロジック信号Ｓｉｇ_{Ｓ２ｌａｇ}は、以下の条件で＋と－を持つロジック信号とすればよい。
・コンパレータＣＯＭＰ１の出力の立ち下がりからコンパレータＣＯＭＰ２の出力の立ち下がりまでが＋となる。
・コンパレータＣＯＭＰ２の出力の立ち下がりからコンパレータＣＯＭＰ１の出力の立ち下がりまでが－となる。

【0131】

なお、ここでは、基準信号に対して時間差Ｔ_Ｄの進みや遅れを持つロジック信号を生成する例を挙げたが、その他の実現手段として、以下のような構成もある。

【0132】

例えば、ＰＬＤ(Programmable Logic Device)、ＦＰＧＡ(Field Programmable Gate Array)やＣＰＵ(Central Processing Unit)などのプログラマブルデバイスやプロセッサを用いて、デジタル数値データとしての出力目標値Ｖｉに対し時間差Ｔ_Ｄを演算処理によって算出する。その算出された数値に応じて基準信号に対してクロック信号をカウントする、などの手段により、基準信号に対し所望の時間差を持つロジック信号を生成することもできる。

【0133】

また、基準信号が、周期Ｔ_ｐの周期信号であることから、Ｔ_ｐ－Ｔ_Ｄの遅れの形でも進みと同等の信号が得られる。基準信号のデューティ比Ｄ_０が０．５であることから、基準信号の立ち下がりから（Ｔ_ｐ／２）－Ｔ_Ｄの時間をカウントして立ち上がり、そのＴ_ｐ／２後に立ち下がるようにする、という形でも同等の信号が得られる。

【0134】

図６（Ａ）（Ｂ）は、このようにして得られる２つの制御信号Ｓｉｇ_{Ｓ２ｌｅａｄ}およびＳｉｇ_{Ｓ２ｌａｇ}それぞれにより、２次側回路２０の双方向性スイッチ素子Ｓ２ＨｉおよびＳ２Ｌｏを制御する様子を示している。より詳しくは、Ｖ１として、最大値が＋Ｖ_ＤＤ／２、最小値が－Ｖ_ＤＤ／２（ｍ＝１の場合に相当）である場合の、２次側回路２０の双方向性スイッチ素子のオン／オフの状態と、２次側回路２０の出力電圧Ｖ２の波形を示している。

【0135】

ここで、時間差Ｔ_Ｄ（ただし、０≦Ｔ_Ｄ≦（Ｄ_０・Ｔ_ｐ）とする。）および基準信号の周期Ｔ_ｐに対し、２次側回路２０の出力Ｖ２の電圧波形のデューティ比Ｄ_Ｖを以下のように定義する。
Ｄ_Ｖ＝１－Ｔ_Ｄ／（Ｔ_ｐ／２）
＝１－２・Ｔ_Ｄ／Ｔ_ｐ
・・・式（１）

【0136】

このとき、２つの制御信号Ｓｉｇ_{Ｓ２ｌｅａｄ}およびＳｉｇ_{Ｓ２ｌａｇ}のいずれを制御信号Ｓｉｇ_Ｓ２として用いて制御した場合でも、２次側回路２０の出力電圧Ｖ２は±Ｖ_ＤＤ／２の振幅、基準信号の１／２の周期（＝Ｔ_ｐ／２、周波数で表現すると２倍）で、デューティ比がＤ_Ｖの矩形波となることがわかる。

【0137】

図７Ａおよび図７Ｂは、それぞれ図６（Ａ）および図６（Ｂ）に対応する、代表的な２次側回路２０の出力電圧Ｖ２の電圧波形のデューティ比Ｄ_Ｖ（０から１まで１／４刻み）に対する、２つの制御信号Ｓｉｇ_{Ｓ２ｌｅａｄ}およびＳｉｇ_{Ｓ２ｌａｇ}それぞれで制御した場合の２次側回路２０の出力電圧Ｖ２との関係の具体的な例を示している。

【0138】

図７Ａは、制御信号Ｓｉｇ_Ｓ２にＳｉｇ_{Ｓ２ｌｅａｄ}を用いた場合（Ｔ_Ｄの時間差を進み方向に取った場合）であり、図７Ｂは、制御信号Ｓｉｇ_Ｓ２にＳｉｇ_{Ｓ２ｌａｇ}を用いた場合（Ｔ_Ｄの時間差を遅れ方向に取った場合）である。

【0139】

図７Ａおよび図７Ｂともに、時間差Ｔ_Ｄが進みか遅れかによらず、２次側回路２０の出力電圧Ｖ２の電圧波形のデューティ比Ｄ_Ｖが同じになっている様子が確認できる。

【0140】

図７Ａの場合、２次側回路２０の出力電圧Ｖ２の立ち上がりに１次側回路１０の出力電圧Ｖ１の立ち上がりおよび立ち下がりが常に揃う形で、２次側回路２０の出力電圧Ｖ２の電圧波形のデューティ比Ｄ_Ｖが変化している。これに対して、図７Ｂの場合、２次側回路２０の出力電圧Ｖ２の立ち下がりに１次側回路１０の出力電圧Ｖ１の立ち上がりおよび立ち下がりが常に揃う形で、２次側回路２０の出力電圧Ｖ２の電圧波形のデューティ比Ｄ_Ｖが変化する、という違いがみられる。

【0141】

図８は、この２次側回路２０の出力電圧Ｖ２が平滑回路３０を通して、平滑回路３０の出力電圧Ｖ３として負荷９に出力される様子を示している。

【0142】

平滑回路３０に入力される、２次側回路２０の出力電圧Ｖ２およびそのデューティ比Ｄ_Ｖと、平滑回路３０の出力電圧Ｖ３との関係を以下に説明する。

【0143】

平滑回路３０に静電容量素子３２が含まれる場合、インダクタンス値がＬ_ｏｕｔのインダクタ素子３１と静電容量値がＣ_ｏｕｔの静電容量素子３２により２次のローパスフィルタが構成され、このローパスフィルタの出力に負荷９が接続される。そして、そのローパスフィルタのインダクタンス値Ｌ_ｏｕｔおよび静電容量値Ｃ_ｏｕｔは、カットオフ周波数がスイッチング周波数（＝１／Ｔ_ｐ）より低くなるように選択する。２次のローパスフィルタは、カットオフ周波数以上の周波数領域では、－４０ｄＢ／ｄｅｃの傾斜に漸近する減衰特性を持つ。そのため、スイッチング周波数やその高調波成分がカットオフ周波数より高い周波数成分としておくことで、これらを減衰させることができる。

【0144】

応答速度が許容できる範囲で、スイッチング周波数よりもカットオフ周波数を十分に低い周波数、例えば数分の一よりも低い周波数とするのが好ましい。

【0145】

平滑回路３０に静電容量素子３２が含まれない場合でも、負荷９が抵抗負荷であれば、インダクタ素子３１と負荷９により形成される１次のローパスフィルタとして動作する。その場合、ローパスフィルタのカットオフ周波数以上における周波数領域では、－２０ｄＢ／ｄｅｃの傾斜に漸近する減衰特性となり、カットオフ周波数より高い周波数成分を減衰させることができる。

【0146】

なお、平滑回路３０の出力電圧Ｖ３には、ローパスフィルタの減衰量の周波数特性に応じたリップル成分が残留し、完全な直流電圧となるわけではない。しかし、説明を簡潔にするため、本明細書においては、特に断らない限り、平滑回路３０の出力電圧Ｖ３や出力電流ｉ３は、基準信号の周期Ｔ_ｐのオーダーでの時間変動は無視し、直流的にふるまうものとして扱う。

【0147】

また、電力変換装置１００が備える各素子の寄生成分、例えばインダクタ素子やトランスの巻線抵抗成分、端子間静電容量成分、コア材の透磁率の非線形性や、静電容量素子の誘電体損失など、電力変換装置１００の動作を把握する上で、定性的、定量的な影響が小さく、理想的な素子として近似できる場合を想定する。そして、この想定に基づき、説明を簡潔にするため、理想素子と考えた近似で扱うものとする。つまり、定性的または定量的に実施の形態に関する必要がある要素以外、理想素子と仮定した説明となるが、例えば、理想素子からずれる要因となるような、例えば、インダクタ素子の巻線抵抗成分などが存在しない、あるいは、してはいけないということではない。

【0148】

この平滑回路３０の入力に前述の２次側回路２０の出力電圧Ｖ２を入力すると、カットオフ周波数以上の周波数成分が除去され、定常状態であればＶ２の平均値である直流成分が平滑回路３０の出力電圧Ｖ３として出力される。２次側回路２０の出力電圧Ｖ２が、±Ｖ_ＤＤ／２の振幅で、デューティ比がＤ_Ｖの矩形波であるから、この定常状態における平均値である電圧Ｖ３_ＡＶＥは、以下の式（２）で表わせる。

【数1】

【0149】

具体例として、Ｄ_Ｖ＝１でＶ３_ＡＶＥ＝＋Ｖ_ＤＤ／２、Ｄ_Ｖ＝０．５でＶ３_ＡＶＥ＝０、Ｄ_Ｖ＝０でＶ３_ＡＶＥ＝－Ｖ_ＤＤ／２となる。

【0150】

そして、例えば、負荷９が抵抗値Ｒの抵抗素子であれば、負荷９に流れる電流である平滑回路３０の出力電流ｉ３は、Ｖ３_ＡＶＥ／Ｒとなる。

【0151】

なお、平滑回路３０のインダクタ素子３１は、図８（Ａ）で示す形だけでなく、例えば図８（Ｂ）のようなインダクタ素子３１ａおよびインダクタ素子３１ｂを備える構成でもよい。Ｌ_ｏｕｔ１＋Ｌ_ｏｕｔ２＝Ｌ_ｏｕｔであれば、電位がＶ２Ｌｏの部位とＶ３Ｌｏの部位間に電位差が生じ得ることを除けば、図８（Ａ）の構成と図８（Ｂ）の構成は同じように用いることができる。

【0152】

図９は、平滑回路３０の出力側にモータなどの誘導性負荷や、直流電源８として接続された蓄電池に対して負荷側から充電を行う充電装置などを接続した例である。ここで、図には示していないが、誘導性負荷は負荷自体にインダクタ成分が含まれるため、そのような場合には、平滑回路３０を含まずに電力変換装置として使用することも可能である。
また、負荷９の部分に商用交流電源を接続し、出力電圧Ｖ３の電位を出力目標値Ｖｉの入力側にフィードバックし、出力目標値を商用交流電源に追随する制御を行うような例も考えられる。この場合、平滑回路３０のインダクタ素子３１を介することにより、商用交流電源から直流電源８への充電を行う構成とすることもできる。

【0153】

負荷９として抵抗体などの、電力を消費する負荷が接続されている場合は、出力電流ｉ３は出力電圧Ｖ３と同じ方向（Ｖ３Ｈｉ、Ｖ３Ｌｏのうち電位が高い方から流れ出す方向、電力変換装置１００から見て力行）に流れる。

【0154】

負荷９として、モータなどの誘導性の負荷、直流電源８として接続された蓄電池に対して負荷側から充電を行うための充電装置や太陽光インバータなどが接続されている場合は、出力電流ｉ３を出力電圧Ｖ３に対し流し込む方向の動作（Ｖ３Ｈｉ、Ｖ３Ｌｏのうち電位が高い方から流し込む方向、電力変換装置１００に対して回生）とすることも可能である。

【0155】

平滑回路３０の出力側に、定電流源を接続した場合を考える。

【0156】

出力電圧Ｖ３が一定の定常状態では、この電流源によりＬ_ｏｕｔに定電流が流れ、電流は一定のため、Ｌ_ｏｕｔでの電圧降下はない。ここで、Ｓｉｇ_Ｓ２のデューティ比をＤ_２で表わすこととする。この電流は、２次側回路２０のトランスＴの２次側にあたるスイッチ素子Ｓ２ＨｉおよびＳ２Ｌｏによってデューティ比Ｄ_２の矩形波電流に変換され、トランスＴの２次側から１次側に伝達される。

【0157】

この電流は、時間差Ｔ_Ｄにて１次側のスイッチ素子Ｓ１ＨｉおよびＳ１Ｌｏによりデューティ比Ｄ_１で極性が切り替えられる。

【0158】

直流電源８の電圧Ｖ_ＤＤの１次側回路１０および２次側回路２０における時間差Ｔ_Ｄによるスイッチ素子のオン／オフ状態と同様の過程により、定電流源から直流電源８側に流れ込む電流も、デューティ比Ｄ_Ｖの電流となる。これらの話の流れは力行の場合とほぼ重複するため、詳細は省略する。

【0159】

本構成の１次側回路１０で使用するスイッチ素子、２次側回路２０で使用する双方向性スイッチ素子、トランスＴ、また、平滑回路３０のインダクタ素子３１などは、双方向に電流を流せる素子で構成されているため、電圧の向きとは無関係に動作させることが可能である。この場合、本電力変換装置１００が、出力目標値Ｖｉに基づく出力電圧として平滑回路３０の出力Ｖ３を電圧出力し、回路に流れる電流は、平均電流として、平滑回路３０の出力側から回生され、１次側回路１０の直流電源８に充電される。

【0160】

図１０は、２次側回路２０と平滑回路３０の間に流れる電流ｉ２の極性と、直流電源８の電流の向きの関係を示している。直流電源８の電流の向き（放電か充電か）を、以下「電源電流状態」とし、電源電流状態が放電、電源電流状態が充電、のように表わす。

【0161】

トランスＴの１次巻線および２つの２次巻線と、双方向性スイッチ素子Ｓ２ＨｉおよびＳ２Ｌｏとの接続の関係から、以下のことが言える。すなわち、２次側回路２０の出力電流ｉ２の極性に対してＳｉｇ_Ｓ２が＋のときは、図１０（Ａ）のように、１次側回路１０の出力電流ｉ１の極性が＋になる。また、２次側回路２０の出力電流ｉ２の極性に対してＳｉｇ_Ｓ２が－のときは、図１０（Ｂ）のように、１次側回路１０の電流ｉ１の極性が－となる。各電流の向きは、具体的には、それぞれ図１０（Ａ）や図１０（Ｂ）中に、矢印で付記した向きである。

【0162】

図１１は、１次側回路１０の出力における電流ｉ１の極性に対し、１次側回路１０の制御信号Ｓｉｇ_Ｓ１に応じたスイッチ素子Ｓ１ＨｉおよびＳ１Ｌｏのオン／オフの状態における、電源電流状態を示したものである。

【0163】

なお、電流ｉ１＝０の場合の扱いは、必要に応じ設計事項として、放電か充電かいずれかの状態に適宜含めればよい。

【0164】

２つの制御信号Ｓｉｇ_Ｓ１およびＳｉｇ_Ｓ２それぞれの遷移に応じて、図１１に挙げた４つの状態間を遷移し、その遷移の仕方は、以下である。
・Ｓｉｇ_Ｓ１の遷移によって、（放－Ｈｉ）と（充－Ｌｏ）との間、あるいは（放－Ｌｏ）と（充－Ｈｉ）との間を、図１１の斜め方向に遷移する。（ｉ１の極性が保たれたまま、直流電源８と１次側回路出力との接続の極性が反転する。）
・Ｓｉｇ_Ｓ２の遷移によって、（放－Ｈｉ）と（充－Ｈｉ）との間、あるいは（放－Ｌｏ）と（充－Ｌｏ）との間を、図１１の横方向に遷移する。（１次側回路１０のスイッチ素子の状態は変わらず、電流ｉ１の極性が変わる。）

【0165】

例えば、図１１の（放－Ｈｉ）の状態（Ｓｉｇ_Ｓ１：＋）から、Ｓｉｇ_Ｓ１が－に遷移する場合、１次側回路１０の出力における電流ｉ１の極性は変わらず、直流電源８の極性とｉ１との関係が変わるという遷移となる。すなわち、この場合、（放－Ｈｉ）から（充－Ｌｏ）への遷移となる。

【0166】

また、同じく図１１の（放－Ｈｉ）の状態（Ｓｉｇ_Ｓ１：＋）で、ＳｉｇＳ２の極性が反転した場合、電流ｉ１が反転する。すなわち、（放－Ｈｉ）から（充－Ｈｉ）へ遷移する。

【0167】

図１２Ａ、図１２Ｂ、図１２Ｃ、および図１２Ｄは、１次側回路１０の制御信号Ｓｉｇ_Ｓ１が遷移（＋から－、または－から＋）する前後での、電源電流状態に関係する電流の経路を、図３およびその説明で述べたデッドタイムの期間も含めて示している。

【0168】

なお、これら４つの図中に点線で示した電流は、ダイオード素子Ｄ１ＨｉまたはＤ１Ｌｏに流れている電流であることを示す。

【0169】

図１２Ａは、図１１における（充－Ｈｉ）から（放－Ｌｏ）への遷移の様子を示している。Ｓｉｇ_Ｓ１の遷移によって、電源電流状態が充電から放電に遷移する場合の１形態である。

【0170】

遷移前は、電源電流状態が充電で、１次側回路１０の制御信号Ｓｉｇ_Ｓ１が＋、すなわちスイッチ素子Ｓ１Ｈｉがオン、Ｓ１Ｌｏがオフの状態である。この状態では、スイッチ素子Ｓ１Ｌｏはオフしており、またダイオード素子Ｄ１Ｌｏには逆方向電圧が印加されている状態であるから、スイッチ素子Ｓ１Ｌｏおよびダイオード素子Ｄ１Ｌｏが並列に設けられている端子間の静電容量に対し電荷が蓄積された状態となる。このように電荷が蓄積されている箇所を示すため、図中では＋Ｑと－Ｑとして表している。

【0171】

この状態から、１次側回路１０の制御信号Ｓｉｇ_Ｓ１が－に遷移する際、図３およびその説明で挙げたデッドタイムがあり、スイッチ素子Ｓ１ＨｉおよびＳ１Ｌｏの両方のスイッチ素子がオフになる期間が存在する。

【0172】

スイッチ素子Ｓ１ＨｉおよびＳ１Ｌｏの両方のスイッチ素子がオフすることにより、元々Ｓ１Ｈｉを流れていた電流の経路が遮断される。その際に発生するトランスＴの誘起電圧により、（充－Ｈｉ'）の点線で示したような電流経路でｉ１が流れる。

【0173】

デッドタイム経過後、１次側回路１０の制御信号Ｓｉｇ_Ｓ１が－であることからスイッチ素子Ｓ１Ｌｏがオンする。この際、ダイオードＤ１Ｈｉの順方向電流が急激に遮断されることによるリカバリ損とそれに伴う大きな電磁ノイズがダイオードＤ１Ｈｉにおいて発生し、かつＤ１Ｌｏに蓄積されていたＱの電荷は、図１２Ａの（放－Ｌｏ）において、スイッチ素子Ｓ１Ｌｏとダイオード素子Ｄ１Ｌｏで形成される閉回路を流れることで、その静電エネルギーが消費される。具体的には、スイッチ素子Ｓ１Ｌｏに流れる電流とスイッチ素子Ｓ１Ｌｏが持つオン抵抗や、ダイオード素子Ｄ１Ｌｏの順方向電圧と、それらに流れる電流による熱エネルギーとしての消費が挙げられる。また、その急変する電流が、オンしたスイッチ素子Ｓ１Ｌｏとダイオード素子Ｄ１Ｌｏで構成される閉回路を流れることにより、その閉回路の閉曲面に対し垂直方向に磁束が発生する。そのことは、電場の変化を誘起する、すなわち、このことにより電磁波が発生する。すなわち電力変換装置のスイッチングノイズの発生源ともなる。

【0174】

図１２Ｂは、図１１における（充－Ｌｏ）から（放－Ｈｉ）への遷移の様子を示している。

【0175】

遷移前の状態と遷移後の状態で、スイッチ素子のオン／オフや１次側回路１０の電流ｉ１の極性が、図１２Ａと逆であるが、図１２Ａと同様の過程となる。すなわち、スイッチ素子Ｓ１Ｈｉがオンした際に、ダイオードＤ１Ｌｏの順方向電流が急激に遮断されることによるリカバリ損とそれに伴う大きな電磁ノイズがダイオードＤ１Ｌｏにおいて発生し、かつ、スイッチ素子Ｓ１Ｌｏおよびダイオード素子Ｄ１Ｌｏが並列に設けられている端子間に蓄積されていた電荷は、スイッチ素子Ｓ１Ｌｏとダイオード素子Ｄ１Ｌｏで形成される閉回路を流れる。そのことにより、その静電エネルギーが、熱やスイッチングノイズとして消費される。

【0176】

図１２Ｃは、図１１における（放－Ｈｉ）から（充－Ｌｏ）への遷移の様子を示している。Ｓｉｇ_Ｓ１の遷移によって、電源電流状態が放電から充電に遷移する場合の１形態である。

【0177】

この場合、スイッチ素子Ｓ１Ｈｉがオン、かつ１次側回路１０の電流ｉ１の極性が＋の状態で、スイッチ素子Ｓ１Ｌｏおよびダイオード素子Ｄ１Ｌｏが並列に設けられている端子間の静電容量に電荷が蓄積された状態となる。

【0178】

この状態で１次側回路１０の制御信号Ｓｉｇ_Ｓ１が＋から－に遷移すると、デッドタイムの期間にスイッチ素子Ｓ１ＨｉおよびＳ１Ｌｏの両方ともオフとなる。このとき、トランスＴの誘起電圧により、Ｖ１がＶ_ＤＤからほぼ０Ｖ（０Ｖよりダイオード素子Ｄ１Ｌｏの順方向電圧分低い電圧）まで変化し、ダイオード素子Ｄ１Ｌｏが導通する。ダイオード素子Ｄ１Ｌｏが導通することで、（充－Ｌｏ'）の点線で示したような電流経路でｉ１が流れ、電源電流状態が充電に変わる。そしてＳ１Ｌｏがオンすることで（充－Ｌｏ）の状態となり遷移が完了する。

【0179】

この際、図１２Ａおよび図１２Ｂの場合と異なり、ダイオードＤ１Ｈｉによるリカバリ損は発生せず、かつスイッチ素子Ｓ１Ｌｏおよびダイオード素子Ｄ１Ｌｏによる閉回路は生じず、蓄積された電荷による静電エネルギーは、充電電流の一部となる。このため、蓄積された電荷による静電エネルギーは、熱やスイッチングノイズとして消費されることがない。

【0180】

図１２Ｄは、図１１における（放－Ｌｏ）から（充－Ｈｉ）への遷移の様子を示している。Ｓｉｇ_Ｓ１の遷移によって電源電流状態が放電から充電に遷移する場合の１形態で、その点では図１２Ｃと同様である。

【0181】

遷移前の状態と遷移後の状態で、スイッチ素子Ｓ１ＨｉおよびＳ１Ｌｏのオン／オフや１次側回路１０の電流ｉ１の極性が、図１２Ｃと逆であるが、図１２Ｃと同様の過程となる。すなわち、スイッチ素子Ｓ１Ｈｉおよびダイオード素子Ｄ１Ｈｉが並列に設けられている端子間の静電容量に蓄積された電荷による静電エネルギーは、充電電流の一部となる。そして、スイッチ素子Ｓ１Ｈｉおよびダイオード素子Ｄ１Ｈｉによる閉回路で、静電エネルギーが消費されることがなく、ダイオードＤ１Ｌｏによるリカバリ損も発生しない。

【0182】

図１２Ａや図１２Ｂでは、１次側回路１０の制御信号Ｓｉｇ_Ｓ１の遷移（＋から－、または－から＋）の際に、電源電流状態が充電から放電に遷移しており、順方向電流が流れていたダイオードのハードスイッチングによるリカバリ損や、オフしていたダイオードに蓄えられた静電エネルギーが熱やノイズとして消費される。これに対して図１２Ｃや図１２Ｄでは、１次側回路１０の制御信号Ｓｉｇ_Ｓ１の遷移の際に、順方向電流が流れていたダイオードの端子電圧が急変しないソフトスイッチングによりリカバリ損が発生せず、また、電源電流状態が放電から充電に遷移しており、スイッチ素子Ｓ１Ｈｉおよびダイオード素子Ｄ１Ｈｉまたはスイッチ素子Ｓ１Ｌｏおよびダイオード素子Ｄ１Ｌｏの端子間に蓄積された電荷による静電エネルギーは充電電流の一部となる。即ち、１次側回路１０の制御信号Ｓｉｇ_Ｓ１の遷移の際に、電源電流状態が放電から充電に遷移するようにすることで、電力損失を減らすことができる。

【0183】

（Ｓｉｇ_Ｓ１、Ｓｉｇ_{Ｓ２ｌｅａｄ}、Ｓｉｇ_{Ｓ２ｌａｇ}に対する電源電流状態）
図１３は、図１２Ａ、図１２Ｂ、図１２Ｃおよび図１２Ｄで挙げた４通りの遷移の過程において、Ｓｉｇ_Ｓ１、Ｓｉｇ_{Ｓ２ｌｅａｄ}、Ｓｉｇ_{Ｓ２ｌａｇ}に対し、電源電流状態が放電となるか充電となるかについて示している。図１３（１）Ｓｉｇ_Ｓ１は、１次側回路１０の制御信号Ｓｉｇ_Ｓ１が、基準信号の周期Ｔ_ｐで＋と－を交互に出力する様子を表わす。

【0184】

図１３（２）のＳｉｇ_{Ｓ２ｌｅａｄ}は、２次側回路２０の制御信号Ｓｉｇ_Ｓ２として、基準信号の周期Ｔ_ｐとの時間差Ｔ_Ｄが進みである制御信号Ｓｉｇ_{Ｓ２ｌｅａｄ}を用いている場合の、Ｓｉｇ_Ｓ１を基準にした出力の様子を示している。

【0185】

図１３（３）のｉ２の極性と電源電流状態の関係は、図１３（１）のＳｉｇ_Ｓ１で１次側回路１０が制御され、図１３（２）のＳｉｇ_{Ｓ２ｌｅａｄ}で２次側回路２０が制御された場合の、２次側回路２０の出力電流ｉ２の極性に対する電源電流状態が、放電と充電のいずれになるかを示している。図１３（３－１）は、２次側回路２０の出力電流ｉ２の極性が＋の場合、図１３（３－２）は、２次側回路２０の出力電流ｉ２の極性が－の場合である。
言い換えると、図１３（２）、図１３（３）、図１３（３－１）、図１３（３－２）は、２次側回路２０の制御信号Ｓｉｇ_Ｓ２として、制御信号Ｓｉｇ_Ｓ１の周期Ｔ_ｐとの時間差Ｔ_Ｄが進みである２次側回路２０の制御信号Ｓｉｇ_{Ｓ２ｌｅａｄ}を用いている場合の、Ｓｉｇ_Ｓ１を基準にした出力の様子を表わしている。

【0186】

一例として図１３（３－１）は、下記(1)のような繰り返しを示している。
・図１１左下：（放－Ｌｏ）から、図１１右下：（充－Ｌｏ）に遷移
・図１１右下：（充－Ｌｏ）から、図１１左上：（放－Ｈｉ）に遷移、即ち図１２Ｂ
・図１１左上：（放－Ｈｉ）から、図１１右上：（充－Ｈｉ）に遷移
・図１１右上：（充－Ｈｉ）から、図１１左下：（放－Ｌｏ）に遷移、即ち図１２Ａ

【0187】

図１３（２'）、図１３（３'）、図１３（３'－１）、図１３（３'－２）は、２次側回路２０の制御信号Ｓｉｇ_Ｓ２として、制御信号Ｓｉｇ_Ｓ１の周期Ｔ_ｐとの時間差Ｔ_Ｄが遅れである２次側回路２０の制御信号Ｓｉｇ_{Ｓ２ｌａｇ}を用いている場合の、Ｓｉｇ_Ｓ１を基準にした出力の様子を表わしている。

【0188】

これら図１３（３）および図１３（３'）の中で、「充電」および「放電」の表記の下の（）内に、＋または－の符号を３つ並べて記述している。これらの符号は、左から順番に、１番目が図１３（１）の１次側回路１０の制御信号Ｓｉｇ_Ｓ１の符号を表わし、２番目が図１３（２）の２次側回路２０の制御信号Ｓｉｇ_{Ｓ２ｌｅａｄ}の符号を表わし、３番目が図１３（３）の２次側回路２０の出力電流ｉ２の極性の符号を表わす。これら３つの符号のうち、負号（－）の数が偶数（０個か２個）であれば電源電流状態は放電となり、奇数（１個か３個）であれば電源電流状態は充電となる。

【0189】

この表により、電源電流状態が、スイッチ素子Ｓ１Ｈｉ、Ｓ１Ｌｏ、Ｓ２ＨｉおよびＳ２Ｌｏの制御と２次側回路２０の出力電流ｉ２の状態に応じて、どのように遷移するかが一覧できる。その中で、Ｓｉｇ_Ｓ１の状態が変化する前後で、電源電流状態が放電から充電に変化している部分を枠で囲ってあり、図１３(３－２)および図１３（３'－１）の場合が該当する。これらの変化では、電力損失の低減およびスイッチングノイズの低減の効果が得られる。

【0190】

図１３（３－２）は、ｉ２の極性が－で、２次側回路２０の制御信号Ｓｉｇ_Ｓ２としてＳｉｇ_{Ｓ２ｌｅａｄ}を使用した場合であり、図１３（３'－１）は、ｉ２の極性が＋で、２次側回路２０の制御信号Ｓｉｇ_Ｓ２としてＳｉｇ_{Ｓ２ｌａｇ}を使用した場合である。

【0191】

前述の図６、図７Ａおよび図７Ｂなどに係る説明でも述べたように、時間差Ｔ_Ｄが進み、遅れのいずれであっても、平滑回路３０の出力電圧Ｖ３は同じとなる。

【0192】

そして、図１に示したように、２次側回路２０の制御電流ｉ２の極性に応じて、その極性が－であればＴ_Ｄを進みにし、その極性が＋であればＴ_Ｄを遅れにすることで、Ｓｉｇ_Ｓ１の遷移前後における電源電流状態が放電から充電に遷移するようにできる。そして、このことにより、電力損失の低減およびスイッチングノイズの低減の効果が得られる。

【0193】

以上では、Ｓｉｇ_Ｓ１のデューティ比Ｄ_１やＳｉｇ_Ｓ２のデューティ比Ｄ_２が、ともに０．５として、実施の形態の本質が分かりやすいよう、簡潔な説明を行った。しかしながら、以下で説明するように、Ｄ_１、Ｄ_２いずれも、必ずしも０．５でなくともよい。そのことについて、簡単に説明を加える。

【0194】

図１４は、トランスＴの１次側の励磁インダクタを含めた１次側回路の等価回路を示している。トランスＴに直流電圧を印加し続けると、コアが磁気飽和してトランスとして機能しなくなるため、トランスＴに直流電圧が印加され続けないようにすることが必要である。

【0195】

出力電圧Ｖ１の一方の電位Ｖ１Ｈｉは、直流電源８の負極の電位を基準電位として０とすると、スイッチ素子Ｓ１ＨｉおよびＳ１Ｌｏの交互のオン／オフにより、Ｖ_ＤＤと０を交互に出力する矩形波の電圧出力として表わせる。そのため、図１４（Ａ）矩形波発生器の要素として簡略化して記載している。

【0196】

ここで、図１４（Ｂ）のように、１次側回路１０とトランスＴの１次側の励磁インダクタを直流的に考えた場合、励磁インダクタは短絡と等価であり、また、静電容量素子１６ａおよび静電容量素子１６ｂは開放と等価である。また、矩形波発生器は、直流的に考えた場合、直流成分を出力する直流電圧源と等価である。１次側回路の出力電圧Ｖ１の直流電圧（１周期の時間平均）を＜Ｖ１＞で表わすと、Ｖ１Ｈｉ＝Ｖ１Ｌｏ＝＜Ｖ１＞となる。つまり、１次側回路１０の２つの出力端子の電位であるＶ１ＨｉとＶ１Ｌｏは、直流的な電位としては、等しくなる。

【0197】

次に、図１４（Ｃ）のように、交流等価回路を考える。このとき、直流電源８は短絡とみなせ、矩形波発生器は、その直流電圧分＜Ｖ１＞を差し引いた、Ｖ１－＜Ｖ１＞の交流成分のみの出力を行う矩形波発生器とみなせる。このとき、静電容量素子１６ａおよび静電容量素子１６ｂの容量リアクタンスが矩形波の周波数で短絡とみなせるような静電容量値であれば、直流電源８の負極の電位を０として、交流等価回路を考えていることから、Ｖ１Ｌｏの電位は、（ほぼ）０となる。また、Ｖ１Ｈｉは、矩形波発生器の出力と同電位であるから、交流的にはＶ１－＜Ｖ１＞である。つまり、１次側回路１０に少なくとも一方の静電容量素子があれば、直流等価回路による考察と、交流等価回路による考察を合わせて考えると、１次側回路１０の出力電圧は、矩形波の交流成分のみがトランスＴの１次側に印加されるといえる。

【0198】

つまり、１次側回路１０に静電容量素子があることにより、デューティ比Ｄ_１が０．５でなくても、スイッチ素子Ｓ１ＨｉおよびＳ１Ｌｏのオン／オフにより生成された矩形波の電圧出力は、その交流成分のみが、トランスＴの１次側に印加される動作となる。

【0199】

なお、ここでの考察から、１次側回路１０の静電容量素子１６ａおよび静電容量素子１６ｂの２つの静電容量値の比は、定常状態での直流電位を決める役割は持たないことがわかる。そのため、デューティ比Ｄ_１が０．５であっても、１次側回路１０の２つの静電容量素子１６ａおよび静電容量素子１６ｂの静電容量値Ｃ１ＨｉとＣ１Ｌｏが等しい必要がないことは、ここでの考察からもわかる。さらに、図１４（Ｂ）（Ｃ）の等価回路でわかるように、２つの静電容量素子１６ａおよび静電容量素子１６ｂは、並列に配置されたのと等価であるため、いずれか一方でもよいこともわかる。

【0200】

デューティ比Ｄ_１、Ｄ_２が０．５でない場合、それでも、その直流電圧成分が０となることから、１次側回路１０の出力電圧Ｖ１の振幅の上限と下限の絶対値が等しくなくなり、また、時間差に対する出力電圧の関係が変わる。

【0201】

このことを、例を挙げて説明する。

【0202】

図１５Ａおよび図１５Ｂは、Ｄ_１＝Ｄ_２≠０．５の例としてＤ_１＝Ｄ_２＜０.５である場合で、時間差Ｔ_Ｄが進みの場合を図１５Ａに、時間差Ｔ_Ｄが遅れの場合を図１５Ｂに示している。図１５Ａおよび図１５Ｂは、図７Ａおよび図７Ｂに対応する図である。

【0203】

まず、Ｖ１について説明する。デューティ比Ｄ_１が０．５ではない場合であり、直流成分が０となることから、電圧Ｖ１の上限値（正側の電圧値）と下限値（負側の電圧値）の絶対値が、等しくなくなる。
直流成分が０であり、つまり１周期の平均が０ということである。そしてデューティ比がＤ_１であるから、正の電圧である区間が全体のＤ_１、負の電圧である区間が全体の（１－Ｄ_１）である。これらのことから、電圧Ｖ１の上限値（正側の電圧値）は、（１－Ｄ_１）・Ｖ_ＤＤと表わせ、また下限値（負側の電圧値）は、－Ｄ１・Ｖ_ＤＤと表わせることがわかる。
なお、制御回路において、時間差Ｔ_Ｄの上限を、〔Ｄ_１・Ｔ_ｐと（１－Ｄ_１）・Ｔ_ｐのうち大きくない方〕未満に制限する必要がある。なぜならば、電源電流状態の充放電とｉ２の向きの対応が成り立たなくなるためである。図１５Ａおよび図１５Ｂでは、Ｄ１＜０.５の場合の例であるので、Ｄ_１・Ｔｐ未満に制限する必要がある、ということになる。なお、時間差Ｔ_Ｄの上限がこの値であっても、与えられたＤ_１に対して可能な出力範囲は網羅できる。この電圧Ｖ３の出力範囲の上限をＶ_ＭＡＸ、下限をＶ_ｍｉｎとすると、それぞれ以下のように表わせる。
上限Ｖ_ＭＡＸ：２・Ｄ_１・（１－Ｄ_１）Ｖ_ＤＤ
下限Ｖ_ｍｉｎ：Ｄ_１＜０．５の場合－２・Ｄ_１ ^２・Ｖ_ＤＤ
Ｖ_ｍｉｎ：Ｄ_１＞０．５の場合－２・（１－Ｄ_１）^２・Ｖ_ＤＤ

【0204】

図１６Ａおよび図１６Ｂは、Ｄ_１≠Ｄ_２の例としてＤ_１＜Ｄ_２の場合で、時間差Ｔ_Ｄが進みの場合を図１６Ａに、時間差Ｔ_Ｄが遅れの場合を図１６Ｂに示している。これらも、図７Ａおよび図７Ｂに対応する図である。
図１６Ａおよび図１６Ｂにおいても、電圧Ｖ２の平均値である電圧Ｖ３の取りうる上限をＶ_ＭＡＸ、下限をＶ_ｍｉｎと表わす。

【0205】

デューティ比がＤ_１とＤ_２で異なる場合、同じ時間差Ｔ_Ｄであっても、遅れと進みの場合で、出力電圧が変わってくる。例えば、時間差Ｔ_Ｄを進みの時間差とした例である図１６Ａでみると、（１）および（２）で示しているように、Ｔ_Ｄが０から｜Ｄ_２－Ｄ_１｜・Ｔ_ｐまでの間では、電圧Ｖ２の平均値である電圧Ｖ３は同じ電圧値Ｖ_ＭＡＸのままである。そして、さらに時間差Ｔ_Ｄを大きくすることで、電圧Ｖ３の値をＶ_ｍｉｎからＶ_ＭＡＸまでの範囲で制御できるようになっている。

【0206】

対して、時間差Ｔ_Ｄを遅れの時間差とした例である図１６Ｂでみると、（１）から（４）までで示しているように、Ｔ_Ｄが０からＤ_１・Ｔ_ｐまでの間では、電圧Ｖ３の値をＶ_ｍｉｎからＶ_ＭＡＸまでの範囲で制御できるようになっている。そして、図１６Ｂの（４）および（５）で示しているように、さらに時間差Ｔ_Ｄを大きくしても、電圧Ｖ２の平均値である電圧Ｖ３は同じ電圧値Ｖ_ＭＡＸのまま変化しない。

【0207】

そのため、同じ電圧Ｖ３となるように時間差Ｔ_Ｄの遅れと進みを切り替えるに当たり、例えば、進み制御は、Ｄ_１＝Ｄ_２のときの時間差Ｔ_Ｄに対してＴ_Ｄに｜Ｄ_１－Ｄ_２｜・Ｔ_ｐの補正値を加えた形で制御するようにすればよい。

【0208】

時間差Ｔ_Ｄに関して、上記のように使用可能範囲や設計事項が加わるものの、充放電と損失発生の対応は変わらない。

【0209】

なお、図１３におけるＳｉｇ_Ｓ１とＳｉｇ_Ｓ２との関係は、ｉ２の向きと遷移の前後関係のみで決まっており、デューティ比Ｄ_１、Ｄ_２の値によって変わる要素はない。そのため、デューティ比Ｄ_１、Ｄ_２は、いずれも０．５である必要はなく、またこれらが等しい必要もない。

【0210】

デューティ比Ｄ_１、Ｄ_２が０．５でないときや、これら２つのデューティ比が等しくない構成は、一例として制御回路４０を以下のような形にすることで実現できる。即ち、基準信号の立ち上がりに、その振幅の上限を持つ、従来と同様の三角波（三角波１）を用意する。さらにもう一つ、基準信号の立ち下がりに、その振幅の下限を持つ三角波（三角波２）も用意する。デューティ比Ｄ_０が０．５であれば、上記２つの三角波は重なり、一つで済む。図１や図５では、このような三角波が１つで済む場合を例示している。

【0211】

（従来の電力変換装置）
従来の電力変換装置は、ｉ２の極性に応じて、判定回路を通じて２次側制御信号を切り替えるようにした構成は有していない。

【0212】

そのため、従来の電力変換装置では、例えば、抵抗素子の負荷に対し、少なくとも正の出力電圧か負の出力電圧のいずれかで、電力損失やスイッチングノイズが相対的に他方よりも大きくなる状態での動作となる場合がある。
（効果のまとめ）
このように、電力変換装置１００において、判定回路４３を通じて、ｉ２の極性に応じて２次側制御信号を切り替える構成により、電力損失の低減やスイッチングノイズの低減という効果が得られる。

【0213】

このことは、本実施の形態の従来の電力変換装置に対する優位性を示すものと言える。

【0214】

〔第２の実施の形態〕（制御回路の変形例）
第２の実施の形態は、制御回路４０の別の例である。

【0215】

図１７Ａ、図１７Ｂ、図１７Ｃ、および図１８に、第２の実施の形態に係る制御回路を示す。

【0216】

図１７Ａ、図１７Ｂ、および図１７Ｃは、制御回路４０の変形例を示しており、図１８は、判定回路４３の入力Ｓｉｇｎが正負それぞれの場合における、２次側回路２０と平滑回路３０の間に流れる電流ｉ２の極性と電源電流状態の関係を示している。

【0217】

図１７Ａ、図１７Ｂ、図１７Ｃ、および図１８に基づき、第１の実施の形態と異なる部分についてのみ説明し、第１の実施の形態と共通する部分については、説明を省略する。

【0218】

図１７Ａは、制御回路４０の変形の一例としての制御回路４０ａを示している。

【0219】

判定回路４３の入力信号Ｓｉｇｎの正負により、１次側回路１０の制御信号Ｓｉｇ_Ｓ１のロジック信号を、正ならそのまま、負なら基準信号のロジックを反転回路ＩＮＶ２により反転した信号になるよう、切替手段ＳＷ２を用いて１次側制御回路４１ａを構成している。また、２次側回路制御信号Ｓｉｇ_Ｓ２は、進み遅れ信号生成回路１０３と切替手段ＳＷ３を図１７Ａの２次側制御回路４２ａのように構成することにより、判定回路４３の入力信号Ｓｉｇｎが正なら基準信号に対して時間差Ｔ_Ｄ遅れの信号を選択し、判定回路４３の入力信号Ｓｉｇｎが負なら、基準信号に対して時間差Ｔ_Ｄ進みの信号のロジックを反転した信号を選択するようにしている。

【0220】

図１８は、判定回路４３の入力信号Ｓｉｇｎが正負それぞれの場合における、ｉ２の極性と電源電流状態の関係を示している。ｉ２の極性が＋のときはＳｉｇｎを正に選択し、－のときは負に選択すれば、１次側回路１０のスイッチ素子の状態が遷移前後で、電源電流状態が、（充電から放電ではなく、）放電から充電に遷移することがわかる。そして、このように選択することによって、電力損失の低減およびスイッチングノイズの低減の効果が得られる。

【0221】

なお、図１７Ａで、進み遅れ信号生成回路１０３と切替手段ＳＷ３に、コンパレータＣＯＭＰ２の出力を反転した例を挙げた。しかしながら、Ｓｉｇ_Ｓ２としては、判定回路４３の入力信号Ｓｉｇｎが正のときに基準信号に対する時間差Ｔ_Ｄの遅れ信号相当が得られれば良く、また、Ｓｉｇｎが負のときに時間差Ｔ_Ｄの進み信号相当に対しロジックを反転する信号が得られる構成であればよい。例えば、制御回路４０中の進み信号生成回路１０１と遅れ信号生成回路１０２のうちいずれか一方の出力を選択する構成は、ロジックの反転などの軽微な設計変更により、進み遅れ信号生成回路１０４を用いた構成に変更することも可能である（図１７Ｂの制御回路４０ｂ）。

【0222】

また、制御回路４０中の進み信号生成回路１０１と遅れ信号生成回路１０２を用意したうえで、遅れ信号生成回路１０２の出力を反転した形（遅れ信号生成回路１０２ａ）としてもよい（図１７Ｃの制御回路４０ｃの２次側制御回路４２ｃ）。第１の実施の形態の例には、これらのような構成も含む。なお、図１７Ｂにおける進み遅れ信号生成回路１０４の出力および図１７Ｃにおける遅れ信号生成回路１０２ａに、Ｘの上にバーを付けた形の出力信号を用いているが、これは図１７Ａでの進み遅れ信号生成回路１０３の出力および図１における遅れ信号生成回路１０２の出力の論理を反転した出力がされることを表わす。

【0223】

また、ＰＬＤ、ＦＰＧＡ、ＣＰＵなどのプログラマブルデバイスまたはプロセッサを用いて、制御回路４０ａ、制御回路４０ｂおよび制御回路４０ｃの少なくとも一部の機能と同等の機能を実現することも可能であり、これ（ら）を構成要素の中に含んだ形で実現しても構わない。

【0224】

第２の実施の形態で挙げた変形例のように、２次側回路２０の制御信号Ｓｉｇ_Ｓ２だけでなく、１次側回路１０の制御信号Ｓｉｇ_Ｓ１に対しても判定回路４３の判定結果Ｓｅｌによる切替を適用することでも、電力損失の低減やスイッチングノイズの低減に有効である。

【0225】

〔第３の実施の形態〕（判定回路の変形例）
第３の実施の形態は、判定回路４３中のコンパレータＣＯＭＰ３の構成に関する変形例である。

【0226】

図１９から図２２に、第３の実施の形態に係る判定回路４３ａや判定回路４３ｂの例、および関連する信号の様子を示している。

【0227】

図１９は、判定回路４３の変形例としての判定回路４３ａを示している。図２０は、平滑回路３０を中心とした、各部の電圧、電流の様子を示しており、図２１は、負荷９が抵抗素子である場合の、代表的なデューティ比Ｄ_Ｖと２次側回路２０の出力電圧Ｖ２および２次側回路２０の出力電流ｉ２の波形の一例を示している。図２２は、コンパレータＣＯＭＰ３の出力を保持する手段を追加した例を示している。

【0228】

図１９から図２２に基づき、他の実施の形態と異なる部分についてのみ説明し、他の実施の形態と共通する部分については、説明を省略する。

【0229】

図１９は、第３の実施の形態に係る、判定回路４３についての変形例としての判定回路４３ａを示している。判定回路４３ａは、コンパレータＣＯＭＰ３の出力を正帰還することにより、ヒステリシス付きのコンパレータとする構成の例である。リップル電流がコンパレータＣＯＭＰ３のしきい値をまたぐ電流値となるような動作となる場合、判定信号が、基準信号の周期よりも短い間隔で切り替わる状態が発生する。コンパレータＣＯＭＰ３の出力を、抵抗値がそれぞれＲ３およびＲ４である２つの抵抗素子で分圧し、コンパレータＣＯＭＰ３の入力側に正帰還をする構成により判入力信号Ｓｉｇｎに対して、ヒステリシスを掛けている。なお、図１の判定回路４３内のコンパレータＣＯＭＰ３の部分を置き換える例としての図であるため、出力部分にロジックの反転回路ＩＮＶ２を設けている。このＩＮＶ２の出力を判定結果Ｓｅｌとして用いればよい。電流センサＣＴからの信号Ｓｉｇｎのノイズによる信号比較の結果への影響を低減する効果を持たせることができる。また、ヒステリシス付きのコンパレータも部品として市販もされており、そのようなコンパレータをそのままコンパレータＣＯＭＰ３として使用してもよい。

【0230】

ここでは、ヒステリシスの幅を設計によって決めて構成する例を挙げる。コンパレータＣＯＭＰ３に外部回路を追加することで持たせるヒステリシスの好適な幅を求めるため、平滑回路３０のインダクタ素子３１に流れる電流ｉ２が持つ時間依存性を、以下で検討する。２次側回路２０側から負荷９側に向かって流れる向きを、電流の正の向きとする。

【0231】

図２０は、平滑回路３０を中心とした、各部の電圧および電流の様子を示している。

【0232】

インダクタ素子３１の両端に印加される電圧Ｖ_Ｌは、インダクタ素子３１の負荷９側の一端を基準とすると、Ｖ２－Ｖ３_ＡＶＥで表わせる。

【0233】

インダクタ素子３１に流れる電流ｉ２は、負荷９に流れる電流ｉ３（＝平滑回路３０の出力電流）と、定常状態におけるインダクタ素子３１の両端に印加される電圧Ｖ２－Ｖ３_ＡＶＥの時間による積分量に比例する変動分との和である。インダクタ素子３１に流れる電流が定常状態のとき、２次側回路２０の出力電圧Ｖ２の出力波形のデューティ比をＤ_Ｖとすると、この変動分の振幅（上限と下限の幅）ｉ_ｒｐｌは、以下の形で表わせる。

【数2】

【0234】

図２１は、負荷９が抵抗負荷の場合について、２次側回路２０の出力電圧波形のデューティ比Ｄ_Ｖが０から１までを１／４間隔で、２次側回路２０の出力電圧Ｖ２とインダクタ素子３１に流れる電流（２次側回路２０の出力電流）ｉ２の様子を示している。
ただし、図２１で、定数として、以下を用いる。

【数3】

【数4】

ｉ３_Ｍは、Ｒの抵抗負荷に対する最大電流を表わす。また、ｉ_{Ｍ＿ｒｐｌ}は、式（３）で、Ｄ_Ｖ＝１／２としたときのリップル電流の振幅ｉ_ｒｐｌの値であり、最大のリップル電流の振幅を表わす。

【0235】

定常状態でのインダクタ素子３１に流れる電流ｉ２は、平滑回路３０の出力電流ｉ３を平均値（直流分）とし、リップル振幅はＤ_Ｖ＝１／２で最大振幅のリップルを持つ電流となる。

【0236】

このリップル分によるＴ_ｐ／２以下の短時間での判定結果の変動を抑止するためには、ＣＯＭＰ３のヒステリシス電流幅ｉ_ｈｙｓが、リップルの最大値ｉ_{Ｍ＿ｒｐｌ}よりも大きくなるようにすればよい。ヒステリシス電流幅ｉ_ｈｙｓは、電流センサＣＴの利得（電流電圧変換比）と、コンパレータＣＯＭＰ３の２値の出力電圧レベルに基づき、２つの抵抗の抵抗値Ｒ３、Ｒ４を選定することにより決めることができる。具体的な定数設計の詳細は省略する。

【0237】

このリップルの最大値ｉ_{Ｍ_ｒｐｌ}は、平滑回路３０のローパスフィルタのカットオフ周波数以上の周波数の信号が全て除去される場合の近似である。この近似の元で、リップル電流の振幅は、基準信号の周期Ｔ_ｐ、直流電源８の電圧Ｖ_ＤＤおよび平滑回路３０のインダクタ素子３１のインダクタンス値Ｌｏｕｔで決まり、負荷には依存しない。リップル電流が負荷９に依存しないという性質は、コンパレータのヒステリシス幅を設計する上での有利な特徴といえる。

【0238】

実装に当たっては、負荷９によらず決まる電流値ｉ_ｈｙｓを調整範囲に含む形で、ヒステリシス幅を調整できる構成としてもよい。一例として、図１９においてＲ３、Ｒ４のいずれか一方を、固定抵抗と可変抵抗の直列接続にすれば、ヒステリシス幅を調整できる。そして、実器を動作させた状態で、２次側回路２０の出力電圧波形のデューティ比Ｄ_Ｖが０．５、平滑回路３０の出力電圧Ｖ３が０の状態で、判定結果Ｓｅｌが、ｉ２に含まれるリップル電流に応じてヒステリシス幅の調整を行う。そのように調整すれば、その実器でリップル電流による判定結果Ｓｅｌの反転がない判定回路４３ａの動作とすることが可能である。

【0239】

図２２は、第３の実施の形態に係る判定回路４３ｂに関し、コンパレータＣＯＭＰ３の出力を保持する手段である保持回路を追加した例を示したものである。

【0240】

コンパレータＣＯＭＰ３の入力には電流センサＣＴからの信号Ｓｉｇｎが接続されており、コンパレータＣＯＭＰ３の出力を、その出力の状態を保持する手段としてＤ－ＦＦ（Ｄ－フリップフロップ）のＤ入力に接続している。このような構成によって、コンパレータＣＯＭＰ３の出力を、次にコンパレータＣＯＭＰ４の出力であるトリガ信号ＣＬによる立ち上がり信号がＤ－ＦＦのトリガ入力に入力されるまで保持するようにしている。

【0241】

Ｄ－ＦＦのトリガ入力に入力されるトリガ信号ＣＬは、この構成例では三角波とコンパレータＣＯＭＰ４により生成している。そしてＤ－ＦＦの出力は、判定回路４３ｂの出力Ｓｅｌになっている。

【0242】

三角波の振幅の上限および下限は、基準信号の立ち上がりおよび立ち下がり部分に対応しているため、トリガ信号ＣＬは、基準信号の立ち上がりと立ち下がりの間に立ち上がりおよび立ち下がりを持つ信号となる。１次側回路１０のスイッチ素子のオン／オフの遷移は、基準信号の立ち上がりおよび立ち下がりで起こるため、トリガ信号ＣＬの立ち上がりおよび立ち下がりは、１次側回路１０のスイッチ素子のオン／オフの遷移と遷移の間となる。

【0243】

なお、コンパレータＣＯＭＰ４の比較電位は、共通電位である必要はなく、比較される三角波の電圧の上限と下限の間の電位になるように、任意に決めればよい。

【0244】

第３の実施の形態によれば、コンパレータＣＯＭＰ３を基に生成される判定結果Ｓｅｌの、２次側回路２０の出力電流ｉ２のリップル成分による影響を避けることができる。

【0245】

この変形例のように、判定回路４３のコンパレータＣＯＭＰ３に対して、ヒステリシスを設けること、また、基準信号に同期したトリガ信号ＣＬで判定結果を設けることが、リップル電流のもとで安定動作を図るうえで有効である。

【0246】

〔第４の実施の形態〕（出力電流検出の変形例）
第４の実施の形態は、電流センサＣＴに関する、電力変換装置の変形例である。

【0247】

図２３から図２９に、第４の実施の形態に係る電力変換装置２００、２１０、２２０、２３０および２４０、ならびに電力変換装置２３０および２４０に係る判定回路の構成例を示している。

【0248】

図２３は、電流センサＣＴと判定回路４３の間にローパスフィルタＬＰＦを配置した構成の一例を示している。図２４は、電流センサＣＴを、平滑回路３０の出力電流ｉ３を検出するように構成した例を示しており、図２５は、負荷９の出力に電圧センサＶＴを構成した例を示している。図２６は、電流センサＣＴを直流電源８の出力端に構成した例を示しており、図２７は、電流センサＣＴを直流電源８の出力端に構成した例における判定回路４３ｄの構成例を示している。図２８は、電流センサＣＴを示しており、１次側回路１０と２次側回路２０の間に構成した例を示している。図２９は、電流センサＣＴを示しており、１次側回路１０と２次側回路２０の間に構成した例における判定回路４３ｅの構成例を示している。

【0249】

図２３から図２９に基づき、他の実施の形態と異なる部分についてのみ説明し、他の実施の形態と共通する部分については、説明を省略する。

【0250】

図２３は、電流センサＣＴと判定回路４３の間に、ローパスフィルタＬＰＦを配置した電力変換装置２００の例を示している。

【0251】

リップル成分の周期はＴ_ｐ／２となるため、ローパスフィルタＬＰＦのカットオフ周波数はリップル成分の周波数よりも十分に低く、一例として数分の一とする。これにより、定常状態におけるリップル成分を所望の量以下に減衰させることが可能である。また、リップル成分以外の、外来ノイズの減衰効果も得られる。

【0252】

ローパスフィルタＬＰＦとしては、例えば、抵抗素子と静電容量素子や、インダクタ素子と抵抗素子により構成される１次のローパスフィルタでもよいし、高次のローパスフィルタでもよい。さらに、受動素子のみの構成によるフィルタである必要はなく、アクティブフィルタでもよい。また、電流センサＣＴの検出信号ＳｉｇｎをＡ／Ｄ変換し、デジタルフィルタを用いることも可能である。もちろん、アナログ回路としてのローパスフィルタを通してから、Ａ／Ｄ変換をし、さらにデジタルフィルタを用いてもよい。特にデジタルフィルタの場合、移動平均フィルタにて積算区間をＴ_ｐ／２、あるいは、この正の整数倍とすれば、リップル成分の持つ周波数成分に対する感度が０となり、リップル成分を除去する目的に対する好適な構成といえる。フィルタに関しては、アナログフィルタ、デジタルフィルタとも、所望のカットオフ周波数を得るフィルタを、減衰量や応答速度などに応じて設計する手法があり、詳細は省略する。

【0253】

図２４は、電流センサＣＴで、２次側回路２０の出力電流ｉ２に代えて、平滑回路３０の出力電流ｉ３を検出するように構成した電力変換装置２１０の例を示している。

【0254】

この例では、平滑回路３０を図２３におけるローパスフィルタＬＰＦとして用いたのと同等の信号が、電流センサＣＴで検出できる。このことは、次のように考えてもよい。すなわち、例えば基準信号の周期Ｔ_ｐの数倍以上の時間で考えるとリップル成分の平均は０となるため、２次側回路２０の出力電流ｉ２の平均が、平滑回路３０の出力電流ｉ３となる。そのため、平滑回路３０の出力電流ｉ３を電流センサＣＴによる検出信号として用いれば、別途図２３およびその説明であげたようなローパスフィルタＬＰＦを設けなくても、２次側回路２０の出力電流ｉ２を平均化した信号の検出が可能である。

【0255】

なお、平滑回路３０の出力電圧Ｖ３は、２次側回路２０の出力電圧波形のデューティ比Ｄ_Ｖの矩形波を平滑回路３０により平滑化した電圧であるから、定常状態においても完全な直流とはならない。そのため、平滑回路３０の出力電流ｉ３を電流センサＣＴで検出した信号に対し、さらにローパスフィルタ、ＣＯＭＰ３のヒステリシスやＤ－ＦＦを用いた保持回路を併用してもよい。

【0256】

図２５は、負荷９の出力に電圧センサＶＴを構成した電力変換装置２２０の例を示している。

【0257】

負荷９が抵抗素子のような抵抗負荷であれば、平滑回路３０の出力電流ｉ３は、平滑回路３０の出力電圧Ｖ３に比例する。そのため、平滑回路３０の出力電流ｉ３の代わりに平滑回路３０の出力電圧Ｖ３を検出しても、平滑回路３０の出力電流ｉ３を検出するのと同等の効果が得られる。

【0258】

なお、定常状態における平滑回路３０の出力電圧Ｖ３は、出力目標値Ｖｉの設定に基づいて決まる。そのため、負荷９が抵抗負荷であれば、電流センサＣＴや電圧センサＶＴでの検出信号に基づいて判定結果Ｓｅｌを得る代わりに、出力目標値Ｖｉの正負に基づいて判定結果Ｓｅｌを生成してもよい。

【0259】

また、さらに簡略化した判定結果Ｓｅｌを生成する手段として、手動の切替スイッチを設けてもよい。例えば、抵抗負荷で、出力目標値Ｖｉが決まっているような場合、手動で進みか遅れかを設定できるようにしてあれば、損失の少ない動作を得る目的を果たす手段として十分な使い方もある。

【0260】

図２６は、電流センサＣＴで、直流電源８の出力電流ｉ０を検出するように構成することで、直接、直流電源８の放電か充電の状態を検出する構成例である。

【0261】

図２７（Ａ）は、１次側回路１０の制御信号Ｓｉｇ_Ｓ１の立ち下がりの遷移に対して、コンパレータＣＯＭＰ３の出力が＋であればＪＫ－ＦＦ（ＪＫ－フリップフロップ）の出力状態は変化せず、コンパレータＣＯＭＰ３の出力が－であれば、ＪＫ－ＦＦの出力状態が反転する回路の例である。

【0262】

コンパレータＣＯＭＰ３の出力の＋および－は、図２６の直流電源８の出力電流ｉ０が、矢印で示した電流の向きに対して、それぞれ正の向きおよび負の向きに電流が流れていることを表わしている。

【0263】

１次側回路１０の制御信号Ｓｉｇ_Ｓ１の立ち下がりの直前に、コンパレータＣＯＭＰ３の出力が＋のときは、直流電源８は放電の状態であり、コンパレータＣＯＭＰ３の出力が－のときは、直流電源８は充電の状態である。

【0264】

制御信号Ｓｉｇ_Ｓ１の立ち下がりの際に直流電源８が充電の状態である場合、すなわちコンパレータＣＯＭＰ３の出力が－のときに、判定回路の出力Ｓｅｌを反転させる。このように構成することで、制御信号Ｓｉｇ_Ｓ１の遷移の前後で、直流電源８の電源電流状態が放電から充電に遷移するようにすることができる。

【0265】

図２７（Ｂ）は、１次側回路１０の制御信号Ｓｉｇ_Ｓ１の立ち上がりの遷移に対して、コンパレータＣＯＭＰ３の出力が＋であればＪＫ－ＦＦの出力状態は変化せず、コンパレータＣＯＭＰ３の出力が＋であれば、ＪＫ－ＦＦの出力状態が反転する判定回路の例である。

【0266】

図２７（Ｂ）は、図２７（Ａ）の例に対し、１次側回路１０の制御信号Ｓｉｇ_Ｓ１の立ち上がりの遷移の際に判定を行うように構成した例である。

【0267】

図２７（Ｃ）は、１次側回路１０の制御信号Ｓｉｇ_Ｓ１の立ち上がりおよび立ち下がりの両方の遷移の際に、直流電源８が放電から充電となるように構成した回路である。

【0268】

排他的論理和Ｅｘ－ＯＲ１の２つの入力に、１次側回路１０の制御信号Ｓｉｇ_Ｓ１のおよび、その信号を抵抗素子Ｒ_ＪＫと静電容量素子Ｃ_ＪＫによる時定数回路を通過させた信号の２つの信号を入力する。その結果、排他的論理和Ｅｘ－ＯＲ１の出力は、１次側回路１０の制御信号Ｓｉｇ_Ｓ１の立ち上がりおよび立ち下がりの両方のエッジで立ち上がりを持つロジック信号となる。

【0269】

なお、抵抗素子Ｒ_ＪＫと静電容量素子Ｃ_ＪＫによる時定数は、例えば１次側回路１０の制御信号Ｓｉｇ_Ｓ１の周期の数分の１程度以下となるような構成とすればよい。

【0270】

このような構成により、図２７（Ｃ）に例として示した判定回路は、１次側回路１０の制御信号Ｓｉｇ_Ｓ１の立ち上がりおよび立ち下がりそれぞれの遷移のタイミングで判定回路の出力Ｓｅｌを反転するか否かの判定が行うことができる。

【0271】

これらの例で示すように、直流電源８の出力電流ｉ０の極性に応じて、１次側回路１０の制御信号Ｓｉｇ_Ｓ１の遷移時に、直流電源８の出力電流ｉ０の極性が－の場合に判定回路の出力Ｓｅｌを反転することにより、直流電源８は放電から充電となるように制御することができる。

【0272】

図２８は、電流センサＣＴで、１次側回路１０の出力電流ｉ１を検出するように構成されている。

【0273】

図２９（Ａ）は、１次側回路１０の制御信号Ｓｉｇ_Ｓ１の立ち下がりの遷移に対して、コンパレータＣＯＭＰ３の出力が＋であればＪＫ－ＦＦの出力状態は変化せず、コンパレータＣＯＭＰ３の出力が－であれば、ＪＫ－ＦＦの出力状態が反転する回路の例である。

【0274】

コンパレータＣＯＭＰ３の出力の＋および－は、図２８の１次側回路１０の出力電流ｉ１が、矢印で示した電流の向きに対して、それぞれ正の向きおよび負の向きに電流が流れていることを表わしている。１次側回路１０の制御信号Ｓｉｇ_Ｓ１の立ち下がりの直前、すなわち制御信号Ｓｉｇ_Ｓ１が＋のとき、直流電源８の正極側は、１次側回路１０のスイッチ素子Ｓ１Ｈｉのオンにより、１次側回路１０の出力の電位をＶ１Ｈｉで表わしている側と接続されている状態である。

【0275】

【0276】

制御信号Ｓｉｇ_Ｓ１の立ち下がりの際に直流電源８が充電の状態である場合、すなわちコンパレータＣＯＭＰ３の出力が－のときに、判定回路の出力Ｓｅｌを反転させるように判定回路を構成する。このようにすることで、制御信号Ｓｉｇ_Ｓ１の遷移の前後で、直流電源８の電源電流状態が放電から充電に遷移するようにすることができる。

【0277】

図２９（Ｂ）は、１次側回路１０の制御信号Ｓｉｇ_Ｓ１の立ち上がりの遷移に対して、コンパレータＣＯＭＰ３の出力が－であればＪＫ－ＦＦの出力状態は変化せず、コンパレータＣＯＭＰ３の出力が＋であれば、ＪＫ－ＦＦの出力状態が反転する判定回路の例である。１次側回路１０の制御信号Ｓｉｇ_Ｓ１の立ち上がりの直前、すなわち制御信号Ｓｉｇ_Ｓ１が－のとき、直流電源８の負極側は、１次側回路１０のスイッチ素子Ｓ１Ｌｏのオンにより、１次側回路１０の出力の電位をＶ１Ｈｉで表わしている側と接続されている状態である。１次側回路１０の制御信号Ｓｉｇ_Ｓ１の立ち上がりの直前に、コンパレータＣＯＭＰ３の出力が－のときは、直流電源８は放電の状態であり、コンパレータＣＯＭＰ３の出力が＋のときは、直流電源８は充電の状態である。

【0278】

制御信号Ｓｉｇ_Ｓ１の立ち上がりの際に直流電源８が充電の状態である場合、すなわちコンパレータＣＯＭＰ３の出力が＋のときに、判定回路の出力Ｓｅｌを反転させるように判定回路を構成する。このようにすることで、制御信号Ｓｉｇ_Ｓ１の遷移の前後で、直流電源８の電源電流状態が放電から充電に遷移するようにすることができる。

【0279】

図２９（Ｃ）は、１次側回路１０の制御信号Ｓｉｇ_Ｓ１の立ち上がりおよび立ち下がりの両方の遷移の際に、直流電源８が放電から充電となるように構成した回路である。

【0280】

立ち上がりおよび立ち下がりそれぞれの遷移のタイミングで判定回路の出力Ｓｅｌを反転するか否かの判定を行うことができる。

【0281】

なお、図２７（Ａ）（Ｂ）（Ｃ）および図２９（Ａ）（Ｂ）（Ｃ）における判定回路の構成例において、電流センサＣＴからの信号を、ローパスフィルタＬＰＦを介してコンパレータＣＯＭＰ３の＋側の入力信号Ｓｉｇｎとしてもよい。また、これら判定回路におけるコンパレータＣＯＭＰ３として、ヒステリシスコンパレータとしてもよい。

【0282】

〔第５の実施の形態〕（１次側回路の変形例）
第５の実施の形態は、電力変換装置１００の各種の１次側回路１０の構成に関する一例である。

【0283】

いずれの構成においても、１次側回路１０の出力電圧Ｖ１として矩形波状の出力電圧が得られる。

【0284】

図３０、図３１Ａおよび図３１Ｂに、第５の実施の形態に係る電力変換装置を示す。

【0285】

図３０（Ａ）（Ｂ）（Ｃ）（Ｄ）は、１次側回路１０の構成として、ハーフブリッジ型の実施の形態の例を示している。図３１Ａおよび図３１Ｂは、１次側回路１０の構成として、フルブリッジ型の実施の形態の例を示している。

【0286】

図３０、図３１Ａおよび図３１Ｂに基づき、他の実施の形態と異なる部分についてのみ説明し、他の実施の形態と共通する部分については、説明を省略する。

【0287】

図３０（Ａ）の１次側回路１０ａおよび図３０（Ｂ）の１次側回路１０ｂは、図２で示す第１の実施の形態の例において、１次側回路１０に２つ配置していた静電容量素子のうちのいずれか一方のみとした変形例である。

【0288】

静電容量素子の静電容量値は、Ｃ１Ｈｉ≠Ｃ１Ｌｏでも可能である旨は、第１の実施の形態における説明の中で述べた。図３０（Ａ）や図３０（Ｂ）は、それら２つの静電容量素子のうちのいずれか一方の静電容量値が０である場合の例と考えることもできる。

【0289】

また、図３０（Ｃ）の１次側回路１０ｃおよび図３０（Ｄ）の１次側回路１０ｄは、１次側回路１０の直流電源８として、直流電源を２つ使用した変形例である。図３０（Ｃ）および図３０（Ｄ）に示すように、直流電源８'は、直列接続される直流電源１および直流電源２を備える。直流電源１の両極間の電圧値をＶ_ＤＤ１、直流電源２の両極間の電圧値をＶ_ＤＤ２とする。このとき、スイッチ素子Ｓ１Ｈｉのみがオンでは、直流電源１の負極側の電位（＝直流電源２の正極側の電位）、すなわちＶ１Ｌｏを０として、出力電圧Ｖ１Ｈｉの電位はＶ_ＤＤ１となる。また、スイッチ素子Ｓ１Ｌｏのみがオンでは、出力電圧Ｖ１Ｈｉの電位は－Ｖ_ＤＤ２となる。これらの形態でも、Ｖ１として矩形波が出力される。ただし、図３０（Ｄ）の形態では、静電容量素子を介さずに電圧を出力していることから、この出力の後段に接続されるトランスＴの１次側に直流電圧分の継続的な印加がされないように１次側回路１０ｄのスイッチ素子を制御する必要がある。

【0290】

具体的には、直流電源８'を構成する２つの直流電源１および直流電源２の電圧Ｖ_ＤＤ１、Ｖ_ＤＤ２と１次側回路１０ｄの制御信号のデューティ比Ｄ₁について、以下の式が成り立つように制御する必要がある。
Ｄ₁：１－Ｄ₁＝Ｖ_ＤＤ２：Ｖ_ＤＤ１
・・・（式６）

【0291】

１次側回路１０ｄのスイッチ素子がオン／オフの際の、電荷の蓄積や放出の過程は、第１の実施の形態での例と同様なため、詳細は省略する。

【0292】

図３１Ａの１次側回路１０ｅおよび図３１Ｂの１次側回路１０ｆは、１次側回路の構成として、フルブリッジ型の実施の形態の例を示している。

【0293】

２つの静電容量素子１６ａと静電容量素子１６ｂを含む構成のハーフブリッジ型に対して、フルブリッジ型では、これら２つを各々、スイッチ素子（Ｓ１'Ｈｉ、Ｓ１'Ｌｏ）およびダイオード素子（Ｄ１'Ｈｉ、Ｄ１'Ｌｏ）の素子対を並列に設けた形に置き換えた構成としている。なお、図３１Ａに備えている静電容量値をＣ１Ｍで表わした静電容量素子は、電位がＶ１Ｈｉの１次側出力端側ではなく、電位がＶ１Ｌｏの１次側出力端側に備えてもよく、１次側出力の両端に２つ備えてもよい。そして、スイッチ素子Ｓ１Ｈｉのオン／オフに合わせてスイッチ素子Ｓ１'Ｌｏのオン／オフが制御され、また、スイッチ素子Ｓ１Ｌｏのオン／オフに合わせてスイッチ素子Ｓ１'Ｈｉのオン／オフが制御される。デッドタイムについても同様である。図３１Ａにおいて１次側ドライバＤｒｖ_Ｓ１の出力で四角の点線で囲った部分は、スイッチ素子のオン／オフの状態が同じ状態になる制御信号の組であることを表わす。

【0294】

１次側回路１０ｅおよび１次側回路１０ｆの制御信号Ｓｉｇ_Ｓ１に対する、スイッチ素子Ｓ１ＨｉおよびＳ１Ｌｏのオン／オフ制御は、他の実施形態の例と同様であるため、説明は省略する。

【0295】

フルブリッジ型は、直流電源８の両極が、オンしているスイッチ素子を介して正負どちらかの向きで１次側回路１０ｅの出力となる構成である。そのため、第５の実施の形態における例では、Ｖ１Ｌｏを基準としたＶ１Ｈｉの電位であるＶ１は、ハーフブリッジ型の２倍の出力電圧となる。

【0296】

また、図３１Ｂの形態は、図３０（Ｄ）の場合と同様、静電容量素子を介さずに電圧を出力していることから、この出力の後段に接続されるトランスＴの１次側に直流電圧成分の継続的な印加がされないように１次側回路１０ｆのスイッチ素子を制御する必要がある。

【0297】

具体的には、１次側回路１０ｆの制御信号のデューティ比Ｄ₁を０．５とする必要がある。

【0298】

このように、１次側回路１０の出力電圧Ｖ１として矩形波状の出力電圧が得られる構成例として、第１の実施の形態の構成とは他の構成例がある。しかし、これらに限定するものではない。

【0299】

〔第６の実施の形態〕（双方向性スイッチ素子の具体例）
第６の実施の形態は、電力変換装置１００のスイッチ素子の構成に関する例である。

【0300】

図３２に基づき、他の実施の形態と異なる部分についてのみ説明し、他の実施の形態と共通する部分については、説明を省略する。

【0301】

図３２は、双方向性スイッチ素子の具体例な構成例を示している。

【0302】

双方向性スイッチ素子は、オンの場合に双方向に電流を流すことができ、かつ、オフの際には、どちら向きの電流も遮断できる必要がある。

【0303】

なお、１次側回路１０の構成の例で用いているスイッチ素子Ｓ１ＨｉおよびＳ１Ｌｏは、オンの際に流したい電流の向きで流せる必要があり、その方向を順方向とした場合、オフの際に順方向の電流を遮断できる必要はあるが、必ずしも逆方向の電流を遮断できる必要はない。

【0304】

そして、このスイッチ素子Ｓ１ＨｉおよびＳ１Ｌｏと並列に、順方向電流とは逆の向きにダイオード素子Ｄ１ＨｉおよびＤ１Ｌｏを外部に取り付けるか、あるいは等価的にそのようなダイオード素子が内在する素子を、スイッチ素子とダイオード素子が並列に設けられた素子として用いる。このような素子の代表例として、ＭＯＳ－ＦＥＴが挙げられる。

【0305】

図３２（Ａ）～（Ｅ）では、双方向性スイッチ素子に内在するスイッチ素子として、ＭＯＳ－ＦＥＴを例示しているが、Ｊ－ＦＥＴ、バイポーラトランジスタ、ＩＧＢＴ、ＳｉＣデバイス、ＧａＮトランジスタ等、ＭＯＳ－ＦＥＴ以外のスイッチ素子を使用することができる。また、Ｎチャンネル素子やＮＰＮ素子に代えてＰチャンネル素子やＰＮＰ素子を用いたり、混在させたりすることもできる。さらに、スイッチ素子に並列にダイオード素子が設けられている場合、この代わりとして、スイッチ素子の内蔵ダイオード（寄生ダイオードを含む）を用いることもでき、実装面積やコストを減少させることができる。

【0306】

図３２（Ａ）および図３２（Ｂ）は、２つのスイッチ素子Ｓ５およびＳ５'を２つ逆向きに直列接続して構成した双方向性スイッチ素子の例を示している。スイッチ素子Ｓ５およびＳ５'には、逆方向電圧が印加された際、逆方向電流が流れることができるように寄生ダイオードや内蔵ダイオードを含んでいてもよい。さらに必要に応じて、スイッチ素子Ｓ５およびＳ５'に並列に、図３２（Ａ）および図３２（Ｂ）において〔〕を付したダイオード素子Ｄ５およびＤ５'が別途接続されていてもよい。

【0307】

一例として、図３２（Ａ）において、左側のスイッチ素子Ｓ５をオンとし、左から右方向に電流が流れる場合を考える。左側のスイッチ素子Ｓ５には、ドレインからソース方向に、いわゆる順方向電流が流れる。右側のスイッチ素子Ｓ５'がオフのままでも、右側のスイッチ素子Ｓ５'に内蔵されているダイオード素子を経由し、または並列に設けられたダイオード素子Ｄ５'を経由して左から右方向に電流が流れる。しかし、右側のスイッチ素子Ｓ５'もオンにすれば、右側のスイッチ素子Ｓ５'にも左から右方向に電流が流れるため、スイッチング損失を低減することが出来る。

【0308】

この場合、右側のスイッチ素子Ｓ５'には、ソースからドレインの方向に、いわゆる逆方向電流が流れることになる。スイッチ素子Ｓ５'の電気的特性は、逆方向電流については規定されていない場合が多い。しかし、図示しているＭＯＳ－ＦＥＴや、Ｊ－ＦＥＴの場合は、オン時に双方向に電流を流すことができることが知られている。また、バイポーラトランジスタ、ＩＧＢＴなどの場合も、一般的に逆方向耐電圧が低いものの、オン時に双方向に電流を流せることが知られている。この実施の形態においては、必要に応じスイッチ素子Ｓ５、Ｓ５'に並列にダイオードＤ５、Ｄ５'を別途接続することで、スイッチ素子Ｓ５、Ｓ５'に印加される逆方向電圧を、ダイオード素子Ｄ５、Ｄ５'の順方向電圧までに抑えることができる。そのため、逆方向耐電圧が低いことによるスイッチ素子の破損などの問題は、スイッチ素子Ｓ５、Ｓ５'の逆方向耐電圧よりも低い順方向電圧となるダイオード素子をスイッチ素子Ｓ５、Ｓ５'に並列に別途接続することにより、回避することが可能である。

【0309】

図３２（Ａ）および図３２（Ｂ）において両方のスイッチ素子Ｓ５およびＳ５'がオフしたときは、スイッチ素子Ｓ５およびＳ５'に並列に設けられたダイオード素子Ｄ５およびＤ５'にも電流が流れないので、図の左右両方の電流をオフすることができる。

【0310】

図３２（Ｃ）および図３２（Ｄ）は、双方向性スイッチ素子の変形例を示し、各々スイッチ素子Ｓ５およびＳ５'とダイオード素子Ｄ５およびＤ５'の接続の順序を入れ替えたものを示している。

【0311】

なお、直列に接続されているスイッチ素子Ｓ５およびＳ５'とダイオード素子Ｓ５およびＳ５'の組のうちの一方の組のみの接続順序を入れ替えることも可能である。すなわち、図３２（Ｃ）の上側の組と図３２（Ｄ）の下側の組を並列にした接続も可能であり、図３２（Ｃ）の下側の組と図３２（Ｄ）の上側の組を並列にした接続も可能である。

【0312】

図３２（Ｅ）は、双方向性スイッチ素子のさらなる構成例である。スイッチ素子Ｓ５が１個だけですみ、このスイッチ素子Ｓ５をオンするだけで双方向に電流を流すことができるという利点がある。

【0313】

図３２（Ｆ）は、十分な逆方向耐電圧を有するスイッチ素子Ｓ６およびＳ６'の場合に可能となる変形例を示している。例えば、逆方向耐電圧を有するＩＧＢＴ（逆阻止ＩＧＢＴ)が存在しており、図３２（Ｆ）に示す構成で使用することができる。

【0314】

図３２（Ｇ）は双方向性スイッチ素子Ｓ７による構成例である。図３２（Ｇ）では双方向性ＩＧＢＴのような図記号を用いて示しているが、バイポーラトランジスタ等の組み合わせにより構成される双方向性スイッチ素子であってもよい。

【0315】

なお、双方向性スイッチ素子は、以上の例示に限らず、どのような素子や構成であっても、双方向の電流をオン／オフ可能であればよく、既述の例に限定されるものではない。

【0316】

このように、スイッチ素子の具体例として挙げられる様々なスイッチ素子を用いて双方向性スイッチ素子を構成でき、電力損失の低減などの効果を得ることができる。

【0317】

〔第７の実施の形態〕（２次側回路の変形例）
第７の実施の形態は、電力変換装置の２次側回路の構成の変形例である。

【0318】

図３３、図３４Ａ、図３４Ｂ、図３４Ｃ、図３４Ｄ、および図３５は、２次側回路の実施の形態の例を示している。

【0319】

図３３は、双方向性スイッチ素子により構成される、２次側回路の実施の形態の例を示している。図３４Ａ、図３４Ｂ、図３４Ｃ、および図３４Ｄは、スイッチ素子により構成される、２次側回路の実施の形態の例を示している。図３５は、トランスＴの２次側の巻線ｗ２が単巻で構成される、２次側回路の実施の形態の例を示している。

【0320】

図３３、図３４Ａ、図３４Ｂ、図３４Ｃ、図３４Ｄ、および図３５に基づき、他の実施の形態と異なる部分についてのみ説明し、他の実施の形態と共通する部分については、説明を省略する。

【0321】

図３３は、双方向性スイッチ素子により構成される、２次側回路の実施の形態の例を示している。２次側回路の双方向性スイッチ素子の配置は、図１や図４などで示した配置のほか、図３３（Ａ）の２次側回路２０ａ、図３３（Ｂ）の２次側回路２０ｂ、および図３３（Ｃ）の２次側回路２０ｃで示す配置としても、同等の動作となる。

【0322】

図３４Ａ、図３４Ｂ、図３４Ｃ、および図３４Ｄは、スイッチ素子により構成される、２次側回路の実施の形態の例を示している。双方向性スイッチ素子は、第６の実施の形態における例示により、スイッチ素子を２つ組み合わせたり、ダイオード素子を組み合わせたりする必要があり、１次側回路１０で使用されるスイッチ素子と同じ素子を使用するなど、スイッチ素子を使用する方がコスト面での利点が得られる場合もある。そのような場合を含め、別の実施の形態として、スイッチ素子を用いた２次側回路の構成をした例が図３４Ａから図３４Ｄである。図３４Ａの２次側回路２０ｄ、図３４Ｂの２次側回路２０ｅ、図３４Ｃの２次側回路２０ｆ、図３４Ｄの２次側回路２０ｇで挙げた構成例は、遮断できる方向を向い合せにした形でスイッチ素子をトランスＴの２次側の同じ巻線の両極に接続することで、２つ併せて双方向性スイッチ素子と同等の機能を持たせる構成の例を示している。

【0323】

図３５の２次側回路２０ｈは、トランスＴの２次側の巻線ｗ２を単巻で構成した例である。１次側回路１０の出力電圧Ｖ１に対する２次側回路の出力電圧Ｖ２の極性を、そのまま出力するか逆向きに出力するか、２次側回路２０ｈの双方向性スイッチ素子のオン／オフにより切替えることができる。

【0324】

このように、２次側回路の構成例として、スイッチ素子の配置を変えることができたり、双方向性スイッチ素子のみならず、スイッチ素子による構成も可能であることや、トランスＴとして、２次側の巻線を単巻で構成することも可能である。

【0325】

〔第８の実施の形態〕（絶縁された直流電圧源を得る例）
第８の実施の形態は、電力変換装置のトランスＴで絶縁された直流電圧源を得る変形例であり、図３６は、絶縁された直流電圧源を追加する実施の形態の例を示している。

【0326】

図３６に基づき、他の実施の形態と異なる部分についてのみ説明し、他の実施の形態と共通する部分については、説明を省略する。

【0327】

図３６の２次側回路２０ｍは、トランスＴに、３次巻線として、別巻線ｗ２３－１～ｗ２３－ｎ（ｎ：正の整数）を追加し、各々に整流回路２４－１～２４－ｎを設けることによって、各々が絶縁された直流電圧源２５－１～２５－ｎを得る構成例を示している。整流回路２４－１～２４－ｎに、さらに平滑化回路や電圧安定化機能などを追加することもできる。

【0328】

このようにして得られた各々絶縁された直流電圧源２５－１～２５－ｎは、例えばスイッチ素子ドライバの駆動回路用の電源、駆動用の電源が必要なタイプの電流センサＣＴや電圧センサＶＴを用いる場合のセンサ用の電源など、動作上の基準電位が異なる複数の回路に対しても広く用いることができる。また、制御回路４０を外部の回路起動用の直流電圧源にて駆動後、制御回路４０を駆動する直流電圧源を、直流電圧源２５－１～２５－ｎのいずれかから駆動電源を得るように切り替える構成とすることも可能である。このような構成により、制御回路４０や１次側回路１０のスイッチ素子ドライバの駆動用電源も、直流電圧源２５－１～２５－ｎのいずれかから得るようにすることができる。

【0329】

なお、直流電圧源２５－１～２５－ｎは、基準電位が同じとなる回路の駆動用として、各々絶縁されない形で用いることも可能であることは、言うまでもない。

【0330】

〔他の実施の形態〕（フィードバック関係）
上記実施の形態において、平滑回路３０の出力電圧Ｖ３を監視し、絶縁伝送部を介して制御回路４０にフィードバックすることにより、実際の平滑回路３０の出力電圧Ｖ３が、出力目標値Ｖｉに対してより正確になるように動作させることもできる。しかしこれらが無くても、動作可能である。

【0331】

また、制御回路４０の構成や動作によって、定電流出力、定インピーダンス出力、定電力出力等にしたり、過電流保護（フの字垂下型や垂直垂下型など）を追加したりすることも任意である。

【0332】

上記実施の形態では、絶縁型両極性双方向ＤＣ／ＤＣコンバータ動作、絶縁型双方向ＤＣ／ＡＣインバータ動作について例示しているが、他の実施の形態の電力変換装置は、両極性や双方向性の動作形態だけでなく、一方の動作形態を目的として構成される場合にも適用可能である。

【0333】

以上説明したように、実施の形態等について説明したが、本発明は、上記記載に限定されるものではなく、特許請求の範囲に記載され、又は発明を実施するための形態に開示された発明の要旨に基づき、当業者において様々な変形や変更が可能であることは勿論であり、係る変形や変更が、本発明の範囲に含まれることは言うまでもない。

【0334】

〔実器での電力損失の比較例〕
図３７Ａおよび図３７Ｂは、１次側回路１０の出力電流ｉ１と、１次側回路１０の出力電圧Ｖ１をオシロスコープで測定した結果である。１次側回路１０の出力電流ｉ１は、１次側回路１０のＶ１Ｈｉの側から２次側回路２０に流れ出る向きが正である。

【0335】

図３７Ａおよび図３７Ｂの測定回路では、第１の実施の形態の例に相当する電力変換装置１００において、判定結果Ｓｅｌに、電流センサＣＴからの信号ではなく外部から正負の信号を入力した。これにより、時間差Ｔ_Ｄの向きの進みか遅れかを、外部から任意に選択できるようにした。また、時間差Ｔ_Ｄを、基準信号の周期Ｔ_ｐに対して、Ｔ_Ｄ＝Ｔ_ｐ／８とし、平滑回路３０の出力電圧を最大出力電圧の１／２とし、時間差Ｔ_Ｄの向きを進みに取った場合と遅れに取った場合を比較した。

【0336】

図３７Ａおよび図３７Ｂの測定に用いた回路でも、１次側回路１０の出力電流ｉ１と１次側回路１０の出力電圧Ｖ１がともに同じ符号であれば直流電源８に対して放電となり、逆向きであれば充電となる。図３７Ａおよび図３７Ｂ中、１次側回路１０の出力電圧Ｖ１の波形部分には、電源電流状態が、放電、充電のどちら向きであるかを重ねて記載している。

【0337】

出力電流ｉ１の波形の立ち上がり、立ち上がりは、２次側回路２０の制御信号Ｓｉｇ_Ｓ２の遷移によって発生する。また、出力電圧Ｖ１の波形の立ち上がり、立ち上がりは、１次側回路１０の制御信号Ｓｉｇ_Ｓ１の遷移によって発生する。

【0338】

時間差Ｔ_Ｄは、図３７Ａでは進みとし、図３７Ｂでは遅れとした場合の波形である。

【0339】

それぞれの場合で、装置全体の消費電力を測定し、負荷９による消費電力を差し引くことによって、電力変換装置１００の電力損失を求めた結果を示す。なお、負荷９は１Ωの抵抗負荷、負荷９への印加電圧は１０Ｖの直流電圧で、１０Ａの電流を流し、負荷９による消費電力が１００Ｗの場合である。

【0340】

図３７Ａの進みでは電力損失が７２．０Ｗ、図３７Ｂの遅れでは２０.８Ｗという結果となった。

【0341】

つまり、１次側回路１０の出力電圧Ｖ１が遷移する際に、直流電源８に対する電流の向きが、放電から充電に変わるように制御した場合、直流電源８に対する電流の向きが、充電から放電に変わるように制御した場合に比べ、５１．２Ｗの電力損失の低減が見られた。

【0342】

〔全体のまとめ〕
以上に説明した実施の形態の電力変換装置において、ｉ２の極性に応じて、判定回路を通じて２次側制御信号を切り替える構成とすることにより、電力損失の低減やスイッチングノイズの低減という効果が得られる。

【0343】

このことは、以上に説明した実施の形態の電力変換装置の、従来の技術に対する優位性を示すものと言える。

【産業上の利用可能性】

【0344】

以上に説明した実施の形態の電力変換装置は、下記に示す広い用途に利用可能であり、有益である。

【0345】

（１）絶縁型ＤＣ／ＤＣコンバータとして使用し、正負両極性のいずれも出力可能な直流電源装置として利用することができる。一例として、直流モータにおいて、出力電圧の正負の極性によって回転方向を制御し、出力電圧の絶対値によって回転数を制御するというような用途に用いることができる。この場合、直流モータの慣性等による余剰電力の回生や、回生ブレーキ時に直流モータを発電機として使用する電力の回生なども可能である。

【0346】

（２）絶縁型双方向ＤＣ／ＡＣインバータとして使用し、バッテリーからの交流電力の生成や、双方向性による交流電力からのバッテリーの充電などに利用でき、
（２－１）大容量バッテリーやフライホイール等の蓄電装置を使用し、商用電源の消費電力平準化装置として利用することができる。（商用電源が不足気味の時には、ＤＣ／ＡＣインバータとして動作してバッテリーから商用電源に電力を供給する系統連系インバータとして使用する。商用電源が余り気味の時には、ＡＣ／ＤＣコンバータとして動作して、商用電源から蓄電装置に充電するために使用する。）
（２－２）定置型バッテリーを使用し、停電時の非常用電源、兼、バッテリー充電器として利用することができる。（停電時にはＤＣ／ＡＣインバータとして、非常用電源として使用する。通常時にはＡＣ／ＤＣコンバータとして、商用電源からバッテリーに充電するために使用する。）
（２－３）プラグインハイブリッド車や電気自動車等をバッテリーとして使用して、商用電源停電時の非常用電源等（系統連係インバータ）、兼、商用電源によるバッテリー充電器として利用することができる。電力変換装置は、定置側、車載側いずれに設けることもできるが、絶縁型であるという特徴、回路構成が簡単で小型・軽量化に適しているという特徴から、特に車載型とする場合にメリットが大きい。
（２－４）ハイブリッド車や電気自動車等において、加速時にはバッテリーから交流モータに対して任意の電圧や周波数の交流電力を供給し、回生ブレーキ時には交流モータを発電機として使用してバッテリーに直流電力を回生し、バッテリーに充電するために利用することができる。
（３）絶縁型ＤＣ／ＡＣインバータとして使用し、風力発電、燃料電池発電、太陽電池発電における系統連系インバータやパワーコンディショナとして利用することができる。（さらにバッテリー等を併用して電力回生機能を活かし、発電した電力が余り気味の時にはバッテリーに充電し、電力が不足気味の時にはバッテリーから電力を供給することも可能である。）

【符号の説明】

【0347】

８直流電源
１０１次側回路
１６ａ、１６ｂ静電容量素子
２０２次側回路
３０平滑回路、３１インダクタ素子、３２静電容量素子
４０制御回路、４１１次側制御回路、４２２次側制御回路、４３判定回路
１００、２００、２１０、２２０電力変換装置
１０１進み信号生成回路、１０２、１０２ａ遅れ信号生成回路
１０３進み遅れ信号生成回路、１０４進み遅れ信号生成回路
１０８三角波生成手段
１１０デッドタイム生成回路、１１１抵抗素子、１１２静電容量素子、１１３抵抗素子、１１４静電容量素子

【図1】