特許 7336490 リーク電流検出回路及びフラックスゲートドライバ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-08-23

(45)【発行日】2023-08-31

(54)【発明の名称】リーク電流検出回路及びフラックスゲートドライバ

(51)【国際特許分類】

   G01R 31/52 20200101AFI20230824BHJP

【ＦＩ】

G01R31/52

【請求項の数】 14

【外国語出願】

(21)【出願番号】P 2021126538

(22)【出願日】2021-08-02

(65)【公開番号】P2022163672

(43)【公開日】2022-10-26

【審査請求日】2021-08-02

(31)【優先権主張番号】110113467

(32)【優先日】2021-04-14

(33)【優先権主張国・地域又は機関】TW

(73)【特許権者】

【識別番号】521340241

【氏名又は名称】愛盛科技股▲ふん▼有限公司

(74)【代理人】

【識別番号】100107423

【弁理士】

【氏名又は名称】城村 邦彦

(74)【代理人】

【識別番号】100120949

【弁理士】

【氏名又は名称】熊野 剛

(74)【代理人】

【識別番号】100093997

【弁理士】

【氏名又は名称】田中 秀佳

(72)【発明者】

【氏名】張 剛碩

(72)【発明者】

【氏名】陸 奕成

【審査官】小川 浩史

(56)【参考文献】

【文献】国際公開第２０１６／１６６９８４（ＷＯ，Ａ１）

【文献】特開２０１４－２３５０８６（ＪＰ，Ａ）

【文献】中国特許出願公開第１１２１９８４５６（ＣＮ，Ａ）

【文献】中国特許出願公開第１０４６５５９１９（ＣＮ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０１Ｒ ３１／５０－３１／７４

Ｇ０１Ｒ １９／００－１９／３２

(57)【特許請求の範囲】

【請求項1】

第１の側コイルと第２の側コイルとを備えたフラックスゲートデバイスに適したリーク電流検出回路であって、
インバータ回路からパルス幅変調信号を受信し、前記パルス幅変調信号を第１のクロック信号でサンプリングして前記第１のクロック信号のパルス数を計算することによってカウント信号を生成し、前記カウント信号に基づき前記パルス幅変調信号のデューティサイクルを検出し、前記カウント信号を出力するように構成され、前記インバータ回路が前記第１の側コイルの誘導電流を受け取り、前記誘導電流に基づき前記パルス幅変調信号を生成する、デューティサイクル検出回路と、
前記デューティサイクル検出回路に結合され、セルフテスト期間において、前記カウント信号のパルス数からオフセット信号を減算することにより前記カウント信号のパルス数を補償するように構成された、補償回路と、
前記補償回路に結合され、前記カウント信号にローパスフィルタリングを行うことにより前記カウント信号の平均値を取得し、前記平均値を複数のしきい値と比較して、複数の制御信号をそれぞれ生成するように構成された、制御信号生成回路と、
を備え、
前記複数の制御信号が、前記フラックスゲートデバイスの生成したリーク電流のリーク電流状態を示すように構成された、
リーク電流検出回路。

【請求項2】

前記補償回路が、
前記デューティサイクル検出回路に結合され、前記セルフテスト期間前の初期期間内において、前記パルス幅変調信号に対応する前記カウント信号の平均パルス数に従って前記オフセット信号を生成し、前記セルフテスト期間の前記オフセット信号に従って前記カウント信号の前記パルス数を調整するように構成された、オフセット補正回路と、
前記オフセット補正回路に結合され、前記カウント信号のノイズを除去するように構成された、フィルタと、
を備える、請求項１に記載のリーク電流検出回路。

【請求項3】

前記補償回路が、
前記フィルタに結合され、温度センサを介して周囲温度を受け取り、前記周囲温度に従って前記カウント信号の前記パルス数に加減演算を行うことにより、前記カウント信号の前記パルス数を調整するように構成された、温度補償回路、
をさらに備える、請求項２に記載のリーク電流検出回路。

【請求項4】

前記制御信号生成回路が、
前記補償回路に結合され、前記カウント信号に絶対値演算を行うことによって、非負の第１の信号を生成する第１の絶対値計算回路と、
前記第１の絶対値計算回路に結合され、前記第１の信号にローパスフィルタリングを行って前記第１の信号の平均値を取得する第１の平均化フィルタと、
前記第１の平均化フィルタに結合され、第１のしきい値に従って第１の制御信号を生成するように構成された、第１の比較回路と、
を備える、請求項１に記載のリーク電流検出回路。

【請求項5】

前記制御信号生成回路が、
前記補償回路に結合され、前記カウント信号にローパスフィルタリングを行うことによって前記カウント信号の平均値を取得する第２の平均化フィルタと、
前記第２の平均化フィルタに結合され、前記カウント信号の平均値に絶対値演算を行うことによって非負の第２の信号を生成する第２の絶対値計算回路と、
前記第２の絶対値計算回路に結合され、第２のしきい値に従って第２の制御信号を生成するように構成された、第２の比較回路と、
をさらに備える、請求項４に記載のリーク電流検出回路。

【請求項6】

前記デューティサイクル検出回路に結合された異常状態検出器であって、
前記フラックスゲートデバイスのクロック源が生成した第２パルス信号が異常であるかどうかを検出して、異常発振信号を生成するように構成された、発振検出回路と、
前記デューティサイクル検出回路に結合され、前記カウント信号に従って前記フラックスゲートデバイスの出力信号の異常の有無を判定して、異常周波数信号を生成する周波数検出回路と、
前記第１の絶対値計算回路に結合され、前記第１の信号に従って前記フラックスゲートデバイスの過電流状態を検出して、異常電流信号を生成するように構成された、過電流検出回路と、
前記発振検出回路、前記周波数検出回路、及び前記過電流検出回路に結合され、前記異常発振信号、前記異常周波数信号、及び前記異常電流信号に従って第３の制御信号を生成し、前記第３の制御信号が前記フラックスゲートデバイスの異常状態を示すように構成された、ロジック回路と、
を備える、異常状態検出器、
をさらに備える、請求項４に記載のリーク電流検出回路。

【請求項7】

第１の側コイルと第２の側コイルとを備えたフラックスゲートデバイスに結合され、前記第１の側コイルの誘導電流を受け取り、前記誘導電流に従ってパルス幅変調信号を生成するように構成された、インバータ回路と、
前記インバータ回路に結合され、前記パルス幅変調信号を受信して複数の制御信号を生成するように構成された、リーク電流検出回路であって、
前記パルス幅変調信号を第１のクロック信号でサンプリングすることによってサンプリング結果を取得して前記第１のクロック信号のパルス数を計算することでカウント信号を生成し、前記カウント信号に従って前記パルス幅変調信号のデューティサイクルを検出し、前記カウント信号を出力するように構成され、前記インバータ回路が前記第１の側コイルの誘導電流を受け取り、前記誘導電流に従って前記パルス幅変調信号を生成する、デューティサイクル検出回路、
前記デューティサイクル検出回路に結合され、セルフテスト期間において、前記カウント信号のパルス数からオフセット信号を減算することによって、前記カウント信号のパルス数を補償するように構成された、補償回路、及び
前記補償回路に結合され、前記カウント信号にローパスフィルタリングを行うことによって、前記カウント信号の平均値を取得し、前記平均値を複数のしきい値と比較して、前記複数の制御信号をそれぞれ生成するように構成された、制御信号生成回路であって、前記複数の制御信号が前記フラックスゲートデバイスの生成したリーク電流のリーク電流状態を示すように構成された、制御信号生成回路
を備える、リーク電流検出回路と、
を備える、フラックスゲートドライバ。

【請求項8】

前記インバータ回路が、
前記フラックスゲートデバイスの前記第１の側コイルに結合され、前記誘導電流の極性を切り替えるように構成された、チョッパスイッチ回路と、
動作電力を受け取るための電源端子、及び、抵抗器に結合された負荷端子を有するＨブリッジ回路であって、前記パルス幅変調信号に基づいて前記誘導電流に従ってランプ信号を生成する、Ｈブリッジ回路と、
前記ランプ信号に従って前記パルス幅変調信号を生成するように構成された、パルス幅変調信号発生器と、
を備える、請求項７に記載のフラックスゲートドライバ。

【請求項9】

前記Ｈブリッジ回路が、
第１のトランジスタ及び第２のトランジスタであって、前記第１のトランジスタ及び前記第２のトランジスタの第１の端子が前記動作電力を一緒に受け取る、第１のトランジスタ及び第２のトランジスタと、
第３のトランジスタであって、その第１の端子及び前記第１のトランジスタの第２の端子が前記チョッパスイッチ回路の第１の端子に一緒に結合され、前記第１のトランジスタ及び前記第３のトランジスタの制御端子が前記パルス幅変調信号を一緒に受信する、第３のトランジスタと、
第４のトランジスタであって、当該第４のトランジスタの第１の端子及び前記第２のトランジスタの第２の端子が前記チョッパスイッチ回路の第２の端子に一緒に結合され、前記第２のトランジスタ及び前記第４のトランジスタの制御端子が、前記パルス幅変調信号とは逆の論理レベルである動作信号であって前記パルス幅変調信号発生器から提供される前記動作信号を一緒に受信し、前記第３のトランジスタ及び前記第４のトランジスタの第２の端子が前記負荷端子に一緒に結合されている、第４のトランジスタと、
を備え、
前記抵抗器が、前記第４のトランジスタの前記第２の端子と接地端子との間に結合されている、
請求項８に記載のフラックスゲートドライバ。

【請求項10】

前記パルス幅変調信号発生器が、
比較器であって、当該比較器の第１の端子が前記ランプ信号を受信し、前記比較器の第２の端子が基準電圧信号を受信する、比較器と、
前記比較器に結合されたＴ型フリップフロップと、
第１のインバータであって、前記Ｔ型フリップフロップが前記比較器の出力端と前記第１のインバータとの間に結合され、前記Ｔ型フリップフロップが前記比較器の出力に従って前記Ｔ型フリップフロップの出力端の論理電位を切り替える、第１のインバータと、
前記第１のインバータに結合された第２のインバータと、
を備える、請求項８に記載のフラックスゲートドライバ。

【請求項11】

前記フラックスゲートデバイスの前記第２の側コイルに結合され、セルフテスト電流を生成して、前記フラックスゲートデバイスが前記セルフテスト電流に従って前記第１の側コイルに前記誘導電流を生成することを可能に構成された、セルフテスト電流生成回路、
をさらに備える、請求項７に記載のフラックスゲートドライバ。

【請求項12】

前記セルフテスト電流生成回路が、第１のセルフテスト期間に直流信号を生成し、第２のセルフテスト期間に交流信号を生成することができ、前記第１のセルフテスト期間が前記セルフテスト電流生成回路が前記直流信号を生成するときの前記セルフテスト期間であり、前記第２のセルフテスト期間が前記セルフテスト電流生成回路が前記交流信号を生成するときの前記セルフテスト期間である、請求項１１に記載のフラックスゲートドライバ。

【請求項13】

前記リーク電流検出回路に結合され、前記複数の制御信号に従って複数のエラープロンプト信号を生成するように構成された、エラープロンプト信号出力回路、
をさらに備える、請求項７に記載のフラックスゲートドライバ。

【請求項14】

前記リーク電流検出回路に結合され、前記補償回路が補償した後の前記カウント信号をデジタルフォーマットからアナログフォーマットに変換するように構成された、信号フォーマット変換回路、
をさらに備える、請求項７に記載のフラックスゲートドライバ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、リーク電流検出回路及びフラックスゲートドライバに関し、詳細には、フラックスゲートデバイスに適したリーク電流検出回路に関する。

【背景技術】

【0002】

電気自動車の性能及び耐久性を向上させるためには、直列及び並列に接続された複数の高電圧バッテリを使用して電気自動車を駆動しなければならない。しかしながら、電気自動車の運転中又は充電中に、道路、天候、又は車両の状態により電気自動車のリーク電流が発生する可能性があり、リーク電流は、運転者及び周囲の環境に侮れない危険をもたらす。したがって、リーク電流検出器に対する需要が高まっており、この分野への関心は当業者にとって依然として高いままである。

【発明の概要】

【発明が解決しようとする課題】

【0003】

電気自動車の運転中又は充電中に、道路、天候、又は車両の状態により電気自動車のリーク電流が発生する可能性があり、リーク電流は、運転者及び周囲の環境に侮れない危険をもたらす。したがって、この問題に対処するには、リーク電流検出器が必要である。

【課題を解決するための手段】

【0004】

本発明は、パルス幅変調信号に従ってフラックスゲートデバイスのリーク電流状態を検出することができるリーク電流検出回路を提供する。

【0005】

本発明の一実施形態では、リーク電流検出回路は、フラックスゲートデバイスに適している。リーク電流検出回路は、デューティサイクル検出回路、補償回路、及び制御信号生成回路を含む。デューティサイクル検出回路は、インバータ回路からパルス幅変調信号を受信し、クロック信号でパルス幅変調信号をサンプリングすることによってパルス幅変調信号のデューティサイクルを検出し、カウント信号を出力する。補償回路は、デューティサイクル検出回路に結合され、セルフテスト期間のオフセット信号に従ってカウント信号のパルス数を調整する。制御信号生成回路は、補償回路に結合され、カウント信号の平均値を計算し、その平均値を複数のしきい値と比較して、複数の制御信号をそれぞれ生成する。制御信号は、フラックスゲートデバイスのリーク電流状態を示すように構成されている。

【0006】

本発明の一実施形態では、フラックスゲートドライバは、インバータ回路及びリーク電流検出回路を含む。インバータ回路は、フラックスゲートデバイスの第１の側に結合され、第１の側の誘導電流に従ってパルス幅変調信号を生成する。リーク電流検出回路は、インバータ回路に結合され、パルス幅変調信号を受信して複数の制御信号を生成する。リーク電流検出回路は、デューティサイクル検出回路、補償回路、及び制御信号生成回路を含む。デューティサイクル検出回路は、パルス幅変調信号をクロック信号でサンプリングすることによって、パルス幅変調信号のデューティサイクルを検出し、カウント信号を出力する。補償回路は、デューティサイクル検出回路に結合され、セルフテスト期間のオフセット信号に従ってカウント信号のパルス数を調整する。制御信号生成回路は、補償回路に結合され、カウント信号の平均値を計算し、その平均値を複数のしきい値と比較して、複数の制御信号をそれぞれ生成する。制御信号は、フラックスゲートデバイスのリーク電流状態を示すように構成されている。

【発明の効果】

【0007】

上記に基づいて、本発明によって提案されるリーク電流検出回路は、フラックスゲートデバイスを有する任意の機器（電気自動車など）に適するようにできる。リーク電流検出回路は、パルス幅変調信号のデューティサイクルを計算し、インバータ回路によって生成されたパルス幅変調信号に従ってカウント信号を出力し、次いで、カウント信号の平均値に従って制御信号を生成して、フラックスゲートデバイスのリーク電流状態を示す。このようにして、機器の使用中の安全性を高めることができる。

【0008】

上記したことをより理解しやすくするために、図面を伴ういくつかの実施形態を以下に詳細に説明する。

【図面の簡単な説明】

【0009】

【図1】本発明の一実施形態によるフラックスゲートドライバの概略図である。

【0010】

【図2】本発明の一実施形態によるリーク電流検出回路の概略図である。

【0011】

【図3】本発明の別の実施形態によるリーク電流検出回路の概略図である。

【0012】

【図4】本発明の一実施形態によるインバータ回路の概略図である。

【0013】

【図5】本発明の一実施形態によるインバータ回路の動作波形図である。

【0014】

【図6】本発明の一実施形態によるパルス幅変調信号の動作波形図である。

【0015】

【図7】本発明の一実施形態によるセルフテスト期間の動作波形図である。

【発明を実施するための形態】

【0016】

図１を参照すると、図１は、本発明の一実施形態によるリーク電流検出回路の概略図である。図１に示す実施形態では、インバータ回路１０１は、フラックスゲートデバイスの出力信号に従ってパルス幅変調信号ＰＷＭを生成することができ、リーク電流検出回路１００は、パルス幅変調信号ＰＷＭに従って制御信号ＣＳ１～ＣＳｎを生成して、フラックスゲートデバイスのリーク電流状態を示すことができる。本実施形態では、リーク電流検出回路１００は、デューティサイクル検出回路１１０、補償回路１２０、及び制御信号生成回路１３０を含む。デューティサイクル検出回路１１０は、インバータ回路１０１に結合されてもよく、パルス幅変調信号ＰＷＭをクロック信号ＣＫでサンプリングすることによって、パルス幅変調信号ＰＷＭのデューティサイクルを検出し、カウント信号ＤＴを出力する。クロック信号ＣＫの周波数は、パルス幅変調信号ＰＷＭの周波数よりも大きい。一部の実施形態では、補償回路１２０は、デューティサイクル検出回路１１０に結合され、セルフテスト期間のオフセット信号ＯＦに従って、カウント信号ＤＴのパルス数を調整することができる。一部の実施形態では、制御信号生成回路１３０は、補償回路１２０に結合され、補償回路１２０によって調整されたカウント信号ＤＴの平均値を計算することができ、この平均値をしきい値ＴＨ１～ＴＨｎと比較して、制御信号ＣＳ１～ＣＳｎを生成し、フラックスゲートデバイスのリーク電流状態を示すことができる。

【0017】

一部の実施形態では、インバータ回路１０１は、ブリッジインバータ回路、又は他のインバータ回路、あるいはそれらの組合せを使用することができる。デューティサイクル検出回路１１０は、サンプリング回路と演算回路との組合せを使用して実施されてもよい。補償回路１２０は、フィルタとセンサと算術回路との組合せを使用して実施されてもよい。制御信号生成回路１３０は、絶対値計算回路と平均化フィルタと比較回路との組合せを使用して実施されてもよい。

【0018】

本実施形態では、インバータ回路１０１は、フラックスゲートデバイスの出力信号に従って、周期的な方形波によって表されるパルス幅変調信号ＰＷＭを生成することができることに注意する必要がある。一般に、インバータ回路１０１は、フラックスゲートデバイスにリーク電流がない場合は、デューティサイクル（高／低電位比）が５０％／５０％のパルス幅変調信号ＰＷＭを出力することができる。対照的に、フラックスゲートデバイスは、フラックスゲートデバイスにリーク電流が発生したときは、インバータ回路１０１によって出力されるパルス幅変調信号ＰＷＭのデューティサイクルを変化させる磁場を生成する。一部の実施形態では、リーク電流の電流値が大きいほど、パルス幅変調信号ＰＷＭのデューティサイクルの変化値が大きくなり、これは線形関係として提示される。このようにして、本発明のリーク電流検出回路１００は、パルス幅変調信号ＰＷＭのデューティサイクルを検出し、制御信号ＣＳ１～ＣＳｎを生成して、フラックスゲートデバイスのリーク電流状態を示すことができる。

【0019】

図２を参照すると、図２は、本発明の別の実施形態によるリーク電流検出回路の概略図である。図２に示す実施形態では、リーク電流検出回路２００は、インバータ回路２０１に結合され、制御信号ＣＳ１～ＣＳ３及び調整されたカウント信号ＤＴ’を生成することができる。制御信号ＣＳ１、ＣＳ２、及びＣＳ３は、フラックスゲートデバイスのリーク電流状態及び異常状態を示すようにそれぞれ構成されている。一部の実施形態では、リーク電流検出回路２００は、エラー信号出力回路２０３及び／又は信号フォーマット変換回路２０４に結合され、制御信号ＣＳ１～ＣＳ３に従ってプロンプト信号ＡＬＡ１～ＡＬＡ３及び／又はアナログ出力信号ＡＳを出力して、ヒント、解釈、又は他のアプリケーションを提供することができる。本実施形態では、リーク電流検出回路２００は、デューティサイクル検出回路２１０、補償回路２２０、制御信号生成回路２３０、及び異常状態検出器２４０を含む。デューティサイクル検出回路２１０は、パルス幅変調信号ＰＷＭを受信し、パルス幅変調信号ＰＷＭをクロック信号ＣＫでサンプリングすることによってパルス幅変調信号ＰＷＭのデューティサイクルを検出し、次いでカウント信号ＤＴを出力するように構成されている。

【0020】

本実施形態では、補償回路２２０は、カウント信号ＤＴを受信し、調整されたパルス数を有するカウント信号ＤＴ’を生成することができる。一部の実施形態では、補償回路２２０は、オフセット値補正回路２２１、フィルタ２２２、及び温度補償回路２２３のうちの少なくとも１つを含むことができる。一部の実施形態では、オフセット補正回路２２１は、デューティサイクル検出回路２１０に結合され、カウント信号ＤＴを受信することができ、セルフテスト期間のオフセット信号ＯＦに従ってカウント信号ＤＴのパルス数を調整することができる。一部の実施形態では、オフセット値補正回路２２１は、動的オフセット相関（ＤＯＣ）回路であってもよい。オフセット信号ＯＦは、例えば、ユーザによって予め設定又は入力されていてもよく、あるいはフラックスゲートデバイスの電源が投入（パワーオン）された後の初期期間のパルス幅変調信号ＰＷＭに従って動的に設定されてもよい。

【0021】

一部の実施形態では、フィルタ２２２は、オフセット補正回路２２１に結合され、カウント信号ＤＴのノイズを除去することができる。温度補償回路２２３は、フィルタ２２２に結合され、リーク電流検出回路２００の周囲（又は内部）に配置された温度センサ２２４を介して周囲温度ＴＥを受け取ることができ、次いで、周囲温度ＴＥに従ってカウント信号ＤＴのパルス数を調整（加算演算及び減算演算などを）して、カウント信号ＤＴ’を生成する。

【0022】

本実施形態では、制御信号生成回路２３０は、補償回路２２０に結合され、調整されたカウント信号ＤＴ’を受信し、制御信号ＣＳ１及びＣＳ２を生成することができる。一部の実施形態では、制御信号生成回路２３０は、絶対値計算回路２３１、平均化フィルタ２３２、及び比較回路２３３のみを含んでもよい。絶対値計算回路２３１は、カウント信号ＤＴ’に対して絶対値演算を行って、非負の第１の信号Ｓ１を生成することができる。平均化フィルタ２３２は、絶対値計算回路２３１に結合されてもよく、第１の信号Ｓ１のローパスフィルタリングを行って、第１の信号Ｓ１の平均値を取得する。例えば、入力信号が正の値と負の値を有する交流（ＡＣ）信号である場合、ＡＣ信号の負の値は、絶対値計算回路２３１を介して正の値に変換されてもよく、次いで、平均化フィルタ２３２を介して直流（ＤＣ）のような平均値信号が出力される。比較回路２３３は、平均化フィルタ２３２に結合されてもよく、しきい値ＴＨ１を第１の信号Ｓ１の平均値と比較した後、制御信号ＣＳ１を生成することができる。例えば、入力信号がしきい値ＴＨ１以上の場合は、論理ハイ電位が出力されてもよく、その逆の場合も同様である。

【0023】

一部の実施形態では、制御信号生成回路２３０は、平均化フィルタ２３４、絶対値計算回路２３５、及び比較回路２３６をさらに含むことができる。平均化フィルタ２３４は、カウント信号ＤＴ’のローパスフィルタリングを行って、カウント信号ＤＴ’の平均値を取得することができる。絶対値計算回路２３５は、平均化フィルタ２３４に結合され、平均値の絶対値を取得することができる。例えば、入力信号が直流（ＤＣ）信号である場合、最初に平均化フィルタ２３４を介して平均値が出力されてもよく、次いで、絶対値計算回路２３５を介して絶対値が取得される。比較回路２３６は、絶対値計算回路２３５に結合されてもよく、しきい値ＴＨ２及び非負の入力信号の平均値に従って制御信号ＣＳ２を生成する。しきい値ＴＨ１及びＴＨ２は、ユーザによって予め設定又は入力されてもよい。一部の実施形態では、しきい値ＴＨ１は、３０ミリアンペア（ｍＡ）に設定されてもよく、しきい値ＴＨ２は、６ミリアンペア（ｍＡ）に設定されてもよい。

【0024】

一部の実施形態では、異常状態検出器２４０は、デューティサイクル検出回路２１０及び／又は制御信号生成回路２３０に結合されてもよく、制御信号ＣＳ３を生成する。一部の実施形態では、異常状態検出器２４０は、発振検出回路２４１、周波数検出回路２４２、及び過電流検出回路２４３のうちの少なくとも１つを含むことができる。一部の実施形態では、ロジック回路ＬＧがさらに含まれてもよい。発振検出回路２４１、周波数検出回路２４２、及び過電流検出回路２４３は、異なる条件のしきい値でユーザによって予め設定又は入力されて、異常状態を判定することができる。本実施形態では、発振検出回路２４１は、フラックスゲートデバイスのクロック源に結合され、フラックスゲートデバイスが異常な発振を有するかどうかを検出することができる。例えば、発振検出回路２４１が、クロック源に出力周波数がないこと、又は周波数が予め設定されたしきい値よりも低いことを検出した場合、これは、フラックスゲートデバイスが良好に接続されていないか、又は回路が良好にはんだ付けされておらず、その結果、発振していない、又は発振が一時停止しているなどの異常状態になっていることを意味することができる。このとき、発振検出回路２４１は、異常発振信号を生成することができる。

【0025】

一部の実施形態では、周波数検出回路２４２は、デューティサイクル検出回路２１０に結合されてもよく、カウント信号ＤＴに従って、フラックスゲートデバイスが周波数異常を有するかどうかを判定することができる。例えば、周波数検出回路２４２が、フラックスゲートデバイスの出力周波数が予め設定されたしきい値よりも高い（又は低い）と判定した場合、異常な周波数信号が生成されている可能性がある。一部の実施形態では、過電流検出回路２４３は、制御信号生成回路２３０に結合され、フラックスゲートデバイスの過電流状態を検出することができる。例えば、過電流検出回路２４３は、制御信号生成回路２３０内の絶対値計算回路２３１に結合され、絶対値計算を実行した後の調整されたパルス数及び第１の信号Ｓ１を受信することができる。過電流検出回路２４３は、第１の信号Ｓ１の電流が予め設定されたしきい値よりも大きいと判定した場合に、異常電流信号を生成することができる。本実施形態では、ロジック回路ＬＧは、発振検出回路２４１、周波数検出回路２４２、及び過電流検出回路２４３の出力端子に結合されてもよく、異常発振信号、異常周波数信号、及び異常電流信号に従って制御信号ＣＳ３を生成することができる。例えば、ロジック回路ＬＧは、ＯＲゲート回路、ＮＯＲゲート回路、又は他のロジックゲート回路、あるいはそれらの組合せであってもよい。

【0026】

一部の実施形態では、リーク電流検出回路２００は、エラー信号出力回路２０３に結合されていてもよい。エラー信号出力回路２０３は、制御信号ＣＳ１～ＣＳ３のいずれかに従って、対応するプロンプト信号ＡＬＡ１～ＡＬＡ３を生成して、フラックスゲートデバイスにリーク電流又は異常状態が発生したときに警告を発することができる。例えば、エラー信号出力回路２０３は、複数のバッファ回路（プルアップ回路、プルダウン回路、又はそれらの組合せなど）であってもよい。エラー信号出力回路２０３は、音及び／又は光プロンプト信号を生成するためのブザー、発光ダイオード、又は他の警告回路をさらに含むことができる。

【0027】

一部の実施形態では、リーク電流検出回路２００は、信号フォーマット変換回路２０４に結合されていてもよい。信号フォーマット変換回路２０４は、補償回路２２０によって調整されたカウント信号ＤＴ’をデジタルフォーマットからアナログフォーマットに変換し、他の後続の処理における解釈又は演算のためにアナログ電圧信号ＡＳを出力することができる。他の実施形態では、エラー信号出力回路２０３及び／又は信号フォーマット変換回路２０４はまた、リーク電流検出回路２００内に配置されていてもよく、本実施形態によって限定されない。

【0028】

図３を参照すると、図３は、本発明の一実施形態によるフラックスゲートドライバの概略図を示す。図３に示す実施形態では、フラックスゲートデバイスＦＧは、２組のコイル、すなわち、第１の側ＳＩＤ１及び第２の側ＳＩＤ２を有する。フラックスゲートドライバ３００は、第１の側ＳＩＤ１の誘導電流ＩＳを受け取るように、フラックスゲートデバイスＦＧの第１の側ＳＩＤ１に結合されることができる入力端子ＥＣ１及びＥＣ２を有する。一部の実施形態では、フラックスゲートドライバ３００はまた、第２の側ＳＩＤ２にセルフテスト電流ＩＴを出力して、フラックスゲートデバイスＦＧが第２の側ＳＩＤ２のセルフテスト電流ＩＴに従って第１の側ＳＩＤ１に誘導電流ＩＳを生成することを可能にするように、フラックスゲートデバイスＦＧの第２の側ＳＩＤ２に結合されることができる出力端子ＳＴ１及びＳＴ２を有することができる。本実施形態では、フラックスゲートドライバ３００は、インバータ回路３０１、リーク電流検出回路３０２、エラー信号出力回路３０３、信号フォーマット変換回路３０４、電圧レギュレータ３０５、発振器３０６、セルフテスト電流生成回路３０７、及び基準電圧発生器３０８を含む。図３に示すリーク電流検出回路３０２、エラー信号出力回路３０３、信号フォーマット変換回路３０４の実施態様については、図２に示すリーク電流検出回路２００、エラー信号出力回路２０３、信号フォーマット変換回路２０４の関連する説明を参照することができ、ここでは繰り返さない。

【0029】

本実施形態では、インバータ回路３０１は、誘導電流ＩＳを受信し、パルス幅変調信号を生成することができる。リーク電流検出回路３０２は、パルス幅変調信号に従って複数の制御信号を生成することができる。一部の実施形態では、エラー信号出力回路３０３及び／又は信号フォーマット変換回路３０４は、リーク電流検出回路３０２によって出力される複数の制御信号に従って、プロンプト信号ＡＬＡ及び／又はアナログ出力信号ＡＳをそれぞれ生成して、フラックスゲートデバイスＦＧのリーク電流及び／又は異常状態を示すことができる。一部の実施形態では、電圧レギュレータ３０５は、フラックスゲートドライバ３００内の任意の電圧信号に対して安定化を実行するように構成されていてもよい。例えば、電圧レギュレータ３０５は、低ドロップアウトレギュレータ（ＬＤＯ）であってもよい。一部の実施形態では、発振器３０６は、リーク電流検出回路３０２がリーク電流状態を判定するためのクロック信号を生成するように構成されていてもよい。

【0030】

一部の実施形態では、セルフテスト電流生成回路３０７は、フラックスゲートドライバ３００の出力端子ＳＴ１及びＳＴ２を介してフラックスゲートデバイスＦＧの第２の側ＳＩＤ２に出力されるセルフテスト電流ＩＴを生成するように構成されてもよい。一部の実施形態では、セルフテスト電流生成回路３０７は、第１のセルフテスト期間にＤＣ信号を生成し、第２のセルフテスト期間にＡＣ信号を生成することができる。第１のセルフテスト期間及び第２のセルフテスト期間の開始時間、時間長、実施順序、又は期間間隔は、本実施形態によって限定されない。例えば、セルフテストは、フラックスゲートデバイスＦＧの電源が投入された後の期間（又は一定期間若しくは任意の他の設定された期間の後）に実行されてもよく、第１のセルフテスト期間が最初に実行され、その後に第２のセルフテスト期間が続いてもよく、その逆でもよい。第１のセルフテスト期間及び第２のセルフテスト期間は、連続的又は非連続的に実行されてもよい。一部の実施形態では、基準電圧発生器３０８は、基準電圧ＶＯＵＴを生成及び出力するように構成されてもよい。

【0031】

図４及び図５を参照すると、図４は、本発明の一実施形態によるインバータ回路の概略図であり、図５は、本発明の一実施形態によるインバータ回路の動作波形図である。図４に示す実施形態では、インバータ回路４０１は、入力端子ＥＣ１及びＥＣ２を介してフラックスゲートデバイスＦＧの第１の側ＳＩＤ１の出力信号を受信し、デューティサイクル検出回路４００へのパルス幅変調信号ＰＷＭを生成することができる。本実施形態では、インバータ回路４０１は、チョッパスイッチ回路４１０、Ｈブリッジ回路４２０、及びパルス幅変調信号発生器４３０を含む。チョッパスイッチ回路４１０は、フラックスゲートデバイスＦＧとＨブリッジ回路４２０との間に結合され、入力信号の極性を切り替えるように構成されていてもよい。Ｈブリッジ回路４２０は、複数のスイッチ回路及びパルス幅変調信号ＰＷＭを使用して、異なる導電経路ＰＨ１とＰＨ２とを切り替え、フラックスゲートデバイスＦＧの出力信号に従ってランプ信号ＶＲを生成することができる。パルス幅変調信号発生器４３０は、Ｈブリッジ回路４２０に結合されてもよく、ランプ信号ＶＲに従ってパルス幅変調信号ＰＷＭを生成する。詳細には、Ｈブリッジ回路４２０は、トランジスタＭ０～Ｍ３、抵抗器Ｒｓ、及びスイッチＳＷを含み、電源端子、接地端子、及び負荷端子を有し、動作電源ＶＤＤ及び接地電源ＧＮＤをそれぞれ受け取り、ランプ信号ＶＲを出力する。トランジスタＭ０～Ｍ３、抵抗器Ｒｓ、及びスイッチＳＷの実際の素子数は、本実施形態によって限定されない。一部の実施形態では、抵抗器Ｒｓは、Ｈブリッジ回路４２０の負荷端子と接地端子との間に結合されている。一部の実施形態では、リーク電流検出の感度を調整するように、抵抗器ＲｓとＨブリッジ回路４２０の接地端子との間にスイッチＳＷがあってもよい。本実施形態では、トランジスタＭ０及びＭ１の第１の端子は、電源端子に一緒に結合されている。トランジスタＭ０及びＭ１の第２の端子は、チョッパスイッチ回路４１０の２つの出力端子にそれぞれ結合されている。トランジスタＭ２の第１の端子は、トランジスタＭ０の第２の端子に結合されている。トランジスタＭ３の第１の端子は、トランジスタＭ１の第２の端子に結合されている。トランジスタＭ２及びＭ３の第２の端子は、負荷端子に一緒に結合されている。トランジスタＭ０及びＭ２の制御端子は、パルス幅変調信号ＰＷＭを一緒に受信する。トランジスタＭ１及びＭ３の制御端子は、動作信号ＰＷＭＢを一緒に受信する。本実施形態では、トランジスタＭ０及びＭ１の導電型はＰ型であり、トランジスタＭ２及びＭ３の導電型はＮ型であり、これにより、トランジスタＭ０及びＭ３の導通状態を、トランジスタＭ１及びＭ２の導通状態と逆にすることができる。他の実施形態では、他の型の組合せを使用することもでき、本実施形態によって限定されない。

【0032】

本実施形態では、パルス幅変調信号発生器４３０は、比較器ＯＰ、スイッチ回路ＤＦＦ、及びインバータＮ１、Ｎ２を含むことができる。比較器ＯＰ、スイッチ回路ＤＦＦ、及びインバータＮ１、Ｎ２は、Ｈブリッジ回路４２０の出力端子に順次結合され、ランプ信号ＶＲ及び基準電圧信号ＶＲＥＦを受信することができる。本実施形態では、比較器ＯＰは、ランプ信号ＶＲと基準電圧信号ＶＲＥＦとの間の電圧差を比較を通して求めることができる。基準電圧信号ＶＲＥＦは、ユーザによって予め設定又は入力されていてもよい。本実施形態では、スイッチ回路ＤＦＦは、比較器ＯＰの出力に従って出力信号を生成することができる。インバータＮ１及びＮ２は、スイッチ回路ＤＦＦの出力信号に対して一次反転処理及び二次反転処理をそれぞれ実行して、動作信号ＰＷＭＢ及びパルス幅変調信号ＰＷＭを逆の論理レベルで出力することができる。このようにして、Ｈブリッジ回路４２０は、動作信号ＰＷＭＢ及びパルス幅変調信号ＰＷＭに従って、トランジスタＭ０～Ｍ３のオンオフ状態を交互に切り替えて、Ｈブリッジ回路４２０の導電経路ＰＨ１とＰＨ２とを切り替えることができる。例えば、本実施形態では、パルス幅変調信号ＰＷＭが論理ロー電位で、動作信号ＰＷＭＢが論理ハイ電位のとき、トランジスタＭ０、Ｍ３がオンし（トランジスタＭ１、Ｍ２がオフし）、導電経路ＰＨ１が、Ｈブリッジ回路４２０の電源端子と、トランジスタＭ０、Ｍ３と、負荷端子との間に形成されてもよい。対照的に、パルス幅変調信号ＰＷＭが論理ハイ電位で、動作信号ＰＷＭＢが論理ロー電位のとき、トランジスタＭ１、Ｍ２がオンし（トランジスタＭ０、Ｍ３がオフし）、導電経路ＰＨ２が、Ｈブリッジ回路４２０の電源端子と、トランジスタＭ１、Ｍ２と、負荷端子との間に形成されてもよい。

【0033】

上記の動作の波形図については、図５を参照されたい。説明の便宜上、スイッチ回路ＤＦＦの初期出力は論理ロー電位であると仮定されている。このとき、パルス幅変調信号ＰＷＭは、論理ロー電位、動作信号ＰＷＭＢは、論理ハイ電位である。デバイスＦＧの出力信号は、最初に、導電経路ＰＨ１を介してＨブリッジ回路４２０の負荷端子を充電することができ、それにより、負荷端子上のランプ信号ＶＲの電圧値が、初期の低電圧値（例えば、接地電源ＧＮＤよりも大きく、基準電圧信号ＶＲＥＦよりも小さいが、本実施形態ではこれに限定されない）から徐々に増加する。ランプ信号ＶＲの電圧値が基準電圧信号ＶＲＥＦの電圧値と等しくなると、スイッチ回路ＤＦＦは、比較器ＯＰの出力の変化に従って、出力信号を論理ロー電位から論理ハイ電位に変化させることができる。すると、動作信号ＰＷＭＢとパルス幅変調信号ＰＷＭの論理電位が反転し、ランプ信号ＶＲが充電状態から放電状態に変化する。このとき、Ｈブリッジ回路４２０の導電経路は、導電経路ＰＨ１から導電経路ＰＨ２に変化し、逆電流が生成されて、Ｈブリッジ回路４２０の負荷端子を再充電する。このようにして、ランプ信号ＶＲが何度も繰り返し形成される。

【0034】

本実施形態では、チョッパスイッチ回路４１０は、パルス幅変調信号ＰＷＭの完全なサイクル（すなわち、論理レベルが２回切り替わる）が出力された後に、（クロック信号ＣＰＣＫによって示されるように）フラックスゲートデバイスＦＧの出力信号の極性を切り替えることができる。デューティサイクル検出回路４００は、パルス幅変調信号ＰＷＭをクロック信号ＣＫでサンプリングすることによって、パルス幅変調信号ＰＷＭのパルス数を計算することができる。異なるデューティサイクルＴｐ及びＴｎにおけるサンプリング結果が、それぞれパルス数ＤＴｐ＋ＤＯＦ及び－ＤＴｎ＋ＤＯＦであると仮定すると、パルス数ＤＴｐ及び－ＤＴｎに対応するパルス幅変調信号ＰＷＭは、互いに反転しており、オフセット数ＤＯＦは、インバータ回路４０１の回路ノイズ（温度ドリフトなど）に起因するパルス数オフセットを表し、同相である。このようにして、デューティサイクル検出回路４００は、回路ノイズに起因するパルスオフセット数ＤＯＦを除去し、異なるデューティサイクルＴｐ及びＴｎにおけるパルス幅変調信号ＰＷＭのパルス数を減算して、デューティサイクルのパルス数ＤＴｐ及びＤＴｎを算出することができる（（ＤＴｐ＋Ｄｏｆｆｓｅｔ）－（－ＤＴｎ＋Ｄｏｆｆｓｅｔ）＝ＤＴｐ＋ＤＴｎ）。

【0035】

図６を参照すると、図６は、本発明の一実施形態によるパルス幅変調信号の動作波形図を示す。図６に示す実施形態では、フラックスゲートデバイスの電圧端子の電圧値ＶＤ５Ａは、フラックスゲートデバイスの電源が投入された後、徐々に増加する。電源投入時にリーク電流が出力されず、一定期間電源が投入された後にインバータ回路がパルス幅変調信号ＰＷＭを出力し始めると仮定すると、本発明のリーク電流検出回路は、パルス幅変調信号ＰＷＭのデューティサイクル数ＡＶＧ及び平均パルス数を測定して、オフセット信号ＯＦを生成することができる。例えば、本実施形態では、セルフテスト期間を開始するために、セルフテストパルス信号ＴＥＳＴの一例を使用している。リーク電流検出回路は、セルフテスト期間の前の初期期間のパルス幅変調信号ＰＷＭのデューティサイクル数ＡＶＧを１６と測定し、平均パルス数を１０と算出してもよく、その場合、リーク電流検出回路は、オフセット信号ＯＦを１０に設定することができる。一部の実施形態では、リーク電流検出回路は、セルフテスト期間のオフセット信号ＯＦに従ってカウント信号のパルス数を調整し、セルフテスト期間が終了した後にオフセット信号ＯＦをゼロにリセットすることができる。

【0036】

図７は、本発明の一実施形態によるセルフテスト期間の動作波形の概略図である。図７に示す実施形態では、セルフテストパルス信号ＴＥＳＴの例でセルフテスト期間が開始された後、セルフテスト電流生成回路は、フラックスゲートデバイスへのセルフテスト電流ＩＴを生成して、リーク電流の検出を実行することができる。例えば、ＤＣ信号ＩＴｄは、セルフテスト期間ｔ１に生成されてもよく、ＡＣ信号ＩＴａは、セルフテスト期間ｔ２に生成されてもよい。セルフテスト期間（ｔ１＋ｔ２）において、フラックスゲートデバイスにリーク電流がある場合、リーク電流検出回路は、制御信号ＣＳ１及びＣＳ２を出力することができる。例えば、本実施形態では、時間間隔ｔ３及びｔ４の後にプルアップ（又はプルダウン）信号を出力して、フラックスゲートデバイスのリーク電流状態を示すことができる。

【0037】

要約すると、本発明で提案されたリーク電流検出回路及びフラックスゲートドライバは、フラックスゲートデバイスの出力信号に従ってインバータ回路によって生成されたパルス幅変調信号を受信することができ、パルス幅変調信号のデューティサイクルを検出して複数の制御信号を生成し、フラックスゲートデバイスのリーク電流状態を示す。このようにして、機器の使用中の安全性を高めることができる。

【0038】

本発明は、上述した実施形態を参照して説明されてきたが、本発明を限定することは意図されていない。当業者は、本発明の精神及び範囲から逸脱することなく、記載された実施形態に変更及び修正を加えることができることは明らかである。したがって、本発明の範囲は、本明細書に添付された特許請求の範囲及びそれらの均等物によって定義され、別段の定めがない限り、すべての用語はそれらの最も広い合理的な意味で意味される。

【産業上の利用可能性】

【0039】

本発明のリーク電流検出回路及びフラックスゲートドライバは、フラックスゲートデバイスを有する任意の機器（電気自動車など）に適しており、フラックスゲートデバイスのリーク電流状態を示すことができる。このようにして、道路、天候、車両の状態に関係なく、機器の使用中の安全性を高めることができ、リーク電流がドライバ及び周囲の環境に危険を及ぼすことを防止する。

【符号の説明】

【0040】

１００，２００，３０２：リーク電流検出回路
１０１，２０１，３０１，４０１：インバータ回路
１１０，２１０，４００：デューティサイクル検出回路
１２０，２２０：補償回路
１３０，２３０：制御信号発生回路
２０３，３０３：エラー信号出力回路
２０４，３０４：信号フォーマット変換回路
２２１：オフセット値補正回路
２２２：フィルタ
２２３：温度補償回路
２２４：温度センサ
２３１，２３５：絶対値計算回路
２３２，２３４：平均化フィルタ
２３３，２３６：比較回路
２４０：異常状態検出器
２４１：発振検出回路
２４２：周波数検出回路
２４３：過電流検出回路
３００：フラックスゲートドライバ
３０５：電圧レギュレータ
３０６：発振器
３０７：セルフテスト電流生成回路
３０８：基準電圧発生器
４１０：チョッパスイッチ回路
４２０：Ｈブリッジ回路
４３０：パルス幅変調信号発生器
ＡＬＡ，ＡＬＡ１～ＡＬＡ３：プロンプト信号
ＡＳ：アナログ出力信号
ＡＶＧ：デューティサイクル数
ＣＫ，ＣＰＣＫ：クロック信号
ＣＳ１～ＣＳｎ：制御信号
ＤＦＦ：スイッチ回路
ＤＴ，ＤＴ’：カウント信号
ＤＴｐ，ＤＴｎ，ＤＯＦ：パルス数
ＥＣ１，ＥＣ２：入力端子
ＦＧ：フラックスゲートデバイス
ＧＮＤ：接地電源
ＶＤ５Ａ：電圧
ＶＤＤ：動作電源
ＶＲＥＦ：基準電圧信号
ＶＲｓ：ランプ信号
ＶＯＵＴ：基準電圧
ＩＳ：誘導電流
ＩＴ：セルフテスト電流
ＩＴａ：ＡＣ信号
ＩＴｄ：ＤＣ信号
ＬＧ：ロジック回路
Ｎ１，Ｎ２：インバータ
Ｍ０～Ｍ３：トランジスタ
ＯＦ：オフセット信号
ＯＰ：比較器
ＰＨ１，ＰＨ２：導電経路
ＰＷＭ：パルス幅変調信号
ＰＷＭＢ：動作信号
Ｒｓ：抵抗器
ＳＩＤ１，ＳＩＤ２：側
ＳＴ１，ＳＴ２：出力端子
ＳＷ：スイッチ
ｔ１～ｔ４，Ｔｐ，Ｔｎ：時間
ＴＥ：周囲温度
ＴＥＳＴ：セルフテストパルス信号
ＴＨ１～ＴＨｎ：しきい値

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】