特許 7338082 圧電体膜基板の製造方法および圧電体膜基板

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B1)

(11)【特許番号】

(24)【登録日】2023-08-25

(45)【発行日】2023-09-04

(54)【発明の名称】圧電体膜基板の製造方法および圧電体膜基板

(51)【国際特許分類】

   H10N 30/076 20230101AFI20230828BHJP

   H10N 30/853 20230101ALI20230828BHJP

   H10N 30/87 20230101ALI20230828BHJP

   C30B 29/32 20060101ALI20230828BHJP

   C30B 33/02 20060101ALI20230828BHJP

   C23C 14/08 20060101ALI20230828BHJP

   C23C 14/58 20060101ALI20230828BHJP

   H01L 21/314 20060101ALN20230828BHJP

【ＦＩ】

H10N30/076

H10N30/853

H10N30/87

C30B29/32 D

C30B33/02

C23C14/08 K

C23C14/58 A

H01L21/314 A

【請求項の数】 6

(21)【出願番号】P 2023001901

(22)【出願日】2023-01-10

【審査請求日】2023-06-23

【早期審査対象出願】

(73)【特許権者】

【識別番号】000183369

【氏名又は名称】住友精密工業株式会社

(74)【代理人】

【識別番号】100104433

【弁理士】

【氏名又は名称】宮園 博一

(72)【発明者】

【氏名】木内 万里夫

(72)【発明者】

【氏名】片山 信英

【審査官】宮本 博司

(56)【参考文献】

【文献】特開２０１８－１９０８９０（ＪＰ，Ａ）

【文献】特開２０１４－２２９９０２（ＪＰ，Ａ）

【文献】特開２００７－０８８４４３（ＪＰ，Ａ）

【文献】国際公開第２０２０／０９０４７３（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ１０Ｎ ３０／０７６

Ｈ１０Ｎ ３０／８５３

Ｈ１０Ｎ ３０／８７

Ｃ３０Ｂ ２９／３２

Ｃ３０Ｂ ３３／０２

Ｃ２３Ｃ １４／０８

Ｃ２３Ｃ １４／５８

Ｈ０１Ｌ ２１／３１４

(57)【特許請求の範囲】

【請求項1】

基板上に下部電極を形成する工程と、
前記下部電極上に圧電体膜を形成する工程と、を備え、
前記圧電体膜を形成する工程は、結晶化するとともにエピタキシャル成長する第１温度でシード層となる第１層を前記下部電極上に形成する工程と、結晶化するとともに前記第１温度よりも低い第２温度で形成される部分を有する第２層を前記第１層上に形成する工程と、を含み、
前記第２層を形成する工程は、前記第１層の形成後に連続して前記第１温度から前記第２温度に温度を変化させている間にも、前記第２層を形成する工程を含む、圧電体膜基板の製造方法。

【請求項2】

前記第２層を形成する工程は、前記第１層よりも厚みの大きい前記第２層を形成する工程を含む、請求項１に記載の圧電体膜基板の製造方法。

【請求項3】

前記第１温度は、５６０℃以上７００℃以下であり、
前記第２温度は、５００℃以上５６０℃未満である、請求項１に記載の圧電体膜基板の製造方法。

【請求項4】

前記第１層の厚みは、前記圧電体膜全体の厚みに対して１％以上５０％未満である、請求項２に記載の圧電体膜基板の製造方法。

【請求項5】

基板上に下部電極を形成する工程と、
前記下部電極上に圧電体膜を形成する工程と、を備え、
前記圧電体膜を形成する工程は、結晶化するとともにエピタキシャル成長する第１温度でシード層となる第１層を前記下部電極上に形成する工程と、結晶化するとともに前記第１温度よりも低い第２温度で形成される部分を有する第２層を前記第１層上に形成する工程と、を含み、
前記第１層を形成する工程と、前記第２層を形成する工程とが順次行われることによって、前記第１層および前記第１層の結晶方位の特性を引き継いだ前記第２層の部分からなる単結晶状の第１領域と、前記第２層の残りの部分からなる多結晶状の第２領域とが順次形成される、圧電体膜基板の製造方法。

【請求項6】

基板と、
前記基板上に形成された下部電極と、
前記下部電極上に形成された圧電体膜と、を備え、
前記圧電体膜は、結晶化するとともにシード層となる第１層と、結晶化するとともに前記第１層上に形成された第２層とを含み、
前記第１層は、エピタキシャル成長した単結晶状の第１領域からなり、
前記第２層は、前記第１層の結晶方位の特性を引き継いだ単結晶状の前記第１領域と、前記第２層の残りの部分からなる多結晶状の第２領域とが形成されている、圧電体膜基板。

【発明の詳細な説明】

【技術分野】

【0001】

この発明は、圧電体膜基板の製造方法および圧電体膜基板に関し、特に、下部電極上に圧電体膜が形成される圧電体膜基板の製造方法および圧電体膜基板に関する。

【背景技術】

【0002】

従来、下部電極上に強誘電体が形成される強誘電体キャパシタの製造方法が知られている（たとえば、特許文献１参照）。

【0003】

上記特許文献１には、下部電極上に強誘電体が形成されるとともに、強誘電体上に上部電極が形成される強誘電体キャパシタの製造方法が開示されている。この製造方法では、下部電極上に結晶化温度以上の温度で第１強誘電体層が形成され、第１強誘電体層上に結晶化温度未満の温度で第２強誘電体層が形成される。この製造方法では、第２強誘電体層がアモルファス型構造であり結晶型構造を有しないため、上部電極と第２強誘電体層との間の界面における欠陥の発生が抑制される。その結果、強誘電体キャパシタを不揮発性メモリに応用した場合に、強誘電体に対し反転動作を繰り返すうちに分極量が減少する疲労特性が改善される。

【先行技術文献】

【特許文献】

【0004】

【文献】特開２０１０－１７１４５６号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

上記特許文献１には、メモリに適用される強誘電体の製造方法について記載されている一方、アクチュエータやセンサに適用される圧電体膜の製造方法については全く記載されていない。アクチュエータやセンサに適用される場合、圧電体膜は、アクチュエータ特性やセンサ特性が良好であることが求められる。また、圧電体膜のアクチュエータ特性やセンサ特性を良好にするためには、メモリに適用される場合と異なり、圧電体膜の結晶性が高いことが求められる。また、圧電体膜の結晶性を高くするためには、圧電体膜を高温で形成することが求められる。しかしながら、圧電体膜を高温で形成した場合には、圧電体膜と下部電極との熱膨張係数の差に起因する膜応力が増大するという不都合がある。このため、圧電体膜と下部電極との熱膨張係数の差に起因する膜応力の増大を抑制しつつ、結晶性が高い圧電体膜を形成することが望まれている。

【0006】

この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、圧電体膜と下部電極との熱膨張係数の差に起因する膜応力の増大を抑制することが可能で、かつ、結晶性が高い圧電体膜を形成することが可能な圧電体膜基板の製造方法および圧電体膜基板を提供することである。

【課題を解決するための手段】

【0007】

上記目的を達成するために、本願発明者らが鋭意検討した結果、圧電体膜を形成する工程が、結晶化するとともにエピタキシャル成長する第１温度でシード層となる第１層を下部電極上に形成する工程と、結晶化するとともに第１温度よりも低い第２温度で形成される部分を有する第２層を第１層上に形成する工程と、を含むことによって、圧電体膜と下部電極との熱膨張係数の差に起因する膜応力の増大を抑制することが可能で、かつ、結晶性が高い圧電体膜を得ることが可能であることを見いだし、本発明を完成するに至った。すなわち、この発明の第１の局面による圧電体膜基板の製造方法は、基板上に下部電極を形成する工程と、下部電極上に圧電体膜を形成する工程と、を備え、圧電体膜を形成する工程は、結晶化するとともにエピタキシャル成長する第１温度でシード層となる第１層を下部電極上に形成する工程と、結晶化するとともに第１温度よりも低い第２温度で形成される部分を有する第２層を第１層上に形成する工程と、を含み、第２層を形成する工程は、第１層の形成後に連続して第１温度から第２温度に温度を変化させている間にも、第２層を形成する工程を含む。
また、この発明の第２の局面による圧電体膜基板の製造方法は、基板上に下部電極を形成する工程と、下部電極上に圧電体膜を形成する工程と、を備え、圧電体膜を形成する工程は、結晶化するとともにエピタキシャル成長する第１温度でシード層となる第１層を下部電極上に形成する工程と、結晶化するとともに第１温度よりも低い第２温度で形成される部分を有する第２層を第１層上に形成する工程と、を含み、第１層を形成する工程と、第２層を形成する工程とが順次行われることによって、第１層および第１層の結晶方位の特性を引き継いだ第２層の部分からなる単結晶状の第１領域と、第２層の残りの部分からなる多結晶状の第２領域とが順次形成される。

【0008】

この発明の第１の局面による圧電体膜基板の製造方法では、上記のように、圧電体膜を形成する工程は、結晶化するとともにエピタキシャル成長する第１温度でシード層となる第１層を下部電極上に形成する工程と、結晶化するとともに第１温度よりも低い第２温度で形成される部分を有する第２層を第１層上に形成する工程と、を含む。これにより、結晶性が高い第１層（シード層）の影響を受けてある程度結晶性が高い第２層を形成することができる。その結果、結晶性が高い圧電体膜を得ることができる。また、第１温度よりも低い第２温度で形成される部分を有する第２層を第１層上に形成することにより、圧電体膜全体を高温で形成する場合に比べて、圧電体膜と下部電極との熱膨張係数の差に起因する膜応力の増大を抑制することができる。これらの結果、圧電体膜と下部電極との熱膨張係数の差に起因する膜応力の増大を抑制することが可能で、かつ、結晶性が高い圧電体膜を形成することができる。

【0009】

上記第１の局面による圧電体膜基板の製造方法において、好ましくは、第２層を形成する工程は、第１層よりも厚みの大きい第２層を形成する工程を含む。このように構成すれば、第２層の厚みを、第１温度で形成する第１層の厚みよりも大きくすることができるので、圧電体膜と下部電極との熱膨張係数の差に起因する膜応力を容易に抑制することができる。

【0010】

上記第１の局面による圧電体膜基板の製造方法において、好ましくは、第１温度は、５６０℃以上７００℃以下であり、第２温度は、５００℃以上５６０℃未満である。このように構成すれば、第１温度が５６０℃以上７００℃以下であることにより、第１層を容易に結晶化させるとともにエピタキシャル成長させることができる。また、第２温度が５００℃以上５６０℃未満であることにより、第２層を結晶化させつつ圧電体膜と下部電極との熱膨張係数の差に起因する膜応力の増大を抑制することができる。

【0011】

上記第１の局面による圧電体膜基板の製造方法において、好ましくは、第２層を形成する工程は、第１層の形成後に連続して第１温度から第２温度に温度を変化させている間にも、第２層を形成する工程を含む。このように構成すれば、第１層の結晶性を第２層に引き継がせやすくすることができるので、より結晶性が高い第２層を形成することができる。また、第１温度から第２温度に温度を変化させている間には、第２層を形成しない場合と異なり、第１温度から第２温度に温度を変化させている間にも、第２層を形成することができるので、生産性を向上させることができる。

【0012】

この場合、好ましくは、第１層の厚みは、圧電体膜全体の厚みに対して１％以上５０％未満である。このように構成すれば、第１層の厚みを圧電体膜全体の厚みに対して１％以上にすることにより、第１層をシード層として容易に機能させることができる。また、第１層の厚みを圧電体膜全体の厚みに対して５０％未満にすることにより、第１層の厚みが過度に大きくなることを抑制することができるので、圧電体膜と下部電極との熱膨張係数の差に起因する膜応力の増大を抑制することができる。

【0013】

上記第２の局面による圧電体膜基板の製造方法では、第１層を形成する工程と、第２層を形成する工程とが順次行われることによって、第１層および第１層の結晶方位の特性を引き継いだ第２層の部分からなる単結晶状の第１領域と、第２層の残りの部分からなる多結晶状の第２領域とが順次形成される。このように構成すれば、第１領域と第２領域とが順次形成されることにより、圧電体膜と下部電極との熱膨張係数の差に起因する膜応力の増大を抑制することが可能で、かつ、結晶性が高い圧電体膜を形成することができる。

【0014】

上記目的を達成するために、この発明の第３の局面による圧電体膜基板は、基板と、基板上に形成された下部電極と、下部電極上に形成された圧電体膜と、を備え、圧電体膜は、結晶化するとともにシード層となる第１層と、結晶化するとともに第１層上に形成された第２層とを含み、第１層は、エピタキシャル成長した単結晶状の第１領域からなり、第２層は、第１層の結晶方位の特性を引き継いだ単結晶状の第１領域と、第２層の残りの部分からなる多結晶状の第２領域とが形成されている。

【0015】

この発明の第３の局面による圧電体膜基板では、上記のように構成する。これにより、結晶化するとともにエピタキシャル成長する第１温度でシード層となる第１層を下部電極上に形成するとともに、結晶化するとともに第１温度よりも低い第２温度で形成される部分を有する第２層を第１層上に形成した結果、圧電体膜が第１領域と第２領域とを含む圧電体膜基板を得ることができる。その結果、上記第１の局面による圧電体基板の製造方法と同様に、圧電体膜と下部電極との熱膨張係数の差に起因する膜応力の増大を抑制することが可能で、かつ、結晶性が高い圧電体膜を形成することが可能な圧電体膜基板を提供することができる。

【発明の効果】

【0016】

本発明によれば、上記のように、圧電体膜と下部電極との熱膨張係数の差に起因する膜応力の増大を抑制することが可能で、かつ、結晶性が高い圧電体膜を形成することができる。

【図面の簡単な説明】

【0017】

【図1】一実施形態による圧電体膜基板を示す断面図である。

【図2】一実施形態による圧電体膜の第１領域と第２領域とを説明するための模式的な断面図である。

【図3】一実施形態による製造工程の基板を示す断面図である。

【図4】一実施形態による製造工程の下部電極を形成した状態を示す断面図である。

【図5】一実施形態による製造工程の圧電体膜の第１層を形成した状態を示す断面図である。

【図6】一実施形態による製造工程の圧電体膜の第２層を形成した状態を示す断面図である。

【図7】一実施形態による製造工程の圧電体膜の第１層および第２層を形成する際の温度プロファイルを示すグラフである。

【図8】一実施形態による製造工程の上部電極を形成した状態を示す断面図である。

【発明を実施するための形態】

【0018】

以下、本発明の実施形態を図面に基づいて説明する。

【0019】

（圧電体膜基板の構成）
図１および図２を参照して、本発明の一実施形態による圧電体膜基板１００の構成について説明する。

【0020】

圧電体膜基板１００は、各々がデバイスとなる複数の個片に分割される圧電体膜基板である。複数の個片の各々がデバイスとなる。デバイスは、たとえば、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）デバイスである。また、ＭＥＭＳデバイスは、たとえば、センサやアクチュエータとして用いられる。

【0021】

図１に示すように、圧電体膜基板１００は、基板１と、下部電極２と、圧電体膜３と、上部電極４とを備える。

【0022】

基板１は、シリコン基板である。下部電極２は、基板１上に形成されている。具体的には、下部電極２は、単結晶の基板１上にエピタキシャル成長により単結晶として形成されている。また、下部電極２は、絶縁層、電極層およびバッファ層を含む多層膜の電極である。絶縁層、電極層およびバッファ層は、基板１側からこの順に配置されている。また、絶縁層は、酸化ジルコニウム（ＺｒＯ２）、または、イットリア安定化ジルコニア（ＹＳＺ）などの材料により形成されている。電極層は、プラチナ（Ｐｔ）、イリジウム（Ｉｒ）、酸化セリウム（ＣｅＯ_２）、銅酸化物高温超電導体（ＬＳＣＯ）、ランタン（Ｌａ）、または、ストロンチウム（Ｓｒ）などの材料により形成されている。バッファ層は、ルテニウム酸ストロンチウム（ＳｒＲｕＯ_３）、または、ニッケル酸ランタン（ＬａＮｉＯ_３）などの材料により形成されている。なお、下部電極２の各層の材料は、特に限定されない。また、下部電極２は、単層の電極であってもよい。

【0023】

圧電体膜３は、下部電極２上に形成されている。また、圧電体膜３は、強誘電性を示すチタン酸ジルコン酸鉛（ＰＺＴ）により形成されている。また、圧電体膜３の熱膨張係数は、下部電極２の熱膨張係数と異なる。

【0024】

図２は、後方散乱電子回折（ＥＢＳＤ：Ｅｌｅｃｔｒｏｎ ＢａｃｋＳｃａｔｔｅｒ Ｄｉｆｆｒａｃｔｉｏｎ）などの結晶方位解析技術による圧電体膜３の解析結果を模式的に示している。図２において、互いに異なるハッチングの部分は、圧電体膜３の結晶方位が異なることを表している。

【0025】

ここで、本実施形態では、図２に示すように、圧電体膜３は、下部電極２に隣接して配置され、単結晶状の第１領域３１と、第１領域３１に隣接して配置され、多結晶状の第２領域３２とを含む。第１領域３１は、圧電体膜３の下側の領域であって、結晶方位が略揃っている領域であり、略単結晶になっている。第２領域３２は、圧電体膜３の第１領域３１よりも上側の領域であって、複数の結晶方位が入り混じるように分布した領域であり、多結晶状になっている。第１領域３１と第２領域３２とは、後述する製造方法により圧電体膜３を形成することにより、形成されている。また、第２領域３２の厚みＴｈ２は、第１領域３１の厚みＴｈ１よりも大きい。なお、第１領域３１と第２領域３２との境界は、厚み方向の一定の位置に存在するわけではなく、測定する場所ごとに第１領域３１と第２領域３２との厚みは異なる。しかし、各場所の第１領域３１と第２領域３２の厚みを平均すると、厚みＴｈ１と厚みＴｈ２となる。厚みＴｈ１は、第１領域３１の平均厚みを意味している。また、厚みＴｈ２は、第２領域３２の平均厚みを意味している。

【0026】

図１に示すように、上部電極４は、圧電体膜３上に形成されている。上部電極４は、結晶質であってもよいし、非晶質であってもよい。また、上部電極４は、電極層およびバッファ層を含む多層膜の電極である。バッファ層および電極層は、圧電体膜３側からこの順に配置されている。また、電極層は、チタン（Ｔｉ）、金（Ａｕ）、プラチナ（Ｐｔ）または二酸化イリジウム（ＩｒＯ_２）などの材料により形成されている。バッファ層は、ルテニウム酸ストロンチウム（ＳｒＲｕＯ_３）およびニッケル酸ランタン（ＬａＮｉＯ_３）などの材料により形成されている。なお、上部電極４の各層の材料は、特に限定されない。また、上部電極４は、単層の電極であってもよい。

【0027】

（圧電体膜基板の製造方法）
図３～図８を参照して、圧電体膜基板１００の製造方法を説明する。圧電体膜基板１００の製造方法は、各々がデバイスとなる複数の個片に分割される圧電体膜基板の製造方法である。圧電体膜基板１００の製造方法は、基板１を準備する工程と、基板１上に下部電極２を形成する工程と、下部電極２上に圧電体膜３を形成する工程と、圧電体膜３上に上部電極４を形成する工程とを備える。

【0028】

図３に示すように、基板１を準備する工程では、シリコン基板が準備される。図４に示すように、基板１上に下部電極２を形成する工程では、スパッタリングにより、絶縁層、電極層およびバッファ層を含む多層膜、または、単層膜が、基板１上に積層される。この際、基板１が加熱されることにより、結晶化するとともにエピタキシャル成長する温度で、単結晶の基板１上に下部電極２が形成される。これにより、単結晶の基板１の結晶方位の特性を引き継いだ単結晶の下部電極２が形成される。

【0029】

ここで、本実施形態では、図５および図６に示すように、下部電極２上に圧電体膜３を形成する工程は、結晶化するとともにエピタキシャル成長する第１温度Ｔｅ１（図７参照）でシード層となる第１層３３を下部電極２上に形成する工程と、結晶化するとともに第１温度Ｔｅ１よりも低い第２温度Ｔｅ２（図７参照）で形成される部分を有する第２層３４を第１層３３上に形成する工程と、を含む。第１層３３を形成する工程では、スパッタリングにより、強誘電性を示す圧電体が下部電極２上に積層される。これにより、第１層３３が形成される。第２層３４を形成する工程では、スパッタリングにより、第１層３３と同じ材料の圧電体が第１層３３上に積層される。これにより、第２層３４が形成される。なお、図６（および図８）では、便宜上、第１層３３と第２層３４との境界を見えるように示しているが、同じ材料により形成しているため、実際には、第１層３３と第２層３４との境界は全くまたはほぼ存在しない。

【0030】

また、本実施形態では、第２層３４を形成する工程では、第１層３３よりも厚みの大きい第２層３４が形成される。すなわち、第２層３４の厚みＴｈ４は、第１層３３の厚みＴｈ３よりも大きい。第１層３３の厚みＴｈ３は、圧電体膜３全体の厚みに対して約１％以上約５０％未満であることが好ましい。また、第２層３４の厚みＴｈ４は、圧電体膜３全体の厚みに対して約５０％以上であることが好ましい。たとえば、圧電体膜３全体の厚みが約５μｍである場合、第１層３３の厚みＴｈ３は約０．０５μｍ以上約２．５μｍ未満であることが好ましく、第２層３４の厚みＴｈ４は約２．５μｍ以上であることが好ましい。また、圧電体膜３全体の厚みは、約１μｍ以上約５μｍ以下であることが好ましい。

【0031】

図７は、第１層３３および第２層３４を形成する際の温度プロファイルを示すグラフである。図７のグラフでは、縦軸は基板１の温度を示し、横軸は時間を示している。図７に示すように、第１層３３を形成する工程では、基板１が加熱されることにより、第１温度Ｔｅ１で第１層３３が形成される。また、第２層３４を形成する工程では、基板１が加熱されることにより、主に第２温度Ｔｅ２で第２層３４が形成される。第１温度Ｔｅ１は、第１層３３をエピタキシャル成長させる観点から、第１層３３が結晶化する温度の中でも比較的高い温度が好ましく、約５６０℃以上約７００℃以下であることが好ましい。また、第２温度Ｔｅ２は、下部電極２と圧電体膜３との熱膨張係数の差に起因する膜応力を低減する観点から、第２層３４が結晶化する温度の中でも比較的低い温度が好ましく、約５００℃以上約５６０℃未満であることが好ましい。第１温度Ｔｅ１および第２温度Ｔｅ２は、特に限定されないが、たとえば、第１温度Ｔｅ１を約６００℃とし、第２温度Ｔｅ２を約５４０℃としてもよい。

【0032】

また、本実施形態では、第２層３４を形成する工程では、第１層３３の形成後に連続して第１温度Ｔｅ１から第２温度Ｔｅ２に温度を変化させている間にも、第２層３４が形成される。すなわち、第１温度Ｔｅ１から第２温度Ｔｅ２に温度を変化させている間、および、第２温度Ｔｅ２になった後の両方において、第２層３４が形成される。第２層３４は、第１温度Ｔｅ１から第２温度Ｔｅ２に温度を変化させている間に形成される部分と、第２温度Ｔｅ２になった後に形成される部分とを有する。また、第１層３３を形成する工程と、第２層３４を形成する工程とは、時間を空けずに連続して行われる。すなわち、第１層３３を形成する工程と、第２層３４を形成する工程とにおいて、中断することなくスパッタリングが行われ続ける。なお、第１層３３および第２層３４は、スパッタリング以外のＰＬＤ（パルスレーザーデポジション）やＣＶＤ（ケミカルベイパーデポジション）により形成されてもよい。

【0033】

また、第１層３３を形成する工程では、結晶化するとともにエピタキシャル成長する第１温度Ｔｅ１で成膜することにより、単結晶の下部電極２の結晶方位の特性を引き継いだ単結晶の第１層３３が形成される。また、第２層３４を形成する工程では、第１温度Ｔｅ１から第２温度Ｔｅ２に温度を変化させている間および結晶化する第２温度Ｔｅ２で成膜することにより、まず、シード層となる単結晶の第１層３３の影響を受けて第１層３３の結晶方位の特性を引き継いだ単結晶状の第２層３４の部分が形成される。その後、単結晶の第１層３３の影響をあまり受けなくなって、多結晶状の第２層３４の部分が形成される。すなわち、本実施形態では、第１層３３を形成する工程と、第２層３４を形成する工程とが順次行われることによって、第１層３３および第１層３３の結晶方位の特性を引き継いだ第２層３４の部分からなる単結晶状の第１領域３１（図２参照）と、第２層３４の残りの部分からなる多結晶状の第２領域３２（図２参照）とが順次形成される。なお、第１領域３１の厚みＴｈ１は、第１層３３の厚みＴｈ３よりも大きい。また、第２領域３２の厚みＴｈ２は、第２層３４の厚みＴｈ４よりも小さい。

【0034】

以上のように、圧電体膜３を形成する工程では、第１領域３１と第２領域３２とを含む圧電体膜３が形成される。また、圧電体膜３を形成する工程では、ペロブスカイト型構造を有する圧電体膜３が形成される。なお、ペロブスカイト型構造のＡサイトに、ランタン（Ｌａ）、ストロンチウム（Ｓｒ）、または、カルシウム（Ｃａ）などの元素をドーピングする処理は行われない。

【0035】

図８に示すように、圧電体膜３上に上部電極４を形成する工程では、スパッタリングにより、電極層およびバッファ層を含む多層膜、または、単層膜が、圧電体膜３上に積層される。この際、基板１が加熱されないことにより常温で、圧電体膜３上に上部電極４が形成される。これらにより、圧電体膜基板１００が製造される。

【0036】

その後、デバイス用の形状に加工する処理が行われる場合には、たとえばフォトリソグラフィにより、下部電極２、圧電体膜３および上部電極４をデバイス用の形状に加工する処理が行われる。フォトリソグラフィの場合、エッチング液を用いたウェットエッチングやエッチングガスを用いたドライエッチングにより、不要部分を除去し、必要部分を残すことにより、下部電極２、圧電体膜３および上部電極４をデバイス用の形状に加工する処理が行われる。また、圧電体膜基板１００がデバイス用の個片に分割される際には、たとえばブレードを用いて、圧電体膜基板１００がデバイス用の個片に切断される。

【0037】

（本実施形態の効果）
本実施形態では、以下のような効果を得ることができる。

【0038】

本実施形態では、上記のように、圧電体膜基板１００の製造方法は、基板１上に下部電極２を形成する工程と、下部電極２上に圧電体膜３を形成する工程と、を備え、圧電体膜３を形成する工程は、結晶化するとともにエピタキシャル成長する第１温度Ｔｅ１でシード層となる第１層３３を下部電極２上に形成する工程と、結晶化するとともに第１温度Ｔｅ１よりも低い第２温度Ｔｅ２で形成される部分を有する第２層３４を第１層３３上に形成する工程と、を含む。

【0039】

上記構成により、結晶性が高い第１層３３（シード層）の影響を受けてある程度結晶性が高い第２層３４を形成することができる。その結果、結晶性が高い圧電体膜３を得ることができる。また、第１温度Ｔｅ１よりも低い第２温度Ｔｅ２で形成される部分を有する第２層３４を第１層３３上に形成することにより、圧電体膜３全体を高温で形成する場合に比べて、圧電体膜３と下部電極２との熱膨張係数の差に起因する膜応力の増大を抑制することができる。これらの結果、圧電体膜３と下部電極２との熱膨張係数の差に起因する膜応力の増大を抑制することが可能で、かつ、結晶性が高い圧電体膜３を形成することができる。

【0040】

本実施形態では、上記のように、第２層３４を形成する工程は、第１層３３よりも厚みの大きい第２層３４を形成する工程を含む。これにより、第２層３４の厚みＴｈ４を、第１温度Ｔｅ１で形成する第１層３３の厚みＴｈ３よりも大きくすることができるので、圧電体膜３と下部電極２との熱膨張係数の差に起因する膜応力を容易に抑制することができる。

【0041】

本実施形態では、上記のように、第１層３３の厚みＴｈ３は、圧電体膜３全体の厚みに対して１％以上５０％未満である。これにより、第１層３３の厚みＴｈ３を圧電体膜３全体の厚みに対して１％以上にすることにより、第１層３３をシード層として容易に機能させることができる。また、第１層３３の厚みＴｈ３を圧電体膜３全体の厚みに対して５０％未満にすることにより、第１層３３の厚みＴｈ３が過度に大きくなることを抑制することができるので、圧電体膜３と下部電極２との熱膨張係数の差に起因する膜応力の増大を抑制することができる。

【0042】

本実施形態では、上記のように、第１温度Ｔｅ１は、５６０℃以上７００℃以下であり、第２温度Ｔｅ２は、５００℃以上５６０℃未満である。これにより、第１温度Ｔｅ１が５６０℃以上７００℃以下であることにより、第１層３３を容易に結晶化させるとともにエピタキシャル成長させることができる。また、第２温度Ｔｅ２が５００℃以上５６０℃未満であることにより、第２層３４を結晶化させつつ圧電体膜３と下部電極２との熱膨張係数の差に起因する膜応力の増大を抑制することができる。

【0043】

本実施形態では、上記のように、第２層３４を形成する工程は、第１層３３の形成後に連続して第１温度Ｔｅ１から第２温度Ｔｅ２に温度を変化させている間にも、第２層３４を形成する工程を含む。これにより、第１層３３の結晶性を第２層３４に引き継がせやすくすることができるので、より結晶性が高い第２層３４を形成することができる。また、第１温度Ｔｅ１から第２温度Ｔｅ２に温度を変化させている間には、第２層３４を形成しない場合と異なり、第１温度Ｔｅ１から第２温度Ｔｅ２に温度を変化させている間にも、第２層３４を形成することができるので、生産性を向上させることができる。

【0044】

本実施形態では、上記のように、第１層３３を形成する工程と、第２層３４を形成する工程とが順次行われることによって、第１層３３および第１層３３の結晶方位の特性を引き継いだ第２層３４の部分からなる単結晶状の第１領域３１と、第２層３４の残りの部分からなる多結晶状の第２領域３２とが順次形成される。これにより、第１領域３１と第２領域３２とが順次形成されることにより、圧電体膜３と下部電極２との熱膨張係数の差に起因する膜応力の増大を抑制することが可能で、かつ、結晶性が高い圧電体膜３を形成することができる。

【0045】

（実施例）
下記の表１および２を参照して、本実施形態による圧電体膜基板１００の評価を行った実験結果（実施例）について説明する。

【0046】

下記の表１は、比較例１と実施例との各々の下部電極と圧電体膜との熱膨張係数の差に起因する膜応力の測定結果を表している。実施例の圧電体膜基板では、結晶化するとともにエピタキシャル成長する第１温度で第１層を形成し、結晶化する第２温度で形成される部分を有する第２層を形成する上記実施形態の製造方法で、圧電体膜を形成した。比較例１の圧電体膜基板では、結晶化するとともにエピタキシャル成長する温度で圧電体膜全体を単結晶として形成した。比較例１および実施例の各々の圧電体膜の厚みは、約２μｍとした。

【表1】

【0047】

表１に示すように、実施例では、比較例１に比べて、下部電極と圧電体膜との熱膨張係数の差に起因する膜応力の増大が抑制されている。このことから、上記実施形態の製造方法により圧電体膜を形成することにより、単結晶の圧電体膜を形成する場合に比べて、下部電極と圧電体膜との熱膨張係数の差に起因する膜応力の増大を抑制することが可能であることが分かった。

【0048】

下記の表２は、比較例２と実施例との各々の圧電定数－ｄ_３１、比誘電率ε_ｒ、および、性能指数ＦＯＭの測定結果を表している。実施例の圧電体膜基板では、結晶化するとともにエピタキシャル成長する第１温度で第１層を形成し、結晶化する第２温度で形成される部分を有する第２層を形成する上記実施形態の製造方法で、圧電体膜を形成した。比較例２の圧電体膜基板では、結晶化する温度で圧電体膜全体を多結晶として形成した。

【表2】

【0049】

圧電定数－ｄ_３１は、センサ特性およびアクチュエータ特性に関する指標となり、値が高いほどセンサ特性およびアクチュエータ特性が良いことを示し、値が低いほどセンサ特性およびアクチュエータ特性が悪いことを示す。また、比誘電率ε_ｒは、センサ特性に関する指標となり、値が低いほどセンサ特性が良いことを示し、値が高いほどセンサ特性が悪いことを示す。また、比誘電率ε_ｒは、結晶性に関する指標ともなり、値が低いほど結晶性が高いことを示し、値が高いほど結晶性が低いことを示す。また、性能指数ＦＯＭは、圧電定数－ｄ_３１と比誘電率ε_ｒにより得られ、圧電定数－ｄ_３１の２乗に比例し、比誘電率ε_ｒに反比例する。性能指数ＦＯＭは、値が高いほど性能が良いことを示し、値が低いほど性能が悪いことを示す。

【0050】

表２に示すように、実施例では、比較例２に比べて、圧電定数－ｄ_３１が高くなっている。このことから、上記実施形態の製造方法により圧電体膜を形成することにより、多結晶の圧電体膜を形成する場合に比べて、圧電定数－ｄ_３１を高くして、センサ特性およびアクチュエータ特性を良好にすることが可能であることが分かった。

【0051】

また、実施例では、比較例２に比べて、比誘電率ε_ｒが低くなっている。このことから、上記実施形態の製造方法により圧電体膜を形成することにより、多結晶の圧電体膜を形成する場合に比べて、比誘電率ε_ｒを低くして、センサ特性を良好にするとともに、結晶性を高くすることが可能であることが分かった。

【0052】

また、実施例では、比較例２に比べて、性能指数ＦＯＭが高くなっている。このことから、上記実施形態の製造方法により圧電体膜を形成することにより、多結晶の圧電体膜を形成する場合に比べて、性能指数ＦＯＭを高くして、性能を良好にすることが可能であることが分かった。これらのことから、上記実施形態の製造方法によれば、圧電体膜と下部電極との熱膨張係数の差に起因する膜応力の増大を抑制することが可能で、かつ、結晶性が高い圧電体膜を形成することが可能であることが分かった。また、アクチュエータ特性およびセンサ特性を両立しており、アクチュエータやセンサに適した圧電体膜を形成することが可能であることが分かった。

【0053】

（変形例）
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更（変形例）が含まれる。

【0054】

たとえば、上記実施形態では、第１層の厚みが圧電体膜全体の厚みに対して１％以上５０％未満である例を示したが、本発明はこれに限られない。たとえば、第１層の厚みが、圧電体膜全体の厚みに対して１％未満であってもよいし、５０％以上であってもよい。

【0055】

また、上記実施形態では、第２層の厚みが圧電体膜全体の厚みに対して５０％以上である例を示したが、本発明はこれに限られない。たとえば、第２層の厚みが、圧電体膜全体の厚みに対して５０％未満であってもよい。

【0056】

また、上記実施形態では、第１温度が５６０℃以上７００℃以下である例を示したが、本発明はこれに限られない。たとえば、第１温度が５６０℃未満であってもよいし、７００℃以上であってもよい。

【0057】

また、上記実施形態では、第２温度が５００℃以上５６０℃未満である例を示したが、本発明はこれに限られない。たとえば、第２温度が５００℃未満であってもよいし、５６０℃以上であってもよい。

【0058】

また、上記実施形態では、第１温度および第２温度として成膜中のウエハの表面温度を示したが、成膜装置の設定温度の表示温度とは一致しない場合がある。また、ウエハ表面においても、常に全域にわたり一定の温度ではなく、場所毎に温度が異なる場合がある。

【0059】

また、上記実施形態では、第１層の形成後に連続して第１温度から第２温度に温度を変化させている間にも、第２層を形成する例を示したが、本発明はこれに限られない。たとえば、第１層の形成後に圧電体膜の形成を中断して、第１温度から第２温度に温度を変化させている間には、第２層を形成せずに、第２温度になった後に、第２層を形成してもよい。

【0060】

また、上記実施形態では、第２領域の厚みが第１領域の厚みよりも大きい例を示したが、本発明はこれに限られない。たとえば、第１領域の厚みが第２領域の厚みよりも大きくてもよい。

【符号の説明】

【0061】

１ 基板
２ 下部電極
３ 圧電体膜
３１ 第１領域
３２ 第２領域
３３ 第１層
３４ 第２層
１００ 圧電体膜基板
Ｔｅ１ 第１温度
Ｔｅ２ 第２温度

【要約】

【課題】圧電体膜と下部電極との熱膨張係数の差に起因する膜応力の増大を抑制することが可能で、かつ、結晶性が高い圧電体膜を形成することが可能な圧電体膜基板の製造方法を提供する。
【解決手段】この圧電体膜基板１００の製造方法は、基板１上に下部電極２を形成する工程と、下部電極２上に圧電体膜３を形成する工程と、を備え、圧電体膜３を形成する工程は、結晶化するとともにエピタキシャル成長する第１温度Ｔｅ１でシード層となる第１層３３を下部電極２上に形成する工程と、結晶化するとともに第１温度Ｔｅ１よりも低い第２温度Ｔｅ２で形成される部分を有する第２層３４を第１層３３上に形成する工程と、を含む。
【選択図】図６

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】