知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-08-28
(45)【発行日】2023-09-05
(54)【発明の名称】ストレージ制御装置及びプログラム
(51)【国際特許分類】
G06F 12/00 20060101AFI20230829BHJP
G06F 3/06 20060101ALI20230829BHJP
G06F 3/08 20060101ALI20230829BHJP
【ＦＩ】
G06F12/00 560A
G06F3/06 301N
G06F3/08 H
G06F12/00 597U
【請求項の数】
4
(21)【出願番号】P 2018230079
(22)【出願日】2018-12-07
(65)【公開番号】P2020091796
(43)【公開日】2020-06-11
【審査請求日】2021-09-09
(73)【特許権者】
【識別番号】000005223
【氏名又は名称】富士通株式会社
(74)【代理人】
【識別番号】110003649
【氏名又は名称】弁理士法人真田特許事務所
(74)【代理人】
【識別番号】100092978
【弁理士】
【氏名又は名称】真田 有
(72)【発明者】
【氏名】土屋 直史
【審査官】北村 学
(56)【参考文献】
【文献】特開２０１２－０６４１５８（ＪＰ，Ａ）
【文献】特表２００４－５１６６０３（ＪＰ，Ａ）
【文献】米国特許第０４６９１２９９（ＵＳ，Ａ）
【文献】永原 裕之，スライスサイズの小さなIndex-Less型フラッシュ符号の提案と評価，奈良先端科学技術大学院大学 修士論文，2013年，日本，奈良先端科学技術大学院大学，2013年03月15日，pp. 1-36，https://library.naist.jp/dllimedio/showpdf2.cgi/DLPDFR009724
【文献】Ronald L. Rivest and Adi Shamir，How to Reuse a "Write-Once" Memory，Information and Control，UK，Academic Press, Inc.，1982年，55，1-19，https://core.ac.uk/download/pdf/82585075.pdf
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０６Ｆ １２／００
Ｇ０６Ｆ ３／０６
Ｇ０６Ｆ ３／０８
(57)【特許請求の範囲】
【請求項1】
データを記憶する記憶領域を有する半導体記憶装置の制御を行なうストレージ制御装置であって、１０進数の元データに対する２進数の元データを、ｎビット（ｎは３以上の整数）のビット長を有するビット列が複数連結されていると共に前記２進数の元データよりも１ビットからｎ－１ビット多い全体ビット長を有する２進数の変換後データに変換する際に、前記ビット列として値が全て１であるビット列を含まないように変換した、前記変換後データを前記記憶領域に書き込む第１書き込み処理部と、
前記記憶領域のうち削除可能であることを示す領域に記憶されている前記変換後データに対して前記ｎビットのビット長を有するビット列を用いて１ビットの書き換えデータを書き込む第２書き込み処理部と、
を備え、
前記第２書き込み処理部は、前記書き換えデータの値が０である場合には前記第１書き込み処理部によって書き込まれた前記変換後データの値を維持し、前記書き換えデータの値が１である場合には前記第１書き込み処理部によって書き込まれた前記変換後データにおける値を全て１である値のビット列に書き換える、
ストレージ制御装置。
【請求項2】
前記記憶領域に記憶されている読み込み対象のデータが前記書き換えデータでない場合には、当該読み込み対象のデータを前記値が全て１であるビット列を含む形式に変換してデータを読み込む第１読み込み処理部を更に備える、請求項１に記載のストレージ制御装置。
【請求項3】
前記記憶領域に記憶されている読み込み対象のデータが前記書き換えデータである場合には、前記複数連結された前記ｎビットのビット長を有するビット列のそれぞれを読み込む第２読み込み処理部を更に備え、前記第２読み込み処理部は、前記複数連結された前記ｎビットのビット長を有するビット列のそれぞれにおいて、構成する前記ビット列の値の少なくともいずれかが０である場合には当該ビット列の値を０として読み込む一方、構成する前記ビット列の値が全て１である場合には当該ビット列の値を１として読み込む、
請求項１又は２に記載のストレージ制御装置。
【請求項4】
ビット列を含むデータを記憶する記憶領域を有する半導体記憶装置の制御を行なうコンピュータに、１０進数の元データに対する２進数の元データを、ｎビット（ｎは３以上の整数）のビット長を有するビット列が複数連結されていると共に前記２進数の元データよりも１ビットからｎ－１ビット多い全体ビット長を有する２進数の変換後データに変換する際に、前記ビット列として値が全て１であるビット列を含まないように変換した、前記変換後データを前記記憶領域に書き込み、
前記記憶領域のうち削除可能であることを示す領域に記憶されている前記変換後データに対して前記ｎビットのビット長を有するビット列を用いて１ビットの書き換えデータを書き込み、
前記書き換えデータの値が０である場合には前記書き込まれた前記変換後データの値を維持し、前記書き換えデータの値が１である場合には前記書き込まれた前記変換後データにおける値を全て１である値のビット列に書き換える、
処理を実行させる、プログラム。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ストレージ制御装置及びプログラムに関する。
【背景技術】
【0002】
フラッシュメモリでは、単純に記録データの書き換えを行なうことはできず、ブロック単位で記録データをフラッシュ（別言すれば、「削除」）した後に新たなデータの書き込みが実施される。
【0003】
フローティングゲートに電荷を注入し、ドレインする操作では、絶縁体である酸化膜に電子を貫通させるため、書き込みに応じて記憶素子が劣化するという特性がある。
【0004】
フラッシュメモリへの書き込み回数制限はハードディスクに比べて顕著に低く、フラッシュメモリを記憶媒体として利用する際には書き込み回数を増やさないように配慮される場合がある。
【0005】
書き込み制限による制約を受けずにフラッシュメモリを利用するためには、例えば、特定の領域に書き込みが集中しないようにウェアレベリングを行なったり、予め一定量の予備領域を確保して劣化による欠損を代替したりという制御が行なわれる。
【先行技術文献】
【特許文献】
【0006】
【文献】特開平１０－３２０９８４号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
ハードディスクの代わりに、十分な回数の書き換えが可能な記憶領域として利用することを想定してフラッシュメモリが提供される場合には、予め十分な記憶量の予備領域が確保される。そのために、ユーザが利用可能な記憶領域は、物理的なフラッシュメモリの記憶領域よりもかなり小さくなるおそれがある。一方、予備領域を小さくすると、書き込み可能な回数が少なくなる。
【0008】
１つの側面では、書き換え可能回数に制限がある半導体記憶装置の記憶領域を有効に利用することを目的とする。
【課題を解決するための手段】
【0009】
ストレージ制御装置は、半導体記憶装置の制御を行なうストレージ制御装置であって、ビット列を含むデータを記憶する前記半導体記憶装置の記憶領域に対して、連続する前記ビット列中の所定のセクタにおいて値が全て１である所定のビットパターンを除外して前記データを書き込む第１書き込み処理部と、前記記憶領域のうち削除可能なデータを記憶している領域に記憶されていない前記ビット列に対して、前記データの書き換えを行なわない一方、前記削除可能なデータを記憶している領域に記憶されることとなった前記ビット列に対して、１ビットの書き換えデータの値が０である場合には前記第１書き込み処理部によって書き込まれた前記ビット列における値を維持し、前記書き換えデータの値が１である場合には前記第１書き込み処理部によって書き込まれた前記ビット列における値を前記所定のビットパターンに書き換える第２書き込み処理部と、を備える。
【発明の効果】
【0010】
１つの側面では、書き換え可能回数に制限がある半導体記憶装置の記憶領域を有効に利用することができる。
【図面の簡単な説明】
【0011】
【発明を実施するための形態】
【0012】
以下、図面を参照して一実施の形態を説明する。ただし、以下に示す実施形態はあくまでも例示に過ぎず、実施形態で明示しない種々の変形例や技術の適用を排除する意図はない。すなわち、本実施形態を、その趣旨を逸脱しない範囲で種々変形して実施することができる。
【0013】
また、各図は、図中に示す構成要素のみを備えるという趣旨ではなく、他の機能等を含むことができる。
【0014】
以下、図中において、同一の各符号は同様の部分を示しているので、その説明は省略する。
【0015】
【0016】
ストレージ装置１は、例えばフラッシュメモリであり、制御部１０及び記録領域部２０を備える。
【0017】
記録領域部２０は、フラッシュデバイス等の半導体記憶装置であり、管理情報領域部２１及びデータ格納領域部２２を備える。
【0018】
管理情報領域部２１は、アドレッシングに関する情報や追記の有無を示す情報，ビットマップ等を管理情報として記憶する。管理情報領域部２１の詳細については、図１２等を用いて後述する。
【0019】
【0020】
制御部１０は、ストレージ制御装置と称されてもよく、例えば、Central Processing Unit（ＣＰＵ）やMicro Processing Unit（ＭＰＵ），Digital Signal Processor（ＤＳＰ），Application Specific Integrated Circuit（ＡＳＩＣ），Programmable Logic Device（ＰＬＤ），Field Programmable Gate Array（ＦＰＧＡ）のいずれか一つであってもよい。また、制御部１０は、ＣＰＵ，ＭＰＵ，ＤＳＰ，ＡＳＩＣ，ＰＬＤ，ＦＰＧＡのうちの２種類以上の要素の組み合わせであってもよい。
【0021】
制御部１０は、例示的に、種々の制御や演算を行なう処理装置であり、第１変換処理部１１，第２変換処理部１２，書き込み処理部１４，読み込み処理部１５，算出部１６，領域確保処理部１７及び領域確認処理部１８として機能する。また、制御部１０は、変換テーブル１３及び空き領域ビットマップ１９を保持する。
【0022】
なお、これらの第１変換処理部１１，第２変換処理部１２，書き込み処理部１４，読み込み処理部１５，算出部１６，領域確保処理部１７及び領域確認処理部１８としての機能を実現するためのプログラムは、例えばフレキシブルディスク、ＣＤ（ＣＤ－ＲＯＭ、ＣＤ－Ｒ、ＣＤ－ＲＷ等）、ＤＶＤ（ＤＶＤ－ＲＯＭ、ＤＶＤ－ＲＡＭ、ＤＶＤ－Ｒ、ＤＶＤ＋Ｒ、ＤＶＤ－ＲＷ、ＤＶＤ＋ＲＷ、ＨＤ ＤＶＤ等）、ブルーレイディスク、磁気ディスク、光ディスク、光磁気ディスク等の、コンピュータ読取可能な記録媒体に記録された形態で提供されてよい。そして、コンピュータ（本実施形態では制御部１０）は上述した記録媒体から図示しない読取装置を介してプログラムを読み取って内部記録装置または外部記録装置に転送し格納して用いてよい。また、プログラムを、例えば磁気ディスク，光ディスク，光磁気ディスク等の記憶装置（記録媒体）に記録しておき、記憶装置から通信経路を介してコンピュータに提供してもよい。
【0023】
制御部１０としての機能を実現する際には、内部記憶装置（本実施形態では記録領域部２０）に格納されたプログラムがコンピュータ（本実施形態では制御部１０）によって実行されてよい。また、記録媒体に記録されたプログラムをコンピュータが読み取って実行してもよい。
【0024】
第１変換処理部１１は、例えば、１４ビット（ｂｉｔ）表記のデータを１５ビット表記に変換する。
【0025】
第２変換処理部１２は、例えば、１５ビット表記のデータを１４ビット表記に変換する。
【0026】
変換テーブル１３は、第１変換処理部１１及び第２変換処理部１２によって、１４ビット表記と１５ビット表記との間の変換のために使用されるテーブルである。変換テーブル１３の詳細については、図１０を用いて後述する。
【0027】
書き込み処理部１４は、データ格納領域部２２にデータを書き込む。
【0028】
読み込み処理部１５は、データ格納領域部２２からデータを読み込む。
【0029】
算出部１６は、追記前のデータを１４ビット毎に分割する。また、算出部１６は、データ格納領域部２２に追記される追記データを算出する。
【0030】
領域確保処理部１７は、データ格納領域部２２における特定の領域のデータをフラッシュ（別言すれば、「削除」）して、空き領域を確保する。
【0031】
領域確認処理部１８は、空き領域ビットマップ１９を参照して、データ格納領域部２２における空き領域又は追記データを書き込み可能な領域を確認する。また、領域確認処理部１８は、空き領域又は追記データを書き込み可能な領域が不足している場合に、領域確保処理部１７に特定のデータのフラッシュを指示する。
【0032】
【0033】
図２は、３ビットのビットパターンを示すテーブルである。
【0034】
ｎビットの記憶単位を想定する。図３に示す例では、ｎ＝３の場合を示す。ｎビットの場合にとり得るパターン数（別言すれば、「状態の数」）は２ｎであるため、３ビットの場合にとり得るパターン数は図示するように２３＝８である。
【0035】
【0036】
ここで、図３に示すように、全ビットが“１”である「状態８」を除外し（符号Ａ１参照）、２ｎ－１＝２３－１＝７通りの状態を想定する。すなわち、情報量して、２ｌｏｇ（７）ビットのデータが書き込める。
【0037】
【0038】
データ格納領域部２２における領域をフラッシュせずに追加で１ビットのデータを書き込むことを想定する、書き込みに際しては、追記状態として、全ビットが１の状態を“１”とし（符号Ｂ１参照）、それ以外の状態を“０”とする。
【0039】
【0040】
例えば、４キビバイト（ＫｉＢ）のデータを３ビットの記録単位（ｎ＝３）で記録するためには、４３７８バイトが利用される。すなわち、４０９６バイトの書き込みデータに加えて、追加領域として２８２バイトが必要となる。
【0041】
【0042】
書き込み及び読み込みの際には、データは、３ビット表記と２ｌｏｇ（７）ビット表記との間で変換される。ここでは、一例として、１５ビット表記と１４ビット表記との間の変換について説明する。
【0043】
１４ビットで表現できるパターンは１６３８４通りである（符号Ｃ１参照）のに対して、１５ビット（すなわち、３ビット×５）において表現できるパターンは７５＝１６８０７通りである（符号Ｃ２参照）。この場合には、１４ビットに対して１ビット分の領域が余分に必要となるため、約７％の容量が追加される。
【0044】
【0045】
４Ｋｉｂ（すなわち、４０９６バイト）は３２７６８ビットであるため、１４ビット×２３４１で収まる。１４ビットから１５ビットに変換すると、１５ビット×２３４１＝３５１１５ビットとなり、４３９０ビットで収まる。
【0046】
そこで、図７に示すように、４０９６バイトの書き込みデータに加えて、追加領域として２９４バイトを用意する。また、ブロックサイズは、６４ページ（別言すれば、「セクタ」）とする。
【0047】
【0048】
図８に示すブロックは、６４ページで構成されている。
【0049】
データの追記前において、各ページには４ＫｉＢ分のデータが書き込まれる。そして、本実施形態の一例では、削除可能な（別言すれば、「トリムされた」）任意の３ページを使用し、１セクタ分の追記データが書き込まれる。追記書き込みは３ビットに対して１ビット分の情報量となるため、４ＫｉＢのデータを書き込むためには１２ＫｉＢ分の領域が必要となる。
【0050】
３ページを用いて１セクタ分の情報を書き込んでいるため、一時的に提供可能なデータ容量は減少されるが、減少したデータ容量はSolid State Drive（ＳＳＤ）デバイス全体で有しているスペア領域で補うことができる。また、スペア領域が減少した場合や、一定量のページが追記書き込みされたブロック、ウェアレベリング処理の対象ブロックについては、フラッシュされてよい。
【0051】
図８に示すブロックは、３０個の削除可能なページを有している。３ページ使用して１ページ分の情報を追記可能であるため、フラッシュせずに１０ページ分の情報を追記できる。
【0052】
【0053】
図１に示した管理情報領域部２１には、ページ毎に追記書き込みを行なっているかの情報が１ブロックにつき６４ビットで保存される。
【0054】
ここで、単純に３倍に増えた追記領域へのポインタをそのまま記録する場合には、３倍のアドレス領域が必要となる。しかしながら、一連の追記は一定の近いページ内に収められるため、次の領域を何ページ後に書き込んだという形式で記録することで、アドレスの記録のために必要な領域を抑えることができる。
【0055】
例えば、６４ビットのアドレッシングであるとし、図９に示す「追記９－１」の位置をポイントし、次の領域「追記９－２」は１ページ後であり、その次の領域「追記９－３」は４ページ後として記録される。
【0056】
何ページ後に後続の追記データが記録されているかを示す情報にそれぞれ４ビットが割り当てられる。「追記Ｘ－１」から「追記Ｘ－２」までの間隔と、「追記Ｘ－２」から「追記Ｘ－３」までの間隔は、それぞれ１６ページ以内となる。従って、アドレッシングには、６４ビット＋４ビット×２＝７２ビットが使用される。一方、単純に全領域をアドレッシングすると６４ビット×３＝１９２ビットとなり、アドレッシングに使用される領域が７２ビットよりも多くなる。
【0057】
【0058】
変換テーブル１３では、１０進数の元データと、２進数で１４ビットの元データと、２進数で１５ビットの変換後データとが、対応付けられている。この変換テーブル１３を用いて、１４ビット表記から１５ビット表記への変換と、１５ビット表記から１４ビット表記への変換とが、実施される。
【0059】
図示する例において、１０進数の元データ“７”，“１４”，“２１”及び“２８”では、追記の実施が可能なように、変換後データにおいて“１１１”がスキップされる。
【0060】
すなわち、書き込み処理部１４は、記録領域部２０のデータ格納領域部２２に対して、連続するビット列において所定のビットパターンを除外してデータを書き込む第１書き込み処理部の一例として機能する。具体的には、書き込み処理部１４は、ビット列における値が全て“１”である所定のビットパターンを除外してデータを書き込む。
【0061】
図１０に示す例において、ビット列の長さは、変換後データのピリオドで区切られている３ビットである。
【0062】
また、読み込み処理部１５は、読み込み対象のデータが追記データでない場合には、当該読み込み対象のデータを所定のビットパターンを含む元データの形式に変換してデータを読み込む第１読み込み処理部の一例として機能する。
【0063】
【0064】
追記データ計算テーブルでは、追記データが“０”の場合には、元の書き込み状態と追記状態とが一致する。一方、追記データが“１”の場合には、元の書き込み状態にかかわらず追記状態において全ビットが“１”となる。
【0065】
この追記データ計算テーブルを用いて、追記データの計算が実施される。
【0066】
すなわち、書き込み処理部１４は、データ格納領域部２２のうち削除可能なデータを記憶している領域のビット列に対して、所定のビットパターンを書き込むことにより、追記データを書き込む第２書き込み処理部の一例として機能する。具体的には、書き込み処理部１４は、追記データの値が“０”である場合には書き込まれたビット列における値を維持する一方、追記データの値が“１”である場合には書き込まれたビット列における値を全て“１”に書き換える。
【0067】
また、読み込み処理部１５は、読み込み対象のデータが追記データである場合には、データの書き込み単位であるセクタに対応する、追記データの書き込み単位であるセクタ群を読み込む第２読み込み処理部の一例として機能する。読み込み処理部１５は、ビット列の値の少なくともいずれかが“０”である場合には当該ビット列の値を“０”として読み込む一方、ビット列の値が全て“１”である場合には当該ビット列の値を“１”として読み込む。
【0068】
【0069】
図１２に示すように、管理情報領域部２１は、０～３１ビットが論理セクタアドレスであり、３２～６３ビットが物理セクタアドレスであり、６４ビットが追記ビットであり、６５～１２７ビットが予備領域である。
【0070】
クライアントが認識する論理セクタアドレスのデータは、データ格納領域部２２における物理セクタアドレスに書き込まれる。
【0071】
追記ビットは、対象データが通常書き込みデータであるか、追記データであるかを示す。追記データは連続した３セクタに書き込まれる。
【0072】
予備領域には、３セクタの相対アドレスポインタ情報が書き込まれることにより、連続しない領域におけるページを追記データの書き込み領域として利用できる。
【0073】
すなわち、書き込み処理部１４は、記録領域部２０の管理情報領域部２１に対して、データの書き込み単位であるセクタに対応する、追記データの書き込み単位であるセクタ群を構成する各セクタの間隔を書き込む第２書き込み処理部の一例として機能する。
【0074】
【0075】
領域確認処理部１８は、データ格納領域部２２において空き領域があるかを確認する（ステップＳ１）。
【0076】
空き領域がある場合には（ステップＳ１のＹｅｓルート参照）、算出部１６は、書き込みデータを１４ビット毎に分割する（ステップＳ２）。
【0077】
第１変換処理部１１は、書き込みデータを１４ビット表記から１５ビット表記へ変換する（ステップＳ３）。
【0078】
書き込み処理部１４は、変換されたデータをデータ格納領域部２２に書き込む処理を行なう（ステップＳ４）。
【0079】
書き込み処理部１４は、管理情報領域部２１における管理情報を更新する（ステップＳ５）。そして、データの書き込み処理は終了する。
【0080】
ステップＳ１において、空き領域がない場合には（ステップＳ１のＮｏルート参照）、領域確認処理部１８は、データ格納領域部２２において追記可能領域があるかを確認する（ステップＳ６）。
【0081】
追記可能領域がない場合には（ステップＳ６のＮｏルート参照）、領域確保処理部１７は、データ格納領域部２２において空き領域を確保する（ステップＳ７）。そして、処理はステップＳ２に移行する。
【0082】
ステップＳ６において、追記可能領域がある場合には（ステップＳ６のＹｅｓルート参照）、読み込み処理部１５は、データ格納領域部２２から書き込み対象の３セクタを読み込む（ステップＳ８）。
【0083】
算出部１６は、書き込みデータを図１１に示した追記データ計算テーブルに従って算出する（ステップＳ９）。すなわち、書き込み対象の３セクタにおいて、追記データが“０”の場合には元の書き込み状態が維持され、追記データが“１”の場合には全ビットが“１”に変更される。
【0084】
算出部１６は、追記データを作成する（ステップＳ１０）。
【0085】
書き込み処理部１４は、データ格納領域部２２における書き込み対象の３セクタに対して、追記データの書き込み処理を行なう（ステップＳ１１）。
【0086】
書き込み処理部１４は、管理情報領域部２１の管理情報において、書き込み対象の３セクタについて追記ビットありに更新する（ステップＳ１２）。そして、データの書き込み処理は終了する。
【0087】
【0088】
読み込み処理部１５は、管理情報領域部２１における管理情報を確認する（ステップＳ２１）。
【0089】
読み込み処理部１５は、読み込み対象のセクタが追記データであるかを判定する（ステップＳ２２）。
【0090】
読み込み対象のセクタが追記データでない場合には（ステップＳ２２のＮｏルート参照）、読み込み処理部１５は、読み込み対象の物理セクタを読み込む（ステップＳ２３）。
【0091】
第２変換処理部１２は、読み込みデータを１５ビット表記から１４ビット表記へ変換する（ステップＳ２４）。そして、データの読み込み処理は終了する。
【0092】
ステップＳ２２において、読み込み対象のセクタが追記データである場合には（ステップＳ２２のＹｅｓルート参照）、読み込み処理部１５は、読み込み対象の物理セクタとして３セクタを読み込む（ステップＳ２５）。
【0093】
算出部１６は、読み込みデータから追記データを図１１に示した追記データ計算テーブルに従って算出する（ステップＳ２６）。すなわち、読み込み対象の３セクタのうちいずれかが“０”である場合には追記データとして“０”を算出し、読み込み対象の３セクタが全て“１”である場合には追記データとして“１”を算出する。そして、データの読み込み処理は終了する。
〔Ａ－３〕効果
図１５は、関連例におけるデータ配置割合の一例を示すテーブルである。図１６は、図１に示したストレージ装置１におけるデータ配置割合の一例を示すテーブルである。
〔Ａ－３〕効果
図１５は、関連例におけるデータ配置割合の一例を示すテーブルである。図１６は、図１に示したストレージ装置１におけるデータ配置割合の一例を示すテーブルである。
【0094】
図１５及び図１６においては、理想的なウェアレベリング処理が実施されている場合に、ウェアレベリング処理自体に起因する書き込み処理を無視し、全ての領域が均等に利用されている環境を想定する。そして、スペア領域を含む総容量の７０％を使用している状況において、毎日、総容量の１％が書き換えられ、１％が削除され、１％が追加書き込みされるワークロードを想定する。
【0095】
図１５及び図１６に示す例では、使用している７０％のうち、１０％は比較的高頻度で書き換え又は削除されるが、６０％は比較的長期間にわたって保管されているデータであって更新されたり削除されたりする可能性は低いものとする。
【0096】
これにより、図１５に示す例では、総容量のうちの１％の書き換え及び１％の削除によって、毎日２％の領域がフラッシュされる。
【0097】
一方、図１６に示す例では、１５日が経過した時点で、３０％分の追記可能なページが存在する。３ページで１セクタ分のデータを書き込むことが可能なため、更に１０％分のデータ、すなわち５日分のデータをフラッシュすることなく書き込みできる。そして、追記可能な領域がなくなった時点で追記を行なった領域はフラッシュされ、通常の書き込み状態に書き直すことにより、空き容量が確保される。
【0098】
図１５に示す関連例において、２０日が経過した時点では、４０％の領域に対するフラッシュが必要となる。一方、図１６に示す実施形態の一例において、２０日が経過した時点では、３０％の領域に対するフラッシュを実施すればよい。
【0099】
結果として、実施形態の一例においては、フラッシュの実施回数を少なくすることで、デバイスの寿命を関連例に比べて約３３％延ばすことができる。
【0100】
上述した実施形態の一例におけるストレージ装置１の制御部１０によれば、例えば、以下の作用効果を奏することができる。
【0101】
書き込み処理部１４は、記録領域部２０のデータ格納領域部２２に対して、連続するビット列において所定のビットパターンを除外してデータを書き込む。また、書き込み処理部１４は、データ格納領域部２２のうち削除可能なデータを記憶している領域のビット列に対して、所定のビットパターンを書き込むことにより、追記データを書き込む。
【0102】
これにより、書き換え可能回数に制限がある半導体記憶装置の記憶領域を有効に利用することができる。
【0103】
書き込み処理部１４は、ビット列における値が全て“１”である所定のビットパターンを除外してデータを書き込む。また、書き込み処理部１４は、追記データの値が“０”である場合には書き込まれたビット列における値を維持する一方、追記データの値が“１”である場合には書き込まれたビット列における値を全て“１”に書き換える。
【0104】
これにより、追記データの書き込みを確実に実施できる。
【0105】
書き込み処理部１４は、記録領域部２０の管理情報領域部２１に対して、データの書き込み単位であるセクタに対応する、追記データの書き込み単位であるセクタ群を構成する各セクタの間隔を書き込む。
【0106】
これにより、追記対象のセクタが連続しない場合でも追記データを書き込むことができる。また、全ての追記データのアドレスを保持する場合よりも、追記データの書き込み位置を特定するための情報量を削減できる。
【0107】
読み込み処理部１５は、読み込み対象のデータが追記データでない場合には、当該読み込み対象のデータを所定のビットパターンを含む形式に変換してデータを読み込む。
【0108】
これにより、追記データないデータを確実に読み込むことができる。
【0109】
読み込み処理部１５は、読み込み対象のデータが追記データである場合には、データの書き込み単位であるセクタに対応する、追記データの書き込み単位であるセクタ群を読み込む。また、読み込み処理部１５は、ビット列の値の少なくともいずれかが“０”である場合には当該ビット列の値を“０”として読み込む一方、ビット列の値が全て“１”である場合には当該ビット列の値を“１”として読み込む。
【0110】
これにより、追記データを確実に読み込むことができる。
【0111】
〔Ｂ〕その他
開示の技術は上述した実施形態に限定されるものではなく、本実施形態の趣旨を逸脱しない範囲で種々変形して実施することができる。本実施形態の各構成及び各処理は、必要に応じて取捨選択することができ、あるいは適宜組み合わせてもよい。
開示の技術は上述した実施形態に限定されるものではなく、本実施形態の趣旨を逸脱しない範囲で種々変形して実施することができる。本実施形態の各構成及び各処理は、必要に応じて取捨選択することができ、あるいは適宜組み合わせてもよい。
【0112】
〔Ｃ〕付記
以上の実施形態に関し、さらに以下の付記を開示する。
以上の実施形態に関し、さらに以下の付記を開示する。
【0113】
（付記１）
半導体記憶装置の制御を行なうストレージ制御装置であって、
前記半導体記憶装置の記憶領域に対して、連続するビット列において所定のビットパターンを除外してデータを書き込む第１書き込み処理部と、
前記記憶領域のうち削除可能なデータを記憶している領域の前記ビット列に対して、前記所定のビットパターンを書き込むことにより、追記データを書き込む第２書き込み処理部と、
を備える、ストレージ制御装置。
半導体記憶装置の制御を行なうストレージ制御装置であって、
前記半導体記憶装置の記憶領域に対して、連続するビット列において所定のビットパターンを除外してデータを書き込む第１書き込み処理部と、
前記記憶領域のうち削除可能なデータを記憶している領域の前記ビット列に対して、前記所定のビットパターンを書き込むことにより、追記データを書き込む第２書き込み処理部と、
を備える、ストレージ制御装置。
【0114】
（付記２）
前記第１書き込み処理部は、前記ビット列における値が全て１である前記所定のビットパターンを除外してデータを書き込み、
前記第２書き込み処理部は、追記データの値が０である場合には前記第１書き込み処理部によって書き込まれた前記ビット列における値を維持する一方、追記データの値が１である場合には前記第１書き込み処理部によって書き込まれた前記ビット列における値を全て１に書き換える、
付記１に記載のストレージ制御装置。
前記第１書き込み処理部は、前記ビット列における値が全て１である前記所定のビットパターンを除外してデータを書き込み、
前記第２書き込み処理部は、追記データの値が０である場合には前記第１書き込み処理部によって書き込まれた前記ビット列における値を維持する一方、追記データの値が１である場合には前記第１書き込み処理部によって書き込まれた前記ビット列における値を全て１に書き換える、
付記１に記載のストレージ制御装置。
【0115】
（付記３）
前記第２書き込み処理部は、前記半導体記憶装置の管理領域に対して、前記第１書き込み処理部によるデータの書き込み単位であるセクタに対応する、追記データの書き込み単位であるセクタ群を構成する各セクタの間隔を書き込む、
付記１又は２に記載のストレージ制御装置。
前記第２書き込み処理部は、前記半導体記憶装置の管理領域に対して、前記第１書き込み処理部によるデータの書き込み単位であるセクタに対応する、追記データの書き込み単位であるセクタ群を構成する各セクタの間隔を書き込む、
付記１又は２に記載のストレージ制御装置。
【0116】
（付記４）
読み込み対象のデータが追記データでない場合には、当該読み込み対象のデータを前記所定のビットパターンを含む形式に変換してデータを読み込む第１読み込み処理部を更に備える、
付記１～３のいずれか１項に記載のストレージ制御装置。
読み込み対象のデータが追記データでない場合には、当該読み込み対象のデータを前記所定のビットパターンを含む形式に変換してデータを読み込む第１読み込み処理部を更に備える、
付記１～３のいずれか１項に記載のストレージ制御装置。
【0117】
（付記５）
読み込み対象のデータが追記データである場合には、前記第１書き込み処理部によるデータの書き込み単位であるセクタに対応する、前記第２書き込み処理部における追記データの書き込み単位であるセクタ群を読み込む第２読み込み処理部を更に備え、
前記第２読み込み処理部は、前記ビット列の値の少なくともいずれかが０である場合には当該ビット列の値を０として読み込む一方、前記ビット列の値が全て１である場合には当該ビット列の値を１として読み込む、
付記１～４のいずれか１項に記載のストレージ制御装置。
読み込み対象のデータが追記データである場合には、前記第１書き込み処理部によるデータの書き込み単位であるセクタに対応する、前記第２書き込み処理部における追記データの書き込み単位であるセクタ群を読み込む第２読み込み処理部を更に備え、
前記第２読み込み処理部は、前記ビット列の値の少なくともいずれかが０である場合には当該ビット列の値を０として読み込む一方、前記ビット列の値が全て１である場合には当該ビット列の値を１として読み込む、
付記１～４のいずれか１項に記載のストレージ制御装置。
【0118】
（付記６）
半導体記憶装置の制御を行なうコンピュータに、
前記半導体記憶装置の記憶領域に対して、連続するビット列において所定のビットパターンを除外してデータを書き込み、
前記記憶領域のうち削除可能なデータを記憶している領域の前記ビット列に対して、前記所定のビットパターンを書き込むことにより、追記データを書き込む、
処理を実行させる、プログラム。
半導体記憶装置の制御を行なうコンピュータに、
前記半導体記憶装置の記憶領域に対して、連続するビット列において所定のビットパターンを除外してデータを書き込み、
前記記憶領域のうち削除可能なデータを記憶している領域の前記ビット列に対して、前記所定のビットパターンを書き込むことにより、追記データを書き込む、
処理を実行させる、プログラム。
【0119】
（付記７）
前記ビット列における値が全て１である前記所定のビットパターンを除外してデータを書き込み、
追記データの値が０である場合には書き込まれた前記ビット列における値を維持する一方、追記データの値が１である場合には書き込まれた前記ビット列における値を全て１に書き換える、
処理を前記コンピュータに実行させる、付記６に記載のプログラム。
前記ビット列における値が全て１である前記所定のビットパターンを除外してデータを書き込み、
追記データの値が０である場合には書き込まれた前記ビット列における値を維持する一方、追記データの値が１である場合には書き込まれた前記ビット列における値を全て１に書き換える、
処理を前記コンピュータに実行させる、付記６に記載のプログラム。
【0120】
（付記８）
前記半導体記憶装置の管理領域に対して、データの書き込み単位であるセクタに対応する、追記データの書き込み単位であるセクタ群を構成する各セクタの間隔を書き込む、
処理を前記コンピュータに実行させる、付記６又は７に記載のプログラム。
前記半導体記憶装置の管理領域に対して、データの書き込み単位であるセクタに対応する、追記データの書き込み単位であるセクタ群を構成する各セクタの間隔を書き込む、
処理を前記コンピュータに実行させる、付記６又は７に記載のプログラム。
【0121】
（付記９）
読み込み対象のデータが追記データでない場合には、当該読み込み対象のデータを前記所定のビットパターンを含む形式に変換してデータを読み込む、
処理を前記コンピュータに実行させる、付記６～８のいずれか１項に記載のプログラム。
読み込み対象のデータが追記データでない場合には、当該読み込み対象のデータを前記所定のビットパターンを含む形式に変換してデータを読み込む、
処理を前記コンピュータに実行させる、付記６～８のいずれか１項に記載のプログラム。
【0122】
（付記１０）
読み込み対象のデータが追記データである場合には、データの書き込み単位であるセクタに対応する、追記データの書き込み単位であるセクタ群を読み込み、
前記ビット列の値の少なくともいずれかが０である場合には当該ビット列の値を０として読み込む一方、前記ビット列の値が全て１である場合には当該ビット列の値を１として読み込む、
処理を前記コンピュータに実行させる、付記６～９のいずれか１項に記載のプログラム。
読み込み対象のデータが追記データである場合には、データの書き込み単位であるセクタに対応する、追記データの書き込み単位であるセクタ群を読み込み、
前記ビット列の値の少なくともいずれかが０である場合には当該ビット列の値を０として読み込む一方、前記ビット列の値が全て１である場合には当該ビット列の値を１として読み込む、
処理を前記コンピュータに実行させる、付記６～９のいずれか１項に記載のプログラム。
【符号の説明】
【0123】
１ ：ストレージ装置
１０ ：制御部
１１ ：第１変換処理部
１２ ：第２変換処理部
１３ ：変換テーブル
１４ ：書き込み処理部
１５ ：読み込み処理部
１６ ：算出部
１７ ：領域確保処理部
１８ ：領域確認処理部
１９ ：空き領域ビットマップ
２０ ：記録領域部
２１ ：管理情報領域部
２２ ：データ格納領域部
１０ ：制御部
１１ ：第１変換処理部
１２ ：第２変換処理部
１３ ：変換テーブル
１４ ：書き込み処理部
１５ ：読み込み処理部
１６ ：算出部
１７ ：領域確保処理部
１８ ：領域確認処理部
１９ ：空き領域ビットマップ
２０ ：記録領域部
２１ ：管理情報領域部
２２ ：データ格納領域部
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】