特許 7339548 レイアウト装置、レイアウト方法及びレイアウト用プログラム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-08-29

(45)【発行日】2023-09-06

(54)【発明の名称】レイアウト装置、レイアウト方法及びレイアウト用プログラム

(51)【国際特許分類】

   G06F 30/394 20200101AFI20230830BHJP

   H01L 21/82 20060101ALI20230830BHJP

   H01L 21/822 20060101ALI20230830BHJP

   H01L 27/04 20060101ALI20230830BHJP

【ＦＩ】

G06F30/394

H01L21/82 C

H01L27/04 D

【請求項の数】 8

(21)【出願番号】P 2020164196

(22)【出願日】2020-09-29

(65)【公開番号】P2022056271

(43)【公開日】2022-04-08

【審査請求日】2022-08-29

(73)【特許権者】

【識別番号】391016358

【氏名又は名称】東芝情報システム株式会社

(74)【代理人】

【識別番号】100156199

【弁理士】

【氏名又は名称】神崎 真

(74)【代理人】

【識別番号】100090169

【弁理士】

【氏名又は名称】松浦 孝

(74)【代理人】

【識別番号】100074147

【弁理士】

【氏名又は名称】本田 崇

(74)【代理人】

【識別番号】100124497

【弁理士】

【氏名又は名称】小倉 洋樹

(72)【発明者】

【氏名】長谷川 智洋

【審査官】合田 幸裕

(56)【参考文献】

【文献】特開２００２－３４２４０１（ＪＰ，Ａ）

【文献】特開２０１０－２３１６３１（ＪＰ，Ａ）

【文献】特開２００８－２５１５９９（ＪＰ，Ａ）

【文献】特開２００４－１７１０７６（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１５／０１４３３０９（ＵＳ，Ａ１）

【文献】米国特許第５９８７０８６（ＵＳ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｆ ３０／３９４

Ｈ０１Ｌ ２１／８２

Ｈ０１Ｌ ２１／８２２

ＩＥＥＥ Ｘｐｌｏｒｅ

ＪＳＴＰｌｕｓ（ＪＤｒｅａｍＩＩＩ）

(57)【特許請求の範囲】

【請求項1】

複数層の各層に１以上の素子を配置し、当該１以上の素子に必要な配線を設ける設計を行うレイアウト装置において、
前記素子の配置情報に基づき前記各層の各ＲＯＷに素子を配置した場合に生じる配線の抵抗値の大小を予測し、予測結果に基づき前記配線を設計するＲＯＷの優先順位を決定する優先順位決定手段と、
前記決定されたＲＯＷの優先順に従って前記各ＲＯＷの配線トラックに対し結線対象ノードの配線を設けるトラック配線手段と
を具備することを特徴とするレイアウト装置。

【請求項2】

前記優先順位決定手段は、前記各ＲＯＷに配置する素子の数、前記各ＲＯＷの接続ポイントの数、ノードの単位抵抗値に基づき前記ＲＯＷの優先順位を決定することを特徴とする請求項１に記載のレイアウト装置。

【請求項3】

前記優先順位決定手段は、ＲＯＷの長手方向のレイヤが低抵抗でありＲＯＷの長手方向に直交する方向のレイヤが高抵抗である場合に、ＲＯＷの長手方向のレイヤの素子と繋がるピン数に、ＲＯＷの長手方向に直交する方向のレイヤの素子と繋がるピン数よりも大きな重みを持たせて加算を行って優先順位を決定することを特徴とする請求項１または２に記載のレイアウト装置。

【請求項4】

前記トラック配線手段は、前記ＲＯＷ毎の配線トラックに対し前記結線対象ノードの配線を設ける際に、ＲＯＷ内が障害物により混雑していないときには、レフトエッジアルゴリズムを用いて配線を設けることを特徴とする請求項１乃至３のいずれか１項に記載のレイアウト装置。

【請求項5】

前記トラック配線手段は、ＲＯＷ毎の配線トラックに対し前記結線対象ノードの配線を設ける際に、ＲＯＷ内が障害物により混雑しているときには、配線長の長いノードの配線を優先的に設けることを特徴とする請求項１乃至４のいずれか１項に記載のレイアウト装置。

【請求項6】

前記トラック配線手段は、電源ラインの配線により電源ライン以外の配線を挟むように電源ラインの配線を配置することを特徴とする請求項１乃至５のいずれか１項に記載のレイアウト装置。

【請求項7】

複数層の各層に１以上の素子を配置し、当該１以上の素子に必要な配線を設ける設計を行うレイアウト方法において、
レイアウト装置により、前記素子の配置情報に基づき前記各層の各ＲＯＷに素子を配置した場合に生じる配線の抵抗値の大小を予測し、予測結果に基づき配線を設ける設計を行うＲＯＷの優先順位を決定する優先順位決定工程と、
前記レイアウト装置により、前記決定されたＲＯＷの優先順に従って前記各ＲＯＷの配線トラックに対し結線対象ノードの配線を設けるトラック配線工程と
を具備することを特徴とするレイアウト方法。

【請求項8】

複数層の各層に１以上の素子を配置し、各素子間に必要な配線を設ける設計を行うレイアウト装置のコンピュータを、
前記素子の配置情報に基づき前記各層の各ＲＯＷに素子を配置した場合に生じる配線の抵抗値の大小を予測し、予測結果に基づき前記配線を設計するＲＯＷの優先順位を決定する優先順位決定手段、
前記決定されたＲＯＷの優先順に従って前記各ＲＯＷの配線トラックに対し結線対象ノードの配線を設けるトラック配線手段
として機能させることを特徴とするレイアウト用プログラム。

【発明の詳細な説明】

【技術分野】

【0001】

この発明は、レイアウト装置、レイアウト方法及びレイアウト用プログラムに関するものである。

【背景技術】

【0002】

従来の自動配線ツールにおける詳細配線のアルゴリズムは、基本的に配線経路における配線と配線の各交点である接続ポイントの結線とエラー修正を何度も繰り返して配線処理が行われるものであった。このため、長距離の接続は、配線に段差を生じるジョグや配線層の切り替えが乱雑に発生し、迂回配線が作られる傾向にある。一般的に、カスタムレイアウトはクリティカルパスの比率が高いことから、迂回配線による配線負荷の増大は致命的な問題につながることが多いものであった。また、カスタムレイアウトでは、機能モジュールごとに階層設計しているため、上層モジュールのために確保された予約配線経路を余分に消費してしまう問題も発生していた。

【0003】

特許文献１には、概略配線（グローバル配線）で複数のセル行を跨ぐ必要のある配線であるスルー配線の必要な、素子と素子間の配線を指すネットに対してスルー配線位置の割当ておよび幹線の入出力部の結線を行う配線が配置される領域であるチャネルへの割当てを決めて、概略配線経路を決定し、次にその結果に基いてチャネル配線法により、各チャネルに対して順次配線処理を行って、セル間の詳細な配線経路を決めて結線を行う配線方法が開示されている。この特許文献１の発明では、上記のセル間の詳細な配線経路を決めて結線を行うに際し、スルー配線位置の割当ておよび幹線のチャネルへの割当てをネット毎に逐次処理するのではなく、スルー配線の必要なネットに対して、ネット毎に必要となる幹線（セル行に平行な水平方向の配線）を抽出し、その幹線の集合を、配線に迂回が生じないための割当てチャネルの許容範囲やセル内のスルー配線可能な箇所の有無等を条件として考慮して、最小のトラック数で配置充填が実現する組み合せを求める。その後、その幹線の配置充填の組み合せに従って、幹線をチャネルに割当ることで、一挙に配線位置を決定するのである。

【0004】

この引用文献１の発明は、従来のチャネル配線法によるチャネルの配線処理を基本としながら、概略配線におけるスルー配線の必要なネットに対するスルー配線位置の割当ておよび幹線のチャネルへの割当てを、最小のトラック数で実現できる幹線の配置組合せに準拠して、一括して決定する。このため、常に最適に近い幹線のチャネルへの割当てと、それに従属して決められるスルー配線位置の割当てが可能になる。これにより、殆ど１００％の配線率が達成できるチャネル配線法の利点を生かして配線領域の有効な圧縮が可能になるというものである。

【0005】

更に、特許文献２には、概略配線でスルー配線の必要なネットに対して、スルー配線位置の割り当て、および幹線のチャネルへの割り当てを決めて、概略配線径路を決定し、次にその結果に基いてチャネル配線法により、各チャネルに対して順次配線処理を行なって、セル間の詳細配線径路を決めて結線を行なう配線方法が開示されている。この特許文献２の発明では、上記結線を行うに際し、スルー配線位置の割り当て、および幹線のチャネルへの割り当てをネット毎に逐次処理するのではなく、スルー配線の必要な全ネットに対してネット毎に必要となる幹線（セル行に平行な水平方向の配線）を抽出し、その幹線の集合を配線に迂回が生じないための割り当てチャネルの許容範囲や、セル内のスルー配線可能な箇所の有無等を条件として考慮して、幹線のチャネル割当て範囲の狭い幹線を基に割当てチャネルを求め、その幹線とチャネルよりトラックへの配置充填の組合せを求め、配線位置を決定している。

【0006】

上記特許文献２の方法によれば、概略配線におけるスルー配線の必要なネットに対するスルー配線位置の割当て、幹線チャネルの割当てを、幹線のチャネル割当ての狭い幹線を基に処理するため、他の幹線と同チャネル上に乗せられる可能性の小さいものから処理を行なうこととなり、限られたチャネル上に多くの組合せを行なうので幹線とチャネル割当てを同時に決定し、かつ最小トラック数に近いトラック数で幹線を割り当てることが可能となる効果を奏するものである。

【0007】

更に、引用文献３には、素子が形成されない空き領域を配線領域に利用して電源供給を補強し、且つパターンレイアウトの自動設計に好適する半導体集積回路装置が開示されている。

【0008】

この引用文献３の発明では、１セル列に含まれる未使用セル及び論理セル上の空いた空き配線トラックやセル列間のスペース領域を検索し、それらの領域にメタル配線を形成し、電源の補強を必要とする論理セルに電源を補強供給するものである。

【先行技術文献】

【特許文献】

【0009】

【文献】特開昭６３－２７８２４９号公報

【文献】特開昭６４－８１２４９号公報

【文献】特開平９－１９９６０１号公報

【発明の概要】

【発明が解決しようとする課題】

【0010】

以上のように従来においても配線領域を無駄なく有効利用を図るものはあったが、配線負荷増大の抑制を図る観点から、適切に配線設計するものではなかった。本発明は、このような従来のレイアウト技術の現状に鑑みてなされたもので、その目的は、配線負荷の増大を抑制し、適切に配線するようにしたレイアウト装置、レイアウト方法及びレイアウト用プログラムを提供することである。

【課題を解決するための手段】

【0011】

本発明の実施形態に係るレイアウト装置は、複数層の各層に１以上の素子を配置し、各素子間に必要な配線を設ける設計を行うレイアウト装置において、素子配置の情報に基づき前記各層である各ＲＯＷに素子を配置した場合に生じる配線の抵抗値の大小を予測し、予測結果に基づき配線を設ける設計を行うＲＯＷの優先順位を決定する優先順位決定手段と、前記決定されたＲＯＷの優先順に従ってＲＯＷ毎の配線トラックに対し結線対象ノードの配線を設けるトラック配線手段とを具備することを特徴とする。

【図面の簡単な説明】

【0012】

【図1】本発明の実施形態に係るレイアウト装置を実現するコンピュータシステムのブロック図。

【図2】本発明の本実施形態において外部記憶装置２３に記憶されているプログラムとデータの一例を示す図。

【図3】本発明の本実施形態に係る動作を示すフローチャート。

【図4】本発明に係る本実施形態において、各ＲＯＷとステップＳ１３にて発生させた配線を示す図であり、複数のＲＯＷが配置された配線面の平面図。

【図5】本発明に係る本実施形態において、各ＲＯＷに配置された素子とＲＯＷ毎に求められたＲＯＷ優先順位情報を示す図であり、複数のＲＯＷが配置された配線面の平面図。

【図5A】本発明に係る本実施形態において、ＲＯＷの長手方向のレイヤの素子と繋がるピンとＲＯＷの長手方向に直交する方向のレイヤの素子と繋がるピンとに関する説明のための図。

【図6】ＲＯＷ優先順位情報を求めるための重みづけをするＲＯＷが存在する場合の重みづけ例を示す図であり、複数のＲＯＷが配置された配線面の平面図。

【図6A】本発明に係る本実施形態において、複数の配線トラックへの配線のときに用いられる２通りの優先順位を説明する図。

【図7】レフトエッジアルゴリズムを用いて配線を設ける例を示す図。

【図8】ＲＯＷ３内に予め設定されている優先配線トラックの順番で配線可能なトラックの検索をする過程を示す配線面の平面図。

【図9】図８に示した如くＲＯＷ３内に配置した配線Ｂに対する支線を配置した例を示す図であり、複数のＲＯＷが配置された配線面の平面図。

【図10】電源ラインの配線により電源ライン以外の配線を挟むように電源ラインの配線を配置した例を示す図であり、複数のＲＯＷが配置された配線面の平面図。

【発明を実施するための形態】

【0013】

以下添付図面を参照して本発明の実施形態に係るレイアウト装置、レイアウト方法及びレイアウト用プログラムを説明する。各図において同一の構成要素には、同一の符号を付して重複する説明を省略する。本実施形態に係るレイアウト装置は、複数層の各層に１以上の素子を配置し、各素子間に必要な配線を設ける設計を行うレイアウト装置である。レイアウトの対象装置は、この実施形態では、半導体装置とするが、多層基板により作成される半導体装置外の電子装置であっても良い。

【0014】

図１は、実施形態に係るレイアウト装置１を実現するコンピュータシステムのブロック図である。このコンピュータシステムは、パーソナルコンピュータやワークステーション、その他のコンピュータシステムにより構成することができる。このコンピュータシステムは、ＣＰＵ１０が主メモリ１１に記憶されている或いは主メモリ１１に読み込んだプログラムやデータに基づき各部を制御し、必要な処理を実行することにより本実施形態や他の実施形態に係るレイアウト装置１として動作を行うものである。

【0015】

ＣＰＵ１０には、バス１２を介して外部記憶インタフェース１３、入力インタフェース１４、表示インタフェース１５、通信インタフェース１６が接続されている。外部記憶インタフェース１３には、レイアウト用プログラム等のプログラムと必要なデータ等が記憶されている外部記憶装置２３が接続されている。入力インタフェース１４には、コマンドやデータを入力するための入力装置としてのキーボードなどの入力装置２４とポインティングデバイスとしてのマウス２２が接続されている。

【0016】

表示インタフェース１５には、ＬＥＤやＬＣＤなどの表示画面を有する表示装置２５が接続されている。通信インタフェース１６には、外部から必要な情報を得るためのポート２６－１、２６－２、・・・、２６－ｍが接続されている。このコンピュータシステムには、他の構成が備えられていても良く、また、図１の構成は一例に過ぎない。このコンピュータシステムによる構成は、この第１の実施形態に限らず、第２の実施形態以降の各実施形態やその変形例としても構成に採用される。

【0017】

図２には、本実施形態において外部記憶装置２３に記憶されているプログラムとデータが示されている。即ち、外部記憶装置２３には、ＣＰＵ１０を、優先順位決定手段２３１、トラック配線手段２３２として機能させるレイアウト用プログラムが記憶されていると共に、ネットリスト２３３、素子レイアウト情報ファイル２３４、ノードリスト２３５が記憶されている。

【0018】

優先順位決定手段２３１は、素子配置の情報（ネットリスト２３３、素子レイアウト情報ファイル２３４、ノードリスト２３５に記憶されている）に基づき上記各層である各ＲＯＷに素子を配置した場合に生じる素子間の配線の抵抗値の大小を予測し、予測結果に基づき配線を設ける設計を行うＲＯＷの優先順位を決定するものである。各ＲＯＷには、複数の配線トラックが設けられており、本実施形態では複数のＲＯＷにおいて優先して配線を行うべきＲＯＷを決定し、決定したＲＯＷにおける複数の配線トラックのいずれに配線を行うか決定している。トラック配線手段２３２は、上記優先順位決定手段２３１によって決定されたＲＯＷの優先順に従ってＲＯＷ毎の配線トラックに対し結線対象ノードの配線を設けるものである。上述の通り、１つＲＯＷが決定され、そのＲＯＷにおいて配線する配線トラックが決定され、その配線トラックで配線する素子間のノード（結線対象ノード）における配線が行われる。

【0019】

ネットリスト２３３には、信号名（ネット名）とネットに繋がる素子（部品）の回路番号、端子番号等が記載されている。素子レイアウト情報ファイル２３４には、装置に用いられる素子の回路番号、素子の配置座標等が記載されている。ノードリスト２３５には、ノードに送られる信号の信号名、配線の長さ、始点と終点の座標等が記載される。素子レイアウト情報ファイル２３４、ノードリスト２３５は１つのファイルにまとめられていても良い。

【0020】

図３は、本実施形態の上記の優先順位決定手段２３１とトラック配線手段２３２との動作を示すフローチャートである。即ち、前述の通り、外部記憶装置２３には、ＣＰＵ１０を、優先順位決定手段２３１、トラック配線手段２３２として機能させるレイアウト用プログラムが記憶されているので、上記プログラムを起動すると、ＣＰＵ１０によって図３のフローチャートに示す動作が行われる。以下に、図３に示すフローチャートに従って動作説明を行う。まず、この度の処理で結線する結線対象ノードのリストをノードリスト２３５から取り出す（Ｓ１１）。

【0021】

繰り返し処理マークＫ１１と繰り返し処理マークＫ１２により挟まれるステップＳ１３とＳ１４を、上記のステップＳ１１において取り出した数の結線対象ノードの全てについてノード毎に順次に繰り返して行う。

【0022】

ステップＳ１３とＳ１４の処理は、上記優先順位決定手段２３１が行う処理であって、各ＲＯＷに配置する素子の数、各ＲＯＷの接続ポイントの数、ノードの単位抵抗値に基づき各ＲＯＷに素子を配置した場合に配線によって生じる配線の抵抗値の大小を予測し、ＲＯＷの優先順位を決定する処理である。例えば、ＲＯＷに配置する素子については、素子数が多いときには配線数が多くなり、配線を施したときには抵抗値も多くなる予測されるから、ＲＯＷに素子を配置した場合に配線によって生じる配線の抵抗値の大小を予測するときのパラメータとなる。また、ＲＯＷの接続ポイントについても接続ポイントが多ければ接続ポイント間の配線が多くなると予測されることから、ＲＯＷに素子を配置した場合に配線によって生じる配線の抵抗値の大小を予測するときのパラメータとなる。ノードの単位抵抗値についても配線の長さにもよるが、ＲＯＷに素子を配置した場合に配線によって生じる配線の抵抗値の大小を予測するときのパラメータとなる。上記３つのパラメータを全て用いて、単純には３つのパラメータの加算や乗算等の演算の結果をＲＯＷ毎に得て、この結果を比較し優先順位を得ることができる。配線作業によっては、上記３つのパラメータの重要度が変化するであろうことが予測される場合には、それぞれのパラメータに重みを乗じてから演算を行うこともできる。また、３つのパラメータのいずれか２つを用いることができ、また、３つのパラメータのいずれか１つを用いることもできる。また、パラメータの用い方も、例えばノードの単位抵抗値については、ＲＯＷ内の全てのノードの長さとの乗算を行った結果をＲＯＷ毎に得て、この結果を比較し優先順位を得ることができる。本実施形態では、各ＲＯＷの接続ポイントの数をパラメータとし、このパラメータの用い方は以下の通りである。即ち、ステップＳ１３では、素子レイアウト情報ファイル２３４、ノードリスト２３５の情報を用いて、該当ノードに接続される素子の配置座標の最大値（Ｍａｘ）と最小値（Ｍｉｎ）を検出し、これら最大と最小との座標に対応させた配線を発生させる（Ｓ１３）。

【0023】

本実施形態では、配線の長さ比較や素子の位置比較などの数値による処理を行えばよいのであるが、ここでは、図示しながら処理の説明を行う。図４は、各ＲＯＷ（０～４）とステップＳ１３にて発生させた配線を示す図であり、複数のＲＯＷが配置された配線面の平面図である。ここでは一例としてＲＯＷの数を５層とし、最下層からＲＯＷ０、ＲＯＷ１、・・・と続き最上層がＲＯＷ４であるとする。

【0024】

ＲＯＷ０には素子の配置は無く、ＲＯＷ１には素子Ｃ１が配置され、ＲＯＷ２には素子Ｃ２～Ｃ４が配置され、ＲＯＷ３には素子Ｃ５～Ｃ９が配置され、ＲＯＷ４には素子Ｃ１０～Ｃ１３が配置されている。ここで、座標は右側が大きいものとして、素子の配置座標の最大値（Ｍａｘ）は、素子Ｃ４の座標であり、素子の座標の最小値（Ｍｉｎ）は、素子Ｃ１の座標であるから、ステップＳ１３において発生される配線は、ＲＯＷ０の下方に示した配線Ｂのような長さを有するものとなる。

【0025】

各ＲＯＷにおいて上記配線Ｂとの接続ポイントが多いＲＯＷを順に検出し、この接続ポイントの多い順にＲＯＷを当該結線対象ノードに対応させて、ＲＯＷ優先順位情報として記憶する（Ｓ１４）。本実施形態では、１素子の接続ポイントが「１」として計算する。図５は、本発明に係る本実施形態において、各ＲＯＷに配置された素子と各ＲＯＷに求められたＲＯＷ優先順位情報を示す図であり、複数のＲＯＷが配置された配線面の平面図である。ＲＯＷ優先順位情報は、ＲＯＷに配置される素子数と一致し、その値は、図５の各ＲＯＷの右側に示すように、ＲＯＷ０＝０、ＲＯＷ１＝１、ＲＯＷ２＝３、ＲＯＷ３＝５、ＲＯＷ４＝４となる。これにより、優先順位は、ＲＯＷ３＞ＲＯＷ４＞ＲＯＷ２＞ＲＯＷ１＞ＲＯＷ０の順となり、これがＲＯＷ優先順位情報として記憶される。本実施形態では、図の矢印Ｙにより示すＲＯＷの長手方向に直交する方向のレイヤへの配線の抵抗が、図の矢印Ｘにより示すＲＯＷの長手方向のレイヤへの配線の抵抗より大きいものとし、当該ＲＯＭに設けられた素子に接続されることから、ＲＯＷの長手方向のレイヤへの配線がなされることを前提とする。

【0026】

本実施形態では、各ＲＯＷの接続ポイントの数を用いてＲＯＷ優先順位情報を求めたが、ネットリスト２３３には、端子番号等が記載されているので、この端子番号の数を素子ごとに計算してＲＯＷ優先順位情報を求めるようにしても良い。また、図の矢印Ｙにより示すＲＯＷの長手方向に直交する方向のレイヤへの配線の抵抗が図の矢印Ｘにより示すＲＯＷの長手方向のレイヤへの配線の抵抗より大きい本実施形態の場合は、ＲＯＷの長手方向のレイヤの素子と繋がるピン数に、ＲＯＷの長手方向に直交する方向のレイヤの素子と繋がるピン数よりも大きな重みを持たせて加算を行っても良い。図５Ａは、ＲＯＷの長手方向のレイヤの素子と繋がるピンとＲＯＷの長手方向に直交する方向のレイヤの素子と繋がるピンとに関する説明のための図であり、ＲＯＷにおける配線を示す斜視図である。図５Ａに示すように、ＲＯＷにおける配線Ｈ１が矢印Ｘにより示すＲＯＷの長手方向に延びており、ＲＯＷの長手方向のレイヤの素子ＤＸ１、ＤＸ２、・・・が配置されている。配線Ｈ１の側部には、ＲＯＷの長手方向に直交する方向のレイヤの素子ＤＹ１、ＤＹ２、ＤＹ３、ＤＹ４、・・・が配線Ｖ１、Ｖ２、Ｖ３、Ｖ４、・・・によって接続されている。素子ＤＸ１、ＤＸ２、ＤＸ３、・・・と素子ＤＹ１、ＤＹ２、ＤＹ３、ＤＹ４、・・・は、出力ピンが１で入力ピンが複数である。これらのピンの間が配線となる。配線に使用する材料の関係で図の矢印Ｙにより示すＲＯＷの長手方向に直交する方向のレイヤへの配線の抵抗が図の矢印より示すＲＯＷの長手方向のレイヤへの配線の抵抗より大きいから、ＲＯＷの長手方向のレイヤの素子ＤＸ１、ＤＸ２、・・・と繋がるピン数に、ＲＯＷの長手方向に直交する方向のレイヤの素子ＤＹ１、ＤＹ２、ＤＹ３、ＤＹ４、・・・と繋がるピン数よりも大きな重みを持たせることになる。
図６は、ＲＯＷ優先順位情報を求めるための重みづけをするＲＯＷが存在する場合の重みづけ例を示す図であり、複数のＲＯＷが配置された配線面の平面図である。この図６は、ＲＯＷ２に対してＲＯＷの長手方向に繋がるピンを持つ素子Ｃ００が配置されている場合に、通常の素子の数３に加えて、重み「５」の上記素子Ｃ００による加算を行い、全体ではポイントが「８」となることを示す。仮に、ＲＯＷの長手方向に繋がるピンを持つ素子配置されている場合に重みを付けないこととすると、ＲＯＷ２のポイントが「３」となり、ＲＯＷに素子を配置した場合に配線によって生じる配線の抵抗値の大小を予測することが適正に行えなくなる。更に、ノードの単位抵抗値をノードリスト２３５に記載しておき、これを接続するセルとの距離に掛けて値の小さなＲＯＷを優先させるようにしても良い。

【0027】

上記の処理によってＲＯＷ優先順位情報を求めることで、素子配置の情報に基づき上記各層である各ＲＯＷに素子を配置した場合に生じる配線の抵抗値の大小を予測し、予測結果に基づき配線を設ける設計を行っているため、配線負荷が小さなＲＯＷが優先されることになり、配線負荷の低減につながることが期待される。上記処理が、結線対象ノードの全てについて終了すると、図３のステップＳ１５へ進む。ステップＳ１５において、処理するＲＯＷ内が障害物により混雑しているか否かを優先順位のＲＯＭ毎に検出し、ＲＯＷ内が障害物により混雑していないときには、レフトエッジアルゴリズムを用いて配線を設け、ＲＯＷ内が障害物により混雑しているときには、配線長の長いノードの配線を優先的に設ける。ここで障害物とは、配線の障害となる素子や他の配線を言う。

【0028】

このステップＳ１５では、繰り返し処理マークＫ１３と繰り返し処理マークＫ１４により挟まれるステップＳ１６において、空きトラック（未配線のトラック）を増やすことなどにより消費トラック数を最小限に抑制することを狙った処理とするか、負荷を大きくする迂回配線を回避し、優先順位の低い（短い）配線を他のＲＯＷへ配置する確率を上げ適切な配線となるようにするかを選択するために行われる。

【0029】

上記ステップＳ１５の処理において、障害物とは、配線に接続されない素子を挙げることができる。また、混雑しているとは、ＲＯＭの面積に対する障害物の占有率が例えば４０％以上となった場合である、と定めることができる。
以下の処理は、複数の配線トラックへの配線を説明する。ここでは、配線トラックに対しては優先順位は、２通りされている。図６Ａは複数の配線トラックへの配線のときに用いられる２通りの優先順位を説明する図である。図６Ａ（ａ）は、トラックへ配線する配線（配線図形）Ｌ１～Ｌ６の優先順が決められていることを示す図である。この図６Ａ（ａ）では、配線Ｌ１～Ｌ６の配線の優先順は、レフトエッジソートの左から順である。または配線の長いものの順である。いずれとするかは、プログラムが決めている。
配線トラックの順は、ＲＯＷ毎に事前に設定されており（図６Ａ（ｂ））、図６Ａ（ａ）に示される順で選択された配線Ｌ１～Ｌ６を配置する配線トラックについては、この図６Ａ（ｂ）に示される順で検索する。

【0030】

ステップＳ１５の次には、ステップＳ１５で決まった処理方法により配線が行われる（Ｓ１６）。図７（ａ）～（ｃ）は、ＣＰＵ１０が外部記憶装置２３に記憶されたトラック配線手段２３２として機能し、レフトエッジアルゴリズムを用いて配線を設ける例を示す図である。処理対象である優先順位のＲＯＷに６本の配線トラックがある場合を想定する。ＣＰＵ１０はトラック配線手段２３２として、最初に、ネットリスト２３３、素子レイアウト情報ファイル２３４、ノードリスト２３５の情報に従って、デフォルトの位置に配線Ｌ１～Ｌ６を発生させて行く（図７（Ａａ））。

【0031】

次に、レフトエッジソートを行う。つまり、デフォルトの位置の配線Ｌ１～Ｌ６について、ＲＯＷの左端に近い位置に発生した順は、Ｌ３、Ｌ１、Ｌ２、Ｌ４、Ｌ６、Ｌ５であるから、この順に下から、配線トラックを変えて配置する（図７（ｂ））。この場合に、配線の座標（図の左右方向の座標）を変えずに上下の位置である配線トラックを変更する。

【0032】

次に、配線トラックの空領域に、上側の配線トラックに配置されている短い配線を移動して、下方の配線トラックにおける空領域を詰めて行く（図７（ｃ））。この例では、配線Ｌ５、Ｌ６が移動されている。レフトエッジアルゴリズムで配線トラックの処理をしてゆくことにより、消費トラック数を最小限に抑えることが可能となる効果がある。また、上側に空きの配線トラックを発生させることができるため、カスタムレイアウトにおいて階層設計した場合の上位の機能ブロックを上側の空き配線トラックに配置することが可能となる。

【0033】

ステップＳ１５で決まった処理方法が、配線長の長いノードの配線を優先的に設ける処理である場合の処理を以下に説明する。処理対象である優先順位のＲＯＷの空配線トラックを例えば、下方側の配線トラックから順に探してゆき、空きトラックが見つかると、ノードリスト２３５の情報に従って、未配線のノードの中で配線長の最も長いノードの配線を上記で見つかった空配線トラックに発生する。

【0034】

図８は、ＲＯＷ３内に予め設定されている優先配線トラックの順番で配線可能なトラックの検索をする過程を示す配線面の平面図である。ＲＯＷにおける処理を開始するときに、既に第０配線トラックに配線Ｂ０が配置されており、第１配線トラックに配線Ｂ１が配置されており、第４配線トラックにＢ４が配置されているものとする（図８（ａ））。また、配線すべきは図８（ａ）の配線Ｂである。この場合、例えば、下側の配線トラックから順に空きトラックを探してゆき、第２配線トラックが空き配線トラックであることを検出する。すると、この第２配線トラックに、配線すべき配線Ｂを配置する（図８（ｂ））。係る処理によって、負荷を大きくする迂回配線を回避し、優先順位の低い（短い）配線を他のＲＯＷへ配置する確率を上げ適切な配線となることが期待できる。

【0035】

上記のようなステップＳ１６の処理に続き、結線対象ノードに関し当該優先順のＲＯＷ内で必要な配線を配置できたかを検出し（Ｓ１７）、ＮＯに分岐すると次の優先順位のＲＯＷに対する配線処理へ進み（Ｓ１８）、更にステップＳ１５以降の処理を行う。

【0036】

上記ステップＳ１７においてＹＥＳへ分岐すると、ネットリスト２３３、素子レイアウト情報ファイル２３４、ノードリスト２３５の情報に従って、配置した配線の支線を配置する（Ｓ１９）。図９は、図８に示した如くＲＯＷ３内に配置した配線Ｂに対する支線Ｐ１～Ｐ８を配置した例を示す図であり、複数のＲＯＷが配置された配線面の平面図である。図９において支線Ｐ１～Ｐ８が配線Ｂから細く短い棒線で示されている。以上の説明の通り、このＲＯＷ３における結線対象ノードの配線によって、配線負荷の増大を抑制することができる。

【0037】

上記の実施形態では、図７における複数の配線トラックの上側に空きの配線トラックを発生させることができるため、上位の機能ブロックを上側の空き配線トラックに配置すること示した。他の実施形態（第２の実施形態）では、トラック配線手段２３２は、電源ラインの配線により電源ライン以外の配線を挟むように電源ラインの配線を配置する。図１０は、電源ラインの配線Ｌ_DD、Ｌ_SSにより電源ライン以外の配線を挟むように電源ラインの配線を配置した例を示す図であり、複数のＲＯＷが配置された配線面の平面図である。この図１０では、図の最上位の配線トラックに電源Ｖ_DDの配線Ｌ_DDを配置し、図の最下位の配線トラックに電源Ｖ_SSの配線Ｌ_SSを配置している。電源Ｖ_DDの配線Ｌ_DDと電源Ｖ_SSの配線Ｌ_SSの間に、通常の信号線の配線Ｎ１～Ｎ３を配置し、シールド効果を生じさせている。

【0038】

更に他の実施形態では、ノード毎に処理順番の優先順位をつけた情報を、ノードリスト２３５に保持させており、トラック配線手段２３２は、ＲＯＷ内トラックの選定処理については、上記優先順に従って配線トラック選定の最適解を得るようにしても良い。例えば、上位の機能ブロックに対応するノードの処理順が早くなるように設定し、ＲＯＷ内の上位位置の空配線トラックに上位の機能ブロックに対応する配線を配置するようにすることもできる。これによって、上記の機能ブロックのための配線トラックが無い事態や、機能ブロックのための配線トラックにおいて迂回配線が生じ負荷増大が生じる事態を防げることが期待できる。

【0039】

本発明に係る複数の実施形態を説明したが、これらの実施形態は例として提示するものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0040】

１・・・レイアウト装置、１１・・・主メモリ、１２・・・バス、１３・・・外部記憶インタフェース、１４・・・入力インタフェース、１５・・・表示インタフェース、１６・・・通信インタフェース、２２・・・マウス、２３・・・外部記憶装置、２４・・・入力装置、２５・・・表示装置、２６－１～２６－ｍ・・・ポート、２３１・・・・・・優先順位決定手段、２３２・・・トラック配線手段、２３３・・・ネットリスト、２３４・・・素子レイアウト情報ファイル、２３５・・・ノードリスト

【図1】

【図2】

【図3】

【図4】

【図5】

【図5A】

【図6】

【図6A】

【図7】

【図8】

【図9】

【図10】