知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-08-31
(45)【発行日】2023-09-08
(54)【発明の名称】強誘電体メモリデバイス及びその形成方法
(51)【国際特許分類】
H10B 53/30 20230101AFI20230901BHJP
H10N 70/20 20230101ALI20230901BHJP
【ＦＩ】
H10B53/30
H10N70/20
【請求項の数】
28
(21)【出願番号】P 2021573954
(86)(22)【出願日】2020-01-19
(65)【公表番号】
(43)【公表日】2022-08-18
(86)【国際出願番号】 CN2020072927
(87)【国際公開番号】W WO2020258877
(87)【国際公開日】2020-12-30
【審査請求日】2021-12-13
(31)【優先権主張番号】16/450,919
(32)【優先日】2019-06-24
(33)【優先権主張国・地域又は機関】US
(73)【特許権者】
【識別番号】523174608
【氏名又は名称】无錫舜銘存儲科技有限公司
【氏名又は名称原語表記】Ｗｕｘｉ Ｓｍａｒｔ Ｍｅｍｏｒｉｅｓ Ｔｅｃｈｎｏｌｏｇｉｅｓ， Ｃｏ．， Ｌｔｄ．
【住所又は居所原語表記】Ｒｏｏｍ Ａ３０２－Ｈ３６， Ｆｅｉｙｕ Ｂｌｏｃｋ， Ｓｏｆｔｗａｒｅ Ｐａｒｋ， Ｎｏ． １１１－２， Ｌｉｎｇｈｕ Ａｖｅｎｕｅ， Ｘｉｎｗｕ Ｄｉｓｔｒｉｃｔ， Ｗｕｘｉ， Ｊｉａｎｇｓｕ Ｐｒｏｖｉｎｃｅ， Ｐ．Ｒ．Ｃｈｉｎａ
(74)【代理人】
【識別番号】110002262
【氏名又は名称】ＴＲＹ国際弁理士法人
(72)【発明者】
【氏名】ル ゼンウィ
【審査官】加藤 俊哉
(56)【参考文献】
【文献】特開２０１２－１５１３５７（ＪＰ，Ａ）
【文献】特開２００９－１１７７６８（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１９／００７４２７７（ＵＳ，Ａ１）
【文献】特開２００９－００４６７９（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１８／０３３１１１３（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ１０Ｂ ５３／３０
Ｈ１０Ｎ ７０／２０
(57)【特許請求の範囲】
【請求項1】
強誘電体メモリセルであって、第１電極と、
第２電極と、
第１電極と第２電極都の間に配置されたドープされた強誘電体層とを含み、前記ドープされた強誘電体層は、
酸素及び１つ又は複数の強誘電体金属と、
複数のドーパントと、を含み、前記複数のドーパントは、第ＩＩ族元素、第ＩＩＩ族元素、又はランタノイド元素のうちの１つからの少なくとも１つのドーパントを含み、前記１つ又は複数の強誘電体金属とは異なり、
前記複数のドーパントは、ドープされた強誘電体層の第１レベルから強誘電体層の第２レベルへ濃度勾配に沿って分布され、
第１レベルは、第１電極及び第２電極の１つと接触する表面、並びにドープされた強誘電体層の中間レベルを含み、前記表面でのドーパント濃度は、中間レベルでのドーパント濃度と同じか又は異なり、
第２レベルは、ドープされた強誘電体層における前記表面と中間レベルとの間の別の中間レベルを含み、前記別の中間レベルでのドーパント濃度は、表面でのドーパント濃度と同じか又は異なり、且つ中間レベルでのドーパント濃度と同じか異なる、ことを特徴とする強誘電体メモリセル。
【請求項2】
強誘電体メモリセルであって、
第１電極と、
第２電極と、
第１電極と第２電極都の間に配置されたドープされた強誘電体層とを含み、前記ドープされた強誘電体層は、
酸素及び１つ又は複数の強誘電体金属と、
複数のドーパントと、を含み、前記複数のドーパントは、第ＩＩ族元素、第ＩＩＩ族元素、又はランタノイド元素のうちの１つからの少なくとも１つのドーパントを含み、前記１つ又は複数の強誘電体金属とは異なり、
前記複数のドーパントは、ドープされた強誘電体層の第１レベルから強誘電体層の第２レベルへ濃度勾配に沿って分布され、
第１レベルは、第１電極及び第２電極の１つと接触する表面と、ドープされた強誘電体層の中間レベルとの間のドープされた強誘電体層の別の中間レベルを含み、前記別の中間レベルでのドーパント濃度は、表面でのドーパント濃度と同じか又は異なり、且つ中間レベルでのドーパント濃度と同じか又は異なり、
第２レベルは、前記表面及びドープされた強誘電体層の中間レベルを含み、前記表面でのドーパント濃度は、中間レベルでのドーパント濃度と同じか又は異なる、ことを特徴とする強誘電体メモリセル。
【請求項3】
前記複数のドーパントは、第１グループのドーパントと第２グループのドーパントを含み、第１グループのドーパントは、第ＩＶ族元素からの少なくとも１つのドーパントを含み、
第２グループのドーパントは、第Ｖ族元素、第ＩＩ族元素、第ＩＩＩ族元素、又はランタノイド元素のうちの１つ又は複数からの少なくとも１つのドーパントを含む、ことを特徴とする請求項１又は２に記載の強誘電体メモリセル。
【請求項4】
第１グループのドーパントは、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、チタン（Ｔｉ）、又はシリコン（Ｓｉ）の少なくともを含み、第２グループのドーパントは、タンタル（Ｔａ）、ニオビウム（Ｎｂ）、（Ｄｂ）、バナジウム（Ｖ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、ランタノイド元素、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、又はバリウム（Ｂａ）の少なくとも１つを含む、ことを特徴とする請求項３に記載の強誘電体メモリセル。
【請求項5】
第１グループのドーパントと第２グループのドーパントのモル比は、約１００：１～約１：１００である、ことを特徴とする請求項４に記載の強誘電体メモリセル。
【請求項6】
前記複数のドーパントは、第１グループのドーパントと第２グループのドーパントを含み、第１グループのドーパントは、第Ｖ族元素からの少なくとも１つのドーパントを含み、
第２グループのドーパントは、第ＩＩ族元素、第ＩＩＩ族元素、又はランタノイド元素のうちの１つ又は複数からの少なくとも１つのドーパントを含む、ことを特徴とする請求項１又は２に記載の強誘電体メモリセル。
【請求項7】
第１グループのドーパントは、Ｔａ、Ｎｂ、Ｄｂ、又はＶの少なくとも１つを含み、第２グループのドーパントは、Ｓｃ、Ｙ、Ａｌ、Ｇａ、Ｉｎ、ランタノイド元素、Ｃａ、Ｓｒ、又はＢａの少なくとも１つを含む、ことを特徴とする請求項６に記載の強誘電体メモリセル。
【請求項8】
第１グループのドーパントと第２グループのドーパントのモル比は、約１００：１～約１：１００である、ことを特徴とする請求項７に記載の強誘電体メモリセル。
【請求項9】
前記複数のドーパントは、第１グループのドーパントと第２グループのドーパントを含み、第１グループのドーパントは、第ＩＩＩ族元素又はランタノイド元素からの少なくとも１つのドーパントを含み、
第２グループのドーパントは、第ＩＩ族元素のうちの１つ又は複数からの少なくとも１つのドーパントを含む、ことを特徴とする請求項１又は２に記載の強誘電体メモリセル。
【請求項10】
第１グループのドーパントは、Ｓｃ、Ｙ、Ａｌ、Ｇａ、Ｉｎ、又はランタノイド元素の少なくとも１つを含み、第２グループのドーパントは、Ｃａ、Ｓｒ又はＢａの少なくとも１つを含む、ことを特徴とする請求項９に記載の強誘電体メモリセル。
【請求項11】
第１グループのドーパントと第２グループのドーパントのモル比は、約１００：１～約１：１００である、ことを特徴とする請求項１０に記載の強誘電体メモリセル。
【請求項12】
前記複数のドーパントは、ドープされた強誘電体層の表面に垂直な方向へ複数の濃度勾配に沿って分布され、前記複数の濃度勾配のそれぞれは、ドープされた強誘電体層の第１レベルからドープされた強誘電体層の第２レベルに延び、前記複数の濃度勾配の各第１レベルは互いに同じか又は異なり、且つ前記複数の濃度勾配の各第２レベルと互いに同じか又は異なる、ことを特徴とする請求項１又は２に記載の強誘電体メモリセル。
【請求項13】
第１電極及び第２電極のうちの１つ又は複数は、窒化チタン（ＴｉＮ）、窒化チタンシリコン（ＴｉＳｉＮｘ）、窒化チタンアルミニウム（ＴｉＡｌＮｘ）、炭窒化チタン（ＴｉＣＮｘ）、窒化タンタル（ＴａＮｘ）、窒化タンタルシリコン（ＴａＳｉＮｘ）、窒化タンタルアルミニウム（ＴａＡｌＮｘ）、窒化タングステン（ＷＮｘ）、ケイ化タングステン（ＷＳｉｘ）、炭窒化タングステン（ＷＣＮｘ）、ルテニウム（Ｒｕ）、酸化ルテニウム（ＲｕＯｘ）、イリジウム（Ｉｒ）、ドープされた多結晶シリコン、透明導電酸化物（ＴＣＯ）、又は酸化イリジウム（ＩｒＯｘ）の少なくとも１つを含む、ことを特徴とする請求項１又は２に記載の強誘電体メモリセル。
【請求項14】
第１電極及び第２電極のうちの１つ又は複数はＴＣＯを含み、前記ＴＣＯは、ドープされたＺｎＯベースのＴＣＯ、ドープされたＴｉＯ２ベースのＴＣＯ、ドープされたＳｎＯ２ベースのＴＣＯ、又はペロブスカイトＴＣＯの少なくとも１つを含む、ことを特徴とする請求項１３に記載の強誘電体メモリセル。
【請求項15】
第１電極及び第２電極のうちの前記１つ又は複数は、Ｌａ１－ｘＳｒｘＣｒＯ３（ＬＳＣＯ）を含む、ことを特徴とする請求項１４に記載の強誘電体メモリセル。
【請求項16】
強誘電体メモリセルであって、基板と、
基板上に垂直に延びる複数の強誘電体メモリストリングと、を含み、
前記複数の強誘電体メモリストリングのそれぞれは、導体層、第１電極、ドープされた強誘電体層、及び第２電極層を含み、これらは、強誘電体メモリストリングの中心から径方向にこの順序で配置され、
ドープされた強誘電体層は、
酸素及び１つ又は複数の強誘電体金属と、
複数のドーパントと、を含み、
前記複数のドーパントは、第ＩＩ族元素、第ＩＩＩ族元素、又はランタノイド元素のうちの１つからの少なくとも１つのドーパントを含み、前記１つ又は複数の強誘電体金属とは異なり、
前記複数のドーパントは、ドープされた強誘電体層の第１レベルから強誘電体層の第２レベルへ濃度勾配に沿って分布され、
第１レベルは、第１電極及び第２電極の１つと接触する表面、並びにドープされた強誘電体層の中間レベルを含み、前記表面でのドーパント濃度は、中間レベルでのドーパント濃度と同じか又は異なり、
第２レベルは、ドープされた強誘電体層における前記表面と中間レベルとの間の別の中間レベルを含み、前記別の中間レベルでのドーパント濃度は、表面でのドーパント濃度と同じか又は異なり、且つ中間レベルでのドーパント濃度と同じか異なる、ことを特徴とする強誘電体メモリセル。
【請求項17】
強誘電体メモリセルであって、
基板と、
基板上に垂直に延びる複数の強誘電体メモリストリングと、を含み、
前記複数の強誘電体メモリストリングのそれぞれは、導体層、第１電極、ドープされた強誘電体層、及び第２電極層を含み、これらは、強誘電体メモリストリングの中心から径方向にこの順序で配置され、
ドープされた強誘電体層は、
酸素及び１つ又は複数の強誘電体金属と、
複数のドーパントと、を含み、
前記複数のドーパントは、第ＩＩ族元素、第ＩＩＩ族元素、又はランタノイド元素のうちの１つからの少なくとも１つのドーパントを含み、前記１つ又は複数の強誘電体金属とは異なり、
前記複数のドーパントは、ドープされた強誘電体層の第１レベルから強誘電体層の第２レベルへ濃度勾配に沿って分布され、
第１レベルは、第１電極及び第２電極の１つと接触する表面と、ドープされた強誘電体層の中間レベルとの間のドープされた強誘電体層の別の中間レベルを含み、前記別の中間レベルでのドーパント濃度は、表面でのドーパント濃度と同じか又は異なり、且つ中間レベルでのドーパント濃度と同じか又は異なり、
第２レベルは、前記表面及びドープされた強誘電体層の中間レベルを含み、前記表面でのドーパント濃度は、中間レベルでのドーパント濃度と同じか又は異なる、ことを特徴とする強誘電体メモリセル。
【請求項18】
前記複数のドーパントは、第１グループのドーパント及び第２グループのドーパントを含み、第１グループのドーパントは、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、チタン（Ｔｉ）、又はシリコン（Ｓｉ）の少なくとも１つを含み、
第２グループのドーパントは、タンタル（Ｔａ）、ニオビウム（Ｎｂ）、（Ｄｂ）、バナジウム（Ｖ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、ランタノイド元素、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、又はバリウム（Ｂａ）の少なくとも１つを含む、ことを特徴とする請求項１６又は１７に記載の強誘電体メモリセル。
【請求項19】
第１グループのドーパントと第２グループのドーパントのモル比は、約１００：１～約１：１００である、ことを特徴とする請求項１８に記載の強誘電体メモリセル。
【請求項20】
前記複数のドーパントは、第１グループのドーパント及び第２グループのドーパントを含み、第１グループのドーパントは、Ｔａ、Ｎｂ、Ｄｂ、又はＶの少なくとも１つを含み、
第２グループのドーパントは、Ｓｃ、Ｙ、Ａｌ、Ｇａ、Ｉｎ、ランタノイド元素、Ｃａ、Ｓｒ、又はＢａの少なくとも１つを含む、ことを特徴とする請求項１６又は１７に記載の強誘電体メモリセル。
【請求項21】
第１グループのドーパントと第２グループのドーパントのモル比は、約１００：１～約１：１００である、ことを特徴とする請求項２０に記載の強誘電体メモリセル。
【請求項22】
前記複数のドーパントは、第１グループのドーパント及び第２グループのドーパントを含み、第１グループのドーパントは、Ｓｃ、Ｙ、Ａｌ、Ｇａ、Ｉｎ、又はランタノイド元素の少なくとも１つを含み、
第２グループのドーパントは、Ｃａ、Ｓｒ又はＢａの少なくとも１つを含む、ことを特徴とする請求項１６又は１７に記載の強誘電体メモリセル。
【請求項23】
第１グループのドーパントと第２グループのドーパントのモル比は、約１００：１～約１：１００である、ことを特徴とする請求項２２に記載の強誘電体メモリセル。
【請求項24】
請求項１－１５のいずれか一項に記載の強誘電体メモリセルを形成するための方法であって、第１電極を形成することと、
第１電極と接触するドープされた強誘電体層を形成することであって、前記ドープされた強誘電体層は（ｉ）酸素と１つ又は複数の強誘電体金属、及び（ｉｉ）第ＩＩ族元素、第ＩＩＩ族元素、又はランタノイド元素のうちの１つからの少なくとも１つのドーパントを含み、前記１つ又は複数の強誘電体金属とは異なる複数のドーパントを含むことと、
ドープされた強誘電体層と接触する第２電極を形成することとを含む、ことを特徴とする方法。
【請求項25】
ドープされた強誘電体層を形成することは、インサイチュドーピングプロセス、イオン注入プロセス、熱拡散プロセス、又はプラズマドーピングプロセスの少なくとも１つを含む、ことを特徴とする請求項２４に記載の方法。
【請求項26】
ドープされた強誘電体層を形成することは、化学蒸着（ＣＶＤ）プロセス、パルスレーザ堆積（ＰＬＤ）プロセス、原子層堆積（ＡＬＤ）プロセス、ゾルゲルプロセス、金属有機化学蒸着（ＭＯＣＶＤ）プロセス、又は化学溶液堆積（ＣＳＤ）プロセスの少なくとも１つでインサイチュドーピングプロセスを実行することを含み、インサイチュドーピングプロセスは、強誘電体層を形成する同じプロセスチャンバーにおいてその場で実行される、ことを特徴とする請求項２５に記載の方法。
【請求項27】
ドープされた強誘電体層を形成することは、強誘電体層を形成した後、前記複数のドーパントを強誘電体層にドープするために、イオン注入プロセス、熱拡散プロセス、又はプラズマドーピングプロセスの少なくとも１つを実行することを含む、ことを特徴とする請求項２６に記載の方法。
【請求項28】
強誘電体層を形成することは、化学蒸着（ＣＶＤ）、パルスレーザ堆積（ＰＬＤ）、原子層堆積（ＡＬＤ）、ゾルゲルプロセス、金属有機化学蒸着（ＭＯＣＶＤ）、又は化学溶液堆積（ＣＳＤ）の少なくとも１つを実行することを含む、ことを特徴とする請求項２７に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示の実施例は、強誘電体メモリデバイス及びその製造方法に関する。
【背景技術】
【0002】
強誘電体ＲＡＭ（ＦｅＲＡＭ又はＦＲＡＭ（登録商標））などの強誘電体メモリは、強誘電体材料層を使用して不揮発性を実現する。強誘電体材料層は、印加された電界と蓄積された見かけの電荷との間の非線形の関係があるため、電界で極性を切り替えることができる。強誘電体メモリの利点は、低消費電力、高速書き込み性能、及び優れた最大読み取り／書き込み耐久性を含む。
【発明の概要】
【0003】
本明細書は、強誘電体メモリデバイス及びその製造方法の実施例を開示する。
【0004】
一例では、強誘電体メモリセルは、第１電極、第２電極、及び第１電極と第２電極との間に配置されたドープされた強誘電体層を含む。ドープされた強誘電体層は、酸素及び１つ又は複数の強誘電体金属を含む。ドープされた強誘電体層は、第ＩＩ族元素、第ＩＩＩ族元素及びランタノイド元素のうちの１つからの少なくとも１つのドーパントを含むがこれらに限定されない複数のドーパントをさらに含む。前記複数のドーパントは、前記１つ又は複数の強誘電体金属とは異なる。
【0005】
幾つかの実施例では、前記複数のドーパントは、ドープされた強誘電体層の第１レベルから強誘電体層の第２レベルへ濃度勾配に沿って分布される。幾つかの実施例では、第１レベルと第２レベルのドーパント濃度は異なる。幾つかの実施例では、第１レベルと第２レベルのドーパント濃度は同じである。
【0006】
幾つかの実施例では、第１レベル及び第２レベルはそれぞれ、第１電極及び第２電極と接触する表面のうちの対応する表面である。
【0007】
幾つかの実施例では、前記複数のドーパントは、第１グループのドーパントと第２グループのドーパントを含む。幾つかの実施例では、第１グループのドーパントは、第ＩＶ族元素からの少なくとも１つのドーパントを含む。第２グループのドーパントは、第Ｖ族元素、第ＩＩ族元素、第ＩＩＩ族元素又はランタノイド元素の少なくとも１つからの少なくとも１つのドーパントを含む。幾つかの実施例では、第１グループのドーパントは、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、チタン（Ｔｉ）、又はシリコン（Ｓｉ）の少なくとも１つを含む。第２グループのドーパントは、タンタル（Ｔａ）、ニオビウム（Ｎｂ）、（Ｄｂ）、バナジウム（Ｖ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、ランタノイド元素、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、又はバリウム（Ｂａ）の少なくとも１つを含む。幾つかの実施例では、第１グループのドーパントと第２グループのドーパントのモル比は、約１００：１～約１：１００である。
【0008】
幾つかの実施例では、前記複数のドーパントは、第１グループのドーパントと第２グループのドーパントを含む。幾つかの実施例では、第１グループのドーパントは、第Ｖ族元素からの少なくとも１つのドーパントを含み、第２グループのドーパントは、第ＩＩ族元素、第ＩＩＩ族元素又はランタノイド元素の少なくとも１つからの少なくとも１つのドーパントを含む。幾つかの実施例では、第１グループのドーパントは、Ｔａ、Ｎｂ、Ｄｂ、又はＶの少なくとも１つを含み、第２グループのドーパントは、Ｓｃ、Ｙ、Ａｌ、Ｇａ、Ｉｎ、ランタノイド元素、Ｃａ、Ｓｒ又はＢａの少なくとも１つを含む。幾つかの実施例では、第１グループのドーパントと第２グループのドーパントのモル比は、約１００：１～約１：１００である。
【0009】
幾つかの実施例では、前記複数のドーパントは、第１グループのドーパントと第２グループのドーパントを含む。幾つかの実施例では、第１グループのドーパントは、第ＩＩＩ族元素又はランタノイド元素からの少なくとも１つのドーパントを含み、第２グループのドーパントは、第ＩＩ族元素からの少なくとも１つのドーパントを含む。幾つかの実施例では、第１グループのドーパントは、Ｓｃ、Ｙ、Ａｌ、Ｇａ、Ｉｎ又はランタノイド元素の少なくとも１つを含み、第２グループのドーパントは、Ｃａ、Ｓｒ、又はＢａの少なくとも１つを含む。幾つかの実施例では、第１グループのドーパントと第２グループのドーパントのモル比は、約１００：１～約１：１００である。
【0010】
幾つかの実施例では、第１レベル及び第２レベルのそれぞれは、ドープされた強誘電体層の中間レベル、並びに第１電極及び第２電極の１つと接触する表面のうちの対応するものである。
【0011】
幾つかの実施例では、第１レベルは、第１電極及び第２電極の１つと接触する表面、及びドープされた強誘電体層の第１中間レベルを含む。表面でのドーパント濃度は、中間レベルでのドーパント濃度と同じであっても異なってもよい。幾つかの実施例では、第２レベルは、表面と中間レベルとの間のドープされた強誘電体層の別の中間レベルを含む。前記別の中間レベルのドーパント濃度は、表面でのドーパント濃度と同じであっても異なってもよく、且つ、中間レベルでのドーパント濃度と同じであっても異なってもよい。
【0012】
幾つかの実施例では、第１レベルは、第１電極及び第２電極の１つと接触する表面と、ドープされた強誘電体層の第２レベルとの間のドープされた強誘電体層の別の中間レベルを含む。前記別の中間レベルのドーパント濃度は、表面でのドーパント濃度と同じであっても異なってもよく、且つ、中間レベルでのドーパント濃度と同じであっても異なってもよい。幾つかの実施例では、第２レベルは、表面、及びドープされた強誘電体層の中間レベルを含む。表面でのドーパント濃度は、中間レベルでのドーパント濃度と同じであっても異なってもよい。
【0013】
幾つかの実施例では、前記複数のドーパントは、ドープされた強誘電体層の表面に垂直な方向に複数の濃度勾配に沿って分布される。前記複数のドーパントのそれぞれは、ドープされた強誘電体層の第１レベルから強誘電体層の第２レベルに延びることができる。前記複数の濃度勾配のそれぞれの第１レベルは互いに同じであっても異なってもよく、前記複数の濃度勾配のそれぞれの第２レベルは互いに同じであっても異なってもよい。幾つかの実施例では、第１電極及び第２電極のそれぞれは、窒化チタン（ＴｉＮ）、窒化チタンシリコン（ＴｉＳｉＮｘ）、窒化チタンアルミニウム（ＴｉＡｌＮｘ）、炭窒化チタン（ＴｉＣＮｘ）、窒化タンタル （ＴａＮｘ）、窒化タンタルシリコン（ＴａＳｉＮｘ）、窒化タンタルアルミニウム（ＴａＡｌＮｘ）、窒化タングステン（ＷＮｘ）、ケイ化タングステン（ＷＳｉｘ）、炭窒化タングステン（ＷＣＮｘ）、ルテニウム（Ｒｕ）、酸化ルテニウム（ＲｕＯｘ）、イリジウム（Ｉｒ）、ドープされた多結晶シリコン、透明導電酸化物（ＴＣＯ）又は酸化イリジウム（ＩｒＯｘ）の少なくとも１つを含む。
【0014】
幾つかの実施例では、第１及び／又は第２電極は透明導電酸化物（ＴＣＯ）を含む。ＴＣＯは、ドープされたＺｎＯベースのＴＣＯ、ドープされたＴｉＯ２ベースのＴＣＯ、ドープされたＳｎＯ２ベースのＴＣＯ、及びペロブスカイトＴＣＯを含むが、これらに限定されない。幾つかの実施例では、第１及び／又は第２電極は Ｌａ１－ｘＳｒｘＣｒＯ３（ＬＳＣＯ）を含む。
【0015】
別の例では、強誘電体メモリデバイスは、基板と、基板上に垂直に延びる複数の強誘電体メモリストリングとを含む。強誘電体メモリストリングのそれぞれは、導体層、第１電極、ドープされた強誘電体層、及び第２電極層を含み得、これらは、強誘電体メモリストリングの中心から径方向にこの順序で配置される。ドープされた強誘電体層は、酸素及び１つ又は複数の強誘電体金属を含む。ドープされた強誘電体層は、第ＩＩ族元素、第ＩＩＩ族元素及びランタノイド元素のうちの１つからの少なくとも１つのドーパントを含む複数のドーパントをさらに含むが、これらに限定されない。前記複数のドーパントは、前記１つ又は複数の強誘電体金属とは異なる。
【0016】
幾つかの実施例では、前記複数のドーパントは、第１電極及び第２電極の一方から第１電極及び第２電極の他方へ濃度勾配に沿って分布される、第１グループのドーパント及び第２グループのドーパントを含む。幾つかの実施例では、第１グループのドーパントは、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、チタン（Ｔｉ）、又はシリコンの少なくとも１つを含む。第２グループのドーパントは、タンタル（Ｔａ）、ニオビウム（Ｎｂ）、（Ｄｂ）、バナジウム（Ｖ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、ランタノイド元素、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、又はバリウム（Ｂａ）の少なくとも１つを含む。幾つかの実施例では、第１グループのドーパントと第２グループのドーパントのモル比は、約１００：１～約１：１００である。
【0017】
幾つかの実施例では、前記複数のドーパントは、第１電極及び第２電極の一方から第１電極及び第２電極の他方へ濃度勾配に沿って分布される、第１グループのドーパント及び第２グループのドーパントを含む。幾つかの実施例では、第１グループのドーパントは、Ｔａ、Ｎｂ、Ｄｂ、又はＶの少なくとも１つを含み、第２グループのドーパントは、Ｓｃ、Ｙ、Ａｌ、Ｇａ、Ｉｎ、ランタノイド元素、Ｃａ、Ｓｒ又はＢａの少なくとも１つを含む。幾つかの実施例では、第１グループのドーパントと第２グループのドーパントのモル比は、約１００：１～約１：１００である。
【0018】
幾つかの実施例では、前記複数のドーパントは、第１電極及び第２電極の一方から第１電極及び第２電極の他方へ濃度勾配に沿って分布される、第１グループのドーパント及び第２グループのドーパントを含む。幾つかの実施例では、第１グループのドーパントは、Ｓｒ、Ｙ、Ａｌ、Ｇａ、Ｉｎ又はランタノイド元素の少なくとも１つを含み、第２グループのドーパントは、Ｃａ、Ｓｒ、又はＢａの少なくとも１つを含む。幾つかの実施例では、第１グループのドーパントと第２グループのドーパントのモル比は、約１００：１～約１：１００である。
【0019】
別の例では、強誘電体メモリセルを形成するための方法が開示される。第１電極が形成される。第１電極と接触するドープされた強誘電体層が形成される。ドープされた強誘電体層は、酸素及び１つ又は複数の強誘電体金属を含む。ドープされた強誘電体層は、第ＩＩ族元素、第ＩＩＩ族元素及びランタノイド元素のうちの１つからの少なくとも１つのドーパントを含むがこれらに限定されない複数のドーパントをさらに含む。前記複数のドーパントは、前記１つ又は複数の強誘電体金属とは異なる。ドープされた強誘電体層と接触する第２電極が形成される。
【0020】
幾つかの実施例では、ドープされた強誘電体層を形成することは、インサイチュドーピングプロセス、イオン注入プロセス、熱拡散プロセス、又はプラズマドーピングプロセスの少なくとも１つを含む。幾つかの実施例では、インサイチュドーピングプロセスは、化学蒸着（ＣＶＤ）プロセス、パルスレーザ堆積（ＰＬＤ）プロセス、原子層堆積（ＡＬＤ）プロセス、ゾルゲルプロセス、金属有機ＣＶＤ（ＭＯＣＶＤ）プロセス、又は化学溶液堆積（ＣＳＤ）プロセスを含むが、これらに限定されない。幾つかの実施例では、インサイチュドーピングプロセスは、強誘電体層を形成する同じプロセスチャンバーにおいてその場で実行される。幾つかの実施例では、イオン注入プロセス、熱拡散プロセス、プラズマドーピングプロセス又はそれらの組み合わせは、強誘電体層が堆積された後、複数のドーパントを強誘電体層にドープするために実行される。
【0021】
幾つかの実施例では、強誘電体層を形成することは、化学蒸着（ＣＶＤ）、パルスレーザ堆積（ＰＬＤ）、原子層堆積（ＡＬＤ）、ゾルゲルプロセス、金属有機ＣＶＤ（ＭＯＣＶＤ）、又は化学溶液堆積（ＣＳＤ）の少なくとも１つを実行することを含む。
【図面の簡単な説明】
【0022】
本明細書に組み込まれ、明細書の一部を形成する添付の図面は、本開示の実施例を例示し、明細書とともに、本開示の原理を説明し、当業者が本開示を使用できるようにするのにさらに役立つ。
【図1】本開示の幾つかの実施例に係る、ドープされた強誘電体層を有する例示的な強誘電体メモリセルの断面図である。
【図2A-2E】それぞれ、本開示の幾つかの実施例に係る例示的なドープされた強誘電体層の断面図である。
【図3A-3C】本開示の幾つかの実施例に係る、強誘電体メモリセルを形成するための例示的な製造プロセスを示す。
【図3D-3G】本開示の幾つかの実施例に係る、強誘電体メモリセルを形成するための別の例示的な制造プロセスを示す。
【図4】本開示の幾つかの実施例に係る、強誘電体メモリセルを形成するための例示的な方法のフローチャートである。
【図5】本開示の幾つかの実施例に係る例示的な強誘電体メモリデバイスの平面図を示す。
【図6】本開示の幾つかの実施例に係る例示的な強誘電体メモリデバイスの断面図を示す。 本開示の実施例は、添付の図面を参照しながら説明される。
【発明を実施するための形態】
【0023】
本発明の構成及び配置が説明されるが、この説明は例示のみを目的としていることを理解されたい。当業者は、本開示の精神及び範囲から逸脱することなく、他の構成及び配置を使用できることを理解することができる。本発明が他の様々な用途にも使用できることは当業者には明らかであろう。
【0024】
なお、本発明の明細書に言及される「１つの実施形態」、「一実施形態」、「例示的な実施例」、「幾つかの実施例」などは、記載された実施例が特定の特徴、構造又は特性を含むことがあるが、すべての実施例が必ずしも前記特定の特徴、構造、又は特性を含むとは限らないことを意味することに留意されたい。また、そのような表現は必ずしも同じ実施例を指すとは限らない。また、特定の特徴、構造又は特性がある実施形態と併せて説明される場合、明示的に記載されているかどうかにかかわらず、他の実施例と組み合わせてそのような特定の特徴、構造又は特性を実施することは当業者の知識の範囲内である。
【0025】
一般に、用語は、文脈での使用法に基づいて少なくとも部分的に理解することができる。例えば、本明細書で使用される「１つ又は複数」という用語は、少なくとも部分的に文脈に基づいて、任意の特徴、構造、又は特性を単数形で説明するために、あるいは特徴、構造、又は特性の組み合わせを複数形で説明するために使用することができる。同様に、「１つ」、「一」、又は「該」などの用語は、少なくとも部分的に文脈に基づいて、単数形の使用法、又は複数形の使用法を表すと理解することができる。
【0026】
容易に理解できるように、本発明における「上に」、「の上に」、「上方に」の意味は、最も広い意味で解釈されるべきである。「上に」は、何かの上に直接あることを意味するだけでなく、中間の特徴があるか又は両者の間に中間層がある状況で何かの上にあることも含むことができる。また、「の上に」又は「上方に」は、何かの上又は上方にあることを指すだけでなく、両者の間に中間の特徴又は中間層がない状況で何かの上又は上方に（つまり、何かの上に直接）あることも含むことができる。
【0027】
さらに、ここでは、「の下面に」、「の下に」、「下部に」、「の上に」、「上部に」などの空間関連の用語は、図面に示される別の要素又は特徴に対する１つの要素又は特徴の関係の説明を容易にするために使用することができる。図面に示されるデバイスの向きに加えて、使用中又は操作中のデバイスの他の向きをカバーすることを意図している。装置は、他の方法で方向付ける（９０°回転又は他の向き）ことができ、ここで使用される空間に関連する説明は、それに応じて説明することができる。
【0028】
本明細書で使用される「基板」という用語は、後続の材料層が追加される材料を指す。基板自体をパターン化することができる。基板に追加された材料は、パターン化することも、パターン化しないままにすることもできる。さらに、基板は、シリコン、ゲルマニウム、ガリウムヒ素、リン化インジウムなどのような様々な半導体材料を含み得る。あるいは、基板は、ガラス、プラスチック、又はサファイアウェーハなどの非導電性材料で作ることもできる。
【0029】
本明細書で使用される「層」という用語は、特定の領域に厚さを有する材料の部位を指す。層は、下部又は上部構造全体に広がることができ、あるいは、下部又は上部構造の範囲よりも狭い範囲を有することもできる。また、層は、同質性又は異質性の連続構造の１つの領域であり得、この領域の厚さは、該連続構造の厚さよりも薄い。例えば、層は、この連続構造の頂面又は底面の間の任意の対の水平面の間に、又はこの連続構造の頂面又は底面に位置することができる。層は、水平方向、垂直方向、及び／又はテーパー面に沿って延びることができる。基板は層であり得、１つ又は複数の層を含み得、及び／又はその上に１つ又は複数の層を有し得、及び／又はその下に１つ又は複数の層を有し得る。層は、複数の層を含むことができる。例えば、相互接続層は、１つ又は複数の導体及び接触層（接触部、相互接続線及び／又は貫通孔が形成される）及び１つ又は複数の誘電体層を含み得る。
【0030】
本明細書で使用される「公称的／公称的に」という用語は、ある部品又はプロセスの製品又はプロセスの設計段階で設定された特性又はパラメータの期待値又は目標値を指し、前記期待値よりも高い及び／又はより低い値の範囲も含む。この値の範囲は、製造プロセスのわずかな違い又は許容誤差によって引き起こされる可能性がある。本明細書で使用される「約」は、対象の半導体デバイスに関連する特定の技術ノードに基づいて変化する可能性のある所与の量の値を指す。特定の技術ノードに基づいて、用語「約」は、次のような所与の数量の値を指すことができる。前記数量は、例えば、該値の１０％～３０％の範囲内で変化する（該値±１０％、±２０％、又は±３０％など）。
【0031】
本明細書で使用される用語「３次元（３Ｄ）メモリデバイス」は、次のような半導体デバイスを指す。前記半導体デバイスは、横方向に配向された基板上に垂直に配向されたメモリセルトランジスタストリング（本明細書では「メモリストリング」と呼ばれる）を有し、メモリストリングが基板に対して垂直方向に延びる。ここで使用される「垂直的／垂直的に」は、基板の横方向の表面に公称的に垂直であることを意味する。
【0032】
他のタイプのメモリデバイスと比較して、比較的小さいメモリセル密度は、既存の強誘電体メモリデバイスの主な制限要因である。これは、強誘電体材料のサイズが、例えば、閾値結晶（強誘電体相形成）の厚さよりも小さくなり、縮小すると、強誘電体材料は、強誘電体性を失う傾向があるためである。この効果は、強誘電体の減分極電界に関連する。前記減分極電界により、強誘電体材料は、斜方晶系の結晶構造を失う可能性があるため、ポストアニーリング条件に関係なく、結晶化できない。
【0033】
本開示による各実施例では、強誘電体メモリデバイスが提供される。前記強誘電体メモリは、強誘電体メモリセルのアレイを有する。前記強誘電体メモリデバイスは、他の強誘電体メモリデバイスと比較して、より小さなダイ（ｄｉｅ）サイズ、より高い膜品質、より高いデバイス密度、及び改善された性能を有する。濃度勾配に沿って分布された複数グループのドーパントを有するドープされた強誘電体層を使用することによって、複数の顕著な利点を持つ高誘電率（高Ｋ）の強誘電体膜の結晶化を促進することができる。まず、結晶化プロセス中のドープされた強誘電体層の構造的欠陥は、ドーパントによって補償し低減することができる。次に、残留分極を、例えば、３０％以上増加することができる。残留分極は、電界が完全に除去されたときに材料に残っている分極の尺度である。また、閾値結晶化を低下させることができ、例えば、５ｎｍ以下低下させることができる。それにより、メモリセルのサイズが大幅に縮小できるので、メモリセルアレイの密度が増加する。ドープされた構造を使用して斜方晶相を大幅に強化することにより、非常に薄い厚さ、例えば５ｎｍ以下のドープされた強誘電体層で強誘電特性を実現することができる。例えば、強誘電体層に追加された２成分のドーパントは、結晶化歪み中に弾性的（ｅｌａｓｔｉｃ）であり、高ｋ強誘電体相の形成を改善する。幾つかの実施例では、ドープされた強誘電体層は、３次元メモリデバイスなどの高アスペクト比のトレンチコンデンサ内に形成することができる。
【0034】
図１は、本開示の幾つかの実施例に係る例示的な強誘電体メモリセル１００の断面図を示す。強誘電体メモリセル１００は、強誘電体メモリデバイスの記憶素子であり、様々な設計及び配置を含むことができる。図１に示すように、強誘電体メモリセル１００は、「１Ｔ－１Ｃ」セルであり、基板１０８上に形成されたコンデンサー１０２、トランジスター１０４、及びコンデンサー１０２とトランジスター１０４との間の相互接続１０６を含む。基板１０８は、シリコン（例えば、単結晶シリコン）、シリコンゲルマニウム（ＳｉＧｅ）、ガリウムヒ素（ＧａＡｓ）、ゲルマニウム（Ｇｅ）、シリコンオンインシュレータ（ＳＯＩ）又は任意の他の適切な材料を含むことができる。
【0035】
幾つかの実施例では、コンデンサー１０２は、下電極１１０、上電極１１２、及び垂直方向に下電極１１０と上電極１１２との間に配置されたドープされた強誘電体層１１４を含む。ドープされた強誘電体層１１４は、下面で下電極１１０と接触して電気的に接続し、且つ上面で上電極１１２と接触して電気的に接続することができる。下電極１１０は、相互接続１０６を介してトランジスター１０４に電気的に接続することができ、且つ、上電極１１２は、電源（図示せず）に電気的に接続することができ、その結果、電界は、ドープされた強誘電体層１１４に印加することができる。説明を簡単にするために、本開示で１Ｔ－１Ｃの例を示す。各実施例では、ドープされた強誘電体層１１４は、セルごとに１つ以上のコンデンサーを有する任意の他のタイプのメモリセルに使用することができる。例えば、ドープされた強誘電体層１１４は、「２Ｔ－２Ｃ」セル又は「ｎＴ－ｍＣ」（ｎとｍは整数）セルにも使用することができる。メモリセルのタイプ（例えば、単一のメモリセル内のコンデンサーの数）は、本開示の実施例によって制限されるべきではない。
【0036】
下電極１１０及び上電極１１２の材料は、窒化チタン（ＴｉＮ）、窒化チタンシリコン（ＴｉＳｉＮｘ）、窒化チタンアルミニウム（ＴｉＡｌＮｘ）、炭窒化チタン（ＴｉＣＮｘ）、窒化タンタル（ＴａＮｘ）、窒化タンタルシリコン（ＴａＳｉＮｘ）、窒化タンタルアルミニウム（ＴａＡｌＮｘ）、窒化タングステン（ＷＮｘ）、ケイ化タングステン（ＷＳｉｘ）、炭窒化タングステン（ＷＣＮｘ）、ルテニウム（Ｒｕ）、酸化ルテニウム（ＲｕＯｘ）、イリジウム（Ｉｒ）、ドープされた多結晶シリコン、透明導電酸化物（ＴＣＯ）又は酸化イリジウム（ＩｒＯｘ）の少なくとも１つを含み得るが、これらに限定されない。
【0037】
幾つかの実施例では、第１及び／又は第２電極は、ドープされたＺｎＯベースのＴＣＯ、ドープされたＴｉＯ２ベースのＴＣＯ、ドープされたＳｎＯ２ベースのＴＣＯ、及びペロブスカイトＴＣＯを含むがこれらに限定されないＴＣＯを含む。幾つかの実施例では、第１及び／又は第２電極はＬａ１－ｘＳｒｘＣｒＯ３（ＬＳＣＯ）を含む。
【0038】
幾つかの実施例では、下電極１１０及び上電極１１２は同じ材料を含む。幾つかの実施例では、下電極１１０及び上電極１１２は異なる材料を含む。下電極１１０又は上電極１１２の厚さは、２ｎｍ～２０ｎｍ（例えば、２ｎｍ、３ｎｍ、４ｎｍ、５ｎｍ、８ｎｍ、１０ｎｍ、１５ｎｍ、１８ｎｍ、２０ｎｍ、２５ｎｍ、３０ｎｍ、３５ｎｍ、４０ｎｍ、４５ｎｍ、５０ｎｍ、これらの値のいずれかを下限とする任意の範囲、又はこれらの値のいずれか２つによって定義された任意の範囲）など、約２ｎｍ～約５０ｎｍであってもよい。幾つかの実施例では、下電極１１０と上電極１１２は同じ厚さを有する。幾つかの実施例では、下電極１１０と上電極１１２は異なる厚さを有する。
【0039】
幾つかの実施例では、ドープされた強誘電体層１１４は、強誘電体膜の結晶化を改善できる複数のドーパントでドープされた強誘電体酸化物材料を含む。例えば、ドーパントは、ドープされた強誘電体層の結晶化中に弾性（ｅｌａｓｔｉｃｉｔｙ）を提供することができ、それにより、強誘電体膜の結晶化中に形成される欠陥の数を低減し、高ｋ強誘電体相の形成を改善することができる。幾つかの実施例では、ドープされた強誘電体層１１４は、１つ以上の強誘電体層を含み得ることが理解できる。
【0040】
強誘電体酸化物材料は、強誘電体複合酸化物を含むことができる。幾つかの実施例では、強誘電体酸化物材料は、酸素、及び１つ又は複数の強誘電体金属を含む。強誘電体金属は、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）及びチタン（Ｔｉ）を含み得るが、これらに限定されない。幾つかの実施例では、強誘電体金属は、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）及び／又は鉄（Ｆｅ）をさらに含む。幾つかの実施例では、強誘電体酸化物材料はＨｆＯｘを含む。幾つかの実施例では、強誘電体酸化物材料は、酸素、及び２つ又は複数の強誘電体金属を含む。２つの強誘電体金属のモル比は、０．１～１０（例えば、０．１、０．２、０．３、０．４、０．５、０．６、０．７、０．８、０．９、１、２、３、４、５、６、７、８、９、１０、これらの値のいずれかを下限とする任意の範囲、又はこれらの値のいずれか２つによって定義された任意の範囲）である。一例では、強誘電体酸化物材料はＺｒＨｆＯｘを含み、ＺｒとＨｆのモル比は１である。別の例では、強誘電体酸化物材料はＴｉＨｆＯｘを含み、ＴｉとＨｆのモル比は１である。幾つかの実施例では、強誘電体酸化物材料は、酸素、及びシリコンなどの非金属材料を含む。
【0041】
ドープされた強誘電体層１１４はまた、結晶構造の一部として形成された複数のドーパントを含み得る。幾つかの実施例では、ドーパントは、強誘電体酸化物材料の結晶化中に形成される欠陥を補償して、ドープされた強誘電体層１１４の膜の品質を改善する。例えば、周期表における１つ又は複数の族の元素は、その物理的性質及び／又は化学的性質に基づいて、ドーパントとして選択され得る。幾つかの実施例では、元素は、ドープされた強誘電体層１１４における欠陥の補償を最適化するために選択され得る。
【0042】
幾つかの実施例では、ドーパントは、強誘電体酸化物材料中の強誘電体金属とは異なり、且つ、第ＩＩ族元素（例えば、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）又はバリウム（Ｂａ））、第ＩＩＩ族元素（例えば、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）及びインジウム（Ｉｎ））、及びランタノイド元素（即ち、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、プロメシウム（Ｐｍ）、サマリウム（Ｓｍ）、ユーロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ））からの１つ又は複数のドーパントを含む。ドーパントは、垂直方向（例えばｚ軸）に沿って所望の深さ範囲内で濃度勾配に沿って分布することができる。説明を容易にするために、深さ範囲は、垂直方向に沿って、ドープされた強誘電体層１１４の第１レベルと第２レベルとの間にあると説明される。説明を容易にするために、本開示では、濃度勾配は、ドープされた強誘電体層の第１レベルからドープされた強誘電体層１１４の第２レベルへのドーパント濃度の漸進的な減少を指す。幾つかの実施例では、第１レベルと第２レベルのドーパント濃度は異なる。幾つかの実施例では、第１レベルと第２レベルのドーパント濃度は同じである。幾つかの実施例では、ドーパントは、例えば、垂直方向又はドープされた強誘電体層１１４の表面に垂直な方向に沿って、複数の濃度勾配／プロファイルで、ドープされた強誘電体層１１４に分布され得る。ある濃度勾配の第１レベルでのドーパント濃度は、別の濃度勾配の第１レベルでのドーパント濃度と同じであっても異なってもよい。ある濃度勾配の第２レベルでのドーパント濃度は、別の濃度勾配の第２レベルでのドーパント濃度と同じであっても異なってもよい。ドーパントは、ドープされた強誘電体層１１４において、任意の適切なドーピングプロファイル（例えば、指数型ドーピングプロファイル、放物線型ドーピングプロファイル、又は線形ドーピングプロファイル）で分布され得る。従って、ドーパント濃度は、それに応じて、ドープされた強誘電体層１１４の深さとともに変化することができる。ドープされた強誘電体層１１４では、ドーピングプロファイルは、異なる深さ範囲で同じであり得るか又は変化し得る（例えば、あるレベルから別のレベル、又はある表面から別の表面へ）。ドープされた強誘電体層１１４における特定のタイプのドーピングプロファイルは、本開示の実施例によって制限されるべきではない。１つの例示的なドーピングプロファイルは、図１に示される。ドーパントは、矢印で示されるように、上面（例えば、第１レベル）から下面（例えば、第２レベル）へ濃度勾配に沿って分布され得る。即ち、ドーパント濃度は、ドープされた強誘電体層１１４の上面から下面へ徐々に低減する。幾つかの実施例では、ドーパント濃度の範囲は、約１０１７～１０２１／ｃｍ３（例えば、ドープされた強誘電体層１１４の上面で）から約１０２１～１０１７／ｃｍ３（例えば、ドープされた強誘電体層１１４の下面で）、又はその逆の範囲であり得る。
【0043】
ドープされた強誘電体層１１４は、２成分のドーパント、例えば、第１グループのドーパント及び第１グループのドーパントと異なる第２グループのドーパントを含み得る。幾つかの実施例では、第１グループのドーパントは、第ＩＶ族元素からの少なくとも１つのドーパントを含み、第２グループのドーパントは、第Ｖ族元素、第ＩＩ族元素、第ＩＩＩ族元素及びランタノイド元素の１つ又は複数からの少なくとも１つのドーパントを含む。幾つかの実施例では、第１グループのドーパントは、Ｚｒ、Ｈｆ、又はＴｉの少なくとも１つを含む。第１グループのドーパントは、強誘電体酸化物材料中の強誘電体金属とは異なる。一例では、強誘電体酸化物材料がＺｒｘＨｆｙＯｚ（例えば、ＺｒＨｆＯｚ、ｘ＝ｙ＝１）を含む場合、第１グループのドーパントは、Ｚｒ又はＨｆの代わりに、Ｔｉを含む。別の例では、強誘電体酸化物材料がＴｉｘＨｆｙＯｚ（例えば、ＴｉＨｆＯｚ、ｘ＝ｙ＝１）を含む場合、１グループのドーパントは、Ｔｉ又はＨｆの代わりに、Ｚｒを含む。幾つかの実施例では、第２グループのドーパントは、タンタル（Ｔａ）、ニオビウム（Ｎｂ）、（Ｄｂ）、バナジウム（Ｖ）、Ｓｃ、Ｙ、Ａｌ、Ｇａ、Ｉｎ、ランタノイド元素、Ｃａ、Ｓｒ又はＢａの少なくとも１つを含む。幾つかの実施例では、第１グループのドーパントと第２グループのドーパントのモル比は、約１００：１～約１：１００であり、例えば、１００：１、９０：１、８０：１、５０：１、２５：１、１０：１、５：１、１：１、１：５、１：１０、１：２５、１：５０、１：８０、１：９０、１：１００、これらの値のいずれかを下限とする任意の範囲、又はこれらの値のいずれか２つによって定義された任意の範囲である。２成分のドーパントは、強誘電体メモリデバイスの性能を顕著に改善し、強誘電体層の厚さとアニール温度を低下させることができるので、メモリ回路の設計により多くの自由度がある。厳密に設計されたドーピング勾配は、強誘電体メモリデバイスのスイッチング電荷、疲労、インプリント（ｉｍｐｒｉｎｔ）、及び／又は保持（ｒｅｔｅｎｔｉｏｎ）などの強誘電体特性を改善することができる。
【0044】
幾つかの実施例では、第１グループのドーパントは、第Ｖ族元素からの少なくとも１つのドーパントを含み、第２グループのドーパントは、第ＩＩ族元素、第ＩＩＩ族元素及びランタノイド元素の１つ又は複数からの少なくとも１つのドーパントを含む。幾つかの実施例では、第１グループのドーパントは、Ｔａ、Ｎｂ、Ｄｂ、又はＶの少なくとも１つを含む。幾つかの実施例では、第２グループのドーパントは、Ｓｃ、Ｙ、Ａｌ、Ｇａ、Ｉｎ、ランタノイド元素、Ｃａ、Ｓｒ又はＢａの少なくとも１つを含む。幾つかの実施例では、第１グループのドーパントと第２グループのドーパントのモル比は、約１００：１～約１：１００である。
【0045】
幾つかの実施例では、第１グループのドーパントは、第ＩＩＩ族元素及びランタノイド元素からの少なくとも１つのドーパントを含み、第２グループのドーパントは、第ＩＩ族元素の１つ又は複数からの少なくとも１つのドーパントを含む。幾つかの実施例では、第１グループのドーパントは、Ｓｒ、Ｙ、又はランタノイド元素の少なくとも１つを含む。幾つかの実施例では、第２グループのドーパントは、Ｃａ、Ｓｒ、又はＢａの少なくとも１つを含む。幾つかの実施例では、第１グループのドーパントと第２グループのドーパントのモル比は、約１００：１～約１：１００である。例えば、第ＩＩＩ族ドーパントと第ＩＩ族ドーパントのモル比は約１：１であってもよい。
【0046】
幾つかの強誘電体メモリデバイスでは、膜の厚さが５ｎｍ未満の場合、追加されたポストアニール条件に関係なく膜が結晶化できないため、強誘電体膜は斜方晶系の結晶構造を失う可能性がある。上記のように、本明細書に開示されるドーパントは、例えば、結晶化中に形成される欠陥を補償することによって、強誘電体酸化物材料の結晶化を改善することができる。従って、幾つかの実施例では、強誘電体層の厚さは、１ｎｍ～５ｎｍ（例えば、１ｎｍ、１．５ｎｍ、２ｎｍ、２．５ｎｍ、３ｎｍ、３．５ｎｍ、４ｎｍ、４．５ｎｍ、５ｎｍ、これらの値のいずれかを下限とする任意の範囲、又はこれらの値のいずれか２つによって定義された任意の範囲）など、約１ｎｍ～約５ｎｍであってもよい。
【0047】
幾つかの実施例では、トランジスター１０４は、ソース／ドレイン領域１２０と、ゲート誘電体１２２及びゲート導体１２４を有するゲートスタックとを含み得る。ソース／ドレイン領域１２０は、所望のドーピングレベルのｎ型又はｐ型ドーパントを有する、基板１０８内のドープされた領域であり得る。ゲート誘電体１２２は、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）などの誘電体材料、あるいは、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ハフニウム（ＨｆＯ２）、酸化タンタル（Ｔａ２Ｏ５）、酸化ジルコニウム（ＺｒＯ２）、酸化チタン（ＴｉＯ２）又はそれらの任意の組み合わせを含むがこれらに限定されない高ｋ誘電体材料を含み得る。ゲート導体１２４は、タングステン（Ｗ）、コバルト（Ｃｏ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、ポリシリコン、ケイ化物又はそれらの任意の組み合わせを含むがこれらに限定されない導電材料を含み得る。ゲート導体１２４は、強誘電体メモリセル１００のワードラインとして機能することができる。相互接続（図示せず）は、相互接続１０６と接触しておらず、強誘電体メモリセル１００のビットラインとして機能する、ソース／ドレイン領域１２０のうちの１つと接触することができる。
【0048】
ドーパントはまた、他の適切なドーピングプロファイルで、ドープされた強誘電体層１１４内に分布され得る。幾つかの実施例では、ドーパントのドーピングプロファイルは、結晶化プロセス及び／又は強誘電体酸化物材料の材料属性などの要因に基づいて決定される。図２Ａ～２Ｅは、幾つかの実施例による、ドープされた強誘電体層１１４内の例示的なドーピングプロファイルの断面図を示す。各断面図の付近の矢印は、濃度勾配の方向（例えば、ドーパント濃度が減少する方向）を示す。図２Ａ～２Ｅに示されるドープされた強誘電体層１１４は、図１に示されるドープされた強誘電体層１１４のように、第１と第２グループのドーパントの適切な組み合わせを含み得る。図２Ａ～２Ｅのドープされた強誘電体層１１４において第１グループのドーパントと第２グループのドーパントとして使用される可能性のある元素の詳細については、図１のドープされた強誘電体層１１４内のドーパントの説明を参照されたい。ここでは繰り返さない。
【0049】
図２Ａに示される例として、第１レベルは、ドープされた強誘電体層１１４の下面２０４を指し、第２レベルは、ドープされた強誘電体層１１４の上面２０２を指し、ドーパント濃度は、ドープされた強誘電体層１１４の下面２０４から上面２０２に減少することができる。矢印によって示されるように、ドーパント濃度は、約１０２１／ｃｍ３（例えば、下面２０４で）から約１０１７／ｃｍ３（例えば、上面２０２で）に減少することができる。幾つかの実施例では、第１グループのドーパントと第２グループのドーパントのモル比は、約１００：１～約１：１００である。
【0050】
図２Ｂに示される別の例では、第１レベルは、ドープされた強誘電体層１１４の上面２０２及び下面２０４のそれぞれを指し、第２レベルは、ドープされた強誘電体層１１４の第１中間レベル２０６を指すことができる。本開示では、中間レベル（例えば、第１中間レベル２０６、第２中間レベル２０８、及び第３中間レベル２１０）は、上部境界（例えば、上面／レベル）と下部境界（例えば、下面／レベル）との間の任意の適切なレベル／深さ／位置／表面を表す。即ち、中間レベルは、必ずしも２つの境界間のちょうど中央の位置に配置されるとは限らない。中間レベルは、２つの境界間の中央位置から任意の所望の距離だけ離れてもよく、この距離は、実際の設計／応用によって決定される。例えば、第１中間レベル２０６は、ドープされた強誘電体層１１４における上面２０２と下面２０４との間の任意の適切なレベル／深さであり得る。幾つかの実施例では、第１中間レベル２０６は、上面２０２と下面２０４との間のほぼ中央位置であり得、上面２０２及び下面２０４のそれぞれに対してほぼ同じ距離を有し得る。幾つかの実施例では、ドーパント濃度は、図２Ｂの矢印によって示されるように、上面２０２及び下面２０４のそれぞれから第１中間レベル２０６に向かって減少し得る。幾つかの実施例では、ドーパント濃度は、それぞれ、約１０２１／ｃｍ３（例えば、上面２０２で）及び約１０２１／ｃｍ３（例えば、下面２０４で）から約１０１７／ｃｍ３（例えば、中間レベル２０６で）に減少する。幾つかの実施例では、第１グループのドーパントと第２グループのドーパントのモル比は、約１００：１～約１：１００である。
【0051】
図２Ｃに示されるまた別の例では、第１レベルは、ドープされた強誘電体層１１４の第１中間レベル２０６を指し、第２レベルは、ドープされた強誘電体層１１４の上面２０２及び下面２０４のそれぞれを指すことができる。幾つかの実施例では、ドーパント濃度は、図２Ｃの矢印によって示されるように、第１中間レベル２０６から上面２０２及び下面２０４のそれぞれに向かって減少し得る。幾つかの実施例では、ドーパント濃度は、約１０２１／ｃｍ３（例えば、第１中間レベル２０６で）から約１０１７／ｃｍ３（例えば、上面２０２で）、及び約１０１７／ｃｍ３（例えば、下面２０４で）に減少する。幾つかの実施例では、第１グループのドーパントと第２グループのドーパントのモル比は、約１００：１～約１：１００である。
【0052】
図２Ｄに示される別の例では、上面２０２、第１中間レベル２０６及び下面２０４は、それぞれ第１レベルであり得、２つの隣接する第１レベルの間の中間レベルは第２レベルであり得る。例えば、第２中間レベル２０８（例えば、上面２０２と第１中間レベル２０６との間で）及び第３中間レベル２１０（例えば、下面２０４と第１中間レベル２０６との間で）は、それぞれ第２レベルであり得る。第２中間レベル２０８は、上面２０２と第１中間レベル２０６との間の任意の適切な深さ／レベルであり得、第３中間レベル２１０は、第１中間レベル２０６と下面２０４との間の任意の適切な深さ／レベルであり得る。幾つかの実施例では、第２中間レベル２０８は、上面２０２と第１中間レベル２０６との間の中間位置であり得、第３中間レベル２１０は、第１中間レベル２０６と下面２０４との間の中間位置であり得る。例えば、第２中間レベル２０８は、上面２０２及び第１中間レベル２０６からほぼ同じ距離を有し、第３中間レベル２１０は、第１中間レベル２０６及び下面２０４からほぼ同じ距離を有する。幾つかの実施例では、図２Ｄの矢印によって示されるように、ドーパント濃度は、それぞれ、第１中間レベル２０６から第２中間レベル２０８及び第３中間レベル２１０に向かって減少し、上面２０２及び下面２０４のそれぞれから第２中間レベル２０８及び第３中間レベル２１０に向かって減少する。幾つかの実施例では、ドーパント濃度は、それぞれ、約１０２１／ｃｍ３（例えば、第１中間レベル２０６で）から約１０１７／ｃｍ３（例えば、第２中間レベル２０８で）、及び約１０１７／ｃｍ３（例えば、第３中間レベル２１０で）に減少する。幾つかの実施例では、ドーパント濃度は、それぞれ、約１０２１／ｃｍ３（例えば、上面２０２で）から約１０１７／ｃｍ３（例えば、第２中間レベル２０８で）に減少し、且つ約１０２１／ｃｍ３（例えば、下面２０４で）から約１０１７／ｃｍ３（例えば、第３中間レベル２１０）に減少する。幾つかの実施例では、第１グループのドーパントと第２グループのドーパントのモル比は、約１００：１～約１：１００である。
【0053】
図２Ｅに示される別の例では、第２及び第３中間レベル２０８及び２１０はそれぞれ第１レベルであり得、上面２０２、第１中間レベル２０６及び下面２０４はそれぞれ第２レベルであり得る。図２Ｅに示すように、第２及び第３中間レベル２０８及び２１０は、ドープされた強誘電体層１１４における異なる表面／深さを表し、第２及び第３中間レベル２０８及び２１０でのドーパント濃度は、同じであっても異なってもよい。幾つかの実施例では、第２中間レベル２０８は、上面２０２と第１中間レベル２０６との間の中間位置であり得、第３中間レベル２１０は、第１中間レベル２０６と下面２０４との間の中間位置であり得る。幾つかの実施例では、図２Ｅの矢印によって示されるように、ドーパント濃度は、それぞれ第２中間レベル２０８及び第３中間レベル２１０から第１中間レベル２０６に向かって減少し、且つ、それぞれ第２中間レベル２０８及び第３中間レベル２１０から上面２０２及び下面２０４のそれぞれに向かって減少する。幾つかの実施例では、ドーパント濃度は、それぞれ、約１０２１／ｃｍ３（例えば、第２中間レベル２０８で）及び約１０２１／ｃｍ３（例えば、第３中間レベル２１０で）から約１０１７／ｃｍ３（例えば、第１中間レベル２０６で）に減少する。幾つかの実施例では、ドーパント濃度は、それぞれ、約１０２１／ｃｍ３（例えば、第２中間レベル２０８で）から約１０１７／ｃｍ３（例えば、上面２０２で）に減少し、且つ、約１０２１／ｃｍ３（例えば、第３中間レベル２１０で）から約１０１７／ｃｍ３（例えば、下面２０４で）に減少する。幾つかの実施例では、第１グループのドーパントと第２グループのドーパントのモル比は、約１００：１～約１：１００である。説明を容易にするために、本開示は、ドープされた強誘電体層１１４の深さとともに変化するドーパント濃度を示すための例として、限られた数の中間レベルのみを示す。幾つかの実施例では、任意の適切な数の中間レベルを、ドープされた強誘電体層１１４内に形成することができる。例えば、設計／応用によって、中間レベルの数は１０を超えることができる。中間レベルの特定の数及び位置は、本開示の実施例によって制限されるべきではない。
【0054】
図３Ａ～３Ｃ及び図３Ｄ～３Ｇのそれぞれは、幾つかの実施例による、強誘電体メモリセル内の電極と接触するドープされた強誘電体層を形成するための例示的な制造プロセスを示す。図４は、電極と接触するドープされた強誘電体層を形成するための方法４００のフローチャートを示す。プロセス３００及び３２０によって形成されたドープされた強誘電体層の例は、図１に示されるドープされた強誘電体層１１４を含む。説明を容易にするために、プロセス３００及び３２０は、図４と一緒に説明される。方法４００に示される操作は網羅的ではなく、他の操作も、示される操作の前、後、又は間に実行できることを理解されたい。また、前記操作の幾つかは、同時に、又は図４に示されるものとは異なる順序で実行され得る。
【0055】
図４を参照すると、方法４００は、第１電極が形成される操作４０２で開始する。図３Ａに示すように、下電極３０２は、例えば、層間誘電体（ＩＬＤ）層（図示せず）に形成される。同様に、図３Ｄに示すように、下電極３２２は、例えば、ＩＬＤ層（図示せず）に形成される。下電極３０２／３２２は、物理蒸着（ＰＶＤ）、化学蒸着（ＣＶＤ）、電気化学堆積、原子層堆積（ＡＬＤ）、及びパルスレーザ堆積（ＰＬＤ）の少なくとも１つのプロセスを使用して堆積された導電層を含み得る。下電極３０２／３２２の厚さは、２ｎｍ～５０ｎｍであり得る。導電層を形成するための製造プロセスは、フォトエッチング、化学機械研磨（ＣＭＰ）、湿式エッチング／乾式エッチング又はそれらの任意の組み合わせを含み得る。ＩＬＤ層は、ＣＶＤ、ＰＬＤ、ＡＬＤ、ゾルゲルプロセス、ＭＯＣＶＤ、ＣＳＤ又はそれらの任意の組み合わせを含むがこれらに限定されない、１つ又は複数の薄膜堆積プロセスによって堆積された誘電体材料を含み得る。
【0056】
方法４００は操作４０４に進む。図４に示すように、操作４０４では、第１電極と接触するドープされた強誘電体層が形成される。幾つかの実施例では、ドープされた強誘電体層は第１電極の上に形成される。
【0057】
図３Ｂは、インサイチュドーピング法を使用して、ドープされた強誘電体層３０４を形成する操作を示す。図３Ｂに示すように、ドープされた強誘電体層３０４は、下電極３０２の上に形成される。前記ドープされた強誘電体層３０４は、下電極３０２と接触する。ドープされた強誘電体層３０４は、誘電体材料（例えば、強誘電体酸化物材料）を含み得る。誘電体材料は、酸化物と、Ｚｒ、Ｈｆ及びＳｉなどの１つ又は複数の強誘電体金属とを含み得るが、これらに限定されない。誘電体材料は、第ＩＩ族元素、第ＩＩＩ族元素及びランタノイド元素のうちの１つからの少なくとも１つを有するドーパントでドープされ得る。ドープされた強誘電体層３０４の厚さは、１ｎｍ～５ｎｍなど、１ｎｍ～５０ｎｍであり得る。幾つかの実施例では、設計／応用に応じて、ドープされた強誘電体層３０４の部分（例えば、異なる深さ範囲で）は、異なる堆積方法によって形成され得る。例えば、ドープされた強誘電体層３０４の半分は、ＣＶＤプロセスによって形成され得、ドープされた強誘電体層３０４の残りは、その後、ＰＶＤによって形成され得る。ドープされた強誘電体層３０４を形成するための特定のプロセスは、本開示の実施例によって制限されるべきではない。
【0058】
幾つかの実施例では、誘電体材料は、約２０℃～約６００℃、例えば２０℃～６００℃（例えば、２０℃、４０℃、６０℃、８０℃、１００℃、２００℃、３００℃、４００℃、５００℃、６００℃、これらの値のいずれかを下限とする任意の範囲、又はこれらの値のいずれか２つによって定義された任意の範囲）の温度でＣＶＤを使用して堆積されたものである。例えば、ＣＶＤプロセスは、ドーピング温度が室温～６００℃の反応性ガスを使用する。幾つかの実施例では、反応性ガスは、蒸発した前駆体ガスを含む。反応性ガスは、Ｈｆ含有化合物、Ｚｒ含有化合物、又はＳｉ含有化合物のうちの少なくとも１つを含み得る。一例では、反応性ガスは、Ｈｆ含有反応性ガス及びＺｒ含有反応性ガスのうちの少なくとも１つを含む。ドーパント元素（例えば、Ｔｉ及びＴａ）を有するドーパント反応性ガスも、反応中に反応器に導入されて、誘電体材料を形成することができる。ドーパント反応性ガスを反応性ガスと混合して堆積中に誘電体材料を形成することができる。その結果、ドーパントは、所望のドーピングプロファイルで、続いて形成されるドープされた強誘電体層３０４に分布することができる。幾つかの実施例では、ドーパント反応性ガスの流速は、続いて形成されるドープされた強誘電体層３０４において所望の深さで所望のドーパント濃度に到達できるように調整することができる。例えば、より高い流速によって、より高いドーパント濃度をもたらす可能性があり、逆もまた同様である。説明のために、図３Ｂでは、元素３０４－１は、誘電体材料を形成するための１つ又は複数の反応性ガス分子を表し、元素３０４－２は、第１グループのドーパントを形成するための１つ又は複数のドーパント反応性ガス分子を表し、元素３０４－３は、第２グループのドーパントを形成するための１つ又は複数のドーパント反応性ガス分子を表す。元素３０４－２及び３０４－３の流速は、ドーパントが所望のドーピングプロファイルで続いて形成されるドープされた強誘電体層３０４に分布され得るように、動的に調整することができる。幾つかの実施例では、元素３０４－２と元素３０４－３のモル比は、元素３０４－２及び３０４－３の流速を調整することによって調整することができる。誘電体層を形成するための制造プロセスはまた、フォトエッチング、ＣＭＰ、湿式エッチング／乾式エッチング又はそれらの任意の組み合わせを含み得る。
【0059】
幾つかの実施例では、誘電体材料は、２０℃～６００℃など、約２０℃～６００℃の温度で、ＡＬＤプロセスを使用して堆積される。例えば、ＡＬＤプロセスは、堆積温度が室温～６００℃の前駆体を使用する。前駆体は、Ｈｆ含有化合物、Ｚｒ含有化合物、又はＳｉ含有化合物のうちの少なくとも１つを含み得る。一例では、前駆体は、Ｈｆ含有化合物、Ｚｒ含有化合物、及び少なくとも１つのドーパント含有前駆体（例えば、Ｔａ及びＴｉ）のうちの少なくとも１つを含む。Ｈｆ含有化合物及びＺｒ含有化合物は、同じ配位子を共有することができる。例えば、前駆体は室温で液相又は固体である。前駆体は、ドーパントがドープされた強誘電体層３０４の所望の深さに分布され、所望のドーピングプロファイルを形成するように、所望の順序で反応器に導入することができる。誘電体層を形成するための制造プロセスはまた、フォトエッチング、ＣＭＰ、湿式エッチング／乾式エッチング又はそれらの任意の組み合わせを含み得る。
【0060】
幾つかの実施例では、誘電体材料は、２０℃～３００℃など、約０℃～６００℃の温度で、ＰＶＤプロセスを使用して堆積される。幾つかの実施例では、所望の２成分のドーパント（例えば、ＨｆＺｒＴｉＯｘ）を有する誘電体材料（例えば、強誘電体酸化物材料ＨｆＯｘ）を含むターゲット材料は、ドープされた強誘電体層３０４を形成するように、基板上にスパッタし堆積される。反応性ガス（酸素など）は、ドープされた強誘電体層３０４において所望の組成を達成するために、不活性ガス（Ａｒなど）とともに使用される。幾つかの実施例では、複数のターゲット材料（例えば、Ｈｆ、Ｚｒ及びＴｉ）がＰＶＤチャンバー内に置かれるとともに、反応性ガス（例えば、酸素）及び／又は不活性ガス（例えば、Ａｒ）がＰＶＤチャンバー内に注入されて、ドープされた強誘電体層３０４が形成される。所望のドーピングプロファイル及び化学量論比は、ＰＶＤチャンバー圧力、反応性ガスの流速、不活性ガスの流速、各ターゲット材料のスパッタ速度、ＰＶＤチャンバーの温度、及び各ターゲット材料のスパッタシーケンスを制御することによって取得される。幾つかの実施例では、誘電体材料（例えば、強誘電体酸化物材料ＨｆＯｘ）を含むターゲット材料及びドーパント原子（例えば、Ｔｉ及びＺｒ）を含むターゲット材料は、ドープされた強誘電体層３０４を形成するために、同時に又は連続して基板上にスパッタし堆積される。チャンバー圧力、各ターゲット材料のスパッタ速度、チャンバー温度、各ターゲット材料のスパッタ時間、及び各ターゲット材料のスパッタシーケンスは、ドーパントがドープされた強誘電体層３０４の所望の深さに分布されて、所望のドーピングプロファイルを形成するために、制御することができる。誘電体層を形成するための制造プロセスはまた、フォトエッチング、ＣＭＰ、湿式エッチング／乾式エッチング又はそれらの任意の組み合わせを含み得る。
【0061】
図３Ｅ及び３Ｆは、イオン注入プロセスを使用してドープされた強誘電体層３２５を形成するための操作を示す。図３Ｆに示すように、ドープされた強誘電体層３２５が下電極３２２の上に形成される。前記ドープされた強誘電体層３２５は下電極３２２と接触する。誘電体材料３２４は、まず、ＣＶＤ、ＰＬＤ、ＡＬＤ、ゾルゲルプロセス、ＭＯＣＶＤ、ＣＳＤプロセス、又はそれらの任意の組み合わせのうちの１つ又は複数を使用して形成され得る。ドープされた強誘電体層３０４を形成するための上記のＣＶＤ、ＡＬＤ、又はＰＬＤプロセスとは異なり、誘電体材料３２４の堆積プロセス中に（例えば、第１及び第２グループのドーパントを形成するための）ドーパント含有反応性ガスが導入されない。次に、誘電体材料３２４に対してイオン注入プロセス３２８を実行して、第１及び第２グループのドーパントを形成することができる。その後、ドープされた強誘電体層３２５を形成することができる。幾つかの実施例では、第１及び第２グループのドーパントを形成するためのイオン（例えば、矢印として示されている）が混合され、同時に誘電体材料３２４に注入される。幾つかの実施例では、第１及び第２グループのドーパントを形成するためのイオンは、別々に誘電体材料３２４に注入され得る。イオンの投与量及び注入エネルギーは、ドーパントが続いて形成されるドープされた強誘電体層３２５において所望のドーピングプロファイルを有し得るように、制御することができる。幾つかの実施例では、イオン注入後に熱アニーリングプロセスを実行して、続いて形成されるドープされた強誘電体層３２５のドーピングプロファイルをさらに変更／調整して、ドーパントを活性化し、誘電体材料３２４の格子に再分布し、イオン注入プロセス３２８による欠陥を補償する。幾つかの実施例では、プラズマドーピング（例えば、プラズマドーピング中に、１つ又は複数のターゲット材料がバイアスされて衝撃を受けて、ドーパントイオンが誘電体材料３２４に注入される）などの他の適切なドーピング方法、及び熱拡散（例えば、熱拡散中に、ドーパントが堆積され、誘電体材料３２４に駆動されて所望のドーピングプロファイルを形成する）もまた、ドープされた強誘電体層３２５において所望のドーピングプロファイルを形成するために使用され得る。
【0062】
幾つかの実施例では、所望のドーピングプロファイルを有する強誘電体層を形成するために、様々なドーピング方法を組み合わせることができる。幾つかの実施例では、異なるドーピング方法を組み合わせて、例えば、同時に、順次に、又は交互に使用して、ドープされた強誘電体層に所望のドーピングプロファイルを形成することができる。１つのグループのドーパント又は単一のドーパント元素をドーピングするために、異なるドーピング方法を実行することむできる。幾つかの実施例では、第１及び第２グループのドーパントは、異なるドーピング方法を使用して形成される。例えば、第１グループのドーパントは、ＣＶＤ、ＰＬＤ、ＡＬＤ、ゾルゲルプロセス、ＭＯＣＶＤ又はＣＳＤプロセスのうちの１つ又は複数によって成形され得、第２グループのドーパントは、イオン注入によって形成され得、逆もまた同様である。幾つかの実施例では、異なる深さ範囲のドーピングプロファイルは、同じドーピング方法又は異なるドーピング方法を使用して形成することができる。図２Ｂに示されるドープされた強誘電体層１１４を例にとると、下面２０４と第１中間レベル２０６との間のドーピングプロファイルは、ＣＶＤによって形成され得、第１中間レベル２０６と上面２０２との間のドーピングプロファイルは、ＣＶＤ及び／又はＩＭＰによって形成され得る。
【0063】
方法４００は、操作４０６に進む。図４に示すように、操作４０６では、ドープされた強誘電体層と接触する第２電極が形成される。図３Ｃに示すように、ドープされた強誘電体層３０４の上に上電極３０６が形成される。前記上電極３０６は、ドープされた強誘電体層３０４と接触する。同様に、図３Ｇに示すように、ドープされた強誘電体層３２５の上に上電極３２６が形成される。前記上電極３０６は、ドープされた強誘電体層３２５と接触する。上電極３０６／３２６は導電層を含み得る。前記導電層は、ＰＶＤ、ＣＶＤ、電気化学堆積、ＰＬＤ、化学蒸着及びＡＬＤのうちの少なくとも１つを使用して堆積される。上電極３０６／３２２の厚さは、２ｎｍ～５０ｎｍであり得る。誘電体層を形成するための制造プロセスはまた、フォトエッチング、ＣＭＰ、湿式エッチング／乾式エッチング又はそれらの任意の組み合わせを含み得る。
【0064】
図５は、本開示の幾つかの実施例に係る例示的な強誘電体メモリデバイス５００の平面図を示す。強誘電体メモリセル１００は、平面強誘電体メモリデバイスの一部であり、強誘電体層は、少なくとも２つのグループのドーパントでドープされる。同様のドープされた強誘電体層を、強誘電体メモリデバイス５００などの３次元強誘電体メモリデバイスに実装して、強誘電体属性及びメモリセルアレイ密度を改善することができる。
【0065】
強誘電体メモリデバイス５００は、強誘電体メモリストリング５０２のアレイを含み得る。前記強誘電体メモリストリング５０２は、１つ又は複数のＩＬＤ層５０４に配置され、基板（図示せず）の上に垂直に延びる。各強誘電体メモリストリング５０２は、平面図において円形であり、強誘電体メモリストリング５０２の中心からこの順序で径方向に配置された導体層５０６、第１電極５０８、ドープされた強誘電体層５１０及び第２電極５１２を含む。即ち、ドープされた強誘電体層５１０は、径方向に第１電極５０８と第２電極５１２との間に配置することができる。導体層５０６は、第１電極５０８内の残りの領域を充填し、金属などの導体材料を含む。平面図における強誘電体メモリストリング５０２の形状は、円形に限定されず、矩形、方形、楕円形などの他の任意の形状であり得ることが理解される。
【0066】
図６は、本開示の幾つかの実施例に係る例示的な強誘電体メモリデバイス６００の断面図を示す。幾つかの実施例では、図６は、Ａ－Ａ方向に沿った強誘電体メモリデバイス５００の断面図を示す。図６に示すように、強誘電体メモリデバイス６００は、基板６０２、及び基板６０２の上に配置された１つ又は複数のＩＬＤ層６０４を含む。強誘電体メモリデバイス６００はまた、複数の強誘電体メモリストリング６０６を含み得る。前記強誘電体メモリストリング６０６は、ＩＬＤ層６０４を通って基板６０２の上に垂直に延びる。幾つかの実施例では、強誘電体メモリデバイス６００は、相互接続を介して、トランジスター（トランジスター及び相互接続は図６に示されていない）に電気的に接続される。
【0067】
各強誘電体メモリストリング６０６は、円柱形の形状（例えば柱形）を有し得る。導体層６０８、第１電極６１０、ドープされた強誘電体層６１２、及び第２電極６１４は、強誘電体メモリストリング６０６の中心からこの順序で横方向に（例えば、径方向に）配置され得る。ドープされた強誘電体層６１２は、それが右又は左に９０度回転されることを除いて、上記の図１に詳述されたドープされた強誘電体層１１４と同様であり得る。ドープされた強誘電体層６１２は、径方向に第１電極６１０と第２電極６１４との間に配置することができる。ドープされた強誘電体層６１２のドーピングプロファイルは、それが右又は左に９０度回転されることを除いて、上記の図２Ａ～２Ｅに詳述された例と同様であり得る。
【0068】
幾つかの実施例では、第１電極６１０及び第２電極６１４のそれぞれは、窒化チタン（ＴｉＮ）、窒化チタンシリコン（ＴｉＳｉＮｘ）、窒化チタンアルミニウム（ＴｉＡｌＮｘ）、炭窒化チタン（ＴｉＣＮｘ）、窒化タンタル（ＴａＮｘ）、窒化タンタルシリコン（ＴａＳｉＮｘ）、窒化タンタルアルミニウム（ＴａＡｌＮｘ）、窒化タングステン（ＷＮｘ）、ケイ化タングステン（ＷＳｉｘ）、炭窒化タングステン（ＷＣＮｘ）、ルテニウム（Ｒｕ）、酸化ルテニウム（ＲｕＯｘ）、イリジウム（Ｉｒ）、ドープされた多結晶シリコン、透明導電酸化物（ＴＣＯ）、又は酸化イリジウム（ＩｒＯｘ）の少なくとも１つを含み得る。幾つかの実施例では、第１電極６１０及び第２電極６１４のそれぞれは、２ｎｍ～５０ｎｍの厚さ（径方向）を有し得る。
【0069】
各強誘電体メモリストリング６０６を製造するために、垂直開口（例えば、穴又は溝）は、湿式エッチング及び／又は乾式エッチングを使用して、１つ又は複数のＩＬＤ層６０４を通してエッチングされ得る。第２電極６１４、ドープされた強誘電体層６１２及び第１電極６１０は、ＰＶＤ、ＣＶＤ、電気化学堆積、ＡＬＤ及びそれらの任意の組み合わせなどの１つ又は複数の薄膜堆積プロセスを使用して、垂直開口の側壁及び底部をカバーするように垂直開口にこの順序で堆積することができる。ドープされた強誘電体層６１２は、ドープされた強誘電体層３０４又は３２５を形成するための上記と同様のプロセスを使用して形成することができる。導体層６０８は、次に、垂直開口の残りの空間を充填するために堆積させることができる。幾つかの実施例では、導体層６０８は、垂直開口の空間を部分的に充填し、誘電体構造（図示せず）は、垂直開口の残りの空間を満たすために堆積させることができる。
【0070】
様々な具体的な実施例の前述の詳細な説明は、他の人が過度の実験や本発明の基本概念から逸脱することなく、本分野の基本的な常識を使用することで、様々な用途に適合するようにこれらの具体的な実施例を容易に修正／調整するために、本発明の一般的な性質を完全に開示することを意図している。従って、上記の調整及び修正は、本発明の教示及び指導に基づくものであり、これらの修正及び調整を、本発明の記載された実施例の同等物の意味及び範囲内に保つことを意図している。本明細書で使用される語彙や用語は説明を目的としたものであり、専門知識を有する者が本発明の示唆及び指導によってこれらの語彙や用語を理解できるようにするためのものであり、本発明の内容を限定するために使用されるべきではないことが理解されたい。
【0071】
本発明は、機能モジュールを使用して特定の機能及び特定の関係を説明することによって、本発明の実施事例の説明を実施する。説明を容易にするために、上記の機能モジュールの定義は任意である。必要な特定の機能と特定の関係を実現できる限り、他の代替定義を採用することもできる。
【0072】
発明の概要及び要約は、本発明の１つ又は複数の実施形態を説明したことがあるが、発明者によって考案されたすべての例示的な実施例を含むわけではなく、したがって、本発明及び特許請求の範囲を限定することを意図するものではない。
【0073】
本発明の範囲は、上記の実施例のいずれにも限定されず、特許請求の範囲及びその同等物によって定義されるべきである。
【図1】
【図2A】
【図2B】
【図2C】
【図2D】
【図2E】
【図3A】
【図3B】
【図3C】
【図3D】
【図3E】
【図3F】
【図3G】
【図4】
【図5】
【図6】
