特許 7341790 液晶表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-09-01

(45)【発行日】2023-09-11

(54)【発明の名称】液晶表示装置

(51)【国際特許分類】

   G02F 1/1343 20060101AFI20230904BHJP

   G09F 9/30 20060101ALI20230904BHJP

   G09F 9/302 20060101ALI20230904BHJP

【ＦＩ】

G02F1/1343

G09F9/30 338

G09F9/302 Z

【請求項の数】 3

(21)【出願番号】P 2019152171

(22)【出願日】2019-08-22

(65)【公開番号】P2021033016

(43)【公開日】2021-03-01

【審査請求日】2022-07-21

(73)【特許権者】

【識別番号】502356528

【氏名又は名称】株式会社ジャパンディスプレイ

(74)【代理人】

【識別番号】110001737

【氏名又は名称】弁理士法人スズエ国際特許事務所

(72)【発明者】

【氏名】渡辺 恭輔

(72)【発明者】

【氏名】前出 優次

【審査官】小濱 健太

(56)【参考文献】

【文献】特開２０１５－０１４６４０（ＪＰ，Ａ）

【文献】特開２０１５－０９２２９５（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０２Ｆ １／１３４３

Ｇ０９Ｆ ９／３０

Ｇ０９Ｆ ９／３０２

(57)【特許請求の範囲】

【請求項1】

第１基板と、
前記第１基板に対向する第２基板と、
前記第１基板と前記第２基板の間に配置された液晶層と、を備え、
前記第１基板は、第１方向に延びる走査線と、前記第１方向と交差する第２方向に延びる信号線と、第１画素電極および第２画素電極を含む複数の画素電極と、前記複数の画素電極と前記液晶層の間に配置された第１共通電極と、前記複数の画素電極の下方に配置された第２共通電極と、前記第１共通電極および前記第２共通電極と同電位の金属層と、を備え、
前記第１共通電極は、前記第１方向または前記第２方向のいずれか一方に延びる複数のサブ電極を有し、
前記複数のサブ電極のそれぞれは、前記走査線または前記信号線よりも広い幅を有する第１部分と、前記第１部分より狭く前記走査線または前記信号線よりも広い幅を有する第２部分と、を有し、
前記第１部分および前記第２部分は、前記複数のサブ電極の延びる方向に交互に配置されており、
前記複数のサブ電極の間には、隙間が設けられており、
平面視において、前記隙間は、前記複数の画素電極と重なっており、
平面視において、前記金属層および前記第２共通電極は、前記第１画素電極と前記第２画素電極の間で前記隙間と重なっており、
液晶表示装置。

【請求項2】

前記第１部分および前記第２部分は、前記複数のサブ電極の延びる方向と交差する方向において、交互に配置されている、
請求項１に記載の液晶表示装置。

【請求項3】

前記第１部分および前記第２部分は、千鳥状に配置されている、
請求項または２に記載の液晶表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、液晶表示装置に関する。

【背景技術】

【0002】

表示装置の一例として、液晶表示装置が知られている（特許文献１～４を参照）。例えば、液晶表示装置は、画素電極および共通電極を含む第１基板と、第１基板に対向する第２基板と、これら基板の間に配置された液晶層とを備えている。

【0003】

高精細な画素を有する液晶表示装置において表示品位を高めるためには、微細な形状の画素電極および共通電極が必要となる。しかしながら、画素電極および共通電極のＬ／Ｓ（ラインアンドスペース）に加工技術上の限界があることから、所望の形状を実現できない場合がある。

【先行技術文献】

【特許文献】

【0004】

【文献】特開２０１１－１８６０１０号公報

【文献】特開２０１２－６８４３２号公報

【文献】特開２０１５－９０４３５号公報

【文献】特開２０１６－１４７７９号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

本開示は、表示品位を高めることが可能な液晶表示装置を提供することを目的の一つとする。

【課題を解決するための手段】

【0006】

一実施形態に係る液晶表示装置は、第１基板と、前記第１基板に対向する第２基板と、前記第１基板と前記第２基板の間に配置された液晶層と、を備えている。前記第１基板は、第１方向に延びる走査線と、前記第１方向と交差する第２方向に延びる信号線と、第１画素電極および第２画素電極を含む複数の画素電極と、前記複数の画素電極と前記液晶層の間に配置された第１共通電極と、前記複数の画素電極の下方に配置された第２共通電極と、前記第１共通電極および前記第２共通電極と同電位の金属層と、を備えている。前記第１共通電極は、前記第１方向または前記第２方向のいずれか一方に延びる複数のサブ電極を有している。前記複数のサブ電極のそれぞれは、前記走査線または前記信号線よりも広い幅を有する第１部分と、前記第１部分より狭く前記走査線または前記信号線よりも広い幅を有する第２部分と、を有している。前記第１部分および前記第２部分は、前記複数のサブ電極の延びる方向に交互に配置されている。前記複数のサブ電極の間には、隙間が設けられている。平面視において、前記隙間は、前記複数の画素電極と重なっている。平面視において、前記金属層および前記第２共通電極は、前記第１画素電極と前記第２画素電極の間で前記隙間と重なっている。

【図面の簡単な説明】

【0007】

【図1】図１は、第１実施形態に係る液晶表示装置の一例を示す図である。

【図2】図２は、第１実施形態に係る液晶表示装置の概略的な断面図である。

【図3】図３は、第１実施形態に係る表示装置に適用可能な画素レイアウトの一例を示す概略的な平面図である。

【図4】図４は、第１実施形態における画素電極、第２共通電極および金属層の概略的な平面図である。

【図5】図５は、第１実施形態における第１共通電極の概略的な平面図である。

【図6】図６は、第１実施形態における画素電極、第１共通電極、第２共通電極および金属層を重ね合せた状態を示す概略的な平面図である。

【図7】図７は、図６に示した構成において透過率分布をシミュレーションした結果を示す図である。

【図8】図８は、比較例に係る表示装置の構成を示す概略的な平面図である。

【図9】図９は、図８に示した構成において透過率分布をシミュレーションした結果を示す図である。

【図10】図１０は、第２実施形態における画素電極および金属層の概略的な平面図である。

【図11】図１１は、第２実施形態における画素電極、第１共通電極、第２共通電極および金属層を重ね合せた状態を示す概略的な平面図である。

【図12】図１２は、図１１に示した構成において透過率分布をシミュレーションした結果を示す図である。

【図13】図１３は、第３実施形態における第１共通電極の概略的な平面図である。

【図14】図１４は、第３実施形態における画素電極、第１共通電極、第２共通電極および金属層を重ね合せた状態を示す概略的な平面図である。

【図15】図１５は、図１４に示した構成において透過率分布をシミュレーションした結果を示す図である。

【図16】図１６は、第４実施形態に係る表示装置の概略的な断面図である。

【図17】図１７は、第４実施形態における画素電極、第２共通電極および金属層の概略的な平面図である。

【図18】図１８は、第４実施形態における第１共通電極の概略的な平面図である。

【図19】図１９は、第４実施形態における画素電極、第１共通電極、第２共通電極および金属層を重ね合せた状態を示す概略的な平面図である。

【図20】図２０は、図１９に示した構成において透過率分布をシミュレーションした結果を示す図である。

【図21】図２１は、比較例および各実施形態の透過率を比較するための表である。

【発明を実施するための形態】

【0008】

いくつかの実施形態につき、図面を参照しながら説明する。
なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有される。また、図面は、説明をより明確にするため、実際の態様に比べて模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。各図において、連続して配置される同一または類似の要素については符号を省略することがある。また、本明細書と各図において、既出の図に関して前述したものと同一または類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を省略することがある。

【0009】

各実施形態においては、液晶層を備える液晶表示装置を開示する。ただし、各実施形態は、他種の表示素子を備える表示装置に対する、各実施形態にて開示される個々の技術的思想の適用を妨げるものではない。他種の表示素子を備える表示装置としては、例えば、有機エレクトロルミネッセンス（ＥＬ）表示素子やLight Emitting Diode（ＬＥＤ）表示素子を有する自発光型の表示装置、電気泳動素子を有する電子ペーパ型の表示装置、Micro Electro Mechanical Systems（ＭＥＭＳ）を応用した表示装置、あるいはエレクトロクロミズムを応用した表示装置などが挙げられる。

【0010】

［第１実施形態］
図１は、液晶表示装置１（以下、表示装置１と呼ぶ）の一例を示す図である。図示したようにＸ方向、Ｙ方向およびＺ方向を定義する。これらＸ，Ｙ，Ｚ方向は、例えば互いに直交するが、９０°以外の角度で交わってもよい。本実施形態においては、Ｚ方向と平行に表示装置１を見ることを平面視と呼ぶ。

【0011】

表示装置１は、表示パネルＰＮＬと、電子部品ＣＴと、フレキシブル回路基板ＦＰＣとを備えている。表示パネルＰＮＬは、第１基板ＳＵＢ１（アレイ基板）と、第１基板ＳＵＢ１に対向する第２基板ＳＵＢ２（対向基板）と、これら基板ＳＵＢ１，ＳＵＢ２の間に配置された液晶層ＬＣとを備えている。

【0012】

表示パネルＰＮＬは、画像を表示する表示領域ＤＡと、表示領域ＤＡの周囲の周辺領域ＳＡとを有している。第１基板ＳＵＢ１は、第２基板ＳＵＢ２から突出した実装領域ＭＡを有している。実装領域ＭＡは、周辺領域ＳＡに含まれる。

【0013】

さらに、表示パネルＰＮＬは、複数の走査線Ｇと、複数の信号線Ｓと、第１走査ドライバＧＤ１と、第２走査ドライバＧＤ２とを備えている。複数の走査線Ｇは、表示領域ＤＡにおいてＸ方向に延びるとともにＹ方向に並んでいる。複数の信号線Ｓは、表示領域ＤＡにおいてＹ方向に延びるとともにＸ方向に並んでいる。複数の走査線Ｇの各々は、走査ドライバＧＤ１，ＧＤ２のいずれかに接続されている。なお、走査ドライバＧＤ１，ＧＤ２の両方に接続されていてもよい。

【0014】

隣り合う２本の走査線Ｇと隣り合う２本の信号線Ｓとで区画された領域に、副画素ＳＰが形成されている。表示色の異なる複数の副画素ＳＰにより、カラー画像表示の最小単位となる１つの画素ＰＸが構成される。

【0015】

副画素ＳＰは、スイッチング素子ＳＷと、スイッチング素子ＳＷに接続された画素電極ＰＥとを含む。スイッチング素子ＳＷは、副画素ＳＰに対応する走査線Ｇに走査信号が供給されたときに、当該副画素ＳＰに対応する信号線Ｓの電圧（画素電圧）を画素電極ＰＥに印加する。画素電極ＰＥは、共通電圧が印加された共通電極ＣＥとの間で電界を発生する。例えば、共通電極ＣＥは、複数の副画素ＳＰにわたって延びている。各副画素ＳＰにおける電界が液晶層ＬＣに作用することで、表示領域ＤＡに画像が表示される。

【0016】

電子部品ＣＴおよびフレキシブル回路基板ＦＰＣは、実装領域ＭＡに実装されている。表示領域ＤＡに表示する映像を表す映像データは、フレキシブル回路基板ＦＰＣを介して電子部品ＣＴに供給される。電子部品ＣＴは、供給された映像データに応じた電圧を各信号線Ｓに供給する。電子部品ＣＴは、表示装置１を制御するコントローラとして機能する。

【0017】

図２は、表示領域ＤＡにおける表示装置１の概略的な断面図である。第１基板ＳＵＢ１は、第１絶縁基板１０と、第１～第６絶縁層１１～１６と、第１配向膜１７と、カラーフィルタ層ＣＦと、走査線Ｇと、信号線Ｓと、画素電極ＰＥと、共通電極ＣＥと、スイッチング素子ＳＷと、金属層ＭＬとを備えている。スイッチング素子ＳＷは、半導体層ＳＣと、中継電極ＲＥとを備えている。

【0018】

図２の例において、共通電極ＣＥは、画素電極ＰＥと液晶層ＬＣの間に位置する第１共通電極ＣＥ１と、画素電極ＰＥの下方（第１絶縁基板１０側）に位置する第２共通電極ＣＥ２とを含む。

【0019】

第１絶縁層１１は、第１絶縁基板１０の上面を覆っている。半導体層ＳＣは、第１絶縁層１１の上に配置されている。第２絶縁層１２は、半導体層ＳＣおよび第１絶縁層１１を覆っている。走査線Ｇは、第２絶縁層１２の上に配置されている。第３絶縁層１３は、走査線Ｇおよび第２絶縁層１２を覆っている。信号線Ｓおよび中継電極ＲＥは、第３絶縁層１３の上に配置されている。カラーフィルタ層ＣＦは、信号線Ｓ、中継電極ＲＥおよび第３絶縁層１３を覆っている。第４絶縁層１４は、カラーフィルタ層ＣＦを覆っている。

【0020】

第２共通電極ＣＥ２は、第４絶縁層１４の上に配置されている。金属層ＭＬは、第２共通電極ＣＥ２の上に配置され、走査線Ｇおよび信号線Ｓと対向している。第５絶縁層１５は、第２共通電極ＣＥ２および金属層ＭＬを覆っている。画素電極ＰＥは、第５絶縁層１５の上に配置され、第２共通電極ＣＥ２と対向している。第６絶縁層１６は、画素電極ＰＥを覆っている。第１共通電極ＣＥ１は、第６絶縁層１６の上に配置され、画素電極ＰＥと対向している。第１配向膜１７は、第１共通電極ＣＥ１を覆っている。

【0021】

信号線Ｓは、各絶縁層１２，１３を貫通する第１コンタクトホールＣＨ１を通じて半導体層ＳＣに接触している。中継電極ＲＥは、各絶縁層１２，１３を貫通する第２コンタクトホールＣＨ２を通じて半導体層ＳＣに接触している。走査線Ｇは、コンタクトホールＣＨ１，ＣＨ２の間で半導体層ＳＣに対向している。第１共通電極ＣＥ１は、各絶縁層１５，１６を貫通する第３コンタクトホールＣＨ３を通じて第２共通電極ＣＥ２に接触している。画素電極ＰＥは、各絶縁層１４，１５およびカラーフィルタ層ＣＦを貫通する第４コンタクトホールＣＨ４を通じて中継電極ＲＥに接触している。

【0022】

第２基板ＳＵＢ２は、第２絶縁基板２０と、遮光層２１と、オーバーコート層２２と、第２配向膜２３とを備えている。遮光層２１は、第２絶縁基板２０の下面に配置されている。オーバーコート層２２は、遮光層２１および第２絶縁基板２０の下面を覆っている。第２配向膜２３は、オーバーコート層２２を覆っている。第１配向膜１７と第２配向膜２３の間に、液晶層ＬＣが配置されている。

【0023】

各絶縁基板１０，２０としては、ガラス基板や樹脂基板を用いることができる。各絶縁層１１～１３，１５，１６としては、例えばＳｉＯのような酸化膜やＳｉＮのような窒化膜を適宜に用いることができる。第４絶縁層１４は、例えば有機材料で形成され、他の絶縁層１１～１３，１５，１６よりも厚く、スイッチング素子ＳＷなどに起因して生じる凹凸を平坦化する。画素電極ＰＥおよび共通電極ＣＥとしては、ＩＴＯ（Indium Tin Oxide）などの透明導電材料を用いることができる。走査線Ｇ、信号線Ｓ、中継電極ＲＥおよび金属層ＭＬには、各種の金属の単層構造または積層構造を適用することができる。第１配向膜１７および第２配向膜２３は、例えばポリイミドで形成することができる。

【0024】

図２の例においては、第１基板ＳＵＢ１と第２基板ＳＵＢ２の間にスペーサＰＳが配置されている。スペーサＰＳは、例えば第２基板ＳＵＢ２から第１基板ＳＵＢ１に向けて突出しており、その先端が第１基板ＳＵＢ１に接触している。スペーサＰＳは、遮光層２１と対向している。このようなスペーサＰＳは、表示領域ＤＡにおいて複数配置されている。先端が第１基板ＳＵＢ１に接触しないスペーサＰＳが存在してもよい。

【0025】

表示パネルＰＮＬは、第１偏光板ＰＬ１と、第２偏光板ＰＬ２とをさらに備えている。第１偏光板ＰＬ１は、第１絶縁基板１０に接着されている。第２偏光板ＰＬ２は、第２絶縁基板２０に接着されている。例えば、第１偏光板ＰＬ１と第２偏光板ＰＬ２の偏光軸は、互いに直交する。

【0026】

なお、表示パネルＰＮＬの構造は、図２の例に限られない。例えば、共通電極ＣＥは、第２共通電極ＣＥ２を備えなくてもよい。また、金属層ＭＬは、第４絶縁層１４と第２共通電極ＣＥ２の間、第１共通電極ＣＥ１と第１配向膜１７の間、または第１共通電極ＣＥ１と第６絶縁層１６の間に配置されてもよい。

【0027】

図３は、表示装置１に適用可能な画素レイアウトの一例を示す概略的な平面図である。この図の例において、画素ＰＸは、赤色の副画素ＳＰ（Ｒ）と、緑色の副画素ＳＰ（Ｇ）と、青色の副画素ＳＰ（Ｂ）とを備えている。Ｘ方向においては、副画素ＳＰ（Ｒ），ＳＰ（Ｇ），ＳＰ（Ｂ）が順に配置されている。Ｙ方向においては、副画素ＳＰ（Ｒ），ＳＰ（Ｇ），ＳＰ（Ｂ）が連続して配置されている。

【0028】

上述のカラーフィルタ層ＣＦは、赤色の副画素ＳＰ（Ｒ）と重なる赤色のカラーフィルタＣＦＲと、緑色の副画素ＳＰ（Ｇ）と重なる緑色のカラーフィルタＣＦＧと、青色の副画素ＳＰＢと重なる青色のカラーフィルタＣＦＢとを含む。これらカラーフィルタＣＦＲ，ＣＦＧ，ＣＦＢは、Ｙ方向に長尺な形状であり、Ｘ方向に順に並んでいる。スペーサＰＳは、例えば青色の副画素ＳＰ（Ｂ）の境界に配置されているが、この例に限られない。

【0029】

なお、画素ＰＸは、白色の副画素ＳＰなど、赤、緑、青以外の色の副画素を含んでもよい。また、画素ＰＸは、同じ色の副画素ＳＰを複数備えてもよい。画素ＰＸに含まれる各副画素ＳＰのサイズは例えば同じであるが、互いに異なっていてもよい。

【0030】

図４は、本実施形態における画素電極ＰＥ、第２共通電極ＣＥ２および金属層ＭＬの概略的な平面図である。金属層ＭＬは、例えば隣り合う副画素ＳＰの間を通る格子状である。画素電極ＰＥ（斜線を付した領域）は、金属層ＭＬと重なっていない。ただし、画素電極ＰＥの周縁部が金属層ＭＬと重なってもよい。第２共通電極ＣＥ２は、複数の副画素ＳＰの画素電極ＰＥと重なっている。

【0031】

図５は、本実施形態における第１共通電極ＣＥ１の概略的な平面図である。第１共通電極ＣＥ１は、複数のサブ電極ＳＥを有している。複数のサブ電極ＳＥは、それぞれ一定の間隔を空けてＸ方向に並んでおり、Ｙ方向に並ぶ複数の副画素ＳＰにわたって連続的に延びている。例えば、図５中の左側に位置するサブ電極ＳＥと図５中の中央に位置するサブ電極ＳＥとの間には、隙間ＳＬが設けられている。つまり、複数のサブ電極ＳＥは、それぞれ帯状に形成されている。複数のサブ電極ＳＥは、例えば、平面視において信号線Ｓと重なるように形成され、表示領域ＤＡのＹ方向における一端から他端にわたって延びている。他の例として、複数のサブ電極ＳＥは、平面視において走査線Ｇと重なるように形成され、表示領域ＤＡのＹ方向における一端から他端にわたって延びていてもよい。

【0032】

各サブ電極ＳＥは、上述の第３コンタクトホールＣＨ３によって第２共通電極ＣＥ２と接続されている。例えば、第３コンタクトホールＣＨ３は、図５に示すようにサブ電極ＳＥにおいてＸ方向における幅（第１幅）が最も広い位置に設けられている。他の例として、各サブ電極ＳＥが周辺領域ＳＡにおいて第２共通電極ＣＥ２やその他の共通電圧が印加された配線と接続されてもよい。

【0033】

各サブ電極ＳＥは、上述の第３コンタクトホールＣＨ３が形成される、Ｘ方向における幅が最も広い位置を含む複数の部分Ｐ１と、複数の部分Ｐ１を接続する複数の部分Ｐ２とを有している。図５の例においては、部分Ｐ１は、Ｘ方向に並ぶ２つの副画素ＳＰおよびＹ方向に並ぶ２つの副画素ＳＰと重なり、この４つの副画素ＳＰの中心に第３コンタクトホールＣＨ３が位置するように配置されている。部分Ｐ２は、複数の部分Ｐ１間に位置している。部分Ｐ２は、第３コンタクトホールＣＨ３が形成される位置よりも狭く、かつ信号線ＳのＸ方向における幅よりも広い幅（第２幅）を有している。

【0034】

部分Ｐ１と部分Ｐ２は、Ｙ方向において交互に並んでいる。図５中の左側および右側のサブ電極ＳＥにおいては、部分Ｐ２が上段および中段の副画素ＳＰの間に位置している。図５中の中央のサブ電極ＳＥにおいては、部分Ｐ２が中段および下段の副画素ＳＰの間に位置している。つまり、部分Ｐ１と部分Ｐ２は、Ｘ方向においても交互に並んでいる。例えば、図５中の上段および中段の副画素ＳＰの間においては、中央のサブ電極ＳＥの部分Ｐ１が、左側および右側のサブ電極ＳＥの部分Ｐ２に挟まれるように配置されている。

【0035】

表示領域ＤＡのより広い範囲を見た場合、部分Ｐ１と部分Ｐ２とは、千鳥状に配置されている。また、各サブ電極ＳＥ間の隙間ＳＬは、Ｙ方向に並ぶ複数の副画素ＳＰにわたって連続的に延びている。各サブ電極ＳＥの部分Ｐ１間のＸ方向における隙間ＳＬは、第１間隔を有している。各サブ電極ＳＥの部分Ｐ１と部分Ｐ２との間のＸ方向における隙間ＳＬは、第１間隔よりも広い第２間隔を有している。

【0036】

部分Ｐ１は、少なくとも第１辺Ｅ１と第２辺Ｅ２を有している。第１辺Ｅ１は、Ｙ方向に対して時計回りに角度θ１で傾いている。第２辺Ｅ２は、Ｙ方向に対して反時計回りに角度θ１で傾いている。角度θ１は鋭角であり、例えば１５°以下である。図５に示すように、例えば、第１辺Ｅ１と第２辺Ｅ２とはＹ方向に隣り合って接続しており、Ｙ方向に隣り合う副画素ＳＰのそれぞれと重なっている。また、各サブ電極ＳＥの同じ方向に傾いている辺が各副画素ＳＰで重なっている。例えば、図５中の左側上段の副画素ＳＰにおいては、隙間ＳＬはＹ方向に対して時計回りに角度θ１で傾いている方向に延びている。一方、図５中の左側中段の副画素ＳＰにおいては、隙間ＳＬはＹ方向に対して反時計回りに角度θ１で傾いている方向に延びている。言い換えると、図５において隙間ＳＬは、Ｙ方向にジグザグに延びている。このように、隙間ＳＬがジグザグに延びるようにサブ電極ＳＥを形成することで、疑似的なマルチドメインの画素レイアウトを実現できる。

【0037】

部分Ｐ２は、少なくとも第３辺Ｅ３を有している。第３辺Ｅ３は、Ｙ方向に延びている。図５に示すように、例えば第３辺Ｅ３は、Ｙ方向に隣り合う副画素ＳＰと重なっている。図５においては、部分Ｐ２は、さらに第４辺Ｅ４と第５辺Ｅ５とを有している。第４辺Ｅ４は、Ｙ方向に対して時計回りに角度θ２で傾いている。第５辺Ｅ５は、Ｙ方向に対して反時計回りに角度θ２で傾いている。角度θ２は鋭角であり、角度θ１よりも大きく、例えば１５°以上９０°以下である。第３辺Ｅ３は、第４辺Ｅ４と第５辺Ｅ５との間に位置しており、第４辺Ｅ４と第５辺Ｅ５とを接続している。また、第４辺Ｅ４および第５辺Ｅ５は、それぞれ同じ方向に傾いている第１辺Ｅ１および第２辺Ｅ２と接続されている。

【0038】

図６は、画素電極ＰＥ、第１共通電極ＣＥ１、第２共通電極ＣＥ２および金属層ＭＬを重ね合せた状態を示す概略的な平面図である。ドットを付した領域は共通電圧が印加される領域であり、斜線を付した領域は信号線Ｓを介して画素電圧が印加される領域である。

【0039】

サブ電極ＳＥの部分Ｐ１は、画素電極ＰＥ（第１画素電極）と重なっている。部分Ｐ１の第１辺Ｅ１は、画素電極ＰＥ（第１画素電極）と重なっている。部分Ｐ１の第２辺Ｅ２は、他の画素電極ＰＥ（第２画素電極）と重なっている。また、部分Ｐ２も、画素電極ＰＥ（第１画素電極）と重なっており、さらに、他の画素電極ＰＥ（第２画素電極）とも重なっている。

【0040】

他の観点からいうと、複数のサブ電極ＳＥの間の隙間ＳＬは、複数の画素電極ＰＥと重なっている。

【0041】

上述の遮光層２１は、各画素電極ＰＥと重なる開口ＡＰを有している。図６の例において、開口ＡＰは、部分Ｐ１または部分Ｐ２と重なり、隙間ＳＬとも重なっている。

【0042】

金属層ＭＬおよびその下方に位置する第２共通電極ＣＥ２は、Ｙ方向に並ぶ画素電極ＰＥの間においてサブ電極ＳＥおよび隙間ＳＬと重なっている。これら金属層ＭＬおよび第２共通電極ＣＥ２は、第１共通電極ＣＥ１と同電位である。

【0043】

上述の第１配向膜１７および第２配向膜２３は、液晶層ＬＣに含まれる液晶分子ＬＭを初期配向方向ＡＬに配向する。本実施形態における初期配向方向ＡＬは、Ｙ方向と平行である。また、本実施形態における液晶分子ＬＭは、誘電率異方性が正（ポジ型）である。そのため、画素電極ＰＥおよび共通電極ＣＥ（ＣＥ１，ＣＥ２）の間に電圧が印加されると、これにより生じる電界の方向に対して長軸が平行となる（あるいは等電位線に直交する）ように液晶分子ＬＭを回転させる力が働く。

【0044】

例えば図６中の左上の画素電極ＰＥに着目すると、部分Ｐ１の第１辺Ｅ１においては、反時計回りの第１回転方向Ｒ１に液晶分子ＬＭが回転する。特に、部分Ｐ１と部分Ｐ２とで構成される角部Ｃにおいては液晶分子ＬＭを第１回転方向Ｒ１に回転させる力が強く働くため、部分Ｐ１での配向が安定する。なお、部分Ｐ２においては、一部の液晶分子ＬＭが第１回転方向Ｒ１とは反対の第２回転方向Ｒ２に回転する。

【0045】

図７は、図６に示した構成において画素電極ＰＥと共通電極ＣＥとの間に５Ｖの電位差を形成した場合の透過率分布をシミュレーションした結果を示す図である。白い部分ほど透過率が高く、黒い部分ほど透過率が低い。この図においては、開口ＡＰの範囲も示している。

【0046】

開口ＡＰと重なる領域においては、第１辺Ｅ１で液晶分子ＬＭが同一方向に安定して回転するため透過率が高い。なお、第２辺Ｅ２においても、液晶分子ＬＭが同一方向に安定して回転するため透過率が高い。

【0047】

なお、部分Ｐ２の第３辺Ｅ３においては、液晶分子ＬＭの回転方向が揃わずに透過率が低下し得る。ただし、このような領域は開口ＡＰから外れており、表示品位に殆ど影響を及ぼさない。

【0048】

ここで、本実施形態との比較例について説明する。
図８は、比較例に係る表示装置の構成を示す概略的な平面図である。図９は、図８に示した構成において画素電極ＰＥと共通電極ＣＥとの間に５Ｖの電位差を形成した場合の透過率分布をシミュレーションした結果を示す図である。

【0049】

この比較例においては、第１共通電極ＣＥ１が画素電極ＰＥごとにスリットＳＬＴを有している。スリットＳＬＴは、隙間ＳＬと類似した形状である。

【0050】

この場合、スリットＳＬＴのＹ方向における中腹部分では図６の例と同じく液晶分子ＬＭが同一方向に回転する。しかしながら、スリットＳＬＴのＹ方向における両端部においては、液晶分子ＬＭが逆方向に回転する。このように逆方向に回転する液晶分子ＬＭの間の領域Ｄにおいては、液晶分子ＬＭの回転が抑制される。

【0051】

図９においても、領域Ｄにおいて液晶分子ＬＭの回転が抑制されているために、当該領域Ｄにおいて透過率が著しく低下している。領域Ｄは、開口ＡＰとも重なっている。したがって、表示装置の透過率が低下し、これにより画像の輝度も低下することから、表示品位が低下する。

【0052】

これに対し、図６に示した本実施形態の構成においては、Ｙ方向に並ぶ複数の画素電極ＰＥにわたって隙間ＳＬが形成されている。これにより、開口ＡＰ内やその近傍で低透過率（低輝度）の領域が生じにくい。

【0053】

さらに、本実施形態においては隙間ＳＬが部分Ｐ２と対応する位置において第２間隔を有するために、上述のように第１辺Ｅ１および第２辺Ｅ２における配向が安定し、透過率を一層高めることができる。

【0054】

また、本実施形態においては、第１基板ＳＵＢ１にカラーフィルタ層ＣＦが配置されている。これにより、第１基板ＳＵＢ１と第２基板ＳＵＢ２のずれが生じた場合でも、隣り合う副画素ＳＰの混色が生じにくい。

【0055】

さらには、Ｘ方向およびＹ方向のいずれにおいても副画素ＳＰの間に金属層ＭＬが配置されている。これにより、隣り合う副画素ＳＰの混色が一層抑制される。

【0056】

仮に、図６において画素電圧が印加される領域（斜線を付した領域）の形状を第１共通電極ＣＥ１のスリット（隙間）だけで実現しようとすると、高い加工精度が必要とされる。特に、１０００ｐｐｉを超える高精細な表示装置においては、製造技術上のＬ／Ｓの限界から、スリットの加工が極めて困難である。これに対し本実施形態においては、画素電圧が印加される領域の形状が、第１共通電極ＣＥ１と、第２共通電極ＣＥ２および金属層ＭＬとを重ねることで実現される。この場合には、画素電圧が印加される領域の形状を精度良く作成することができる。

【0057】

［第２実施形態］
第２実施形態について説明する。特に言及しない構成については、第１実施形態と同様のものを適用できる。

【0058】

図１０は、本実施形態における画素電極ＰＥおよび金属層ＭＬの概略的な平面図である。本実施形態においては、金属層ＭＬがＸ方向に隣り合う画素電極ＰＥの間に設けられ、Ｙ方向に隣り合う画素電極ＰＥの間には設けられていない。

【0059】

第２共通電極ＣＥ２は、例えば画素電極ＰＥの下方においてＸ方向に延びている。各金属層ＭＬは、第２共通電極ＣＥ２と接触している。第２共通電極ＣＥ２もＹ方向に隣り合う画素電極ＰＥの間には設けられていない。

【0060】

図１１は、画素電極ＰＥ、第１共通電極ＣＥ１、第２共通電極ＣＥ２および金属層ＭＬを重ね合せた状態を示す概略的な平面図である。図１２は、図１１に示した構成において画素電極ＰＥと共通電極ＣＥとの間に５Ｖの電位差を形成した場合の透過率分布をシミュレーションした結果を示す図である。

【0061】

図１１の例において、隙間ＳＬおよびサブ電極ＳＥの形状は、図５および図６に示した形状と同じである。本実施形態においては、Ｙ方向に隣り合う画素電極ＰＥの間に共通電極ＣＥと同電位の導電層（金属層ＭＬおよび第２共通電極ＣＥ２）が配置されていない。そのため、Ｙ方向に隣り合う２つの画素電極ＰＥの間の領域に共通電圧が印加されていない。

【0062】

これにより、画素電極ＰＥの端部近傍でも液晶分子ＬＭの回転方向が揃い、図１２に示すように各開口ＡＰ内とその近傍における高透過率の領域が強化される。結果として、表示装置１の透過率および輝度を高めることができる。

【0063】

なお、本実施形態においてはＹ方向に隣り合う副画素ＳＰの間に金属層ＭＬが配置されていないため、これら副画素ＳＰの一方のカラーフィルタを通過した光が、他方の副画素ＳＰの液晶層ＬＣを通過する可能性がある。ただし、図３に示した画素レイアウトにおいてはＹ方向に同じ色の副画素ＳＰが並んでいるために、このような光が生じたとしても表示品位への影響は軽微である。

【0064】

［第３実施形態］
第３実施形態について説明する。特に言及しない構成については、上述の各実施形態と同様のものを適用できる。

【0065】

図１３は、本実施形態における第１共通電極ＣＥ１の概略的な平面図である。本実施形態における隙間ＳＬは、Ｘ方向に並ぶ複数の副画素ＳＰにわたって連続的に延びている。

【0066】

隙間ＳＬは、表示領域ＤＡのＸ方向における一端から他端にわたって延びてもよい。他の例として、隙間ＳＬは、表示領域ＤＡのＸ方向における一端と他端の間に並ぶ複数の副画素ＳＰのうちの一部と重なってもよい。この場合においては、複数の隙間ＳＬがＸ方向に並んでもよい。

【0067】

各サブ電極ＳＥは、上述の第３コンタクトホールＣＨ３によって第２共通電極ＣＥ２と接続されている。例えば、第３コンタクトホールＣＨ３は、図１３に示すようにサブ電極ＳＥのＹ方向における幅が最も広い位置に設けられている。他の例として、各サブ電極ＳＥが周辺領域ＳＡにおいて第２共通電極ＣＥ２やその他の共通電圧が印加された配線と接続されてもよい。

【0068】

サブ電極ＳＥは、上述の各実施形態と同様に、上述の第３コンタクトホールＣＨ３が形成される、Ｘ方向における幅が最も広い位置を含む複数の部分Ｐ１と、複数の部分Ｐ１を接続する複数の部分Ｐ２とを有している。部分Ｐ１は、Ｘ方向に並ぶ２つの副画素ＳＰおよびＹ方向に並ぶ２つの副画素ＳＰと重なり、この４つの副画素ＳＰの中心に第３コンタクトホールＣＨ３が位置するように配置されている。各部分Ｐ２は、複数の部分Ｐ１間にそれぞれ位置している。部分Ｐ２は、第３コンタクトホールＣＨ３が形成される位置での部分Ｐ１のＹ方向における幅よりも狭く、かつ走査線ＧのＹ方向における幅よりも広い幅を有している。部分Ｐ１と部分Ｐ２は、Ｘ方向において交互に並んでいる。部分Ｐ１は、Ｙ方向に対して時計回りに角度θ１で傾いている第１辺Ｅ１と、Ｙ方向に対して反時計回りに角度θ１で傾いている第２辺Ｅ２とを有している。角度θ１は鋭角であり、例えば１５°以下である。

【0069】

表示領域ＤＡのより広い範囲を見た場合、部分Ｐ１と部分Ｐ２とは、千鳥状に配置されている。また、各サブ電極ＳＥ間の隙間ＳＬは、Ｘ方向に並ぶ複数の副画素ＳＰにわたって連続的に延びている。各サブ電極ＳＥ間のＹ方向における隙間ＳＬは、第１間隔を有している。

【0070】

部分Ｐ２は、少なくとも第３辺Ｅ３を有している。第３辺Ｅ３は、Ｘ方向に延びている。図１３に示すように、例えば第３辺Ｅ３は、Ｘ方向に隣り合う副画素ＳＰと重なっている。図１３においては、部分Ｐ１はさらに、第３辺Ｅ３と平行な第６辺Ｅ６を有している。第６辺Ｅ６は、第１辺Ｅ１と第２辺Ｅ２との間に位置しており、第１辺Ｅ１と第２辺Ｅ２とを接続している。また、第６辺Ｅ６は、Ｘ方向に隣り合う副画素ＳＰと重なっている。

【0071】

図１４は、画素電極ＰＥ、第１共通電極ＣＥ１、第２共通電極ＣＥ２および金属層ＭＬを重ね合せた状態を示す概略的な平面図である。図１５は、図１４に示した構成において画素電極ＰＥと共通電極ＣＥとの間に５Ｖの電位差を形成した場合の透過率分布をシミュレーションした結果を示す図である。図１４の例において、第２共通電極ＣＥ２および金属層ＭＬの形状は、図４に示したこれらの形状と同じである。

【0072】

サブ電極ＳＥの部分Ｐ１は、Ｘ方向に並ぶ副画素ＳＰの各々に配置された画素電極ＰＥ（第１画素電極および第２画素電極）と重なっている。部分Ｐ１の第１辺Ｅ１は、画素電極ＰＥ（第１画素電極）と重なっており、第２辺Ｅ２は、他の画素電極ＰＥ（第２画素電極）と重なっている。また、部分Ｐ１の第６辺Ｅ６もＸ方向に並ぶ副画素ＳＰの各々に配置された画素電極ＰＥ（第１画素電極および第２画素電極）と重なっている。さらに、隣り合うサブ電極ＳＥの部分Ｐ２も、Ｘ方向に並ぶ副画素ＳＰの各々に配置された画素電極ＰＥ（第１画素電極および第２画素電極）と重なっている。金属層ＭＬおよび第２共通電極ＣＥ２は、Ｘ方向に隣り合う画素電極ＰＥの間において、部分Ｐ２の中央部分と重なっている。これにより、画素電圧が印加される領域（斜線を付した領域）および共通電圧が印加される領域（ドットを付した領域）の各形状は、図６の例と概ね同様になる。したがって、図１５に示す透過率分布も、図７の透過率分布と類似したものとなる。

【0073】

他の観点からいうと、複数のサブ電極ＳＥの間の隙間ＳＬは、複数の画素電極ＰＥと重なっている。

【0074】

本実施形態の構成であっても、上述の各実施形態と同じく表示装置１の透過率および輝度を高めることができる。また、例えば第１および第２実施形態にて開示したサブ電極ＳＥにおいては、サブ電極ＳＥの微細な形状を得ることが困難な場合があり得る。これに対し、本実施形態においてはＸ方向に延びる部分Ｐ２によって第１および第２実施形態にて開示したサブ電極ＳＥと同様の機能を実現している。このような部分Ｐ２は、第１および第２実施形態にて開示したサブ電極ＳＥに比べて精度良く形成することができる。

【0075】

［第４実施形態］
第４実施形態について説明する。特に言及しない構成については、上述の各実施形態と同様のものを適用できる。

【0076】

図１６は、本実施形態に係る表示装置１の第１基板ＳＵＢ１の概略的な断面図である。本実施形態においては、金属層ＭＬが第１共通電極ＣＥ１と第１配向膜１７の間に配置され、第１共通電極ＣＥ１と接触している。金属層ＭＬは、第１共通電極ＣＥ１と第６絶縁層１６の間に配置されてもよい。また、第１共通電極ＣＥ１に接触する金属層ＭＬに加え、第２共通電極ＣＥ２と接触する金属層ＭＬが設けられてもよい。

【0077】

図１６に示すように、金属層ＭＬが第４コンタクトホールＣＨ４と重なる場合には、第４コンタクトホールＣＨ４に入射する光Ｌを遮光することができる。これにより、第４コンタクトホールＣＨ４の近傍における不安定な液晶分子の配向が表示品位に与える影響を緩和できる。特に、第１基板ＳＵＢ１にカラーフィルタ層ＣＦが設けられる場合には、第４コンタクトホールＣＨ４のサイズが大きくなるため、当該効果が顕著となる。

【0078】

図１７は、本実施形態における画素電極ＰＥ、第２共通電極ＣＥ２および金属層ＭＬの概略的な平面図である。ここでは、金属層ＭＬに右下がりの斜線を付し、画素電極ＰＥに右上がりの斜線を付している。金属層ＭＬは、図４の例と同じく隣り合う副画素ＳＰの間を通る格子状である。第２共通電極ＣＥ２の形状は、例えば図４の例と同様である。なお、本実施形態においては第２共通電極ＣＥ２を設けなくてもよい。

【0079】

図１８は、本実施形態における第１共通電極ＣＥ１の概略的な平面図である。図１８において、第１共通電極ＣＥ１は、各副画素ＳＰと重なる部分Ｐ１が島状に形成されている。本実施形態においては、第３実施形態のように複数の部分Ｐ１を接続するＸ方向に延びる部分Ｐ２が設けられていない。なお、部分Ｐ１の構成については第３実施形態と同様である。

【0080】

すなわち、第１共通電極ＣＥ１は、網目状の隙間ＳＬを有している。他の観点からいうと、第１共通電極ＣＥ１は、互いに独立した島状の複数のサブ電極ＳＥを有している。

【0081】

図１９は、画素電極ＰＥ、第１共通電極ＣＥ１、第２共通電極ＣＥ２および金属層ＭＬを重ね合せた状態を示す概略的な平面図である。図２０は、図１９に示した構成において画素電極ＰＥと共通電極ＣＥとの間に５Ｖの電位差を形成した場合の透過率分布をシミュレーションした結果を示す図である。

【0082】

複数のサブ電極ＳＥは、金属層ＭＬによって電気的に接続されている。サブ電極ＳＥの第１辺Ｅ１および第２辺Ｅ２は、Ｘ方向に並ぶ副画素ＳＰの各々に配置された画素電極ＰＥと重なっている。さらに、サブ電極ＳＥ間の隙間ＳＬも一部が各画素電極ＰＥと重なっている。これにより、画素電圧が印加される領域（右上がりの斜線を付した領域）の形状は、図１４の例と同様になる。

【0083】

また、画素電極ＰＥの間の領域は、共通電圧が印加された金属層ＭＬおよびその下方の第２共通電極ＣＥ２と重なっている。そのため、共通電圧が印加される領域（ドットを付した領域と右下がりの斜線を付した領域）の形状も、図１４の例と同様になる。図２０に示す透過率分布も、図１５の透過率分布と同様になる。

【0084】

本実施形態の構成であっても、上述の各実施形態と同じく表示装置１の透過率および輝度を高めることができる。また、本実施形態においては、島状のサブ電極ＳＥと金属層ＭＬの組み合わせにより画素電圧の領域を作り出す。この場合、個々の要素の製造技術上のＬ／Ｓの限界によらずに、当該画素電圧の領域をより精度良く形成できる。

【0085】

ここで、第１乃至第４実施形態における構成の作用について説明する。
図２１は、上述の比較例および各実施形態の透過率を比較するための表である。比較例および各実施形態の透過率は、それぞれ図９、図７、図１２、図１５および図２０における開口ＡＰ内の透過率分布の平均値を表す。これらの数値は、比較例の数値を１．００とした相対値である。

【0086】

この表から明らかなように、第１乃至第４実施形態のいずれにおいても透過率が比較例を上回った。これらのことから、第１乃至第４実施形態の構成を採用することで、表示装置の表示品位を改善できることが分かる。

【0087】

なお、各実施形態においては、共通電極ＣＥが第１共通電極ＣＥ１と第２共通電極ＣＥ２を備える場合を例示した。しかしながら、共通電極ＣＥは、第２共通電極ＣＥ２を備えなくてもよい。

【0088】

また、各実施形態においては、誘電率異方性が正の液晶分子を液晶層ＬＣが含む場合を例示した。しかしながら、液晶層ＬＣは、誘電率異方性が負（ネガ型）の液晶分子を含んでもよい。この場合においては、初期配向方向ＡＬをＸ方向と平行にすればよい。

【0089】

以上、本発明の実施形態として説明した表示装置を基にして、当業者が適宜設計変更して実施し得る全ての表示装置も、本発明の要旨を包含する限り、本発明の範囲に属する。

【0090】

本発明の思想の範疇において、当業者であれば、各種の変形例に想到し得るものであり、それら変形例についても本発明の範囲に属するものと解される。例えば、上述の各実施形態に対して、当業者が適宜、構成要素の追加、削除、若しくは設計変更を行ったもの、または、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。

【0091】

また、上述の各実施形態において述べた態様によりもたらされる他の作用効果について、本明細書の記載から明らかなもの、または当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。

【符号の説明】

【0092】

１…液晶表示装置、ＰＮＬ…表示パネル、ＳＵＢ１…第１基板、ＳＵＢ２…第２基板、ＬＣ…液晶層、ＰＸ…画素、ＳＰ…副画素、ＰＥ…画素電極、ＣＥ１…第１共通電極、ＣＥ２…第２共通電極、ＭＬ…金属層、ＳＬ…隙間、Ｐ１，Ｐ２…サブ電極の部分、ＳＥ…サブ電極、ＡＰ…開口、ＡＬ…初期配向方向。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】