特許 7344118出願番号特願 2019-540473
スイッチモード電源コントローラ

出願人アパルス・パワー・インコーポレイテッド（識別番号 520355600）

2026年特許公開件数ランキング 27714位 0件（※）

2026年特許取得件数ランキング 22837位 0件（※）

公報発行日　2023年9月13

公報URL　https://ipforce.jp/patent-jp-P_B1-7344118　ログイン済みの方はこのURLへ

［この特許公報を共有したい場合］あなたがログインしてこの特許公報を表示すれば、他の人はログインしなくてもこのURLで見ることができるようになります。

※ 共同出願を含む

知財ポータルサイト IP Force にログインすれば、この公報の全文を閲覧できます。ログインはこちら ログイン・ユーザー登録

関連出願の相互参照本出願は、２０１６年１０月１１日に出願された米国仮特許出願第６２／４０６，５８９号の継続出願である。この出願の内容は、参照により本明細書に組み込まれる。

【図1】入力電圧源（交流（ＡＣ）または直流（ＤＣ）であってもよい）、ユニバーサルシリアルバス（ＵＳＢ）タイプＣの電源供給（ＰＤ）コントローラ、出力負荷、及びスイッチモード電源コントローラの状況におけるフライバックベースのスイッチモード電源を概略的に例示する。

【図2】入力電圧源、同期整流モジュール、オンライン電力処理効率最適化を伴うマルチモードコントローラ、及び出力負荷を伴う図１のフライバックベースのスイッチモード電源を概略的に例示する。

【図3】エネルギーが一次側から二次側に伝達される１つのスイッチング周期の間のフライバック磁化インダクタンス電流及び差動電圧の進展を示す典型的な曲線のグラフである。

【図4】マルチモードコントローラが入力電圧及び出力電圧を推定する時間を含むＵＳＢタイプＣの電源供給動作の間の出力電圧及び出力負荷電流の進展を示す典型的な曲線のグラフである。

【図5】１つのスイッチングサイクル中の図２のマルチモードコントローラの種々の動作モードを表す状態図である。

【図6】複数の谷を伴う中間出力負荷に対するフライバック磁化インダクタンス電流及びフライバック磁化電圧ｖＬｍの進展を示す典型的な曲線のグラフである。

【図7】電圧低下より前または電圧ロックアウト（ＵＶＬＯ）状態下での入力電圧、出力電圧、及び一次側制御信号電圧の進展を示す典型的な曲線のグラフである。

【図8】電圧低下状態の開始を検出する方法における典型的なステップを例示する。

【図9】入力電圧、出力電圧、及び最小のフライバックセルスイッチング素子オフ時間の複数の組み合わせに対する平均加重電力処理効率を伴うオンライン動作に対する最小のフライバックセルスイッチング素子オフ時間の２次元ルックアップテーブルを生成する方法における典型的なステップを例示する。

【図10】マルチモードコントローラを初始動から通常動作へ動作させる方法における典型的なステップを例示し、入力電圧推定、出力電圧推定、最小のフライバックセルスイッチング素子オフ時間選択、及び最大オン時間選択を含む。

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

［広告欄］

ログインすれば広告は減ります