特許 7346379 位相同期回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-09-08

(45)【発行日】2023-09-19

(54)【発明の名称】位相同期回路

(51)【国際特許分類】

   H03K 5/26 20060101AFI20230911BHJP

   H03L 7/08 20060101ALI20230911BHJP

   H03L 7/085 20060101ALI20230911BHJP

   H03M 1/12 20060101ALN20230911BHJP

   H03M 1/38 20060101ALN20230911BHJP

【ＦＩ】

H03K5/26 P

H03L7/08 102

H03L7/085

H03M1/12 C

H03M1/38

【請求項の数】 5

(21)【出願番号】P 2020503392

(86)(22)【出願日】2019-02-15

(86)【国際出願番号】 JP2019005554

(87)【国際公開番号】W WO2019167670

(87)【国際公開日】2019-09-06

【審査請求日】2021-12-23

(31)【優先権主張番号】P 2018037428

(32)【優先日】2018-03-02

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】316005926

【氏名又は名称】ソニーセミコンダクタソリューションズ株式会社

(74)【代理人】

【識別番号】100121131

【弁理士】

【氏名又は名称】西川 孝

(74)【代理人】

【識別番号】100082131

【弁理士】

【氏名又は名称】稲本 義雄

(74)【代理人】

【識別番号】100168686

【弁理士】

【氏名又は名称】三浦 勇介

(72)【発明者】

【氏名】有坂 直也

(72)【発明者】

【氏名】藤原 徹哉

(72)【発明者】

【氏名】江藤 慎一郎

【審査官】工藤 一光

(56)【参考文献】

【文献】米国特許第９２８５７７８（ＵＳ，Ｂ１）

【文献】特開２０１７－１６３５４６（ＪＰ，Ａ）

【文献】特開平９－１５３７７３（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１６／０１９１０３５（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０３Ｋ５／２６

Ｈ０３Ｌ７／０８－７／１４

Ｈ０３Ｍ１／１２－１／６４

(57)【特許請求の範囲】

【請求項1】

２つの容量を含み、前記２つの容量から発生した電圧の比較結果を出力するSAR-ADCと、
前記２つの容量に電流をチャージする電流源と、
前記２つの容量のうちの一方の容量と前記電流源の間に配置され、基準周波数の第１のクロックと前記第１のクロックより高い周波数である第２のクロックとの位相差を表す位相差信号が供給される第１のスイッチと、
前記２つの容量のうちの他方の容量と前記電流源の間に配置され、前記第２のクロックが供給される第２のスイッチと
を備え、
前記電流源は、前記第１のスイッチの動作に基づいて、前記位相差信号に応じた時間、前記一方の容量に電流をチャージし、前記第２のスイッチの動作に基づいて、前記第２のクロックのクロック１周期の時間、前記他方の容量に電流をチャージする
位相同期回路。

【請求項2】

前記一方の容量は、前記位相差信号に応じた電圧を発生させ、前記他方の容量は、前記第２のクロックに応じた電圧を発生させる
請求項１に記載の位相同期回路。

【請求項3】

前記一方の容量と前記他方の容量の比は、１対１である
請求項２に記載の位相同期回路。

【請求項4】

前記電流源は、前記一方の容量に電流をチャージする第１の電流源と、前記他方の容量に電流をチャージする第２の電流源により構成される
請求項２に記載の位相同期回路。

【請求項5】

前記他方の容量は、前記一方の容量のＮ倍の容量であり、
前記第２の電流源は、前記第１の電流源のＮ倍の電流をチャージする
請求項４に記載の位相同期回路。

【発明の詳細な説明】

【技術分野】

【0001】

本技術は、位相同期回路に関し、特に、消費電力を低減することができるようにした位相同期回路に関する。

【背景技術】

【0002】

今後到来するIoT時代へ向けてLSIの低電力化が要求されている。LSIに搭載されるアナログブロックの消費電力のうち、局部発振器の消費電力は、大きな割合を占める。局部発振器は、PLL回路で構成され、最近ではADPLL(All-Digital-PLL)回路が用いられる場合がある。

【0003】

ADPLL回路はデジタル設定周波数データFCW(frequency command word)と外部からの基準周波数から、DCO周波数を、DCO周波数=FCW×基準周波数の関係を満足するように生成する。DCO周波数と基準周波数の比をFCWに合わせるため、ADPLL回路は、DCO周波数信号Fdcoと基準周波数信号Frefの整数位相差を検知するカウンタ回路と、小数位相差を検知するTDC回路(Time-to-Digital-Converter)を有する。

【0004】

カウンタ回路は、Frefの１周期内にFdcoが何周期入力されるかをカウントすることで整数位相差を検知するので、Frefの１周期の間、常時動作していなければならない。これに対し、TDC回路はFrefとFdcoのエッジの位相差を検出すれば良いので、Frefの１周期の間、常時動作し続ける必要はなく、間欠動作することが可能である。間欠動作を行うことによって時間あたりの平均消費電流が小さくなるため、低電力化を図ることができる。

【0005】

TDC回路はFdcoをインバータ回路数段で遅延させ、Frefの立ち上がりエッジをラッチ回路で捕えることで位相差を検出する。この構成はシンプルであるが、FrefとFdcoの位相差が大きいときに遅延を生成するために多数のインバータ回路を動作させる必要があり、消費電流の増加を招くため、低電力動作が難しい。

【0006】

そこで、非特許文献１には、消費電力の増加を改善するようにしたTDC回路が提案されている。TDC回路は、PD(Phase-Detector)でFrefとFdcoの位相差信号を生成し、位相差信号の時間だけCP(Charge-Pump)から容量Ｃ１に電流チャージして電圧Ｖ_Fを得るように構成される。

【0007】

また、TDC回路は、電圧Ｖ_Fを得た後、CPから容量Ｃ２に電流チャージして電圧Ｖ_RAMPを生成し、SS-ADC(Single-Slope ADC)で、電圧Ｖ_Fと電圧Ｖ_RAMPが交差するまでのFdcoのパルス数をカウント（カウント数：ｎ）するように構成される。容量Ｃ１と容量Ｃ２が１：Ｎのため、電圧Ｖ_Fと電圧Ｖ_RAMPの傾きは、Ｎ：１となるので、ｎ／ＮがAD変換値となり、FrefとFdcoの位相差になる。

【先行技術文献】

【非特許文献】

【0008】

【文献】Somnath Kundu, Bongjin Kim, Chris H. Kim、"19.2 A 0.2-to-1.45GHz Subsampling Fractional-N All-Digital MDLL with Zero-Offset Aperture PD-Based Spur Cancellation and In-Situ Timing Mismatch Detection"、2016 IEEE International Solid-State Circuits Conference、February 3, 2016、［online］［平成30年1月25日検索］、インターネット〈URL：http://www.ee.umn.edu/groups/VLSIresearch/papers/2016/ISSCC16_MDLL.pdf〉

【発明の概要】

【発明が解決しようとする課題】

【0009】

しかしながら、非特許文献１の提案では、FrefとFdcoの位相差が大きいとき、電圧Ｖ_Fと電圧Ｖ_RAMPを得るまでにFdco数クロックに渡ってCPが動作し続けることが必要であった。このため、Fref１周期間における間欠率が低くなり、十分な低電力化をすることが困難であった。

【0010】

本技術は、このような状況に鑑みてなされたものであり、消費電力を低減することができるものである。

【課題を解決するための手段】

【0011】

本技術の一側面の位相同期回路は、２つの容量を含み、前記２つの容量から発生した電圧の比較結果を出力するSAR-ADCと、前記２つの容量に電流をチャージする電流源と、前記２つの容量のうちの一方の容量と前記電流源の間に配置され、基準周波数の第１のクロックと前記第１のクロックより高い周波数である第２のクロックとの位相差を表す位相差信号が供給される第１のスイッチと、前記２つの容量のうちの他方の容量と前記電流源の間に配置され、前記第２のクロックが供給される第２のスイッチとを備え、前記電流源は、前記第１のスイッチの動作に基づいて、前記位相差信号に応じた時間、前記一方の容量に電流をチャージし、前記第２のスイッチの動作に基づいて、前記第２のクロックのクロック１周期の時間、前記他方の容量に電流をチャージする。

【0012】

本技術の一側面においては、２つの容量を含み、前記２つの容量から発生した電圧の比較結果を出力するSAR-ADCと、前記２つの容量に電流をチャージする電流源と、前記２つの容量のうちの一方の容量と前記電流源の間に配置され、基準周波数の第１のクロックと前記第１のクロックより高い周波数である第２のクロックとの位相差を表す位相差信号が供給される第１のスイッチと、前記２つの容量のうちの他方の容量と前記電流源の間に配置され、前記第２のクロックが供給される第２のスイッチとが備えられる。前記電流源は、前記第１のスイッチの動作に基づいて、前記位相差信号に応じた時間、前記一方の容量に電流がチャージされ、前記第２のスイッチの動作に基づいて、前記第２のクロックのクロック１周期の時間、前記他方の容量に電流がチャージされる。

【発明の効果】

【0013】

本技術によれば、消費電力を低減することができる。

【0014】

なお、本明細書に記載された効果は、あくまで例示であり、本技術の効果は、本明細書に記載された効果に限定されるものではなく、付加的な効果があってもよい。

【図面の簡単な説明】

【0015】

【図1】本技術を適用したADPLL回路の構成例を示すブロック図である。

【図2】ADPLL回路の動作を説明する図である。

【図3】本技術と比較するための従来のTDC回路について説明する図である。

【図4】基準周波数信号FrefとDCO周波数信号Fdcoの小数位相差の求め方を説明する図である。

【図5】Ｎ＝７０、ｎ＝６９の場合の従来のTDC回路の構成例を示す図である。

【図6】図５のTDC回路の動作を説明する図である。

【図7】図１のTDC回路の構成例を示す回路図である。

【図8】図７のTDC回路の動作を説明する図である。

【図9】図７のTDC回路の第１の変形例を示す回路図である。

【図10】図９のTDC回路の動作を説明する図である。

【図11】図７のTDC回路の第２の変形例を示す回路図である。

【図12】図１１のTDC回路の動作を説明する図である。

【図13】ADPLL回路を含む無線通信装置の構成例を示すブロック図である。

【発明を実施するための形態】

【0016】

以下、本開示を実施するための形態（以下実施の形態とする）について説明する。説明は以下の順序で行う。
１．第１の実施の形態（ADPLL回路）
２．第２の実施の形態（無線通信装置）

【0017】

＜ １．第１の実施の形態 ＞
＜本技術のADPLL回路の構成例＞
図１は、本技術を適用した位相同期回路としてのADPLL(ALL Digital PLL)回路の構成例を示すブロック図である。

【0018】

図１に示されるADPLL回路１は、デジタル設定周波数データFCW(frequency command word)と外部からの基準周波数から、DCO(DigitalControledOscrator)周波数=FCW×基準周波数の関係を満足するDCO周波数を生成する。DCO周波数は、基準周波数よりも高い周波数である。デジタル設定周波数データFCWは、DCO周波数を設定するために用いられるデータであり、ADPLL回路１を含む装置の制御部などから供給される。

【0019】

ADPLL回路１は、カウンタ回路１１、TDC(Time to Digital Counter)回路１２、デジタル演算回路１３、およびVCO（Voltage Contorolled Oscillator）１４から構成される。

【0020】

基準周波数信号Frefは、カウンタ回路１１とTDC回路１２に供給される。デジタル設定周波数データFCWは、デジタル演算回路１３に供給される。

【0021】

カウンタ回路１１は、外部から供給された基準周波数信号Frefと、VCO１４から供給されたDCO周波数信号Fdcoの整数位相差を検知し、検知した整数位相差を表す信号をデジタル演算回路１３に出力する。

【0022】

TDC回路１２は、外部から供給された基準周波数信号Frefと、VCO１４から供給されたDCO周波数信号Fdcoの小数位相差を検知し、検知した小数位相差を表す信号をデジタル演算回路１３に出力する。

【0023】

デジタル演算回路１３は、カウンタ回路１１とTDC回路１２から供給された位相差を表す信号を、デジタル設定周波数データFCWを時間積分して得られた位相情報と比較し、比較結果を、デジタルフィルタを通してVCO１４に出力する。

【0024】

VCO１４は、デジタル演算回路１３から供給された比較結果に応じた発振周波数の信号を、DCO周波数信号Fdcoとして、図示せぬ後段に出力する。DCO周波数信号Fdcoは、カウンタ回路１１とTDC回路１２にフィードバックされる。

【0025】

＜ADPLL回路の動作例＞
図２は、ADPLL回路の動作を説明する図である。

【0026】

図２においては、デジタル設定周波数データFCW=3.2の場合の例が示されている。上から順に、基準周波数信号Frefの信号波形、DCO周波数信号Fdcoの信号波形、カウンタ回路１１において検知される整数位相、TDC回路１２において検知される小数位相が示されている。また、デジタル演算回路１３において位相比較が行われる整数位相＋小数位相の値とデジタル設定周波数データFCWの整数倍の値が示されている。

【0027】

基準周波数信号Frefの１つ目の立ち上がりエッジ付近では、DCO周波数信号Fdcoの整数位相は０であり、小数位相も０である。したがって、デジタル演算回路１３において、整数位相＋小数位相「０」と、デジタル設定周波数データFCWの整数倍「０」の位相比較が行われる。

【0028】

基準周波数信号Frefの２つ目の立ち上がりエッジ付近では、DCO周波数信号Fdcoの整数位相は３であり、小数位相は0.2である。したがって、デジタル演算回路１３において、整数位相＋小数位相「3.2」と、デジタル設定周波数データFCWの整数倍「3.2」の位相比較が行われる。

【0029】

基準周波数信号Frefの３つ目の立ち上がりエッジ付近では、DCO周波数信号Fdcoの整数位相は６であり、小数位相は0.4である。したがって、デジタル演算回路１３において、整数位相＋小数位相「6.4」と、デジタル設定周波数データFCWの整数倍「6.4」の位相比較が行われる。

【0030】

なお、立ち上がりエッジの４つ目以降の処理も同様に行われるが、繰り返しになるので、説明を省略する。

【0031】

＜本技術と比較するための従来例の説明＞
図３は、本技術と比較するための従来のTDC回路について説明する図である。

【0032】

図３に示されるTDC回路は、PD（Phase Locked Loop）２１、CP（Charge Pump）２２、およびSS-ADC(Single-Slope ADC)２３で構成される。

【0033】

PD２１は、基準周波数信号FrefとDCO周波数信号Fdcoの位相差信号Φ_F（０乃至２π）を生成する。

【0034】

CP２２は、位相差信号Φ_Fが供給される間、内部に設けられた図示せぬ容量Ｃ１に電流チャージする。CP２２による電流チャージにより、容量Ｃ１に発生した位相差情報電圧である電圧Ｖ_FがSS-ADC２３に出力される。

【0035】

SS-ADC２３は、容量Ｃ２（Ｃ１：Ｃ２=１：Ｎ(Ｎ≧２)）、電流源３１、比較器３２、および積分器３３から構成される。容量Ｃ１から出力された電圧Ｖ_Fは、比較器３２に供給される。

【0036】

電流源３１は、容量Ｃ２に電流チャージする。電流源３１の電流チャージにより、容量Ｃ２に発生した周期情報電圧である電圧Ｖ_RAMPが比較器３２に出力される。

【0037】

比較器３２は、電圧Ｖ_Fと電圧Ｖ_RAMPを比較し、比較結果を積分器３３に出力する。

【0038】

積分器３３は、電圧Ｖ_Fと電圧Ｖ_RAMPが交差するまでのDCO周波数信号Fdcoのパルス数をカウント（カウント数：ｎ（ｎ≧１））し、演算結果Ｄ_outを出力する。

【0039】

容量Ｃ１と容量Ｃ２が１：Ｎのため、電圧Ｖ_Fと電圧Ｖ_RAMPの傾きは、Ｎ：１となる。ｎ／ＮがAD変換値となり、基準周波数信号FrefとDCO周波数信号Fdcoの位相差になる。

【0040】

図３において、構成図の下には、位相差信号Φ_Fの信号波形、DCO周波数信号Fdcoの信号波形、基準周波数信号Frefの信号波形、容量Ｃ１に発生する電圧Ｖ_FのSlope、および容量Ｃ２に発生する電圧Ｖ_RAMPのSlope（Slope ratio Ｎ：１）が示されている。

【0041】

TDC回路の動作について説明する。PD２１は、基準周波数信号Frefの立ち上がりエッジの時刻ｔ２からDCO周波数信号Fdcoの次の立ち上がりエッジの時刻ｔ３までの時間、位相差信号Φ_Fを生成し、CP２２に出力する。

【0042】

CP２２は、位相差信号Φ_Fが供給される間、すなわち、位相差信号Φ_Fの立ち上がりエッジの時刻ｔ１２からDCO周波数信号Fdcoの次の立ち上がりエッジの時刻ｔ１３までの間、容量Ｃ１に電流チャージすることで、容量Ｃ１に電圧Ｖ_Fが発生する。

【0043】

容量Ｃ１への電流チャージ終了後、１周期待機した後のDCO周波数信号Fdcoの立ち上がりエッジの時刻ｔ１４に、電流源３１からの電流によって容量Ｃ２がチャージされることで、容量Ｃ２に電圧Ｖ_RAMPが発生する。

【0044】

比較器３２において電圧Ｖ_RAMPと電圧Ｖ_Fが一致するまで、積分器３３はDCO周波数信号Fdcoのパルス数（図１の場合、２π）をカウント（カウント数：ｎ（ｎ≧１））する。電圧Ｖ_RAMPと電圧Ｖ_Fが一致したときのDCO周波数信号Fdcoの立ち上がりエッジの時刻ｔ３２に、容量Ｃ２への電流源３１の電流チャージが終了され、積分器３３はカウントを終了して、演算結果Ｄ_outを出力する。

【0045】

図４は、基準周波数信号FrefとDCO周波数信号Fdcoの小数位相差の求め方を説明する図である。

【0046】

図４の例においては、Slope ratio ４：１の場合が示されている。

【0047】

上段には、位相差信号Φ_Fがπ／２、DCO周波数信号Fdcoが２π、演算結果Ｄ_outが１のときの例が示されている。すなわち、DCO周波数信号Fdcoの１カウントを４で割った値0.25が位相差信号Φ_Fの値となる。

【0048】

中段には、位相差信号Φ_Fがπ、DCO周波数信号Fdcoが２π、演算結果Ｄ_outが２のときの例が示されている。すなわち、DCO周波数信号Fdcoの２カウントを４で割った値0.5が位相差信号Φ_Fの値となる。

【0049】

下段には、位相差信号Φ_Fが２π、DCO周波数信号Fdcoが２π、演算結果Ｄ_outが４のときの例が示されている。すなわち、DCO周波数信号Fdcoの４カウントを４で割った値１が位相差信号Φ_Fの値となる。

【0050】

図５は、２つの容量の比が１：Ｎ（Ｎ＝７０）、積分器のカウント数ｎ＝６９の場合の従来のTDC回路の構成例を示す図である。

【0051】

図５に示されるTDC回路は、CP２２、SS-ADC２３、および正規化部５１で構成される。図５の例において、下部の矢印の範囲が各部の構成を示しており、PD２１は省略されている。

【0052】

CP２２は、電流源３１、スイッチ４１、および容量Ｃ_Fから構成される。

【0053】

SS-ADC２３は、電流源３１、スイッチ４２、容量Ｃ_R、比較器３２、ラッチ回路４３、積分器３３、ラッチ回路４４、ラッチ回路４５、および演算器４６から構成される。

【0054】

電流源３１は、トランジスタＭ_p1およびＭ_p2から構成され、スイッチ４１および４２の切り替えによりCP２２とSS-ADC２３で共有される。

【0055】

位相差信号Φ_Fが供給される間、スイッチ４１がオン状態となり、電流源３１からの電流によって容量Ｃ_Fがチャージされることで、容量Ｃ_Fに発生した電圧Ｖ_Fが比較器３２に供給される。

【0056】

また、ラッチ回路４３からイネーブル信号ENが供給される間、スイッチ４２がオン状態となり、電流源３１からの電流によって容量Ｃ_R（Ｃ_F：Ｃ_R＝１：７０）がチャージされることで、容量Ｃ_Rに発生した電圧Ｖ_RAMPが比較器３２に供給される。

【0057】

比較器３２は、電圧Ｖ_Fと電圧Ｖ_RAMPを比較し、電圧Ｖ_Fと電圧Ｖ_RAMPが一致した場合、Stop信号を、ラッチ回路４３に出力する。

【0058】

ラッチ回路４３は、位相差信号Φ_Fの供給終了時に出力されたStart信号が供給されると、イネーブル信号ENをスイッチ４２に出力する。

【0059】

積分器３３は、DCO周波数信号Fdcoのパルス数をカウントし、カウント数をラッチ回路４４および４５に出力する。

【0060】

ラッチ回路４４は、位相差信号Φ_Fの供給終了時に出力されたStart信号が供給されたときのカウント数（後述する図６の１４）を保持し、所定のタイミングで、演算器４６に出力する。

【0061】

ラッチ回路４５は、比較器３２から出力されたStop信号が供給されたときのカウント数（後述する図６の８３）を保持し、所定のタイミングで、演算器４６に出力する。

【0062】

演算器４６は、ラッチ回路４４から供給された値とラッチ回路４５から供給された値との差分である演算結果Ｄ_outを正規化部５１に出力する。

【0063】

正規化部５１は、乗算器４７からなる。乗算器４７は、演算器４６から供給された演算結果Ｄ_outに、１／７０を乗算して得られた正規化結果Ｄ_Fを後段に出力する。

【0064】

図６は、図５のTDC回路の動作を説明する図である。

【0065】

図６においては、上から順に、基準周波数信号Frefの信号波形、位相差信号Φ_Fの信号波形、イネーブル信号ENの信号波形、容量Ｃ_Fに発生する電圧Ｖ_FのSlope、および容量Ｃ_Rに発生する電圧Ｖ_RAMPのSlope（Slope ratio１：７０）が示されている。なお、どちらのSlopeも、誤差などの影響により、実線に示されるように実際にはリニアではない。ただし、同じ条件下であるので、電圧の比較の際には、破線に示されるように、誤差などが除去されたリニアのSlopeが用いられる。

【0066】

また、Slopeの下に、積分器３３のカウント値、演算結果Ｄ_outの値、および正規化結果Ｄ_Fの値が示されている。

【0067】

Frefの立ち上がりエッジの時刻ｔ５１から位相差信号Φ_Fが供給される間、電流源３１からの電流によって容量Ｃ_Fがチャージされ、容量Ｃ_Fに電圧Ｖ_Fが発生する。積分器３３は、DCO周波数信号Fdcoの開始からDCO周波数信号Fdcoのパルス数をカウントし、カウント数を、ラッチ回路４４および４５に出力し続けている。ラッチ回路４４は、位相差信号Φ_Fの供給終了時に出力されたStart信号によるイネーブル信号ENの立ち上がりエッジの時刻ｔ５２のカウントの値（１４）を保持する。

【0068】

比較器３２は、電圧Ｖ_Fと電圧Ｖ_RAMPを比較し、電圧Ｖ_Fと電圧Ｖ_RAMPが一致したときの時刻ｔ６１に、Stop信号を、ラッチ回路４５に出力する。ラッチ回路４５は、時刻ｔ６１のカウントの値（８３）を保持する。

【0069】

演算器４６は、ラッチ回路４４から供給された値（１４）とラッチ回路４５から供給された値（８３）との差分である演算結果Ｄ_out（６９）を正規化部５１に出力する。

【0070】

乗算器４７は、演算器４６から供給された演算結果Ｄ_out（６９）に、１／７０を乗算して得られた正規化結果Ｄ_F（６９／７０）を後段に出力する。

【0071】

以上、従来のTDC回路においては、図５および図６を参照して上述したように、基準周波数信号FrefとDCO周波数信号Fdcoの位相差が大きい場合、電圧Ｖ_RAMPと電圧Ｖ_Fを得るためにDCO周波数信号Fdco数クロックに渡ってCPまたは電流源を動作し続けることが必要となる。これによって、基準周波数信号Fref１周期における間欠率が低くなって、十分な低電力化ができない。

【0072】

＜本技術のTDC回路＞
図７は、図１のTDC回路の構成例を示す回路図である。

【0073】

図７のTDC回路１２は、電流源１１１、PD１１２、スイッチ１１３－１および１１３－２、並びに、２つの容量を有するSAR(Successive Approximation)_ADC１１４から構成される。

【0074】

電流源１１１は、スイッチ１１３－１を介して、SAR_ADC１１４の２つの容量のうちの一方の容量であるキャパシタ１３１－１に電流チャージする。また、電流源１１１は、スイッチ１１３－２を介して、SAR_ADC１１４の２つの容量うちの他方の容量であるキャパシタ１３１－２に電流チャージする。

【0075】

PD１１２は、フリップフロップ回路からなる。PD１１２は、基準周波数信号FrefとDCO周波数信号Fdcoの位相差信号Φ_Fを生成する。PD１１２は、生成した位相差信号Φ_Fをスイッチ１１３－１に出力する。これにより、位相差信号Φ_Fが供給される間だけスイッチ１１３－１がオン状態となる。スイッチ１１３－１がオン状態のとき、電流源１１１による電流がキャパシタ１３１－１にチャージされ、キャパシタ１３１－１に電圧Ｖ_Fが発生する。

【0076】

電流源１１１による電流のキャパシタ１３１－１へのチャージ後、DCO周波数信号Fdcoが１周期（１クロック）分、スイッチ１１３－２に供給される。これにより、DCO周波数信号Fdcoの１周期（１クロック）分、スイッチ１１３－２がオン状態となる。スイッチ１１３－２がオン状態のとき、電流源１１１による電流がキャパシタ１３１－２にチャージされ、キャパシタ１３１－２に電圧Ｖ_RAMPが発生する。

【0077】

SAR_ADC１１４は、キャパシタ１３１－１に発生した電圧Ｖ_Fとキャパシタ１３１－２に発生した電圧Ｖ_RAMPの比較結果に基づくAD変換結果を出力する。

【0078】

SAR_ADC１１４は、比較器１２１、SAR論理回路１２２、キャパシタ１３１－１、キャパシタ１３１－２、インバータ１３２－１、およびインバータ１３２－２から構成される。

【0079】

比較器１２１は、電圧Ｖ_F／電圧Ｖ_RAMPを比較し、比較結果（Ｈ／Ｌ）をSAR論理回路１２２に出力する。

【0080】

SAR論理回路１２２は、比較器１２１から供給された比較結果を演算し、演算結果を、図示せぬ外部に出力する。SAR論理回路１２２は、インバータ１３２－１および１３２－２を制御することで、キャパシタ１３１－１および１３１－２のＨ／Ｌを制御する。

【0081】

キャパシタ１３１－１の容量は、Ｃ１であり、キャパシタ１３１－２容量は、Ｃ２（Ｃ１：Ｃ２＝１：１）である。

【0082】

インバータ１３２－１は、SAR論理回路１２２の制御に基づいて、キャパシタ１３１－１のＨ／Ｌを制御する。インバータ１３２－２は、SAR論理回路１２２の制御に基づいて、キャパシタ１３１－２の容量のＨ／Ｌを制御する。

【0083】

なお、キャパシタ１３１－１およびインバータ１３２－１の組、キャパシタ１３１－２およびインバータ１３２－２の組は、１つずつに限らず、複数で構成されてもよい。ただし、キャパシタ１３１－１およびインバータ１３２－１の組とキャパシタ１３１－２およびインバータ１３２－２の組の容量の比は１：１である。

【0084】

＜TDC回路の動作＞
図８は、図７のTDC回路の動作を説明する図である。

【0085】

図８においては、上から順に、基準周波数信号Frefの信号波形、DCO周波数信号Fdcoの信号波形、位相差信号Φ_Fの信号波形、キャパシタ１３１－１（Ｃ１）に発生する電圧Ｖ_FのSlope、およびキャパシタ１３１－２（Ｃ２）に発生する電圧Ｖ_RAMPのSlopeが示されている。

【0086】

基準周波数信号Frefの立ち上がりエッジの時刻Ｔ１から位相差信号Φ_Fが供給される間、スイッチ１１３－１がオン状態となる。電流源１１１による電流が、キャパシタ１３１－１にチャージされ、キャパシタ１３１－１に電圧Ｖ_Fが発生する。１周期待機後、次のDCO周波数信号Fdcoの立ち上がりエッジの時刻Ｔ３から１周期、DCO周波数信号Fdcoが供給されるので、スイッチ１１３－２がオン状態となる。電流源１１１による電流が、キャパシタ１３１－２にチャージされ、キャパシタ１３１－２に電圧Ｖ_RAMPが発生する。

【0087】

その後、次の立ち上がりエッジの時刻Ｔ５から、SAR論理回路１２２は、インバータ１３２－１および１３２－２を制御することで、キャパシタ１３１－１および１３１－２のＨ／Ｌを制御する。これにより、電圧を１度発生しただけで、比較器１２１において電圧Ｖ_Fと電圧Ｖ_RAMPの値が逐次比較され、比較結果が、例えば、Ｈ,Ｌ,Ｈ,Ｌ,Ｌ,Ｈ,・・・というように出力される。

【0088】

なお、電圧Ｖ_Fと電圧Ｖ_RAMPの中央の値は、比較器の同相入力電圧（任意）である。

【0089】

以上のように、本技術においては、キャパシタ１３１－１および１３１－２の容量比が１：１であり、また、SAR-ADCが用いられる。これにより、従来の電圧Ｖ_RAMPに相当するAD変換時のフルスケール電圧を得るための動作は、電流源をDCO周波数信号Fdcoの１周期（１クロック）動作させるのみでよい。したがって、基準周波数信号Frefの周期に対して高い間欠率を得ることが可能であり、基準周波数信号FrefとDCO周波数信号Fdcoの位相差の大きさに間欠率が依存することがない。

【0090】

ここで、電流源をDCO周波数信号Fdcoの１クロック動作させると説明したが、１クロック以上であれば、何クロックであってもよい。

【0091】

これに対して、図３乃至図５で上述した従来のTDC回路においては、電圧Ｖ_RAMPを得るために、電流源を、DCO周波数信号Fdcoの２クロック以上動作させることが必要であった。また、従来のTDC回路では、基準周波数信号FrefとDCO周波数信号Fdcoの位相差が大きい場合には、電圧Ｖ_RAMPを得るために電流源を動作させる期間が延びてFref１周期における間欠率が下がることがあり得る。したがって、本技術のTDC回路は、従来のTDC回路よりも低電力動作可能となる観点で優位である。

【0092】

＜第１の変形例＞
図９は、図７のTDC回路の第１の変形例を示す回路図である。

【0093】

図９のTDC回路１２は、電流源１１１の代わりに、電流源１６１－１および１６１－２が追加された点が、図７のTDC回路１２と異なる。それ以外の構成は、基本的に図７の構成と同様であるため、説明を省略する。

【0094】

電流源１６１－１および１６１－２は、カレントミラー比が１：１であり、キャパシタ１３１－１および１３１－２に、それぞれ、電流チャージする。

【0095】

＜TDC回路の動作＞
図１０は、図９のTDC回路の動作を説明する図である。

【0096】

図１０においては、上から順に、基準周波数信号Frefの信号波形、DCO周波数信号Fdcoの信号波形、位相差信号Φ_Fの信号波形、キャパシタ１３１－１（Ｃ１）に発生する電圧Ｖ_FのSlope、およびキャパシタ１３１－２（Ｃ２）に発生する電圧Ｖ_RAMPのSlopeが示されている。

【0097】

基準周波数信号Frefの立ち上がりエッジの時刻Ｔ１１から位相差信号Φ_Fが供給される間、スイッチ１１３－１がオン状態となる。電流源１６１－１による電流が、キャパシタ１３１－１にチャージされ、キャパシタ１３１－１に電圧Ｖ_Fが発生する。直後のDCO周波数信号Fdcoの立ち上がりエッジの時刻Ｔ１２から１周期、DCO周波数信号Fdcoが供給されるので、スイッチ１１３－２がオン状態となる。電流源１６１－２による電流が、キャパシタ１３１－２にチャージされ、キャパシタ１３１－２に電圧Ｖ_RAMPが発生する。

【0098】

電圧の発生以降のTDC回路の動作は、図８の例と基本的に同様であるので、その説明は省略される。

【0099】

以上のように、図９のTDC回路の場合、電圧Ｖ_RAMPの電流チャージを１周期待つことなく、電圧Ｖ_Fと電圧Ｖ_RAMPを同時にチャージすることができるので、図７のTDC回路よりも早くAD変換結果が得られる。

【0100】

＜第２の変形例＞
図１１は、図７のTDC回路の第２の変形例を示す回路図である。

【0101】

図１１のTDC回路１２は、キャパシタ１３１－１および１３１－２の容量が１：Ｎである点と、電流源１１１の代わりに、電流源１８１－１および１８１－２が追加された点が、図７のTDC回路１２と異なる。それ以外の構成は、基本的に図７の構成と同様であるため、説明を省略する。

【0102】

すなわち、電流源１８１－１および１８１－２は、カレントミラー比が１：Ｎであり、それぞれ、容量がＣ１であるキャパシタ１３１－１、および容量がＣ２（＝Ｎ×Ｃ１）であるキャパシタ１３１－２に電流チャージする。

【0103】

＜TDC回路の動作＞
図１２は、図１１のTDC回路の動作を説明する図である。

【0104】

図１２においては、上から順に、基準周波数信号Frefの信号波形、DCO周波数信号Fdcoの信号波形、位相差信号Φ_Fの信号波形、キャパシタ１３１－１（Ｃ１）に発生する電圧Ｖ_FのSlope、およびキャパシタ１３１－２（Ｃ２）に発生する電圧Ｖ_RAMPのSlopeが示されている。

【0105】

基準周波数信号Frefの立ち上がりエッジの時刻Ｔ２１から位相差信号Φ_Fが供給される間、スイッチ１１３－１がオン状態となる。電流源１８１－１による電流が、キャパシタ１３１－１にチャージされ、キャパシタ１３１－１に電圧Ｖ_Fが発生する。直後のDCO周波数信号Fdcoの立ち上がりエッジの時刻Ｔ２２から１周期、DCO周波数信号Fdcoが供給されるので、スイッチ１１３－２がオン状態となる。電流源１８１－２による電流が、キャパシタ１３１－２にチャージされ、キャパシタ１３１－２に電圧Ｖ_RAMPが発生する。

【0106】

電圧の発生以降は、図８の例と基本的に同様であるので、その説明は省略される。

【0107】

以上のように、図１１のTDC回路においては、電圧Ｖ_RAMPの電流チャージを１周期待つことなく、電圧Ｖ_Fと電圧Ｖ_RAMPを同時にチャージすることができるので、図７のTDC回路の場合よりも早くAD変換結果が得られる。

【0108】

本技術によれば、電流源からの電流チャージ時間を短くできることで間欠率を向上し、低電力化可能となる。

【0109】

本技術の位相同期回路は、例えば、高周波の無線通信装置に用いられる。

【0110】

＜ ２．第２の実施の形態 ＞
＜無線通信装置の構成例＞
図１３は、ADPLL回路１を含む無線通信装置２００の構成例を示すブロック図である。無線通信装置２００は、ADPLL回路１、変調部２０１、送信ミキサ２０２、基準信号発振器２０３、受信ミキサ２０４、および復調部２０５から構成される。

【0111】

ADPLL回路１は、基準信号発振器２０３から出力される基準信号に基づいて、所望の周波数の第１局部信号および第２局部信号を、送信ミキサ２０２および受信ミキサ２０４にそれぞれ出力する。なお、基準信号発振器２０３は、例えば水晶振動子を用いて構成される。

【0112】

送信ミキサ２０２には、変調部４００により変調されたベースバンドの送信信号と、ADPLL回路１により出力された第１局部信号とが供給される。送信ミキサ２０２は、供給された送信信号と第１局部信号とに基づいてアップコンバートし、ベースバンドの送信信号（ＢＢ送信信号）を高周波送信信号（ＲＦ送信信号）に変換する。なお、高周波送信信号は、図１３に不図示のアンテナを介して送信される。

【0113】

なお、上記説明においては、無線通信装置に用いる例を説明したが、無線通信装置に限らず、本技術は、ＲＦ回路などに適用することができる。

【0114】

また、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。

【0115】

本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。

【0116】

以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示はかかる例に限定されない。本開示の属する技術の分野における通常の知識を有する者であれば、請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。

【0117】

なお、本技術は以下のような構成も取ることができる。
（１）
２つの容量を含み、前記２つの容量から発生した電圧の比較結果を出力するSAR-ADCと、
前記２つの容量に電流をチャージする電流源と、
前記２つの容量のうちの一方の容量と前記電流源の間に配置され、基準周波数の第１のクロックと前記第１のクロックより高い周波数である第２のクロックとの位相差が供給される第１のスイッチと、
前記２つの容量のうちの他方の容量と前記電流源の間に配置され、前記第２のクロックが供給される第２のスイッチと
を備える位相同期回路。
（２）
前記電流源は、前記第１のスイッチの動作に基づいて、前記位相差に応じた時間、前記一方の容量に電流をチャージし、前記第２のスイッチの動作に基づいて、前記第２のクロックに応じた時間、前記他方の容量に電流をチャージする
前記（１）に記載の位相同期回路。
（３）
前記第２のクロックに応じた時間は、クロック１周期以上の時間である
前記（２）に記載の位相同期回路。
（４）
前記一方の容量は、前記位相差に応じた電圧を発生させ、前記他方の容量は、前記第２のクロックに応じた電圧を発生させる
前記（１）乃至（３）のいずれかに記載の位相同期回路。
（５）
前記一方の容量と前記他方の容量の比は、１対１である
前記（４）に記載の位相同期回路。
（６）
前記電流源は、前記一方の容量に電流をチャージする第１の電流源と、前記他方の容量に電流をチャージする第２の電流源により構成される
前記（４）に記載の位相同期回路。
（７）
前記他方の容量は、前記一方の容量のＮ倍の容量であり、
前記第２の電流源は、前記第１の電流源のＮ倍の電流をチャージする
前記（６）に記載の位相同期回路。

【符号の説明】

【0118】

１ ADPLL回路， １１ カウンタ回路， １２ TDC回路， １３ デジタル演算回路， １４ VCO， １１１ 電流源， １１２ PD， １１３－１および１１３－２ スイッチ， １１４ SAR_ADC， １２１ 比較器， １２２ SAR_論理回路， １３１－１および１３１－２ キャパシタ， １３２－１および１３２－２ インバータ， １６１－１および１６１－２ 電流源， １８１－１および１８１－２ 電流源， ２００ 無線通信装置， ２０１ 変調部， ２０２ 送信ミキサ， ２０３ 基準信号発振器， ２０４ 受信ミキサ， ２０５ 復調部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】