ホーム > 特許ランキング > インテル コーポレイション
特許7346437電圧オーバーシュート事象を緩和するための装置、方法及びシステム
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-09-08
(45)【発行日】2023-09-19
(54)【発明の名称】電圧オーバーシュート事象を緩和するための装置、方法及びシステム
(51)【国際特許分類】
H02M 3/155 20060101AFI20230911BHJP
【ＦＩ】
H02M3/155 C
H02M3/155 W
【請求項の数】
11
(21)【出願番号】P 2020552024
(86)(22)【出願日】2019-05-28
(65)【公表番号】
(43)【公表日】2021-10-21
(86)【国際出願番号】 US2019034101
(87)【国際公開番号】W WO2020005433
(87)【国際公開日】2020-01-02
【審査請求日】2022-05-23
(31)【優先権主張番号】16/021,712
(32)【優先日】2018-06-28
(33)【優先権主張国・地域又は機関】US
(73)【特許権者】
【識別番号】593096712
【氏名又は名称】インテル コーポレイション
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(74)【代理人】
【識別番号】100135079
【弁理士】
【氏名又は名称】宮崎 修
(72)【発明者】
【氏名】ジャイン，アミット クマール
(72)【発明者】
【氏名】シェカール，サミール
(72)【発明者】
【氏名】リヤコフ，アレグザンダー
(72)【発明者】
【氏名】ダグラス，ジョナサン ピー．
(72)【発明者】
【氏名】サクセナ，ヴィヴェク
【審査官】川口 貴裕
(56)【参考文献】
【文献】特開２０１０－１１４９９６（ＪＰ，Ａ）
【文献】特開２０１７－０６９５２３（ＪＰ，Ａ）
【文献】特開２０１５－１６６８７０（ＪＰ，Ａ）
【文献】米国特許第０６９４３５３５（ＵＳ，Ｂ１）
【文献】AI Suite 3ユーザーマニュアル 200 series DJ172/初版[online]，2016年11月，https://dlsvr04.asus.com.cn/pub/ASUS/mb/LGA1151/PRIME_Z270-K/DJ172_200_Series_AI_Suite_3_Guide_WEB.pdf
【文献】ASUSマザーのAdvanced Modeを徹底解説～Ai Tweakerメニュー詳細編～[online]，2016年06月08日，https://web.archive.org/web/20160608113158/https://akiba-pc.watch.impress.co.jp/docs/dosv/741257.html
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０２Ｍ ３／００ － ３／４４
(57)【特許請求の範囲】
【請求項1】
供給電圧を提供するための装置であって：第１ノードを介して第１電圧を受信し、前記第１電圧に基づいて、第２電圧を第２ノードを介して負荷回路に供給するための電圧レギュレータ回路であり、インダクタＬ１及びＬ２並びにスイッチ回路Ｓ１、Ｓ２、Ｓ３及びＳ４を含み、前記インダクタＬ１及びＬ２は前記スイッチ回路Ｓ１及びＳ３を介してそれぞれ前記第１ノードに結合され、前記第２ノードは前記インダクタＬ１及びＬ２を介してそれぞれ前記スイッチ回路Ｓ１及びＳ３に結合され、前記インダクタＬ１及びＬ２は前記スイッチ回路Ｓ２及びＳ４を介してそれぞれ第３ノードにさらに結合され、前記第３ノードは基準電位を提供するために結合される、電圧レギュレータ回路；及び
電圧オーバーシュート状態の指示に応答して、前記第２ノード及び前記インダクタＬ２を介して前記インダクタＬ１と前記第１ノード又は前記第３ノードのうちの１つとの間の電流経路を可能にする制御回路であり、前記スイッチ回路Ｓ２、及び前記スイッチ回路Ｓ３又はＳ４のうちの１つのそれぞれのオン状態を提供するように前記電圧レギュレータ回路に信号を送る制御回路；
を含む装置であり、
前記制御回路は、
前記指示に応答して、前記電圧レギュレータ回路にさらに信号を送り、
前記スイッチ回路Ｓ２及びＳ４のそれぞれのオン状態の間、前記スイッチ回路Ｓ３のオフ状態を含む第１構成と、
前記スイッチ回路Ｓ２及びＳ３のそれぞれのオン状態の間、前記スイッチ回路Ｓ４のオフ状態を含む第２構成と、
の間で遷移させ；
電圧オーバーシュート緩和状態を検出し；かつ
前記電圧オーバーシュート緩和状態に応答して、前記電圧レギュレータ回路に信号を送り、前記スイッチ回路Ｓ１のオン状態並びに前記スイッチ回路Ｓ２、Ｓ３及びＳ４のそれぞれのオフ状態を提供する；
装置。
【請求項2】
前記指示に応答して、前記制御回路が、前記電圧レギュレータ回路にさらに信号を送り、前記第１構成と前記第２構成との間で複数回遷移させる、請求項１に記載の装置。
【請求項3】
前記スイッチ回路Ｓ３及びＳ４のうちの１つのオン状態の最大持続時間を示す閾値パラメータに基づいて、前記電圧レギュレータ回路に信号を送り、前記第１構成と前記第２構成との間で遷移させる、請求項１に記載の前記装置。
【請求項4】
前記制御回路は、前記スイッチ回路Ｓ３、Ｓ４の一方による状態遷移と、前記スイッチ回路Ｓ３、Ｓ４の他方による状態遷移との間の最小時間を示す閾値パラメータに基づいて、前記電圧レギュレータ回路に信号を送り、前記第１構成と前記第２構成との間で遷移させる、請求項１に記載の装置。
【請求項5】
前記電圧オーバーシュート状態は、第１電圧閾値よりも大きい前記第２電圧を含み、前記電圧オーバーシュート緩和状態は、前記第１電圧閾値より小さい第２電圧閾値よりも小さい前記第２電圧を含む、請求項１に記載の装置。
【請求項6】
集積回路チップが、前記スイッチ回路Ｓ１、Ｓ２、Ｓ３及びＳ４と、前記負荷回路とを備える、請求項１に記載の装置。
【請求項7】
前記集積回路チップはパッケージモールド内にあり、前記インダクタＬ１及びＬ２はそれぞれ、前記パッケージモールド内又は前記パッケージモールド上にあり、前記集積回路チップに電気的に結合されている、請求項６に記載の装置。
【請求項8】
供給電圧を提供するための方法であって：第１ノードを介して第１電圧を電圧レギュレータ回路に供給するステップであり、前記電圧レギュレータ回路が、インダクタＬ１及びＬ２並びにスイッチ回路Ｓ１、Ｓ２、Ｓ３及びＳ４を含み、前記インダクタＬ１及びＬ２が前記スイッチ回路Ｓ１及びＳ３を介してそれぞれ前記第１ノードに結合され、第２ノードが、前記インダクタＬ１及びＬ２を介してそれぞれ前記スイッチ回路Ｓ１及びＳ３に結合され、前記インダクタＬ１及びＬ２は前記スイッチ回路Ｓ２及びＳ４を介してそれぞれ第３ノードにさらに結合される、ステップ；
前記電圧レギュレータ回路を用いて、前記第１電圧に基づく第２電圧を前記第２ノードを介して負荷回路に供給するステップであり、前記スイッチ回路Ｓ２、Ｓ３及びＳ４のオフ状態の期間中に前記インダクタＬ１に電流を導電することを含むステップ；
電圧オーバーシュート状態の指示を検出するステップ；並びに
制御回路が、前記指示に応答して、前記第２ノード及び前記インダクタＬ２を介して、前記インダクタＬ１と前記第１ノード又は前記第３ノードのうちの１つとの間に導電経路を可能にするステップであり、前記スイッチ回路Ｓ２及び前記スイッチ回路Ｓ３又はＳ４のうちの１つのそれぞれのオン状態をもたらすことを含むステップであり、
前記指示に応答して、前記電圧レギュレータ回路にさらに信号を送り、
前記スイッチ回路Ｓ２及びＳ４のそれぞれのオン状態の間、前記スイッチ回路Ｓ３のオフ状態を含む第１構成と、
前記スイッチ回路Ｓ２及びＳ３のそれぞれのオン状態の間、前記スイッチ回路Ｓ４のオフ状態を含む第２構成と、
の間で遷移させることを含む、ステップ；
電圧オーバーシュート緩和状態を検出するステップ；並びに
前記電圧オーバーシュート緩和状態に応答して、前記電圧レギュレータ回路に信号を送り、前記スイッチ回路Ｓ１のオン状態並びに前記スイッチ回路Ｓ２、Ｓ３及びＳ４のそれぞれのオフ状態を提供するステップ；
を含む方法。
【請求項9】
前記指示に応答して、前記電圧レギュレータ回路が、前記第１構成と前記第２構成との間で複数回遷移する、請求項８に記載の方法。
【請求項10】
前記スイッチ回路Ｓ３及びＳ４のうちの１つのオン状態の最大持続時間を示す閾値パラメータに基づいて、前記制御回路が前記電圧レギュレータ回路に信号を送り、前記第１構成と前記第２構成との間で遷移させる、請求項８に記載の方法。
【請求項11】
前記スイッチ回路Ｓ３、Ｓ４の一方による状態遷移と、前記スイッチ回路Ｓ３、Ｓ４の他方による状態遷移との間の最小時間を示す閾値パラメータに基づいて、前記電圧レギュレータ回路に信号が送られて前記第１構成と前記第２構成との間で遷移させる、請求項８に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、概して、供給電圧の調整に関し、より詳細には、電圧オーバーシュート状態を緩和するための回路に関するが、これに限定されるものではない。
【背景技術】
【0002】
ＤＣ－ＤＣ電圧レギュレータは、典型的には、ＤＣ入力電圧をより高い又はより低いＤＣ出力電圧のいずれかに変換するために使用される。種々のタイプのスイッチング電圧レギュレータが、それらの小型及び効率のために、集積回路（IC）用途においてしばしば使用される。スイッチングレギュレータは、典型的には、インダクタ（例として、スタンドアロンインダクタ又はトランス）と入力電圧ソースとの間で、出力電圧を調整するように、エネルギーを伝達するために、急速に開閉される１つ以上のスイッチを含む。
【発明の概要】
【発明が解決しようとする課題】
【0003】
次世代のICアーキテクチャは、より低い動作電圧でより良い電力効率に向かう傾向が続いている。残念ながら、これらのアーキテクチャは、回路構成要素の許容可能な信頼性及び寿命を可能にするものよりもはるかに高いレベル（例えば、１.５Vから２.０Vの範囲）までオーバーシュート（overshooting）する電圧を供給する傾向がある。半導体製造プロセスは、より多くのパワー密度ソリューションを可能にし続けるので、電圧オーバーシュート事象は、IC性能への影響が増大すると予想される。
【課題を解決するための手段】
【0004】
本明細書で説明する実施形態は、電圧オーバーシュート状態の持続時間又は大きさを緩和するために電圧レギュレータのスイッチ回路を構成するための技術及びメカニズムを様々に提供する。一実施形態では、VRの第１回路が、定電圧電源を出力するためのバックコンバータ機能を提供するように動作可能である。出力電圧のオーバーシュート状態の検出に応答して、VRの制御回路が、VRの第１回路及び第２回路の両方のそれぞれのスイッチ状態を構成するための信号を生成することができる。このようなスイッチ状態は、第１回路及び第２回路のそれぞれのインダクタを使用してエネルギーを散逸させる導電経路を可能にする。いくつかの実施形態では、電圧オーバーシュートを緩和することは、VRが、それぞれ異なるそれぞれの導電経路を可能にするために、２つの構成の間で交互にトグルされることを含む。
【0005】
以下の説明では、本開示の実施形態のより詳細な説明を提供するために、多数の詳細が議論される。しかしながら、本開示の実施形態は、これらの特定の詳細なしに実施され得ることは、当業者には明らかであろう。他の例では、本開示の実施形態を曖昧にしてしまうことを回避するために、周知の構造及びデバイスは、詳細にではなくブロック図の形態で示される。
【0006】
本発明の様々な実施形態は、添付の図面に例として示されており、限定するものではない。
【図面の簡単な説明】
【0007】
【図1】一実施形態に従って電圧オーバーシュートの緩和を提供するための装置の要素を示すハイブリッド回路及び機能ブロック図である。
【図2】一実施形態に従った電圧オーバーシュートを緩和する方法の要素を示すフロー図である。
【図3】一実施形態に従った電圧オーバーシュート事象の緩和中の回路の様々な状態を示すタイミング図である。
【図4】一実施形態に従った電圧オーバーシュートの緩和を提供するためのパッケージ化された装置の要素を示すハイブリッド回路及び機能ブロック図である。
【図5】一実施形態に従って電圧オーバーシュートの緩和を容易にするための制御回路の要素を示すハイブリッド回路及び機能ブロック図である。
【図6】一実施形態に従った電圧オーバーシュートの緩和を容易にするための制御回路の要素を示すハイブリッド回路及び機能ブロック図である。
【図7】一実施形態に従った電圧オーバーシュート緩和のための回路を選択するためのパッケージ化された装置の要素を示す機能ブロック図である。
【図8】一実施形態に従った計算装置を示す機能ブロック図である。
【図9】一実施形態に従った、例示的なコンピュータ・システムを示す機能ブロック図である。
【発明を実施するための形態】
【0008】
実施形態の対応する図面では、信号を実線で表している。いくつかの線は、より多くの構成要素信号パスを示すために太くすることができ、及び／又は情報フローの方向を指示するために、１つ以上の端部に矢印を有することができる。このような指示は、限定することを意図していない。むしろ、線は、回路又は論理ユニットの理解を容易にするために、１つ又は複数の例示的な実施形態に関連して使用される。設計の必要性又は嗜好によって規定される任意に表現される信号は、実際には、何れかの方向に進行し得る１つ又は複数の信号を含んでもよく、任意の適切なタイプの信号方式で実装することができる。
【0009】
明細書及び特許請求の範囲を通じて、「接続される」という用語は、中間装置を介さずに接続される物間の直接的な接続、例えば電気的、機械的、磁気的な接続を意味する。「結合される」という用語は、接続される物間の直接的な電気的、機械的、磁気的な接続、又は１つ以上の受動的又は能動的な中間装置を介した間接的な接続を意味する。「回路」又は「モジュール」という用語は、所望の機能を提供するために互いに協働するように配置された１つ以上の受動的及び／又は能動的な構成要素を指す。「信号」という用語は、少なくとも１つの電流信号、電圧信号、磁気信号又はデータクロック信号を指す。「a」、「an」及び「the」の意味は、複数の参照を含む。「in」の意味は、「in」及び「on」を含む。
【0010】
用語「装置」又は「デバイス」は、一般に、その用語の用法の文脈に従った装置を指すことができる。例えば、デバイスは、層又は構造の積み重ね、単一の構造又は層、能動及び／又は受動素子を有する種々の構造の接続などを参照することができる。一般に、デバイスは、x-y方向に沿った平面及びx-y-zカーテシアン座標系のz方向に沿った高さを有する三次元構造である。装置の平面はまた、装置を構成する装置の平面であってもよい。
【0011】
「スケーリング」という用語は、一般に、設計（概略図及びレイアウト）をあるプロセス技術から別のプロセス技術に変換し、その後、レイアウト領域を縮小することを意味する。また、「スケーリング」という用語は、一般に、同じ技術ノード内のレイアウト及びデバイスを縮小することを意味する。また、「スケーリング」という用語は、例えば、電源レベルなどの他のパラメータに対する信号周波数の調整（例えば、減速又は高速化、すなわち、それぞれ縮小又は拡大）を意味する。
【0012】
用語「実質的に」、「近い」、「ほぼ」、「付近」、及び「大体」は、一般に、目標値の+/-１０％以内であることを意味する。例えば、それらの使用の明示的な文脈において別段の指定がない限り、「実質的に等しい」、「大体等しい」、及び「ほぼ等しい」という用語は、そのように記載されたものの間には、単に偶発的な変動しかないことを意味する。当技術分野では、このような変動は、典型的には、所定の目標値の+/-１０%以下である。
【0013】
このように使用される用語は、本明細書に記載される本発明の実施形態が、例えば、本明細書に図示され或いは他の方法で記載されるものとは別の配向で動作可能であるような適切な状況下で交換可能であることが理解されるべきである。
【0014】
共通のオブジェクトを記述するための順序形容詞「第１」、「第２」及び「第３」等の使用は、特に指定しない限り、単に、類似のオブジェクトの異なる例（instances）が参照されていることを示すだけであり、そのように記述されたオブジェクトが、時間的に、空間的に、ランク付けにおいて、又は他の方法で、所与のシーケンスになければならないことを意味するものではない。
【0015】
本開示の目的のために、「A及び／又はB」及び「A又はB」という用語は、（A）、（B）又は（A及びB）を意味する。本開示の目的のために、「A、B及び／又はC」という用語は、（A）、（B）、（C）、（A及びB）、（A及びC）、（B及びC）又は（A、B及びC）を意味する。
【0016】
本明細書及び特許請求の範囲内における用語「左」、「右」、「前」、「後」、「頂部」、「底部」、「上方」、「下方」その他の用語は、説明のために使用され、必ずしも永久的な相対的位置を記述するために使用されるわけではない。例えば、本明細書で使用される用語「上方」、「下方」、「前側」、「後ろ側」、「頂部」、「底部」、「上方」、「下方」及び「に付いて」は、デバイス内の他の参照された構成要素、構造又は材料に関する１つの構成要素、構造、又は材料の相対的位置を指し、このような物理的関係は注目に値する。これらの用語は、本明細書で説明目的のために、及び主としてデバイスz軸の文脈の範囲内でのみ使用され、したがって、デバイスの配向に関連して使用される。故に、本明細書で提供される図の文脈において第２材料の「上方」にある第１材料は、デバイスがもし提供される図の文脈に対して逆向きに配向されている場合には、第２材料の「下方」にもあり得る。材料の文脈において、他の材料の上方又は下方に配置される１つの材料は、直接接触していてもよく、或いは１つ以上の介在材料を有していてもよい。さらに、２つの材料の間に配置される１つの材料は、２つの層と直接接触していてもよく、或いは１つ以上の介在層を有していてもよい。対照的に、第２材料「に付いて」いる第１材料は、第２材料と直接接触している。同様の区別は、構成要素組立体でもなされる。
【0017】
用語「（と）の間」は、デバイスのz軸、x軸、又はy軸の文脈で使用されてもよい。他の２つの材料の間にある１つの材料は、これらの他の材料の一方又は両方と接触していてもよく、或いは１つ以上の介在材料によって他の２つの材料の両方から分離されていてもよい。従って、他の２つの材料の「間」にある１つの材料は、他の２つの材料のいずれかと接触していてもよく、或いは介在材料を介して他の２つの材料に結合されていてもよい。他の２つの装置の間にある１つの装置は、それらの他の装置の１つ又は両方に直接接続されてもよく、或いは１つ又は複数の介在装置によって他の２つの装置の両方から分離されてもよい。
【0018】
本明細書を通して、また、特許請求の範囲において使用されるように、用語「の少なくとも１つ」又は「の１つ以上」によって接合される項目のリストは、列挙された用語の任意の組み合わせを意味することができる。例えば、「A、B又はCの少なくとも１つ」という用語は、A、B、C、A及びB、A及びC、B及びC、又はA、B及びCを意味し得る。他の図の要素と同一の参照番号（又は名称）を有する図の要素は、他の図で記載されたものと同様の方法で作動又は機能することができるが、これらに限定されないことを指摘する。
【0019】
加えて、本開示において議論される組み合わせ論理及び順序論理の種々の要素は、物理構造（ANDゲート、ORゲート、又はXORゲートなど）と、又は議論下の論理のブール等価物である論理構造を実行するデバイスの合成された又はその他の方法で最適化されたコレクションとの両方に関連し得る。
【0020】
他の図の要素と同一の参照番号（又は名称）を有する図の要素は、他の図で記載されたものと同様の方法で作動又は機能することができるが、これらに限定されないことを指摘する。
【0021】
図１は、一実施形態に従った電圧オーバーシュート状態を緩和又は軽減（mitigate）するための装置１００の各特徴を示す。装置１００は、一実施形態の一例であり、スイッチ回路が、出力電圧のオーバーシュート（overshoot）に応答して、電圧レギュレータへの導電経路（conducive
path）を動作選択的に提供することができる。そのような導電経路は、調整された（regulated）出力電圧を提供するために使用される１つ以上の回路素子からエネルギーを散逸又は他の方法で伝達することを可能にすることによって、電圧オーバーシュートの持続時間又は大きさを緩和又は軽減するのを助けることができる。
path）を動作選択的に提供することができる。そのような導電経路は、調整された（regulated）出力電圧を提供するために使用される１つ以上の回路素子からエネルギーを散逸又は他の方法で伝達することを可能にすることによって、電圧オーバーシュートの持続時間又は大きさを緩和又は軽減するのを助けることができる。
【0022】
図１に示すように、装置１００は、負荷回路１２０、及びノード１１２を介して負荷回路１２０に電圧を供給するように結合された及び電圧レギュレータ（VR）１１０を含む。例えば、VR１１０の回路１３０は、VR１１０に供給される入力電圧VINに基づいて、ノード１１２に調整出力電圧（regulated output voltage）VOを供給するように構成することができる。回路１３０は、インダクタＬ１と、インダクタＬ１に様々に結合されたスイッチ回路Ｓ１、Ｓ２とを備える。一実施形態では、スイッチ回路Ｓ１は、インダクタＬ１と第１ノードとの間に結合される。第１ノードによって、VR １１０が、例えば入力電圧VINを受け取る。スイッチ回路Ｓ２は、インダクタＬ１と他のノードとの間に結合される。他のノードによって、基準電位（例えば、接地電圧）を提供する。いくつかの実施形態では、回路１３０の１つ以上の他の回路素子（図示せず）が、ノード１１２を用いてインダクタＬ１に結合されてもよい。そのような１つ以上の他の回路要素、例えば、キャパシタ、抵抗器、電流源、及び／又は類似のものを含めることにより、回路１３０のバック（buck）回路機能を容易にすることができる。
【0023】
VR１１０の通常動作の間、制御回路１５０が、いつスイッチ回路Ｓ１、Ｓ２を選択的にオン及び／又はオフするかを制御する。例えば図示の例示的な制御信号１５２のような１つ以上の制御信号を使用して、いつオン及び／又はオフにするかを制御する。本明細書では、用語「通常動作」は、負荷回路１２０による安定した電圧及び電流の引き込み、すなわち、出力電圧VOがオーバーシュートしない場合を指す。通常の動作は、負荷回路１２０が突然より少ない電流を引き込み、電圧Voutをオーバーシュートさせる場合の電圧オーバーシュート状態とは異なる。
【0024】
回路１３０による出力電圧VOの調整（regulation）は、様々な時刻でスイッチ回路Ｓ１、Ｓ２を選択的にオン／オフする信号１５２を供給する制御回路１５０を含んでもよい。例えば、メインインダクタＬ１を通る電流のスイッチング及び回路１３０によるキャパシタ（図示せず）の充放電は、出力電圧VOの安定性を容易にし得る。出力電圧VOを調整するための制御回路１５０によるスイッチ回路Ｓ１、Ｓ２のこのような制御は、例えば、従来のバック回路技術（種々の実施形態の特定の特徴を不明瞭にすることを回避するために本明細書には詳述しない）から適合された１つ以上の動作を含むことができる。
【0025】
電圧オーバーシュート事象の緩和を可能にするために、VR１１０は、別のインダクタＬ２と、インダクタＬ２に様々に結合されたスイッチ回路Ｓ３、S４とを含む回路１４０をさらに備える。一実施形態では、スイッチ回路Ｓ３は、インダクタＬ２と第１ノードとの間に結合される。第１ノードは、例えば、入力電圧VINを提供する。スイッチ回路S４は、インダクタＬ２と基準電位（例えば、接地）との間に結合される。従って、インダクタＬ１及びＬ２は、スイッチ回路Ｓ１及びＳ３を介してそれぞれ第１ノードに結合されることができ、例えば、第２ノード１１２は、インダクタＬ１及びＬ２を介してそれぞれスイッチ回路Ｓ１及びＳ３に結合されることができる。このような一実施形態では、インダクタＬ１及びＬ２は、それぞれスイッチ回路Ｓ２及びS４を介して基準電位ノードにさらに結合される。いくつかの実施形態は、この点に関して限定されないが、回路１４０は、インダクタＬ２とノード１１２との間に結合された１つ以上の他の回路素子（図示せず）をさらに含んでもよい。
【0026】
制御回路１５０は、電圧オーバーシュート状態を検出し、これに応答して、回路１３０及び回路１４０の一方又は両方を動作させ、電圧オーバーシュート状態の持続時間又は大きさの一方又は両方を緩和する助けをする機能を提供することができる。一実施形態では、制御回路１５０は、サンプル出力電圧VOに結合されているか、さもなければ出力電圧VOに基づくフィードバックを受信する。回路１４０を使用する電圧オーバーシュートの緩和または軽減は、そのようなフィードバックに基づくことができる。例えば、制御回路１５０は、電圧VOと閾値電圧VTH（電圧オーバーシュート状態を示す）に基づいて比較を行う比較器回路を含むか、或いは比較器回路にアクセスすることができる。ある時点で、そのような比較の結果が、出力電圧VOのオーバーシュートを示すことがある。これに応答して、制御回路１５０は、スイッチ回路Ｓ１、Ｓ２、Ｓ３、S４の種々のスイッチを選択的にオン／オフするかどうか、及び／又はいつオン／オフするかを信号送信することができる。スイッチ回路Ｓ３、S４の動作は、図示の例示的な制御信号１５４のような１つ以上の制御信号を使用して提供することができる。
【0027】
一実施形態では、制御信号１５２、１５４を使用した電圧オーバーシュートの緩和は、各々の時点で、回路１３０及び回路１４０の１つ以上の構成に信号送信することを含む。そのような１つ以上の構成は、各々、回路１３０と回路１４０との間にノード１１２を介して電流を伝導することによって、それぞれの導電経路が、回路１３０からエネルギーを散逸させるか、又は他の方法でエネルギーを伝達することを可能にし得る。
【0028】
例えば、第１構成によって、インダクタＬ１、ノード１１２、インダクタＬ２及びスイッチ回路S４の各々を通って、基準電位（例えば、接地）を提供するノードへ至る導電経路１６０を可能にすることができる。この第１構成は、スイッチ回路Ｓ２及びS４のそれぞれのオン状態の間、スイッチ回路Ｓ３のオフ状態を含んでもよい。例えば、スイッチ回路Ｓ２のオン状態は、接地電位とインダクタＬ１との間の帰還電流経路（return current path）を可能にする。一実施形態では、そのような第１構成は、インダクタＬ１を入力電圧VINから少なくとも部分的に分離するために、スイッチ回路Ｓ１のオフ状態をさらに含んでもよい。
【0029】
或いは、又は、加えて、第２構成によって、インダクタＬ１、ノード１１２、インダクタＬ２及びスイッチ回路Ｓ３の各々を通って、入力電圧VINを提供するノードへ至る導電経路１６２を可能にすることができる。この第２構成は、スイッチ回路Ｓ２及びＳ３のそれぞれのオン状態の間、スイッチ回路S４のオフ状態を含んでもよい。一実施形態において、そのような第２構成は、インダクタＬ１を入力電圧VINから少なくとも部分的に分離するために、スイッチ回路Ｓ１のオフ状態をさらに含んでもよい。このような一実施形態では、電圧オーバーシュートの緩和は、上述の第１構成と第２構成との間で複数回交互に行う制御回路１５０を含んでもよい。この構成間の交互の構成は、出力電圧VOの減少を容易にするために、インダクタＬ１と共にエネルギーを消散させるか、又は他の方法で伝達する（例えば、エネルギーを回路１３０のキャパシタから消散するか、又は他の方法で伝達することを含む）ことを可能にする。
【0030】
様々な実施形態では、負荷回路１２０は、調節された供給電圧を使用して動作する、例えば、１つ以上のプロセッサコア、メモリ、グラフィックスプロセッサ、及び／又は類似のものを含む様々な集積回路のいずれかを含む。いくつかの実施形態は、負荷回路１２０によって提供される特定の機能に限定されない。負荷回路１２０、制御回路１５０、又はスイッチ回路Ｓ１、Ｓ２、Ｓ３及びS４の一部又は全部は、装置１００の集積回路（IC）チップを用いて実装されてもよい。そのような、集積回路（IC）チップでは、例えば、インダクタＬ１及び／又はインダクタＬ２がそのICチップに結合（しかし、異なる）されている。例えば、そのようなICチップは、装置１００のパッケージ材料内に配置されてもよく、インダクタＬ１及び／又はインダクタＬ２は、パッケージ材料内又はその上に様々に配置される。様々な代替実施形態では、装置１００は、負荷回路１２０を省略するが、負荷回路１２０に結合すべきである。
【0031】
図２は、一実施形態に従って、電圧オーバーシュート事象の持続時間又は大きさを緩和するための方法２００の特徴を示す。方法２００は、例えば装置１００のような回路によって実行される動作を含んでもよい。種々の実施形態の特定の特徴を例示するために、図３のタイミング図３００によって示される回路状態を参照して、方法２００を本明細書に記載する。しかしながら、方法２００の動作は、他の実施形態において、種々の追加の、又は代替の回路条件のいずれかを生じ得る。
【0032】
図２に示すように、方法２００は、（２１０において）第１ノードを介して第１電圧を電圧レギュレータ（VR）に供給するステップを含み、この電圧レギュレータは、それぞれスイッチ回路Ｓ１及びＳ３を介して第１ノードに結合されたインダクタＬ１及びＬ２を含む。このような一実施形態では、第２ノードは、それぞれインダクタＬ１及びＬ２を介してスイッチ回路Ｓ１及びＳ３に結合され、インダクタＬ１及びＬ２は、それぞれスイッチ回路Ｓ２及びS４を介して第３ノードに結合される。第３ノードは、接地電圧のような基準電位を提供する。装置１００によって示される実施形態を参照すると、２１０における提供は、入力電圧VINをVR １１０へと提供することを含むことができる。
【0033】
方法２００は、（２２０において）さらに、VRが、第２ノードを介して第２電圧を負荷回路に供給することを含むことができ、第２電圧は、第１電圧に基づいている。第２電圧を２２０において供給することは、少なくともある期間にわたって、スイッチ回路Ｓ２、Ｓ３及びS４のそれぞれのオフ状態の間に、インダクタＬ１に電流を流すことを含むことができる。一実施形態では、集積回路（IC）チップは、スイッチ回路Ｓ１、Ｓ２、Ｓ３及びS４と、負荷回路とを備える。例えば、ICチップがパッケージ金型内にあり、インダクタＬ１及びＬ２がそれぞれパッケージ金型内又はその上にあり、ICチップに電気的に結合されている。２２０における提供は、VR １１０が出力電圧VOUTをノード１１２へと提供することを含んでもよい。次に、図３を参照すると、タイミング図３００は、一実施形態による電圧緩和プロセスの間の様々な回路条件を示す。タイミング図３００によって示される条件は、例えば、装置１００における条件の一部を含んでもよい。図３に示すように、タイミング図３００は、VRによって負荷回路に供給される出力電圧VO（例えば、２２０において供給される第２電圧）の、時間領域３０２にわたるプロット３２０を示す。
【0034】
一実施形態によると、方法２００は、（２３０において）電圧オーバーシュート状態の指示を検出するステップをさらに含む。２３０における検出は、第２電圧、又は第２電圧に基づく様々な他のフィードバック信号のいずれかのサンプリングに基づくことができる。一実施形態では、２３０における検出は、制御回路１５０が、第２電圧がオーバーシュート状態の所定の閾値電圧レベルを超えるかどうかを判定するために比較を実行することを含んでもよい。
【0035】
例えば、再び図３を参照すると、出力電圧VOは、緩和されるべき電圧オーバーシュート状態の閾値として予め定義された電圧レベル（例示的なレベルVTHHのような）を上回り始めることがある。タイミング図３００は、さらに、所与の時刻に、VRから出力電圧VOを受信する負荷回路の高電流モード又は低電流モードのうちの１つを制御するか、又は他の方法で指示する信号SLのプロット３１０を示す。示された例示的な実施形態では、時刻taにおける高論理状態「１」から低論理状態「０」への信号SLの遷移は、高電流モードから低電流モードへの負荷回路の遷移を示すことができる。このような実施形態では、出力電圧VOは、信号SLの時刻taにおける遷移に応答して、ある一定のベースライン電圧VBLからある時刻tbにおいて上昇し始めることができる。２３０における検出は、制御回路１５０又は他のそのようなロジックが、例えば示された例示的な時刻tcにおいて、出力電圧VOが過去のレベルVTHHに移行したことを示す指示を受信することを含んでもよい。
【0036】
方法２００は、さらに、２３０において検出された指示に応答して、第２ノード及びインダクタＬ２を介して、インダクタＬ１と第１ノード又は第３ノードのうちの１つとの間の導電経路を可能（イネーブル）にする（２４０において）ことを含んでもよい。一実施形態によると、２４０におけるイネーブルは、スイッチ回路Ｓ２、及びスイッチ回路Ｓ３又はS４のうちの１つのそれぞれのオン状態を提供することを含む。２４０におけるイネーブルは、制御回路１５０が、導電経路１６０、１６２のうちの１つをイネーブルするように回路１３０（一部の実施形態では回路１４０）を構成することを含んでもよい。
【0037】
再び図３を参照すると、タイミング図３００は、スイッチ回路Ｓ２、Ｓ３及びS４を（それぞれ）動作させる制御信号MN、MBN及びMBPのプロット３３０、３４０、３５０をさらに示す。VTHHを通過する出力電圧VO遷移に応答して、スイッチ回路は、インダクタＬ１を使用して、導電性経路が１つ以上の回路素子からエネルギーを消散させることを可能にするように構成されてもよい。限定ではなく例示として、回路経路を可能にすることは、出力電圧VOのレベルを下げるために、例えば、少なくとも時間３０４の間に、MNをアサートすることによってスイッチＳ２のオン状態を構成することを含むことができる。回路経路をイネーブルすることは、MBPをアサートすることによってスイッチＳ３のオン状態を構成すること、又はMBNをアサートすることによってスイッチS４のオン状態を構成することをさらに含んでもよい。
【0038】
いくつかの実施形態では、２３０において検出に応答することは、第１構成と第２構成との間で遷移することを含み、各構成は、それぞれの導電経路が、インダクタＬ１でエネルギーを消散させることを可能にする。例えば、第１構成は、スイッチ回路Ｓ２及びS４のそれぞれのオン状態と同時に起こるスイッチ回路Ｓ３のオフ状態を含んでもよい。このような第１構成は、例えば、導電経路１６０を可能にすることができる。第２構成は、スイッチ回路Ｓ２及びＳ３のそれぞれのオン状態の間（例えば、導電経路１６２を有効にするため）、スイッチ回路S４のオフ状態を含んでもよい。第１構成と第２構成との間の遷移は、例えば、スイッチ回路Ｓ３及びS４のうちの１つのオン状態の最長持続時間を示す閾値パラメータに基づくことができる。或いは、又は、加えて、第１構成と第２構成との間の遷移は、スイッチ回路Ｓ３及びS４の一方による状態遷移と、スイッチ回路Ｓ３及びS４の他方による状態遷移との間の最小時間を示す閾値パラメータに基づいてもよい。いくつかの実施形態では、方法２００は、２３０における検出に応答して、第１構成と第２構成との間で複数回トグル（toggle）する。
【0039】
再び図３を参照すると、タイミング図３００は、インダクタＬ２を通る電流IＬ２のプロット３６０と、インダクタＬ１を通る電流IＬ１のプロット３７０との両方をさらに示す。時間期間３０４の間に、MBN及び MBPは、スイッチ回路Ｓ３又はスイッチ回路Ｓ４を通して交互に直流IL２を流すように、異なるそれぞれの時間に様々にアサートされ得る。このような実施形態では、電流IL２は、Ｓ４のオン状態の期間に増加してもよく、例えば、電流IL２がスイッチ回路Ｓ４を通って接地電位ノードに向かって方向付けられ、スイッチ回路Ｓ３のオン状態が構成されている他の期間の間に減少してもよい。その結果、電流IL２は、時間周期３０４の間、２つの電流レベルI２a、I２bの間で変化することができ、その間、エネルギーは、VRの１つ以上のキャパシタ（及び／又は負荷回路の１つ以上のキャパシタ）から消散され得る。結果として、電流IＬ１は、あるレベルI１bから、あるより低いレベルI１aに向かって減少し得る。
【0040】
いくつかの実施形態では、方法２００は、電圧オーバーシュートを緩和する１つのモードから別のモードにVRを移行するための他の動作（図示せず）をさらに含み、それによってVRは、負荷回路に再び安定した第２電圧を提供するようになる。そのような他の動作は、２４０における導電経路のイネーブル後の状態（本明細書では「電圧オーバーシュート緩和状態」と呼ばれる）を検出することを含んでもよい。電圧オーバーシュート緩和状態は、例えば、２３０において検出される電圧オーバーシュート状態の閾値電圧と同じ（或いはそれと異なる）所定の閾値電圧を下回る第２電圧を含んでもよい。このような一実施形態では、電圧オーバーシュート状態は、第１電圧閾値よりも大きい第２電圧を含み、電圧オーバーシュート緩和状態は、第１電圧閾値よりも小さい第２電圧閾値よりも小さい第２電圧を含む。電圧オーバーシュート緩和状態の検出に応答して、VRの制御回路（例えば、制御回路１５０）は、スイッチ回路Ｓ２、Ｓ３及びＳ４のそれぞれのオフ状態を構成し、スイッチ回路Ｓ１のオン状態をイネーブルにすることができる。
【0041】
再び図３を参照すると、出力電圧VOは、電圧オーバーシュート状態の緩和に対応する閾値として予め定義された第２レベルVTHLに減少することができる。VTHL以下に下がる出力電圧VOに応答して（例えば、例示的な時刻tdに示される）、スイッチ回路Ｓ２、Ｓ３及びＳ４のそれぞれのオフ状態は、MN、MBN及びMBPを使用して構成されてもよい。このような実施形態では、スイッチ回路Ｓ１のオン状態は、期間３０６の間にVRの通常の動作モードを再開するように構成されてもよい。
【0042】
図４は、一実施形態に従って調整供給電圧を提供するためのパッケージ化された装置４００の特徴を示す。パッケージ化された装置４００は、回路が、電圧レギュレータのキャパシタからエネルギーを消散させる導電経路を可能にすることによって、電圧オーバーシュートを緩和するように構成される実施形態の一例である。パッケージ化された装置４００は、例えば、装置１００の特徴の一部又は全部を含んでもよく、方法２００の特徴のような動作を実行してもよい。
【0043】
図４に示すように、パッケージ化された装置４００は、負荷回路４２０と、ノード４１２を介して負荷回路４２０に電圧を供給するように結合された電圧レギュレータ４１０とを備える。例えば、VR ４００のバック（buck）コンバータ回路（例えば、回路１３０の特徴を有するバックコンバータ回路）は、インダクタ４３２、PMOSトランジスタ４３４及びNMOSトランジスタ４３６を含んで良く、これらにより、VR ４１０に供給される入力電圧VINに基づいて、調整電圧VOを供給する。一実施形態では、インダクタ４３２、トランジスタ４３４及びトランジスタ４３６は、装置１００のインダクタＬ１、スイッチ回路Ｓ１及びスイッチ回路Ｓ２（それぞれ）に機能的に対応する。そのようなバックコンバータ回路は、抵抗４３８、キャパシタ４６０及び電圧VOの安定性を容易にする電流源４６２をさらに含むことができる。しかしながら、他の実施形態では、種々の追加的又は代替的なバックコンバータ回路アーキテクチャのいずれも、VR ４１０に適合させることができる。
【0044】
ノード４１２における電圧オーバーシュート事象の緩和を可能にするために、VRは、インダクタ４４２、PMOSトランジスタ４４４及びNMOSトランジスタ４４６を含むブーストコンバータ回路（例えば、回路１４０の特徴を有する）をさらに含むことができる。このような一実施形態では、インダクタ４４２、トランジスタ４４４及びトランジスタ４４６は、装置１００のインダクタL２、スイッチ回路Ｓ３及びスイッチ回路Ｓ４（それぞれ）に機能的に対応する。
【0045】
（例えば、制御回路１５０の特徴を有する）VR４１０の制御回路は、１つ以上の閾値電圧レベルに基づいて電圧VOの評価を行うための検出器回路４５０を含んでもよい。例えば、検出器回路４５０は、電圧VOのサンプルを、閾値電圧レベルVTHH又は閾値電圧レベルVTHLのうちの１つ又は各々と（例えば、タイミング図３００を参照して本明細書に記載されるように）比較するように結合されてもよい。VR４１０のこのような制御回路は、さらに、バック制御回路４５２とブースト制御回路４５４とを含んでもよく、これらは、検出器回路４５０による評価に基づいて、トランジスタ４３４、４３６、４４４、４４６のそれぞれのオン／オフ状態を様々に構成する。
【0046】
一実施形態では、トランジスタ４３４、４３６のそれぞれの状態を制御するバック制御回路４５２による信号送信は、さらに、周期的信号（図示の例示的な周期的ランプ信号Vramp）及び制御電圧信号Vc（例えば、電圧VOと所定の基準電圧との間の差を示す）に基づいている。限定ではなく例示として、バック制御回路４５２は、信号Vramp及び Vcに基づいて、例えば、従来の電力管理技術から適合されるパルス幅変調機能を提供することができる。
【0047】
図５は、一実施形態に従って電圧レギュレータのスイッチ回路を構成するための制御回路５００の特徴を示す。制御回路５００は、スイッチ回路が、電圧オーバーシュート状態に応答してバック回路からエネルギーを消散するように構成されている実施形態の一例である。制御回路５００は、例えば、制御回路１５０の特徴の一部又は全部を含んでもよい。
【0048】
図５に示すように、制御回路５００は、検出器回路５１０と、ブースト制御回路５４０と、パルス幅変調器回路５２０と、組み合わせ論理５３０とを含む。検出器回路５１０及びブースト制御回路５４０の機能性は、例えば、検出器回路４５０及びブースト制御回路４５４（それぞれ）の機能性に対応してもよく、例えば、バック制御回路４５２の機能性は、パルス幅変調器回路５２０及び組み合わせ論理５３０で提供される。
【0049】
VRのバックコンバータ回路（図示せず）、例えば回路１３０の特徴を有するバックコンバータ回路による動作は、パルス幅変調器回路５２０及び組み合わせ論理５３０で生成されるスイッチ制御信号MP、及びMNに応答することができる。例えば、制御信号MP、MNは、装置１００のスイッチＳ１、Ｓ２、又は（別の実施形態では）パッケージ装置４００のトランジスタ４３４、４３６をそれぞれ制御するために提供されてもよい。そのような一実施形態では、パルス幅変調器回路５２０で生成される信号５２２、５２４の一方又は両方に基づいて、制御信号MP、MNが組み合わせ論理５３０によって生成される。次に、パルス幅変調回路５２０は、周期的ランプ信号Vramp、及び電圧VOと所定の基準電圧との差を示す制御電圧信号Vcに基づいて、信号５２２、５２４を生成することができる。信号５２２、５２４の生成は、例えば、従来のパルス幅変調技術（様々な実施形態の特定の特徴を不明瞭にすることを回避するために本明細書では詳述しない）から適合された動作を含んでもよい。
【0050】
検出器回路４５０又は５１０は、VRによって出力される調整された供給電圧VOが、ある閾値電圧レベルを上回る（又は下回る）か否かを指示するように動作可能な種々の回路のいずれかを含んでもよい。例示的な実施形態では、検出器回路５１０の第１差動増幅器は、電圧VOが閾値レベルVTHHを超えることに応答して信号をアサートすることであり、例えば、検出器回路５１０の第２差動増幅器は、電圧VOが別の閾値レベルVTHLを下回る場合に信号をアサートすることである。そのような一実施形態では、検出器回路５１０のSRラッチが、これらの差動増幅器からのそれぞれの出力に基づいて様々にセット又はリセットされる。例えば、SRラッチは、電圧VOがレベルVTHHを超える場合には、信号５１２をブール高値（「１」）に設定してもよい。電圧VOがレベルVTHLを下回る場合には、信号５１２をブール低値（「０」）にリセットしてもよい。SRラッチによって出力される別の信号５１４は、信号５１２のものとは反対のブール論理状態を表すことができる。
【0051】
ブースト制御回路５４０は、検出器回路からの信号５１２、５１４に基づいてスイッチ信号MBP、MBNを提供するように結合されてもよい。例えば、制御信号MBP、MBNは、装置１００のスイッチＳ３、Ｓ４、又は（別の実施形態では）パッケージ装置４００のトランジスタ４４４、４４６をそれぞれ制御するために提供されてもよい。このような一実施形態では、制御信号MBP、MBNの一方又は両方が、例えば、スイッチ回路Ｓ３及びＳ４の一方のオン状態の最大許容継続時間を示す閾値タイミングパラメータに基づいて生成される。或いは、又は、これに加えて、制御信号MBP、MBNの一方又は両方は、スイッチ回路Ｓ３、Ｓ４の一方による状態遷移とスイッチ回路Ｓ３、Ｓ４の他方による状態遷移との間の最小所要時間を示す閾値パラメータに基づいて、生成されてもよい。従って、スイッチの第１構成と前記スイッチの第２構成との間の遷移（例えば、導電経路１６０、１６２のそれぞれの異なる１つを可能にする構成の各々）は、様々な実施形態において、１つ又は両方のそのような閾値タイミングパラメータに基づくことができる。他の実施形態では、ブースト制御回路５４０は、単なるパススルー回路、バッファでよく、或いは、例えば、信号５１２、５１４がそれぞれスイッチ信号MBN、MBPである場合には、制御回路５００から完全に省略される。
【0052】
いくつかの実施形態では、信号５１２、５１４の一方又は両方が、組み合わせ論理５３０に供給され、例えば、組み合わせ論理５３０が、スイッチ制御信号MP、MNの所与の１つをアサート（或いはデアサート（アサート解除））するかどうか及び／又はいつアサートするかのイネーブル／ディスエーブルのアサート／アサート解除を選択的に有効／無効にする。例えば、信号５１２のアサーション（電圧オーバーシュート事象の表示に応答して）は、組み合わせ論理５３０がスイッチ制御信号MPをアサート解除し、スイッチ制御信号MNをアサートする結果となり得る。スイッチ制御信号MPがアサート解除されスイッチ制御信号MNがアサートされる一方、ブースト制御回路５４０は、スイッチ信号MBP、MBNの論理状態を様々にトグルして、VRのバック回路からのエネルギーの散逸を容易にするスイッチ状態を提供することができる。
【0053】
図６は、一実施形態に従って電圧レギュレータのスイッチ回路を構成するための制御回路６００のいくつかの特徴を示す。制御回路６００は、例えば、制御回路１５０の特徴の一部又は全部を含んでもよい。図６に示すように、制御回路６００は、電圧レギュレータによって出力される電圧VO、第１閾値VTH及び第２閾値VTHLの各々を受信するように結合されている。受信された第１閾値VTHHは、電圧VOのオーバーシュート状態が存在するかどうかを判断するための基準レベルとして予め定義されてもよく、第２閾値VTHLは、そのようなオーバーシュート状態が十分に緩和されるかどうかを判断するための基準レベルとして予め定義されてもよい。いくつかの実施形態は、この点に関して限定されないが、閾値VTHH及び VTHLは、例えば閾値VTHLが閾値VTHHよりも小さい場合には、互いに異なる場合がある。
【0054】
例示的な実施形態では、制御回路６００の第１差動増幅器は、電圧VOが例えば閾値VTHHよりも高いことに応答して信号６１２をアサートすることであり、制御回路６００の第２差動増幅器は、電圧VOが閾値VTHLよりも低い場合に信号６１４をアサートすることである。信号６１２のアサーションに基づいて、制御回路６００のSRラッチ６２０が、例えば、信号５１２に機能的に対応する出力信号６２２をアサートすることができる。信号６２２は、スイッチ回路Ｓ４のようなスイッチ回路（図示せず）、又は、代替的に、例えばトランジスタ４４６に供給されてもよく、信号６２２がプロット３４０内で制御信号MBNとして機能する。そのような一実施形態では、SRラッチ６２０は、さらに、信号６２２の論理状態とは反対のブール論理状態を表す別の信号（図示せず）、例えばプロット３５０内で制御信号MBPとして機能する他の信号を出力する。
【0055】
異なるスイッチ構成間の連続的なトグリングを提供するために、例えば、タイミング図３００において時間３０４の間に示されるようなトグリングを提供するために、信号６２２を、SRラッチ６２０へ戻るフィードバック経路にさらに提供することができ、そのフィードバック経路は遅延回路６３０を含む。一実施形態では、遅延回路６３０は、出力６３２として、何らかの所定のタイミングパラメータによって遅延されるバージョンの信号６２２を提供する。タイミングパラメータは、特定の１つ又は複数のスイッチ（例えば、回路１４０のスイッチ回路Ｓ３及びＳ４の１つ）のオン状態の最大許容継続時間を表すことができる。結果として、出力６３２及び信号６１４に基づいて生成された信号６１６が、時間遅延が終了した後にSRラッチ６２０（したがって、アサート解除信号６１２）をリセットすることができる。しかしながら、時間遅延の別の期間が満了した後も信号６１２が電圧VOのオーバーシュートを示し続ける場合には、信号６２２が再びアサートされることがある。
【0056】
図７は、一実施形態に従って電圧レギュレータによる電圧オーバーシュートを緩和するように動作する回路装置７００の特徴を示す。回路装置７００は、装置１００の特徴の一部又は全部を含んでもよく、及び／又は、例えば、方法２００に従って動作されてもよい。回路装置７００は、あるコンバータ回路の（再）構成が、別のコンバータ回路の（再）構成を越えて選択されて、電圧オーバーシュートの緩和を容易にする一実施形態の一例である。このような選択的構成は、一方の変換器回路の所定の基準位置への近接性、例えば、他方の変換器回路の近接性に比較した近接性に基づいている。
【0057】
図７に示すように、回路装置７００は、負荷回路７１０と、それに結合された複数の電圧レギュレータ回路（例示的なVR７２０a、７２０b、...、７２０nなど）とを備える。VR７２０a、７２０b、...、７２０nは、図示の例示的なx-y座標系のx次元のような所与の次元に沿って配置されてもよい。例えば、VR７２０a、７２０b、...、７２０nからのそれぞれの出力相互接続７１２a、７１２b、...、７１２nは、負荷回路７１０をさらに備えるICチップの側面に沿ってライン状に配置されてもよい。まとめて、VR７２０a、７２０b、・・・、７２０nは、安定した出力電圧を負荷回路７１０の電圧供給ノードに提供するように動作されてもよく、例えば、相互接続７１２a、７１２b、・・・、７１２nは、電圧供給ノードを形成するか、或いは、各々電圧供給ノードに直接接続される。
【0058】
２つ以上のVR７２０a、７２０b、...、７２０nが、それぞれ、VR １１０の特徴を有するそれぞれのアーキテクチャを含むことができる。例えば、そのようなVRの各々が、回路１３０及び回路１４０にそれぞれ機能的に対応する第１回路及び第２回路を有する。図７において、回路１３０の機能を提供する回路は記号「Bk」で表され、回路１４０の機能を提供する回路は記号「Bt」で表される。このような一実施形態では、制御回路７３０は、様々なBt回路及びBk回路のそれぞれのスイッチ回路（図示せず）を選択的に動作させるように結合される。VR７２０a、７２０b、...、７２０nのうちの所与の１つに対して、そのような選択的動作は、導電経路が、それぞれのBk回路のキャパシタ（例えば）からのエネルギー散逸を容易にすることを可能にし得る。
【0059】
さらに、電圧オーバーシュート緩和をさらに容易にするため、制御回路７３０は、電圧オーバーシュート状態を緩和する際に使用するために、VR７２０a、７２０b、...、７２０nのうちの１つを、VR７２０a、７２０b、...、７２０nのうちの他のものを越えて選択することができる。このような選択は、所与のVRの位置と、電圧オーバーシュートのソース（実際の又は予想される）の負荷回路７１０内の位置との間の第１距離に基づいて実行されてもよい。変形的には、あるいは、追加的に、そのような選択は、所与のVR相対位置と制御回路７３０の位置との間の第２距離に基づいて実行されてもよい。いくつかの実施形態は、これらの距離の一方又は両方が電圧オーバーシュート緩和における遅延源となり得ること、及び出力電圧を低減するためにエネルギーを散逸させる際に使用する代替VRを選択することによってそのような遅延を回避し得ることを、本発明者らが理解したことに部分的に基づいている。
【0060】
図示された例示的な実施形態では、制御回路７３０は、参照情報７３４を提供するメモリリソース又は他のロジックへのアクセスを含むか、或いはそれに他の方法で接続されている。参照情報７３４は、VR７２０a、７２０b、...、７２０nにそれぞれ１つ以上の距離を対応させることができ、例えば、参照情報７３４は、回路装置７００の初期構成の一部として演繹的に事前に定義される。例えば、参照情報７３４は、VR７２０a、７２０b、...、７２０nのそれぞれの識別子BB１、BB２、...、BBNのテーブル７５０を含んでもよい。識別子BB１、BB２、...、BBNの各々について、テーブル７５０は、対応する距離値ΔXa及び／又は対応する距離値ΔXbを識別することができる。距離値ΔXaは、所与のVRの位置と制御回路７３０の位置との間の（x次元に沿った）オフセット距離に等しいか、又はそれに基づいてもよい。距離値ΔXbは、所与のVRの位置と電圧オーバーシュートの潜在的なソースの位置との間の（x次元に沿った）オフセット距離に等しいか、又はそれに基づいてもよい。本明細書において、「電圧オーバーシュートの潜在的なソース」は、比較的高い負荷電流動作モードと比較的低い負荷電流動作モードとの間で遷移（このような遷移は電圧オーバーシュートに寄与し得る）することができる負荷回路７１０の特定の構成要素を指す。
【0061】
このような実施形態では、検出器回路７３２は、実際の（又は代替的に、予想される来るべき）電圧オーバーシュート状態のソースの位置を示す信号７３６を受信することができる。信号７３６は、例えば、種々の従来の電力管理技術のいずれかから適合された動作に基づいて生成されてもよい。信号７３６に応答して、制御回路７３０は参照情報７３４にアクセスして、VR７２０a、７２０b、...、７２０nのうちの１つの相対的優先度をVR７２０a、７２０b、...、７２０nのうちの他の１つ又は複数の優先度に対して識別することができる。この優先度に基づいて、制御回路７３０は、例えば、方法２００の２４０でのイネーブル化に従って、選択されたVRのスイッチを再構成するための制御信号を生成することができる。
【0062】
図８は、一実施形態に従った計算装置８００を示す。計算装置８００は、ボード８０２を収容する。ボード８０２は、プロセッサ８０４及び少なくとも１つの通信チップ８０６を非限定的に含む、多数の構成要素を含んでもよい。プロセッサ８０４は、物理的及び電気的にボード８０２に結合される。いくつかの実施態様では、少なくとも１つの通信チップ８０６は、また、物理的及び電気的にボード８０２に結合される。さらなる実装では、通信チップ８０６は、プロセッサ８０４の一部である。
【0063】
その用途に応じて、計算装置８００は、物理的及び電気的にボード８０２に結合されていても結合されてなくてもよい他の構成要素を含んでもよい。これらの他の構成要素には、揮発性メモリ（例えばDRAM）、不揮発性メモリ（例えばROM）、フラッシュメモリ、グラフィックスプロセッサ(CPU)、デジタルシグナルプロセッサ、暗号プロセッサ、チップセット、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリ、オーディオコーデック、ビデオコーデック、電力増幅器（AMP）、グローバルポジショニングシステム（GPS）デバイス、コンパス、加速度計、ジャイロスコープ、スピーカ、カメラ及び大容量記憶装置（ハードディスクドライブ、コンパクトディスク（CD）、デジタル汎用ディスク（DVD）など）が含まれるが、これらに限定されない。
【0064】
通信チップ８０６は、コンピュータ装置８００へのまたそこからのデータを転送するための無線通信を可能にする。用語「無線」及びその派生語は、非固体媒体を通じた変調された電磁放射の使用を介してデータを通信することができる回路、装置、システム、方法、技術、通信チャネルなどを記述するために使用することができる。この用語は、いくつかの実施形態では関連するデバイスがワイヤを含まない可能性があっても、関連するデバイスがワイヤを含まないことを意味しない。通信チップ８０６は、Wi-Fi （IEEE ８０２.１１ファミリー）、WiMAX （IEEE ８０２.１６ファミリー）、IEEE ８０２.２０、長期進化（LTE）、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、Bluetooth、それらの派生物、ならびに３G、４G、５G及びそれを超えるものとして指定される任意の他の無線プロトコルを含むが、これらに限定されない無線標準又はプロトコルのいずれかを実装することができる。計算装置８００は、複数の通信チップ８０６を含んでもよい。例えば、第１通信チップ８０６は、Wi-Fi及びBluetoothのようなより短い範囲の無線通信に専用とすることができ、第２通信チップ８０６は、GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DOその他のような、より長い範囲の無線通信に専用とすることができる。
【0065】
計算装置８００のプロセッサ８０４は、プロセッサ８０４内にパッケージされた集積回路ダイを含む。用語「プロセッサ」は、レジスタ及び／又はメモリからの電子データを、レジスタ及び／又はメモリに記憶することができる他の電子データに変換するために、電子データを処理する任意のデバイス又はデバイスの一部を指すことができる。通信チップ８０６はまた、通信チップ８０６内にパッケージされた集積回路ダイを含む。
【0066】
種々の実装において、計算装置８００は、ラップトップ、ネットブック、ノートブック、ウルトラブック、スマートフォン、タブレット、パーソナル・デジタル・アシスタント（PDA）、ウルトラモバイルPC、携帯電話、デスクトップ・コンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップ・ボックス、娯楽制御ユニット、デジタルカメラ、ポータブル・ミュージック・プレーヤ、又はデジタル・ビデオ・レコーダであり得る。さらなる実装では、計算装置８００は、データを処理する任意の他の電子装置であってもよい。
【0067】
いくつかの実施形態は、コンピュータ・プログラム製品又はソフトウェアとして提供され得、このソフトウェアは、命令を記憶した機械読み取り可能媒体を含み得、この媒体は、一実施形態に従ってプロセスを実行するためにコンピュータ・システム（又は他の電子デバイス）をプログラムするために使用され得る。機械読み取り可能媒体は、機械（例えば、コンピュータ）によって読み取り可能な形態で情報を記憶又は送信するための任意の機構を含む。例えば、機械読取可能（例えば、コンピュータ読取可能）媒体は、機械（例えば、コンピュータ）読取可能記憶媒体（例えば、読取専用メモリ（「ROM」）、ランダムアクセスメモリ（「RAM」）、磁気ディスク記憶媒体、光記憶媒体、フラッシュメモリデバイス等）、機械（例えば、コンピュータ）読取可能伝送媒体（例えば、電気、光、音響その他の形態の伝搬信号（例えば、赤外線信号、デジタル信号等））等を含む。
【0068】
図９は、コンピュータ・システム９００の例示的形態のマシンの概略図を示し、その中で、マシンに本明細書に記載された方法のうちのいずれか１つ又は複数の方法を実行させるための一組の命令が実行され得る。別の実施形態では、マシンは、ローカルエリアネットワーク（LAN）、イントラネット、エクストラネット又はインターネット内の他のマシンに接続され得る（例えば、ネットワーク化され得る）。このマシンは、クライアント-サーバネットワーク環境内のサーバ又はクライアントマシンの容量で動作する場合もあれば、ピア・ツー・ピア（又は分散）ネットワーク環境内のピアマシンとして動作する場合もある。この機械は、パーソナルコンピュータ（PC）、タブレットPC、セットトップボックス（STB）、パーソナルデジタルアシスタント（PDA）、セルラー電話、ウェブアプライアンス、サーバ、ネットワークルータ、スイッチ又はブリッジ、又はそのマシンがとるべき行動を指定する一連の命令を（順次的にまたはその他の方法で）実行することができる任意のマシンであってもよい。さらに、単一のマシンのみが図示されているが、用語「マシン」は、本明細書に記載された方法のいずれか１つ以上を実行するための命令のセット（又は複数のセット）を個別に又は共同で実行する任意のマシン（例えば、コンピュータ）の集合も含むと解釈される。
【0069】
例示的なコンピュータ・システム９００は、バス９３０を介して互いに通信するプロセッサ９０２、メインメモリ９０４（例えば、読み出し専用メモリ（ROM）、フラッシュメモリ、同期DRAM（SDRAM）又はラムバス DRAM （RDRAM）などのダイナミックランダムアクセスメモリ（DRAM）、スタティックメモリ９０６（例えば、フラッシュメモリ、スタティックランダムアクセスメモリ（SRAM）など）、及びセカンダリメモリ９１８を含む。
【0070】
プロセッサ９０２は、マイクロプロセッサ、中央処理装置等の１つ以上の汎用処理装置を表す。より詳細には、プロセッサ９０２は、複雑な命令セット計算（CISC）マイクロプロセッサ、縮小命令セット計算（RISC）マイクロプロセッサ、超長命令ワード（VLIM）マイクロプロセッサ、他の命令セットを実装するプロセッサ、又は命令セットの組み合わせを実装するプロセッサであってもよい。プロセッサ９０２はまた、アプリケーション特有の集積回路（ASIC）、フィールドプログラマブルゲートアレイ（FPGA）、デジタル信号プロセッサ（DSP）、ネットワークプロセッサなどの１つ以上の特殊目的の処理デバイスであってもよい。プロセッサ９０２は、本明細書に記載される動作を実施するために、処理ロジック９２６を実行するように構成される。
【0071】
コンピュータ・システム９００は、ネットワーク・インターフェース装置９０８をさらに含むことができる。コンピュータ・システム９００はまた、ビデオ表示ユニット９１０（例えば、液晶ディスプレイ（LCD）、発光ダイオードディスプレイ（LED）、又は陰極線管（CRT））、英数字入力装置９１２（例えば、キーボード）、カーソル制御装置９１４（例えば、マウス）、及び信号発生装置９１６（例えば、スピーカ）を含んでもよい。
【0072】
二次メモリ９１８は、機械アクセス可能な記憶媒体（又は、より具体的には、コンピュータ読取可能な記憶媒体）９３２を含んでもよく、該記憶媒体の上に、本明細書に記載される方法又は機能のうちの任意の１つ又は複数を具体化する１つ又は複数の命令セット（例えば、ソフトウェア９２２）が記憶される。ソフトウェア９２２はまた、コンピュータ・システム９００によって実行される間に、メインメモリ９０４及び／又はプロセッサ９０２の完全に又は少なくとも部分的に内部に、存在してもよい。メインメモリ９０４及び／又はプロセッサ９０２もまた、機械読み取り可能記憶媒体を構成する。ソフトウェア９２２はさらに、ネットワークインターフェース装置９０８を介してネットワーク９２０に亘り送受信されてもよい。
【0073】
機械アクセス可能な記憶媒体９３２は、例示的な実施形態では単一の媒体であるとして示されているが、用語「機械可読記憶媒体」は、１つ以上の命令セットを記憶する単一の媒体又は複数の媒体（例えば、集中化もしくは分散されたデータベース、及び／又は関連するキャッシュ及びサーバ）を含むと解釈されるべきである。「機械可読記憶媒体」という用語はまた、機械による実行のための命令セットを記憶又は符号化することができ、かつ、機械に１つ以上の実施形態のいずれかを実施させる媒体を含むと解釈されるべきである。「機械可読記憶媒体」という用語は、固体メモリ、光学及び磁気媒体を非限定的に含むものと解釈されるべきである。
【0074】
集積回路に電圧を提供するための技術及びアーキテクチャが、本明細書に記述される。上述の記述では、説明の目的で、特定の実施形態の完全な理解を提供するために、多数の特定の詳細が記載されている。しかしながら、特定の実施形態が、これらの特定の詳細なしに実施され得ることは、当業者には明らかであろう。他の例では、構造及び装置が、説明を不明瞭にすることを避けるために、ブロック図の形式で示されている。
【0075】
本明細書中における「一実施形態」又は「実施形態」への言及は、本発明の少なくとも一実施形態には、当該実施形態に関連して記載された特定の特徴、構造、又は特徴が含まれていることを意味する。本明細書中の様々な箇所における「一実施形態において」という文言の登場は、必ずしも同一の実施形態を参照するものではない。
【0076】
本明細書の詳細な説明の一部は、コンピュータメモリ内のデータビット上の演算のアルゴリズム及び記号表現で示される。これらのアルゴリズム的記述及び表現は、コンピュータ技術の当業者が、その研究の内容を当業者に最も効果的に伝達するために使用する手段である。アルゴリズムは、本明細書において、かつ一般的に、所望の結果につながる首尾一貫した一連のステップと考えられている。ステップとは、物理量の物理的操作を必要とするステップである。必ずしもというわけではないが、通常、これらの量は、格納され、移送され、組み合わされ、比較され、また他の方法で処理されることができる、電気信号又は磁気信号の形態を取る。主に共通の利用に供するという理由で、これらの信号を、ビット、値、要素、記号、文字、用語、数字などとして参照すれば、時として利便性が高いことが知られている。
【0077】
しかしながら、上記の全用語ならびに類似の用語は、適切な物理量に関連しており、この物理量に適用される簡便な標識に過ぎないという点を留意すべきである。本明細書の説明から明らかであり、別途明示されていない限り、本明細書を通じて、「処理」又は「コンピューティング」又は「計算」又は「決定」又は「表示」などの用語を使用する議論は、コンピュータ・システム又は類似の電子計算装置の動作及びプロセスを意味することが理解される。そのようなコンピュータ・システム又は類似の電子計算装置は、コンピュータ・システムのレジスタ及びメモリ内の物理的（電子的）量として表現されるデータを操作しかつ変換して、コンピュータ・システムのメモリ若しくはレジスタ又は他のこのような情報記憶、送信若しくは表示装置内の物理的量として同様に表現される他のデータへと変換する。
【0078】
また、特定の実施形態は、本明細書の操作を実行するための装置に関する。この装置は、必要とされる目的のために特別に構成され得るか、或いはコンピュータに格納されたコンピュータプログラムによって選択的に作動させられるか、又は再構成される汎用コンピュータを備え得る。このようなコンピュータプログラムは、フロッピーディスク、光ディスク、CD-ROM及び磁気光ディスク含む任意の種類のディスク、読取り専用メモリ（ROM）、例えばダイナミックRAMなどのランダムアクセスメモリ（RAM）、EPROM、EEPROM、磁気若しくは光学カード、又は電子命令を記憶するのに適した任意の種類の媒体などを非限定的に含むコンピュータ可読記憶媒体に記憶され、コンピュータシステムバスに結合される。
【0079】
本明細書に提示されるアルゴリズム及び表示は本来的に、何らかの特定のコンピュータ又は他の装置に関連するというものではない。様々な汎用システムが、本明細書における教示に従うプログラムと共に使用され得るか、或いは必要とされる方法ステップを実行するために、さらに専用化された装置を構成することが便利であることが判明し得る。種々のこれらのシステムに必要な構造は、本明細書の説明から明らかになる。加えて、特定の実施形態は、特定のプログラミング言語を参照して記載されてはいない。様々なプログラミング言語が、本明細書に記載されるような実施形態の教示を実施するために使用され得ることが理解されるであろう。
【0080】
本明細書に記載されているものに加えて、開示された実施形態及びその実装に対して、それらの範囲から逸脱することなく、種々の修正を行うことができる。したがって、本明細書における説明及び実例は、限定的な意味ではなく、例示的な意味に解釈されるべきである。本発明の範囲は、以下の特許請求の範囲を参照することによってのみ評価されるべきである。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】