特許 7346614 プラグ状態検出回路、コントローラ、及び車両

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-09-08

(45)【発行日】2023-09-19

(54)【発明の名称】プラグ状態検出回路、コントローラ、及び車両

(51)【国際特許分類】

   G01R 31/69 20200101AFI20230911BHJP

【ＦＩ】

G01R31/69

【請求項の数】 16

【外国語出願】

(21)【出願番号】P 2022001493

(22)【出願日】2022-01-07

(65)【公開番号】P2022107586

(43)【公開日】2022-07-22

【審査請求日】2022-02-07

(31)【優先権主張番号】202110029727.2

(32)【優先日】2021-01-11

(33)【優先権主張国・地域又は機関】CN

(73)【特許権者】

【識別番号】521531171

【氏名又は名称】ファーウェイ デジタル パワー テクノロジーズ カンパニー リミテッド

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(74)【代理人】

【識別番号】100135079

【弁理士】

【氏名又は名称】宮崎 修

(72)【発明者】

【氏名】ジョウ，レイ

(72)【発明者】

【氏名】リ，シアオチィウ

【審査官】小川 浩史

(56)【参考文献】

【文献】米国特許出願公開第２０１８／０２０８０６６（ＵＳ，Ａ１）

【文献】特開２０１５－１４２５１１（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０１Ｒ ３１／５０－３１／７４

Ｈ０２Ｊ ７／００

(57)【特許請求の範囲】

【請求項1】

プラグ状態検出回路であって、
プラグがソケットに接続されたときに、前記プラグ状態検出回路の接続抵抗の抵抗値に基づいてウェイクアップ信号を即時に出力する、または遅延して出力するように構成されたウェイクアップ回路であって、前記ウェイクアップ信号は、中央処理装置（ＣＰＵ）をトリガしてサンプリング回路を駆動するために使用される、ウェイクアップ回路と、
前記サンプリング回路は、前記ＣＰＵの駆動下でスタートアップ電圧が注入されるように構成され、前記スタートアップ電圧が注入された後、前記サンプリング回路の検出点のレベルがプラグ状態を示すために使用される、前記サンプリング回路とを有し、
前記ウェイクアップ回路は、
前記プラグが前記ソケットに接続されているときに、前記検出点を前記ウェイクアップ回路と連通するように構成されたウェイクアップ機能イネーブル回路と、
スイッチング・トランジスタの遅延導通を実現するように構成された遅延回路と、
前記プラグ状態検出回路の前記接続抵抗の抵抗値が第１の抵抗値より小さく、前記遅延回路のスイッチング・トランジスタがスイッチオフであるときに、ウェイクアップ信号出力回路をトリガして前記ウェイクアップ信号を出力し、前記プラグ状態検出回路の前記接続抵抗の抵抗値が第２の抵抗値より大きく、前記遅延回路のスイッチング・トランジスタがスイッチオンであるときに、ウェイクアップ信号出力回路をトリガして前記ウェイクアップ信号を出力するように構成されたトリガレベル変換回路と、
前記トリガレベル変換回路のトリガの下で前記ウェイクアップ信号を出力するように構成された前記ウェイクアップ信号出力回路とを有する、
プラグ状態検出回路。

【請求項2】

前記ウェイクアップ信号は、さらに、前記ＣＰＵをトリガして前記検出点のレベルを収集するために使用される、請求項１に記載の回路。

【請求項3】

前記ウェイクアップ回路は、さらに、前記ウェイクアップ信号を出力した後に、前記ＣＰＵの制御下で、前記検出点から切り離されるように構成される、
請求項１または２に記載の回路。

【請求項4】

前記ウェイクアップ機能イネーブル回路は、さらに、前記ウェイクアップ信号出力回路が前記ウェイクアップ信号を出力した後、前記ＣＰＵの制御下で、前記検出点を前記ウェイクアップ回路から切り離すように構成される、
請求項１ないし３のいずれか一項に記載の回路。

【請求項5】

前記サンプリング回路は、
第１のスイッチング・トランジスタであって、前記第１のスイッチング・トランジスタの第１の端子は前記スタートアップ電圧を入力するように構成され、前記第１のスイッチング・トランジスタの第２の端子は前記ＣＰＵに結合される、第１のスイッチング・トランジスタと、
第１の抵抗であって、前記第１の抵抗の第１の端子は、前記第１のスイッチング・トランジスタの第３の端子に結合され、前記第１の抵抗の第２の端子は、前記検出点に結合される、第１の抵抗とを有する、
請求項１ないし４いずれか一項に記載の回路。

【請求項6】

前記第１のスイッチング・トランジスタは、ＮＰＮタイプのバイポーラトランジスタまたはＮＭＯＳである、請求項５に記載の回路。

【請求項7】

ウェイクアップ機能イネーブル回路は、
第２のスイッチング・トランジスタであって、前記第２のスイッチング・トランジスタの第１の端子は、遅延回路及び前記トリガ・レベル変換回路に結合され、前記第２のスイッチング・トランジスタの第２の端子は、第３のスイッチング・トランジスタの第１の端子に結合され、前記第２のスイッチング・トランジスタの第３の端子は、前記検出点に結合される、第２のスイッチング・トランジスタと、
前記第３のスイッチング・トランジスタであって、前記第３のスイッチング・トランジスタの第２の端子は、前記ＣＰＵに結合され、前記第３のスイッチング・トランジスタの第３の端子は接地される、前記第３のスイッチング・トランジスタと、
第２の抵抗であって、前記第２の抵抗の第１の端子は、前記第２のスイッチング・トランジスタの前記第１の端子に結合され、前記第２の抵抗の第２の端子は、前記第３のスイッチング・トランジスタの前記第１の端子に結合される、第２の抵抗とを有する、
請求項１ないし６いずれか一項に記載の回路。

【請求項8】

前記遅延回路は、
第３の抵抗であって、前記第３の抵抗の第１の端子はトリガレベル変換回路の第１のノードに結合され、前記第３の抵抗の第２の端子は第１のコンデンサの第１の端子に結合される、第３の抵抗と、
前記第１のコンデンサであって、前記第１のコンデンサの第２の端子は、前記第２のスイッチング・トランジスタの前記第１の端子に結合される、第１のコンデンサと、
第４のスイッチング・トランジスタであって、前記第４のスイッチング・トランジスタの第１の端子は、前記第３の抵抗の前記第１の端子に結合され、前記第４のスイッチング・トランジスタの第２の端子は、前記第３の抵抗の前記第２の端子に結合され、前記第４のスイッチング・トランジスタの第３の端子は、前記第１のコンデンサの前記第２の端子に結合される、第４のスイッチング・トランジスタと、
第２のコンデンサであって、前記第２のコンデンサの第１の端子は、前記第１のコンデンサの前記第２の端子に結合され、前記第２のコンデンサの第２の端子は、前記第１のノードと異なる前記トリガレベル変換回路の第２のノードに結合される、第２のコンデンサとを有し、
前記トリガレベル変換回路は、
第４の抵抗であって、前記第４の抵抗の第１の端子は、前記ウェイクアップ回路の入力電圧を受けるように構成され、前記第４の抵抗の第２の端子は、前記第２のコンデンサの前記第２の端子に結合される、第４の抵抗と、
第５の抵抗であって、前記第５の抵抗の第１の端子は、前記ウェイクアップ回路の入力電圧を受けるように構成され、前記第５の抵抗の第２の端子は、前記第３の抵抗の前記第１の端子に結合される、第５の抵抗と、
第６の抵抗であって、前記第６の抵抗の第１の端子は、前記第４の抵抗の前記第２の端子に結合され、前記第６の抵抗の第２の端子は接地される、第６の抵抗と、
第５のスイッチング・トランジスタであって、前記第５のスイッチング・トランジスタの第１の端子は、ウェイクアップ信号出力回路に結合され、前記第５のスイッチング・トランジスタの第２の端子は、前記第４の抵抗の前記第２の端子に結合され、前記第５のスイッチング・トランジスタの第３の端子は、前記第２のスイッチング・トランジスタの前記第１の端子に結合される、第５のスイッチング・トランジスタとを有する、
請求項７に記載の回路。

【請求項9】

前記ウェイクアップ信号出力回路は、
第７の抵抗であって、前記第７の抵抗の第１の端子は、前記ウェイクアップ回路の前記入力電圧を受けるように構成される、第７の抵抗と、
第８の抵抗であって、前記第８の抵抗の第１の端子は、前記第７の抵抗の第２の端子に結合され、前記第８の抵抗の第２の端子は、前記第５のスイッチング・トランジスタの第１の端子に結合される、第８の抵抗と、
第６のスイッチング・トランジスタであって、前記第６のスイッチング・トランジスタの第１の端子は、前記第６のスイッチング・トランジスタがスイッチオンのときに、前記ウェイクアップ信号を出力し、前記第６のスイッチング・トランジスタの第２の端子は、前記第７の抵抗の前記第２の端子に結合され、前記第６のスイッチング・トランジスタの第３の端子は、前記第７の抵抗の前記第１の端子に結合される、第６のスイッチング・トランジスタとを有する、
請求項８に記載の回路。

【請求項10】

前記ウェイクアップ信号出力回路は、さらに、
第３のコンデンサであって、前記第３のコンデンサの第１の端子は、前記第６のスイッチング・トランジスタの前記第１の端子に結合され、前記第３のコンデンサの第２の端子は、前記ウェイクアップ信号を出力するように構成される、第３のコンデンサを有する、
請求項９に記載の回路。

【請求項11】

前記第２のスイッチング・トランジスタ、前記第３のスイッチング・トランジスタ、前記第４のスイッチング・トランジスタ、および前記第５のスイッチング・トランジスタは、ＮＰＮ型のバイポーラトランジスタまたはＮＭＯＳであり、
前記第６のスイッチング・トランジスタは、ＰＮＰ型のバイポーラトランジスタまたはＰＭＯＳである、
請求項９または１０に記載の回路。

【請求項12】

前記ウェイクアップ回路は、
第１の抵抗であって、前記第１の抵抗の第１の端子は、前記スタートアップ電圧を注入するように構成されている、第１の抵抗と、
第２の抵抗であって、前記第２の抵抗の第１の端子は、前記第１の抵抗の第２の端子に結合され、前記第２の抵抗の第２の端子は、前記検出点に結合される、第２の抵抗と、
スイッチング・トランジスタであって、前記スイッチング・トランジスタの第１の端子は、前記スイッチング・トランジスタがスイッチオンであるときにウェイクアップ信号を出力し、前記スイッチング・トランジスタの第２の端子は、前記第１の抵抗の前記第２の端子に結合され、前記スイッチング・トランジスタの第３の端子は、前記第１の抵抗の前記第１の端子に結合される、スイッチング・トランジスタと、を有する、
請求項１に記載の回路。

【請求項13】

前記第１の抵抗および前記第２の抵抗の抵抗値は、
プラグがソケットに接続されていないとき、前記スイッチング・トランジスタはスイッチオフになり、前記プラグが前記ソケットに接続されているとき、前記スイッチング・トランジスタはスイッチオンになる
という条件を満たす、請求項１２に記載の回路。

【請求項14】

レベル変換部であって、パワーバッテリの出力電圧を前記スタートアップ電圧に変換し、前記スタートアップ電圧を前記第１の抵抗の第１の端子に注入するように構成されたレベル変換部をさらに有する、請求項１２または１３に記載の回路。

【請求項15】

請求項１ないし１４いずれか一項に記載の回路を有するコントローラ。

【請求項16】

ＣＰＵと、請求項１５に記載のコントローラとを有する車両。

【発明の詳細な説明】

【技術分野】

【0001】

本出願は、新エネルギー車両技術の分野に関し、具体的にはプラグ状態検出回路、コントローラ、及び車両に関する。

【背景技術】

【0002】

新エネルギー分野の技術開発に伴い、電気車両／ハイブリッド電気車両など、新エネルギー車両の普及が進んでいる。現在、新エネルギー車両の交流充電には、米国標準（ＵＳ標準と略す）、欧州標準（ＥＵ標準と略す）、中国標準（ＧＢ標準と略す）の３つの標準があり、新エネルギー車両と充電パイルとの間の接続と制御ガイダンスを規定している。新エネルギー車両は、プラグ状態信号を介して充電パイルと相互作用してもよい。ＥＵ標準及びＵＳ標準では、プラグ状態信号は近接パイロット（ＰＰ）信号とも呼ばれ、ＧＢ標準では、プラグ状態信号はコネクション確認（ＣＣ）機能信号とも呼ばれる。

【0003】

３つの標準において、ＧＢ標準とＥＵ標準では、電気車両と充電パイルのインタフェース構成が類似しているため、同じプラグ状態検出回路を用いてプラグ状態を検出することができる。しかし、ＵＳ標準のインタフェース構成は他の２つの標準（ＧＢ標準とＥＵ標準）とは全く異なっているため、同じプラグ状態検出回路を使用してプラグ状態を検出することはできない。

【0004】

ＧＢ標準では、充電パイルの充電プラグ（すなわち、プラグ）と電気車両の充電ソケット（ソケットと呼ぶ）との間のインターフェースの概略図は、図１に示すようなものである。プラグがソケットに挿入された後、電気車両のＣＣ検出回路は、ＲＣ抵抗の抵抗値（ＲＣ抵抗の抵抗値は、ＣＣ検出点の電圧を検出することによって計算される）を検出することによって、プラグ状態を判定することができる。ＵＳ標準では、プラグとソケットとの間のインターフェースの概略図は、図２に示すようなものである。プラグをソケットに挿入した後、ＣＣ検出回路は、ＣＣ検出点の電圧を検出することによりプラグ状態を判定することができる。図１と図２を比較することにより、ＵＳ標準のソケットは、ＧＢ標準のソケットと比較して、追加の抵抗Ｒ５を有することが分かる。また、ＧＢ標準では、Ｕ及びＲの値は必須ではないが、ＵＳ標準では、Ｕ、Ｒ４、Ｒ５、Ｒ６及びＲ７の値はすべて固定である。

【0005】

標準によってインタフェース構成は異なるため、３つの標準のプラグ状態は、同じプラグ状態検出回路を使用して検出できない。

【0006】

現在の技術では、ＧＢ標準、ＥＵ標準、ＵＳ標準の検出を互換性のあるものとするために、次のソリューションが通常使われる：図３に示すように、プラグ状態検出回路は、デフォルトでＧＢ標準／ＥＵ標準の検出をサポートし、プラグ状態検出回路がＵＳ標準の検出をサポートするように、変換モジュールが構成される。プラグ状態検出を行う時、変換を行うために変換モジュールが必要かどうかは、システム構成に基づいて決定される。

【0007】

現在の技術で提供されているソリューションでは、プラグ状態検出を実行する場合、変換モジュールを構成し、シナリオに基づいて異なるパスを選択する必要がある。これにより、電気車両側に構成される製品の量が増加し、製品の規格化された設計および供給に寄与しない。

【発明の概要】

【0008】

本出願の実施形態は、１つの検出回路を使用することにより、異なる標準におけるプラグ状態を検出するプラグ状態検出回路、コントローラ、および車両を提供する。

【0009】

第１の態様によれば、本出願の一実施形態は、プラグ状態検出回路を提供する。プラグ状態検出回路は、ウェイクアップ回路とサンプリング回路とを含む。ウェイクアップ回路は、プラグがソケットに接続されているときに、前記プラグ状態検出回路の接続抵抗の抵抗値に基づいてウェイクアップ信号を即時に出力する、または遅延して出力するように構成され、前記ウェイクアップ信号は、中央処理装置（ＣＰＵ）をトリガしてサンプリング回路を駆動するために使用される。前記サンプリング回路は、前記ＣＰＵの駆動下でスタートアップ電圧を注入するように構成され、前記スタートアップ電圧が注入された後、前記サンプリング回路の検出点のレベルがプラグ状態を示すために使用される。

【0010】

第１の態様で提供されるプラグ状態検出回路を使用し、ウェイクアップ信号を即時に出力するか、又は遅延して出力することによって、異なる接続抵抗の抵抗値範囲を区別する。ＧＢ標準プラグ、ＥＵ標準プラグ、またはＵＳ標準プラグのどれがソケットに挿入されても、ウェイクアップ回路がトリガされてウェイクアップ信号が出力され、ＣＰＵをトリガしてサンプリング回路を駆動してスタートアップ電圧を注入し、その後プラグ状態検出を開始する。現行技術で提供されているソリューションと比較して、前述のソリューションでは、１つのプラグ状態検出回路を使用することにより、異なる標準でプラグ状態を検出することができ、これは、電気車両側に構成される製品の量を減らし、製品の規格化された設計および供給を容易にする。

【0011】

さらに、ウェイクアップ信号は、ＣＰＵをトリガして、検出点のレベルを収集するために使用される。

【0012】

上述のソリューションでは、検出点のレベルを収集した後、ＣＰＵは、その検出点のレベルに基づいてプラグ状態を判定することができる。

【0013】

可能な設計では、前記ウェイクアップ回路は、さらに、前記ウェイクアップ信号を出力した後に、前記ＣＰＵの制御下で、前記検出点から切り離すように構成される。

【0014】

前述のソリューションでは、ウェイクアップ回路がウェイクアップ信号を出力した後、ウェイクアップ回路の機能が完了する。この場合、ウェイクアップ回路は検出点から切り離され、システムの電力消費を低減する。

【0015】

可能な設計では、前記ウェイクアップ回路は、前記プラグが前記ソケットに接続されているときに、前記検出点を前記ウェイクアップ回路と連通するように構成されたウェイクアップ機能イネーブル回路と、スイッチング・トランジスタの遅延導通を実現するように構成された遅延回路と、前記プラグ状態検出回路の前記接続抵抗の抵抗値が第１の抵抗値より小さく、前記遅延回路のスイッチング・トランジスタがスイッチオフであるときに、前記ウェイクアップ信号出力回路をトリガして前記ウェイクアップ信号を出力し、前記プラグ状態検出回路の前記接続抵抗の抵抗値が第２の抵抗値より大きく、前記遅延回路のスイッチング・トランジスタがスイッチオンであるときに、ウェイクアップ信号出力回路をトリガして前記ウェイクアップ信号を出力するように構成されたトリガレベル変換回路と、前記トリガレベル変換回路のトリガの下で前記ウェイクアップ信号を出力するように構成された前記ウェイクアップ信号出力回路とを含む。

【0016】

また、前記ウェイクアップ機能イネーブル回路は、さらに、前記ウェイクアップ信号出力回路が前記ウェイクアップ信号を出力した後、前記ＣＰＵの制御下で、前記検出点を前記ウェイクアップ回路から切り離すように構成される。

【0017】

上述したように、ウェイクアップ信号を出力した後、ウェイクアップ回路は、さらに、ＣＰＵの制御下で検出点から切断することができる。前述のソリューションでは、本機能はウェイクアップ機能イネーブル回路によって実現することができる。

【0018】

可能な設計では、前記サンプリング回路は、第１のスイッチング・トランジスタであって、前記第１のスイッチング・トランジスタの第１の端子は前記スタートアップ電圧を入力するように構成され、前記第１のスイッチング・トランジスタの第２の端子は前記ＣＰＵに結合される、第１のスイッチング・トランジスタと、第１の抵抗であって、前記第１の抵抗の第１の端子は、前記第１のスイッチング・トランジスタの第３の端子に結合され、前記第１の抵抗の第２の端子は、前記検出点に結合される、第１の抵抗とを有する。

【0019】

第１のスイッチング・トランジスタは、ＮＰＮタイプのバイポーラトランジスタ、ＮＭＯＳ、または同様の機能を有する他のデバイスであってもよく、第２の端子の電圧が第３の端子の電圧よりも高い特定値であるときに、第１のスイッチング・トランジスタがスイッチオンされる。第１のスイッチング・トランジスタの第２の端子は、制御端子であり、例えば、ＮＰＮタイプのバイポーラトランジスタのベースまたはＮＭＯＳのゲートであってもよい。第１のスイッチング・トランジスタの第２の端子は、ＣＰＵに結合され、第１のスイッチング・トランジスタは、ＣＰＵの制御の下で、スイッチオフまたはオンされる。

【0020】

可能な設計では、前記ウェイクアップ機能イネーブル回路は、第２のスイッチング・トランジスタであって、前記第２のスイッチング・トランジスタの第１の端子は、前記遅延回路及び前記トリガ・レベル変換回路に結合され、前記第２のスイッチング・トランジスタの第２の端子は、第３のスイッチング・トランジスタの第１の端子に結合され、前記第２のスイッチング・トランジスタの第３の端子は、前記検出点に結合される、第２のスイッチング・トランジスタと、前記第３のスイッチング・トランジスタであって、前記第３のスイッチング・トランジスタの第２の端子は、前記ＣＰＵに結合され、前記第３のスイッチング・トランジスタの第３の端子は接地される、前記第３のスイッチング・トランジスタと、第２の抵抗であって、前記第２の抵抗の第１の端子は、前記第２のスイッチング・トランジスタの前記第１の端子に結合され、前記第２の抵抗の第２の端子は、前記第３のスイッチング・トランジスタの前記第１の端子に結合される、第２の抵抗と、を有する。

【0021】

第２のスイッチング・トランジスタおよび第３のスイッチング・トランジスタは、ＮＰＮタイプのバイポーラトランジスタ、ＮＭＯＳ、または同様の機能を有する他のデバイスであってもよい。第２の端子の電圧が、第３の端子の電圧よりも高い特定値である場合、第２のスイッチング・トランジスタはスイッチオンされ、同じ条件下で第３のスイッチング・トランジスタは、スイッチオンにされる。第２のスイッチング・トランジスタの第２の端子と第３のスイッチング・トランジスタの第２の端子は、制御端子であり、例えば、ＮＰＮタイプのバイポーラトランジスタのベースまたはＮＭＯＳのゲートのであってもよい。

【0022】

前述のソリューションでは、プラグがソケットに挿入された後、検出点は接地される。第２のスイッチング・トランジスタでは、第３の端子の電圧が低下し、第２の端子と第３の端子との間の電圧差が第２のスイッチング・トランジスタのスイッチオンの条件を満たす。第２のスイッチング・トランジスタがスイッチオンにされると、ウェイクアップ回路が検出点と連通される。

【0023】

可能な設計では、前記遅延回路は、第３の抵抗であって、前記第３の抵抗の第１の端子は前記トリガレベル変換回路に結合され、前記第３の抵抗の第２の端子は第１のコンデンサの第１の端子に結合される、第３の抵抗と、前記第１のコンデンサであって、前記第１のコンデンサの第２の端子は、前記第２のスイッチング・トランジスタの前記第１の端子に結合される、第１のコンデンサと、第４のスイッチング・トランジスタであって、前記第４のスイッチング・トランジスタの第１の端子は、前記第３の抵抗の前記第１の端子に結合され、前記第４のスイッチング・トランジスタの第２の端子は、前記第３の抵抗の前記第２の端子に結合され、前記第４のスイッチング・トランジスタの第３の端子は、前記第１のコンデンサの前記第２の端子に結合される、第４のスイッチング・トランジスタと、第２のコンデンサであって、前記第２のコンデンサの第１の端子は、前記第１のコンデンサの前記第２の端子に結合され、前記第２のコンデンサの第２の端子は、前記トリガレベル変換回路に結合される、第２のコンデンサとを有する。

【0024】

第４のスイッチング・トランジスタは、ＮＰＮタイプのバイポーラトランジスタ、ＮＭＯＳ、または同様の機能を有する他のデバイスであってもよい。第２の端子の電圧が第３の端子の電圧よりも高い特定値である場合、第４のスイッチング・トランジスタがスイッチオンされる。第４のスイッチング・トランジスタの第２の端子は、制御端子であり、例えば、ＮＰＮ型のバイポーラトランジスタのベースまたはＮＭＯＳのゲートであってもよい。

【0025】

上述のソリューションにおいて、第１のコンデンサの両端子は、第４のスイッチング・トランジスタの第２の端子と第３の端子とにブリッジされる。上述したように、プラグがソケットに挿入された後、遅延回路の第１のコンデンサが充電を開始し、第４のスイッチング・トランジスタがスイッチオフされる。ある時間にわたり充電を行った後、第４のスイッチング・トランジスタの第２の端子と第３の端子との間の電圧差は、第４のスイッチング・トランジスタのスイッチオンの条件を満たし、第４のスイッチング・トランジスタはスイッチオンされ、第１のコンデンサの充電が完了し、第１のコンデンサが短絡される。第４のスイッチング・トランジスタの遅延導通によって、遅延回路は、ウェイクアップ信号の遅延出力を実現することができる。

【0026】

可能な設計では、前記トリガレベル変換回路は、第４の抵抗であって、前記第４の抵抗の第１の端子は、前記ウェイクアップ回路の入力電圧を受けるように構成され、前記第４の抵抗の第２の端子は、前記第２のコンデンサの前記第２の端子に結合される、第４の抵抗と、第５の抵抗であって、前記第５の抵抗の第１の端子は、前記ウェイクアップ回路の入力電圧を受けるように構成され、前記第５の抵抗の第２の端子は、前記第２の抵抗の前記第１の端子に結合される、第５の抵抗と、第６の抵抗であって、前記第６の抵抗の第１の端子は、前記第４の抵抗の前記第２の端子に結合され、前記第３の抵抗の第２の端子は接地される、第６の抵抗と、第５のスイッチング・トランジスタであって、前記第５のスイッチング・トランジスタの第１の端子は、前記ウェイクアップ信号出力回路に結合され、前記第５のスイッチング・トランジスタの第２の端子は、前記第４の抵抗の前記第２の端子に結合され、前記第５のスイッチング・トランジスタの第３の端子は、前記第２のスイッチング・トランジスタの前記第１の端子に結合される、第５のスイッチング・トランジスタとを有する。

【0027】

第５のスイッチング・トランジスタは、ＮＰＮタイプのバイポーラトランジスタ、ＮＭＯＳ、または同様の機能を有する他のデバイスであってもよい。第２の端子の電圧が第３の端子の電圧よりも高い特定値であるとき、第５のスイッチング・トランジスタはスイッチオンされる。第５のスイッチング・トランジスタの第２の端子は、制御端子であり、例えば、ＮＰＮタイプのバイポーラトランジスタのベースまたはＮＭＯＳのゲートであってもよい。

【0028】

可能な設計において、 前記ウェイクアップ信号出力回路は、第７の抵抗であって、前記第７の抵抗の第１の端子は、前記ウェイクアップ回路の前記入力電圧を受けるように構成される、第７の抵抗と、第８の抵抗であって、前記第８の抵抗の第１の端子は、前記第７の抵抗の第２の端子に結合され、前記第８の抵抗の第２の端子は、前記第５のスイッチング・トランジスタの第１の端子に結合される、第８の抵抗と、第６のスイッチング・トランジスタであって、前記第６のスイッチング・トランジスタの第１の端子は、前記第６のスイッチング・トランジスタがスイッチオンのときに、前記ウェイクアップ信号を出力し、前記第６のスイッチング・トランジスタの第２の端子は、前記第７の抵抗の前記第２の端子に結合され、前記第６のスイッチング・トランジスタの第３の端子は、前記第７の抵抗の前記第１の端子に結合される、第６のスイッチング・トランジスタと、を有する。

【0029】

上述したソリューションでは、プラグがソケットに挿入されると、ウェイクアップ機能イネーブル回路の第２のスイッチング・トランジスタはスイッチオンになり、ウェイクアップ回路を検出点と連通する。遅延回路の第４のスイッチング・トランジスタは、ＮＰＮタイプのバイポーラトランジスタまたはＮＭＯＳである。この場合、第４のスイッチング・トランジスタの第２の端子と第３の端子との間の電圧差は、第４のスイッチング・トランジスタのスイッチオン条件をほとんど満たすことができず、第４のスイッチング・トランジスタはスイッチオフされる。トリガレベル変換回路の第４の抵抗は、回路に接続され、第１のコンデンサは、第５の抵抗→第３の抵抗→第１のコンデンサ→Ｒ５の経路を通して充電される。第１のコンデンサの充電過程が進行するにつれて、第４のスイッチング・トランジスタの第２の端子と第３の端子との間の電圧差は大きくなり、電圧差が第４のスイッチング・トランジスタのスイッチオン条件を満たすと、第４のスイッチング・トランジスタがスイッチオンになり、第３の抵抗と第１のコンデンサとが短絡し、第１のコンデンサが充電を停止する。

【0030】

このように、ＵＳ標準、クローズドＧＢ標準Ｓ３、ＥＵ標準の３つのシナリオにおいて、プラグ状態検出回路の接続抵抗の抵抗値が第１の抵抗値より小さく、第４のスイッチング・トランジスタがスイッチオフにされると、接続抵抗の抵抗値が第５のスイッチング・トランジスタをトリガしてスイッチオンにすることができる。第５のスイッチング・トランジスタがスイッチオンにされた後、トリガレベル変換回路は、ウェイクアップ信号出力回路を駆動してウェイクアップ信号を出力することができる。

【0031】

非クローズドＧＢ標準Ｓ３のシナリオでは、プラグ状態検出回路の接続抵抗の抵抗値が第２の抵抗値よりも大きく、第４のスイッチング・トランジスタがスイッチオフにされると、接続抵抗の抵抗値は、第５のスイッチング・トランジスタをトリガしてスイッチオンにすることができない。第１のコンデンサの充電過程が進行するにつれて、第４のスイッチング・トランジスタの第２の端子の電圧は、第４のスイッチング・トランジスタがスイッチオンになるまで徐々に上昇する。第４のスイッチング・トランジスタがスイッチオンになると、第３の抵抗と第１のコンデンサが短絡される。この場合、プラグ状態検出回路内の接続関係が変化し、プラグ状態検出回路内の抵抗値も変化し、プラグ状態検出回路の接続抵抗の抵抗値が第５のスイッチング・トランジスタをトリガしてスイッチオンすることができる。第５のスイッチング・トランジスタがスイッチオンされた後、トリガレベル変換回路は、ウェイクアップ信号出力回路を駆動してウェイクアップ信号を出力することができる。

【0032】

また、前記ウェイクアップ信号出力回路は、さらに、第３のコンデンサであって、前記第３のコンデンサの第１の端子は、前記第６のスイッチング・トランジスタの前記第１の端子に結合され、前記第３のコンデンサの第２の端子は、前記ウェイクアップ信号を出力するように構成される。

【0033】

前述のソリューションでは、ウェイクアップ信号は、パルス信号であり、具体的には、ウェイクアップ回路の出力は、第６のスイッチング・トランジスタがスイッチオンにされる前には低レベルであり、ウェイクアップ回路は、第６のスイッチング・トランジスタがスイッチオンされた後にパルス信号を出力する。ＣＰＵが受信するパルス信号はウェイクアップ信号とみなすことができる。

【0034】

第２の態様によれば、本出願の実施形態は、プラグ状態検出回路をさらに提供する。プラグ状態検出回路は、第１の抵抗であって、前記第１の抵抗の第１の端子は、スタートアップ電圧を注入するように構成され、前記スタートアップ電圧が注入された後、前記プラグ状態検出回路の検出点のレベルがプラグ状態を示すために使用される、第１の抵抗と、第２の抵抗であって、前記第２の抵抗の第１の端子は、前記第１の抵抗の第２の端子に結合され、前記第２の抵抗の第２の端子は、前記検出点に結合される、第２の抵抗と、スイッチング・トランジスタであって、前記スイッチング・トランジスタの第１の端子は、前記スイッチング・トランジスタがスイッチオンであるときにウェイクアップ信号を出力し、前記スイッチング・トランジスタの第２の端子は、前記第１の抵抗の前記第２の端子に結合され、前記スイッチング・トランジスタの第３の端子は、前記第１の抵抗の前記第１の端子に結合され、前記ウェイクアップ信号は、ＣＰＵをトリガして、前記検出点のレベルを収集するために使用される、スイッチング・トランジスタと、を有する。

【0035】

前記第１の抵抗および前記第２の抵抗の抵抗値は、プラグがソケットに接続されていないとき、前記スイッチング・トランジスタはスイッチオフになり、前記プラグが前記ソケットに接続されているとき、前記スイッチング・トランジスタはスイッチオンになるという条件を満たす。

【0036】

前述のソリューションでは、ＧＢ標準、ＥＵ標準、ＵＳ標準の３つの標準の下で、プラグをソケットに挿入した後にウェイクアップ信号を出力することができる。ＣＰＵは、ウェイクアップ信号を受信した後、検出点の電圧を収集し、プラグ状態検出をさらに判定する。換言すれば、本出願のこの実施形態で提供されるプラグ状態検出回路を使用することによって、プラグ状態を、１つの検出回路を使用することによって、異なる標準で検出することができ、それによって、電気車両側に構成される製品の量を削減し、製品の規格化された設計および供給を容易にする。

【0037】

さらに、第２の態様で提供されるプラグ状態検出回路は、レベル変換部であって、パワーバッテリの出力電圧を前記スタートアップ電圧に変換し、前記スタートアップ電圧を前記第１の抵抗の第１の端子に注入するように構成されたレベル変換部をさらに有する。

【0038】

第３の態様によれば、本出願の実施形態は、さらに、コントローラを提供する。コントローラは、第１の態様、第２の態様、およびそれらの任意の可能な設計において提供されるプラグ状態検出回路を含む。

【0039】

第４の態様によれば、本出願の実施形態は、さらに、車両を提供する。車両は、ＣＰＵと、第３の態様で提供されるコントローラとを含む。

【0040】

また、第３の態様における任意の可能な設計手法および第４の態様における任意の可能な設計手法によってもたらされる技術的効果については、第１の態様および第２の態様における異なる設計手法によってもたらされる技術的効果を参照し、ここでは、再度、詳細について説明しない。

【図面の簡単な説明】

【0041】

【図1】現行技術によるＧＢ標準における電気車両と充電パイルとの間のインターフェイスの概略図である。

【0042】

【図2】現行技術によるＵＳ標準における電気車両と充電パイルとの間のインターフェイスの概略図である。

【0043】

【図3】現行技術によるプラグ状態検出回路の構成の概略図である。

【0044】

【図4】本出願の一実施形態による第１のプラグ状態検出回路の構造の概略図である。

【0045】

【図5】本出願の一実施形態によるサンプリング回路の構造の概略図である。

【0046】

【図6】本出願の一実施形態によるウェイクアップ機能イネーブル回路の構成の概略図である。

【0047】

【図7】本出願の一実施形態によるウェイクアップ機能イネーブル回路とソケットおよびプラグとの接続の概略図である。

【0048】

【図8】本出願の一実施形態による遅延回路及びトリガレベル変換回路の構成概略図である。

【0049】

【図9】本出願の一実施形態によるウェイクアップ信号出力回路の構造の概略図である。

【0050】

【図10】本出願の一実施形態による第２のプラグ状態検出回路の構造の概略図である。

【0051】

【図11】本出願の一実施形態による第３のプラグ状態検出回路の構造の概略図である。

【0052】

【図12】本出願の一実施形態による第４のプラグ状態検出回路の構造の概略図である。

【0053】

【図13】本出願の一実施形態によるコントローラの構造の概略図である。

【0054】

【図14】本出願の一実施形態による車両の構造の概略図である。

【発明を実施するための形態】

【0055】

本出願の実施形態で提供されるプラグ状態検出ソリューションは、プラグ状態を検出するために使用される。

【0056】

具体的には、プラグ状態は、完全接続状態、半接続状態、または非接続状態であってもよい。例えば、ＧＢ標準では、プラグがソケットに挿入され、Ｓ３が非クローズドの場合、プラグは半接続状態であり、プラグがソケットに挿入され、Ｓ３が閉じている場合、プラグ状態は完全接続状態であり、プラグがソケットに挿入されていない場合、プラグ状態は非接続状態である。さらに、ＧＢ標準およびＥＵ標準では、完全接続状態の場合、異なる充電ケーブルコンデンサが異なるプラグ状態に対応することがある。例えば、完全接続状態と１０Ａの充電ケーブル通電コンデンサは１つのプラグ状態に対応し、完全接続状態と３２Ａの充電ケーブル通電コンデンサは別のプラグ状態に対応する。ＲＣ抵抗の抵抗値はプラグの状態によって変化する。

【0057】

本出願の目的、技術的ソリューション、および利点をより明確にするために、添付の図面を参照して本出願をさらに詳細に説明する。

【0058】

本出願の一実施形態は、プラグ状態検出回路を提供する。図４に示すように、プラグ状態検出回路４００は、ウェイクアップ回路４０１およびサンプリング回路４０２を含む。

【0059】

ウェイクアップ回路４０１は、プラグがソケットに接続されたときに、プラグ状態検出回路４００の接続された抵抗の抵抗値に基づいてウェイクアップ信号を即時に出力する、または遅延して出力するように構成される。ウェイクアップ信号は、中央処理装置をトリガしてサンプリング回路４０２を駆動するために使用される。サンプリング回路４０２は、ＣＰＵの駆動下でスタートアップ電圧を注入するように構成され、スタートアップ電圧が注入された後、サンプリング回路４０２の検出点のレベルが、プラグ状態を示すために使用される。

【0060】

背景技術の説明から、ＧＢ標準、ＥＵ標準、ＵＳ標準のインタフェース構成が異なり、電気車両に配置されるプラグ状態検出回路では、異なるインタフェース構成が異なる接続抵抗に対応していることが分かる。例えば、ＵＳ標準では、プラグをソケットに挿入した後、プラグ状態検出回路の抵抗値の範囲は、１００Ω～１．５ｋΩである。ＧＢ標準Ｓ３が非クローズドの場合、プラグをソケットに差し込んだ後、プラグ状態検出回路の接続抵抗の抵抗値は３．８ｋΩになる。

【0061】

本出願のこの実施形態では、異なる接続抵抗の抵抗値範囲は、ウェイクアップ信号を直ちに出力するか、または遅延して出力することによって区別される。ＧＢ標準プラグ、ＥＵ標準プラグ、またはＵＳ標準プラグがソケットに挿入されても、ウェイクアップ回路４０１は、ウェイクアップ信号を出力するようにトリガされて、ＣＰＵをトリガしてサンプリング回路４０２を駆動し、スタートアップ電圧を注入し、次いでプラグ状態検出を開始する。

【0062】

例えば、ＵＳ標準、クローズドＧＢ標準Ｓ３、ＥＵ標準の３つのシナリオにおいて、プラグをソケットに挿入した後、プラグ状態検出回路４００の抵抗値の範囲は、１００Ω～１．５ｋΩであり、この場合、ウェイクアップ回路４０１は、ウェイクアップ信号を直ちに出力することができる。別の例として、非クローズドＧＢ標準Ｓ３のシナリオでは、プラグがソケットに挿入された後、プラグ状態検出回路４００の接続抵抗の抵抗値は約３．８ｋΩであり、この場合、ウェイクアップ回路４０１はウェイクアップ信号の出力を遅延させることができる。

【0063】

ウェイクアップ回路４０１から出力されたウェイクアップ信号を受信した後、ＣＰＵはサンプリング回路４０２を駆動して、スタートアップ電圧がサンプリング回路４０２に注入されるようにしてもよい。スタートアップ電圧が注入された後、サンプリング回路４０２の検出点のレベルが、プラグ状態を示すために使用される。ＣＰＵは、プラグの状態をさらに判定するために、検出ポイントのレベルを収集することができる。

【0064】

本出願の本実施形態では、ＣＰＵがプラグ状態を判定する具体的な方法は、下記の通りであってもよい。プラグがソケットに挿入されていない場合には、ウェイクアップ回路４０１はウェイクアップ信号を出力せず、ＣＰＵは、ウェイクアップ信号が受信されない場合にはプラグ状態が非接続状態であると判定する；プラグがソケットに挿入された後は、接続抵抗の抵抗値が異なる場合には、ウェイクアップ回路４０１は、ウェイクアップ信号を直ちに出力又は遅延して出力し；ウェイクアップ信号を受信した後は、ＣＰＵは、サンプリング回路４０２を駆動して駆動電圧を注入し、検出点の電圧を検出することによりプラグ状態を判定する。Ｓ３スイッチの状態が異なり、ケーブル通電コンデンサが異なる場合、ＣＰＵが検出する検出点の電圧が異なる。従って、ＣＰＵは、検出点の電圧に基づいてプラグ状態を判定することができる。

【0065】

本出願のこの実施形態では、ＵＳ標準、ＥＵ標準、およびＧＢ標準の下で、プラグがソケットに挿入されている限り、ウェイクアップ回路４０１がウェイクアップ信号を （即時にまたは遅延して）出力することを容易に知ることができる。ウェイクアップ信号を受信した後、ＣＰＵは、サンプリング回路４０２を駆動し、サンプリング回路４０２の検出点の電圧を収集することによって、プラグ状態を判定することができる。すなわち、本出願のこの実施形態で提供されるプラグ状態検出回路４００は、異なる標準の下でプラグ状態を検出するために使用することができる。現行技術で提供されているソリューションと比較して、本出願のこの実施形態では、１つのプラグ状態検出回路４００を使用することにより、異なる標準の下でプラグ状態を検出することができる。これは、電気車両側に構成される製品の量を削減し、製品の規格化された設計および供給を容易にする。

【0066】

具体的には、本出願のこの実施形態では、サンプリング回路４０２は、第１のスイッチング・トランジスタ及び第１の抵抗を含んでもよい。第１のスイッチング・トランジスタの第１の端子は、スタートアップ電圧を入力するように構成され、第１のスイッチング・トランジスタの第２の端子は、ＣＰＵに結合され；図５に示すように、第１の抵抗の第１の端子は、第１のスイッチング・トランジスタの第３の端子に結合され、第１の抵抗の第２の端子は、検出点に結合される。

【0067】

第１のスイッチング・トランジスタは、ＮＰＮタイプのバイポーラトランジスタ、Ｎタイプの金属酸化物半導体（ＮＭＯＳ）、または同様の機能を有する他のデバイスであってもよく、第２の端子の電圧が第３の端子の電圧よりも高い特定値である場合に、第１のスイッチング・トランジスタがスイッチオンされる。第１のスイッチング・トランジスタの第２の端子は、制御端子であり、例えば、ＮＰＮタイプバイポーラトランジスタのベースまたはＮＭＯＳのゲートであってもよい。第１のスイッチング・トランジスタの第２の端子は、ＣＰＵに結合され、第１のスイッチング・トランジスタは、ＣＰＵの制御の下で、スイッチオフまたはスイッチオンされる。

【0068】

ウェイクアップ信号を受信した後、ＣＰＵは、駆動信号を第１のスイッチング・トランジスタに送信し（例えば、第１のスイッチング・トランジスタの第２の端子に１２ Ｖレベルを印加し）、第１のスイッチング・トランジスタの第２の端子の電圧が第１のスイッチング・トランジスタの導通条件を満たすように上昇する。第１のスイッチング・トランジスタがスイッチオンされた後、スタートアップ電圧（例えば、スタートアップ電圧は５Ｖであってもよい）がサンプリング回路４０２に注入される。

【0069】

本出願のこの実施形態で提供されるサンプリング回路４０２および現行技術で提供されるＣＣ検出回路（例えば、図１または図２に示すようなもの）は、同様の機能および構造を有する。相違点は、第１のスイッチング・トランジスタがサンプリング回路４０２に配置されることである。プラグがソケットに挿入された後、ウェイクアップ回路４０１はウェイクアップ信号を出力し、ＣＰＵは、ウェイクアップ信号を受信した後、第１のスイッチング・トランジスタを介してサンプリング回路４０２を駆動する。具体的には、第１のスイッチング・トランジスタは、サンプリング回路４０２に配置され、プラグがソケットに挿入されていないとき、すなわちサンプリング回路４０２が作動しないとき、スタートアップ電圧がサンプリング回路４０２に注入されないようにして、静止電流及びシステム電力消費を低減する。

【0070】

本出願のこの実施形態では、第１のスイッチング・トランジスタと第１の抵抗の位置は、交換可能であり（第１のスイッチング・トランジスタの第２の端子は、依然として、ＣＰＵに結合される）、例えば、第１の抵抗の第１の端子は、スタートアップ電圧を入力するように構成され、第１のスイッチング・トランジスタの第１の端子および第３の端子は、それぞれ、第１の抵抗の第２の端子および検出点に結合されることに留意されたい。第１のスイッチング・トランジスタと第１の抵抗との位置の交換は、サンプリング回路４０２の機能の実現に実質的な影響を及ぼさない。

【0071】

本出願のこの実施形態では、ウェイクアップ回路４０１は、ウェイクアップ信号を出力した後、ＣＰＵの制御下で検出点から切断するようにさらに構成される。

【0072】

ウェイクアップ回路４０１がウェイクアップ信号を出力した後、ウェイクアップ回路４０１の機能が完了する。この場合、システムの電力消費を低減するために、ウェイクアップ回路４０１を検出ポイントから切り離すことができる。

【0073】

具体的には、ウェイクアップ回路４０１は、ウェイクアップ機能イネーブル回路、遅延回路、トリガレベル変換回路、およびウェイクアップ信号出力回路を含んでもよい。ウェイクアップ機能イネーブル回路は、プラグがソケットに接続されているときに、検出点をウェイクアップ回路４０１と通信するように構成され；遅延回路は、スイッチング・トランジスタの遅延導通を実施するように構成され；トリガレベル変換回路は、プラグ状態検出回路４００の接続抵抗の抵抗値が第１の抵抗値より小さく、かつ、遅延回路のスイッチング・トランジスタがスイッチオフされたときに、ウェイクアップ信号を出力するウェイクアップ信号出力回路をトリガし、プラグ状態検出回路４００の接続抵抗の抵抗値が第２の抵抗値より大きく、かつ、遅延回路のスイッチング・トランジスタがスイッチオンされたときに、ウェイクアップ信号を出力するようにウェイクアップ信号出力回路をトリガし、ウェイクアップ信号出力回路は、トリガレベル変換回路のトリガの下でウェイクアップ信号を出力するように構成される。

【0074】

遅延回路は、スイッチング・トランジスタの遅延導通を通じてウェイクアップ信号を遅延して出力することを実施する。遅延回路は、スイッチング・トランジスタおよびコンデンサを含んでもよい。コンデンサの両端子は、スイッチング・トランジスタの第２の端子及び第３の端子にブリッジされる。プラグがソケットに挿入されると、遅延回路のコンデンサが充電を開始し、スイッチング・トランジスタがスイッチオフされる。一定時間充電した後、スイッチング・トランジスタの第２端子と第３端子との間の電圧差がスイッチング・トランジスタのスイッチオン条件を満たし、スイッチング・トランジスタがオンになり、コンデンサの充電が完了し、コンデンサが短絡される。遅延回路におけるスイッチング・トランジスタのスイッチオフ状態及びスイッチオン状態は、それぞれ、プラグ状態検出回路４００における２つの接続状態に対応し、２つの状態は、プラグ状態検出回路４００の接続抵抗の異なる抵抗値と一致する。したがって、プラグがソケットに挿入されると、ウェイクアップ回路４０１は、ＵＳ標準、ＥＵ標準、およびＧＢ標準の下でウェイクアップ信号を出力することができる（異なる標準は接続抵抗の異なる抵抗値範囲に対応する）。

【0075】

例えば、ＵＳ標準、クローズドＧＢ標準Ｓ３、ＥＵ標準の３つのシナリオにおいて、プラグをソケットに挿入した後、プラグ状態検出回路４００の接続抵抗の抵抗値範囲は１００Ω～１．５ｋΩであり、遅延回路のスイッチング・トランジスタがスイッチオフされると（すなわち、コンデンサが充電を開始すると）、プラグ状態検出回路４００内の接続状態がウェイクアップ回路４０１をトリガしてウェイクアップ信号を出力することができる。すなわち、ウェイクアップ信号は、プラグがソケットに挿入された直後に出力される。例えば、非クローズドＧＢ標準Ｓ３のシナリオでは、プラグがソケットに挿入された後、プラグ状態検出回路４００の接続抵抗の抵抗値は、約３．８ｋΩである。遅延回路内のスイッチング・トランジスタがスイッチオフされると（すなわち、コンデンサが充電されると）、プラグ状態検出回路４００内の接続状態は、ウェイクアップ信号を出力するウェイクアップ回路４０１をトリガしない；遅延回路のスイッチング・トランジスタがスイッチオンされたとき（すなわち、コンデンサの充電が完了したとき）のみ、プラグ状態検出回路４００内の接続状態がウェイクアップ回路４０１をトリガしてウェイクアップ信号を出力することができる。すなわち、ウェイクアップ信号の出力は、プラグがソケット内に挿入された後に遅延される。

【0076】

さらに、上述のように、ウェイクアップ信号を出力した後、ウェイクアップ回路４０１はさらに、ＣＰＵの制御下で検出点から切断することができる。特に、この機能は、ウェイクアップ機能イネーブル回路によって実現することができ、具体的には、ウェイクアップ機能イネーブル回路はさらに、ウェイクアップ回路４０１がウェイクアップ信号を出力した後、ＣＰＵの制御の下でウェイクアップ回路４０１から検出点を切り離すように構成される。

【0077】

ウェイクアップ機能イネーブル回路、遅延回路、トリガレベル変換回路、ウェイクアップ信号出力回路の機能について説明した。ウェイクアップ機能イネーブル回路、遅延回路、トリガレベル変換回路、ウェイクアップ信号出力回路の具体的な構成を以下に説明する。

【0078】

１．ウェイクアップ機能イネーブル回路

【0079】

本出願のこの実施形態では、ウェイクアップ機能イネーブル回路は、第２のスイッチング・トランジスタ、第３のスイッチング・トランジスタ、及び第２の抵抗を含む。具体的には、図６に示すように、第２のスイッチング・トランジスタの第１の端子を遅延回路及びトリガ・レベル変換回路に結合し、第２のスイッチング・トランジスタの第２の端子を第３のスイッチング・トランジスタの第１の端子に結合し、第２のスイッチング・トランジスタの第３の端子を検出点に結合し、第３のスイッチング・トランジスタの第２の端子をＣＰＵに結合し、第３のスイッチング・トランジスタの第３の端子を接地し、第２の抵抗の第１の端子を第２のスイッチング・トランジスタの第１の端子に結合し、第２の抵抗の第２の端子を第３のスイッチング・トランジスタの第１の端子に結合する。

【0080】

第２のスイッチング・トランジスタおよび第３のスイッチング・トランジスタは、ＮＰＮタイプのバイポーラトランジスタ、ＮＭＯＳ、または同様の機能を有する他のデバイスであってもよい。第２の端子の電圧が、第３の端子の電圧よりも高い特定値である場合、第２のスイッチング・トランジスタはスイッチオンされ、第３のスイッチング・トランジスタは、同じ条件下でスイッチオンされる。第２のスイッチング・トランジスタの第２の端子と第３のスイッチング・トランジスタの第２の端子は、制御端子であり、例えば、ＮＰＮタイプバイポーラトランジスタのベースまたはＮＭＯＳのゲートであってもよい。

【0081】

第３のスイッチング・トランジスタの第２の端子は、ＣＰＵに結合され、第３のスイッチング・トランジスタは、ＣＰＵの制御の下で、スイッチオフまたはオンされる。ウェイクアップ信号を受信する前に、ＣＰＵは、第３のスイッチング・トランジスタをスイッチオフされるように制御し（すなわち、第３のスイッチング・トランジスタを駆動するため低レベルに設定し）、この場合、ウェイクアップ回路４０１は正常に動作する；ウェイクアップ信号を受信した後に、ＣＰＵは、第３のスイッチング・トランジスタをスイッチオンするように制御し（すなわち、第３のスイッチング・トランジスタを駆動する高レベルを設定し）、この場合、ウェイクアップ回路４０１は、検出点と切断され、ウェイクアップ回路４０１は動作しなくなる。すなわち、上述のように、ウェイクアップ機能イネーブル回路は、ウェイクアップ回路４０１がウェイクアップ信号を出力した後に、ＣＰＵの制御下で、ウェイクアップ回路４０１から検出点を切り離すようにさらに構成される。

【0082】

第３のスイッチング・トランジスタをスイッチオフした（すなわち、ＣＰＵがウェイクアップ信号を受信しない）ときのウェイクアップ機能イネーブル回路の動作原理を以下に分析する。分析を容易にするために、ウェイクアップ機能イネーブル回路とインタフェース構成構造を図に示し、例としてＵＳ標準インタフェースを用いる（本出願の本実施形態の以下の図では、ＵＳ標準インタフェースも例として用いたが、詳細は後述しない）。ウェイクアップ機能イネーブル回路とプラグ及びソケットとの接続関係を図７に示すようになる。プラグをソケットに差し込んだ後、Ｒ５を通して検出点を接地する。第２のスイッチング・トランジスタでは、第３の端子の電圧が低下し、第２の端子と第３の端子との間の電圧差が第２のスイッチング・トランジスタのスイッチ・オン条件を満たす。第２のスイッチング・トランジスタがスイッチオンされた後、ウェイクアップ回路４０１は、検出ポイントと連通される。

【0083】

２．遅延回路

【0084】

本出願のこの実施形態では、遅延回路は、第３の抵抗と、第１のコンデンサと、第４のスイッチング・トランジスタと、第２のコンデンサとを含む。第３の抵抗の第１の端子は、トリガレベル変換回路に結合され、第３の抵抗の第２の端子は、第１のコンデンサの第１の端子に結合される；第１のコンデンサの第２の端子は、第２のスイッチング・トランジスタの第１の端子に結合される；第４のスイッチング・トランジスタの第１の端子は、第３の抵抗の第１の端子に結合され、第４のスイッチング・トランジスタの第２の端子は、第３の抵抗の第２の端子に結合され、第４のスイッチング・トランジスタの第３の端子は、第１のコンデンサの第２の端子に結合される；第２のコンデンサの第１の端子は、第１のコンデンサの第２の端子に結合され、第２のコンデンサの第２の端子は、トリガレベル変換回路に結合される。

【0085】

第４のスイッチング・トランジスタは、ＮＰＮタイプバイポーラトランジスタ、ＮＭＯＳ、または同様の機能を有する他のデバイスであってもよい。第２の端子の電圧が第３の端子の電圧よりも高い特定値である場合、第４のスイッチング・トランジスタがスイッチオンされる。第４のスイッチング・トランジスタの第２の端子は、制御端子であり、例えば、ＮＰＮ型バイポーラトランジスタのベースまたはＮＭＯＳのゲートであってもよい。

【0086】

第１のコンデンサの両端子は、第４のスイッチング・トランジスタの第２の端子及び第３の端子にブリッジされる。上述したように、プラグをソケットに挿入した後、遅延回路の第１のコンデンサが充電を開始し、第４のスイッチング・トランジスタがスイッチオフされる。一定時間充電を行った後、第４のスイッチング・トランジスタの第２の端子と第３の端子との間の電圧差が第４のスイッチング・トランジスタのスイッチオン条件を満たし、第４のスイッチング・トランジスタがスイッチオンされ、第１のコンデンサの充電が完了し、第１のコンデンサが短絡される。第４のスイッチング・トランジスタの遅延導通によって、遅延回路は、ウェイクアップ信号の遅延出力を実現することができる

【0087】

遅延回路はトリガレベル変換回路と連動して動作するので、次に、遅延回路の特定の機能をトリガレベル変換回路と共に説明する。

【0088】

３．トリガレベル変換回路

【0089】

本出願のこの実施形態では、トリガ・レベル変換回路は、第４の抵抗、第５の抵抗、第６の抵抗、および第５のスイッチング・トランジスタを含む。第４の抵抗の第１の端子は、ウェイクアップ回路４０１の入力電圧を受けるように構成され、第４の抵抗の第２の端子は、第２のコンデンサの第２の端子に結合される；第５の抵抗の第１の端子は、ウェイクアップ回路４０１の入力電圧（例えば、入力電圧は１２ Ｖでもよい）を受けるように構成され、第５の抵抗の第２の端子は、第２の抵抗の第１の端子に結合される；
第６の抵抗の第１の端子は、第４の抵抗の第２の端子に結合され、第３の抵抗の第２の端子は、接地される；
第５のスイッチング・トランジスタの第１の端子は、ウェイクアップ信号出力回路に結合され、第５のスイッチング・トランジスタの第２の端子は、第４の抵抗の第２の端子に結合され、第５のスイッチング・トランジスタの第３の端子は、第２のスイッチング・トランジスタの第１の端子に結合される。

【0090】

第５のスイッチング・トランジスタは、ＮＰＮタイプのバイポーラトランジスタ、ＮＭＯＳ、または同様の機能を有する他のデバイスであってもよい。第２の端子の電圧が第３の端子の電圧よりも高い特定値である場合には、第５のスイッチング・トランジスタがスイッチオンされる。第５のスイッチング・トランジスタの第２の端子は、制御端子であり、例えば、ＮＰＮタイプバイポーラトランジスタのベースまたはＮＭＯＳのゲートであってもよい。

【0091】

遅延回路及びトリガレベル変換回路の構造の概略図は図８に示すようなものである。

【0092】

遅延回路及びトリガレベル変換回路の動作原理を分析すると下記の通りである。プラグがソケットに挿入された後、ウェイクアップ機能イネーブル回路の第２のスイッチング・トランジスタがオンにされ、ウェイクアップ回路４０１が検出点と連通される。遅延回路の第４のスイッチング・トランジスタは、ＮＰＮタイプのバイポーラトランジスタまたはＮＭＯＳである。この場合、第４のスイッチング・トランジスタの第２の端子と第３の端子との間の電圧差は、第４のスイッチング・トランジスタのスイッチオン条件をほとんど満たすことができず、第４のスイッチング・トランジスタはスイッチオフされる。トリガレベル変換回路の第４の抵抗は、その回路に接続され、第１のコンデンサは、第５の抵抗→第３の抵抗→第１のコンデンサ→Ｒ５の経路を通して充電される。第１のコンデンサの充電処理が進行するにつれて、第４のスイッチング・トランジスタの第２の端子と第３の端子との間の電圧差は大きくなり、電圧差が第４のスイッチング・トランジスタのスイッチオン条件を満たすと、第４のスイッチング・トランジスタがスイッチオンされ、第３の抵抗と第１のコンデンサとが短絡し、第１のコンデンサは充電を停止する。

【0093】

ＵＳ標準、クローズドＧＢ標準Ｓ３およびＥＵ標準の３つのシナリオにおいて、プラグ状態検出回路４００の接続抵抗の抵抗値が第１の抵抗値より小さく（例えば、抵抗値は１．５ｋΩであってもよい）、第４のスイッチング・トランジスタがスイッチオフされると、接続抵抗の抵抗値が第５のスイッチング・トランジスタをトリガしてスイッチオンにさせることができる。第５のスイッチング・トランジスタがスイッチオンされた後、トリガレベル変換回路は、ウェイクアップ信号出力回路を駆動してウェイクアップ信号を出力することができる。

【0094】

非クローズドＧＢ標準Ｓ３のシナリオでは、プラグ状態検出回路４００の接続抵抗の抵抗値が、第２の抵抗値（例えば、抵抗値は３．７ｋΩまたは３．８ｋΩであってもよい）よりも大きく、第４のスイッチング・トランジスタがスイッチオフされると、接続抵抗の抵抗値は、第５のスイッチング・トランジスタをトリガしてスイッチオンすることができない。第１のコンデンサの充電プロセスが進行するにつれて、第４のスイッチング・トランジスタの第２の端子の電圧は、第４のスイッチング・トランジスタがスイッチオンするまで徐々に上昇する。第４のスイッチング・トランジスタのスイッチがオンになると、第３の抵抗と第１のコンデンサが短絡される。この場合、プラグ状態検出回路４００内の接続関係が変化し、プラグ状態検出回路４００内の抵抗値も変化し、プラグ状態検出回路４００の接続抵抗の抵抗値が、第５のスイッチング・トランジスタをトリガして、スイッチオンすることができる。第５のスイッチング・トランジスタがスイッチオンされた後、トリガレベル変換回路は、ウェイクアップ信号出力回路を駆動してウェイクアップ信号を出力することができる。

【0095】

トリガレベル変換回路では、第５のスイッチング・トランジスタは飽和領域で動作し、プラグをソケットに挿入すると、第５のスイッチング・トランジスタは、瞬間的にスイッチオンされた後、スイッチオフされる。

【0096】

容易に分かるように、ウェイクアップ回路４０１は、プラグがＵＳ標準、クローズドＧＢ標準Ｓ３、およびＥＵ標準の３つのシナリオにおいてソケットに挿入された後、ウェイクアップ信号を即時出力する；非クローズドの国家標準Ｓ３のシナリオにおいて、ウェイクアップ回路４０１は、ウェイクアップ信号を直ちに出力しないが、プラグがソケットに挿入された後の設定時間の遅延後に、ウェイクアップ信号を出力する。設定時間は、第１のコンデンサの充電時間であり、第１のコンデンサの容量値、第３の抵抗の抵抗値、第５の抵抗の抵抗値などを調整することによって設定することができる。

【0097】

４．ウェイクアップ信号出力回路

【0098】

本出願のこの実施形態では、第９図に示すように、ウェイクアップ信号出力回路は、第７の抵抗と、第８の抵抗と、第６のスイッチング・トランジスタとを含む。第７の抵抗の第１の端子は、ウェイクアップ回路４０１の入力電圧を受けるように構成され；第８の抵抗の第１の端子は、第７の抵抗の第２の端子に結合され、第８の抵抗の第２の端子は、第５のスイッチング・トランジスタの第１の端子に結合され；
第６のスイッチング・トランジスタの第１の端子は、第６のスイッチング・トランジスタのスイッチオン時にウェイクアップ信号を出力し、第６のスイッチング・トランジスタの第２の端子は、第７の抵抗の第２の端子に結合され、第６のスイッチング・トランジスタの第３の端子は、第７の抵抗の第１の端子に結合される。

【0099】

第６のスイッチング・トランジスタは、ＰＮＰ型バイポーラトランジスタ、Ｐ型金属酸化物半導体（Ｐ－ｍｅｔａｌ－ｏｘｉｄｅ－ｓｅｍｉｃｏｎｄｕｃｔｏｒ，ＰＭＯＳ）、または同様の機能を有する他のデバイスであり、第２の端子と第３の端子との間の電圧差が特定値より小さい場合には、第６のスイッチング・トランジスタがスイッチオンされる。第６のスイッチング・トランジスタの第２の端子は、制御端子であり、例えば、ＰＮＰタイプのバイポーラトランジスタのベースまたはＰＭＯＳのゲートであってもよい。

【0100】

トリガレベル変換回路の第５のスイッチング・トランジスタがスイッチオンされた後、第６のスイッチング・トランジスタの第２の端子は、第８の抵抗及びＲ５を介して接地され、第２の端子と第３の端子との電圧差が小さくなり、第６のスイッチング・トランジスタがスイッチオンされ、ウェイクアップ信号が出力される。ウェイクアップ信号は、低レベルから高レベルへの変換として理解され得る。具体的には、ウェイクアップ回路４０１の出力は、第６のスイッチング・トランジスタがスイッチオンされる前に低レベルであり、ウェイクアップ回路４０１の出力は、第６のスイッチング・トランジスタがスイッチオンされた後に高レベルである。ＣＰＵがウェイクアップ回路４０１の出力ジャンプを捕捉する場合、ＣＰＵがウェイクアップ信号を受信すると考えることができる。

【0101】

さらに、ウェイクアップ信号出力回路は、さらに、第３のコンデンサを含んでもよく、第３のコンデンサの第１の端子が第６のスイッチング・トランジスタの第１の端子に結合され、第３のコンデンサの第２の端子がウェイクアップ信号を出力するように構成される。この場合、ウェイクアップ信号は、パルス信号として理解され得る。具体的には、ウェイクアップ回路４０１の出力は、第６のスイッチング・トランジスタがスイッチオンされる前に低レベルであり、ウェイクアップ回路４０１は、第６のスイッチング・トランジスタがスイッチオンされた後にパルス信号を出力する。ＣＰＵが受信したパルス信号はウェイクアップ信号とみなせる。

【0102】

上記の分析から分かるように、本出願のこの実施形態で提供されるウェイクアップ回路４０１は、プラグが３つの標準、すなわちＧＢ標準、ＥＵ標準、およびＵＳ標準の下のソケットに挿入された後にウェイクアップ信号を出力し、ＣＰＵが、ウェイクアップ信号を受信した後に、サンプリング回路４０２を駆動し、プラグ状態検出をさらに実行することができる。換言すれば、本出願のこの実施形態で提供されるプラグ状態検出回路４００を使用することによって、１つの検出回路を使用することによって、プラグ状態を異なる標準の下で検出することができ、それによって、電気車両側に構成される製品の量を削減し、製品の規格化された設計および供給を容易にする。さらに、本出願のこの実施形態では、プラグがソケットに挿入されていない場合にはスタートアップ電圧がサンプリング回路４０２に注入されず、サンプリング回路が作動状態にないため、システムの電力消費が低減され、プラグ状態検出回路４００が低い静止電流を有することができる。

【0103】

さらに、ウェイクアップ回路４０１がウェイクアップ信号を出力した後、ウェイクアップ回路４０１は検出点から切り離され、その結果、システムの電力消費はさらに低減され、ウェイクアップ回路４０１はサンプリング回路４０２の検出を妨げない。

【0104】

例えば、図１０は、本出願のこの実施形態によるプラグ状態検出回路の可能な構造の概略図である。

【0105】

図１０に示すプラグ状態検出回路では、プラグがソケットに挿入される前に、サンプリング回路４０２の第１のスイッチング・トランジスタはスイッチオフにされ、サンプリング回路４０２は作動しない；ウェイクアップ回路４０１の第２のスイッチング・トランジスタはスイッチオフされ、ウェイクアップ回路４０１は作動しない。この場合、システムは低静止電流と低消費電力を実現する。

【0106】

ＵＳ標準、クローズドＧＢ標準Ｓ３、およびＥＵ標準の３つのシナリオでは、プラグがソケットに挿入された後、第１のコンデンサが充電を開始する。第４のスイッチング・トランジスタがオンになる前に、プラグ状態検出回路の接続抵抗の抵抗値は、第５のスイッチング・トランジスタのスイッチング・オン条件を満たすことができ、第５のスイッチング・トランジスタがオンになり、ウェイクアップ回路４０１がウェイクアップ信号を出力する。

【0107】

非クローズドＧＢ標準Ｓ３のシナリオでは、プラグがソケットに挿入された後、第１のコンデンサが充電を開始する。第４のスイッチング・トランジスタがオンになる前に、プラグ状態検出回路の接続抵抗の抵抗値は、第５のスイッチング・トランジスタのスイッチング・オン条件を満たすことができず、第５のスイッチング・トランジスタはオンにならず、ウェイクアップ回路４０１はウェイクアップ信号を出力しない。第１のコンデンサが設定持続時間の間充電された後、第４のスイッチング・トランジスタがオンにされ、第３の抵抗が短絡される。この場合、プラグ状態検出回路の接続抵抗の抵抗値は、第５のスイッチング・トランジスタのスイッチオン条件を満たすことができ、第５のスイッチング・トランジスタがオンになり、ウェイクアップ回路４０１がウェイクアップ信号を出力する。

【0108】

任意の標準において、ウェイクアップ回路４０１がＣＰＵにウェイクアップ信号を出力した後、ＣＰＵはサンプリング回路４０２の第１のスイッチング・トランジスタをオンに制御し、スタートアップ電圧がサンプリング回路４０２に注入され、ＣＰＵはプラグ状態検出を開始する。さらに、ＣＰＵは、第３のスイッチング・トランジスタを駆動するために高レベルを設定し、第３のスイッチング・トランジスタはオンにされ、ウェイクアップ回路４０１は検出点から切り離される。

【0109】

さらに、本出願の一実施形態は、プラグ状態検出回路をさらに提供する。図１１参照する。プラグ状態検出回路１１００は、第１の抵抗１１０１と、第２の抵抗１１０２と、スイッチング・トランジスタ１１０３とを含む。

【0110】

第１の抵抗１１０１の第１の端子は、スタートアップ電圧を注入するように構成され、スタートアップ電圧が注入された後、プラグ状態を示すために、プラグ状態検出回路１１００の検出点のレベルが使用される；第２の抵抗１１０２の第１の端子は、第１の抵抗１１０１の第２の端子に結合され、第２の抵抗１１０２の第２の端子は、検出点に結合される；スイッチング・トランジスタ１１０３の第１の端子は、スイッチング・トランジスタ１１０３がオンにされると、ウェイクアップ信号を出力し、スイッチング・トランジスタ１１０３の第２の端子は、第１の抵抗１１０１の第２の端子に結合され、スイッチング・トランジスタ１１０３の第３の端子は、第１の抵抗１１０１の第１の端子に結合され、スイッチング・トランジスタ１１０３の第３の端子は、第１の抵抗１１０１の第１の端子に結合され、ウェイクアップ信号は、検出点のレベルを収集するためにＣＰＵをトリガするために使用される。

【0111】

スイッチング・トランジスタ１１０３は、ＰＮＰタイプのバイポーラトランジスタ、ＰＭＯＳ、または同様の機能を有する他のデバイスであり、第２の端子と第３の端子との間の電圧差が特定値より小さい場合には、スイッチング・トランジスタ１１０３がオンにされる。スイッチング・トランジスタ１１０３の第２の端子は、制御端子であり、例えば、ＰＮＰタイプのバイポーラトランジスタのベースまたはＰＭＯＳのゲートであってもよい。

【0112】

具体的には、第１の抵抗１１０１および第２の抵抗１１０２の抵抗値は、次の条件を満たす：プラグがソケットに接続されていない場合にスイッチング・トランジスタ１１０３がオフになり、プラグがソケットに接続されている場合にスイッチング・トランジスタ１１０３がオンになる。

【0113】

換言すれば、本出願のこの実施形態では、第１の抵抗１１０１および第２の抵抗１１０２の抵抗値を調整することによって、プラグ状態検出回路１１００の接続抵抗の抵抗値は、プラグがソケットに挿入されたときに、異なる標準の下でスイッチング・トランジスタ１１０３のスイッチオン条件を満たすことができる。スイッチング・トランジスタ１１０３がオンにされた後、ＣＰＵは、ウェイクアップ信号を受信し、次いで、検出点のレベルを収集することによってプラグ状態を判定する。

【0114】

さらに、プラグ状態検出回路１１００は、レベル変換ユニットをさらに含んでもよい。レベル変換ユニットは、図１２に示すように、パワーバッテリの出力電圧をスタートアップ電圧に変換し、スタートアップ電圧を第１の抵抗の第１の端子に注入するように構成される。

【0115】

電気車両では、パワーバッテリの出力電圧は、固定値、例えば、１２Ｖであり、この電圧値は、プラグ状態検出回路１１００の作動のための電圧要件を満たさなくてもよい。したがって、パワーバッテリの出力電圧は、レベル変換ユニットによって変換されてもよく、変換された電圧（例えば、５Ｖ）は、プラグ状態検出回路１１００の作動のための電圧要件を満たす。

【0116】

結論として、本出願のこの実施形態で提供されるプラグ状態検出回路１１００が使用される場合、ウェイクアップ信号は、プラグがソケットに挿入された後に、３つの標準、すなわち、ＧＢ標準、ＥＵ標準、およびＵＳ標準の下で出力され得る。ＣＰＵは、ウェイクアップ信号を受信した後、検出点の電圧を収集し、プラグ状態検出を行う。換言すれば、本出願のこの実施形態で提供されるプラグ状態検出回路１１００を使用することによって、１つの検出回路を使用することによって、プラグ状態を異なる標準の下で検出することができ、それによって、電気車両側に構成される製品の量を削減し、製品の規格化された設計および供給を容易にする。

【0117】

本出願の一実施形態は、さらに、コントローラを提供する。図１３に示すように、コントローラ１３００は、プラグ状態検出回路１３０１を含む。プラグ状態検出回路は、プラグ状態検出回路４００またはプラグ状態検出回路１１００であってもよい。

【0118】

実際の用途では、コントローラ１３００は、異なる車両の構成に応じて、モータコントローラまたは充電コントローラであってもよい。

【0119】

本出願の一実施形態は、さらに、車両を提供する。図１４参照されたい。車両は、ＣＰＵ１４０１および前述のコントローラ１３００を含む。

【0120】

実際の用途では、ＣＰＵ１４０１は、車両コントローラまたは車両コントローラの一部とすることができる。

【0121】

当業者は、本出願の範囲から逸脱することなく、本出願に種々の修正及び変更を加えることができることは明らかである。本出願は、本出願の特許請求の範囲およびその同等の技術の範囲内にあることを条件として、本出願のこれらの修正および変形をカバーすることを意図している。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】