特許 7347054 状態出力回路および電力供給装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-09-11

(45)【発行日】2023-09-20

(54)【発明の名称】状態出力回路および電力供給装置

(51)【国際特許分類】

   H03K 19/0175 20060101AFI20230912BHJP

   H01L 21/822 20060101ALI20230912BHJP

   H01L 27/04 20060101ALI20230912BHJP

【ＦＩ】

H03K19/0175 220

H01L27/04 H

【請求項の数】 14

(21)【出願番号】P 2019168157

(22)【出願日】2019-09-17

(65)【公開番号】P2021048435

(43)【公開日】2021-03-25

【審査請求日】2022-08-10

(73)【特許権者】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(74)【代理人】

【識別番号】110000877

【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所

(72)【発明者】

【氏名】中川 翔

【審査官】石井 則之

(56)【参考文献】

【文献】特開２０１５－１４２３３０（ＪＰ，Ａ）

【文献】特開２０１１－０５５３３３（ＪＰ，Ａ）

【文献】特開昭５６－１１８３５２（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０３Ｋ １９／０１７５

Ｈ０１Ｌ ２１／８２２

(57)【特許請求の範囲】

【請求項1】

電力供給装置の状態を示す状態信号を出力する状態出力回路であって、
前記状態信号を出力する状態出力端子と、
基準電位が印加される基準電位線と、
前記基準電位より高電位の第１プルアップ電位が印加される第１プルアップ端子と、
前記状態出力端子と前記基準電位線との間に設けられ、前記状態出力端子と前記基準電位線を接続するか否かを、前記状態信号に応じて切り替える接続切替部と、
前記接続切替部と前記状態出力端子との間に設けられた第１保護抵抗と、
前記第１保護抵抗と前記接続切替部との第１接続線を、前記第１プルアップ電位にプルアップするプルアップ部と
を備え、
前記電力供給装置の状態に応じて前記接続切替部を制御する制御部と、
前記制御部に電源電力を供給する電源端子と
を更に備え、
前記電源端子と前記第１プルアップ端子が同一の端子である
状態出力回路。

【請求項2】

電力供給装置の状態を示す状態信号を出力する状態出力回路であって、
前記状態信号を出力する状態出力端子と、
基準電位が印加される基準電位線と、
前記基準電位より高電位の第１プルアップ電位が印加される第１プルアップ端子と、
前記状態出力端子と前記基準電位線との間に設けられ、前記状態出力端子と前記基準電位線を接続するか否かを、前記状態信号に応じて切り替える接続切替部と、
前記接続切替部と前記状態出力端子との間に設けられた第１保護抵抗と、
前記第１保護抵抗と前記接続切替部との第１接続線を、前記第１プルアップ電位にプルアップするプルアップ部と、
第２プルアップ電位が印加される第２プルアップ端子と
を備え、
前記プルアップ部は、前記第１接続線を、前記第１プルアップ電位または前記第２プルアップ電位に応じた電位にプルアップする
状態出力回路。

【請求項3】

前記プルアップ部は、
前記第２プルアップ端子が開放状態の場合には、前記第１接続線を前記第１プルアップ電位に応じた電位にプルアップし、
前記第２プルアップ端子に外部電源が接続された場合には、前記第１接続線を前記第２プルアップ電位に応じた電位にプルアップする
請求項２に記載の状態出力回路。

【請求項4】

前記プルアップ部は、
前記第１プルアップ端子および前記第２プルアップ端子と、前記第１接続線との間に設けられ、前記第１プルアップ電位または前記第２プルアップ電位に応じた電位を生成する電位生成ＭＯＳＦＥＴと、
前記第１プルアップ端子と前記電位生成ＭＯＳＦＥＴのゲート端子とを接続する第１接続部と、
前記第２プルアップ端子と前記電位生成ＭＯＳＦＥＴのゲート端子とを接続する第２接続部と
を有し、
前記第２接続部は、前記第２プルアップ端子と前記電位生成ＭＯＳＦＥＴのゲート端子との間に設けられた第２保護抵抗を含む
請求項２または３に記載の状態出力回路。

【請求項5】

前記第２保護抵抗の抵抗値が１ｋΩ以上である
請求項４に記載の状態出力回路。

【請求項6】

前記第１接続部は、
前記第１プルアップ端子と前記基準電位線との間に設けられたクランプダイオードと、
前記クランプダイオードと前記第１プルアップ端子との間に設けられた第１直列抵抗と、
前記第１直列抵抗と前記第１プルアップ端子との間に設けられた第２直列抵抗と
を有し、
前記第１直列抵抗および前記第２直列抵抗の間の第２接続線が、前記電位生成ＭＯＳＦＥＴのゲート端子に接続されている
請求項４または５に記載の状態出力回路。

【請求項7】

前記プルアップ部は、アノードが前記電位生成ＭＯＳＦＥＴのソース端子に接続され、カソードが前記電位生成ＭＯＳＦＥＴのゲート端子に接続された第２保護ダイオードを更に有する
請求項４から６のいずれか一項に記載の状態出力回路。

【請求項8】

電力供給装置の状態を示す状態信号を出力する状態出力回路であって、
前記状態信号を出力する状態出力端子と、
基準電位が印加される基準電位線と、
前記基準電位より高電位の第１プルアップ電位が印加される第１プルアップ端子と、
前記状態出力端子と前記基準電位線との間に設けられ、前記状態出力端子と前記基準電位線を接続するか否かを、前記状態信号に応じて切り替える接続切替部と、
前記接続切替部と前記状態出力端子との間に設けられた第１保護抵抗と、
前記第１保護抵抗と前記接続切替部との第１接続線を、前記第１プルアップ電位にプルアップするプルアップ部と
を備え、
前記電力供給装置の状態に応じて前記接続切替部を制御する制御部と、
前記制御部に電源電力を供給する電源端子と
を更に備え、
前記電源端子と前記第１プルアップ端子が異なる端子であり、
前記第１プルアップ電位は、前記電源端子の電位よりも高い
状態出力回路。

【請求項9】

前記第１保護抵抗の抵抗値が１ｋΩ以上である
請求項１から８のいずれか一項に記載の状態出力回路。

【請求項10】

前記基準電位線にアノードが接続され、前記第１接続線にカソードが接続された第１保護ダイオードを更に備える
請求項１から９のいずれか一項に記載の状態出力回路。

【請求項11】

前記プルアップ部は、前記第１接続線と前記第１プルアップ端子との間に設けられたプルアップ抵抗を有する
請求項１から１０のいずれか一項に記載の状態出力回路。

【請求項12】

前記プルアップ抵抗の抵抗値が１０ｋΩ以上である
請求項１１に記載の状態出力回路。

【請求項13】

前記プルアップ抵抗が、ゲート端子とソース端子とが接続されたデプレッション型ＭＯＳＦＥＴである
請求項１１に記載の状態出力回路。

【請求項14】

負荷に電力を供給する電力供給装置であって、
前記電力供給装置の状態を検出する制御部と、
電力供給装置の状態を示す状態信号を出力する、請求項１から１３のいずれか一項に記載の状態出力回路と
を備える電力供給装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、状態出力回路および電力供給装置に関する。

【背景技術】

【0002】

従来、負荷に電力を供給する電力供給装置において、電力供給装置における過電流、過熱等の状態を示す状態信号を出力する構成が知られている（例えば、特許文献１、非特許文献１参照）。
特許文献１ 特開２０１７－５１２５号公報

【発明の概要】

【発明が解決しようとする課題】

【0003】

電力供給装置においては、状態信号を出力する状態出力端子を保護することが好ましい。

【課題を解決するための手段】

【0004】

上記課題を解決するために、本発明の第１の態様においては、電力供給装置の状態を示す状態信号を出力する状態出力回路を提供する。状態出力回路は、状態信号を出力する状態出力端子を備えてよい。状態出力回路は、基準電位が印加される基準電位線を備えてよい。状態出力回路は、基準電位より高電位の第１プルアップ電位が印加される第１プルアップ端子を備えてよい。状態出力回路は、状態出力端子と基準電位線との間に設けられ、状態出力端子と基準電位線を接続するか否かを、状態信号に応じて切り替える接続切替部を備えてよい。状態出力回路は、接続切替部と状態出力端子との間に設けられた第１保護抵抗を備えてよい。状態出力回路は、第１保護抵抗と接続切替部との第１接続線を、第１プルアップ電位にプルアップするプルアップ部を備えてよい。

【0005】

第１保護抵抗の抵抗値が１ｋΩ以上であってよい。

【0006】

状態出力回路は、基準電位線にアノードが接続され、第１接続線にカソードが接続された第１保護ダイオードを備えてよい。

【0007】

プルアップ部は、第１接続線と第１プルアップ端子との間に設けられたプルアップ抵抗を有してよい。

【0008】

プルアップ抵抗の抵抗値が１０ｋΩ以上であってよい。

【0009】

プルアップ抵抗が、ゲート端子とソース端子とが接続されたデプレッション型ＭＯＳＦＥＴであってよい。

【0010】

状態出力回路は、電力供給装置の状態に応じて接続切替部を制御する制御部を備えてよい。状態出力回路は、制御部に電源電力を供給する電源端子を備えてよい。電源端子と第１プルアップ端子が同一の端子であってよい。電源端子と第１プルアップ端子が異なる端子であってよい。

【0011】

状態出力回路は、第２プルアップ電位が印加される第２プルアップ端子を備えてよい。プルアップ部は、第１接続線を、第１プルアップ電位または第２プルアップ電位に応じた電位にプルアップしてよい。

【0012】

プルアップ部は、第２プルアップ端子が開放状態の場合には、第１接続線を第１プルアップ電位に応じた電位にプルアップしてよい。プルアップ部は、第２プルアップ端子に外部電源が接続された場合には、第１接続線を第２プルアップ電位に応じた電位にプルアップしてよい。

【0013】

プルアップ部は、第１プルアップ端子および第２プルアップ端子と、第１接続線との間に設けられ、第１プルアップ電位または第２プルアップ電位に応じた電位を生成する電位生成ＭＯＳＦＥＴを有してよい。プルアップ部は、第１プルアップ端子と電位生成ＭＯＳＦＥＴのゲート端子とを接続する第１接続部を有してよい。プルアップ部は、第２プルアップ端子と電位生成ＭＯＳＦＥＴのゲート端子とを接続する第２接続部を有してよい。第２接続部は、第２プルアップ端子と電位生成ＭＯＳＦＥＴのゲート端子との間に設けられた第２保護抵抗を含んでよい。

【0014】

第２保護抵抗の抵抗値が１ｋΩ以上であってよい。

【0015】

第１接続部は、第１プルアップ端子と基準電位線との間に設けられたクランプダイオードを有してよい。第１接続部は、クランプダイオードと第１プルアップ端子との間に設けられた第１直列抵抗を有してよい。第１接続部は、第１直列抵抗と第１プルアップ端子との間に設けられた第２直列抵抗を有してよい。第１直列抵抗および第２直列抵抗の間の第２接続線が、電位生成ＭＯＳＦＥＴのゲート端子に接続されていてよい。

【0016】

プルアップ部は、アノードが電位生成ＭＯＳＦＥＴのソース端子に接続され、カソードが電位生成ＭＯＳＦＥＴのゲート端子に接続された第２保護ダイオードを有してよい。

【0017】

本発明の第２の態様においては、負荷に電力を供給する電力供給装置を提供する。電力供給装置は、電力供給装置の状態を検出する制御部を備えてよい。電力供給装置は、電力供給装置の状態を示す状態信号を出力する、第１の態様に係る状態出力回路を備えてよい。

【0018】

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

【図面の簡単な説明】

【0019】

【図1】本発明の一つの実施形態に係る電力供給装置１００の一例を示す図である。

【図2】第１比較例に係る状態出力回路１５０の構成例を示す図である。

【図3】第２比較例に係る状態出力回路１５０の構成例を示す図である。

【図4】第３比較例に係る状態出力回路１５０の構成例を示す図である。

【図5】実施例に係る状態出力回路１５０の構成例を示す図である。

【図6】実施例に係る状態出力回路１５０の他の構成例を示す図である。

【図7】実施例に係る状態出力回路１５０の他の構成例を示す図である。

【発明を実施するための形態】

【0020】

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

【0021】

図１は、本発明の一つの実施形態に係る電力供給装置１００の一例を示す図である。本例の電力供給装置１００は、入力端子１０１、出力端子１０２、高電位端子１０３、基準電位端子１０４および状態出力端子１０５を有する半導体チップである。

【0022】

電力供給装置１００は、入力端子１０１に入力される入力信号ＩＮに応じて動作して、出力端子１０２に接続された負荷２００に電力を供給する。本例の入力信号ＩＮは、負荷２００に電力を供給する場合と、供給しない場合とを２値の論理値で示す信号であってよい。

【0023】

高電位端子１０３には、所定の高電位ＶＣＣが印加される。本例の高電位端子１０３には、高電位ＶＣＣを生成する電源１１０が接続されている。基準電位端子１０４には、高電位ＶＣＣより低い基準電位が印加される。本例の基準電位はグランド電位ＧＮＤである。

【0024】

電力供給装置１００は、電力供給装置１００の内部状態を示す状態信号ＳＴを、状態出力端子１０５から出力する。状態信号ＳＴは、例えば過電流等の異常を検出したことを示す信号であってよい。状態出力端子１０５には、状態信号ＳＴを処理する処理装置１３０が接続されてよい。処理装置１３０は、電力供給装置１００と同一のチップパッケージ内に設けられてよい。処理装置１３０は、状態信号ＳＴを処理する専用の装置であってよく、汎用の装置であってもよい。処理装置１３０は、状態信号ＳＴに応じて、電力供給装置１００を制御してよく、他の電力供給装置１００を制御してよく、他の装置を制御してもよい。例えば処理装置１３０は、複数の電力供給装置１００に接続されており、いずれかの電力供給装置１００において異常が検出された場合に、複数の電力供給装置１００からの電力供給を停止させる。また処理装置１３０は、いずれかの電力供給装置１００において異常が検出された場合に、他の装置に警報を発生させてよく、他の装置を停止させてもよい。

【0025】

電力供給装置１００は、ドライバ回路１０と、出力部１２とを備えてよい。出力部１２は、出力端子１０２を介して負荷２００に接続され、負荷２００に電力を供給する。出力部１２は、ＩＧＢＴまたはパワーＭＯＳＦＥＴ等のスイッチング素子であってよい。出力部１２は、制御端子Ｇ（例えばゲート端子）、ソース端子Ｓおよびドレイン端子Ｄを有する。本例のドレイン端子Ｄは高電位端子１０３に接続され、ソース端子Ｓは出力端子１０２に接続される。出力部１２は、制御端子Ｇに入力される制御信号とソース端子Ｓとの間の電位差に応じて、負荷２００に高電位ＶＣＣを印加するか否かを切り替える。

【0026】

ドライバ回路１０は、入力端子１０１に入力される入力信号ＩＮに応じた制御信号を、出力部１２の制御端子Ｇに入力する。ドライバ回路１０には、基準電位ＧＮＤを基準とした電位を有する信号が入力される。ドライバ回路１０は、基準電位ＧＮＤを基準とした信号を、出力部１２の出力電位ＯＵＴを基準とした制御信号にレベルシフトするレベルシフト回路として機能する。出力電位ＯＵＴは、出力部１２のソース端子Ｓの電位であってよい。

【0027】

本例の電力供給装置１００は、制御部５０を有する。制御部５０は、入力信号ＩＮに応じた論理値パターンを有する制御信号をドライバ回路１０に入力する。制御部５０が出力する制御信号は、Ｌ論理値の場合に基準電位ＧＮＤに応じた電位となり、Ｈ論理値の場合に高電位ＶＣＣに応じた電位となる。基準電位ＧＮＤに応じた電位とは、基準電位ＧＮＤにほぼ等しい電位であってよい。高電位ＶＣＣに応じた電位とは、高電位ＶＣＣにほぼ等しい電位であってよい。

【0028】

本例の制御部５０は、電力供給装置１００の内部状態に基づいて、ドライバ回路１０を制御する。電力供給装置１００の内部状態とは、所定のノードにおける電圧値、電流値および抵抗値、ならびに、所定の場所における温度の少なくとも一つのパラメータで示される状態であってよい。本例の電力供給装置１００は、それぞれが電力供給装置１００の内部状態を監視する、低電圧検出部７２、負荷開放検出部５６、過電流検出部５８および過熱検出部６０の少なくとも一つを備える。

【0029】

低電圧検出部７２は、高電位端子１０３の高電位ＶＣＣの電圧値を検出する。低電圧検出部７２は、高電位ＶＣＣの電圧値が所定の基準値を下回った場合に、異常状態である旨を制御部５０に通知する。

【0030】

負荷開放検出部５６は、出力端子１０２に負荷２００が接続されているか否かを検出する。負荷開放検出部５６は、出力端子１０２が開放状態であるか否かを、出力端子１０２から所定の電圧または電流を出力した場合の出力抵抗に基づいて検出してよい。負荷開放検出部５６は、出力端子１０２に負荷２００が接続されていない状態で、出力部１２がオン状態になるのを防ぐべく、負荷２００が接続されていないことを検出した場合に異常状態である旨を制御部５０に通知する。

【0031】

過電流検出部５８は、出力部１２から出力される電流を検出する。過電流検出部５８は、出力電流値が所定の基準値を上回った場合に、異常状態である旨を制御部５０に通知する。

【0032】

過熱検出部６０は、電力供給装置１００における１つ以上の箇所における温度を検出する。過熱検出部６０は、いずれかの箇所における温度が所定の基準値を上回った場合に、異常状態である旨を制御部５０に通知する。

【0033】

制御部５０は、いずれかの検出部から異常状態である旨が通知された場合に、入力信号ＩＮの論理値によらず、出力部１２をオフ状態に制御する。電力供給装置１００の内部状態に応じて出力部１２をオフ状態にすることで、電力供給装置１００を保護できる。

【0034】

電力供給装置１００は、状態出力回路１５０を有する。制御部５０は、いずれかの検出部から異常状態である旨が通知された場合に、状態出力回路１５０に所定の論理値の状態信号ＳＴを出力させる。本例の状態出力回路１５０は、状態出力端子１０５と、基準電位端子１０４との間に接続されたＭＯＳＦＥＴを有してよい。本例の制御部５０は、電力供給装置１００の内部状態に応じて、当該ＭＯＳＦＥＴを制御する内部信号ＳＴ０を出力する。

【0035】

電力供給装置１００は、ダイオード６６およびダイオード６８の少なくとも一つを有してよい。ダイオード６６は、アノードが基準電位端子１０４に接続され、カソードが高電位端子１０３に接続される。ダイオード６６は、高電位端子１０３に所定値以上の電圧が入力された場合に、高電位端子１０３を基準電位端子１０４に接続することで、電力供給装置１００を保護する。

【0036】

ダイオード６８は、アノードが基準電位端子１０４に接続され、カソードが入力端子１０１に接続される。ダイオード６８は、入力端子１０１に所定値以上の電圧が入力された場合に、入力端子１０１を基準電位端子１０４に接続することで、電力供給装置１００を保護する。

【0037】

電力供給装置１００は、内部電源７０を備えてよい。内部電源７０は、高電位端子１０３に接続されている。内部電源７０は、高電位ＶＣＣに応じて、電力供給装置１００における各回路に供給する電源電圧を生成してよい。例えば内部電源７０は、各検出部に電源電圧を供給する。

【0038】

図２は、第１比較例に係る状態出力回路１５０の構成例を示す図である。本例では、電力供給装置１００の外側において、プルアップ電源１３４およびプルアップ抵抗１３２が設けられている。プルアップ電源１３４は、プルアップ抵抗１３２を介して状態出力端子１０５に接続されている。これにより、状態出力端子１０５の電位が、プルアップ電源１３４によりプルアップされる。本例のプルアップ電源１３４の電位は、高電位ＶＣＣよりも低い。

【0039】

状態出力回路１５０は、状態出力端子１０５、基準電位線１６２、高電位線１６１、接続切替部１５２、出力抵抗１５４および保護ダイオード１５６を有する。基準電位線１６２は、基準電位ＧＮＤが印加される。基準電位線１６２は、図１に示した基準電位端子１０４に接続されていてよい。高電位線１６１は、基準電位ＧＮＤよりも高電位の高電位が印加される。本例の高電位線１６１には、高電位ＶＣＣが印加されている。高電位線１６１は、高電位端子１０３に接続されていてよい。

【0040】

接続切替部１５２は、状態出力端子１０５と基準電位線１６２との間に設けられる。接続切替部１５２は、状態出力端子１０５と基準電位線１６２とを接続するか否かを、制御部５０において異常状態が検出されたか否かに応じて切り替える。本例の接続切替部１５２は、ソース端子Ｓが基準電位線１６２に接続され、ドレイン端子Ｄが出力抵抗１５４を介して状態出力端子１０５に接続されたＭＯＳＦＥＴである。接続切替部１５２のゲート端子Ｇには、内部信号ＳＴ０が入力される。

【0041】

本例では、状態出力端子１０５から出力される状態信号ＳＴは、プルアップ電源１３４に応じた電位となる。例えば、接続切替部１５２がオン状態になると、状態出力端子１０５から出力される状態信号ＳＴは、プルアップ電位を、出力抵抗１５４およびプルアップ抵抗１３２で分圧した電位となる。また、接続切替部１５２がオフ状態になると、状態信号ＳＴは、プルアップ電位となる。これにより、外部の処理装置１３０に、電力供給装置１００の内部状態を通知できる。

【0042】

出力抵抗１５４は、状態出力端子１０５と、接続切替部１５２との間に設けられる。出力抵抗１５４は、例えばポリシリコンで形成された抵抗であるが、これに限定されない。出力抵抗１５４の抵抗値は、１０Ωから１００Ω程度である。

【0043】

保護ダイオード１５６は、アノードが状態出力端子１０５に接続され、カソードが高電位線１６１に接続される。保護ダイオード１５６は、状態出力端子１０５にサージ等の高電位が印加された場合に、状態出力端子１０５と、高電位端子１０３とを接続することで、接続切替部１５２等を保護する。

【0044】

本例の状態出力回路１５０においては、高電位ＶＣＣが例えば０Ｖのように、プルアップ電源１３４の電位よりも十分小さくなると、プルアップ電源１３４から高電位端子１０３に大きな電流が流れてしまう。このため、状態出力回路１５０を十分に保護できない。なお、プルアップ電源１３４が生成するプルアップ電位は、処理装置１３０の入力電圧の定格等に応じて定められることが好ましい。しかし、プルアップ電源１３４のプルアップ電位を大きくすると、プルアップ電源１３４から高電位端子１０３に電流が流れやすくなってしまう。このため、本例の状態出力回路１５０は、処理装置１３０の特性に応じてプルアップ電位を調整することが困難な場合がある。

【0045】

図３は、第２比較例に係る状態出力回路１５０の構成例を示す図である。本例においても、電力供給装置１００の外側において、プルアップ電源１３４およびプルアップ抵抗１３２が設けられている。

【0046】

状態出力回路１５０は、図２に示した状態出力回路１５０の構成において、保護ダイオード１５６に代えて保護ダイオード１５８を有する。保護ダイオード１５８は、アノードが基準電位線１６２に接続され、カソードが状態出力端子１０５に接続される。保護ダイオード１５８は、状態出力端子１０５にサージ等の高電位が印加された場合に、状態出力端子１０５と、基準電位線１６２とを接続することで、接続切替部１５２等を保護する。

【0047】

本例の状態出力回路１５０においては、状態出力端子１０５が負電位になると、保護ダイオード１５６を通って、基準電位線１６２から状態出力端子１０５に大きな電流が流れてしまう。このため、消費電力が増大してしまう。このため、状態出力回路１５０を十分に保護できない。また、プルアップ電源１３４のプルアップ電位を大きくすると、プルアップ電源１３４から基準電位線１６２に電流が流れやすくなってしまう。このため、本例の状態出力回路１５０は、処理装置１３０の特性に応じてプルアップ電位を調整することが困難な場合がある。

【0048】

図４は、第３比較例に係る状態出力回路１５０の構成例を示す図である。本例においても、電力供給装置１００の外側において、プルアップ電源１３４およびプルアップ抵抗１３２が設けられている。

【0049】

状態出力回路１５０は、図３に示した状態出力回路１５０の構成において、保護ダイオード１５８のカソードが、接続切替部１５２のドレイン端子Ｄに接続された構造である。本例によれば、状態出力端子１０５と保護ダイオード１５８との間に出力抵抗１５４が設けられている。このため、状態出力端子１０５が負電位になった場合に、基準電位線１６２から状態出力端子１０５に流れる電流を抑制できる。

【0050】

しかし、出力抵抗１５４の抵抗値は１０Ωから１００Ω程度なので、電力抑制の効果は小さい。出力抵抗１５４の抵抗値を大きくすれば、電力抑制の効果を高めることができる。しかし、状態信号ＳＴがＬ論理値の場合の状態出力端子１０５の電位は、プルアップ抵抗１３２と出力抵抗１５４との分圧比で定まるので、出力抵抗１５４の抵抗値を大きくすると当該電位が上昇してしまい、Ｈ論理値とＬ論理値の電位差が小さくなる。

【0051】

図５は、実施例に係る状態出力回路１５０の構成例を示す図である。本例の状態出力回路１５０は、高電位線１６１、基準電位線１６２、状態出力端子１０５、接続切替部１５２、第１プルアップ端子、第１保護抵抗１６０、第１接続線１６３、プルアップ部１７０および第１保護ダイオード１５９を備える。高電位線１６１、基準電位線１６２、状態出力端子１０５、接続切替部１５２および第１保護ダイオード１５９は、図４に示した高電位線１６１、基準電位線１６２、状態出力端子１０５、接続切替部１５２および保護ダイオード１５８と同一である。

【0052】

第１プルアップ端子には、基準電位ＧＮＤよりも高電位の第１プルアップ電位が印加される。本例の第１プルアップ端子は高電位端子１０３であり、第１プルアップ電位は高電位ＶＣＣである。

【0053】

第１保護抵抗１６０は、接続切替部１５２と、状態出力端子１０５との間に設けられている。第１保護抵抗１６０の抵抗値は、図４における出力抵抗１５４の抵抗値よりも大きい。これにより、状態出力端子１０５に流れる電流を抑制できる。第１保護抵抗１６０の抵抗値は、１ｋΩ以上であってよい。第１保護抵抗１６０の抵抗値は、５ｋΩ以上であってよく、１０ｋΩ以上であってよく、２０ｋΩ以上であってもよい。

【0054】

第１保護抵抗１６０は、例えばポリシリコン等で形成された抵抗である。他の例では、第１保護抵抗１６０は、ゲート端子とソース端子とが接続されたデプレッション型のＭＯＳＦＥＴであってもよい。

【0055】

第１接続線１６３は、第１保護抵抗１６０と、接続切替部１５２とを接続する配線である。本例の第１接続線１６３は、接続切替部１５２のＭＯＳＦＥＴのドレイン端子に接続されている。

【0056】

プルアップ部１７０は、第１接続線１６３を、第１プルアップ電位（本例では高電位ＶＣＣ）にプルアップする。本例のプルアップ部１７０は、第１プルアップ端子（本例では高電位端子１０３）と、第１接続線１６３との間に設けられたプルアップ抵抗１７２を有する。プルアップ抵抗１７２は、第１保護抵抗１６０よりも抵抗値が高い抵抗であってよい。プルアップ抵抗１７２の抵抗値は、１０ｋΩ以上であってよく、５０ｋΩ以上であってよく、１００ｋΩ以上であってもよい。

【0057】

本例のプルアップ抵抗１７２は、ソース端子Ｓとゲート端子Ｇが接続され、ドレイン端子Ｄが高電位線１６１に接続され、ソース端子Ｓが第１接続線１６３に接続されたデプレッション型のＭＯＳＦＥＴである。他の例では、プルアップ抵抗１７２は、ポリシリコン等で形成された抵抗であってもよい。

【0058】

プルアップ部１７０を、第１接続線１６３と第１プルアップ端子との間に設けることで、第１保護抵抗１６０の抵抗値を大きくしても、状態信号ＳＴがＬ論理値のときの状態出力端子１０５の電位上昇を抑制できる。また、高電位ＶＣＣが０Ｖ近傍になった場合でも、状態出力端子１０５には、外部から大きな電流が供給されない。また、抵抗値の大きいプルアップ抵抗１７２を用いることで、高電位ＶＣＣが０Ｖ近傍になった場合に基準電位線１６２から第１保護ダイオード１５９を通って高電位線１６１に流れる電流を抑制できる。

【0059】

第１保護ダイオード１５９は、基準電位線１６２にアノードが接続され、第１接続線１６３にカソードが接続されている。第１保護ダイオード１５９を設けることで、状態信号ＳＴの電位をクランプでき、処理装置１３０を保護できる。

【0060】

本例では、高電位端子１０３は、制御部５０に電源電力を供給する電源端子として機能する。つまり、制御部５０の電源端子と、第１プルアップ端子とが同一の端子である。これにより、電力供給装置１００の端子数を抑制できる。

【0061】

図６は、実施例に係る状態出力回路１５０の他の構成例を示す図である。本例の状態出力回路１５０は、プルアップ端子１０６を有する。本例の状態出力回路１５０は、図５に示した構成において、高電位端子１０３に代えてプルアップ端子１０６を用いている。本例のプルアップ端子１０６は、第１プルアップ端子の一例である。プルアップ端子１０６以外の構造は、図５に示した例と同一である。プルアップ端子１０６は、制御部５０の電源端子である高電位端子１０３とは異なる端子である。本例のプルアップ端子１０６は、電力供給装置１００の端子である。

【0062】

プルアップ端子１０６には、高電位端子１０３に接続される電源とは異なる電源が接続される。つまり、高電位ＶＣＣとは独立して、任意の第１プルアップ電位Ｖｐを設定できる。例えば、処理装置１３０の特性に応じた第１プルアップ電位Ｖｐを設定できる。第１プルアップ電位Ｖｐは、高電位ＶＣＣより高くてよい。本例の第１プルアップ電位Ｖｐは、正の電位である。

【0063】

図７は、実施例に係る状態出力回路１５０の他の構成例を示す図である。本例の状態出力回路１５０は、第１プルアップ電位が印加される第１プルアップ端子と、第２プルアップ電位が印加される第２プルアップ端子とを有する。プルアップ部１７０は、第１接続線１６３を、第１プルアップ電位または第２プルアップ電位に応じた電位にプルアップする。なお、プルアップ電位に応じた電位とは、当該プルアップ電位が変動した場合に追従して変動する電位である。

【0064】

本例においては、第１プルアップ端子は高電位端子１０３であり、第１プルアップ電位は高電位ＶＣＣである。つまり、第１プルアップ端子は、制御部５０の電源端子と同一の端子である。また第２プルアップ端子はプルアップ端子１０６であり、第２プルアップ電位はプルアップ電位Ｖｐである。

【0065】

本例のプルアップ部１７０は、プルアップ端子１０６が開放状態の場合、つまり、プルアップ端子１０６に外部電源が接続されていない場合、第１接続線１６３を第１プルアップ電位ＶＣＣに応じた電位にプルアップする。プルアップ端子１０６に外部電源が接続された場合には、第１接続線１６３を第２プルアップ電位Ｖｐに応じた電位にプルアップする。プルアップ部１７０は、プルアップ端子１０６に外部電源が接続された場合には、第１接続線１６３を、第２プルアップ電位Ｖｐおよび第１プルアップ電位ＶＣＣにより定まる電位にプルアップしてもよい。

【0066】

本例のプルアップ部１７０は、第１接続部１８１、第２接続部１８２、第２接続線１８５、電位生成ＭＯＳＦＥＴ１７４、第２保護ダイオード１７６およびプルアップ抵抗１７２を有する。プルアップ抵抗１７２は、図６に示したプルアップ抵抗１７２と同一である。つまり、プルアップ抵抗１７２は、第１接続線１６３と、高電位線１６１との間に配置されている。本例の高電位線１６１は、電位生成ＭＯＳＦＥＴおよび第１接続部１８１を介して高電位端子１０３に接続されており、電位生成ＭＯＳＦＥＴおよび第２接続部１８２を介してプルアップ端子１０６に接続されている。

【0067】

電位生成ＭＯＳＦＥＴ１７４は、高電位端子１０３およびプルアップ端子１０６と、第１接続線１６３との間に設けられている。電位生成ＭＯＳＦＥＴ１７４は、第１プルアップ電位ＶＣＣまたは第２プルアップ電位Ｖｐに応じた電位を生成する。電位生成ＭＯＳＦＥＴ１７４のドレイン端子Ｄは、第１接続部１８１を介して高電位端子１０３に接続されている。電位生成ＭＯＳＦＥＴ１７４のソース端子Ｓは高電位線１６１に接続されている。電位生成ＭＯＳＦＥＴ１７４のゲート端子Ｇは、第１接続部１８１を介して高電位端子１０３に接続され、第２接続部１８２を介してプルアップ端子１０６に接続されている。

【0068】

第１接続部１８１は、第１直列抵抗１８４、第２直列抵抗１８３およびクランプダイオード１８６を有する。クランプダイオード１８６は、高電位端子１０３と基準電位線１６２との間に設けられている。本例のクランプダイオード１８６は、アノードが基準電位線１６２に接続され、カソードが第１直列抵抗１８４に接続されている。

【0069】

第１直列抵抗１８４は、クランプダイオード１８６と高電位端子１０３との間に設けられている。本例の第１直列抵抗１８４は、ゲート端子Ｇとソース端子Ｓが接続されたデプレッション型ＭＯＳＦＥＴである。第１直列抵抗１８４のソース端子Ｓはクランプダイオード１８６に接続され、ドレイン端子Ｄは第２直列抵抗１８３に接続されている。

【0070】

第２直列抵抗１８３は、第１直列抵抗１８４と高電位端子１０３との間に設けられている。本例の第２直列抵抗１８３は、ゲート端子Ｇとソース端子Ｓが接続されたデプレッション型ＭＯＳＦＥＴである。第２直列抵抗１８３のソース端子Ｓは第１直列抵抗１８４に接続され、ドレイン端子Ｄは高電位端子１０３に接続されている。また、高電位端子１０３と第２直列抵抗１８３との間の配線に、電位生成ＭＯＳＦＥＴ１７４のドレイン端子Ｄが接続されている。

【0071】

第２接続線１８５は、第１直列抵抗１８４と第２直列抵抗１８３とを接続する配線である。第２接続線１８５は、電位生成ＭＯＳＦＥＴのゲート端子Ｇに接続されている。第１直列抵抗１８４に流すことができるドレイン電流は、第２直列抵抗１８３に流すことができるドレイン電流よりも大きくてよい。つまり、第１直列抵抗１８４のチャネル面積は、第２直列抵抗１８３のチャネル面積よりも大きい。チャネル面積とは、それぞれのＭＯＳＦＥＴにおけるチャネルの、ドレイン電流Ｉｄが流れる方向とは垂直な面における面積である。他の例では、第１直列抵抗１８４および第２直列抵抗１８３は、ポリシリコン等で形成された抵抗であってもよい。第１直列抵抗１８４の抵抗値は、第２直列抵抗１８３の抵抗値よりも小さくてよい。これにより、第２プルアップ電位Ｖｐとして過大な電圧が印加された場合に、プルアップ端子１０６から基準電位線１６２に電流を流し、プルアップ端子１０６から高電位端子１０３に流れる電流を抑制できる。

【0072】

第２接続部１８２は、プルアップ端子１０６と、電位生成ＭＯＳＦＥＴ１７４のゲート端子Ｇとの間に設けられた第２保護抵抗１８７を有してよい。第２保護抵抗１８７の抵抗値は、１ｋΩ以上であってよく、５ｋΩ以上であってよく、１０ｋΩ以上であってよく、２０ｋΩ以上であってもよい。第２保護抵抗１８７の抵抗値は、第１保護抵抗１６０の抵抗値と同一であってもよい。

【0073】

第２保護ダイオード１７６は、アノードが電位生成ＭＯＳＦＥＴ１７４のソース端子Ｓに接続され、カソードが電位生成ＭＯＳＦＥＴ１７４のゲート端子Ｇに接続されている。第２保護ダイオード１７６により、電位生成ＭＯＳＦＥＴ１７４のゲート・ソース間に過大な電圧が印加されるのを抑制できる。

【0074】

プルアップ端子１０６が開放状態の場合、第２接続線１８５の電位は、クランプダイオード１８６におけるクランプ電圧に応じた電位になる。図７においては、クランプ電圧をＶｚとし、電位生成ＭＯＳＦＥＴ１７４の閾値電圧をＶｔｈとする。電位Ｖｚは、電位生成ＭＯＳＦＥＴ１７４の閾値電圧Ｖｔｈより高直列抵抗い。電位生成ＭＯＳＦＥＴ１７４がオン状態となると、高電位線１６１の電位は、Ｖｚ－Ｖｔｈとなる。このため、第１接続線１６３を、第１プルアップ電位ＶＣＣに応じた電位にプルアップできる。本例の電位生成ＭＯＳＦＥＴ１７４の閾値電圧は１Ｖ程度である。

【0075】

プルアップ端子１０６に第２プルアップ電位Ｖｐが印加されると、第２接続線１８５の電位は、第２プルアップ電位Ｖｐから、第２保護抵抗１８７における電圧降下Ｖｒを減じた電位となる。プルアップ端子１０６から高電位端子１０３には、第２保護抵抗１８７および第２直列抵抗１８３を介して電流が流れる。例えば第２保護抵抗１８７における抵抗が１０ｋΩであり、電流が１５μＡの場合、第２保護抵抗１８７における電圧降下Ｖｒは０．１５Ｖである。電位生成ＭＯＳＦＥＴ１７４がオン状態となると、高電位線１６１の電位は、Ｖｐ－Ｖｒ－Ｖｔｈとなる。このため、第１接続線１６３を、第２プルアップ電位Ｖｐに応じた電位にプルアップできる。

【0076】

このような構成により、外部電源がプルアップ端子１０６に接続されていない場合には第１プルアップ電位ＶＣＣに応じて第１接続線１６３をプルアップできる。また、外部電源がプルアップ端子１０６に接続された場合には第２プルアップ電位Ｖｐに応じて第１接続線１６３をプルアップできる。このため、多様な電位の状態信号ＳＴを生成でき、多様な特性の処理装置１３０に対応できる。

【0077】

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

【符号の説明】

【0078】

１０・・・ドライバ回路、１２・・・出力部、５０・・・制御部、５６・・・負荷開放検出部、５８・・・過電流検出部、６０・・・過熱検出部、６６、６８・・・ダイオード、７０・・・内部電源、７２・・・低電圧検出部、１００・・・電力供給装置、１０１・・・入力端子、１０２・・・出力端子、１０３・・・高電位端子、１０４・・・基準電位端子、１０５・・・状態出力端子、１０６・・・プルアップ端子、１１０・・・電源、１３０・・・処理装置、１３２・・・プルアップ抵抗、１３４・・・プルアップ電源、１５０・・・状態出力回路、１５２・・・接続切替部、１５４・・・出力抵抗、１５６・・・ダイオード、１５８・・・ダイオード、１５９・・・第１保護ダイオード、１６０・・・第１保護抵抗、１６１・・・高電位線、１６２・・・基準電位線、１６３・・・第１接続線、１７０・・・プルアップ部、１７２・・・プルアップ抵抗、１７４・・・電位生成ＭＯＳＦＥＴ、１７６・・・第２保護ダイオード、１８１・・・第１接続部、１８２・・・第２接続部、１８３・・・第２直列抵抗、１８４・・・第１直列抵抗、１８５・・・第２接続線、１８６・・・クランプダイオード、１８７・・・第２保護抵抗、２００・・・負荷

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】