公報発行日 2023年9月20
公報URL https://ipforce.jp/patent-jp-P_B1-7347836 ログイン済みの方はこのURLへ
[この特許公報を共有したい場合]あなたがログインしてこの特許公報を表示すれば、他の人はログインしなくてもこのURLで見ることができるようになります。
※ 共同出願を含む
知財ポータルサイト IP Force にログインすれば、この公報の全文を閲覧できます。 ログインはこちら ログイン・ユーザー登録
本発明の実施例における深層学習に基づく2次元PCB外観欠陥のリアルタイム自動検出方法は、PCB画像、標準PCB画像、および畳み込みニューラルネットワークを使用してPCB欠陥を検出し、PCB欠陥検出のツールを使用すると、組み立てプロセスの初期段階でエラーを見つけて排除でき、欠陥のあるPCBボードを次の組み立て段階に送ることを回避でき、同時に、修理コストを削減し、修理不可能な回路基板の廃棄を回避する。畳み込みニューラルネットワークの使用には、高速、高精度、強力な一般化能力、および明確な構造という利点がある。
知財ポータルサイト IP Force にログインして確認する (無料)
全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録
[広告欄]
ログインすれば広告は減ります
ログインすれば広告は減ります