(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-09-13
(45)【発行日】2023-09-22
(54)【発明の名称】表示装置
(51)【国際特許分類】
G09F 9/30 20060101AFI20230914BHJP
G09F 9/00 20060101ALI20230914BHJP
H01L 21/607 20060101ALI20230914BHJP
【ＦＩ】
G09F9/30 330
G09F9/00 348Z
H01L21/607 A
【請求項の数】
18
(21)【出願番号】P 2021506692
(86)(22)【出願日】2019-03-18
(65)【公表番号】
(43)【公表日】2021-12-09
(86)【国際出願番号】 KR2019003077
(87)【国際公開番号】W WO2020032340
(87)【国際公開日】2020-02-13
【審査請求日】2022-03-11
(31)【優先権主張番号】10-2018-0093249
(32)【優先日】2018-08-09
(33)【優先権主張国・地域又は機関】KR
(73)【特許権者】
【識別番号】512187343
【氏名又は名称】三星ディスプレイ株式會社
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１， Ｓａｍｓｕｎｇ－ｒｏ， Ｇｉｈｅｕｎｇ－ｇｕ， Ｙｏｎｇｉｎ－ｓｉ， Ｇｙｅｏｎｇｇｉ－ｄｏ， Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
(74)【代理人】
【識別番号】110002619
【氏名又は名称】弁理士法人ＰＯＲＴ
(72)【発明者】
【氏名】キム，ビョン ヨン
(72)【発明者】
【氏名】ユ，ボン ヒョン
【審査官】川俣 郁子
(56)【参考文献】
【文献】特開２０１６－０７５８９６（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１８／０１７４９５２（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０１７／０３５７１２２（ＵＳ，Ａ１）
【文献】特開２００７－０８６４０９（ＪＰ，Ａ）
【文献】韓国公開特許第１０－２００８－００１９９８５（ＫＲ，Ａ）
【文献】特開２００７－０７３８１７（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１８／０１１０１２２（ＵＳ，Ａ１）
【文献】特開２０１２－０８３７６９（ＪＰ，Ａ）
【文献】特開２００７－１５８００１（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１７／０３６５６５３（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０２Ｆ１／１３－１／１３３４
１／１３３９－１／１４１
Ｇ０９Ｆ９／００－９／４６
Ｈ０１Ｌ２１／４４７－２１／４４９
２１／６０－２１／６０７
Ｈ０５Ｂ３３／００－３３／２８
４４／００
４５／６０
Ｈ１０Ｋ５０／００－９９／００
(57)【特許請求の範囲】
【請求項1】
表示領域、および前記表示領域周辺に配置されたパッド領域を含む表示パネルと、前記パッド領域に付着する回路基板と、
を含み、
前記パッド領域は、前記表示領域を通る第１信号配線と電気的に接続された少なくとも一つの信号パッド端子、および前記第１信号配線と分離された少なくとも一つのダミーパッド端子を含み、
前記回路基板は、前記信号パッド端子と接続される信号リード端子、および前記ダミーパッド端子と接続されるダミーリード端子を含み、
一つの前記ダミーパッド端子の幅は、一つの前記ダミーリード端子の幅より大きく、
一つの前記ダミーパッド端子は、一つの前記ダミーリード端子と厚さ方向に重なる第１領域、および、前記第１領域の周辺に配置された第２領域を含み、
前記ダミーパッド端子の前記第１領域の一面の第１粗度は、前記ダミーパッド端子の前記第２領域の一面の第２粗度より小さい、表示装置。
【請求項2】
前記回路基板は、駆動集積回路、および前記駆動集積回路と前記信号リード端子を電気的に接続する第２信号配線をさらに含む、請求項１に記載の表示装置。
【請求項3】
前記ダミーパッド端子は、前記駆動集積回路と分離されている、請求項２に記載の表示装置。
【請求項4】
前記信号パッド端子は前記信号リード端子と直接接続され、
前記ダミーパッド端子は前記ダミーリード端子と直接接続された、請求項３に記載の表示装置。
【請求項5】
前記信号パッド端子は複数個であり、前記複数の信号パッド端子は第１方向に沿って配列される、請求項１に記載の表示装置。
【請求項6】
前記少なくとも一つのダミーパッド端子は、前記複数の信号パッド端子配列の前記第１方向の一側に配置される第１ダミーパッド端子を含む、請求項５に記載の表示装置。
【請求項7】
前記少なくとも一つのダミーパッド端子は、前記複数の信号パッド端子配列の前記第１方向の他側に配置される第２ダミーパッド端子をさらに含む、請求項６に記載の表示装置。
【請求項8】
前記表示パネルは、前記信号パッド端子配列と前記第１ダミーパッド端子の間に配置された第１パッドアラインマーク、および前記信号パッド端子配列と前記第２ダミーパッド端子の間に配置された第２パッドアラインマークを含み、前記第１および第２パッドアラインマークは前記信号パッド端子と形状が相異する、請求項７に記載の表示装置。
【請求項9】
前記回路基板は、前記第１パッドアラインマークと直接接続する第１リードアラインマーク、および前記第２パッドアラインマークと直接接続する第２リードアラインマークを含む、請求項８に記載の表示装置。
【請求項10】
前記第１パッドアラインマークと前記第１リードアラインマークの平面上大きさは同一であり、前記第２パッドアラインマークと前記第２リードアラインマークの平面上大きさは同じである、請求項９に記載の表示装置。
【請求項11】
前記ダミーパッド端子は、Ｔｉ／Ａｌ／Ｔｉ、Ｍｏ／Ａｌ／Ｍｏ、Ｍｏ／ＡｌＧｅ／Ｍｏ、Ｔｉ／Ｃｕの中から選ばれた第１物質を含む、請求項１に記載の表示装置。
【請求項12】
前記ダミーリード端子は、Ａｇ、ＡｕまたはＣｕの中から選ばれた第２物質を含む、請求項１１に記載の表示装置。
【請求項13】
前記ダミーパッド端子および前記ダミーリード端子の間に前記第１物質と前記第２物質が混ざった領域を含む、請求項１２に記載の表示装置。
【請求項14】
前記信号パッド端子の厚さと前記信号リード端子の厚さの合計は、前記ダミーパッド端子の厚さと前記ダミーリード端子の厚さの合計と同じである、請求項１に記載の表示装置。
【請求項15】
前記ダミーパッド端子の平面上大きさは、前記ダミーリード端子の平面上大きさより大きい、請求項１に記載の表示装置。
【請求項16】
前記第１領域で前記ダミーパッド端子と前記ダミーリード端子は直接接続された、 請求項１に記載の表示装置。
【請求項17】
前記第１領域で前記ダミーパッド端子と前記ダミーリード端子とは超音波接合可能に構成された、請求項１６に記載の表示装置。
【請求項18】
前記ダミーパッド端子は、前記第２領域で前記回路基板と対向する一面にスクラッチをさらに含む、請求項１に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は表示装置に関する。
【背景技術】
【0002】
表示装置はデータを視覚的に表示する装置である。このような表示装置は表示領域と非表示領域に区切られた基板を含む。前記表示領域で前記基板上には複数の画素が配置され、前記非表示領域で前記基板上には複数のパッド（ｐａｄ）などが配置される。前記複数のパッドには駆動回路などが取り付けられた可撓性フィルム（ＣＯＦ Ｆｉｌｍ）などが結合されて前記画素に駆動信号を伝達する。
【0003】
前記可撓性フィルムは前記複数のパッドと結合される複数のリードを含み、各リードは互いに分離されたパッドにボンディングされ得る。前記ボンディングは超音波ボンディング工程からなる。
【0004】
ただし、前記可撓性フィルムの前記パッドに付着する付着部が十分な領域を有して形成されない場合、前記可撓性フィルムと前記パッドが配置された前記非表示領域間の付着が弱い。
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明が解決しようとする課題は、表示パネルと可撓性印刷回路フィルムの間の付着力を高めることができる表示装置を提供することにある。
【0006】
本発明の課題は、以上で言及した技術的課題に制限されず、言及されていないさらに他の技術的課題は以下の記載から当業者に明確に理解されるであろう。
【課題を解決するための手段】
【0007】
前記課題を解決するための一実施形態による表示装置は、表示領域、および前記表示領域周辺に配置されたパッド領域を含む表示パネル；前記パッド領域に付着する回路基板を含み、前記パッド領域は前記表示領域を通る第１信号配線と電気的に接続された少なくとも一つの信号パッド端子、および前記第１信号配線と分離された少なくとも一つのダミーパッド端子を含み、前記回路基板は前記信号パッド端子と接続される信号リード端子、および前記ダミーパッド端子と接続されるダミーリード端子を含む。
【0008】
前記回路基板は駆動集積回路、および前記駆動集積回路と前記信号リード端子を電気的に接続する第２信号配線をさらに含み得る。
【0009】
前記ダミーパッド端子は前記駆動集積回路と分離され得る。
【0010】
前記信号パッド端子、および前記ダミーパッド端子は直接接続され得る。
【0011】
前記信号パッド端子は複数個であり、前記複数の信号パッド端子は第１方向に沿って配列され得る。
【0012】
前記少なくとも一つのダミーパッド端子は、前記複数の信号パッド端子配列の前記第１方向の一側に配置される第１ダミーパッド端子を含み得る。
【0013】
前記少なくとも一つのダミーパッド端子は、前記複数の信号パッド端子配列の前記第１方向の他側に配置される第２ダミーパッド端子をさらに含み得る。
【0014】
前記表示パネルは、前記信号パッド端子配列と前記第１ダミーパッド端子の間に配置された第１パッドアラインマーク、および前記信号パッド端子配列と前記第２ダミーパッド端子の間に配置された第２パッドアラインマークを含み、前記第１および第２パッドアラインマークは前記信号パッド端子と形状が相異し得る。
【0015】
前記回路基板は、前記第１パッドアラインマークと直接接続する第１リードアラインマーク、および前記第２パッドアラインマークと直接接続する第２リードアラインマークを含み得る。
【0016】
前記第１パッドアラインマークと前記第１リードアラインマークの平面上大きさは同一であり、前記第２パッドアラインマークと前記第２リードアラインマークの平面上大きさは同一であり得る。
【0017】
前記ダミーパッド端子は、Ｔｉ／Ａｌ／Ｔｉ、Ｍｏ／Ａｌ／Ｍｏ、Ｍｏ／ＡｌＧｅ／Ｍｏ、Ｔｉ／Ｃｕの中から選ばれた第１物質を含み得る。
【0018】
前記ダミーリード端子は、Ａｇ、ＡｕまたはＣｕの中から選ばれた第２物質を含み得る。
【0019】
前記ダミーパッド端子および前記ダミーリード端子の間に前記第１物質と前記第２物質が混ざった領域を含み得る。
【0020】
前記信号パッド端子の厚さと前記信号リード端子の厚さの合計は、前記ダミーパッド端子の厚さと前記ダミーリード端子の厚さの合計と同一であり得る。
【0021】
前記ダミーパッド端子の平面上大きさは、前記ダミーリード端子の平面上大きさより大きくてもよい。
【0022】
前記ダミーパッド端子は、前記ダミーリード端子と厚さ方向に重なる第１領域、およびその周辺に配置された第２領域を含み得る。
【0023】
前記第１領域で前記ダミーパッド端子と前記ダミーリード端子は直接接続され得る。
【0024】
前記第１領域で前記ダミーパッド端子と前記ダミーリード端子は超音波接合され得る。
【0025】
前記ダミーパッド端子は、前記第２領域で前記回路基板と対向する一面にスクラッチをさらに含み得る。
【0026】
前記ダミーパッド端子の前記第１領域の一面の第１粗度は、前記ダミーパッド端子の前記第２領域の一面の第２粗度より小さくてもよい。
【0027】
その他実施形態の具体的な内容は詳細な説明および図面に含まれている。
【発明の効果】
【0028】
本発明の実施形態によれば、表示パネルと可撓性印刷回路フィルムの間の付着力を高めることができる表示装置を提供することができる。
【0029】
本発明による効果は、以上で例示した内容によって制限されず、より多様な効果が本明細書内に含まれている。
【図面の簡単な説明】
【0030】
【図1】一実施形態による表示装置の平面配置図である。
【図3】表示装置の他の断面図である。
【図6】一つのパネルパッド端子およびリード端子がボンディングされた状態を示す平面図である。
【図8】他の実施形態による第１および第２回路基板の平面配置図である。
【図9】他の実施形態による表示装置の断面図である。
【図10】さらに他の実施形態による第１および第２回路基板の平面配置図である。
【図11】さらに他の実施形態による表示装置の断面図である。
【図12】さらに他の実施形態による第１および第２回路基板の平面配置図である。
【図13】さらに他の実施形態による表示装置の断面図である。
【図14】さらに他の実施形態による第１および第２回路基板の平面配置図である。
【図15】さらに他の実施形態による表示装置の断面図である。
【図16】さらに他の実施形態による第１および第２回路基板の平面配置図である。
【図17】さらに他の実施形態による表示装置の断面図である。
【発明を実施するための形態】
【0031】
本発明の利点および特徴、並びにこれらを達成する方法は、添付する図面と共に詳細に後述されている実施形態を参照すると明確になる。しかし、本発明は、以下で開示する実施形態に限定されるものではなく他の形態で具現されることもできる。すなわち、本発明は請求項の範疇によってのみ定義される。
【0032】
素子（ｅｌｅｍｅｎｔｓ）または層が他の素子または層「の上（ｏｎ）」または「上（ｏｎ）」と称する場合、他の素子または層の真上だけでなく中間に他の層または他の素子を介在する場合をすべて含む。反面、素子が「直上（ｄｉｒｅｃｔｌｙ ｏｎ）」または「真上」と称する場合、中間に他の素子または層を介在しない場合を示す。
【0033】
明細書全体にわたって同一または類似の部分については同じ図面符号を使用する。
【0034】
以下、図面を参照して本発明の実施形態について説明する。
【0035】
【0036】
表示装置１は動画や静止映像を表示する装置として、表示装置はモバイルフォン、スマートフォン、タブレットＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）、およびスマートウォッチ、ウォッチフォン、移動通信端末機、電子手帳、電子ブック、ＰＭＰ（Ｐｏｒｔａｂｌｅ Ｍｕｌｔｉｍｅｄｉａ ＰＣＡｙｅｒ）、ナビゲーション、ＵＭＰＣ（Ｕｌｔｒａ Ｍｏｂｉｌｅ ＰＣ）などのような携帯用電子機器だけでなくテレビ、ノートブック、モニター、広告板、モノのインターネットなどの多様な製品の表示画面に使用することができる。
【0037】
図１を参照すると、表示装置１は、画像を表示する表示パネル１００、表示パネル１００の下部に配置されるパネル下部シート２００、表示パネル１００と連結される第１回路基板３００および第１回路基板３００と連結されてパネル下部シート２００の下面に付着する第２回路基板４００を含み得る。
【0038】
表示パネル１００は例えば、有機発光表示パネルが適用される。以下の実施形態では表示パネル１００として有機発光表示パネルが適用された場合を例示するが、これに制限されず、液晶ディスプレイ（ＬＣＤ）、量子ドット有機発光表示パネル（ＱＤ－ＯＬＥＤ）、量子ドット液晶ディスプレイ（ＱＤ－ＬＣＤ）、量子ナノ発光表示パネル（ＱＮＥＤ）、マイクロＬＥＤ（Ｍｉｃｒｏ ＬＥＤ）など他の種類の表示パネルが適用されることもできる。
【0039】
表示パネル１００は画像を表示する表示領域ＤＡと、表示領域ＤＡの周辺に配置された非表示領域ＮＡを含む。表示領域ＤＡは平面上角が垂直である長方形または角が丸い長方形形状であり得る。表示領域ＤＡは短辺と長辺を有し得る。表示領域ＤＡの短辺は第１方向ＤＲ１に延びた辺であり得る。表示領域ＤＡの長辺は第２方向ＤＲ２に延びた辺であり得る。ただし、表示領域ＤＡの平面形状は長方形に制限されるものではなく、円形、楕円形やその他多様な形状を有し得る。非表示領域ＮＡは表示領域ＤＡの両短辺および両長辺に隣接して配置され得る。この場合、表示領域ＤＡのすべての辺を囲んで、表示領域ＤＡの縁を構成することができる。ただし、これに制限されず非表示領域ＮＡは表示領域ＤＡの両短辺または両長辺にのみ隣接して配置されてもよい。
【0040】
非表示領域ＮＡは表示パネル１００の第２方向ＤＲ２の一側にパネルパッド領域Ｐ＿ＰＡをさらに含み得る。表示パネル１００は少なくとも一つのパネルパッド端子（図３の「Ｐ＿ＰＥ」を参照）およびダミーパッド端子（図３の「Ｄ＿ＰＥ」を参照）を含み得る。パネルパッド端子Ｐ＿ＰＥおよびダミーパッド端子Ｄ＿ＰＥはパネルパッド領域Ｐ＿ＰＡに配置され得る。
【0041】
表示パネル１００のパネルパッド領域Ｐ＿ＰＡの上面には第１回路基板３００が配置され得る。第１回路基板３００はパネルパッド領域Ｐ＿ＰＡの上面と連結され得る。
【0042】
第１回路基板３００は、パネルパッド領域Ｐ＿ＰＡに付着する第１回路領域ＣＡ１、後述する第２回路基板４００と付着する第２回路領域ＣＡ２および第１回路領域ＣＡ１と第２回路領域ＣＡ２の間に配置された第３回路領域ＣＡ３を含み得る。第１回路領域ＣＡ１はパネルパッド領域Ｐ＿ＰＡと厚さ方向に重なり得る。第２回路領域ＣＡ２は後述する第２回路基板４００の回路パッド領域Ｃ＿ＰＡと厚さ方向に重なり得る。
【0043】
第１回路基板３００は、リード端子（図３の「ＬＥ１」、「ＬＥ２」を参照）、ダミーリード端子（図３の「Ｄ＿ＬＥ」を参照）を含み得る。後述するようにリード端子ＬＥは第１回路領域ＣＡ１に配置された第１リード端子ＬＥ１と第２回路領域ＣＡ２に配置された第２リード端子ＬＥ２を含み得る。
【0044】
第１回路基板３００は第１回路基板３００の一面上に配置されるデータ駆動集積回路３９０を含み得る。データ駆動集積回路３９０はデータ駆動チップで具現され、第１回路基板３００を介して表示パネルに付着するチップオンフィルム（Ｃｈｉｐ ｏｎ ｆｉｌｍ，ＣＯＦ）方式が適用されることができる。ただし、これに制限されず、データ駆動集積回路３９０はチップオンプラスチック（ｃｈｉｐ ｏｎ ｐｌａｓｔｉｃ，ＣＯＰ）や、チップオングラス（ｃｈｉｐ ｏｎ ｇｌａｓｓ，ＣＯＧ）方式でプラスチック基板またはガラス基板に付着することもできる。
【0045】
第１回路基板３００の第２回路領域ＣＡ２上には第２回路基板４００が配置され得る。図面で第２回路基板４００は第１回路基板３００の他面上に配置される場合を示しているが、これに制限されず、第１回路基板３００の一面上にも配置され得る。
【0046】
第２回路基板４００は第１回路基板３００の第２回路領域ＣＡ２と付着する回路パッド領域Ｃ＿ＰＡを含み得る。第２回路基板４００は回路パッド領域Ｃ＿ＰＡに配置された回路パッド端子（図示せず）を含み得る。
【0047】
以下、表示パネル１００、パネル下部シート２００、第１回路基板３００および第２回路基板４００の構成について説明する。
【0048】
【0049】
図２および図３は図１の一画素領域およびパネルパッド領域Ｐ＿ＰＡの断面形状を示す。さらに、図２および図３はパネルパッド領域Ｐ＿ＰＡ上に配置される第１回路基板３００および第２回路基板４００を示す。図２はパネルパッド領域Ｐ＿ＰＡで後述するパネルパッド端子Ｐ＿ＰＥと第１リード端子ＬＥ１が結合された状態を示す。図３はパネルパッド領域Ｐ＿ＰＡで後述するダミーパッド端子Ｄ＿ＰＥとダミーリード端子Ｄ＿ＬＥが結合される点を除いては図２の説明をそのまま適用することができる。
【0050】
【0051】
ベース基板１０１は表示領域ＤＡおよび非表示領域ＮＡ全体にかけて配置される。ベース基板１０１は上部に配置される様々なエレメントを支持する機能をすることができる。一実施形態でベース基板１０１は、軟性ガラス、石英などのリジッドな物質を含むリジッド基板であり得る。ただし、これに制限されず、ベース基板１０１は一部の軟性物質を含む半軟性基板または軟性基板であり得る。この場合、ベース基板１０１は、ポリエチレンテレフタレート（ＰＥＴ）、ポリイミド（ＰＩ）、ポリカーボネート（ＰＣ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ポリスルホン（ＰＳＦ）、ポリメチルメタクリレート（ＰＭＭＡ）、トリアセチルセルロース（ＴＡＣ）、シクロオレフィンポリマー（ＣＯＰ）などを含み得る。
【0052】
バッファ層１０２はベース基板１０１上に配置され得る。バッファ層１０２はベース基板１０１を介した外部からの水分および酸素の浸透を防止することができる。また、バッファ層１０２はベース基板１０１の表面を平坦化することができる。バッファ層１０２は一実施形態として窒化ケイ素（ＳｉＮｘ）膜、酸化ケイ素（ＳｉＯ２）膜および酸窒化ケイ素（ＳｉＯｘＮｙ）膜のいずれか一つを含み得る。
【0053】
バッファ層１０２上には半導体層１０５が配置され得る。半導体層１０５は薄膜トランジスタのチャネルをなす。半導体層１０５は表示領域ＤＡの各画素に配置され、場合によって非表示領域ＮＡにも配置され得る。半導体層１０５はソース／ドレイン領域および活性領域を含み得る。半導体層１０５は多結晶シリコンを含み得る。
【0054】
半導体層１０５上には第１絶縁層１１１が配置され得る。第１絶縁層１１１はベース基板１０１の全体面にかけて配置され得る。第１絶縁層１１１はゲート絶縁機能を有するゲート絶縁膜であり得る。第１絶縁層１１１は、シリコン化合物、金属酸化物などを含み得る。例えば、第１絶縁層１１１は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物、アルミニウム酸化物、タンタル酸化物、ハフニウム酸化物、ジルコニウム酸化物、チタン酸化物などを含み得る。これらは単独でまたは互いに組合わせて使用することができる。
【0055】
第１絶縁層１１１上には第１導電層１２０が配置され得る。一実施形態で第１導電層１２０は、薄膜トランジスタＴＦＴのゲート電極１２１、維持キャパシタＣｓｔの第１電極１２２および第１パッド電極１２３を含み得る。第１導電層１２０は金属物質を含み得る。第１導電層１２０は、それぞれモリブデン（Ｍｏ）、アルミニウム（Ａｌ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、銀（Ａｇ）、マグネシウム（Ｍｇ）、金（Ａｕ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、イリジウム（Ｉｒ）、クロム（Ｃｒ）、カルシウム（Ｃａ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、銅（Ｃｕ）の中から選ばれた一つ以上の金属を含み得る。第１導電層１２０は前記例示した物質からなる単一膜または積層膜であり得る。
【0056】
第１導電層１２０上には第２絶縁層１１２が配置され得る。第２絶縁層１１２は第１導電層１２０と第２導電層１３０を絶縁させ得る。第２絶縁層１１２は第１絶縁層１１１の例示した物質の中から選択され得る。
【0057】
第２絶縁層１１２上には第２導電層１３０が配置され得る。第２導電層１３０は維持キャパシタＣｓｔの第２電極１３１を含み得る。第２導電層１３０の物質は上述した第１導電層１２０の例示した物質の中から選択され得る。維持キャパシタＣｓｔの第１電極１２２と維持キャパシタＣｓｔの第２電極１３１は第２絶縁層１１２を介してキャパシタを形成することができる。
【0058】
第２導電層１３０上には第３絶縁層１１３が配置され得る。第３絶縁層１１３は上述した第１絶縁層１１１の例示した物質を含み得る。
【0059】
第３絶縁層１１３上には第３導電層１４０が配置され得る。第３導電層１４０は、ソース電極１４１、ドレイン電極１４２、電源電圧電極１４３および第２パッド電極１４４を含み得る。第３導電層１４０は上述した第１導電層１２０の例示物質を含み得る。第３導電層１４０は前記例示した物質からなる単一膜であり得る。これに制限されず、第３導電層１４０は積層膜であり得る。例えば、第３導電層１４０は、Ｔｉ／Ａｌ／Ｔｉ、Ｍｏ／Ａｌ／Ｍｏ、Ｍｏ／ＡｌＧｅ／Ｍｏ、Ｔｉ／Ｃｕなどの積層構造で形成することができる。
【0060】
第２パッド電極１４４は厚さ方向に対応する第１パッド電極１２３の上面に配置され得る。厚さ方向に重なる第１パッド電極１２３と第２パッド電極１４４は、パネルパッド端子Ｐ＿ＰＥおよびダミーパッド端子Ｄ＿ＰＥを構成することができる。第２パッド電極１４４の第２方向ＤＲ２幅は第１パッド電極１２３の第２方向ＤＲ２幅より小さくてもよい。第１パッド電極１２３の少なくとも一側面は第２パッド電極１４４の少なくとも一側面に比べて外側に突出し得る。パネルパッド端子Ｐ＿ＰＥおよびダミーパッド端子Ｄ＿ＰＥについては後述する。
【0061】
一方、前述したように第２導電層１３０上には第３絶縁層１１３が配置されるが、パネルパッド領域Ｐ＿ＰＡで第３絶縁層１１３を含む第２導電層１３０の上部に配置される構造は省略または除去することができる。これによって、前記省略または除去した構造はパネルパッド領域Ｐ＿ＰＡに配置されたパネルパッド端子Ｐ＿ＰＥとダミーパッド端子Ｄ＿ＰＥを露出し得る。
【0062】
後述するように第１リード端子ＬＥ１は、露出したパネルパッド端子Ｐ＿ＰＥと結合し、ダミーリード端子Ｄ＿ＬＥは露出したダミーパッド端子Ｄ＿ＰＥと結合し得る。一実施形態で第１リード端子ＬＥ１は超音波ボンディングにより第１リード端子ＬＥ１とパネルパッド端子Ｐ＿ＰＥの間に任意の構成や層を介在せずパネルパッド端子Ｐ＿ＰＥと直接結合され得る。ダミーリード端子Ｄ＿ＬＥも、超音波ボンディングによりダミーパッド端子Ｄ＿ＰＥとダミーリード端子Ｄ＿ＬＥの間に任意の構成や層を介在せずダミーパッド端子Ｄ＿ＰＥと直接結合され得る。
【0063】
第３導電層１４０上には第１ビア層１５１が配置され得る。第１ビア層１５１はアクリル系樹脂（ｐｏｌｙａｃｒｙＣＡｔｅｓ ｒｅｓｉｎ）、エポキシ樹脂（ｅｐｏｘｙ ｒｅｓｉｎ）、フェノール樹脂（ｐｈｅｎｏｌｉｃ ｒｅｓｉｎ）、ポリアミド系樹脂（ｐｏｌｙａｍｉｄｅｓ ｒｅｓｉｎ）、ポリイミド系樹脂（ｐｏｌｙｉｍｉｄｅｓ ｒｅｉｎ）、不飽和ポリエステル系樹脂（ｕｎｓａｔｕｒａｔｅｄ ｐｏｌｙｅｓｔｅｒｓ ｒｅｓｉｎ）、ポリフェニレン系樹脂（ｐｏｌｙ ｐｈｅｎｙｌｅｎｅｔｈｅｒｓ ｒｅｓｉｎ）、ポリフェニレンスルフィド系樹脂（ｐｏｌｙｐｈｅｎｙｌｅｎｅｓｕｌｆｉｄｅｓ ｒｅｓｉｎ）またはベンゾシクロブテン（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ，ＢＣＢ）などの有機絶縁物質を含み得る。
【0064】
第１ビア層１５１上には第４導電層１６０が配置され得る。第４導電層１６０は、電源電圧ライン１６１，１６３、連結電極１６２を含み得る。電源電圧ライン１６１は第１ビア層１５１を貫くコンタクトホールを介して薄膜トランジスタＴＦＴのソース電極１４１と電気的に接続され得る。連結電極１６２は第１ビア層１５１を貫くコンタクトホールを介して薄膜トランジスタＴＦＴのドレイン電極１４２と電気的に接続され得る。電源電圧ライン１６３は第１ビア層１５１を貫くコンタクトホールを介して電源電圧電極１４３と電気的に接続され得る。
【0065】
第４導電層１６０は、アルミニウム（Ａｌ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、銀（Ａｇ）、マグネシウム（Ｍｇ）、金（Ａｕ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、イリジウム（Ｉｒ）、クロム（Ｃｒ）、カルシウム（Ｃａ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、銅（Ｃｕ）、モリブデン（Ｍｏ）の中から選ばれた一つ以上の金属を含み得る。第４導電層１６０が単一膜であり得るが、これに制限されるものではなく、多層膜からなってもよい。例えば、第４導電層１６０は、Ｔｉ／Ａｌ／Ｔｉ、Ｍｏ／Ａｌ／Ｍｏ、Ｍｏ／ＡｌＧｅ／Ｍｏ、Ｔｉ／Ｃｕなどの積層構造で形成することができる。
【0066】
第４導電層１６０上には第２ビア層１５２が配置される。第２ビア層１５２は上述した第１ビア層１５１の例示した物質を含み得る。アクリル系樹脂（ｐｏｌｙａｃｒｙＣＡｔｅｓ ｒｅｓｉｎ）、エポキシ樹脂（ｅｐｏｘｙ ｒｅｓｉｎ）、フェノール樹脂（ｐｈｅｎｏｌｉｃ ｒｅｓｉｎ）、ポリアミド系樹脂（ｐｏｌｙａｍｉｄｅｓ ｒｅｓｉｎ）、ポリイミド系樹脂（ｐｏｌｙｉｍｉｄｅｓ ｒｅｉｎ）、不飽和ポリエステル系樹脂（ｕｎｓａｔｕｒａｔｅｄ ｐｏｌｙｅｓｔｅｒｓ ｒｅｓｉｎ）、ポリフェニレン系樹脂（ｐｏｌｙ ｐｈｅｎｙｌｅｎｅｔｈｅｒｓ ｒｅｓｉｎ）、ポリフェニレンスルフィド系樹脂（ｐｏｌｙｐｈｅｎｙｌｅｎｅｓｕｌｆｉｄｅｓ ｒｅｓｉｎ）またはベンゾシクロブテン（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ，ＢＣＢ）などの有機絶縁物質を含み得る。
【0067】
第２ビア層１５２上にはアノード電極ＡＮＯが配置される。アノード電極ＡＮＯは第２ビア層１５２を貫くコンタクトホールを介して連結電極１６２と電気的に接続され得る。
【0068】
アノード電極ＡＮＯ上には画素定義膜ＰＤＬが配置され得る。画素定義膜ＰＤＬはアノード電極ＡＮＯを露出する開口部を含み得る。画素定義膜ＰＤＬは有機絶縁物質または無機絶縁物質からなる。一実施形態として、画素定義膜ＰＤＬは、フォトレジスト、ポリイミド系樹脂、アクリル系樹脂、シリコン化合物、ポリアクリル系樹脂などの材料を含み得る。
【0069】
アノード電極ＡＮＯの上面および画素定義膜ＰＤＬの開口部内には有機層ＥＬが配置され得る。有機層ＥＬと画素定義膜ＰＤＬ上にはカソード電極ＣＡＴが配置される。カソード電極ＣＡＴは複数の画素にかけて配置された共通電極であり得る。
【0070】
カソード電極ＣＡＴ上には薄膜封止層１７０が配置される。薄膜封止層１７０は有機発光素子ＯＬＥＤを覆い得る。薄膜封止層１７０は無機膜と有機膜が交互に積層された積層膜であり得る。例えば、薄膜封止層１７０は、順次積層された第１無機膜１７１、有機膜１７２、および第２無機膜１７３を含み得る。
【0071】
上述したパネルパッド領域Ｐ＿ＰＡにはパネルパッド端子Ｐ＿ＰＥおよびダミーパッド端子Ｄ＿ＰＥが配置され得る。パネルパッド端子Ｐ＿ＰＥは第１パッド電極１２３上に第２パッド電極１４４が積層された構造を有し得る。
【0072】
また、パネルパッド端子Ｐ＿ＰＥは、一つの第１パッド電極１２３および第２パッド電極１４４で形成することができる。パネルパッド電極Ｐ＿ＰＥの平面形状は平面視点で外側に突出するプロファイルによって定まる。
【0073】
一実施形態では第１パッド電極１２３および第２パッド電極１４４はいずれも側面がテーパー（ｔａｐｅｒ）形状を有し、第２パッド電極１４４と第１パッド電極１２３の側面が整列され得る。この場合、パネルパッド端子Ｐ＿ＰＥの平面形状は、第１パッド電極１２３の下面が第２パッド電極１４４の下面に比べて外側に突出し、第１パッド電極１２３の外側プロファイルによって定まる。
【0074】
ただし、これに制限されず、第１パッド電極１２３および第２パッド電極１４４の側面がテ－パ－形状でなくてもよく、第２パッド電極１４４の側面が第１パッド電極１２３の側面より内側に位置するかまたは第２パッド電極１４４の側面が第１パッド電極１２３の側面より外側に突出して位置してもよい。この場合、パネルパッド電極Ｐ＿ＰＥの平面形状は平面視点で外側に突出するプロファイルによって定まるのでその平面形状も多様に変形することができる。
【0075】
ただし、これに制限されず、パネルパッド端子Ｐ＿ＰＥの積層構造および形状はまた違うものに変形することができる。一例として、第１パッド電極１２３は複数のパターンを含み、第１パッド電極１２３上に配置される第２パッド電極１４４は前記パターンの段差を反映して表面凹凸を有し得る。
【0076】
他の例として、第１パッド電極１２３と第２パッド電極１４４の間に第２絶縁層１１２が延びて配置され得る。第２絶縁層１１２は複数のコンタクトホールを含み得る。言い換えると、第２絶縁層１１２は複数の絶縁パターンを含むとも見ることができる。この場合にも、第２絶縁層１１２上に配置される第２パッド電極１４４は第２絶縁層の前記絶縁パターンによる表面段差を反映して表面凹凸を有し得る。
【0077】
さらに他の例として、第１パッド電極１２３と第２パッド電極１４４の間に第３パッド電極をさらに含むこともできる。第３パッド電極は第２導電層１３０に含まれ得る。
【0078】
その他にも、第１パッド電極１２３は第２導電層１３０で構成され得、第２パッド電極１４４は第４導電層１６０で構成されることもできる。
【0079】
図３に示すように、ダミーパッド端子Ｄ＿ＰＥもパネルパッド端子Ｐ＿ＰＥと同様の積層された構造を有し得るが、これに制限されず、ダミーパッド電極Ｄ＿ＰＥは第１パッド電極１２３のみで形成されてもよく、第２パッド電極１４４のみで形成されてもよい。
【0080】
前述したように、表示パネル１００のパネルパッド領域Ｐ＿ＰＡ上には第１回路基板３００が配置され得る。第１回路基板３００の一端はパネルパッド領域Ｐ＿ＰＡに付着してベース基板１０１の一側面を囲むようにベンディングされ、第１回路基板３００の他端はパネル下部シート２００の下面に重畳して配置され得る。第１回路基板３００はベースフィルム３１０とベースフィルム３１０の一面上に配置される多様なエレメントを含み得る。
【0081】
第１回路基板３００の他端は第２回路基板４００と連結され得る。第２回路基板４００はパネル下部シート２００の下面に付着し得る。
【0082】
【0083】
【0084】
図４および図５を参照すると、パネルパッド領域Ｐ＿ＰＡ上にパネルパッド端子Ｐ＿ＰＥ、ダミーパッド端子Ｄ＿ＰＥが配置され得る。表示パネル１００はパネルアラインマークＰ＿ＡＭをさらに含み得る。パネルアラインマークＰ＿ＡＭはパネルパッド領域Ｐ＿ＰＡに配置される。表示パネル１００は、パネルパッド端子Ｐ＿ＰＥと表示領域ＤＡを連結する第１信号配線Ｌ１をさらに含み得る。
【0085】
また、第１回路領域ＣＡ１上に第１リード端子ＬＥ、第２回路領域ＣＡ２上に第２リード端子ＬＥ２が配置され得る。第１回路基板３００はリードアラインマークＬ＿ＡＭをさらに含み得る。リードアラインマークＬ＿ＡＭは第１回路領域ＣＡに配置される。第１回路基板３００は第３回路領域ＣＡ３にデータ駆動集積回路３９０をさらに含み得る。第１回路基板３００は、第１リード端子ＬＥ１とデータ駆動集積回路３９０を連結する第２信号配線Ｌ２と端子Ｐ＿ＰＥと第２リード端子ＬＥ２とデータ駆動集積回路３９０を連結する第３信号配線Ｌ３をさらに含み得る。
【0086】
パネルパッド端子Ｐ＿ＰＥはパネルパッド領域Ｐ＿ＰＡの中心部に配置され得る。パネルパッド端子Ｐ＿ＰＥは第１信号配線Ｌ１を介して表示領域ＤＡに配置された少なくとも一つのトランジスタ（ＴＲ、図示せず）と電気的に接続され得る。
【0087】
パネルパッド端子Ｐ＿ＰＥは長辺と短辺を含み得る。前記長辺は第２方向ＤＲ２に延びた辺であり、前記短辺は第１方向ＤＲ１に延びた辺であり得るが、制限されない。パネルパッド端子Ｐ＿ＰＥの平面形状は長方形であり得るが、これに制限されず、正方形であってもよい。
【0088】
パネルアラインマークＰ＿ＡＭはパネルパッド端子Ｐ＿ＰＥを間に置いて離隔して配置される第１パネルアラインマークＰ＿ＡＭ１と第２パネルアラインマークＰ＿ＡＭ２を含み得る。
【0089】
パネルアラインマークＰ＿ＡＭはパネルパッド端子Ｐ＿ＰＥの両側にそれぞれ配置され、パネルパッド端子Ｐ＿ＰＥを標識することができる。また、パネルアラインマークＰ＿ＡＭはリードアラインマークＬ＿ＡＭと厚さ方向に重畳して配置され得る。パネルアラインマークＰ＿ＡＭはリードアラインマークＬ＿ＡＭとともにパネルパッド端子Ｐ＿ＰＥと第１リード端子ＬＥ１が厚さ方向に対応するようにアライン（ａｌｉｇｎ）させることができる。
【0090】
パネルアラインマークＰ＿ＡＭはパネルパッド端子Ｐ＿ＰＥと同一又は類似の積層構造を有し得る。ただし、これに制限されず、パネルアラインマークＰ＿ＡＭは、第１パッド電極１２３のみで形成されてもよく、第２パッド電極１４４のみで形成されてもよい。また、パネルアラインマークＰ＿ＡＭは、第１パッド電極１２３および第２パッド電極１４４と相異する導電物質であってもよい。
【0091】
図面で、パネルアラインマークＰ＿ＡＭは、第１方向ＤＲ１に延びる基準面と前記基準面で第２方向ＤＲ２に突出した突出面を含む形状を有するものを示したが、これに制限されず、パネルアラインマークＰ＿ＡＭは多様な形状を有し得る。
【0092】
パネルアラインマークＰ＿ＡＭはパネルパッド端子Ｐ＿ＰＥとは異なり、表示領域ＤＡに配置された少なくとも一つのトランジスタＴＲと電気的に接続されない。すなわち、パネルアラインマークＰ＿ＡＭはフローティング（ｆｌｏａｔｉｎｇ）され得る。
【0093】
図面ではそれぞれ一つの第１および第２パネルアラインマークＰ＿ＡＭ１，Ｐ＿ＡＭ２が示されているが、これに制限されず、第１および第２パネルアラインマークＰ＿ＡＭ１，Ｐ＿ＡＭ２は２個以上であり得る。
【0094】
ダミーパッド端子Ｄ＿ＰＥはベース基板１０１の長辺（ベース基板１０１の縁）に隣接して配置され得る。ダミーパッド端子Ｄ＿ＰＥはパネルアラインマークＰ＿ＡＭを間に置いてパネルパッド端子Ｐ＿ＰＥと離隔して配置され得る。
【0095】
ダミーパッド端子Ｄ＿ＰＥは上述したパネルパッド端子Ｐ＿ＰＥと実質的に平面形状が同一であり得るが、これに制限されない。
【0096】
図面ではそれぞれ３個の第１および第２ダミーパッド端子Ｄ＿ＰＥ１，Ｄ＿ＰＥ２が示されているが、これに制限されず、第１および第２ダミーパッド端子Ｄ＿ＰＥ１，Ｄ＿ＰＥ２は、２個、または４個以上であり得る。
【0097】
ダミーパッド端子Ｄ＿ＰＥは、パネルパッド端子Ｐ＿ＰＥとは異なり、表示領域ＤＡに配置された少なくとも一つのトランジスタＴＲと電気的に接続されない。すなわち、ダミーパッド端子Ｄ＿ＰＥはフローティング（ｆｌｏａｔｉｎｇ）され得る。
【0098】
第１リード端子ＬＥ１は第１回路領域ＣＡ１の中心部に配置され得る。第１リード端子ＬＥ１は第２信号配線Ｌ２を介してデータ駆動集積回路３９０と電気的に接続され得る。
【0099】
第１リード端子ＬＥ１は金属物質を含み得る。第１リード端子ＬＥ１は、それぞれモリブデン（Ｍｏ）、アルミニウム（Ａｌ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、銀（Ａｇ）、マグネシウム（Ｍｇ）、金（Ａｕ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、イリジウム（Ｉｒ）、クロム（Ｃｒ）、カルシウム（Ｃａ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、銅（Ｃｕ）の中から選ばれた一つ以上の金属を含み得る。第１リード端子ＬＥ１は、前記例示した物質からなる単一膜または積層膜であり得る。一実施形態で第１リード端子ＬＥ１が含む物質は第１リード端子ＬＥ１と結合されるパネルパッド端子Ｐ＿ＰＥが含む物質と相異してもよい。例えば、第１リード端子ＬＥ１は、銀（Ａｇ）、金（Ａｕ）または銅（Ｃｕ）を含み、パネルパッド端子Ｐ＿ＰＥは、Ｔｉ／Ａｌ／Ｔｉ、Ｍｏ／Ａｌ／Ｍｏ、Ｍｏ／ＡｌＧｅ／Ｍｏ、Ｔｉ／Ｃｕを含み得る。
【0100】
第２リード端子ＬＥ２は第２回路領域ＣＡ２の中心部に配置され得る。第２リード端子ＬＥ２は第３信号配線Ｌ３を介してデータ駆動集積回路３９０と電気的に接続され得る。
【0101】
第２リード端子ＬＥ２は上述した第１リード端子ＬＥ１として例示した物質を含んでなる。
【0102】
第１および第２リード端子ＬＥ１，ＬＥ２は上述したパネルパッド端子Ｐ＿ＰＥと実質的に同じ平面形状を有し得る。ただし、リード端子ＬＥ１，ＬＥ２の平面上大きさはパネルパッド端子Ｐ＿ＰＥの平面上大きさより小さくてもよい。
【0103】
リードアラインマークＬ＿ＡＭは第１ないし第４リードアラインマークＬ＿ＡＭ１－Ｌ＿ＡＭ４を含み得る。第１および第２リードアラインマークＬ＿ＡＭ１，Ｌ＿ＡＭ２は第１リード端子ＬＥ１を間に置いて離隔して配置され得る。第３および第４リードアラインマークＬ＿ＡＭ３，Ｌ＿ＡＭ４は第２リード端子ＬＥ２を間に置いて離隔して配置され得る。
【0104】
第１および第２リードアラインマークＬ＿ＡＭ１，Ｌ＿ＡＭ２は、第１リード端子ＬＥ１の両側にそれぞれ配置され、第１リード端子ＬＥ１を標識することができる。また、第１および第２リードアラインマークＬ＿ＡＭ１，Ｌ＿ＡＭ２は、前述したようにパネルアラインマークＰ＿ＡＭと厚さ方向に重畳して配置され、第１リード端子ＬＥ１をパネルパッド端子Ｐ＿ＰＥと厚さ方向に対応するようにアライン（ａｌｉｇｎ）させることができる。
【0105】
第３および第４リードアラインマークＬ＿ＡＭ３，Ｌ＿ＡＭ４は、第２リード端子ＬＥ２の両側にそれぞれ配置され、第２リード端子ＬＥ２を標識することができる。
【0106】
リードアラインマークＬ＿ＡＭは第１リード端子ＬＥ１と同一又は類似の積層構造を有し、同じ物質からなる。
【0107】
図面で、リードアラインマークＬ＿ＡＭは上述したパネルアラインマークＰ＿ＡＭと同じ形状を有し得る。
【0108】
ただし、これに制限されず、リードアラインマークＬ＿ＡＭはパネルアラインマークＰ＿ＡＭと相異する形状を有し得る。ただし、この場合にもリードアラインマークＬ＿ＡＭは、パネルアラインマークＰ＿ＡＭとアラインされるための形状を有し得る。例えば、リードアラインマークＬ＿ＡＭは、パネルアラインマークＰ＿ＡＭの少なくとも一辺と厚さ方向に整列するようにその形状を有し得る。
【0109】
図面ではそれぞれ一つの第１ないし第４リードアラインマークＬ＿ＡＭ１－Ｌ＿ＡＭ４が示されているが、これに制限されず２個以上であり得る。
【0110】
リードアラインマークＬ＿ＡＭはリード端子ＬＥとは異なり、データ駆動集積回路３９０と電気的に接続されない。すなわち、リードアラインマークＬ＿ＡＭはフローティング（ｆｌｏａｔｉｎｇ）され得る。
【0111】
ダミーリード端子Ｄ＿ＬＥはベース基板１０１の長辺（ベース基板１０１の縁）に隣接して配置され得る。ダミーリード端子Ｄ＿ＬＥは、第１リードアラインマークＬ＿ＡＭ１とベース基板１０１の一長辺の間に配置された第１ダミーリード端子Ｄ＿ＬＥ１、および第２リードアラインマークＬ＿ＡＭ２とベース基板１０１の他長辺の間に配置された第２ダミーリード端子Ｄ＿ＬＥ２を含み得る。ダミーリード端子Ｄ＿ＬＥはリードアラインマークＬ＿ＡＭを間に置いて第１リード端子ＬＥ１と離隔して配置され得る。
【0112】
ダミーリード端子Ｄ＿ＬＥは上述したリード端子ＬＥと実質的に平面形状が同一であり得るが、これに制限されない。
【0113】
図面ではそれぞれ３個の第１および第２ダミーリード端子Ｄ＿ＬＥ１，Ｄ＿ＬＥ２が示されているが、これに制限されず、第１および第２ダミーリード端子Ｄ＿ＬＥ１，Ｄ＿ＬＥ２は、２個、または４個以上であり得る。
【0114】
ダミーリード端子Ｄ＿ＬＥは第１リード端子ＬＥ１とは異なり、データ駆動集積回路３９０と電気的に接続されない。すなわち、ダミーリード端子Ｄ＿ＬＥはフローティング（ｆｌｏａｔｉｎｇ）され得る。
【0115】
図５を参照すると、前述したように第１リード端子ＬＥ１は、第１回路基板３００の中心部でパネルパッド端子Ｐ＿ＰＥの間に任意の構成や層を介在せずパネルパッド端子Ｐ＿ＰＥと直接結合され得る。
【0116】
ダミーリード端子Ｄ＿ＬＥ１，Ｄ＿ＬＥ２は、第１回路基板３００の縁部でダミーパッド端子Ｄ＿ＰＥ１，Ｄ＿ＰＥ２と任意の構成や層を介在せずダミーパッド端子Ｄ＿ＰＥ１，Ｄ＿ＰＥ２と直接結合され得る。
【0117】
さらに、リードアラインマークＬ＿ＡＭ１，Ｌ＿ＡＭ２は、ダミーリード端子Ｄ＿ＬＥ１，Ｄ＿ＬＥ２と第１リード端子ＬＥ１の間の領域部でパネルアラインマークＰ＿ＡＭ１，Ｐ＿ＡＭ２と任意の構成や層を介在せず直接結合し得る。
【0118】
パネルパッド端子Ｐ＿ＰＥと第１リード端子ＬＥ１、ダミーリード端子Ｄ＿ＬＥ１，Ｄ＿ＬＥ２、ダミーパッド端子Ｄ＿ＰＥ１，Ｄ＿ＰＥ２は超音波ボンディングにより直接結合され得る。
【0119】
図２を再び参照すると、前記超音波ボンディングは超音波装置５００により行われ得る。
【0120】
図２に示すように、超音波装置５００は、振動生成部５１０、振動生成部５１０と連結された振動部５２０、振動部５２０の振動幅を増幅させる加圧部５３０、振動部５２０と連結された振動伝達部５４０を含み得る。
【0121】
振動生成部５１０は電気的エネルギを振動エネルギに変換することができる。振動部５２０は振動生成部５１０で変換された振動エネルギで振動する。振動部５２０は一定の振動方向を有して所定の振幅を有して振動する。振動部５２０は振動部５２０と連結された加圧部５３０を介して前記振動方向に並んだ方向に前記振幅が増幅され得る。振動伝達部５４０は振動部５２０の振動を超音波ボンディング対象体に伝達し得る。支持部５５０は、振動部５２０の上面と下面を固定して前記振動で振動部５２０および振動伝達部５４０が上下に流動することを抑制することができる。
【0122】
一実施形態で、超音波装置５００は、第１回路基板３００の他面と接触して下部に一定の加圧状態を保持して振動伝達部５４０が効率的に前記振動を第１回路基板３００に伝達するようにする。このとき、超音波装置５００の振動伝達部５４０は、図５に示すように、下部に配置された第１回路基板３００の全領域と重なって超音波ボンディングし得る。
【0123】
超音波装置５００は、所定の振動方向に振動することにより、第１リード端子ＬＥ１を前記振動方向に振動させることができる。ただし、この場合パネルパッド端子Ｐ＿ＰＥは前記第１リード端子ＬＥ１を介して伝達される振動でわずかに前記振動方向に振動できるが、その振動する幅はわずかである。したがって、振動伝達部５４０の前記振動方向への振動幅は、実質的に第１リード端子ＬＥ１がパネルパッド端子Ｐ＿ＰＥ上で前記振動方向に移動した距離と同一であると見ることができる。一実施形態で前記振動方向は第２方向ＤＲ２であり得る。すなわち、前記振動方向はパネルパッド端子Ｐ＿ＰＥと第１リード端子ＬＥ１の長辺が延びる方向であり得る。
【0124】
パネルパッド端子Ｐ＿ＰＥの一面上で第１リード端子ＬＥ１を超音波振動させるとパネルパッド端子Ｐ＿ＰＥの一面と第１リード端子ＬＥ１の一面の界面で所定の摩擦力が発生し、前記摩擦力により摩擦熱が発生し得る。前記摩擦熱がパネルパッド端子Ｐ＿ＰＥと第１リード端子ＬＥ１をなす物質を溶かすほど充分であれば、パネルパッド端子Ｐ＿ＰＥの第１リード端子ＬＥ１と隣接するパネル溶融領域１４４ｂと、第１リード端子ＬＥ１のパネルパッド端子Ｐ＿ＰＥと隣接するリード溶融領域ＬＥ１ｂは溶融され得る。すなわち、パネルパッド端子Ｐ＿ＰＥはパネル非溶融領域１４４ａとパネル溶融領域１４４ｂを含み得る。また、第１リード端子Ｌ＿ＰＥは、リード非溶融領域ＬＥ１ａとリード溶融領域ＬＥ１ｂを含み得る。
【0125】
パネル非溶融領域１４４ａはパネルパッド端子Ｐ＿ＰＥが含む物質のみを含む領域であり得る。リード非溶融領域ＬＥ１ａは第１リード端子ＬＥ１が含む物質のみを含む領域であり得る。
【0126】
パネル溶融領域１４４ｂは第１リード端子ＬＥ１が含む物質が拡散されてパネルパッド端子Ｐ＿ＰＥの物質と第１リード端子ＬＥ１の物質が混ざっている領域であり、リード溶融領域ＬＥ１ｂはパネルパッド端子Ｐ＿ＰＥが含む物質が拡散されて第１リード端子ＬＥ１の物質とパネルパッド端子Ｐ＿ＰＥの物質が混ざっている領域であり得る。例えば、第１リード端子ＬＥ１が銀（Ａｇ）、金（Ａｕ）または銅（Ｃｕ）を含み、パネルパッド端子Ｐ＿ＰＥがＴｉ／Ａｌ／Ｔｉを含む場合、パネル溶融領域１４４ｂは、パネルパッド端子Ｐ＿ＰＥのＴｉおよび／またはＡｌと第１リード端子ＬＥ１の銀（Ａｇ）、金（Ａｕ）または銅（Ｃｕ）が混ざっている領域であり得る。また、リード溶融領域ＬＥ１ｂは、第１リード端子ＬＥ１の銀（Ａｇ）、金（Ａｕ）または銅（Ｃｕ）とパネルパッド端子Ｐ＿ＰＥのＴｉおよび／またはＡｌが混ざっている領域であり得る。
【0127】
パネル溶融領域１４４ｂとリード溶融領域ＬＥ１ｂでパネルパッド端子Ｐ＿ＰＥと第１リード端子ＬＥ１は凝固を経て結合され得る。
【0128】
パネルパッド端子Ｐ＿ＰＥと第１リード端子ＬＥ１の界面、すなわちパネル溶融領域１４４ｂとリード溶融領域ＬＥ１ｂの界面は非平坦な形状を有し得る。
【0129】
前記超音波ボンディングに関する内容は、特にパネルパッド端子Ｐ＿ＰＥおよび第１リード端子ＬＥ１に関連する内容でない場合には、ダミーパッド端子Ｄ＿ＰＥおよびダミーリード端子Ｄ＿ＬＥ、さらにパネルアラインマークＰ＿ＡＭおよびリードアラインマークＬ＿ＡＭについても同様に適用することができる。
【0130】
再び図５を参照すると、パネルパッド端子Ｐ＿ＰＥは第１パッド厚さＴＰ１、第１リード端子ＬＥ１は第１リード厚さＴＬ１を有し得る。また、ダミーパッド端子Ｄ＿ＰＥは第２パッド厚さＴＰ２、ダミーリード端子Ｄ＿ＬＥは第２リード厚さＴＬ２を有し得る。
【0131】
これによって、第１回路基板３００の中心部と縁部での第１絶縁層１１１との離隔距離は実質的に同一に維持されることができる。言い換えれば、第１回路基板３００の中心部で第１回路基板３００の一面と第１絶縁層１１１は第１離隔距離Ｄ１を有し、縁部で第１回路基板３００の一面と第１絶縁層１１１は第２離隔距離Ｄ２を有し得る。
【0132】
前述したように、第１回路基板３００と表示パネル１００のパネルパッド領域Ｐ＿ＰＡの間の超音波ボンディングは第１回路基板３００の全体とこれに重なるパネルパッド領域Ｐ＿ＰＡの間で行われる。超音波ボンディングを行う場合、超音波装置５００は第１回路基板３００の全体に加圧しながら第１回路基板３００を長辺方向に振動させる。
【0133】
ただし、第１回路基板３００はパッド端子ＰＥおよびリード端子ＬＥが配置されず、厚さ方向に対応しない領域（特に、パネルパッド領域Ｐ＿ＰＡの縁部）で下部第３方向ＤＲ３に向かって下がり得る。超音波装置５００は下部に加圧するので第１回路基板３００は前記領域で下部に下がると第１回路基板３００の中心部と縁部の境界で前記加圧により過度な力および／またはストレスを受けて前記境界周辺領域の表面角の部分が崩れたり変形され得る。一実施形態によるダミーパッド電極Ｄ＿ＰＥおよびダミーリード電極Ｄ＿ＬＥは、第１回路基板３００の縁領域で重畳して配置され、その厚さの合計がパネルパッド電極Ｐ＿ＰＥおよび第１リード電極ＬＥ１の厚さの合計と同じであるように形成され、第１回路基板３００を全体的に平坦にすることができる。これによって、超音波ボンディング時に第１回路基板３００の特定領域が下がる現象によって特定領域に過度な力および／またはストレスが集中する現象を防止するか少なくとも緩和させることができる。
【0134】
のみならず、第１回路基板３００の縁部に互いに重なるようにダミーパッド電極Ｄ＿ＰＥおよびダミーリード電極Ｄ＿ＬＥを配置して超音波ボンディングをすると第１回路基板３００とパネルパッド領域Ｐ＿ＰＡの間の結合力が全体的に増加してボンディング信頼性を改善することができる。
【0135】
以下、他の実施形態による表示装置について説明する。以下の実施形態で既に説明した実施形態と同様の構成については同じ参照符号を付け、その説明は省略または簡略化する。
【0136】
図６は他の実施形態による一つのパネルパッド端子およびリード端子がボンディングされた状態を示す平面図である。
【0137】
【0138】
図６および図７による他の実施形態は、第１リード端子ＬＥ１とパネルパッド端子Ｐ＿ＰＥ、ダミーリード端子Ｄ＿ＬＥとダミーパッド端子Ｄ＿ＰＥを超音波ボンディングする場合、パッド端子Ｐ＿ＰＥ，Ｄ＿ＰＥはリード端子ＬＥ１，Ｄ＿ＬＥとボンディングされる領域ＢＲとボンディングされない領域ＮＢＲを有し得る。また、ダミーパッド端子Ｄ＿ＰＥはダミーリード端子Ｄ＿ＬＥとボンディングされる領域ＢＲとボンディングされない領域ＮＢＲを含み得ることを例示する。以下ではダミーリード端子Ｄ＿ＬＥとダミーパッド端子Ｄ＿ＰＥを中心に説明するが、第１リード端子ＬＥ１とパネルパッド端子Ｐ＿ＰＥの間の関係においても同じ内容が適用され得る。
【0139】
具体的に説明すると、ダミーリード端子Ｄ＿ＬＥとダミーパッド端子Ｄ＿ＰＥを超音波ボンディングする場合、パッド端子Ｐ＿ＰＥ，Ｄ＿ＰＥはリード端子ＬＥ１，Ｄ＿ＬＥとボンディング領域ＢＲと非ボンディング領域ＮＢＲを有し得る。
【0140】
ボンディング領域ＢＲおよび非ボンディング領域ＮＢＲはダミーリード端子Ｄ＿ＬＥが摩擦したダミーパッド端子Ｄ＿ＰＥの一面の領域であり得る。ボンディング領域ＢＲは図７に示すようにダミーリード端子Ｄ＿ＬＥの一面の幅と実質的に同一であり得る。ただし、これに制限されず、ボンディング領域ＢＲは、ダミーリード端子Ｄ＿ＬＥの一面より外側にさらに突出してダミーリード端子Ｄ＿ＬＥの幅より大きくてもよい。
【0141】
非ボンディング領域ＮＢＲは、ボンディング領域ＢＲの両端と隣接する領域として、ダミーリード端子Ｄ＿ＬＥにより摩擦するが、ダミーリード端子Ｄ＿ＬＥおよびまたはダミーパッド端子Ｄ＿ＰＥが溶融していない領域であり得る。
【0142】
超音波ボンディング工程の進行中に、ダミーパッド端子Ｄ＿ＰＥのボンディング領域ＢＲおよびボンディング領域ＢＲの一面は上部で第２方向ＤＲ２に振動するダミーリード端子Ｄ＿ＬＥにより摩擦するが、ダミーパッド端子Ｄ＿ＰＥは繰り返し一定の振動方向に摩擦を受けると少なくとも一部領域にスクラッチが形成される。
【0143】
ボンディング領域ＢＲの前記スクラッチは超音波ボンディング工程が進行されながら、ボンディング領域ＢＲで一部溶融したダミーリード端子Ｄ＿ＬＥおよび／またはダミーパッド端子Ｄ＿ＰＥにより少なくとも埋められたり覆われ得る。
【0144】
ただし、非ボンディング領域ＮＢＲのスクラッチＳＣは、超音波ボンディング工程が進行されても、ダミーリード端子Ｄ＿ＬＥおよびダミーパッド端子Ｄ＿ＰＥが互いに溶融しないかまたは少なくとも結合されるほど十分に溶融せず、埋められないかまたは覆われないこともある。これによって、ダミーパッド端子Ｄ＿ＰＥの非ボンディング領域ＮＢＲの一面は、ボンディング領域ＢＲの一面よりスクラッチＳＣがさらに多いかまたはその数が同じでも厚さ方向への切れ込みの程度が大きい。したがって、ダミーパッド端子Ｄ＿ＰＥの非ボンディング領域ＮＢＲの一面の表面粗度Ｒ１はボンディング領域ＢＲの一面の表面粗度Ｒ２より大きい。
【0145】
【0146】
【0147】
より具体的に説明すると、ダミーパッド端子Ｄ＿ＰＥ＿１およびダミーリード端子Ｄ＿ＬＥ＿１が一つの四角いパターン形状を有し得る。ダミーパッド端子Ｄ＿ＰＥ＿１およびダミーリード端子Ｄ＿ＬＥ＿１を含む導電層はフォトレジスト工程によって複数のダミーパッド端子Ｄ＿ＰＥ＿１およびダミーリード端子Ｄ＿ＬＥ＿１が形成されるが、ダミーパッド端子Ｄ＿ＰＥ＿１およびダミーリード端子Ｄ＿ＬＥ＿１が一つの四角いパターン形状を有すると、このような追加的な工程が不要であり、工程単純化を試みることができる。
【0148】
さらに、ダミーパッド端子Ｄ＿ＰＥ＿１およびダミーリード端子Ｄ＿ＬＥ＿１が一つの四角いパターン形状を有すると、ダミーパッド端子Ｄ＿ＰＥ＿１およびダミーリード端子Ｄ＿ＬＥ＿１の超音波ボンディング時の接触面積が広くなって該当領域で結合力がパターン化された端子を有するときより増加し得る。
【0149】
【0150】
図１０および図１１を参照すると、本実施形態による表示装置３はダミーパッド端子Ｄ＿ＰＥ＿２およびダミーリード端子Ｄ＿ＬＥ＿２が第２方向ＤＲ２に長辺、第１方向ＤＲ１に短辺を有する点で一実施形態とは差がある。
【0151】
より具体的に説明すると、本実施形態による表示装置３は、ダミーパッド端子Ｄ＿ＰＥ＿２およびダミーリード端子Ｄ＿ＬＥ＿２は第２方向ＤＲ２に長辺、第１方向ＤＲ１に短辺を有し得る。
【0152】
さらに、本実施形態によるダミーパッド端子Ｄ＿ＰＥ＿２は、第１ダミーパッド端子Ｄ＿ＰＥ１＿２と第２ダミーパット端子Ｄ＿ＰＥ２＿２とを含み得る。第１ダミーパッド端子Ｄ＿ＰＥ１＿２は、パネルアラインマークＰ＿ＡＭ（例えば、第１パネルアラインマークＰ＿ＡＭ１）と第１方向ＤＲ１に重なる第２サブダミーパッド端子Ｄ＿ＰＥ１＿２ｂ、パネルアラインマークＰ＿ＡＭ（例えば、第１パネルアラインマークＰ＿ＡＭ１）と第２方向ＤＲ２に重なる第１および第３サブダミーパッド端子Ｄ＿ＰＥ＿２ａ、Ｄ＿ＰＥ１＿２ｃを含み得る。図面で第１サブダミーパッド端子Ｄ＿ＰＥ１＿２ａは一つのみ配置されることが示されているが、これに制限されず、第１サブダミーパッド端子Ｄ＿ＰＥ１＿２ａは第２方向ＤＲ２に互いに分離された複数の第１サブダミーパッド端子Ｄ＿ＰＥ１＿２ａを有し得る。第２ダミーパッド端子Ｄ＿ＰＥ２＿２は、同様に、第１、第２および第３サブダミーパッド端子Ｄ＿ＰＥ２＿２ａ、Ｄ＿ＰＥ２＿２ｂ，Ｄ＿ＰＥ２＿２ｃを含み得、第１、第２および第３サブダミーパッド端子Ｄ＿ＰＥ１＿２ａ、Ｄ＿ＰＥ１＿２ｂ、Ｄ＿ＰＥ１＿２ｃと同様に配置される。
【0153】
同様に、ダミーリード端子Ｄ＿ＬＥ＿２は、第１ダミーリード端子Ｄ＿ＬＥ１＿２と第２ダミーリード端子Ｄ＿ＬＥ２＿２とを含み得る。第１ダミーリード端子Ｄ＿ＬＥ１＿２は、リードアラインマークＬ＿ＡＭ（例えば、第１リードアラインマークＬ＿ＡＭ１）と第１方向ＤＲ１に重なる第２サブダミーリード端子Ｄ＿ＬＥ１＿２ｂ、リードアラインマークＬ＿ＡＭ（例えば、第１リードアラインマークＬ＿ＡＭ１）と第２方向ＤＲ２に重なる第１および第３サブダミーリード端子Ｄ＿ＬＥ＿２ａ、Ｄ＿ＬＥ１＿２ｃを含み得る。図面で第１サブダミーリード端子Ｄ＿ＬＥ１＿２ａは一つのみ配置されるものが示されているが、これに制限されず、第１サブダミーリード端子Ｄ＿ＬＥ１＿２ａは第２方向ＤＲ２に互いに分離された複数の第１サブダミーリード端子Ｄ＿ＬＥ１＿２ａを有し得る。第２ダミーリード端子Ｄ＿ＬＥ２＿２は、同様に、第１、第２および第３サブダミーリード端子Ｄ＿ＬＥ２＿２ａ、Ｄ＿ＬＥ２＿２ｂ，Ｄ＿ＬＥ２＿２ｃを含み得、第１、第２および第３サブダミーリード端子Ｄ＿ＬＥ１＿２ａ、Ｄ＿ＬＥ１＿２ｂ、Ｄ＿ＬＥ１＿２ｃと同様に配置される。
【0154】
本実施形態によるダミーパッド端子Ｄ＿ＰＥ＿２およびダミーリード端子Ｄ＿ＬＥ＿２は、ベース基板１０１の縁領域で表示パネル１００＿２と第１回路基板２００＿２の結合力が増加するだけでなく、パネルおよびリードアライメントマークＰ＿ＡＭ，Ｌ＿ＡＭと第２方向ＤＲ２に重なる領域でも表示パネル１００＿２と第１回路基板２００＿２の結合力が増加し得る。
【0155】
【0156】
図１２および図１３を参照すると、本実施形態による表示装置４は、パネルアラインマークＰ＿ＡＭとダミーパッド端子Ｄ＿ＰＥ、リードアラインマークＬ＿ＡＭとダミーリード端子Ｄ＿ＬＥの位置が交換された点で一実施形態による表示装置１とは差がある。
【0157】
より具体的に説明すると、本実施形態によるパネルアラインマークＰ＿ＡＭは、ベース基板１０１の縁領域に位置し、ダミーパッド端子Ｄ＿ＰＥはパネルアラインマークＰ＿ＡＭおよびパネルパッド端子Ｐ＿ＰＥの間に配置され得る。
【0158】
同様に、リードアラインマークＬ＿ＡＭはベース基板１０１の縁領域に位置し、ダミーリード端子Ｄ＿ＬＥはリードアラインマークＬ＿ＡＭおよび第１リード端子ＬＥ１の間に配置され得る。
【0159】
本実施形態によれば、ダミーパッド端子Ｄ＿ＰＥはパネルパッド端子Ｐ＿ＰＥと隣接して配置され、ダミーリード端子Ｄ＿ＬＥは第１リード端子ＬＥ１と隣接して配置され得る。
【0160】
【0161】
図１４および図１５を参照すると、本実施形態による表示装置５は、パネルアラインマークＰ＿ＡＭと第２方向ＤＲ２に重なって、第２方向ＤＲ２の長辺を有するダミーパッド端子Ｄ＿ＰＥ＿４をパネルアラインマークＰ＿ＡＭの第２方向ＤＲ２の上部および／または下部に配置し、リードアラインマークＬ＿ＡＭと第２方向ＤＲ２に重なって、第２方向ＤＲ２の長辺を有するダミーリード端子Ｄ＿ＬＥ＿４をリードアラインマークＬ＿ＡＭの第２方向ＤＲ２の上部および／または下部に配置した点で、一実施形態による表示装置１とは差がある。
【0162】
より具体的を説明すると、本実施形態によるダミーパッド端子Ｄ＿ＰＥ＿４は、一実施形態によるダミーパッド端子Ｄ＿ＰＥだけでなく、パネルアラインマークＰ＿ＡＭと第２方向ＤＲ２に重なって、第２方向ＤＲ２の長辺を有し、パネルアラインマークＰ＿ＡＭの第２方向ＤＲ２の上部および／または下部に配置されたダミーパッド端子Ｄ＿ＰＥ＿４ａ，Ｄ＿ＰＥ＿４ｂをさらに含み得る。
【0163】
同様に、ダミーリード端子Ｄ＿ＬＥ＿４は、一実施形態によるダミーリード端子Ｄ＿ＬＥだけでなく、リードアラインマークＬ＿ＡＭと第２方向ＤＲ２に重なって、第２方向ＤＲ２の長辺を有し、リードアラインマークＬ＿ＡＭの第２方向ＤＲ２の上部および／または下部に配置されたダミーリード端子Ｄ＿ＬＥ＿４ａ，Ｄ＿ＬＥ＿４ｂをさらに含み得る。
【0164】
【0165】
図１６および図１７を参照すると、本実施形態による第１回路基板３００＿５は、第２回路領域ＣＡ２にダミーリード端子Ｄ＿ＬＥ３，Ｄ＿ＬＥ４をさらに含み、第２回路基板４００＿１はベース回路基板３１０の一面に回路アラインマークＣ＿ＡＭおよびダミー回路パッド端子Ｄ＿Ｃ＿ＰＥをさらに含む点で一実施形態による表示装置１とは差がある。
【0166】
第３ダミーリード端子Ｄ＿ＬＥ３および第４ダミーリード端子Ｄ＿ＬＥ４の形状および材質は一実施形態によるダミーリード端子Ｄ＿ＬＥ１と実質的に同一である。
【0167】
回路パッド端子Ｃ＿ＰＥはパネルパッド端子Ｐ＿ＰＥの例示した物質の中から選択され得る。
【0168】
回路パッド端子Ｃ＿ＰＥは回路パッド領域Ｃ＿ＰＡの中心部に配置され得る。図面に示していないが、回路パッド端子Ｃ＿ＰＥは第２回路基板４００＿１が含む制御部と電気的に接続され得る。
【0169】
回路パッド端子Ｃ＿ＰＥは上述したパネルパッド端子Ｐ＿ＰＥと実質的に同じ平面形状を有し得る。ただし、リード端子ＬＥ１，ＬＥ２の平面上大きさは回路パッド端子Ｃ＿ＰＥの平面上大きさより小さくてもよい。
【0170】
回路アラインマークＣ＿ＡＭは第１および第２回路アラインマークＣ＿ＡＭを含み得る。回路アラインマークＣ＿ＡＭは回路パッド端子Ｃ＿ＰＥを間に置いて離隔して配置され得る。
【0171】
回路アラインマークＣ＿ＡＭは回路パッド端子Ｃ＿ＰＥの両側にそれぞれ配置され、回路パッド端子Ｃ＿ＰＥを標識することができる。また、回路アラインマークＣ＿ＡＭは、リードアラインマークＬ＿ＡＭと厚さ方向に重畳して配置され、第２リード端子ＬＥ２を回路パッド端子Ｃ＿ＰＥと厚さ方向に対応するようにアライン（ａｌｉｇｎ）させることができる。
【0172】
回路アラインマークＣ＿ＡＭは回路パッド端子Ｃ＿ＰＥと同一又は類似の積層構造を有し、同じ物質からなる。
【0173】
図面で、回路アラインマークＣ＿ＡＭは上述したリードアラインマークＬ＿ＡＭと同じ形状を有し得る。ただし、これに制限されず、回路アラインマークＣ＿ＡＭはリードアラインマークＬ＿ＡＭと相異する形状を有し得る。ただし、この場合にも回路アラインマークＣ＿ＡＭはリードアラインマークＬ＿ＡＭとアラインされるための形状を有し得る。
【0174】
図面ではそれぞれ一つの第１および第２回路アラインマークＣ＿ＡＭ１-Ｃ＿ＡＭ２が示されているが、これに制限されず、２個以上であり得る。
【0175】
回路アラインマークＣ＿ＡＭは回路パッド端子Ｃ＿ＰＥとは異なり、フローティング（ｆｌｏａｔｉｎｇ）され得る。
【0176】
ダミー回路パッド端子Ｄ＿Ｃ＿ＰＥは回路ベース基板４１０の長辺（回路ベース基板４０１の縁）に隣接して配置され得る。ダミー回路パッド端子Ｄ＿Ｃ＿ＰＥは第１回路アラインマークＣ＿ＡＭ１と回路ベース基板４０１の一長辺の間に配置された第１ダミー回路パッド端子Ｄ＿Ｃ＿ＰＥ１および第２回路アラインマークＣ＿ＡＭ２と回路ベース基板４０１の他長辺の間に配置された第２ダミー回路パッド端子Ｄ＿Ｃ＿ＰＥ２を含み得る。ダミー回路パッド端子Ｄ＿Ｃ＿ＰＥは回路アラインマークＣ＿ＡＭを間に置いて回路パッド端子Ｃ＿ＰＥと離隔して配置され得る。
【0177】
ダミー回路パッド端子Ｄ＿Ｃ＿ＰＥは上述した回路パッド端子Ｃ＿ＰＥと実質的に平面形状が同一であり得るが、これに制限されない。
【0178】
図面ではそれぞれ３個の第１および第２ダミー回路パッド端子Ｄ＿Ｃ＿ＰＥ１，Ｄ＿Ｃ＿ＰＥ２が示されているが、これに制限されず、第１および第２ダミー回路パッド端子Ｄ＿Ｃ＿ＰＥ１，Ｄ＿Ｃ＿ＰＥ２は２個、または４個以上であり得る。
【0179】
ダミー回路パッド端子Ｄ＿Ｃ＿ＰＥは回路パッド端子Ｄ＿Ｃ＿ＰＥとは異なり、フローティング（ｆｌｏａｔｉｎｇ）され得る。
【0180】
本実施形態で第２リード端子ＬＥ２は超音波ボンディングにより回路パッド端子Ｃ＿ＰＥと直接結合され得る。ダミー回路パッド端子Ｄ＿Ｃ＿ＰＥも、超音波ボンディングによりダミーリード端子Ｄ＿ＬＥと直接結合され得る。
【0181】
以上、本発明の実施形態を中心に説明したが、これは単に例示だけであり、本発明を限定するものではなく、本発明の属する分野の通常の知識を有する者であれば本発明の実施形態の本質的な特性を逸脱しない範囲で以上に例示しなかった様々な変形と応用が可能であることがわかる。例えば、本発明の実施形態に具体的に示した各構成要素は変形して実施することができる。そして、このような変形と応用に関連した差異点は添付する特許請求の範囲で規定する本発明の範囲に含まれると解釈されなければならない。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】