特許 7350863 素粒子検出器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-09-15

(45)【発行日】2023-09-26

(54)【発明の名称】素粒子検出器

(51)【国際特許分類】

   G01T 1/28 20060101AFI20230919BHJP

   H01J 43/02 20060101ALI20230919BHJP

   H01J 43/10 20060101ALI20230919BHJP

【ＦＩ】

G01T1/28

H01J43/02

H01J43/10

【請求項の数】 11

(21)【出願番号】P 2021541566

(86)(22)【出願日】2020-01-16

(65)【公表番号】

(43)【公表日】2022-03-08

(86)【国際出願番号】 FR2020050058

(87)【国際公開番号】W WO2020148508

(87)【国際公開日】2020-07-23

【審査請求日】2023-01-13

(31)【優先権主張番号】1900458

(32)【優先日】2019-01-18

(33)【優先権主張国・地域又は機関】FR

(73)【特許権者】

【識別番号】510261625

【氏名又は名称】ユニヴェルシテ クロード ベルナール リヨン １

【氏名又は名称原語表記】ＵＮＩＶＥＲＳＩＴＥ ＣＬＡＵＤＥ ＢＥＲＮＡＲＤ ＬＹＯＮ １

(73)【特許権者】

【識別番号】509025832

【氏名又は名称】サントル ナシオナル ドゥ ラ ルシェルシェ シアンティフィク

【氏名又は名称原語表記】ＣＥＮＴＲＥ ＮＡＴＩＯＮＡＬ ＤＥ ＬＡ ＲＥＣＨＥＲＣＨＥ ＳＣＩＥＮＴＩＦＩＱＵＥ

(74)【代理人】

【識別番号】100139594

【弁理士】

【氏名又は名称】山口 健次郎

(74)【代理人】

【氏名又は名称】森田 憲一

(72)【発明者】

【氏名】ラクティネ，イマド

【審査官】大門 清

(56)【参考文献】

【文献】米国特許第６３８４５１９（ＵＳ，Ｂ１）

【文献】特表２０１４－５０１４２８（ＪＰ，Ａ）

【文献】特開平５－１１８９１４（ＪＰ，Ａ）

【文献】特開２００５－１２９４１９（ＪＰ，Ａ）

【文献】特開２００９－２４５６８８（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０１Ｔ １／００－１／４０

Ｈ０１Ｊ ４３／００－３０

(57)【特許請求の範囲】

【請求項1】

素粒子検出器であって、この検出器は、
カソード（４）および導電グリッド（８、１２）であって、前記導電グリッドの方向に電子を加速することができる電位差を作り出すことができ、前記導電グリッドは、前記加速された電子によって横断されることができるカソードおよび導電グリッドと、
前記カソードと前記導電グリッドとの間に挿入されたダイノード（６、１０）であって、このダイノードは、各素粒子に対して、二次電子のアバランシェを発生することができ、このダイノードは、この目的のために複数のチャネルを備え、各チャネルは、発光性材料を含み、この発光性材料は、電子の衝突に応じて、平均して複数の二次電子を生成することが可能なダイノードと、
前記ダイノードの反対側の前記導電グリッドの側面に配置されたリーダプレート（１６、２００）であって、このリーダプレートは、
前記二次電子のアバランシェによって影響を受けるように配置された外面（６０）、および
前記外面と平行または一致する面に互いに隣接して配置された電極（１２０、２５２）
を備えるリーダプレートと、
前記電極上の電荷の量を測定することができる第１のセンサ（７０）と、
前記第１のセンサによって測定された前記電荷の量に基づいて、および前記電極の既知の場所に基づいて、前記電子のアバランシェの場所を決定することが可能な処理ユニット（８０）と
を備え、
前記検出器は、少なくとも第２のセンサ（９２）を備え、各第２のセンサは、前記二次電子が前記導電グリッドを通過するときに前記二次電子によって発生される電気信号を測定することができ、
加えて、前記処理ユニット（８０）は、前記電気信号が前記第２のセンサによって測定される「交差時間」と呼ばれる時間に基づいて、前記素粒子の到達時間を確立することが可能である
ことを特徴とする、
検出器。

【請求項2】

前記処理ユニット（８０）は、前記交差時間から、前記導電グリッド（８、１２）が前記二次電子のアバランシェによって横断される場所と前記電気信号が前記第２のセンサ（９２）によって測定される場所との間の前記電気信号の伝播のための時間を減算することによって前記交差時間を補正し、前記導電グリッドが前記二次電子のアバランシェによって横断される前記場所は、前記第１のセンサ（７０）からの測定値に基づいて確立され、次に、
このようにして得られた前記補正された交差時間に基づいて、前記到達時間を決定する
ように構成される、請求項１に記載の検出器。

【請求項3】

前記検出器は、互いに間隔を空けたそれぞれの場所に位置する複数の第２のセンサ（９２ａ～９２ｄ）を備え、前記処理ユニット（８０）は、これらの第２のセンサ（９２）の各々からの前記測定値に基づいて得られた前記補正された交差時間を使用して前記到達時間を決定するように構成される、請求項２に記載の検出器。

【請求項4】

前記検出器は、
前記二次電子のアバランシェによって横断されることができる全表面積を覆うために、同じ平面内で互いに連続するように配置された複数のグリッド（２２０～２２３）であって、これらの導電グリッドは、互いに電気的に絶縁されている複数のグリッドと、
この導電グリッド内でのみ前記電気信号を測定するために、これらの導電グリッドの各々に関連付けられた少なくとも第２のセンサ（９２ａ～９２ｄ）と
を備える、請求項１～３のいずれか一項に記載の検出器。

【請求項5】

前記リーダプレートは、その外面から始まる順序で、
前記外面に向いている前面を有する誘電体層（１０４、１０８、１１２）と、
前記リーダプレートの前記電極を形成する導電ストリップ（６２）であって、これらの導電ストリップは、少なくとも２つの異なる方向において主に前記前面に平行に延在し、各導電ストリップは、少なくとも第１の電荷センサ（７０）に電気的に接続され、これらの導電ストリップは、
すべて互いに同一であり、すべて前記外面から同じ距離に位置する導電タイル（１２０、２５２）であって、これらの導電性タイルは、前記誘電体層の前記前面にわたって分配され、誘電体材料によって互いに機械的に分離されている導電タイル、および
前記誘電体層の下に位置し、導電タイルを直列に電気的に接続して前記導電ストリップを形成する電気接続部（１２８）であって、これらの電気接続部は、各導電タイルが単一の導電ストリップに属するように配置され、タイルの各側面は、別の導電ストリップに属する別のタイルの側面に隣接している電気接続部
によって形成される導電ストリップと
を備える、請求項１～４のいずれか一項に記載の検出器。

【請求項6】

各タイル（１２０、２５２）の最大寸法は、前記リーダプレートに直接面する各チャネル（４０）の出口（４４）の横断面の最大寸法以下であり、チャネルの前記出口の前記横断面の前記最大寸法およびタイルの前記最大寸法は、それぞれこの横断面およびこのタイルを完全に含む最小表面積を有する矩形の最大辺の長さに等しい、請求項５に記載の検出器。

【請求項7】

少なくとも１つの導電ストリップ（６２）は、第１の端部から第２の端部まで延在し、
前記リーダプレートは、前記導電ストリップの前記端部の間に位置する点から第１のセンサ（７０）への電気接続部点までその外面に対して垂直に延在する少なくとも１つのビア（１３６）を備える、
請求項５または６に記載の検出器。

【請求項8】

前記検出器は、下部ダイノード（１０）上に積み重ねられた少なくとも１つの上部ダイノード（６）を備え、前記下部ダイノードは、前記上部ダイノードのチャネルから出てくる前記二次電子が前記下部ダイノードの複数のチャネルに分配されるように、前記上部ダイノードに対して配置される、請求項５～７のいずれか一項に記載の検出器。

【請求項9】

前記下部ダイノードの前記チャネルへの入口（４２）の横断面の直径は、前記上部ダイノードの前記チャネルからの出口（３０）の横断面の直径以下である、請求項８に記載の検出器。

【請求項10】

請求項１～９のいずれか一項に記載の検出器によって素粒子を検出する方法であって、前記方法は、
前記第１のセンサによって前記リーダプレートの各電極によって受け取られた前記電荷の量を測定すること（１５２）と、
前記第１のセンサによって測定された前記電荷の量に基づいて、および前記電極の前記既知の場所に基づいて、前記二次電子のアバランシェの前記場所を決定すること（１５６、２１０）と
を含み、
前記方法は、
前記少なくとも１つの第２のセンサ（９２）によって前記二次電子が前記導電グリッドを通過するときに前記二次電子によって発生される電気信号を測定すること（１５２）と、
前記電気信号が前記第２のセンサによって測定されるときの「交差時間」と呼ばれる時間に基づいて、前記素粒子の到達時間を確立すること（１５８、２１２）と
をさらに含むことを特徴とする、
方法。

【請求項11】

電子コンピュータによって読み取り可能な情報記録媒体（８２）であって、この情報記録媒体は、命令であって、これらの命令が前記電子コンピュータによって実行されると、請求項１０に記載の方法を実行するための命令を含むことを特徴とする、情報記録媒体。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、素粒子検出器、および素粒子を検出する方法に関する。本発明はまた、このような素粒子を検出する方法を実現するための情報記録媒体に関する。

【0002】

素粒子の既知の検出器は、
カソードおよび導電グリッドであって、導電グリッドの方向に電子を加速することが可能な電位差を作り出すことを意図しており、導電グリッドは、加速された電子によって横断されることができるカソードおよび導電グリッドと、
カソードと導電グリッドとの間に挿入されたダイノードであって、このダイノードは、各素粒子に対して、二次電子のアバランシェを発生することができ、このダイノードは、この目的のためにいくつかのチャネルを備え、各チャネルは、発光性材料を含み、この発光性材料は、電子の衝突に応じて、平均して複数の二次電子を生成することが可能なダイノードと、
ダイノードの反対側の導電グリッドの側面に配置されたリーダプレートであって、このリーダプレートは、
二次電子のアバランシェによって影響を受けるように配置された外面、および
外面と平行または一致する面に互いに隣接して配置された電極
を備えるリーダプレートと、
電極上の電荷の量を測定することができる第１のセンサと、
第１のセンサによって測定された電荷の量に基づいて、および電極の既知の場所に基づいて、電子のアバランシェの場所を決定することができる処理ユニットと
を備える。

【0003】

例えば、このような素粒子検出器は、米国特許第６３８４５１９号明細書から知られている。

【0004】

そのような検出器は、素粒子の衝突点の位置およびこの素粒子の到達時間を決定するために正しく動作する。しかし、この位置および／または到達時間の測定の精度を改善することが望ましい。

【0005】

したがって、本発明は、衝突点の位置の測定の精度および／または素粒子の到達時間の測定の精度が改善された素粒子検出器を提供することを目的とする。したがって、その主題は、請求項１に記載の素粒子検出器である。

【0006】

本発明の別の主題は、特許請求の範囲に記載の検出器によって素粒子を検出する方法である。

【0007】

最後に、本発明の別の主題は、電子コンピュータによって読み取り可能な情報記録媒体であり、この記録媒体は、命令であって、これらの命令が電子コンピュータによって実行されると、素粒子を検出する方法を実行するための命令を含む。

【図面の簡単な説明】

【0008】

本発明は、非限定的な例としてのみ与えられ、図面を参照して提示される以下の説明を読むとよりよく理解されるであろう。

【図1】垂直断面における、素粒子検出器の第１の実施形態の概略図である。

【図2】垂直断面における、図１の検出器のダイノードの１つのチャネルの部分概略図である。

【図3】図１の検出器などの検出器における下部ダイノードのチャネルに対する上部ダイノードのチャネルの様々な可能な位置決めの概略図である。

【図4】図１の検出器などの検出器における下部ダイノードのチャネルに対する上部ダイノードのチャネルの様々な可能な位置決めの概略図である。

【図5】図１の検出器のリーダプレートによって測定することができる電荷ピークの概略図である。

【図6】図１の検出器の導電グリッド上で測定することができる電荷ピークの概略図である。

【図7】図１の検出器の導電グリッドの概略上面図である。

【図8】垂直断面としての、図１の検出器のリーダプレートの部分概略図である。

【図9】上面図としての、図８のリーダプレートの様々な電極の互いに対する配置の部分概略図である。

【図10】図１の検出器によって素粒子を検出する方法のフロー図である。

【図11】垂直断面としての、リーダプレートの別の実施形態の部分概略図である。

【図12】図１１のリーダプレートを使用して素粒子を検出する方法のフロー図である。

【図13】上面図としての、図１の検出器のための導電グリッドの別の実施形態の概略図である。

【図14】上面図としての、リーダプレートの様々な電極の別の配置の部分概略図である。

【0009】

これらの図では、同じ要素を示すために同じ参照符号が使用されている。本明細書の以下の部分では、当業者に周知の特徴および機能は詳細に説明されない。

【0010】

第Ｉ章：実施形態の例

【0011】

図１は、素粒子の検出器２を示す。検出器２は、「マイクロチャネルプレート検出器」という用語で知られる検出器である。この実施形態では、検出対象の素粒子は、光子である。

【0012】

そのような検出器の一般的なアーキテクチャおよび動作原理は、既知である。例えば、読者は、米国特許第６３８４５１９号明細書を参照することができる。したがって、以下では、本発明を理解するために必要な詳細のみを詳細に説明する。

【0013】

本出願では、図は、直交基準座標系ＸＹＺに対して配向され、Ｚは、上方を指す垂直方向である。「上部」、「下部」、「高」、「低」、「頂部」、「底部」、「上」、および「下」などの用語は、方向Ｚに関して定義される。

【0014】

検出器２は、上から下に連続して、以下の異なる要素：
カソード４、
上部ダイノード６、
上部導電グリッド８、
下部ダイノード１０、
下部導電グリッド１２、
スペーサ１４、および
リーダプレート１６
を備える。

【0015】

これらの様々な要素は各々、水平面内に本質的に延在する。したがって、それらの幅は、それらの高さよりもはるかに大きい。それらはまた、互いに直接積み重ねられる。しかし、図１の可読性を高めるために、この図では、これらの様々な要素は互いに垂直方向に離間している。

【0016】

カソード４は、導電性または抵抗性でもある材料から作製される。カソード４は、電位ＨＶ１を供給する電源２２の端子２０に接続される。カソード４は、一般に、素粒子が衝突したときに少なくとも１つの電子を生成する発光性材料で作製される。素粒子が光子である特定の場合には、このカソードは、「光カソード」という用語で知られている。

【0017】

ここで、「導電性材料」または「導電材料」は、２０℃での抵抗率が１０^－２Ω．ｍ未満、好ましくは１０^－５Ω．ｍまたは１０^－６Ω．ｍ未満である材料を示す。一般的に言えば、２０℃での導電性材料の抵抗率は、１０^－１０Ω．ｍよりも大きい。

【0018】

ここで、「電気抵抗材料」または「抵抗材料」は、２０℃での抵抗率が１０^１２Ω．ｍ未満、好ましくは１０^６Ω．ｍまたは１０^４Ω．ｍ未満である材料を示す。

【0019】

ダイノード６は、カソード４の直下に位置する。ダイノード６は、頭字語ＭＣＰによって知られるマイクロチャネルプレートである。これは、一方の端部から他方の端部まで、しばしば「マイクロチャネル」と呼ばれる数百万のチャネルによって垂直に横断される。図１では、いくつかのチャネル２４のみが概略的に示されている。この実施形態では、各チャネルは、垂直軸２６に沿って延在する。

【0020】

水平表面積の単位当たりのチャネル２４の密度は、典型的には、１０００チャネル／平方センチメートルまたは１００００チャネル／平方センチメートルまたは１０００００チャネル／平方センチメートルよりも大きい。ここで、１平方センチメートル当たりのチャネルの密度は、非常に高い。例えば、この密度は、１００万チャネル／平方センチメートルよりも大きいか、または３００万チャネル／平方センチメートルよりも大きい。この目的のために、チャネル２４の平均直径Ｄｍ２４は非常に小さく、言い換えれば、一般に１００μｍまたは５０μｍまたは１０μｍ未満である。この直径Ｄｍ２４も通常、１０ｎｍまたは５０ｎｍよりも大きい。

【0021】

「平均直径」は、その軸２６に沿ったチャネル２４のすべての横断面の非加重平均直径または算術平均直径を示す。横断面は、水平である。加えて、チャネル２４の横断面が円形でないとき、「直径」という用語は、この横断面の水力直径を示す。

【0022】

ここで、チャネル２４の横断面は、円形である。加えて、この横断面は、チャネル２４の全長にわたって一定である。方向Ｚにおけるチャネル２４の長さは、従来、その直径Ｄｍ２４よりも大きいか、または２＊Ｄｍ２４よりも大きいか、または１０＊Ｄｍ２４よりも大きい。本明細書において、符号「＊」は、乗算演算を示す。この長さも通常、５００＊Ｄｍ２４または１００＊Ｄｍ２４または５０＊Ｄｍ２４未満である。

【0023】

互いに隣接して位置する２つのチャネル２４の軸２６を分離する最短水平距離は通常、４＊Ｄｍ２４または２＊Ｄｍ２４未満である。

【0024】

各チャネル２４は、
増幅される電子が介してチャネル２４の内部に侵入する入口２８（図２）と、
増幅された電子が介してチャネル２４から逃げる出口３０（図２）と
を備える。

【0025】

チャネル２４の垂直壁の少なくとも上部は、発光性コーティング３２（図２）で構成される。コーティング３２がチャネル２４の垂直壁の一部のみを形成するとき、典型的には、この垂直壁の高さの４分の１超または３分の１超を形成する。ここで、発光性コーティング３２は、チャネル２４の全長にわたって延在する。

【0026】

コーティング３２は、平均して、一電子が衝突したとき、それに応じて複数の二次電子、好ましくは１．５個または２個を超える二次電子を生成する発光性材料で作製される。例えば、コーティング３２を形成するために使用される発光性材料は、米国特許第６３８４５１９号明細書のコラム１０の行６～４４に列挙された発光性材料からなる群の中から選択される。

【0027】

チャネル２４およびコーティング３２の他に、ダイノード６は、これらのチャネル２４が形成されるマトリックス３４を備える。マトリックス３４は、抵抗材料または誘電体材料で構成されてもよい。ここで、「誘電体材料」は、２０℃での抵抗率が１０^１２Ω．ｍ以上、好ましくは１０^１４Ω．ｍまたは１０^１６Ω．ｍ以上である材料を示す。一般的に言えば、２０℃での誘電体材料の抵抗率は、１０^２８Ω．ｍ未満である。抵抗材料は、抵抗率が誘電体材料と導電性材料との間の範囲にある材料である。

【0028】

グリッド８は、カソード４と組み合わせて、チャネル２４の各々の内部に位置して生成された電子を下方に加速することができる電場を生成する。例えば、生成される電場は、１ｋＶ／ｃｍ～５０ｋＶ／ｃｍの範囲である。

【0029】

この目的のために、グリッド８は、金属などの導電性材料で作製される。これは、電位ＨＶ１よりも高い電位ＨＶ２を供給する電源２２の端子３６に接続される。電位ＨＶ１とＨＶ２との間の差は、例えば、１０ボルトまたは１００ボルトよりも高く、一般に、５０００ボルトまたは２０００ボルトよりも小さい。

【0030】

グリッド８はまた、チャネル２４の出口３０を介して加速および排出される電子に対して可能な限り透明である。このようなグリッドは、「フリッシュグリッド」として知られている。

【0031】

導電グリッドの透明度は、このグリッドを通過する電子の数をこのグリッドに投影された電子の数で割った比の値（％で表される）として定義される。この透明度は、一般に、３０％～９５％または４５％～９０％の範囲である。例えば、ここでは、６０％または７０％よりも大きい。

【0032】

この目的のために、グリッド８は、多数の小孔３８によって貫通され、そのうちの少数のみが図１に概略的に示されている。典型的には、孔３８の直径Ｄ３８は、５０μｍまたは１００μｍ未満である。高い透明度を得るために、孔３８の横断面の表面積の累積は、これらすべての孔３８を含む導電グリッドの最小表面積の３０％または４５％超、好ましくは６０％または７０％超に相当する。

【0033】

典型的には、グリッド８の厚さは、孔の直径Ｄ３８と比較して小さく、言い換えれば、グリッドの厚さは、一般に、直径Ｄ３８未満または０．５＊Ｄ３８未満である。

【0034】

グリッド８のインピーダンスは、均一である。例えば、ここでは、一定の水平距離だけ互いに水平に間隔を置いて配置されたグリッド８の任意の２つの点ＡとＢとの間のインピーダンスが、選択された水平距離に関係なく、０．９５Ｚ_ＡＢと１．０５Ｚ_ＡＢとの間の範囲内に体系的にある場合、グリッドのインピーダンスは均一であると考えられ、Ｚ_ＡＢは、定数である。

【0035】

ダイノード１０は、
チャネル、これらのチャネルの入口および出口がそれぞれ、参照符号４０、４２、および４４を有すること、ならびに
これらのチャネル４０の直径Ｄｍ４０が直径Ｄｍ２４とは異なること
を除いて、ダイノード６と同一である。

【0036】

ダイノード１０は、チャネル２４の出口３０から逃げる電子がいくつかのチャネル４０に分配されるように、ダイノード６に対して位置決めされる。例えば、この目的のために、各チャネル２４の出口３０の横断面の入口４２を含む水平面への正投影は、少なくとも部分的に、少なくとも２つの入口４２を覆う。これにより、出口３０から逃げる電子は、ダイノード１０のいくつかのチャネル４０に分配される。

【0037】

この目的のために、第１の実施形態では、直径Ｄｍ４０は、直径Ｄｍ２４未満、好ましくは０．８＊Ｄｍ２４未満または０．５＊Ｄｍ２４未満である。この実施形態を、図３に示す。この図では、入口４２を含む水平面内のチャネル２４の出口３０の正投影は、出口３０と同じ基準を有する破線の円によって表されている。

【0038】

別の実施形態では、直径Ｄｍ４０は、直径Ｄｍ２４以上である。この場合、チャネル４０は、チャネル２４に対して水平にオフセットされる。例示として、これは、直径Ｄｍ４０およびＤｍ２４が等しい特定の場合の図４に示されている。

【0039】

グリッド１２は、孔が参照符号５０を有することを除いて、グリッド８と同一である。加えて、孔５０の直径Ｄ５０は、必ずしも直径Ｄ３８と等しいとは限らない。実際、必要に応じて、６０％または８０％を超える透明度を得るように適合される。例えば、直径Ｄ５０は、直径Ｄｍ４０に応じて適合される。

【0040】

グリッド１２は、電位ＨＶ３を生成する電源２２の端子５２に接続される。電位ＨＶ３は、二次電子がグリッド１２に向かって加速されることを可能にする電場をチャネル４０内に作り出すように、電位ＨＶ２よりも高い。例えば、電位ＨＶ３は、チャネル２４に生成される電場と同一の電場を生成するように調整される。

【0041】

スペーサ１４は、リーダプレート１６からダイノード１０を分離する。より正確には、スペーサ１４は、チャネル４０の出口４２とプレート１６の外部水平面６０との間に空き空間５６を形成する。この空き空間５６は、素粒子が検出されたときにダイノード１０の出口４４から出現する二次電子のアバランシェによって横切られる。この空間５６は、特に、水平方向においてこれらの二次電子の空間的分散を増大させる。したがって、外面６０上のアバランシェの二次電子の衝突領域の表面積は、スペーサ１４の存在下ではその非存在下よりも大きい。例えば、スペーサ１４は、出口４４を含む水平面と外面６０との間の距離が１０μｍまたは１５μｍよりも大きく、一般に、３００μｍまたは２００μｍよりも小さくなるように配置される。

【0042】

カソード４、ダイノード６、グリッド８、ダイノード１０、およびグリッド１２の関連付けは、電荷を増幅するためのデバイスを形成する。より正確には、電子がカソード４によって生成されてチャネル２４のうちの１つに侵入するたびに、電子はコーティング３２に当たる確率が高く、それに応じて、平均して複数の二次電子の生成につながる。これらの二次電子は、次に加速され、再びコーティング３２に衝突して二次電子の数を増倍させ、二次電子のアバランシェと呼ばれるものを引き起こす。二次電子はチャネル４０の内部に侵入し、これらのチャネル４０においても同様の二次電子の増倍現象が生じる。したがって、カソード４に衝突する各素粒子は、二次電子のアバランシェを生成させ、その後、二次電子はプレート１６の外面６０に投影される。外面６０上の二次電子のこのアバランシェの場所は、カソード４上の素粒子の衝突点の位置を表す。したがって、二次電子のアバランシェの場所を決定することが必要であり、この場所からこの衝突点の位置を推測することができるようになる。プレート１６は、特に、水平面内の二次電子のこのアバランシェの場所を決定することを可能にする。

【0043】

この目的のために、プレート１６は、特に、
上面が外面６０を形成する基板６１と、
外面６０上で水平に延在する導電ストリップ６２と
を備える。

【0044】

各ストリップ６２は、プレート１６内に存在する他の導電ストリップ６２から電気的に絶縁されている。各ストリップ６２は、遠位端から近位端まで主に水平に延在する。各ストリップ６２の遠位端および近位端は、プレート１６の縁部に位置する。ストリップ６２の配置は、図８および図９を参照してより詳細に説明される。

【0045】

ストリップ６２は外面６０に位置するため、各アバランシェの二次電子に直接さらされる。したがって、アバランシェの電子がストリップ６２に達すると、これはこのストリップ上に特徴的な電荷ピークを生成する。そのような電荷ピーク６４は、図５のグラフ上に概略的に表されている。このグラフ上で、また図６のグラフ上で、横軸は時間を表し、縦軸は電荷の量を表す。このピーク６４は、時間ｔ_１で始まり、時間ｔ_２で終わる。時間ｔ_１およびｔ_２は、ストリップ６２上の電荷の量がそれぞれ所定の閾値を超えた後に下回って戻る時間に対応する。これは、同じアバランシェの二次電子すべてが同じ経路を辿っていないため、すべてが同時にストリップ６２上の同じ場所に到達するわけではないからである。

【0046】

そのような電荷ピークを検出または測定するために、各ストリップ６２は、電荷のセンサ７０のそれぞれの入力に接続される。この目的のために、検出器２は、ストリップ６２と少なくとも同じ数のセンサ７０を備えるセンサのアセンブリ７２を備える。

【0047】

図１を簡略化するために、１つの導電ストリップ６２および１つのセンサ７０のみが示されている。

【0048】

センサ７０は、接続されているストリップ６２上に存在する電荷の量を表す物理量を測定することが可能である。この実施形態では、センサ７０は、この導電ストリップ６２上に存在する電荷の量の高速測定を行う。ストリップ上の電荷の量の測定は、以下からなることができる：
所定の閾値を超えている限り、電荷の量がこの閾値を超えていることを示すこと、または
導電ストリップ上に現在存在する電荷の量を表す電気量を体系的に生成すること。

【0049】

検出器２はまた、センサ７０の各々に接続された処理ユニット８０を備える。処理ユニット８０は、センサ７０から測定値を取得することが可能である。続いて、センサ７０からの測定値および導電ストリップ６２の既知の配置に基づいて、ユニット８０は、二次電子の第２のアバランシェの場所を自動的に決定する。第２のアバランシェの場所を使用して、ユニット８０は、素粒子とカソード４との間の衝突点の位置を確立する。この目的のために、処理ユニット８０は、
メモリ８２と、
メモリ８２に記録された命令を実行することが可能なプログラム可能マイクロプロセッサ８４と
を備える。

【0050】

メモリ８２は、図１０の方法の実行に必要な命令およびデータを含む。

【0051】

最後に、検出器２は、二次電子のアバランシェがグリッド８を横切る時間を各々測定することが可能な１つまたは複数のセンサ９２のアセンブリ９０を備える。以下では、この時間を「交差時間」と呼ぶ。ここで、これらのセンサの各々は、グリッド８に電気的に接続される。アセンブリ９０は、ここでは、図７において参照符号９２ａ～９２ｄによって個々に示される４つのセンサ９２を備える。図１を簡略化するために、これらのセンサ９２のうちの１つのみがこの図に示されている。この第１の実施形態では、各センサは、例えば、グリッド８の周囲のそれぞれの点に接続される。センサ９２ａ～９２ｄの接続点を、それぞれＰ_９２ａ～Ｐ_９２ｄと表記する。ここで、これらの点Ｐ_９２ａ～Ｐ_９２ｄは、グリッド８の周囲に均一に分配されている。

【0052】

各センサ９２は、グリッド８が二次電子のアバランシェによって横断されるときに現れる特徴的な電気信号を測定することができる。より正確には、二次電子のアバランシェがグリッド８を通過するとき、これは、電磁誘導によって、グリッド８内に電荷ピークの出現を引き起こす。このような電荷ピーク９４は、図６のグラフに示されている。ピーク９４は、時間ｔ_３で始まり、時間ｔ_４で終わる。例えば、時間ｔ_３およびｔ_４は、センサ９２によって測定された電荷の量がそれぞれ所定の閾値を超えた後に下回った時間である。ピーク９４はピーク６４よりもはるかに狭く、したがって、時間ｔ_３およびｔ_４は時間ｔ_１およびｔ_２よりも互いに近いことに留意されたい。実際：
グリッド８のインピーダンスは、導電ストリップ６２のインピーダンスよりもはるかに均一であり、
二次電子のアバランシェがグリッド８を横切る瞬間、二次電子は、このアバランシェがプレート１６に当たるときよりも空間的に分散していない。
一方、グリッド８における二次電子の量は少ない。

【0053】

ユニット８０はまた、センサ９２からの測定値を使用して素粒子の到達時間ｔ_ａを決定するために、センサ９２の各々に接続される。

【0054】

図８は、水平方向Ｖに沿った垂直断面としてプレート１６を示す。基板６１は、ここでは、水平層の積層で形成され、一方が他方の真上にある。これらの積み重ねられた水平層は、方向Ｚにおいて下から上に連続して、以下の通りである：
下部メタライゼーション層１０２、
第１の誘電体層１０４、
第１の中間メタライゼーション層１０６、
第２の誘電体層１０８、
第２の中間メタライゼーション層１１０、
第３の誘電体層１１２、および
誘電体層１１２の前面に堆積された上部メタライゼーション層１１４。

【0055】

「誘電体層」という用語は、体積の９０％が誘電体材料で作製されている水平層を示す。

【0056】

例えば、メタライゼーション層は、銅で作製される。

【0057】

図９を参照してより詳細に説明するように、メタライゼーション層１１４は、空隙１２４によって互いに水平に機械的に分離された水平タイル１２０を形成するように構造化される。本明細書では、参照符号１２０は、層１１４に形成されたすべてのタイルを示すための一般的な参照符号として使用される。各タイル１２０は、空隙１２４によって完全に囲まれている。空隙１２４は、例えば、誘電体層１１２と同一の誘電体材料で満たされている。したがって、層１１４に形成された、２つのタイル１２０を共に電気的に接続する電気接続部は存在しない。ここで、タイル１２０は、すべて互いに同一である。特に、各タイル１２０は、垂直軸を中心とした回転と組み合わせることができる水平並進によってのみ別のタイル１２０から導出される。各タイルは、辺が同じ長さを有する多角形の形状を有する。

【0058】

タイル１２０の最大寸法は、プレート１６に遭遇する二次電子の各アバランシェが少なくとも２つ、この実施形態では異なる導電ストリップ６２に属する少なくとも３つのタイル１２０に衝突するように選択される。この目的のために、タイル１２０の最大寸法は、好ましくは５＊Ｄｍ４０または３＊Ｄｍ４０以下であり、有利には、Ｄｍ４０または０．５Ｄｍ４０未満である。ここでの「タイルの最大寸法」という用語は、タイル１２０を完全に含む最小表面積を有する水平矩形の最大辺の長さを示す。「タイルの最小寸法」という用語は、この矩形の小さい辺の長さを示す。タイル１２０の最小寸法は、典型的には、０．０１＊Ｄｍ４０または０．１＊Ｄｍ４０または０．３＊Ｄｍ４０よりも大きい。

【0059】

方向Ｖに平行な水平線１２６（図９）に沿って主に延在する導電ストリップ６２を形成するために、この線１２６に沿って互いに背後に位置するタイルは、電気接続部１２８によって互いに直列に電気的に接続される。接続部１２８は、誘電体層１１２の前面の下に形成される。ここで、線１２６に沿って第１および第２のタイル１２０を電気的に接続する各接続部１２８は、
メタライゼーション層１０２、１０６、または１１０の１つに形成され、第１のタイル１２０の下に位置する第１の端部と第２のタイル１２０の下に位置する第２の端部との間で水平に延在する導電トラック１３０と、
第１および第２のタイルをそれぞれトラック１３０の第１および第２の端部に電気的に接続するために層１０４、１０８、および１１２の１つまたは複数を各々通過する、「ビア」という用語で知られる垂直導電プラグ１３２、１３４と
を備える。

【0060】

ここで、線１２６に沿って整列したタイル１２０の特定の場合には、トラック１３０は、メタライゼーション層１１０に形成される。したがって、ビア１３２、１３４は、誘電体層１１２のみを通過する。メタライゼーション層１０２および１０６は、それぞれ他の方向ＵおよびＷに平行に延在する導電ストリップ６２のための、トラック１３０に対応する電気トラックを形成するために使用される。ここで、方向Ｖは、方向Ｙに平行であり、方向ＵおよびＷは、方向Ｖに対してそれぞれ６０°および１２０°角度を付けて回転される。

【0061】

ビア１３２および１３４に加えて、各導電ストリップは、層１０４の下面に出現し、このストリップをそれぞれのセンサ７０に接続することを可能にする少なくとも１つの追加のビア１３６を備える。ビア１３６は、例えば、接続部１２８のうちの１つから層１０４のこの下面まで延在する。したがって、このストリップ６２上に存在する電荷の量を測定するセンサ７０は、プレート１６の周囲だけでなく、この下面のどこにでも載置することができる。

【0062】

図９は、誘電体層１１２の水平な前面上のタイル１２０の互いに対する可能な配置の第１の例を示す。この実施形態では、各タイル１２０は、ダイヤモンドの形状を有し、２つの最も尖った頂点１４０、１４２がこのダイヤモンドの大きな対角線の各端部に位置する。頂点１４０および１４２における角度は、６０°に等しい。

【0063】

図９では、タイル１２０間の空隙１２４は、線によって表されている。

【0064】

タイル１２０は、誘電体層１１２の前面のテッセレーションを形成するように、互いに対して配置される。ここで、タイル１２０は、周期的なテッセレーション、言い換えれば、少なくとも２つの異なる水平方向に同じパターンを周期的に繰り返すことによって完全に構築され得るテッセレーションを形成するように、誘電体層１１２の前面にわたって分配される。例えば、ここでは、繰り返しパターンは、図９の参照符号１２０ａ、１２０ｂ、および１２０ｃをそれぞれ有する３つの隣接するタイル１２０によって形成された六角形である。これらのタイル１２０ａ、１２０ｂ、および１２０ｃの大きな対角線は、それぞれ方向Ｄａ、Ｄｂ、およびＤｃに平行である。方向Ｄａは、方向Ｘに平行であり、方向ＤｂおよびＤｃは、方向Ｄａに対してそれぞれ＋６０°および＋１２０°角度を付けて回転される。繰り返しパターンにおいて、これらの３つのタイル１２０ａ、１２０ｂ、および１２０ｃは、共通の頂点を有する。図９のテッセレーションの場合、パターンは、方向Ｄａ、Ｄｂ、およびＤｃに周期的に繰り返される。

【0065】

図９では、タイル１２０ａ、１２０ｂ、および１２０ｃの識別を容易にするために、各タイル１２０ａ、１２０ｂ、および１２０ｃは、それぞれのテクスチャで満たされている。

【0066】

大きな対角線が線１２６上に整列しているすべてのタイル１２０ｂは、方向Ｖに平行に延在する導電ストリップ６２を形成するように、テッセレーションの一方の縁部から反対側の縁部まで互いに直列に電気的に接続されている。したがって、線１２６に沿って整列したタイル１２０ｂを接続することによって、各タイル１２０ｂは、タイル１２０ａおよび１２０ｃによって線１２６に沿ってすぐに連続するタイル１２０ｂから分離される。これにより、素粒子の位置の測定の精度が向上する。他のタイル１２０ｂは、同様の方式で互いに電気的に接続され、方向Ｙに平行に延在する複数の導電ストリップ６２を形成する。このように形成された方向Ｙに平行な様々な導電ストリップ６２は、互いに電気的に絶縁される。

【0067】

同様に、大きな対角線が方向Ｗに平行な線１４４に沿って次々に整列しているタイル１２０ａはすべて、接続部１２８によって互いに直列に電気的に接続される。このようにすべてのタイル１２０ａについて進行することによって、互いに電気的に絶縁され、すべて方向Ｕに平行な複数の導電ストリップ６２が形成される。

【0068】

最後に、再びタイル１２０ａおよび１２０ｂについて説明したのと同様の方式で、方向Ｕに平行な同じ線１４６に沿って前後に整列したタイル１２０ｃは、接続部１２８によって互いに直列に電気的に接続される。このようにすべてのタイル１２０ｃについて進行することによって、互いに電気的に絶縁され、すべて方向Ｕに平行な複数の導電ストリップ６２が形成される。

【0069】

タイル１２０の寸法が十分に大きいとき、フォトリソグラフィなどの単純なエッチング方法を使用してメタライゼーション層１１４にエッチングすることができる。タイル１２０の寸法が非常に小さいとき、シリコン基板上に形成された電子構成要素を互いに接続するために実施されるのと同じ製作方法を使用してそれらを製作することが可能である。典型的には、これらは、頭字語ＢＥＯＬ（「Ｂａｃｋ Ｅｎｄ Ｏｆ Ｌｉｎｅ」の略）によって示される製作段階中に実施される方法である。次に、タイル１２０およびそれらの接続部１２８を形成するために使用されるメタライゼーション層は、例えば、頭字語Ｍ１～Ｍ８によって知られるメタライゼーションレベル内で選択される。

【0070】

アバランシェの電荷が少なくとも３つの連続するタイル１２０にわたって体系的に広がると仮定すると、アバランシェは、各々が３つの異なる方向に延在する少なくとも３つの導電ストリップ６２の電荷の変動を引き起こす。したがって、たとえ２つのアバランシェが２つの異なる場所で同時にプレート１６に遭遇したとしても、処理ユニット８０は、それらがタイルの最大寸法よりも大きい距離だけ互いに離れている場合には、２つの同時衝突点の位置を曖昧さなく決定することが可能である。

【0071】

ここで、各導電ストリップ６２の感度は、他の導電ストリップ６２の感度と同一である。したがって、様々な導電ストリップ６２間の感度の差を補償するための手段をプレート１６に設ける必要はない。

【0072】

最後に、素粒子の衝突点の位置を測定するために必要なセンサ７０の数は、各タイル１２０がすべての他のタイル１２０から電気的に絶縁され、それぞれのセンサ７０の入力に直接接続される場合よりもはるかに少ない。実際、この場合、アセンブリ７２は、タイル１２０と同じ数のセンサ７０を備えなければならないが、本明細書に記載の実施形態では、導電ストリップ６２ごとに１つのセンサ７０のみを備える。

【0073】

ここで、検出器２の動作を図１０の方法によって説明する。

【0074】

ステップ１５０の間、光子がカソード４に衝突し、それに応じて、カソード４は衝突点に最も近いチャネル２４の内部に侵入する少なくとも１つの電子を生成する。この電子はその後加速されてコーティング３２に衝突し、したがって二次電子の第１のアバランシェの生成をもたらす。

【0075】

二次電子の第１のアバランシェはグリッド８を通過し、したがってピーク９４などの電荷ピークを生成する。この第１のアバランシェの電子は、いくつかのチャネル４０の内部に侵入する。次いで、これらの電子は、チャネル４０の内部で再び増幅される。したがって、二次電子の第２のアバランシェは、二次電子の第１のアバランシェよりもはるかに多くの電子を含んでダイノード１０の出口で発生される。

【0076】

第２のアバランシェは、グリッド１２および空き空間５６を通過し、次にこの第２のアバランシェの二次電子は、プレート１６のいくつかのタイル１２０に衝突する。次いで、これは、いくつかの導電ストリップ６２上にピーク６４などの電荷ピークを生成する。

【0077】

並行して、ステップ１５２の間、センサ７０は、ストリップ６２の各々の上に存在する電荷の量を継続的に測定し、これらの測定値をユニット８０に送信する。同時に、センサ９２は、グリッド８上に存在する電荷の量を継続的に測定し、これらの測定値をユニット８０に送信する。

【0078】

例えばステップ１５２と並行して実行されるステップ１５４の間、ユニット８０は、動作１５６の間、カソード４上の光子の衝突点の位置Ｐｆ、および動作１５８の間、この光子の到達時間ｔ_ａを確立するために、センサ７０および９２の測定値を処理する。

【0079】

動作１５６の間、場所Ｐ７０１は、最初に、電荷ピークが検出された導電ストリップ６２間の交差点から決定される。外面６０上の第２のアバランシェの二次電子の電荷の分配エリアは、電荷ピークが検出されるいくつかのストリップ６２の交差部に位置する。ストリップ６２の場所は平面Ｘ、Ｙ内で既知であるため、平面Ｘ、Ｙ内のこの分配エリアの場所を決定することができる。例えば、この目的のために、メモリ８２は、これらのストリップの各々について、ストリップが沿って延在する水平軸の方程式を符号化するストリップ６２のマッピングを含む。これらのストリップの軸の方程式は既知であるため、２つのストリップ６２間の交点の平面Ｘ、Ｙ内の座標は、容易に見つけることができる。

【0080】

この実施形態では、例示として、動作１５６の間、センサ９２からの測定値は、センサ７０の測定値から決定された場所Ｐ７０１を有効化または無効化するためにさらに使用される。

【0081】

例えば、この目的のために、ユニット８０は、差Ｅｅ_ａ－ｂを計算する。差Ｅｅ_ａ－ｂは、電荷ピークがそれぞれセンサ９２ａおよび９２ｂによって検出された時間ｔｍ_９２ａとｔｍ_９２ｂとの間の差の推定値に等しい。この差Ｅｅ_ａ－ｂは、例えば、以下の関係によって推定される：Ｅｅ_ａ－ｂ＝（ｄ_９２ａ－ｄ_９２ｂ）／ｃ８、
ｄ_９２ａおよびｄ_９２ｂは、それぞれセンサ９２ａおよび９２ｂの場所から決定された場所Ｐ７０１を分離する距離であり、
ｃ_８は、グリッド８内の電気信号の伝播速度である。

【0082】

平面Ｘ、Ｙにおけるセンサ９２ａおよび９２ｂの場所は既知であり、例えば、メモリ８２に記憶されている。

【0083】

続いて、差Ｅｅ_ａ－ｂを測定差Ｅｍ_ａ－ｂと比較する。差Ｅｍ_ａ－ｂは、差ｔｍ_９２ａ－ｔｍ_９２ｂに等しく、時間ｔｍ_９２ａおよびｔｍ_９２ｂは、センサ９２ａおよび９２ｂがそれぞれ電荷ピークを検出したときの測定時間である。

【0084】

差Ｅｅ_ａ－ｂとＥｍ_ａ－ｂとの間の絶対値の差が閾値Ｓ１よりも大きい場合、場所Ｐ７０１は無効であると考えられる。逆の場合、有効であると考えられる。

【0085】

場所Ｐ７０１の有効性の検証は、上述したように、センサ９２ａおよび９２ｂの特定の場合には、他の可能なセンサ９２の対を連続的に使用して試験される。決定された場所Ｐ７０１がセンサ９２の各々からの測定値によって有効化される場合、場所Ｐ７０１は有効であると考えられる。例えば、この場合、衝突点の位置Ｐｆは、この場所Ｐ７０１に等しいと見なされる。逆の場合、場所Ｐ７０１は無効であると考えられる。この場合、方法は停止し、受け取られた次の素粒子の衝突点の位置を決定するための初期状態に戻る。

【0086】

続いて、動作１５８の間、ユニット８０は、素粒子の到達時間ｔ_ａを確立する。この目的のために、この実施形態では、センサ９２からの測定値を使用して、素粒子の到達時間ｔ_ａ９２が決定される。この目的のために、ユニット８０は、センサ９２ａ、９２ｂ、９２ｃ、および９２ｄがそれぞれピーク９４などの電荷ピークを検出したときの時間ｔｍ_９２ａ、ｔｍ_９２ｂ、ｔｍ_９２ｃ、およびｔｍ_９２ｄを測定する。例えば、これらの時間ｔｍ_９２の各々は、ピーク９４の時間ｔ_３およびｔ_４に対応する時間に基づいて確立される。

【0087】

続いて、これらの時間ｔｍ_９２ａ～ｔｍ_９２ｄの各々は、それらから、第１のアバランシェがグリッド８を通過する場所とセンサ９２の場所との間の電気信号の伝播時間を減算することによって補正される。以下では、補正後の時間ｔｍ_９２ａ～ｔｍ_９２ｄを、ｔｃ_９２ａ～ｔｃ_９２ｄと表記する。

【0088】

例えば、時間ｔｃ_９２ａは、以下の関係によって計算される：
ｔｃ_９２ａ＝ｔｍ_９２ａ－ｄ_９２ａ／ｃ_８、
ｃ_８は、グリッド８内の電気信号の伝播速度であり、
ｄ_９２ａは、第１のアバランシェがグリッド８を横切る場所とセンサ９２ａの場所との間の距離である。

【0089】

第１のアバランシェがグリッド８を横切る場所は、動作１５６の間に決定された位置Ｐｆに基づいて確立される。例えば、この場所の座標は、位置Ｐｆの座標ｘ、ｙに等しいと見なされる。平面Ｘ、Ｙにおけるセンサ９２ａの座標は既知であり、例えば、メモリ８２に予め記録されている。

【0090】

他の補正後の時間ｔｃ_９２ｂ、ｔｃ_９２ｃ、およびｔｃ_９２ｄは、典型的には、距離ｄ_９２ａを適切な距離に置き換えることによって、同様に計算される。

【0091】

そして、補正後の時間ｔｃ_９２ａ～ｔｃ_９２ｄに基づいて、素粒子の到達時間ｔ_ａ９２を決定する。例えば、時間ｔ_ａ９２は、時間ｔｃ_９２ａ～ｔｃ_９２ｄの算術平均に等しい。ここで、素粒子の到達時間ｔ_ａは、例えば、このように決定された時間ｔ_ａ９２に等しいと見なされる。

【0092】

図１１は、プレート１６の代わりに使用することができるリーダプレート２００を示す。このプレート２００は、２つのセンサ７０_１および７０_２が各導電ストリップ６２の各端部に接続されていることを除いて、プレート１６と同一である。図１１を簡略化するために、１つのストリップ６２のみが示されている。波状の垂直線は、プレート２００の中央部分が図１１に示されていないことを示している。ビア１３６は、ストリップ６２のそれぞれの端部に各々が位置する、２つのビア２０２および２０４に置き換えられる。センサ７０_１および７０_２は、それぞれビア２０２および２０４に接続される。センサ７０_１および７０_２の各々は、センサ７０と同一である。

【0093】

ここで、プレート２００を備えた検出器の動作を、図１２の方法を参照して説明する。図１２の方法は、ステップ１５４がステップ２０８に置き換えられていることを除いて、図１０の方法と同一である。ステップ２０８は、以下を連続的に含む：
衝突点の位置Ｐｆを確立するための動作２１０、および
素粒子の到達時間ｔ_ａを確立するための動作２１２。

【0094】

動作２１２は、追加的または代替的に、センサ７０_１および７０_２がピーク６４などの電荷ピークの存在を検出する時間ｔｍ_７０１およびｔｍ_７０２を使用して二次電子の第２のアバランシェの場所Ｐ７０２を決定することを含むことを除いて、動作１５６と同一である。例えば、各時間ｔｍ_７０１およびｔｍ_７０２は、ピーク６４の時間ｔ_１およびｔ_２に対応する時間を使用して決定される。第２のアバランシェが遭遇するストリップ６２の少なくとも１つについて、このストリップ６２に沿った場所Ｐ７０２は、センサ７０_１と７０_２との間の中間に位置する中間点の座標ｘｃ_６２、ｙｃ_６２、ならびに時間ｔｍ_７０１およびｔｍ_７０２から決定される。例えば、場所Ｐ７０２の座標ｘ_２ｉ、ｙ_２ｉは、距離（ｔｍ_７０１－ｔｍ_７０２）＊ｃ_１６が加えられた座標ｘｃ_６２、ｙｃ_６２に等しいと見なされ、ｃ_１６は、ストリップ６２内の電気信号の伝播速度である。実際、時間ｔｍ_７０１およびｔｍ_７０２は、第２のアバランシェが中間点に位置する場合にのみ等しい。すべての他の場合、言い換えれば、第２のアバランシェが中間点に対して偏心しているときはいつでも、時間ｔｍ_７０１およびｔｍ_７０２は異なる。時間ｔｍ_７０１とｔｍ_７０２との間の差は、中間点に対する第２のアバランシェのオフセットに比例する。

【0095】

上記の計算は、好ましくは、電荷ピークが検出されたいくつかのストリップ６２に対して実行される。これらのストリップ６２の各々について、場所Ｐ７０２が得られる。次いで、より正確な座標ｘ_２ｉ、ｙ_２ｉを得るために、これらの様々な場所Ｐ７０２が組み合わされる。

【0096】

場所Ｐ７０１の座標ｘ_１ｉ、ｙ_１ｉが、電荷ピークが検出された導電ストリップ６２の交差点から決定された場合、有利には、第２のアバランシェのより正確な座標を得るために、座標ｘ_２ｉ、ｙ_２ｉと組み合わされる。例えば、第２のアバランシェの座標は、座標ｘ_１ｉ、ｙ_１ｉおよびｘ_２ｉ、ｙ_２ｉの算術平均または加重平均を実行することによって得られる。例えば、座標ｘ_２ｉ、ｙ_２ｉに割り当てられる重みは、座標ｘ_１ｉ、ｙ_１ｉに割り当てられる重みよりも小さい。その後、例えば、衝突点の位置Ｐｆの座標ｘ、ｙは、このようにして決定されたより正確な座標に等しいと見なされる。

【0097】

動作２１２は、追加的または代替的に、二次電子の第２のアバランシェが遭遇するストリップ６２に接続されたセンサ７０_１および７０_２からの測定値に基づいて到達時間ｔ_ａ７０を決定することを含むことを除いて、動作１５８と同一である。

【0098】

例えば、このストリップ６２では、各時間ｔｍ_７０１およびｔｍ_７０２は、第２のアバランシェの場所とセンサ７０_１および７０_２の各々の場所との間の電気信号の伝播時間を減算することによって最初に補正される。この目的のために、第２のアバランシェがプレート１６に遭遇する場所の座標は、動作２１０の間に決定された位置Ｐｆの座標を使用して確立される。平面Ｘ、Ｙにおけるセンサ７０_１および７０_２の各々の座標は既知であり、例えば、メモリ８２に予め記録されている。例えば、時間ｔｍ_７０１に対して補正された時間ｔｃ_７０１は、以下の関係ｔｃ_７０１＝ｔｍ_７０１－ｄ_７０１／ｃ_１６によって計算され、ｄ_７０１は、ストリップ６２に沿った第２のアバランシェの座標と平面Ｘ、Ｙ内のセンサ７０_１の座標との間の距離である。

【0099】

補正後の時間ｔｃ_７０２は、センサ７０_１の座標をセンサ７０_２の座標に置き換えて同様に計算される。

【0100】

次いで、時間ｔ_ａ７０は、電荷ピークが検出された様々なストリップ６２について計算された時間ｔｃ_７０１およびｔｃ_７０２を組み合わせることによって得られる。例えば、時間ｔ_ａ７０は、計算された時間ｔｃ_７０１とｔｃ_７０２の両方の算術平均である。時間ｔ_ａ７０およびｔ_ａ９２が共に決定されると、これらの２つの時間ｔ_ａ７０およびｔ_ａ９２を組み合わせることによって到達時間ｔ_ａが得られる。例えば、１つの単純な実施形態では、時間ｔ_ａは、時間ｔ_ａ７０およびｔ_ａ９２の算術平均に等しい。

【0101】

図１３は、グリッド８の代わりに使用することができる４つの導電グリッド２２０～２２３を示す。ここで、グリッド２２０～２２３は各々、グリッド８が延在する水平面と同じ水平面内に延在する。これらのグリッド２２０～２２３は、グリッド８と同じ表面積を占めるように、互いに隣接して配置される。グリッド２２０～２２３は、互いに電気的に絶縁されている。この目的のために、ここでは、それらは方向ＸおよびＹにそれぞれ平行な２つの水平分離線２２６および２２８によって互いに電気的に絶縁されている。したがって、各グリッド２２０～２２３は、ディスクの４分の１に対応する。各グリッド２２０～２２３は、それぞれのセンサ９２に接続される。ここで、グリッド２２０～２２３は、センサ９２ａ～９２ｄにそれぞれ接続される。例えば、グリッド２２０～２２３は、それらの各々が、二次電子の第１のアバランシェが通過することができる表面のそれぞれの部分を占めることを除いて、グリッド８と同一である。特に、グリッド２２０～２２３の各々は、端子３６に接続される。

【0102】

グリッド８がグリッド２２０～２２３に置き換えられた検出器の動作は、前述の説明から推測することができる。加えて、この検出器は、センサ９２ａ～９２ｄからの測定値を使用して、カソード４上に同時に到達する２つの素粒子を区別することが可能である（これらの素粒子の各々がグリッド２２０～２２３の中からそれぞれのグリッドを通過する二次電子のアバランシェをトリガする限り）。

【0103】

図１４は、タイル１２０がタイル２５２に置き換えられていることを除いて、プレート１６と同一のリーダプレート２５０を示す。タイル２５２は、各々が三角形の形状を有することを除いて、タイル１２０と同一である。より正確には、各タイル２５２は、正三角形または二等辺三角形である。この実施形態では、タイル２５２は、６つの方向Ａ、Ｂ、Ｃ、Ｄ、Ｅ、およびＦに平行に延在する導電ストリップ２５４を形成するように互いに電気的に接続される。方向ＡおよびＤは、方向Ｙに平行である。方向ＢおよびＥは、方向ＡおよびＤに対してそれぞれ－６０°角度を付けてオフセットされている。方向ＣおよびＥは、方向ＡおよびＤに対してそれぞれ＋６０°角度を付けてオフセットされている。

【0104】

図１４では、参照符号２５２ａ、２５２ｂ、２５２ｃ、２５２ｄ、２５２ｅ、および２５２ｆは、それぞれ方向Ａ、Ｂ、Ｃ、Ｄ、Ｅ、およびＦに平行な導電ストリップに属するタイル２５２を示すために使用される。図１４を簡略化するために、所定の方向に平行に延在する導電ストリップに属する各タイルは、それぞれのテクスチャで満たされており、これにより、参照符号がなくても、このタイルをプレート２５０内で識別することが可能である。図１４のテッセレーションにおいて、周期的に繰り返されるパターンは、タイル２５２ａ、２５２ｂ、２５２ｃ、２５２ｄ、２５２ｅ、および２５２ｆの各々のコピーを含む六角形である。このパターンでは、これらのタイル２５２ａ、２５２ｂ、２５２ｃ、２５２ｄ、２５２ｅ、および２５２ｆは、六角形の幾何学的中心に位置する共通の頂点を共有する。この六角形は、方向Ａ、Ｂ、およびＣに周期的に繰り返される。

【0105】

タイル２５２ａおよび２５２ｄは、線２５６などの方向ＡおよびＤに平行な線に沿って整列している。線２５６に沿って、タイル２５２ｄが、連続するタイル２５２ａの各対の間に挿入されている。

【0106】

タイル２５２ｂおよび２５２ｆは、線２５８などの方向ＢおよびＦに平行な線に沿って整列している。線２５８に沿って、タイル２５２ｂが、連続するタイル２５２ｆの各対の間に挿入されている。

【0107】

タイル２５２ｃおよび２５２ｅは、線２６０などの方向ＣおよびＥに平行な線に沿って整列している。線２６０に沿って、タイル２５２ｃが、連続するタイル２５２ｅの各対の間に挿入されている。

【0108】

タイル２５２のこの配置およびこの相互接続によって、テッセレーションの縁部に位置していない各タイル２５２は、５つの異なる導電ストリップに属するタイル２５２によって即座に囲まれる。したがって、各衝突点は、少なくとも６つの異なる導電ストリップ上の電荷の変動をもたらす。したがって、プレート２５０を用いて、少なくともこれらの衝突点のうちの２つを分離する距離がタイルの最大寸法よりも大きい場合、曖昧さなく、５つの同時衝突点の位置を決定することが可能である。

【0109】

第ＩＩ章．変形例

【0110】

ダイノードの変形例

【0111】

変形例として、マトリックス３４は、コーティング３２と同じ材料から作製される。

【0112】

コーティング３２を製作するために、多くの方法が可能である。例えば、コーティングは、マトリックス３４を構成する材料と化学試薬との間の化学反応によって得られる。例えば、この化学試薬は、チャネルの各々の内部に導入された液体または気体の試薬である。例えば、コーティング３２は、マトリックス３４の酸化または窒化の結果である。

【0113】

コーティング３２を形成するために、他の発光性材料が使用可能である。例えば、コーティング３２はまた、米国特許第６３８４５１９号明細書のコラム１０の行４１～４４に列挙された材料で構成された群の中から選択された材料の１つまたは複数からなってもよい。

【0114】

別の実施形態では、コーティング３２は、チャネルの壁全体を覆わない。例えば、コーティング３２は、チャネルの上部にのみ位置しているが、これらのチャネルの下部は、発光性コーティングを欠いている。

【0115】

別の実施形態では、発光性材料はガスであり、チャネルはこのガスで満たされる。例えば、ガスは、重量で９０％のアルゴンと重量で１０％の二酸化炭素の混合物である。この場合、コーティング３２は省略されてもよい。

【0116】

チャネルの横断面は、任意の所与の形状を有することができる。例えば、チャネルの横断面は、正方形などの多角形であってもよく、楕円形であってもよい。

【0117】

チャネルの横断面は、チャネルの全長にわたって必ずしも一定ではない。例えば、チャネルの横断面は、その出口に向かって減少してもよい。

【0118】

チャネルを製作するために、多くの方法が可能である。例えば、チャネルは、異方性プラズマエッチングによって、フォトリソグラフィによって、または別の方法によって形成されてもよい。

【0119】

チャネルの軸は、水平面に対して傾斜していてもよい。検出器が互いに積み重ねられたいくつかのダイノードを備える場合、上部ダイノードのチャネルの軸は、好ましくは、第２の方向と交差する第１の方向に沿って傾斜している。このとき、下部ダイノードのチャネルの軸は、この第２の方向に平行である。

【0120】

別の実施形態では、チャネルは、直線軸に沿ってではなく、湾曲経路または巻回経路に沿って延在する。

【0121】

ダイノードは、別の材料で作製されてもよい。例えば、変形例として、ダイノードは、抵抗性または誘電体または導電材料で作製される。例えば、ダイノードを製作するために使用される材料は、米国特許第６３８４５１９号明細書のコラム１０の行６～１７に列挙された材料で構成された群の中から選択することができる。

【0122】

ダイノードが誘電体材料で作製されるとき、チャネルの壁の導電性は、これらの壁上に、例えば、抵抗ポリマー副層などの抵抗材料の副層を堆積することによって増大され得る。次いで、この副層は、発光性コーティングが形成されるチャネルの壁を形成する。

【0123】

リーダプレートの変形例
センサ７０が導電ストリップの端部の間に接続されるとき、各導電ストリップの端部がリーダプレートの縁部に位置する必要はない。変形例として、導電ストリップの少なくともいくつかの端部は、リーダプレートの縁部の間に位置する。

【0124】

導電ストリップは、米国特許第６３８４５１９号明細書に記載されているように、互いに電気的に絶縁され、各々がそれ自体のセンサ７０に個々に接続された導電電極に置き換えることができる。

【0125】

変形例として、導電ストリップは、単一の平面内に延在する直線ストリップである。したがって、第１の水平面内に位置するタイルはなく、この第１の水平面の下に位置する電気接続部もない。この場合、割線方向に延在する導電ストリップが交差することができるように、それらは様々な高さに位置する水平面内に形成される。

【0126】

変形例として、完全かつ均一な抵抗層が、プレート１６の外面６０上に堆積される。潜在的に、この抵抗層は、誘電体材料の層によって導電ストリップ６２から分離される。摂氏２０°でのこの抵抗層の表面またはシート抵抗率は、１０ｋΩ／□～１００ＭΩ／□の範囲内である。好ましくは、シート抵抗率は、１００ｋΩ／□または１ＭΩ／□よりも大きく、有利には、１０ＭΩ／□未満である。この抵抗層とストリップ６２との間の容量結合によって、抵抗層上で受け取られた二次電子は、ストリップ６２のいくつかの上の電荷の対応する変動をもたらす。ストリップ６２上の電荷のこの変動は、センサ７０によって測定される。この抵抗層により、電荷を外面６０上に広げることが可能である。

【0127】

別の変形例では、基板６１は、導電ストリップ間のクロストークを低減するために、メタライゼーション層の間に水平に延在する接地平面をさらに備える。

【0128】

検出器の他の変形例
光子以外の素粒子を、検出することができる。例えば、検出される素粒子は、イオンもしくはミューオンなどの荷電粒子、または中性子などの中性粒子であり得る。この目的のために、カソードは、検出される素粒子が衝突したときに少なくとも１つの電子を放出する発光性材料で作製される。したがって、発光性材料は、検出される素粒子に依存する。例えば、中性子を検出するために、使用される発光性材料は、ホウ素またはパラジウムであってもよい。適切な発光性材料を選択することによって、プロトンを検出することも可能である。

【0129】

変形例として、検出器は、単一のダイノードと、単一の導電グリッドとを備える。

【0130】

変形例として、ダイノード６とダイノード１０との間にスペーサを載置することもできる。これは、特に、様々なチャネルにおける二次電子の空間的分散を改善することを可能にする。例えば、チャネル２４の直径Ｄｍ４０が直径Ｄｍ２４よりも大きい場合であっても、単一のチャネル４０の出口３０から出てくる電子をいくつかのチャネル４０に分配することが可能である。逆に、直径Ｄｍ２４が直径Ｄｍ４０よりも大きい実施形態などの特定の実施形態では、スペーサ１４を省略することができる。

【0131】

簡略化された一実施形態では、検出器は、単一のセンサ９２を備える。この場合、時間ｔｃ_９２ａ～ｔｃ_９２ｄの組み合わせは省略される。

【0132】

ピーク６４または９４などの電荷ピークを測定するための、多数の異なる技術が存在する。特に、容量性または誘導性測定を実施することができる。これらの場合、センサ７０および９２は、必ずしもストリップ６２およびグリッド８にそれぞれ直接電気的に接続されていない。

【0133】

検出器がいくつかのダイノードと、これらのダイノード間に位置するいくつかの導電グリッドとを備えるとき、これらの導電グリッドの１つまたは複数がセンサ９２に接続される。例えば、代替的な一実施形態では、センサ９２は、グリッド８に接続される代わりにグリッド１２に接続される。この場合、グリッド１２を通過する電荷の量はより多くなるが、電子の空間的分配はより広がる。

【0134】

グリッド２２０～２２３の他の実施形態もまた、可能である。例えば、４つを超えるグリッドを使用してもよく、逆に、４つ未満のグリッドを使用してもよい。グリッド２２０～２２３の形状もまた、異なっていてもよい。

【0135】

変形例として、センサ７０は、導電ストリップ６２の遠位端または近位端に接続される。この場合、ストリップ６２への接続は、リーダプレートの周囲に分配される。したがって、センサ７０をこれらのストリップ６２の中央点に接続するための垂直ビアを設ける必要はない。

【0136】

動作方法の変形例
変形例として、動作２１０の間、場所Ｐ７０２は決定されない。例えば、この場合、衝突点の位置Ｐｆは、場所Ｐ７０１からのみ確立される。

【0137】

別の変形例では、場所Ｐ７０１は決定されない。例えば、この場合、位置Ｐｆは、場所Ｐ７０２のみを使用し、導電ストリップ６２間の交点を使用せずに確立される。この場合、導電ストリップが交差する必要はない。例えば、それらはすべて互いに平行であってもよい。

【0138】

場所Ｐ７０１の有効化、あるいは無効化は、場所Ｐ７０２に適用されてもよい。別の実施形態では、センサ９２からの測定値に基づいて決定された場所の有効化、あるいは無効化は、省略されてもよい。

【0139】

動作１５６の間、センサ９２からの測定値に基づいて、第１のアバランシェがグリッド８を通過する場所Ｐ９２を決定することも可能である。より正確には、ここでは、異なる場所で同じグリッド８に接続されたいくつかのセンサ９２があるという事実が利用される。グリッド８を通過する二次電子の第１のアバランシェによって生成された電気信号のセンサ９２ａ～９２ｄの各々への伝播時間は、移動する距離が同じではないため同一ではない。三角測量によって場所Ｐ９２を決定するために、伝播時間の間のこの差が利用される。三角測量による場所の決定はよく知られているため、ここでは詳細に説明しない。その後、場所Ｐ７０１およびＰ９２またはＰ７０２およびＰ９２を組み合わせることによって、衝突点の位置Ｐｆが確立される。例えば、位置Ｐｆは、場所Ｐ７０１およびＰ９２の算術平均に等しい。

【0140】

衝突点の位置Ｐｆを決定するために、場所Ｐ７０１、Ｐ７０２、およびＰ９２を組み合わせる多くの方法がある。例えば、場所Ｐ７０１およびＰ９２の加重平均は、好ましくはより多くの重みを場所Ｐ７０１に与えることによって使用され得る。

【0141】

様々な補正後の時間ｔｃ_９２ａ～ｔｃ_９２ｄに基づく時間ｔ_ａ９２の決定は、単純な算術平均によらず実行されてもよい。例えば、算術平均は、衝突点に最も近いセンサ９２により大きな重みが割り当てられる加重平均に置き換えられる。別の実施形態では、衝突点から所定の閾値未満の距離に位置するセンサ９２からの１つまたは複数の測定値のみが考慮される。同様に、単純な算術平均以外の手段を実施することによって、時間ｔ_ａ７０を計算してもよい。例えば、時間ｔ_ａ９２の特定の決定の場合に記載された様々な変形例は、時間ｔ_ａ７０の決定にも適用可能である。

【0142】

時間ｔ_ａを確立するために、時間ｔ_ａ７０およびｔ_ａ９２の算術平均以外の他の実施形態が可能である。例えば、時間ｔ_ａは、時間ｔ_ａ７０およびｔ_ａ９２の加重平均であり、時間ｔ_ａ７０よりも時間ｔ_ａ９２の方が重みが大きくなる。

【0143】

簡略化された一実施形態では、時間ｔｍ_９２またはｔｍ_７０の補正は省略される。例えば、時間ｔ_ａ９２またはｔ_ａ７０は、衝突点の位置Ｐｆを使用せずに、センサ９２または７０からの測定値に直接基づいて計算される。この実施形態は、伝播時間が無視できる場合に実用的である。

【0144】

時間ｔ_ａ７０の計算は、各導電ストリップ６２にただ１つのセンサ７０が接続されている場合でも実施することができる。

【0145】

一変形例では、時間ｔ_ａ７０は決定されず、センサ７０からの測定値は時間ｔ_ａを決定するために使用されない。

【0146】

変形例として、時間ｔ_ａ９２は決定されない。例えば、時間ｔ_ａは、センサ７０からの測定値のみに基づいて決定される。例示として、時間ｔ_ａは、時間ｔ_ａ７０に等しいと見なされる。この場合、センサ９２は省略されてもよい。

【0147】

第ＩＩＩ章．記載の実施形態の利点

【0148】

導電グリッドを通過した後、二次電子のアバランシェが広がる。したがって、リーダプレート上の二次電子の衝突領域は、これらの同じ二次電子によって横断される導電グリッドの面積よりも広い。言い換えれば、これらの二次電子の空間的分散は、リーダプレートよりも導電グリッドで小さい。導電グリッドにおけるこれらの二次電子の空間的分散はより小さいため、より狭い電荷ピークを生成する。さらに、導電グリッドのインピーダンスは、導電ストリップ６２のインピーダンスよりもはるかに均一である。実際、タイル１２０のインピーダンスは、各ストリップ６２に沿って多くのインピーダンス不連続部を作り出す接続部１２８のインピーダンスとは異なる。これらの２つの特性のために、素粒子が到達する時間ｔ_ａの不確実性は、より小さい（この時間がセンサ７０からの測定値のみを使用するよりもセンサ９２からの測定値を使用して確立される場合）。

【0149】

補正後の時間ｔｃ_９２ａ～ｔｃ_９２ｄを使用することにより、到達時間ｔ_ａの測定の精度をさらに向上させることが可能である。

【0150】

いくつかのセンサ９２を使用することはまた、到達時間ｔ_ａの測定の精度をさらに向上させることが可能である。

【0151】

同じ平面内で互いに連続するいくつかのグリッドを使用することにより、カソード４に遭遇するいくつかの素粒子を同時に区別することができる。これにより、これらの素粒子の到達時間ｔ_ａをより確実に決定することができる。

【0152】

個々の電極の代わりに導電ストリップを使用することにより、衝突点の位置Ｐｆを決定するために必要なセンサ７０の数が大幅に減少する。加えて、各導電ストリップのタイルは、それらが同じ感度を有するように同じ平面内に位置する。したがって、これらの導電ストリップが異なる水平面内に位置する場合のように、導電ストリップ間の感度の差を補正するための手段を実装する必要はない。

【0153】

タイルの最大寸法がチャネルの出口の最大寸法以下であるという事実は、検出器がただ１つのダイノードを備える場合であっても、二次電子のアバランシェがいくつかのタイルにわたって分配されることを単に可能にする。

【0154】

ストリップ６２の端部ではなくビア１３６を通る中央点にセンサ７０を接続することにより、センサ７０をストリップ６２の下に収容することができる。これは、センサ７０の設置、したがってリーダプレートの製作を容易にする。

【0155】

ダイノード６のチャネルの出口が少なくとも部分的にダイノード１０のいくつかの入口を覆うという事実は、二次電子のアバランシェをより多数のタイルにわたって単純に広げることを可能にする（これらのタイルの最大寸法がこれらのタイルに直接面するチャネルの出口の横断面の最大寸法よりも大きい場合であっても）。これにより、タイルの寸法に対する制約が低減されるため、リーダプレートの設計および製作を単純化することができる。

【0156】

下部ダイノード１０のチャネル４０の入口４２の横断面がダイノード６のチャネル２４の出口３０の横断面よりも小さいという事実は、二次電子のアバランシェを単純に広げることを可能にする。特に、この拡散は、この目的のためにダイノード１０に対してダイノード６を正確に位置決めすることが必要とされることなく行われる。

【0157】

本発明は、当然のことながら、粒子の物理学の研究に適用可能である。本発明はまた、撮像の分野、特に宇宙、医療、または環境の分野、ならびに輸送の分野にも適用可能である。例えば、医療分野では、本発明は、ハドロン療法もしくはプロトン療法治療の枠組みで、または陽電子放出療法（ＰＥＴ）の枠組みでも使用することができる。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】