特許 7351863 フラッシュメモリシステム内のワード線と制御ゲート線との間の結合を低減するための方法及び装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-09-19

(45)【発行日】2023-09-27

(54)【発明の名称】フラッシュメモリシステム内のワード線と制御ゲート線との間の結合を低減するための方法及び装置

(51)【国際特許分類】

   G11C 16/08 20060101AFI20230920BHJP

【ＦＩ】

G11C16/08 120

【請求項の数】 10

(21)【出願番号】P 2020569843

(86)(22)【出願日】2019-05-04

(65)【公表番号】

(43)【公表日】2021-10-11

(86)【国際出願番号】 US2019030768

(87)【国際公開番号】W WO2019240893

(87)【国際公開日】2019-12-19

【審査請求日】2022-04-25

【審判番号】

【審判請求日】2023-03-08

(31)【優先権主張番号】16/118,272

(32)【優先日】2018-08-30

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】201810626274.X

(32)【優先日】2018-06-15

(33)【優先権主張国・地域又は機関】CN

【早期審査対象出願】

(73)【特許権者】

【識別番号】500147506

【氏名又は名称】シリコン ストーリッジ テクノロージー インコーポレイテッド

【氏名又は名称原語表記】ＳＩＬＩＣＯＮ ＳＴＯＲＡＧＥ ＴＥＣＨＮＯＬＯＧＹ， ＩＮＣ．

(74)【代理人】

【識別番号】110000626

【氏名又は名称】弁理士法人英知国際特許商標事務所

(72)【発明者】

【氏名】キアン、シャオゾウ

(72)【発明者】

【氏名】ユエ、カイマン

(72)【発明者】

【氏名】ルオ、ガン ヤン

【合議体】

【審判長】須田 勝巳

【審判官】山崎 慎一

【審判官】脇岡 剛

(56)【参考文献】

【文献】特開２００３－１５１２９０（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

G11C16/08

(57)【特許請求の範囲】

【請求項1】

フラッシュメモリシステムであって、該フラッシュメモリシステムは、
フラッシュメモリセルのアレイであって、前記フラッシュメモリセルは行及び列に編成され、各フラッシュメモリセルはワード線端子、制御ゲート端子、及び浮遊ゲートを備える、フラッシュメモリセルのアレイと、
複数のワード線であって、前記複数のワード線の各々は、前記アレイの行内の前記フラッシュメモリセルの前記ワード線端子に結合される、複数のワード線と、
複数の制御ゲート線であって、前記複数の制御ゲート線の各々は、前記アレイの行内の前記フラッシュメモリセルの前記制御ゲート線端子に結合される、複数の制御ゲート線と、
読み出し動作の前に選択された行用の制御ゲート線を第１の電圧源（Ｖ_ＣＧ－ΔＶ）に結合し、前記選択された行に結合されたワード線が高に駆動される読み出し動作中に前記選択された行用の前記制御ゲート線を第２の電圧源（Ｖ _ＣＧ ）に結合するためのデカップリング回路であって、前記第１の電圧源は、前記第２の電圧源によって生成される電圧より量ΔＶ少ない電圧を生成する、デカップリング回路と、を備え、
ΔＶは、前記選択された行の前記ワード線が高に駆動されると、前記選択された行用の前記制御ゲート線と前記選択された行用の前記ワード線との間の寄生容量に起因して前記読み出し動作中に生成される、前記選択された行用の前記制御ゲート線の電圧の増加とほぼ等しい、フラッシュメモリシステム。

【請求項2】

前記デカップリング回路は、読み出し動作中に前記第２の電圧源を前記選択された行に選択的に結合するための第２のスイッチと、前記読み出し動作の前に前記第１の電圧源を前記選択された行に選択的に結合するための第１のスイッチと、を備える、請求項１に記載のフラッシュメモリシステム。

【請求項3】

前記フラッシュメモリセルは、分割ゲートフラッシュメモリセルである、請求項１に記載のフラッシュメモリシステム。

【請求項4】

前記フラッシュメモリセルは、分割ゲートフラッシュメモリセルである、請求項２に記載のフラッシュメモリシステム。

【請求項5】

読み出し動作中にフラッシュメモリシステム内の隣接するワード線から制御ゲート線をデカップリングする方法であって、前記フラッシュメモリシステムは、行及び列に編成されたフラッシュメモリセルのアレイと、複数のワード線であって、前記複数のワード線の各々は、前記アレイの行内の前記フラッシュメモリセルのワード線端子に結合される、複数のワード線と、複数の制御ゲート線であって、前記複数の制御ゲート線の各々は、前記アレイの行内の前記フラッシュメモリセルの制御ゲート線端子に結合される、複数の制御ゲート線と、を備え、各フラッシュメモリセルは、ワード線端子と、制御ゲート端子と、浮遊ゲートと、を含み、前記方法は、
読み出し動作の前に選択された行用の制御ゲート線を第１の電圧源（Ｖ_ＣＧ－ΔＶ）に結合するステップと、
前記選択された行用のワード線を第３の電圧源に結合し、前記読み出し動作中に前記選択された行用の制御ゲート線を第２の電圧源（Ｖ_ＣＧ）に結合するステップであって、前記第１の電圧源によって生成される電圧は、前記第２の電圧源によって生成される電圧より量ΔＶ少ない、結合するステップと、
を含み、
前記選択された行用の前記制御ゲート線と前記選択された行用の前記ワード線との間の寄生容量により、前記選択された行用の前記制御ゲート線の電圧は、前記選択された行用の前記ワード線が前記第３の電圧源に結合された後に、ΔＶにほぼ等しい量増加する、方法。

【請求項6】

前記読み出し動作の前に選択された行用の制御ゲート線を第１の電圧源に結合するステップは、前記選択された行用の前記制御ゲート線と前記第１の電圧源との間のスイッチを閉じるステップを含む、請求項５に記載の方法。

【請求項7】

前記読み出し動作中に前記選択された行用の前記制御ゲート線を第２の電圧源に結合するステップは、前記選択された行用の前記制御ゲート線と前記第２の電圧源との間のスイッチを閉じるステップを含む、請求項６に記載の方法。

【請求項8】

前記フラッシュメモリセルは、分割ゲートフラッシュメモリセルである、請求項５に記載の方法。

【請求項9】

前記フラッシュメモリセルは、分割ゲートフラッシュメモリセルである、請求項６に記載の方法。

【請求項10】

前記フラッシュメモリセルは、分割ゲートフラッシュメモリセルである、請求項７に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

（優先権の主張）
本出願は、２０１８年６月１５日に出願された中国特許出願第２０１８１０６２６２７４．Ｘ号、及び２０１８年８月３０日に出願された「Ｍｅｔｈｏｄ ａｎｄ Ａｐｐａｒａｔｕｓ ｆｏｒ Ｒｅｄｕｃｉｎｇ Ｃｏｕｐｌｉｎｇ Ｂｅｔｗｅｅｎ Ｗｏｒｄ Ｌｉｎｅｓ ａｎｄ Ｃｏｎｔｒｏｌ Ｇａｔｅ Ｌｉｎｅｓ ｉｎ ａ Ｆｌａｓｈ Ｍｅｍｏｒｙ Ｓｙｓｔｅｍ」と題する米国特許出願第１６／１１８，２７２号に対する優先権を主張する。

【0002】

（発明の分野）
寄生容量及び寄生抵抗に起因するフラッシュメモリシステム内のワード線と制御ゲート線との間で生じ得る結合を低減するための方法及び装置が開示される。

【背景技術】

【0003】

デジタル不揮発性メモリは、周知である。例えば、図１は、ソース領域１０１、ドレイン領域１０２（ビット線２４に結合）、チャネル領域１０４の第１の部分上方の浮遊ゲート１０３、チャネル領域１０４の第２の部分上方のワード線端子１０５（典型的にはワード線に結合）、基板１０８、浮遊ゲート１０３上方の制御ゲート１０６（典型的には制御ゲート線に結合）、及びソース領域１０１上方の消去ゲート１０７（典型的には消去ゲート線に結合）を備える、４つのゲートの分割ゲートフラッシュメモリセル１００を示す。この構成は、米国特許第６，７４７，３１０号に記載され、この米国特許は、あらゆる目的のため参照により本明細書に組み込まれる。ここで、全てのゲートは、浮遊ゲート１０３を除いて、非浮遊ゲートであり、それらは電圧源に電気的に接続されている又は接続可能であることを意味する。メモリセル１００のプログラミングは、加熱された電子をチャネル領域１０４から浮遊ゲート１０３に注入させることによって行われる。メモリセル１００の消去は、電子を浮遊ゲート１０３から消去ゲート１０７にトンネリングさせることによって行われる。

【0004】

表１は、読み出し、消去、及びプログラム動作を実行するためのメモリセル１００の端子に印加され得る典型的な電圧範囲を示す。
表１：図１のフラッシュメモリセル１００の動作

【表1】

【0005】

図２Ａは、行及び列に配置されたセル１００のアレイを備える先行技術のフラッシュメモリシステム２００を示す。ここでは、２行及び７列のみが示されているが、アレイは任意の数の行及び任意の数の列を含むことができることを理解されたい。この例におけるセル１００は、図１に示される種類のものであり、消去ゲートは２つの隣接する行の間で共有される又は併合される。

【0006】

図２Ａに示されるセルの最上行において、ワード線２０１は、その行内の各セル１００の各ワード線端子１０５に接続し、制御ゲート線２０２は、その行内の各セル１００の各制御ゲート端子１０６に接続し、消去ゲート線２０３は、その行内の各セル１００の各共有された消去ゲート端子１０７に接続する。

【0007】

図２Ａに示されるセルの第２の行において、ワード線２０５は、その行内の各セル１００の各ワード線端子１０５に接続し、制御ゲート線２０４は、その行内の各セル１００の各制御ゲート端子１０６に接続し、消去ゲート線２０３は、その行内の各セル１００の各共有された消去ゲート端子１０７に接続する。特に、消去ゲート線２０３は、最上行及び第２の行の間で共有された各セル１００の消去ゲート端子１０７に接続する。

【0008】

図２Ｂを参照すると、ワード線、制御ゲート線、及び浮遊ゲートの近接性は、寄生効果を作り出す。具体的には、寄生容量は、ワード線２０１と制御ゲート線２０２との間、及びワード線２０５と制御ゲート線２０４との間などの、隣接するワード線と制御ゲート線との間に存在し、また、寄生容量は、最上行の各セル１００内のワード線２０１と浮遊ゲートとの間、及び第２の行の各セル１００内のワード線２０５と浮遊ゲートとの間にも存在する。

【0009】

寄生容量は、（１）１つの端子がワード線に接続され、１つの端子が制御ゲート線に接続された、各セル１００内に位置する寄生コンデンサ２１０、及び（２）１つの端子がワード線に接続され、１つの端子がセル内の浮遊ゲート１０３に接続された、各セル１００内に位置する寄生コンデンサ２２０と、を用いてモデル化することができる。

【0010】

寄生コンデンサ２１０の影響は、ワード線及び／又は制御ゲート線の電圧の変化に応答する、隣接するワード線と制御ゲート線との間の電圧結合が存在することである。寄生コンデンサ２２０の影響は、ワード線及び／又は浮遊ゲートの電圧の変化に応答する、各セル１００内のワード線と浮遊ゲートとの間の電圧結合が存在することである。

【0011】

寄生コンデンサ２１０及び２２０は、ワード線及び制御ゲート線を、特定の電圧までより長く充電してより長く放電させることになる。この寄生容量は、放電中に各セル１００を通じて電流を変化させることの望ましくない影響があり、読み出しエラーを引き起こす可能性がある。結果として、読み出し感知動作についてのエラーの余地が低減される。この問題は、ワード線及び制御ゲート線の目標スイッチング速度が増加するにつれて悪化する。

【0012】

加えて、各ワード線及び制御ゲート線は、大きな寄生抵抗を有する。この抵抗は、デバイスの相対的に小さいサイズ及び線幅に起因する。寄生抵抗は、各行内のセル１００間に位置する寄生抵抗器２３０によってモデル化することができる。

【0013】

図３は、この寄生容量及び寄生抵抗の負の影響の一例を与える。この例では、ワード線２０１は、読み出し動作のために選択され、高に駆動される。制御ゲート線２０２の電圧は、ワード線２０１との結合に起因してＶ_CGからＶ_CG＋ΔＶまで上昇し、次いで、Ｖ_CGまで放電する。ワード線２０１が放電した後、制御ゲート２０２はＶ_CG－ΔＶまで放電し、その後充電してＶ_CGに戻る。

【0014】

制御ゲート線２０２の追加のΔＶは、読み出し動作中にセル電流を増加させる。読み出し動作が、Ｖ _CG ＋ΔＶからＶ _CG まで放電するために制御ゲート線２０２に十分な時間を提供しない場合、「０」を記憶している選択されたセルは、「１」を含むと誤って解釈され得る。この問題を回避するために、スイッチング速度は、数十ナノ秒のオーダーの放電期間を可能にしなければならない。したがって、寄生容量及び寄生抵抗は、精度の低いシステムをもたらすであろう。

【0015】

必要なのは、フラッシュメモリシステム内のワード線と制御ゲート線との間、及びワード線と浮遊ゲートとの間の寄生容量を低減するフラッシュメモリシステムである。

【発明の概要】

【0016】

寄生容量及び寄生抵抗に起因するフラッシュメモリシステム内のワード線と制御ゲート線との間で生じ得る結合を低減するための方法及び装置が開示される。

【0017】

【0018】

【0019】

【0020】

【0021】

【0022】

【図面の簡単な説明】

【0023】

【図1】先行技術のフラッシュメモリセルの断面を示す。

【図2A】先行技術のフラッシュメモリセルのアレイの一部を示す。

【図2B】図２Ａの先行技術のフラッシュメモリセルのアレイにおける寄生容量及び寄生抵抗を示す。

【図3】読み出し動作中の制御ゲート線の寄生容量及び寄生抵抗の影響を示す例示的な波形を示す。

【図4】デカップリング回路の一実施形態を示す。

【図5】図４のシステムのための例示的な波形を示す。

【図6】デカップリング回路の別の実施形態を示す。

【発明を実施するための形態】

【0024】

図４は、フラッシュメモリシステム４００を示す。フラッシュメモリシステム４００は、デカップリング回路４１０を追加したフラッシュメモリシステム２００と同様である。デカップリング回路４１０は、スイッチ４０１及び４０２を備える。読み出し動作中、選択された行用の制御ゲート線は、スイッチ４０１によって電圧Ｖ_CGに結合され、非選択行用の制御ゲート線は、スイッチ４０２によって電圧Ｖ_CG－ΔＶに結合される。

【0025】

デカップリング回路４１０の効果を図５に示す。この例では、ワード線２０１は、読み出し動作のために選択され、スイッチ４０２は最初閉じられ、次いで開かれ、ワード線２０１が高に駆動されると、制御ゲート線２０２は、Ｖ_CG－ΔＶからＶ_CG－ΔＶ＋ΔＶ（Ｖ_CGに等しい）まで駆動され、これは、読み出し動作中に選択された行用の制御ゲート線の所望の電圧レベルである。ワード線２０１が放電した後、スイッチ４０２は閉じられ、制御ゲート線２０２は放電し、Ｖ_CG－ΔＶまで戻る。

【0026】

別の実施形態を図６に示す。デカップリング回路６００（デカップリング回路４１０の代わりに使用することができる）は、スイッチ６０１、６０２、６０３、６０４、６０５、及び６０６、並びにインバータ６０７を備える。ワード線２０１及び制御ゲート２０２の行を伴う読み出し動作の間、ワード線２０１は高に駆動される。スイッチ６０２は、開いたままである。インバータ６０７の出力は低になり、スイッチ６０１は閉じる。スイッチ６０４及び６０５もまた、電圧Ｖ_CGが制御ゲート線２０２に供給されるように閉じられる。

【0027】

ワード線２０１及び制御ゲート２０２の行が選択されない場合、ワード線２０１は低になる。スイッチ６０２は閉じられる。インバータ６０７の出力は高になり、スイッチ６０１は開く。スイッチ６０４及び６０５もまた、電圧Ｖ_CG－ΔＶが制御ゲート線２０２に供給されるように閉じられる。

【0028】

プログラム動作中、電圧Ｖｅｐ（ＨＶ）が制御ゲート線２０２に供給されるように、スイッチ６０３及び６０４が閉じられる。

【0029】

消去動作中、制御ゲート線２０２が接地に引かれるように、スイッチ６０６が閉じられる。

【0030】

本明細書で使用される場合、「の上方に（over）」及び「に（on）」という用語は両方とも、「に直接」（中間材料、要素、又は空間がそれらの間に何ら配設されない）、及び「の上に間接的に」（中間材料、要素、又は空間がそれらの間に配設される）を包括的に含むことに留意するべきである。同様に、「隣接した」という用語は、「直接隣接した」（中間材料、要素、又は空間がそれらの間に何ら配設されない）、及び「間接的に隣接した」（中間材料、要素、又は空間がそれらの間に配設される）を含み、「に取り付けられた」は、「に直接取り付けられた」（中間材料、要素、又は空間がそれらの間に何ら配設されない）、及び「に間接的に取り付けられた」（中間材料、要素、又は空間がそれらの間に配設される）を含み、「電気的に結合された」は、「に直接電気的に結合された」（要素を一緒に電気的に接続する中間材料又は要素がそれらの間にない）、及び「に間接的に電気的に結合された」（要素を一緒に電気的に接続する中間材料又は要素がそれらの間にある）を含む。例えば、要素を「基板の上方に」形成することは、その要素を基板に直接、中間材料／要素をそれらの間に何ら伴わずに、形成すること、及びその要素を基板の上に間接的に、１つ以上の中間材料／要素をそれらの間に伴って、形成することを含み得る。

【図1】

【図2A】

【図2B】

【図3】

【図4】

【図5】

【図6】