特許7354885IP Force 特許公報全文掲載

ホーム > 特許ランキング > 富士通株式会社 > 特許7354885

技術分野

開示の技術は、半導体装置及び半導体装置の製造方法

発明が解決しようとする課題[発明の詳細な説明]から抜粋

ファンアウトウェハレベルパッケージ（ＦＯＷＬＰ）は、複数の半導体チップを近距離配置したパッケージであり、帯域幅の拡大及び伝送信号ロスを低減可能である。近年、ミリ波帯を利用した通信用装置向けに、パワーデバイスを搭載したＦＯＷＬＰのニーズが高まりつつある。

課題を解決するための手段[発明の詳細な説明]から抜粋

開示の技術に係る半導体装置は、半導体基板と、前記半導体基板の第１の面に設けられた電極パッドと、前記電極パッドに電気的に接続された再配線とを含む。半導体装置は、前記半導体基板の前記第１の面とは反対側の第２の面から前記半導体基板を貫通して前記電極パッドに達する貫通孔と、前記貫通孔の内壁を覆い、前記電極パッドに電気的に接続された導電膜とを含む。半導体装置は、前記半導体基板の第２の面の側に設けられ、・・・　続きを知財ポータルサイト IP Force にログインして見る

発明の効果[発明の詳細な説明]から抜粋

開示の技術によれば、１つの側面として、貫通孔に充填される充填部材の熱収縮が抑制され、電極パッドと再配線との断線が抑制されるという効果を奏する。

この特許の権利範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 開示の技術の半導体装置の構成の一例を示す断面図である。
【図2】 開示の技術の貫通孔に充填された充填部材の詳細な構成を示す断面図である。
【図3A】 開示の技術の半導体装置の製造方法の一例を示す断面図である。
【図3B】 開示の技術の半導体装置の製造方法の一例を示す断面図である。
【図3C】 開示の技術の半導体装置の製造方法の一例を示す断面図である。
【図3D】 開示の技術の半導体装置の製造方法の一例を示す断面図である。
【図3E】 開示の技術の半導体装置の製造方法の一例を示す断面図である。
【図3F】 開示の技術の半導体装置の製造方法の一例を示す断面図である。
【図3G】 開示の技術の半導体装置の製造方法の一例を示す断面図である。
【図3H】 開示の技術の半導体装置の製造方法の一例を示す断面図である。
【図3I】 開示の技術の半導体装置の製造方法の一例を示す断面図である。
【図3J】 開示の技術の半導体装置の製造方法の一例を示す断面図である。
【図3K】 開示の技術の半導体装置の製造方法の一例を示す断面図である。
【図4】 比較例に係る半導体装置の部分的な構成の一例を示す断面図である。
【図5A】 比較例に係る半導体装置における電極パッドの平面視の写真である。
【図5B】 開示の技術の半導体装置における電極パッドの平面視の写真である。

代表図 図1本件の代表的な図

１ 半導体装置 １０ 第１の半導体チップ １１、２１ 半導体基板 １２ 電極パッド １３ 貫通孔 １４ 導電膜 １５ 充填部材 １７ フィラー ２０ 第２の半導体チップ ３１ 再配線 ４０ 封止部材 ５０ 導電性接着剤 ６０ 放熱部材

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

［広告欄］

ログインすれば広告は減ります

ログインすれば広告は減ります

Copyright © Science Impact Inc. All Rights Reserved.