特許 7355983 マルチビット量子フィードバック制御のための量子測定・制御システム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-09-26

(45)【発行日】2023-10-04

(54)【発明の名称】マルチビット量子フィードバック制御のための量子測定・制御システム

(51)【国際特許分類】

   G06N 10/40 20220101AFI20230927BHJP

   G06N 10/70 20220101ALI20230927BHJP

【ＦＩ】

G06N10/40

G06N10/70

【請求項の数】 13

(21)【出願番号】P 2021547817

(86)(22)【出願日】2021-03-12

(65)【公表番号】

(43)【公表日】2023-03-06

(86)【国際出願番号】 CN2021080602

(87)【国際公開番号】W WO2022095319

(87)【国際公開日】2022-05-12

【審査請求日】2021-08-17

(31)【優先権主張番号】202011239260.6

(32)【優先日】2020-11-09

(33)【優先権主張国・地域又は機関】CN

(73)【特許権者】

【識別番号】522424072

【氏名又は名称】シェンジェン テンセント コンピューター システムズ カンパニー リミテッド

【氏名又は名称原語表記】ＳＨＥＮＺＨＥＮ ＴＥＮＣＥＮＴ ＣＯＭＰＵＴＥＲ ＳＹＳＴＥＭＳ ＣＯＭＰＡＮＹ ＬＩＭＩＴＥＤ

【住所又は居所原語表記】Ｆｌｏｏｒ ３５，Ｔｅｎｃｅｎｔ Ｂｕｉｌｄｉｎｇ，Ｋｅｊｉｚｈｏｎｇｙｉ Ａｖｅｎｕｅ，Ｈｉ－ｔｅｃｈ Ｐａｒｋ，Ｎａｎｓｈａｎ Ｄｉｓｔｒｉｃｔ，Ｓｈｅｎｚｈｅｎ，Ｇｕａｎｇｄｏｎｇ ５１８０５７ Ｃｈｉｎａ

(73)【特許権者】

【識別番号】505072650

【氏名又は名称】浙江大学

【氏名又は名称原語表記】ＺＨＥＪＩＡＮＧ ＵＮＩＶＥＲＳＩＴＹ

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(74)【代理人】

【識別番号】100135079

【弁理士】

【氏名又は名称】宮崎 修

(72)【発明者】

【氏名】シアン，リアン

(72)【発明者】

【氏名】イン，イ

【審査官】児玉 崇晶

(56)【参考文献】

【文献】中国特許出願公開第１０９２１７９３９（ＣＮ，Ａ）

【文献】特表２０１５－５２４２１５（ＪＰ，Ａ）

【文献】特開２０００－１０１５９７（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｎ １０／４０

Ｇ０６Ｎ １０／７０

(57)【特許請求の範囲】

【請求項1】

マルチビット量子フィードバック制御のための量子測定・制御システムであって、
前記システムは、複数の測定・制御サブグループにより構成される測定・制御ネットワークを含み、各測定・制御サブグループは、前記測定・制御ネットワークにおける1つのノードとされ、少なくとも1つの他の測定・制御サブグループとの間に接続関係があり、
各測定・制御サブグループは1つの物理量子ビットグループに対して測定・制御を行うために用いられ、前記物理量子ビットグループには複数の物理量子ビットが含まれ、
前記測定・制御サブグループは測定ユニット及び複数の制御ユニットを含み、各制御ユニットは1つの物理量子ビットに対して制御を行うように用いられ、
前記測定ユニットは、前記測定・制御サブグループに対応する物理量子ビットグループにおける各前記物理量子ビットの量子状態を測定し、測定結果に基づいて前記制御ユニットに制御指令を送信するために用いられ、
前記制御ユニットは前記制御指令に基づいて、対応する物理量子ビットを制御するために用いられる、システム。

【請求項2】

請求項1に記載のシステムであって、
前記測定・制御サブグループの測定ユニットにはワームホールルーターが集積され、前記ワームホールルーターは複数のポートを含み、前記接続関係がある2つの測定・制御サブグループのワームホールルーターの間は、対応するポートにより物理伝送チャネルが形成され、前記ワームホールルーターはデータパケットを固定長のフリットに分けた後に送信するために用いられる、システム。

【請求項3】

請求項2に記載のシステムであって、
前記物理伝送チャネルは双方向のデータ伝送チャネルである、システム。

【請求項4】

請求項3に記載のシステムであって、
前記双方向のデータ伝送チャネルは2つの単方向のデータ伝送チャネルを含み、各単方向のデータ伝送チャネルは複数の仮想伝送チャネルに対応し、異なる伝送経路からのデータパケットが同一の単方向のデータ伝送チャネルを使用する場合、異なる伝送経路からの前記データパケットは異なる仮想伝送チャネルを占め、各前記仮想伝送チャネルの間は所定のフロー制御ポリシーに従って順にデータ伝送が行われる、システム。

【請求項5】

請求項1乃至4のうちの何れか1項に記載のシステムであって、
前記測定・制御ネットワークは2次元メッシュネットワーク構造を有する、システム。

【請求項6】

請求項1乃至5のうちの何れか1項に記載のシステムであって、
同一の測定・制御サブグループに属する測定ユニット及び制御ユニットは同一の物理ボード内にデプロイされ；又は
同一の測定・制御サブグループに属する測定ユニット及び制御ユニットは異なる物理ボード内にデプロイされ、同一の測定・制御サブグループに属する測定ユニットと制御ユニットとの間は単方向のボード間伝送チャネルがある、システム。

【請求項7】

請求項1乃至6のうちの何れか1項に記載のシステムであって、
前記測定・制御サブグループは、対応するノード座標が設定され、前記ノード座標は、前記測定・制御サブグループの前記測定・制御ネットワークにおける位置を標識するために用いられる、システム。

【請求項8】

請求項7に記載のシステムであって、
前記測定・制御ネットワークにおける第一測定・制御サブグループが前記測定・制御ネットワークにおける第二測定・制御サブグループに送信するデータパケットは、
前記第一測定・制御サブグループに対応するノード座標を含むソースノードの座標情報；
前記第二測定・制御サブグループに対応するノード座標を含むターゲットノードの座標情報；及び
データ内容を含む、システム。

【請求項9】

請求項1乃至8のうちの何れか1項に記載のシステムであって、
前記測定・制御サブグループは、対応するメモリ空間が設定され、同一の測定・制御サブグループに属する測定ユニット及び制御ユニットは、対応する測定・制御サブグループの前記メモリ空間をシェアする、システム。

【請求項10】

請求項1乃至9のうちの何れか1項に記載のシステムであって、
前記測定・制御ネットワークにおける目標位置のノードがマスターノードであり、前記測定・制御ネットワークにおける前記目標位置以外の他の位置のノードがスレーブノードであり、
前記マスターノードは、各前記スレーブノードに同期トリガー信号を送信するために用いられ、
前記スレーブノードは、受信した前記同期トリガー信号のクロック周期と、事前設定の待機周期数とに基づいて、ワーキングを開始するクロック周期を決定するために用いられ、前記測定・制御ネットワークにおける各前記ノードがワーキングを開始するクロック周期は同じである、システム。

【請求項11】

請求項1乃至10のうちの何れか1項に記載のシステムであって、
前記システムは基準クロック源及びクロック分配器をさらに含み、
前記基準クロック源はシステム基準クロックを生成するために用いられ、
前記クロック分配器は前記システム基準クロックを各物理ボードのフェーズロック回路にデリバリするために用いられ、
前記フェーズロック回路は、前記物理ボードにおける測定ユニット及び制御ユニットのワーキングクロックと、前記物理ボードにおけるAD変換回路及びDA変換回路のサンプリングクロックとを生成するために用いられる、システム。

【請求項12】

請求項1乃至11のうちの何れか1項に記載のシステムであって、
ソフトウェアによって各前記測定・制御サブグループの間のランダム位相差を補償する、システム。

【請求項13】

請求項1乃至12のうちの何れか1項に記載のシステムであって、
前記制御指令のシグナリングフォーマットが第一フィールド及び第二フィールドを含み、前記第一フィールドは前記制御指令の開始ビットを充填するために用いられ、前記第二フィールドは前記制御指令の符号化ビットを充填するために用いられる、システム。

【発明の詳細な説明】

【技術分野】

【0001】

本出願は、2020年11月09日に中国専利局に出願した、出願番号が202011239260.6、発明の名称が「マルチビット量子フィードバック制御のための量子測定・制御システム」である中国特許出願に基づく優先権を主張するものであり、その全内容を参照によりここに援用する。

【0002】

本出願の実施例は、量子技術分野に関し、特に、マルチビット量子フィードバック制御のための量子測定・制御システムに関する。

【背景技術】

【0003】

量子チップが量子コンピュータのコアな処理部品である。量子チップ上で各量子ビットが正確な方式に従ってワーキングするように保証するために、量子測定・制御システムにより量子チップ上の各量子ビットの量子状態に対して測定を行い、そして、量子誤り訂正アルゴリズムを行って、エラーが発生した量子ビットに対して誤り訂正制御を行う必要がある。

【0004】

今のところ、量子測定・制御システムの構造設計はまだ探索段階にある。

【発明の概要】

【発明が解決しようとする課題】

【0005】

本出願の実施例は、マルチビット量子フィードバック制御のための量子測定・制御システムを提供することを課題とする。

【課題を解決するための手段】

【0006】

本出願の実施例の一側面によれば、マルチビット量子フィードバック制御のための量子測定・制御システムが提供され、前記システムは、複数の測定・制御サブグループにより構成される測定・制御ネットワークを含み、各測定・制御サブグループは前記測定・制御ネットワークにおける1つのノードとされ、少なくとも1つの他の測定・制御サブグループとの間に接続関係があり；
各測定・制御サブグループは1つの物理量子ビットグループに対して測定・制御を行うために用いられ、前記物理量子ビットグループには複数の物理量子ビットが含まれ；
前記測定・制御サブグループは測定ユニット及び複数の制御ユニットを含み、各制御ユニットは1つの物理量子ビットに対して制御を行うように用いられ；
前記測定ユニットは前記測定・制御サブグループに対応する物理量子ビットグループにおける各前記物理量子ビットの量子状態を測定し、測定結果に基づいて前記制御ユニットに制御指令を送信するために用いられ；
前記制御ユニットは前記制御指令に基づいて、対応する物理量子ビットを制御するために用いられる。

【発明の効果】

【0007】

本出願の実施例により提供される技術案は、以下のような有利な効果を奏することができる。

【0008】

以上のように測定・制御サブグループを設定する方式により、1グループの物理量子ビットに、測定・制御システムの1グループのハードウェアをシェアさせることができる。測定・制御サブグループにおける測定ユニットは、直接、グループ内で誤り訂正符号（コード）を生成し、フィードバック制御信号をグループ内の制御ユニットにデリバリ（delivery）し、高速フィードバックを実現することにより、物理ボード間の通信量を減少させることができる。また、超伝導量子チップの量子操作について空間局在化（localization）の特性があり、測定・制御サブグループにおける測定ユニットは、自グループの測定結果を隣接する他の測定・制御サブグループに比較的低いレイテンシでより多く転送することができ、さらに、測定・制御サブグループを設定することで、システムネットワークの通信レイテンシを最大限に減少させ、量子誤り訂正アルゴリズムの実行時間を短縮することができる。

【図面の簡単な説明】

【0009】

本出願の実施例における技術案をより明確に説明するために、以下、実施例を説明するに用いる必要のある図面について簡単に紹介する。明らかのように、以下の説明における図面は本出願の幾つかの実施例のみであり、当業者は、創造的労働をせずに、これらの図面に基づいて他の図面を得ることもできる。

【図1】本出願の1つの実施例により提供されるマルチビット量子フィードバック制御のための量子測定・制御システムを示す図である。

【図2】本出願の1つの実施例により提供される測定・制御サブグループのツリー型接続方式を示す図である。

【図3】本出願の1つの実施例により提供されるシステムクロック同期スキームを示す図である。

【図4】本出願の1つの実施例により提供されるワームホールルーターの構成を示す図である。

【図5】本出願の1つの実施例により提供される2種類のルーターのワーキングタイミング図である。

【図6】本出願の1つの実施例により提供される仮想チャネルフロー制御を示す図である。

【図7】本出願の1つの実施例により提供される量子測定・制御システムのシステム構成の階層図である。

【図8】本出願の1つの実施例により提供されるシステム設定フローを示す図である。

【図9】本出願の1つの実施例により提供される量子測定・制御システムのプログラム実行プロセスを示す図である。

【図10】本出願の1つの実施例により提供される測定ユニットの構成を示す図である。

【図11】本出願の1つの実施例により提供される制御ユニットの構成を示す図である。

【発明を実施するための形態】

【0010】

本出願の目的、技術案及び利点をより明らかにするために、以下、図面と併せて本出願の実施形態についてさらに詳細に説明する。

【0011】

クラウド技術（cloud technology）とは、ワイドエリアネットワーク又はローカルエリアネットワーク内でハードウェア、ソフトウェア、ネットワークなどの一連のリソースを統合することによってデータの計算、記憶、処理及び共有を実現するホスティングテクノロジーを指す。

【0012】

クラウド技術はクラウド計算ビジネスモデルアプロケーションに基づくネットワーク技術、情報技術、統合技術、管理プラットフォーム技術、応用技術などの総称であり、リソースプールを構成し、ニーズに応じて用いることができ、かつ柔軟性があり便利である。クラウド計算技術は重要なサポートになるだろう。テクニカルネットワークシステムのバックグラウンドサービスには大量の計算やリソースの記憶が必要であり、例えば、ビデオサイト、画像サイト、及びより多くのポータルサイトのようである。インターネット業界の急速な発展及び応用に伴い、将来的には、各アイテムがすべて自分の識別標識（ID）を有し、バックグラウンドシステムに伝送して論理処理を行ってもらう可能性があり、また、異なるレベルのデータが個別に処理され、様々な業界データがすべて強力なシステムバッキングサポートを要し、かつクラウド計算により実現されるようになる必要がある。

【0013】

クラウド技術はクラウド計算、クラウド記憶、データベース、ビッグデータなどの基本テクノロジーに関し、クラウド技術に基づいて提供されるクラウドアプリケーションは、医療クラウド、クラウドIoT、クラウドセキュリティ、クラウドページング、プライベートクラウド、パブリッククラウド、ハイブリッドクラウド、クラウドゲーム、クラウド教育、クラウド会議、クラウドソーシャル、人工知能クラウドサービスなどを含む。クラウド技術の発展及びクラウド技術の異なる分野における普及に伴って、ますます多くのクラウドアプリケーションが登場する見込みである。

【0014】

一般的に言えば、クラウド技術に基づいて構築されるシステムはサーバー及び端末を含む。サーバーは独立した物理サーバーであっても良く、複数の物理サーバーからなるサーバークラスター又は分散システムであっても良く、さらにクラウドサービス、クラウドデータベース、クラウド計算、クラウド関数、クラウド記憶、ネットワークサービス、クラウド通信、ミドルウェアサービス、ドメインネームサービス、セキュリティサービス、CDN（Content Delivery Network、コンテンツデリバリネットワーク）、ビッグデータ、人工知能プラットフォームなどの基本クラウド計算サービスを提供するクラウドサーバーであっても良い。端末はスマートフォン、タブレットコンピュータ、ノートコンピュータ、デスクトップコンピュータ、スマートスピーカー、スマートウォッチなどであっても良いが、これに限定されない。端末とサーバーとの間は、有線又は無線通信方式で直接又は間接的な接続を行うことができるが、本出願はこれに限定されない。

【0015】

量子コンピュータ（quantum computer）が量子力学の原理を用いて計算を行う機器である。量子力学の重ね合わせ原理及び量子もつれに基づいて、量子コンピュータは比較的強い並列処理能力を有し、幾つかの、古典コンピュータが計算し難い問題を解決することができる。超伝導量子ビットのゼロ抵抗特性及び集積回路に近い製造プロセスにより、超伝導量子ビットを利用して構築される量子計算システムは、今のところ、実用的な量子コンピューティングを実現するための最も有望なシステムの1つになっている。

【0016】

量子処理器とは、量子レベルのコンピュータ処理器を指し、つまり、量子コンピュータの処理器である。量子処理器は1つ又は複数の量子チップを含み得る。

【0017】

量子チップ（超伝導量子チップとも言う）は量子コンピュータの中央処理器であり、量子コンピュータのコアな部品である。量子チップは量子回路を基板に集積することで量子情報処理の機能を担う。従来のコンピュータの発展の歴史に鑑みて、量子コンピュータ研究のボトルネック技術を克服した後、商業化及び産業のアップグレードを達成するために集積化の道を歩む必要がある。超伝導システム、半導体量子ドットシステム、マイクロナノフォトニクスシステム、さらには原子及びイオンシステムは、すべて、チップ化の道を歩みたいと考えられている。発展の観点から、超伝導量子チップシステムは他の物理システムよりも技術的に進んでいる。従来の半導体量子ドットシステムも人々が懸命に探求する目標であり、何故なら、従来の半導体産業の発展がすでに非常に成熟しており、例えば、半導体量子チップがデコヒーレンス時間及び操作制御精度の面で一旦フォールトトレラント量子コンピューティングの閾値を突破したら、従来の半導体産業の既存の成果との統合を行うことで、開発コストを節約することが期待されているからである。

【0018】

量子コンピュータの利点に鑑みて、将来、クラウド技術に基づいて構築されるシステムにおいて量子コンピュータを用いて幾つかの処理及び計算を行うことで、より良いサービスを提供することができる。

【0019】

本出願の技術案を紹介する前に、まず、本出願に関連する幾つかの重要な用語について説明する。

【0020】

1、量子計算（Quantum Computing、QC）：量子力学における量子状態の重ね合わせやもつれ現象を利用してアルゴリズムを実行し、計算を行う新しい計算方法である。

【0021】

2、量子ビット（Quantum bit、Qubit）：2エネルギー準位量子システムであり、量子計算の基本ユニットであり、異なる物理キャリア上で実現され得る。本出願では、“量子ビット”は幾つかの段落において“ビット”と略称される場合があるが、当業者はその意味を理解することができる。

【0022】

3、超伝導量子ビット（Superconducting Quantum bit、SC Qubit）：マイクロナノ加工技術を使用することで設計及び準備される超伝導量子回路に基づく量子ビットである。古典的なマイクロ波パルス信号により、超伝導量子ビットの制御及び量子状態の測定を実現することができる。

【0023】

4、量子回路モデル：量子計算プロセスを、複数の量子ビットに対して行われる一連の量子ゲート操作（gate operation）に分解するQCモデルである。

【0024】

5、超伝導量子チップ（Superconducting Quantum Chip、SCQC）：複数のSC Qubitが集積される、量子回路モデルを実現するためのチップである。

【0025】

6、分散読み出し（Dispersive Readout）：SC Qubit量子状態を測定する方法である。この方法は、マイクロ波測定装置から、組み合わせられたマイクロ波パルスを発し、複数のSC Qubitとマイクロ波伝送ラインの色散の結合を利用することで、複数のSC
Qubitの状態を同時に探測する。

【0026】

7、物理量子ビット：実際の物理キャリア上で実現される量子ビット、例えば、SC Qubitである。本出願では、“物理量子ビット”は幾つかの段落において“物理ビット”と略称されるが、当業者はその意味を理解することができる。

【0027】

8、物理量子ゲート：物理量子ビットに作用する量子ゲート操作である。

【0028】

9、量子誤り訂正（Quantum Error Correction、QEC）：量子ビットに対する操作は、環境によって引き起こされるノイズ及び散逸の影響を受けやすいため、誤った結果を来すことがある。エラーを測定し、結果より量子システムに対して適切なフィードバック制御を行うことで正確な結果を得る過程は、量子誤り訂正と称される。

【0029】

10、論理量子ビット：QECを実現するために、SCQCにおいて複数の物理量子ビットが組み合わせられたワーキング方式を採用し、マルチビットグループの中で量子誤り訂正アルゴリズムを実行することにより、このSC Qubitグループのヒルベルト空間全体で定義される1つの論理子空間の量子情報が誤り訂正によって保護されるようにさせる。このようなワーキング方式の下で複数の物理量子ビットは1つの論理量子ビットとして組み合わせることができる。本出願では、“論理量子ビット”は幾つかの段落において“論理ビット”と略称されることがあるが、当業者はその意味を理解することができる。

【0030】

11、論理量子ゲート：論理量子ビットに作用する量子ゲートである。

【0031】

12、フォールトトレラント量子コンピューティング（Fault Tolerant Quantum Computing、FTQC）：実際のSCQCに不可避のシステム散逸及び環境ノイズの干渉が存在するため、人々は、合理な量子誤り訂正スキームを設計することにより、誤り訂正保護下の論理量子ビットを利用して量子情報をキャリー（carry）及び処理する必要があり、この量子計算過程はフォールトトレラント量子コンピューティングとも称される。

【0032】

13、量子プログラム（Quantum Program）：一連の量子操作、制御及び測定を記述する指令（Instruction）である。それは、高レベルの量子プログラミング言語（Quantum Programming Language）であり、複雑な量子アルゴリズムを効果的に表す目的を達成しても良く、特定の処理器で直接実行されるマシンコードであっても良い。

【0033】

14、量子コンパイラ（Quantum Compiler）：量子プログラミング言語を測定・制御指令に解釈し、特定のマシンコードのソフトウェアを生成することを担当する。

【0034】

15、量子測定・制御システム（Quantum Measurement and Control System、QMC
System）：量子プログラムを実行し、一部又は全部の量子アルゴリズムを実現するためのワンセットの量子測定及び制御システムである。QMC Systemは古典コンピュータと量子チップとの接続を担当し、幾つかの量子測定・制御システム自身は古典コンピュータを構成している。

【0035】

16、AD変換回路（Analog to Digital Conversion Circuit)：電子回路モジュールであり、所定周波数範囲内のアナログ信号を受信してデジタル信号に変換することを担当する。

【0036】

17、DA変換回路（Digital to Analog Conversion Circuit）：電子回路モジュールであり、デジタル信号を所定周波数範囲内のアナログ信号に変換して出力することを担当する。

【0037】

18、FPGAボード（PCB board based on Field
Programmable Gate Array)：フィールド・プログラマブル・ゲート・アレイ・チップをメイン制御チップとするハードウェア回路板である。回路板の周囲には複数のAD変換回路及びDA変換回路が配置され得る。FPGAチップはデジタル信号の生成及び読み取りを担当し、また、自身のハードウェアプログラマブル機能を利用し、低レイテンシと高同時実行性でデジタル信号を処理する。FPGAボードは量子測定・制御システムのコアな構成である。

【0038】

19、ハードウェア仮想化（Hardware Virtualization)：測定・制御ハードウェアに対しての仮想処理である。仮想化は、リアルハードウェアをユーザから隠し、抽象的な制御プラットフォームとして表すことができる。

【0039】

20、送信チャネル（TX Channel）：特定の帯域幅範囲内の任意のマイクロ波信号を送信するための仮想チャネルである。それは実際にはDA変換回路有りのFPGAボードに配置することができる。

【0040】

21、受信チャネル（RX Channel）：所定帯域幅内のマイクロ波信号を受信するための仮想チャネルである。それは実際にはAD変換回路有りのFPGAボードに配置され得る。

【0041】

22、測定ユニット（Measurement Unit）：1グループの複数のSC Qubitを測定するための基本ユニットである。1つの可能な実現方式において、それは、1対のRX Channel及び1対のTX Channelを含み、分散読み取り測定パルスを生成及び受信し、そして、読み取ったデジタル測定信号に基づいて量子ビットの量子状態を取得する。色散パルスを合成する方法により、測定ユニットは複数の量子ビットの量子状態を同時に測定することができる。

【0042】

23、制御ユニット（Control Unit）：1つのSC
Qubitを制御するための基本ユニットである。1つの可能な実現方式において、その中には3つのTX Channelが含まれ、それぞれ、2エネルギーレベルシステムを制御するパウリ行列（Pauli Matrix）の3つのコンポーネントX、Y、Zに対応する。また、SCQCに調整可能なカップリング（結合）が含まれる場合、1つのTX Channelを増やしてカプラーの動作（ワーキング）バイアス電圧を調節することができる。

【0043】

24、測定・制御サブグループ（Measurement and Control
Subgroup、MCSG）：1つの測定ユニットと複数の制御ユニットを相互接続することによって形成されるワーキンググループであり、それは、本出願の1つのネットワークノードである。各測定・制御サブグループは次のようなことを担当し、即ち、自グループ内の複数の物理量子ビットを測定し、測定結果を他のネットワークノードに伝送し、測定結果を処理し、フィードバックアルゴリズムを実行し、フィードバック制御信号を生成し、そして、フィードバック制御信号をグループ内の制御ユニットにデリバリすることにより、フィードバック制御の目的を実現する。

【0044】

25、2次元メッシュネットワーク（two Dimensional Mesh Network）：本出願における量子測定・制御システムが採用し得るデータ伝送ネットワークであり、各ネットワークノードはルーターによりその隣接する4つのノードに接続される。

【0045】

26、ワームホールルーター（Wormhole Router）：データのノード間でのシリアル送信を担当するルーターである。ワームホールルーターは各測定・制御サブグループの測定ユニットに配置され、測定結果データ及び同期パルス信号はワームホールルーターによりネットワークの中の任意の1つのノードから任意の他の1つのノードに伝送することができる。ワームホールルーターのレイテンシはクロック周期を単位とし、正確に計算することができる。

【0046】

27、測定・制御指令集アーキテクチャ（Measurement and Control Instruction Set Architecture、MC ISA）：物理リソースと直接インタラクションし得るワンセットの指令集システムである。それは、測定ユニットの測定マイクロ波パルス及び制御ユニットの量子ゲート操作パルスを生成するために用いられ得るマシン操作コード及び操作数、並びに量子測定・制御システムにより実行される基本命令を定義している。

【0047】

28、MIMD（Multiple Instruction、Multiple Data）：測定・制御ユニットが量子プログラムを並列及び同期で実行することを実現するための技術である。プログラムの実行段階では、異なるユニットは異なる指令を同時に実行し、異なるデータを操作することができる。

【0048】

29、システムグローバルクロック同期：デジタル信号伝送同期を実現する方式である。システムモジュールのクロックが同一の基準クロックに由来し、かつ周波数が同じであり、位相差が安定している。信号源同期技術とは異なる。

【0049】

現段階でスケーラブルな超伝導量子チップの集積度は既に50-100ビットの範囲に達している。google（グーグル）のSycamoreアーキテクチャを例にとると、それは、2次元構造を採用して複数の量子ビットを配列し、各量子ビット及びビット間の量子カプラーは、独立したマイクロ波パルス信号により制御される必要があるが、量子ビットの量子状態に対しての測定は、ほとんど、分散読み出しの方式を採用し、測定装置が発した、各々の組み合わせられたパルス測定信号は、複数の量子ビットの状態を同時に読み出すことができる。量子誤り訂正は汎用量子計算の基礎であり、理論的に成熟した表面コード（surface code）誤り訂正方式について言えば、それは、1グループの物理量子ビットを含む論理量子ビットに対して測定を行い、測定結果に基づいて被測定物理ビット又は隣接する物理ビットをフィードバック制御することに依存する。

【0050】

新しい量子誤り訂正アルゴリズムの提案に伴って、量子測定・制御システムは以下のような要件を満たす必要がある。

【0051】

ハードウェアの面から言えば、それは、ハードウェアボードの迅速な指標反復及びネットワーク再構築をサポートすべきであり、例えば、高速のAD及びDA変換回路を使用することにより、システムとコンピュータのインタフェース、及びシステムの実行方式に影響を及ぼすことなく、マイクロ波測定・制御システムのハードウェア指標を簡単に改善することができる。

【0052】

ソフトウェア及びコンピュータシステムの面から言えば、それは、最新の指令集、さらにはマクロ命令を迅速にデプロイすることで、論理ビットに対して自動誤り訂正保護を行う必要がある。それは、汎用のフィードバック制御モデルを提供し、同期制御モデルを実行し、ハードウェアの記憶リソース及び信号帯域幅リソースを最大限に利用すべきである。

【0053】

本出願はマルチビット量子フィードバック制御のための量子測定・制御システムを提供する。本出願は、2次元メッシュネットワークの方式により、測定・制御サブグループ内の信号フィードバックディレイをO(1)に短縮し、N個の測定・制御サブグループを含むシステムの総フィードバックディレイをO(N^0.5)に短縮することができ、また、ネットワーク座標アドレシングの方式を採用し、ワームホールルーター及び仮想チャネル多重化技術と組み合わせることで、ネットワークノード間の信号伝送の輻輳を回避し、ネットワーク帯域幅の利用率を向上させることができる。本出願は、各測定・制御サブグループの中で、FPGAボードから測定ユニット及び制御ユニットを仮想化することができる。これらのユニットは、システムのハードウェアとは独立して自由にネットワーク化及び拡張することができ、ハードウェアリソース利用効率の向上に有利である。

【0054】

本出願は量子計算のハードウェア測定・制御システムにおいて大きな役割を果たす。本出願で提供されるシステムアーキテクチャをもとに、マルチビット測定・制御システムのハードウェアコンポーネントを簡単に集積及び反復し、量子フィードバック制御の指令集及びコンパイラを開発及び改善し、量子測定・制御システムの実行環境を構築し、量子誤り訂正アルゴリズムを実行し、フォールトトレラント量子コンピューティングを実現することができる。

【0055】

図1を参照する。それは本出願の1つの実施例により提供される、マルチビット量子フィードバック制御のための量子測定・制御システムを示す図であり、該システムは複数の測定・制御サブグループ10により構成される測定・制御ネットワークを含んでも良い。

【0056】

各測定・制御サブグループ10は測定・制御ネットワークにおける1つのノードとされ、少なくとも1つの他の測定・制御サブグループ10との間に接続関係がある。

【0057】

本出願の実施例では、測定・制御ネットワークには複数のノードが含まれ、各ノードは1つの測定・制御サブグループ10に対応する。各ノード間の接続を所定のルールに従って行うことで、2次元平面又は3次元立体のネット状構造を形成し得る。

【0058】

例示として、図1に示すように、測定・制御ネットワークは2次元メッシュネットワーク構造を有する。即ち、測定・制御ネットワークはM行×N列の行列の構造で分布している複数のノードを含み、M及びNはすべて1よりも大きい整数である。2次元メッシュネットワークの4つの頂点に位置するノードは、隣接する2つのノードに接続され、2次元メッシュネットワークの4つの辺に位置するノード（頂点に位置するノードを除く）は、隣接する3つのノードに接続され、2次元メッシュネットワークの非頂点及び辺（頂点及び辺でない箇所）に位置するノードは、隣接する4つのノードに接続される。また、各接続する方向は直角座標（直交座標）と重なり合うことで、M行×N列の行列構造の分布を形成し得る。

【0059】

各測定・制御サブグループ10は、1つの物理量子ビットグループに対して測定・制御を行うために用いられ、物理量子ビットグループには、複数の物理量子ビットが含まれる。例えば、或る量子チップが複数の物理量子ビット（例えば、50個以上、さらには100個以上）を含み、該複数の物理量子ビットは複数の物理量子ビットグループに分けられ、各物理量子ビットグループには複数の物理量子ビットが含まれる。また、任意の2つの物理量子ビットグループに含まれる物理量子ビットの数は同じであっても良く、異なっても良いが、本出願の実施例はこれについて限定しない。

【0060】

また、本出願の実施例では、測定・制御とは、物理量子ビットの量子状態に対して測定を行い、そして、測定結果に基づいて該物理量子ビットに対して幾つかのフィードバック制御を行うことを指す。例えば、物理量子ビットの量子状態を測定することにより、該物理量子ビットの量子状態にエラーが発生したかを決定し、エラーが発生していると決定した場合、該物理量子ビットの量子状態に対して誤り訂正制御を行う。

【0061】

本出願の実施例では、測定・制御サブグループ10と物理量子ビットグループとの間には一対一対応の関係が存在し、各測定・制御サブグループ10は、その対応する1つの物理量子ビットグループに対して測定・制御を行うために用いられる。オプションとして、図2に示すように、測定・制御サブグループ10は測定ユニット11及び複数の制御ユニット12を含み、各制御ユニット12は1つの物理量子ビットに対して制御を行うために用いられる。

【0062】

測定ユニット11は、測定・制御サブグループ10に対応する物理量子ビットグループにおける各物理量子ビットの量子状態を測定し、そして、測定結果に基づいて制御ユニット12に制御指令（本出願の幾つかの段落において、制御指令は“フィードバック制御信号”とも称される）を送信するために用いられる。制御ユニット12は、制御指令に基づいて対応する物理量子ビットを制御するために用いられる。

【0063】

例えば、或る測定・制御サブグループ10に対応する物理量子ビットグループには5つの物理量子ビットが含まれる場合、該測定・制御サブグループ10は1つの測定ユニット11及び5つの制御ユニット12を含んでも良く、そのうち、測定ユニット11は上述の5つの物理量子ビットの量子状態を測定し、そして、測定結果に基づいて制御指令を生成するために用いられる。上述の5つの制御ユニット12は5つの物理量子ビットと一対一対応し、各制御ユニット12はその対応する1つの物理量子ビットに対して制御を行うために用いられる。例えば、制御ユニット12は測定ユニット11が送信した制御指令を受信した後に、該制御指令に基づいて、対応する物理量子ビットがそれ相応の操作を行うように制御する。

【0064】

測定・制御サブグループ10のハードウェアによる実現は、対応する物理回路を設計することでそれ相応の機能を実現することであっても良い。オプションとして、測定・制御サブグループ10の機能は、対応するFPGAボードを設計することによって実現され得る。FPGAは、PAL（Programming
Array Logic、プログラマブルアレイロジック）、GAL（Generic Array Logic、ジェネリックアレイロジック）などのプログラミング可能なデバイスをもとにさらに発展したものである。それは、特定用途向け集積回路（Application Specific Integrated Circuit、ASIC）の分野におけるセミカスタム回路として登場し、カスタム回路の不足を解決しているのみならず、元のプログラミング可能なデバイスのゲート回路の数が限られたという欠点も克服している。

【0065】

また、接続関係を有する2つの測定・制御サブグループ10の間には双方向のデータ伝送チャネルがある。例えば、接続関係を有する2つの測定・制御サブグループ10の測定ユニット11の間には双方向のデータ伝送チャネルがある。1つの測定・制御サブグループ10の測定ユニット11は測定結果を得た後に、該測定結果を上述のデータ伝送チャネルを介してもう1つの測定・制御サブグループ10の測定ユニット11に送信することで、各測定・制御サブグループ10の間の測定結果のシェア（共有）を実現することができる。もちろん、測定・制御サブグループ10の間のデータ伝送チャネルは、測定結果を伝送するために用いられる以外に、さらに他のデータを伝送するためにも用いられるが、本出願の実施例はこれについて限定しない。

【0066】

オプションとして、2つの測定・制御サブグループ10（例えば、2つの測定・制御サブグループ10の測定ユニット11）の間に物理接続（即ち、物理伝送チャネル）を確立し、該物理接続により上述の双方向のデータ伝送チャネルを実現する。物理接続の実現のための選択は幾つかがある。例えば、配線により直接、隣接する測定・制御サブグループ10（例えば、測定ユニット11）のFPGAの汎用入出力ピンを互いに接続しても良く、ツイストペア線の方式を採用して相互接続しても良く、又は、FPGAの高速シリアルユニットを利用し、光ファイバー/同軸線を物理チャネルとすることで、単一チャネルのデータ伝送レートをさらに向上させることができる。本出願は、ハードウェアの実現方式について特別な要求が無く、ユーザは、異なるハードウェアの制限又はシステムパラメータのニーズに応じて、異なる接続スキームを選ぶことができる。

【0067】

また、2次元メッシュネットワークトポロジを実現するために、ボード上の最小接続チャネル数が4×2=8（例えば、東南西北の4つの方向のうちの各方向で双方向のデータ伝送チャネルがあるため、8である）であるように設定することができ、明らかのように、ボード上で提供される接続チャネル数が多いほど、並列伝播し得る情報が多く、ネットワークの帯域幅が大きく、測定・制御サブグループ間の交換データの伝播レイテンシが小さく、低レイテンシの量子フィードバック制御の実現に有利である。

【0068】

現段階で有望なSCQCは、ほとんどの場合、平面グリッド方式を採用して超伝導量子ビットをスタックする。そのため、測定・制御システムは同様の構造（即ち、2次元平面ネット状構造であり、例えば、図1に示す2次元メッシュネットワーク構造である）を使用すれば、測定・制御チャネルと被制御物理量子ビットとの位置上の一対一対応関係を実現することができ、プログラミング制御に便利である。また、マルチビットの量子ゲート操作は、互いに隣接する物理量子ビット間の結合作用を利用しているが、位置上隣接する物理量子ビットは一般的に論理量子ビットを符号化するために用いられる。本出願は測定・制御サブグループのような方式を確立し、1グループの物理量子ビットに、測定・制御システムの1グループのハードウェアをシェアさせることで、量子操作の空間局在化の特性を利用することができる。そのため、システムのフィードバック信号の伝送ディレイ及び物理ボード間の通信量を最大限に減少させることができる。量子誤り訂正アルゴリズムの要件は、迅速に、複数の物理量子ビットに対して量子状態測定を行い、測定結果に基づいて誤り訂正符号及びフィードバック制御信号を生成し、そして、制御ユニットにデリバリすることである。本出願では、測定・制御サブグループを設定することで、測定・制御サブグループにおける測定ユニットは、自グループの測定結果の、他の測定・制御サブグループへ転送を行うことが少なくなり、直接、グループ内で誤り訂正符号を生成し、フィードバック制御信号をグループ内の制御ユニットにデリバリすることを多く行うため、高速フィードバックを実現することができる。測定・制御サブグループの設定は、システム帯域幅を効率的に利用し、レイテンシを減少させることができる。

【0069】

測定・制御システムが4×4=16個の物理量子ビットグループを制御することを例にとり、図1に示すように、各測定・制御サブグループ10は、位置が近い1グループの物理量子ビットを担当し、測定・制御サブグループ10内の信号伝送レイテンシはかなり小さい常数である。よって、量子誤り訂正に用いられる物理量子ビットを1つの被制御グループとし、グループ内で論理量子ビットのゲート操作を実現することができる。

【0070】

また、本出願は測定・制御サブグループを1つの測定・制御ネットワークに拡張し得る。これにより、測定・制御ネットワークは順に拡張を行い、スケーラビリティ及び再構成可能の特性を具備し得るため、数が比較的多い（例えば、100個よりも大きい）物理量子ビット上で量子フィードバックアルゴリズムを実行する要求を満足することができる。

【0071】

以下、測定・制御サブグループ10の内部の相互接続方式について説明する。例えば、物理ボード（以下、主にFPGAボードを例にとる）のリソース状況に応じて、複数の物理ボードを以ってネットワーク化しワーキングする方式（このときに成すグループ）を、1つの測定・制御サブグループ10とするかどうかを選択することができる。

【0072】

1つの可能な場合、同一の測定・制御サブグループに属する測定ユニット及び制御ユニットについて、測定ユニット及び制御ユニットは同一の物理ボードに配置される。FPGAボードのハードウェアリソースが足りている場合、例えば、AD及びDA変換回路のチャネル数が1つの測定・制御サブグループ10に対応する物理量子ビットグループ内のすべての物理量子ビットに対しての測定・制御要求を満足した場合、このFPGAボードに基づいて、測定ユニット11及び複数の制御ユニット12を含む1つの測定・制御サブグループ10を実際に仮想化することができる。このような場合、グループ内相互接続構造が必要とされず、すべての仮想される測定ユニット及び制御ユニットのデータ処理ユニットは同一のFPGAボード（又は、FPGAチップと言う）に配置され、ノード間は、ボード間の伝送チャネルを介して情報を伝送する必要が無く、ボード内の情報を自然にシェアすることができる。

【0073】

もう1つの可能な場合、同一の測定・制御サブグループに属する測定ユニット及び制御ユニットについて、測定ユニット及び制御ユニットは異なる物理ボードに配置され、測定ユニットと制御ユニットとの間には単方向のボード間伝送チャネルがある。FPGAボードのハードウェアリソースが限られた場合、例えば、各ボードが1つのみの測定ユニット11又は2つのみの制御ユニット12を仮想化することができる場合、適切なグループ内相互接続構造を設計し、測定ユニット11により生成された制御信号をそれ相応の制御ユニット12にデリバリする必要がある。このような場合、ツリー型サブグループ構造を採用することができる。図2に示すように、測定ユニット11は親ノードであり、制御ユニット12は子ノードである。各父ノードは、単方向の伝送チャネル（WR Channel）により子ノードに接続される（ここで強調したいのは、ボード間伝送チャネルである）。これらの伝送チャネルは、測定ユニット11から制御ユニット12に送信される同期トリガー信号及びフィードバック制御信号の伝送を担当する。システムのネットワーク化モードでは、伝送チャネルは同時にデータ及び指令の制御ユニットへの書き込みを担当する。

【0074】

実際の応用にあたって、まず、各測定・制御サブグループが担当する必要のある物理キュービットの数を計画し、その後、ビット制御のニーズに応じて、必要な制御ユニット及び測定ユニットの数、及び各ユニットが要するボードリソースを分析する。1つのFPGAボードのリソースが足りている場合、このFPGAボードで1つの測定・制御サブグループを実現することができ、このときには、より多くのボードを組み合わせて1つの測定・制御サブグループを実現する必要がない。もう1つの場合、例えば、既存のFPGAボードが1つのみの測定ユニット又は1つのみの制御ユニットを実現することができる場合、より多くのFPGAボードを所定の方式で接続することによって1つの測定・制御サブグループのサブネットワーク（例えば、図2に示すツリー型構造）を形成する必要があると見なしても良く、測定ユニットの所在するFPGAボードは測定・制御サブグループのメインユニットとされ、システムネットワークノードのルーターをキャリー(carry)する。

【0075】

要約すると、本出願の実施例により提供される技術案は、上述のように測定・制御サブグループを設定する方式により、1グループの物理量子ビットに、測定・制御システムの1グループのハードウェアをシェアさせることができる。測定・制御サブグループにおける測定ユニットは、直接、グループ内で誤り訂正符号を生成し、フィードバック制御信号をグループ内の制御ユニットにデリバリし、高速フィードバックを実現することにより、物理ボード間の通信量を減少させることができる。また、SCQCの量子操作について空間局在化の特性があり、測定・制御サブグループにおける測定ユニットは、自グループの測定結果を隣接する他の測定・制御サブグループに比較的低いレイテンシでより多く転送することができ、さらに、測定・制御サブグループを設定することにより、システムネットワークの通信レイテンシを最大限に減少させ、量子誤り訂正アルゴリズムの実行時間を短縮することができる。

【0076】

また、幾つかの特別な誤り訂正符号スキームは、複数の物理量子ビットグループを利用する必要がある。よって、1つの誤り訂正符号の実現は、本出願における複数の測定・制御サブグループの連携作業に依存するようになる。汎用性を満足するために、測定・制御サブグループの測定結果は、ネットワークにより隣接するノードに高速に送信する必要がある。本出願では、接続関係を有する2つの測定・制御サブグループの間に双方向のデータ伝送チャネルがあるので、該測定・制御サブグループ間のデータ伝送チャネルを介して測定結果を伝送することにより、上述の応用のニーズを満たすことができる。

【0077】

本出願の実施例により提供される量子測定・制御システムについて、それ相応のシステム設定を行う必要がある。オプションとして、以下のような2つの側面のシステム設定、即ち、（1）ノード座標設定、及び（2）ノードメモリ設定を含む。

【0078】

（1）ノード座標設定
測定・制御サブグループは、対応するノード座標が設定されており、該ノード座標は、測定・制御サブグループの測定・制御ネットワークにおける位置を標識するために用いられる。オプションとして、上述の2次元メッシュネットワーク構造を例にとると、ノード座標は横座標（X座標）及び縦座標（Y座標）を含んでも良く、各ノード（即ち、測定・制御サブグループ）のX座標及びY座標は、それぞれ、物理ボード（例えば、FPGAボード）上のDIPスイッチにより設定され得る。

【0079】

オプションとして、各ノードはFPGAボード上の第一DIPスイッチ及び第二DIPスイッチに基づいて自身のノード座標を読み取ることができる。そのうち、第一DIPスイッチはノードの横座標（X座標）を設定するために用いられ、第二DIPスイッチはノードの縦座標（Y座標）を設定するために用いられる。例えば、DIPスイッチsw_x[7:0]はノードのX座標を設定するために用いられ、DIPスイッチsw_y[7:0]はノードのY座標を設定するために用いられる。[7:0]はハードウェアのビット幅の記法であり、8つのbit（ビット）があり、かつ上位ビットが前にあることを意味する。ユーザが手動でDIPスイッチの値、例えば、sw_x=0及びsw_y=1を設定した場合、このノードの座標は第1行第2列と設定されており、他はこれに基づいて類推することができる。

【0080】

オプションとして、各測定ユニットに1つの識別子を割り当て、該識別子には該測定ユニットの属する測定・制御サブグループに対応するノード座標が含まれる。例えば、FPGAに対してプログラミングを行うことで、各測定ユニットに1つのMAC（Media Access Control、媒体アクセス制御）アドレス（必ずしもMACアドレスの形式ではなく、他の自己定義のネットワークノードの識別子であっても良い）を割り当て、このアドレスの最後の1つのByte（バイト）はノードの座標と一対一対応し、例えば、MACアドレスDE:AD:BE:EF:00:31は第4行第2列に位置するノードを表し、MACアドレスDE:AD:BE:EF:00:00は座標系の原点（即ち、第1行第1列）に位置するノードを表す。ユーザはイーサネット/PCIe（Peripheral Component Interconnect express、ペリフェラル・コンポーネント・インターコネクト・エクスプレス）インタフェースを介してコンピュータを用いてノードのメモリをアクセスすることができ、これはレジスタの直接設定及び目標ノードのテストに便利である。ここでのレジスタは、プログラム実行時に高速取得する必要のあるワーキング状態情報、例えば、ノードのID（Identity、アイデンティティ）、レイテンシ、フィードバック閾値などの記憶を担当する。ノードのテストとは、システム設定過程の初期段階で、各ノードのワーキング状態に対して単独でテスト及び設定を行うことである。

【0081】

（2）ノードメモリ設定
測定・制御サブグループは、対応するメモリ空間が設定されており、同一の測定・制御サブグループに属する測定ユニット及び制御ユニットは該メモリ空間をシェアする。システムのネットワーク化モードでは、測定ユニットは制御ユニットに書き込み指令を送信し、量子プログラム及び制御波形のデータを制御ユニットのメモリに書き込むことができる。

【0082】

測定・制御ネットワークにおいて各ノードは独立したメモリ空間を有する。同一の測定・制御サブグループにおいてすべてのユニット（測定ユニット及び制御ユニットを含む）はこのようなメモリをシェアし、量子プログラム実行時に各ユニットが要するメモリリソースの量に基づいて、各ユニットのためにその独立したメモリアドレッシング範囲を分け、ユーザ又は他のノードからのメモリアクセスを容易にする。

【0083】

例えば、測定ユニットに2048KBのメモリ空間を割り当てており、8つの制御ユニットに合計8192KBのメモリ空間を平均で割り当てているとする。この場合、測定・制御サブグループ内のメモリ割り当ては以下の表1に示すとおりである（ここで32桁のメモリアドレスを例として採用している）：

【0084】

【表1】

本出願の実施例では、測定・制御ネットワークに対してノード座標設定及びノードメモリ設定を行うことにより、各ノードに自身のノード座標及びメモリ空間を持たせ、ノード間の通信及びノード関連情報に対しての記憶やアクセスを便利にすることができる。

【0085】

SCQCを調整・制御するマイクロ波信号は極めて強い位相干渉性を有することが要される。精確なマルチビットゲート操作を完了するために、測定・制御ネットワークにおける制御ユニットについて、そのすべての送信チャネルは同一の時間において制御マイクロ波を精確に送信する必要があり、精確な測定を完了するために、測定・制御ネットワークにおける測定ユニットについて、その読み取りパルスと測定ウィンドウとの間で精確な時間差を保持する必要がある。しかしながら、フィードバック制御及び誤り訂正アルゴリズムは、マルチビットの制御ユニットと測定ユニットとの間でタイミングを厳密に同期させる必要もある。

【0086】

このような要求を満たすために、本出願は、以下の3つの同期技術を組み合わせて使用することを提案している。

【0087】

（1）ネットワークノードのトリガー同期
測定・制御ネットワークにおけるすべてのノードが同一のクロック周期でワーキングを開始するようにさせるために、本出願は、マスターノード（Master）を用いて順次スレーブノード（Slave）をトリガーする同期スキームを提案する。主な思想は、測定・制御ネットワークにおける或るノードを同期のためのマスターノードと設定し、例えば、（0，0）座標にあるノードをマスターノードと設定し、残りの座標にあるノードをトリガー待ちのスレーブノードと設定することにある。システムがワーキングを開始するときに、マスターノードは、同期トリガー信号をスレーブノードに順次送信することを担当し、各スレーブノードは、受信した同期トリガー信号の先後に基づいて、複数のクロック周期待ち、その後、ワーキングを開始する。このように、各ノードの待機周期数を設定することにより、グローバル同期の目的を達成することができる。

【0088】

例示的な実施例において、測定・制御ネットワークにおける目標位置のノードがマスターノードであり、他の位置のノードがスレーブノードである。測定・制御ネットワークでは、マスターノードの数が1であり、マスターノード以外のノードがすべてスレーブノードであり、例示として、（0，0）座標のノードを選択してマスターノードと設定しても良く、もちろん、他の位置のノードをマスターノードと設定しても良いが、本出願の実施例はこれについて限定しない。マスターノードは各スレーブノードに同期トリガー信号を送信するために用いられる。スレーブノードは受信した同期トリガー信号のクロック周期、及び事前設定の待機周期数に基づいて、ワーキングを開始するクロック周期を決定するために用いられる。そのうち、測定・制御ネットワークにおける各ノードがワーキングを開始するクロック周期はすべて同じである。

【0089】

具体的には、4×4のメッシュネットワークを例にとり、座標原点（0，0）にあるノードをマスターノードとして設定する。マスターノードの測定ユニットは、ネットワークルーターによって指定された伝送ルール（X座標はY座標よりも優先される）に従って、順次、測定・制御ネットワークの中のすべてのスレーブノードに同期トリガー信号を送信する。例示として、同期トリガー信号は以下の表2に示すように定義され得る。

【0090】

【表2】

例えば、メッシュにおける第4列にあるノードの同期トリガー信号は（X=3，Y=3）である。マスターノードはまずこの同期トリガー信号を送信し、ルーターのルールによれば、この同期トリガー信号は順次（3，0）、（3，1）、（3，2）、（3，3）に位置するスレーブノードに伝送され得る。同様に、マスターノードは続いて、第3列、第2列及び第1列の同期トリガー信号を順次送信し、そして、この列のスレーブノードを順次トリガーする。

【0091】

（X=2，Y=3）→（2，0）、（2，1）、（2，2）、（2，3）
（X=1，Y=3）→（1，0）、（1，1）、（1，2）、（1，3）
（X=0，Y=3）→（0，0）、（0，1）、（0，2）、（0，3）
各ノードの待機クロック周期数を計算するために、引き続き、ネットワークのチャネル幅が4（チャネル幅は、1つのクロック周期内で伝送され得るビット数と理解されても良い）であるとし、ここで各同期トリガー信号はちょうど4bitである。このように、同期トリガー信号が1つのノードからもう1つのノードに伝送されるレイテンシは1つのクロック周期である。ネットワークノードのトリガー待ち設定表を以下の表3に示すように得ることができる。

【0092】

【表3】

ネットワークノードの内部（即ち、測定・制御サブグループ内）で、すべての測定ユニット及び制御ユニットが1つのFGPAボードに配置される場合、すべてのユニットはその所在するノードの同期トリガー信号をシェアし、各ユニットは同じクロック周期待った後に同時にワーキングを開始する。また、測定・制御サブグループ内でボード間相互接続を用いる必要がある場合、測定ユニットの所在するFPGAボードを同期のための主（メインやマスター）ユニットとすることができ、それは、ボード間の相互接続チャネルを介して制御ユニットに同期トリガー信号をデリバリし、制御ユニットは同期トリガー信号を受信した後に、事前設定のクロック周期待ってボード間相互接続通信のレイテンシを補償し、最終的には、測定・制御サブグループ内のすべての測定・制御ユニットの同期を実現し得る。

【0093】

（2）AD/DA変換回路のサンプリングクロック同期
ネットワークノードのトリガー同期は、制御ユニット及び測定ユニットがFPGAのクロック周期という比較的粗いタイムスケールでデジタル波形を同時に生成及び受信することを保証し得る。しかしながら、アナログ波形の同期要件がより厳しいため、制御及び測定の精度を保証するために、すべての波形のサンプリング信号の時間不確定性は50ps未満である必要がある。

【0094】

この問題を解決するために、本出願は、システムクロック同期のスキームを採用している。本出願の実施例により提供される量子測定・制御システムはさらに、基準クロック源及びクロック分配器を含む。基準クロック源はシステム基準クロックを生成するために用いられる。クロック分配器はシステム基準クロックを各物理ボードのフェーズロック回路にデリバリするために用いられる。フェーズロック回路は、物理ボード上の測定ユニット及び制御ユニットのワーキングクロック、並びに物理ボード上のAD変換回路及びDA変換回路のサンプリングクロックを生成するために用いられる。

【0095】

図3に示すように、まず、1つの低ノイズの基準クロック源（reference clock）31を使用し、また、クロック分配器（clock distributor）32を利用することで、クロック源から出力される基準クロックをそれぞれFPGAボード33に導入する。各FPGAボードにはフェーズロック回路（Phase Locked Loop、PLL）がある。ユーザのホストの構成では、フェーズロック回路はボードによって生成されるサンプリングクロックと、外部から入力される基準クロックとの位相をロックする。明らかのように、基準クロック源及びフェーズロック回路の性能指標は、システムにおけるすべてのAD/DA変換回路のサンプリングクロックのコヒーレンス及び安定性を決定しており、最終的には、送信チャネル及び受信チャネルの位相同期の品質を決定することができる。

【0096】

（3）ソフトウェアによるアナログ信号のランダム位相差への補償
上述の2つの同期技術により、システムにおける測定・制御ユニットが同時にワーキングを開始し、かつすべてのチャネルで生成/受信されるマイクロ波の位相差が安定的（位相ノイズが合理的な範囲内に制御される）であることが期待され得る。しかし、フェーズロック回路に通電する度に初期位相差に不確定性があり、また、アナログ信号伝送線（基準クロック及びマイクロ波の出力）の長さが不均一であるので、システムが安定的にワーキングした後に、出力マイクロ波には一定の位相差がランダムに出現することがある。本出願の実施例では、各測定・制御サブグループ間のランダム位相差についてソフトウェアの方式で補償する。例えば、量子プログラムを実行する前に、ソフトウェアによりこのようなランダム位相差を補償し、最終的には、精確な位相同期を達成することができる。

【0097】

1つの可能な実現方式において、マイクロ波検出装置を採用してチャネルによって出力されるパルスを同時にキャプチャし、チャネル間のレイテンシを抽出し、その後、コンピュータ上でこれらのレイテンシを補償し、そして、補償後のデジタル波形データを各ユニットに伝送することにより、マルチチャネルの位相を正確に同期させる目的を達成する。

【0098】

本出願は、ハードウェアとソフトウェアを組み合わせる方式でランダム位相差キャリブレーションの問題を解決し、ハードウェアの設計を簡素化し、システムの安定性を向上させることができる。

【0099】

測定に基づく量子フィードバック制御を実現するために、被制御物理量子ビットの測定結果を迅速に取得し、測定結果に基づいてフィードバック制御信号を生成し、その後、制御信号を制御ユニットにデリバリし、フィードバック制御を完了する必要がある。ここで、本出願のネットワークアーキテクチャと併せて、測定結果及びフィードバック信号の伝送方法を具体的に紹介する。

【0100】

（1）測定・制御サブグループ内のフィードバック制御
SCQC上で量子誤り訂正アルゴリズムを実行するために、既存の量子誤り訂正理論では、誤り訂正符号を用いて論理量子ビットを符号化することが提案されている。例えば、1つの量子誤り訂正符号[[n，k，d]]は、n個の物理量子ビットを用いてk個の論理量子ビットを符号化し、任意の単一量子ビット上で発生する任意の(d-1)/2個のエラーを訂正し得ることを表す。本出願では、SCQC上のこのようなn個の物理量子ビットを1つの被制御サブグループとし、そして、サブグループ内で量子誤り訂正アルゴリズムを実行する。

【0101】

測定・制御サブグループ内の量子フィードバック制御は、量子誤り訂正アルゴリズムの重要な構成部分である。量子フィードバック制御を実現するために、まず、測定ユニットは合成される色散パルスをSCQCに送信し、該合成される色散パルスは分散読み出しのために用いられ、異なる周波数及び振幅のパルスにより合成される。そのうち、各パルスは、1つの物理量子ビットを測定することを担当し、SC Qubitとマイクロ波伝送線の結合を利用することで、測定ユニットは、受信チャネルで、量子状態情報をキャリーする戻り色散パルスを同期受信する。続いて、AD変換回路はエコーパルスをサンプリングして測定し、デジタル化後の波形を測定ユニットの処理器を送信する。処理器は波形からビット読み取り周波数点の信号の特徴位相及び振幅を抽出し、そして、取得した特徴情報と状態判断閾値（Threshold）との対比を行い、このようにして、測定ユニットはSC Qubitの量子状態（0又は1）を取得することができる。

【0102】

グループ内SC Qubit量子状態の測定結果に基づいて、測定ユニットは続いて具体的な量子フィードバックアルゴリズム（例えば、Qubitの初期状態の準備、stabilizer codeに基づくフィードバック誤り訂正）を実行し、フィードバック制御信号を生成し、そして、制御ユニットに伝送し、最終的には、1回のフィードバック操作を完了する。可能な実施方式において、誤った物理量子ビットに対応する制御ユニットを与え、フィードバック制御信号を送信することだけが必要である。

【0103】

ここで、ツリー型の測定・制御サブグループの相互接続を例にとって、測定ユニットがフィードバック制御信号をデリバリする方式を説明する。フィードバックアルゴリズム完了後、測定ユニットは各量子ビットの制御ラベル（ラベルが0又は1の値を取り、2種類の異なるフィードバック操作を区別するために用いられるとする）を取得し、その後、SC Qubitの制御ラベル（即ち、上述のフィードバック制御信号）をその対応する制御ユニットに同時にデリバリする。オプションとして、フィードバック制御信号のシグナリングフォーマットは第一フィールド及第二フィールドを含み、そのうち、第一フィールドはフィードバック制御信号の開始桁（開始ビット）を充填するために用いられ、第二フィールドはフィードバック制御信号の符号化桁（符号化ビット）を充填するために用いられる。フィードバック制御信号のシグナリングフォーマットは以下の表4に示すように定義され得る。

【0104】

【表4】

そのうち、左側は第一フィールドであり、右側は第二フィールドである。第一フィールドの長さは1bitであっても良く、該第一フィールドはフィードバック制御信号の開始桁（例えば、1で表される）であり、フィードバック制御信号の到来をマークする。第二フィールドの長さも1bitであっても良く、該第二フィールドはフィードバック制御信号の符号化ビットであり、制御ユニットは該第二フィールドの符号化情報に基づいて、1つのフィードバック操作を実行するように選択する。オプションとして、第二フィールドの値は0又は1であり、それぞれ、2種類の異なるラベル値を表す。なお、サポートする必要のあるフィードバック操作数が2よりも大きいときに、フィードバック制御信号の符号化ビット数を増やすことができる。

【0105】

（2）ネットワークノード間の測定結果のシェア
幾つかの特別な誤り訂正符号スキームは、複数の物理量子ビットブロックを利用する必要がある。よって、1つの誤り訂正符号の実現は、本出願における複数の測定・制御サブグループの連携作業を頼りにする。汎用性を満足するために、測定・制御サブグループの測定結果は、ネットワークを介して迅速に隣接ノードに伝送する必要がある。

【0106】

以下、4×4のネットワークを例にとって、ノード之間の測定結果のシェア方式を説明する。まず、測定結果のネットワーク伝送データパケットのフォーマットが定義されている。データパケットはポイントツーポイントの方式で伝播し、即ち、システムにおける任意の測定ユニットは、測定結果を含むデータパケットを送信し、ネットワークを介して任意のノードに到着させることができる。測定結果のデータパケットの定義は次のとおりであり、即ち、各測定ユニットが8つの測定チャネルを有する（即ち、8つの物理ビットの量子状態を同時に測定する）ので、フィードバックデータは8bitを占用し、データパケットの座標部分が占用する8bitを加えると、1つのデータパケットの長さはトータルで16bitである。例示として、以下の表5には、測定・制御サブグループの間で伝送されるデータパケットフォーマットを示している。

【0107】

【表5】

そのうち、第一測定・制御サブグループが第二測定・制御サブグループに送信するデータパケットは、ソースノードの座標情報（第一測定・制御サブグループに対応するノード座標を含む）、ターゲット（目標）ノードの座標情報（第二測定・制御サブグループに対応するノード座標を含む）、及びデータ内容を含む。そのうち、ソースノードの座標情報はソースノードのx座標（2bit）及びy座標（2bit）を含む。ターゲットノードの座標情報はターゲットノードのx座標（2bit）及びy座標（2bit）を含む。データ内容は上述の表5の中のフィードバックデータに対応し、8bitである。

【0108】

同様に、ネットワークノード間のチャネルの幅が4である（即ち、各方向で4bitの信号が同時に伝送され得る）とする場合、データパケットは4つの部分に分け、目標ノードに順次送信される必要がある。1つの測定・制御サブグループがその必要なすべての物理量子ビットの測定結果を得た後に、測定ユニットは量子フィードバックアルゴリズムの実行を開始し、その後のフィードバック制御プロセスは上述と同様である。

【0109】

同期トリガー信号及びフィードバック制御信号が有限帯域幅のネットワークにおいて最大効率で伝送され得るように保証するために、本出願は、特に、量子測定・制御ネットワークのためにワームホールルーター及び仮想チャネルフロー制御方法を設計している。

【0110】

（1）ワームホールルーター
例示的な実施例において、測定・制御サブグループの測定ユニットにワームホールルーターが集積され、該ワームホールルーターは複数のポートを有し、接続関係を有する2つの測定・制御サブグループのワームホールルーターの間は、対応するポートにより物理伝送チャネル（例えば、双方向のデータ伝送チャネル）が形成される。そのうち、ワームホールルーターは、データパケットを固定長のフリット（flit）に分けた後に送信するために用いられる。

【0111】

本出願は、ルーターを、各ネットワークノード（測定・制御サブグループ）の測定ユニットの所在する物理ボードに集積する。それは、ネットワークの中のデータパケットの流向（流れ方向）及び流量を制御することができる。ワームホールルーター40の概略図は図4に示されており、ここで、ルーターのオーダーは5であり、それぞれ、東（E）、西（W）、南（S）、北（N）及び自身の処理器（P）の5つの伝送方向に対応する。

【0112】

実際のシステムのネットワーク化のときに、ノード間の物理伝送チャネルの数が制限され、1つのクロック周期内ですべてのデータパケットを伝送することができない可能性がある。本出願はワームホールルーターを利用してこのような問題を解決する。その機能は、比較的長いネットワークデータパケットを比較的小さい固定長のフリット（flit）に分割することである。フリットの幅は、ネットワークにおいて同時に伝送され得るビット数（即ち、1つの方向の接続チャネルのビット幅であり、4bit、さらには2bitまで小さくなり得る。）に等しい。よって、ワームホールルーターは、ハードウェアリソースが有限なボード間通信ネットワークに非常に適している。

【0113】

また、ネットワークの輻輳を回避するために、ルーターの設計は、次元優先の信号伝送ポリシーを採用しており、また、このような方法により、不均一流量モード（例えば、置き換え流量であり、n対1伝送1対n伝送である）の場合、ネットワークチャネル上のロードをより良くバランスし得ると同時に、経路の長さをできるだけ短く保持することで、データパケットの平均レイテンシを減らし得ることも証明されている。次元的に並べ替えられたルーティングは通常、第2次元から第1次元への伝送がない。例えば、X座標がY座標よりも優先されるルーティングについて、Y方向からX方向に伝播するデータパケットが決して存在しないので、ルーターでは、（北、南）→（西、東）の要求（リクエスト）は決して存在しない。図4の右下隅に示されているのは、図4に示すワームホールルーター40に対応するルーティングマトリックス（Routing Matrix）41であり、そのうち、P方向はネットワークの中の1つの特殊なケースであり、それは自身のノードを表し、自身のノードは、その所在するルーターの任意の方向（P方向自体を含む）にアクセスすることができ、任意の他の方向からアクセスすることもできる。

【0114】

オプションとして、System Verilogハードウェア記述言語を用いて上述のルーターを設計し、デジタル統合ツールにより論理回路を生成し、最後にFPGAに実装する。また、2次元メッシュ以外に、それは多次元のトポロジ接続をもサポートし、さらに、実際の物理層チャネルの数に基づいてフリットの幅を変更することもできる。

【0115】

ここで、本出願は、物理チャネルの幅が4bitであることを例にとって、8bitのフィードバックデータの、サイズが4×4であるネットワークにおける伝播過程を分析する。ルーターの伝送ポリシーは、X座標が先にあり、Y座標がその後であるということである。

【0116】

例えば、（0，0）にあるノードは、2つのフィードバックデータパケットを（0，2）及び（0，3）のノードに連続して送信する必要がある。この場合、2つのデータパケットは、すべで、（0，1）に位置するノードのルーターを通過し、W→Eのルーティングチャネルを占拠し得る。一般的なキャッシュ-送信ルーターに比べて、ワームホールルーターの利点は、ルーターがデータパケット全体を記憶する必要がなく、フリットを次の1つのノードに移動し得ることにある。よって、この例では、図5に示すように、ルーターは先にデータパケットの1番目のフリット、即ち、ターゲットノードのx/y座標をキャッシュすれば、次の1つのフリットの伝送方向を決定することができる。各データパケットについて言えば、その総レイテンシは2(3)+4個のクロック周期であり、そのうち、2(3)は1番目（2番目）のフィードバックデータパケットのネットワーク伝送レイテンシであり、それは、情報がホップするノードの数に正比例にし、また、4はデータ変換レイテンシであり、データパケットのフリットの数に正比例にする。よって、多くの同じ方向のネットワークデータパケットがルーターを通過しようとするときに、それらは、パイプラインの方式で各自のターゲットノードに順次伝送され得る。キャッシュ-送信ルーターに比較して、このような設計は、伝送チャネルの帯域幅をより良く利用し、複数の信号がネットワークで伝送される平均レイテンシを減少させることができる。

【0117】

（2）仮想チャネルフロー制御
例示的な実施例において、接続関係を有する2つの測定・制御サブグループの間の双方向のデータ伝送チャネルは、2つの単方向のデータ伝送チャネルを含んでも良い。つまり、第一測定・制御サブグループと第二測定・制御サブグループとの間に接続関係があるとすれば、第一測定・制御サブグループと第二測定・制御サブグループとの間には単方向のデータ伝送チャネル1及び単方向のデータ伝送チャネル2が含まれ、かつ、単方向のデータ伝送チャネル1の方向は第一測定・制御サブグループから第二測定・制御サブグループへの方向であり、単方向のデータ伝送チャネル2の方向は第二測定・制御サブグループから第一測定・制御サブグループへの方向である。

【0118】

各単方向のデータ伝送チャネルは複数の仮想伝送チャネルに対応し、異なる伝送経路からのデータパケットが同一の単方向のデータ伝送チャネルを使用する場合、異なる伝送経路からのこのデータパケットは、異なる仮想伝送チャネルを占用し、かつ各仮想伝送チャネルの間は、設定された（所定の）フロー制御ポリシーに従って順にデータ伝送を行う。

【0119】

物理的相互接続の希少性を考慮して、各チャネルの幅がかなり小さい可能性があり、さらには、複数のフリットを同時に伝送するには不十分な場合もある。ルーターが1つのデータパケットを伝送するときに、その使用するポートチャネルは占拠され得る。このときに、他のデータパケットのルーターへのリクエストがサスペンドされ、これらのデータパケットは、1つ前のデータパケットがすべて次の1つのノードに伝送されるまで、ルーターのフロントエンドのバッファーに一時記憶し、伝送を待機することができる。

【0120】

このような先着順先着順（先に到着するものが先に処理される）のチャネルフロー制御はネットワークの輻輳を引き起こす可能性がある。例えば、図6では、座標が（2，2）であるノードが1つのフィードバック制御信号を（0，2）のノードに送信する同時に、（1，0）の座標にあるノードも1つのフィードバック制御信号を（0、2）ノードに送信する。明らかのように、2つのデータパケットはすべて（1，2）にあるノードのルーターのNポートを占拠する必要がある。（2，2）のノードからのデータパケットが先に（1，2）のルーターに到着するため、それは優先して処理される。伝送の過程で、目標ノード（0，2）が（2，2）のノードからのデータパケットを一時的に受信することができないとする場合、ルーター（1，2）のN及びSポートはそれによって輻輳になり、これはさらに（1，0）ノードからのデータパケットの伝送をブロッキングし得る。そうすると、次のようなことが想像され得る。即ち、2番目のデータパケットの伝送は、タイムリーに完了することができないので、ネットワークチャネルリソースを長時間占拠する必要がある。これはさらに他のルーターのサービス品質を悪くすることができ、最終的には、ネットワーク全体はますます混雑するようになり得る。

【0121】

このような問題を解決するために、本出願は、仮想チャネルフロー制御の方式を採用することで、異なる仮想チャネルに、同一の物理チャネルをシェアさせる。即ち、既存の物理チャネル上で複数の利用可能な独立チャネルを仮想化する。異なる伝送経路からのネットワークパケットが任意の1つの仮想伝送チャネルを占用することで、異なるネットワークパケットを同一の物理チャネルに多重化する目的を達成することができる。オプションとして、循環的で公平なフロー制御ポリシーを採用して仮想チャネルの応答（レスポンス）の優先度を制御し、即ち、各ネットワークパケットは、1つの仮想チャネルサービスを得てその経路上のルーターを通過する可能性が同じである。このような仮想チャネルフロー制御スキームは、物理チャネルの帯域幅リソースを均等に割り当てることができる。

【0122】

依然として図6に示す信号流を例にとり、（2，2）のノードからの1番目のフリットが（1，2）のルーターから（0，2）のノードに伝送されるときに、（1，0）のノードからの1番目のフリット及び（2，2）のノードからの2番目のフリットは、（1，2）のルーターのNポートを通過するように同時にリクエストし、このときに、ルーターのフロー制御モジュールは、循環的で公平なポリシーに従って、Sポート又はWポートからのリクエストに対して応答するように選択し得る。1回目にルーターを通過するのが（2，2）のノードからの1番目のフリットであるとする。この場合、次回通過するのは（1，0）のノードからの1番目のフリットであり、他はこれに基づいて順次類推することができる。要するに、以下の図6に示すように、2つのフィードバック信号は交差通行の方式で（1，2）のルーターを通過することができる。

【0123】

【表6】

4番目のクロック周期で、（2，2）のノードからのデータパケットの伝送を一時的に完了することができず、（1，0）のノードからのデータパケットの伝送を完了した直後にその伝送が再開されるとする。この場合、2つのフィードバック信号の通行軌跡は以下の表7に示すとおりである。

【0124】

【表7】

明らかであるように、このような方式は、ネットワークの輻輳の確率を減少させ、ルーターの帯域幅を効果的に増加させることで、ネットワーク全体のレイテンシを減少させることができる。また、このような方法はさらに、ルーター及びノードのところに必要なデータバッファリングを削減し、FPGAのメモリリソースを節約することができる。

【0125】

図7は、本出願により提供される量子測定・制御システムのシステム構成の階層図である。量子測定・制御システムは、複数の測定・制御サブグループ10からなる測定・制御ネットワークを含む。各測定・制御サブグループ10には、1つの測定ユニット11及び複数の制御ユニット12が含まれ、測定ユニット11及び制御ユニット12の回路構造は図7に示すとおりである。

【0126】

オプションとして、各測定・制御サブグループにおける測定ユニットは、PCIeインタフェース又はEthernet（イーサネット）インタフェースによりコンピュータに接続され、ホストによって個別に構成及びテストされる。システム全体もネットワーク化モードでワーキングすることができ、即ち、1つのみのノードによりコンピュータに接続され、残りのノードはシステム全体のメッシュネットワークにより間接的にホストとデータのやり取りを行い、例えば、上の図では、本出願は、ホストに接続するために（0，0）の座標にあるノードを選択している。

【0127】

量子プログラムを実行する前に、システム全体が適切な状態でワーキングし、かつ量子プログラムを実行するためのデータ及び指令がロードされるように設定する必要がある。図8はシステム設定のフローを詳細に示している。

【0128】

1、ノードによってネットワークを形成し（即ち、ネットワーク化）、座標の設定を行い；
2、システムに通電し；
3、フェーズロック回路を配置し；
4、測定ユニット及び制御ユニットのロジック初期化を行い；
5、AD/DA変換回路を配置し；
6、ネットワークルーターの初期化を行い；
7、ネットワークの接続のセルフテストを行い；
8、マイクロ波チャネルの波形のキャリブレーションを行い；
9、アナログ信号のレイテンシ補償を行い；
10、測定/制御ユニットの設定情報をロードし；
11、測定・制御データ（パルス波形や基準波形）をロードし；
12、測定・制御指令をロードし；
13、ネットワークのマスターノードにプログラム開始命令を送信する。

【0129】

システムの分散アーキテクチャに基づいて、本出願は、MIMDのプログラム実行方式を選択している。まず、本出願では、MIMDモデルに適したワンセットの指令集が定義されており、具体的には、以下のように2種類に分けることができる。

【0130】

１つは送信指令（TXI）であり、それは、以下の表8に示すように、パルスの生成タイミングを直接規定している。

【0131】

【表8】

1、opcodeは操作コードであり、指令の類型を指示する。op=0の場合、処理器（PROC）は指令の実行を終了する。op=1の場合、現在の項目を完了した後に、処理器は次の1つの指令を実行する。op=2の場合、現在の項目を完了したときに、処理器はindex0のところにある指令にジャンプする。op=3の場合、現在の項目を完了したときに、処理器は、受信したフィードバックラベルに基づいて要求される指令にジャンプし得る。次の1つの指令のマークは現在の命令が終了する前に有効である必要がある。

【0132】

2、index0及びindex1は、次の1つの指令のアドレスであり、ラベルを条件とする。

【0133】

3、address0及びaddress1は、波形のBRAM（Block Random Access Memory、ブロックランダムアクセスメモリ）におけるセグメントを決定し、デジタル波形シーケンスはaddress0から始まり、address1で終わる。

【0134】

もう１つは受信指令集（RXI）であり、それは、以下の表9に示すように、デジタル信号処理のタイミングを直接規定している。

【0135】

【表9】

1、opcodeは測定ユニットにおける1つの測定チャネルの操作コードであり、op=0の場合、処理器は指令の実行を終了する。op=1の場合、現在の項目を完了した後に、処理器は次の1つの指令を実行する。

【0136】

2、delayは測定ウィンドウのレイテンシであり、即ち、このプログラムの実行の開始から毎回の測定ウィンドウの開始まで待つ必要のあるクロック周期である。

【0137】

3、lengthは測定ウィンドウの時間長であり、即ち、毎回の測定ウィンドウが続くクロック周期である。

【0138】

4、pointerは測定パラメータのポインターである。測定チャネルでこの項目が実行されるときに、処理器は、pointerによって指向される測定ユニットの1つのメモリから、今回の測定ウィンドウに対してのデジタル信号処理用のパラメータ情報、例えば、復調された基準波形やデジタルフィルタの係数を読み取る。

【0139】

図9は、量子測定・制御システムのプログラム実行プロセスを示す図であり、そのうち、点線枠で示される部分は量子誤り訂正マクロ命令であり、それは量子誤り訂正符号保護下の論理量子ビットを実現し得る。

【0140】

1、マスターノードが同期トリガー信号をデリバリし；
2、事前設定のクロック周期待ち、ネットワークノードにおけるすべてのユニットが量子プログラムの実行を同期開始し；
3、制御ユニットがTXIを実行し、量子ゲートの操作・制御を適用し；
4、測定ユニットがTXI及びRXIを実行し、量子測定を完了し；
5、測定ユニットがルーターにより測定結果をシェアし；
6、測定ユニットが量子誤り訂正アルゴリズムを実行し、フィードバック制御指令を生成し；
7、測定ユニットがフィードバック制御ラベルをグループ内の制御ユニットにデリバリし；
8、制御ユニットがTXIを実行し、量子ゲートの操作・制御を適用し；
9、測定ユニットが量子回路の最終状態を測定し；
10、測定ユニットが量子アルゴリズムの結果をユーザのコンピュータに返して更なる分析を行ってもらう。

【0141】

本出願の実施例では、分散ネットワーク構造及びMIMDプログラミングモデルを採用することにより、システム帯域幅をより効果的に利用し、量子プログラムの実行速度を向上させることができる。

【0142】

本出願は、超伝導量子測定・制御分野で応用される新しいシステムネットワークアーキテクチャを提供し、フィードバック制御のレイテンシを大幅に減少させることができる。例えば、採用された2次元メッシュネットワークの相互接続方式では、線形接続に比較して、測定・制御サブグループの間のフィードバックレイテンシと量子ビットの関係がO(N)からO(N^0.5)に減少し得る。例えば、100個の測定・制御サブグループがあるとする場合、線形接続を使用すれば、測定・制御サブグループの間のレイテンシは100であるに対して、2次元メッシュネットワーク構造を採用すれば、測定・制御サブグループの間の最大レイテンシは2×10-1である。

【0143】

本出願のネットワーク化方式は柔軟であり、集積に有利である。本出願はソフトウェアによりハードウェアを定義する方式を採用することで、実際の量子チップ構造に基づいて、各測定・制御サブグループの構造を自己定義することができるだけでなく、仮想ノード上でハードウェア制御器/加速器を増やすこともでき、最終的には、FPGAボードのクラスター上で全体のシステムを実現することができる。自己定義の仮想ノード及び測定・制御指令集は、具体的なハードウェア回路板を頼りにせず、中心化の制御ボードを設計する必要もない。

【0144】

本出願に示す技術案は、コストを節約することができる。各測定・制御サブグループは単独でワーキングすることができ、ワーキンググループを成すこともでき、各測定・制御サブグループおける制御ボードの個数も拡張されやすい。また、小規模の専用量子チップ及び100+の集積度の汎用量子チップに同時に適用され得る。本出願に示す技術案では、グループとグループの間で2次元メッシュネットワークによりパルスシーケンスを同期させ、測定データを交換し、各グループにおける制御ユニットは測定データに基づいてフィードバック制御を生成することができる。本出願では、量子指令集に基づいて開発された量子コンパイラは、表面コードの量子アルゴリズムを量子測定・制御指令に変換し、量子フィードバック制御を実現することができる。

【0145】

本出願で定義されているISAは簡略化された指令集システムである。それは、メイン記憶器からのパルス波形の読み取り及び復調に用いられる基本的な基準波形を定義しており、これは次のように幾つかの利点を来すことができる。まず、時間のスケジューリングがホストによって設定されるので、各測定チャネル及び制御チャネルのタイミングを正確に最適化することができる。次に、量子プログラムを実行する前に、パルス波形及び測定基準波形データを対応する測定・制御ユニットにプリロードする必要があり、ユーザが新しい量子プログラムを実行するときに、新しいゲート操作のみをロードし、前回のプログラムに用いられる量子ゲートの波形データを再利用すれば良いので、ホストからボードへ伝送されるデータ量を大幅に減少させ、実行効率を向上させることができる。第三に、実行時に変数がホストによって動的に設定され得る。該特性は、マルチ量子ビットシステムを適応的にキャリブレーションするときに、例えば、フィードバック閾値の調整を行うときに、非常に有用である。一般的に言えば、ISAは、フィードバック/フィードフォワード制御やマルチ信号量子ビット、マルチターゲット量子ビットを自然にサポートする。一方、このISAは、従来のコンピュータモデルの特徴、例えば、メモリ操作や分岐、MIMDを模倣しているから、古典処理器との統合が見込まれる。将来的には、このISA上でより複雑な機能、例えば、量子フィードバックプログラムのコンパイラ、誤り訂正符号のハードウェア加速器、量子フィードバック実行環境などを構築することができる。

【0146】

また、幾つかの拡張実施例において、測定ユニットにハードウェア加速器を増設して測定速度を上げることができる。例えば、図10に示すように、測定ユニット11に教師有りニューラルネットワーク加速器11aを追加することで、測定信号分析の正確性及び速度を大幅に改善することができる。図11に示すように、制御ユニット12に低ノイズの直流バイアチャネル12aを追加することで、各ビットのワーキングポイントの調整を容易にすることができる。さらに、各ノードのところに汎用処理器を集積し、ハードウェア全体でC言語又はより高いレベルの汎用プログラミング言語をサポートし得るようにさせることにより、量子プログラミング言語の開発及び普及を促進することもできる。

【0147】

なお、本文で言及される“複数”は、2つ以上を指すことを理解されたい。また、本文で説明されるステップの番号は、ステップ間の実行可能な順序を例示的に示すためのものにすぎない。他の幾つかの実施例では、上記のステップは、番号の順序で実行されなくても良く、例えば、番号が異なる2つのステップが同時に実行されても良く、番号が異なる2つのステップが図示とは逆の順序で実行されても良いが、本出願の実施例はこれについて限定しない。

【0148】

以上、本発明の好ましい実施形態を説明したが、本発明はこの実施形態に限定されず、本発明の趣旨を離脱しない限り、本発明に対するあらゆる変更は本発明の技術的範囲に属する。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】