特許 7356068 発振回路および情報処理装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-09-26

(45)【発行日】2023-10-04

(54)【発明の名称】発振回路および情報処理装置

(51)【国際特許分類】

   H03B 7/08 20060101AFI20230927BHJP

   G06N 3/049 20230101ALI20230927BHJP

【ＦＩ】

H03B7/08

G06N3/049

【請求項の数】 12

(21)【出願番号】P 2022523761

(86)(22)【出願日】2020-05-18

(86)【国際出願番号】 JP2020019654

(87)【国際公開番号】W WO2021234780

(87)【国際公開日】2021-11-25

【審査請求日】2022-06-29

(73)【特許権者】

【識別番号】000005223

【氏名又は名称】富士通株式会社

(74)【代理人】

【識別番号】110002918

【氏名又は名称】弁理士法人扶桑国際特許事務所

(72)【発明者】

【氏名】河口 研一

(72)【発明者】

【氏名】宮原 昭一

【審査官】志津木 康

(56)【参考文献】

【文献】特表２０１４－５１７６２０（ＪＰ，Ａ）

【文献】特開平１－２７２２０１（ＪＰ，Ａ）

【文献】特開２００５－３３３２２７（ＪＰ，Ａ）

【文献】米国特許出願公開第２００５／０１４６３８６（ＵＳ，Ａ１）

【文献】米国特許第６３２３７３７（ＵＳ，Ｂ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｎ３／００－９９／００

Ｈ０３Ｂ１／００－２８／００

(57)【特許請求の範囲】

【請求項1】

第１の負性微分抵抗を有する第１のダイオードと、第１のインダクタおよび第２のインダクタが直列接続される合成インダクタとを含み、前記第１のダイオードと前記合成インダクタとが直列接続される発振部と、
第２の負性微分抵抗を有して前記第１のインダクタに並列接続される第２のダイオードと、
第３の負性微分抵抗を有して前記第１のダイオードに直列接続され前記合成インダクタに並列接続される第３のダイオードと、
を備え、
前記第１のインダクタ、前記第２のインダクタおよび前記第２のダイオードの共通接続点からバーストパルスを出力する、
発振回路。

【請求項2】

直流電圧、または交流電圧、または直流電圧に交流電圧を重畳させた電圧を出力する電源部を備え、前記電源部の第１の出力端子は前記第１のダイオードのアノードに接続され、前記第１のダイオードのカソードは、前記第２のインダクタの一端と、前記第３のダイオードのアノードとに接続され、前記第２のインダクタの他端は、前記第１のインダクタの一端と、前記第２のダイオードのアノードとに接続され、前記電源部の第２の出力端子は、前記第１のインダクタの他端、前記第２のダイオードのカソードおよび前記第３のダイオードのカソードに接続される請求項１記載の発振回路。

【請求項3】

前記第１の負性微分抵抗は、前記第２の負性微分抵抗および前記第３の負性微分抵抗よりも大きい請求項１記載の発振回路。

【請求項4】

前記第１のインダクタの第１のインダクタンスおよび前記第２のインダクタの第２のインダクタンスを可変して、前記バーストパルスに含まれる間欠パルスの周期および前記間欠パルスに重畳される短パルスのパルス数を可変する請求項１記載の発振回路。

【請求項5】

前記第１のインダクタンスと前記第２のインダクタンスとが等しいときに出力される前記バーストパルスに含まれる前記間欠パルスの第１の周期と、前記短パルスの第１のパルス数とに対して、
前記第２のインダクタンスよりも前記第１のインダクタンスを小さくして、前記第２のインダクタンスよりも前記第１のインダクタンスが小さいときに出力される前記バーストパルスに含まれる前記間欠パルスの第２の周期を前記第１の周期よりも短くし、前記バーストパルスに含まれる前記短パルスの第２のパルス数を前記第１のパルス数よりも減少させ、
前記第１のインダクタンスよりも前記第２のインダクタンスを小さくして、前記第１のインダクタンスよりも前記第２のインダクタンスが小さいときに出力される前記バーストパルスに含まれる前記間欠パルスの第３の周期を前記第１の周期よりも短くし、前記バーストパルスに含まれる前記短パルスの第３のパルス数を前記第１のパルス数よりも増加させる、
請求項４記載の発振回路。

【請求項6】

前記第２のダイオードの前記第２の負性微分抵抗および非線形特性により、前記バーストパルスに含まれる間欠パルスのデューティ比を非対称にする請求項１記載の発振回路。

【請求項7】

前記第３のダイオードの前記第３の負性微分抵抗および非線形特性により、前記バーストパルスに含まれる間欠パルスの間欠度合を可変にする請求項１記載の発振回路。

【請求項8】

前記第１のダイオードのサイズにより前記バーストパルスの振幅を可変にする請求項１記載の発振回路。

【請求項9】

第１の負性微分抵抗を有する第１のダイオードと、第１のインダクタおよび第２のインダクタが直列接続される第１の合成インダクタとを含み、前記第１のダイオードと前記第１の合成インダクタとが直列接続される第１の発振部と、第２の負性微分抵抗を有して前記第１のインダクタに並列接続される第２のダイオードと、第３の負性微分抵抗を有して前記第１のダイオードに直列接続され前記第１の合成インダクタに並列接続される第３のダイオードと、を含む第１の発振回路と、
第４の負性微分抵抗を有する第４のダイオードと、第３のインダクタおよび第４のインダクタが直列接続される第２の合成インダクタとを含み、前記第４のダイオードと前記第２の合成インダクタとが直列接続される第２の発振部と、第５の負性微分抵抗を有して前記第３のインダクタに並列接続される第５のダイオードと、第６の負性微分抵抗を有して前記第４のダイオードに直列接続され前記第２の合成インダクタに並列接続される第６のダイオードと、を含む第２の発振回路と、
を備え、
前記第１の発振回路の第１の入力端に前記第２の発振回路の第２の出力端が接続される第１のフィードバックループと、前記第２の発振回路の第２の入力端に前記第１の発振回路の第１の出力端が接続される第２のフィードバックループとが形成され、
前記第１のインダクタ、前記第２のインダクタおよび前記第２のダイオードの共通接続点である前記第１の出力端から第１のバーストパルスを出力し、
前記第３のインダクタ、前記第４のインダクタおよび前記第５のダイオードの共通接続点である前記第２の出力端から第２のバーストパルスを出力する、
発振回路。

【請求項10】

前記第１の発振回路は、直流電圧、または交流電圧、または直流電圧に交流電圧を重畳させた電圧を出力する第１の電源部と、第１の整流ダイオードとをさらに備え、
前記第２の発振回路は、直流電圧、または交流電圧、または直流電圧に交流電圧を重畳させた電圧を出力する第２の電源部と、第２の整流ダイオードをさらに備え、
前記第１の電源部の第１の出力端子は、前記第１のダイオードのアノードと、前記第２の整流ダイオードのカソードとに接続され、前記第１のダイオードのカソードは、前記第３のダイオードのアノードと、前記第２のインダクタの一端とに接続され、前記第２のインダクタの他端は、前記第２のダイオードのアノード、前記第１の整流ダイオードのアノード、前記第１の出力端および前記第１のインダクタの一端に接続され、前記第１の電源部の第２の出力端子は、前記第１のインダクタの他端、前記第２のダイオードのカソードおよび前記第３のダイオードのカソードに接続され、
前記第２の電源部の第３の出力端子は、前記第４のダイオードのアノードと、前記第１の整流ダイオードのカソードとに接続され、前記第４のダイオードのカソードは、前記第６のダイオードのアノードと、前記第４のインダクタの一端とに接続され、前記第４のインダクタの他端は、前記第５のダイオードのアノード、前記第２の整流ダイオードのアノード、前記第２の出力端および前記第３のインダクタの一端に接続され、前記第２の電源部の第４の出力端子は、前記第３のインダクタの他端、前記第５のダイオードのカソードおよび前記第６のダイオードのカソードに接続される、
請求項９記載の発振回路。

【請求項11】

第１の負性微分抵抗を有する第１のダイオードと、第１のインダクタおよび第２のインダクタが直列接続される合成インダクタとを含み、前記第１のダイオードと前記合成インダクタとが直列接続される発振部と、第２の負性微分抵抗を有して前記第１のインダクタに並列接続される第２のダイオードと、第３の負性微分抵抗を有して前記第１のダイオードに直列接続され前記合成インダクタに並列接続される第３のダイオードと、を備え、前記第１のインダクタ、前記第２のインダクタおよび前記第２のダイオードの共通接続点からバーストパルスを出力する発振回路が複数配置され、複数の前記発振回路のそれぞれが任意に相互接続されているリザバー回路、
を有する情報処理装置。

【請求項12】

第１の負性微分抵抗を有する第１のダイオードと、第１のインダクタおよび第２のインダクタが直列接続される合成インダクタとを含み、前記第１のダイオードと前記合成インダクタとが直列接続される発振部と、第２の負性微分抵抗を有して前記第１のインダクタに並列接続される第２のダイオードと、第３の負性微分抵抗を有して前記第１のダイオードに直列接続され前記合成インダクタに並列接続される第３のダイオードと、を備え、前記第１のインダクタ、前記第２のインダクタおよび前記第２のダイオードの共通接続点からバーストパルスを出力する発振回路と、
前記発振回路から出力される前記バーストパルスと、入力信号とにもとづいて符号化パルス信号を生成する符号化部と、
複数のニューロン素子を含んで、前記符号化パルス信号の情報処理を行うニューラルネットワーク部と、
を有する情報処理装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、発振回路および情報処理装置に関する。

【背景技術】

【0002】

近年、高度なＡＩ（Artificial Intelligence）サービスを提供するために、ＡＩ向けのコンピューティングシステムの開発が進められている。その中で、脳の神経信号処理に着想を得たニューロモルフィック（Neuromorphic）コンピューティングが注目されている。

【0003】

深層学習ベースのＡＩでは、脳の神経細胞とその結合回路を単純化したモデル（アナログニューロン）が使用される。これに対し、ニューロモルフィックでは、神経細胞がスパイクパルスを出力すること等を模倣するモデル（スパイキングニューロン等）が用いられ、より脳の仕組みをまねた知的な情報処理を可能にする。

【0004】

また、ニューロモルフィックコンピューティングでは、神経信号パルスを模倣した神経様パルスを発振する発振回路を信号源ユニットとして、コンピューティングシステムが構築される。

【0005】

発振回路に関連する技術としては、例えば、２つのＮ型負性抵抗素子を直列接続し、２つのＮ型負性抵抗素子の接続部に、インダクタおよびキャパシタから構成される共振回路を接続して、スプリアス発振の抑制を図った技術が提案されている。

【0006】

また、２つの負性微分抵抗素子の接続点を出力の取り出し点とし、一方の負性微分抵抗素子の電源側端子に振動型の電圧を印加して、負性微分抵抗素子に加わる熱雑音によって決定される２値出力を自然乱数として用いる技術が提案されている。

【先行技術文献】

【特許文献】

【0007】

【文献】特開２００５－３３３２２７号公報

【文献】特開２００５－０１８５００号公報

【発明の概要】

【発明が解決しようとする課題】

【0008】

パルス信号を神経様パルスとするためには、パルス間隔やパルス数等を多様に変化させたバーストパルスを発振させることが求められる。しかし、バーストパルスを発振させる従前の回路では、部品点数が多く回路規模が増大するという問題がある。

【0009】

１つの側面では、本発明は、バーストパルスを発振させる回路において回路規模の低減化を可能にした発振回路、および発振回路を備えた情報処理装置を提供することを目的とする。

【課題を解決するための手段】

【0010】

上記課題を解決するために、発振回路が提供される。発振回路は、第１の負性微分抵抗を有する第１のダイオードと、第１のインダクタおよび第２のインダクタが直列接続される合成インダクタとを含み、第１のダイオードと合成インダクタとが直列接続される発振部と、第２の負性微分抵抗を有して第１のインダクタに並列接続される第２のダイオードと、第３の負性微分抵抗を有して第１のダイオードに直列接続され合成インダクタに並列接続される第３のダイオードと、を備え、第１のインダクタ、第２のインダクタおよび第２のダイオードの共通接続点からバーストパルスを出力する。

【0011】

また、上記課題を解決するために、上記発振回路を備えた情報処理装置が提供される。

【発明の効果】

【0012】

１側面によれば、回路規模の低減化が可能になる。
本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。

【図面の簡単な説明】

【0013】

【図1】第１の実施の形態の発振回路の一例を示す図である。

【図2】バーストパルスの一例を示す図である。

【図3】負性微分抵抗を説明するための図である。

【図4】発振回路の一例を示す図である。

【図5】発振波形の一例を示す図である。

【図6】発振回路の一例を示す図である。

【図7】発振波形の一例を示す図である。

【図8】発振回路の一例を示す図である。

【図9】発振波形の一例を示す図である。

【図10】トンネルダイオードの負性微分抵抗の特性の一例を示す図である。

【図11】バーストパルスの波形の一例を示す図である。

【図12】バーストパルスの波形の一例を示す図である。

【図13】バーストパルスの波形の一例を示す図である。

【図14】第２の実施の形態の発振回路の一例を示す図である。

【図15】バーストパルスの波形の一例を示す図である。

【図16】複数の発振回路を備える発振回路群の一例を示す図である。

【図17】バーストパルスの波形の一例を示す図である。

【図18】電源部の構成の一例を示す図である。

【図19】フィードバックループを備えた発振回路の構成の一例を示す図である。

【図20】バーストパルスの波形の一例を示す図である。

【図21】リザバー回路の一例を示す図である。

【図22】リザバーコンピューティング装置の一例を示す図である。

【図23】スパイキングニューラルネットワークシステムの一例を示す図である。

【発明を実施するための形態】

【0014】

以下、本実施の形態について図面を参照して説明する。
［第１の実施の形態］
図１は第１の実施の形態の発振回路の一例を示す図である。発振回路１は、ダイオードＤ１（第１のダイオード）、ダイオードＤ２（第２のダイオード）、ダイオードＤ３（第３のダイオード）、インダクタＬ１（第１のインダクタ）、インダクタＬ２（第２のインダクタ）および電源部Ｖ１（ＤＣ（Direct Current）直流電源）を備える。

【0015】

ダイオードＤ１、Ｄ２、Ｄ３は、負性微分抵抗を有する非線形受動素子であり、例えば、エサキダイオードまたは共鳴トンネルダイオードが使用される。
発振回路１では、第１の負性微分抵抗を有するダイオードＤ１と、合成インダクタ１１とが直列接続して発振部１０が形成される。合成インダクタ１１は、インダクタＬ１、Ｌ２が直列接続されている。

【0016】

さらに発振回路１は、第２の負性微分抵抗を有するダイオードＤ２が、インダクタＬ１に並列接続される。また、第３の負性微分抵抗を有するダイオードＤ３が、ダイオードＤ１に直列接続され合成インダクタ１１に並列接続される。発振回路１の出力端は、インダクタＬ１、Ｌ２およびダイオードＤ２の共通接続点（Ｖｏｕｔ）であり、共通接続点（Ｖｏｕｔ）からバーストパルス（神経様パルス）が出力される。

【0017】

各構成要素の接続関係において、電源部Ｖ１の正極側端子は、ダイオードＤ１のアノードに接続され、ダイオードＤ１のカソードは、ダイオードＤ３のアノードと、インダクタＬ２の一端とに接続される。

【0018】

インダクタＬ２の他端は、ダイオードＤ２のアノードと、インダクタＬ１の一端とに接続される。電源部Ｖ１の負極側端子は、インダクタＬ１の他端、ダイオードＤ２のカソードおよびダイオードＤ３のカソードに接続される。

【0019】

図２はバーストパルスの一例を示す図である。縦軸は電圧（ｍＶ）、横軸は時間（μｓ）である。図１に示す発振回路１の出力端（共通接続点）Ｖｏｕｔから、図２に示すようなバーストパルスＰが発振される。バーストパルスＰは、間欠パルスＰ１と、間欠パルスＰ１内に含まれる短パルスＰ２とを有する。

【0020】

このように、発振回路１では、負性微分抵抗を有する非線形素子であるダイオードＤ１、Ｄ２、Ｄ３、およびインダクタＬ１、Ｌ２の部品を用いて、ＤＣ電圧印可でバーストパルスを発振する。これにより、少ない部品数でバーストパルスを発振することが実現できるので、回路規模の低減化が可能になる。

【0021】

＜負性微分抵抗＞
次に負性微分抵抗について説明する。なお以降では、負性微分抵抗を有するダイオードをトンネルダイオードと呼ぶ場合がある。よって、ダイオードＤ１、Ｄ２、Ｄ３それぞれもトンネルダイオードＤ１、Ｄ２、Ｄ３と呼ぶ場合がある。

【0022】

トンネルダイオードは、ｐ型とｎ型の層にドープされる不純物の濃度が、通常の整流特性を持つｐｎ接合ダイオードやトランジスタの不純物の濃度と比べて高いという特性を有している。

【0023】

図３は負性微分抵抗を説明するための図である。高不純物濃度ｐｎ接合の電流－電圧特性（順方向特性）を示しており、縦軸は電流、横軸は電圧である。一般的なｐｎ接合のダイオードでは、順方向バイアスをかけると（ｐ側にプラス、ｎ側にマイナスの電圧を印加）、順方向接合電圧以上で電流が増大する。

【0024】

これに対し、高不純物濃度ｐｎ接合のトンネルダイオードでは、順方向バイアスをかけると電圧範囲ｈ０でトンネル効果（空乏層に作られる電位障壁を電子が通り抜ける現象）が生じて電流が増加する。また、順方向バイアスをさらに大きくしていくと、電圧範囲ｈ１ではトンネル効果が減少して電圧増加に対して電流が減少する特性（負性微分抵抗領域）が現れる。

【0025】

このような特性は、電圧増分と電流増分の比である微分抵抗が負になることに相当するので、負の値を有する抵抗成分として負性微分抵抗（負性抵抗）と呼ばれる。また、負性微分抵抗領域内の特性曲線の傾きは、負性微分抵抗の微分係数として表せる。

【0026】

トンネルダイオードに対して、電圧を高くすると電流が小さくなるというこのような電圧範囲（負性微分抵抗領域）を利用することで、例えば、自励系の高周波発振回路を実現することができる。

【0027】

＜発振回路の最小構成要素＞
次に図１に示した発振回路１に含まれる構成要素がバーストパルスを発振させるための最小の構成要素（基本ユニット）であることについて図４から図９を用いて説明する。

【0028】

図４は発振回路の一例を示す図である。発振回路１ａ０は、トンネルダイオードＤ１、インダクタＬ１および電源部Ｖ１を備える。電源部Ｖ１の正極側端子は、トンネルダイオードＤ１のアノードに接続され、トンネルダイオードＤ１のカソードは、インダクタＬ１の一端に接続される。電源部Ｖ１の負極側端子は、インダクタＬ１の他端に接続される。

【0029】

図５は発振波形の一例を示す図である。発振回路１ａ０の出力端Ｖｏｕｔから出力される発振パルスｐ０を示しており、縦軸は電圧（ｍＶ）、横軸は時間（μｓ）である。発振回路１ａ０のように、１つのトンネルダイオードＤ１と、１つのインダクタＬ１を用いることで、発振パルスｐ０が生成される。

【0030】

発振パルスｐ０の周期は、１５μｓ程度であり、パルスのデューティ比はおよそ５０％である。また、発振パルスｐ０は、図２のバーストパルスの繰り返し間隔よりは短いものとなっている。また、トンネルダイオードＤ１の電流－電圧曲線の非線形特性によって、発振パルスｐ０の波形は正弦波ではなく、立ち上がりおよび立ち下がりが急峻な波形になっている。

【0031】

図６は発振回路の一例を示す図である。発振回路１ａ１は、トンネルダイオードＤ１、トンネルダイオードＤ２、インダクタＬ１および電源部Ｖ１を備える。電源部Ｖ１の正極側端子は、トンネルダイオードＤ１のアノードに接続され、トンネルダイオードＤ１のカソードは、トンネルダイオードＤ２のアノードと、インダクタＬ１の一端とに接続される。電源部Ｖ１の負極側端子は、インダクタＬ１の他端と、トンネルダイオードＤ２のカソードとに接続される。

【0032】

図７は発振波形の一例を示す図である。発振回路１ａ１の出力端Ｖｏｕｔから出力される発振パルスｐ１を示しており、縦軸は電圧（ｍＶ）、横軸は時間（μｓ）である。発振回路１ａ１のように、発振回路１ａ０に対してトンネルダイオードＤ２をインダクタＬ１に対して並列に接続し、かつトンネルダイオードＤ１に対して直列に接続することで、発振パルスｐ１が生成される。

【0033】

発振パルスｐ１の周期は、発振パルスｐ０とおよそ同じであるがパルスのデューティ比が非対称になる。これは、トンネルダイオードＤ２により、発振回路１ａ０に対してバイパスラインが追加されて、トンネルダイオードＤ２の負性微分抵抗および非線形特性によりパルス幅変調が生じたものとみなすことができる。

【0034】

図８は発振回路の一例を示す図である。発振回路１ａ２は、トンネルダイオードＤ１、トンネルダイオードＤ２、インダクタＬ１、インダクタＬ２および電源部Ｖ１を備える。電源部Ｖ１の正極側端子は、トンネルダイオードＤ１のアノードに接続され、トンネルダイオードＤ１のカソードは、インダクタＬ２の一端に接続される。

【0035】

インダクタＬ２の他端は、トンネルダイオードＤ２のアノードと、インダクタＬ１の一端とに接続される。電源部Ｖ１の負極側端子は、インダクタＬ１の他端と、トンネルダイオードＤ２のカソードとに接続される。

【0036】

図９は発振波形の一例を示す図である。発振回路１ａ２の出力端Ｖｏｕｔから出力される発振パルスｐ２を示しており、縦軸は電圧（ｍＶ）、横軸は時間（μｓ）である。発振回路１ａ２のように、発振回路１ａ１に対してインダクタＬ２を、トンネルダイオードＤ１のカソードと、トンネルダイオードＤ２のアノードおよびインダクタＬ１の一端との間に挿入することで、発振パルスｐ２が生成される。発振パルスｐ２は、間欠パルス内に短パルス列が重畳される波形になっている。

【0037】

このように、発振回路１ａ１に対してインダクタＬ２を図８に示す接続構成になるように追加して発振回路１ａ２を構成することで、短パルス列が間欠的に繰り返されるバーストパルスを生成することができる。

【0038】

また、発振回路１ａ２に対してトンネルダイオードＤ３を、トンネルダイオードＤ１に直列にかつインダクタＬ１、Ｌ２を含む合成インダクタ１１に並列に接続することで、図１に示したような発振回路１が構成される。

【0039】

発振回路１ａ２に対してトンネルダイオードＤ３を追加することで、トンネルダイオードＤ３の負性微分抵抗および非線形特性により、発振パルスｐ２に対して、間欠パルスの間欠度合（一定期間内に含まれる間欠パルスの個数の割合）の調整が可能になる。

【0040】

なお、トンネルダイオードＤ１のサイズ（素子の大きさ）を可変することでバーストパルスの振幅を変えることができる。ダイオードサイズは、ダイオードに流れる電流量に比例する。トンネルダイオードＤ１のサイズを大きくすればバーストパルスの振幅が大きくなり、トンネルダイオードＤ１のサイズを小さくすればバーストパルスの振幅が小さくなる。

【0041】

以上説明したように、トンネルダイオードＤ１、Ｄ２、Ｄ３およびインダクタＬ１、Ｌ２による最小の構成要素を使用した発振回路１によって、神経信号パルスを模倣したバーストパルスを発振することができ、回路規模の低減化を図ることが可能になる。

【0042】

＜トンネルダイオードの特性＞
次にトンネルダイオードＤ１、Ｄ２、Ｄ３の特性について説明する。図１０はトンネルダイオードの負性微分抵抗の特性の一例を示す図である。縦軸は電流、横軸は電圧である。特性曲線ｋ１、・・・、ｋ５は、トンネルダイオードの負性微分抵抗の特性を示している。

【0043】

特性曲線ｋ１は、サイズが１００μｍのトンネルダイオードの負性微分抵抗の特性を示し、特性曲線ｋ２は、サイズが８０μｍのトンネルダイオードの負性微分抵抗の特性を示し、特性曲線ｋ３は、サイズが６０μｍのトンネルダイオードの負性微分抵抗の特性を示している。

【0044】

また、特性曲線ｋ４は、サイズが２０μｍのトンネルダイオードの負性微分抵抗の特性を示し、特性曲線ｋ５は、サイズが１０μｍのトンネルダイオードの負性微分抵抗の特性を示している。このように、トンネルダイオードのサイズに応じて流れる電流が異なり、トンネルダイオードのサイズが大きいほど負性微分抵抗が大きくなる。

【0045】

発振回路１においては、トンネルダイオードＤ１の負性微分抵抗を、トンネルダイオードＤ２、Ｄ３の負性微分抵抗よりも大きい特性にすることで、トンネルダイオードＤ１を発振回路１の発振駆動源として機能させる。

【0046】

したがって、トンネルダイオードＤ１は、例えば、特性曲線ｋ１、ｋ２、ｋ３のうちの１つの特性となるようなサイズが選択される。また、トンネルダイオードＤ２、Ｄ３は、特性曲線ｋ４、ｋ５のいずれかの特性となるようなサイズが選択される。

【0047】

例えば、トンネルダイオードＤ１のサイズを１００μｍ（特性曲線ｋ１）、トンネルダイオードＤ２のサイズを２０μｍ（特性曲線ｋ４）、トンネルダイオードＤ３のサイズを１０μｍとする（特性曲線ｋ５）。なお、トンネルダイオードＤ２、Ｄ３の負性微分抵抗がトンネルダイオードＤ１の負性微分抵抗よりも小さければ、トンネルダイオードＤ２、Ｄ３の負性微分抵抗は同じでもよい（トンネルダイオードＤ２、Ｄ３のサイズは同じでもよい）。

【0048】

このようにトンネルダイオードのサイズを選択することで、トンネルダイオードＤ１を発振回路１の発振駆動源として機能させることができ、またトンネルダイオードＤ１と、インダクタＬ１、Ｌ２の合成直列インダクタとから、バーストパルスを安定して発振させることができる。

【0049】

なお、負性微分抵抗の異なる複数のトンネルダイオードを、半導体層に対して同一の構成とすることも可能である。よって、異種ウェハからの集積を行うことなく、単一ウェハ上にて一括して発振回路１を構成して、バーストパルスの発振回路群を構築することも可能である。

【0050】

＜合成インダクタの特性＞
次に合成インダクタ１１に含まれるインダクタＬ１、Ｌ２の特性について、図１１から図１３を用いて説明する。図１１から図１３はバーストパルスの波形の一例を示す図である。縦軸は電圧（ｍＶ）、横軸は時間（μｓ）である。

【0051】

図１１において、インダクタＬ１のインダクタンス（第１のインダクタンス）と、インダクタＬ２のインダクタンス（第２のインダクタンス）とが同じ値のときのバーストパルスの波形Ｇ０を示している（例えば、Ｌ１＝Ｌ２＝１００μＨ）。

【0052】

図１２において、インダクタＬ２のインダクタンスよりもインダクタＬ１のインダクタンスの方が小さい値のときのバーストパルスの波形Ｇ１を示している（例えば、Ｌ１＝５０μＨ、Ｌ２＝１００μＨ）。

【0053】

インダクタＬ２のインダクタンスよりもインダクタＬ１のインダクタンスの方を小さくすることにより、間欠パルスの周期を波形Ｇ０に比べて短くすることができ、かつ間欠パルス内に含まれる短パルスのパルス数を波形Ｇ０に比べて少なくすることがでできる。

【0054】

図１３において、インダクタＬ１のインダクタンスよりもインダクタＬ２のインダクタンスの方が小さい値のときのバーストパルスの波形Ｇ２を示している（例えば、Ｌ１＝１００μＨ、Ｌ２＝５０μＨ）。

【0055】

インダクタＬ１のインダクタンスよりもインダクタＬ２のインダクタンスの方を小さくすることにより、間欠パルスの周期を波形Ｇ０に比べて短くすることができ、かつ間欠パルス内に含まれる短パルスのパルス数を波形Ｇ０に比べて多くすることができる。

【0056】

このように、インダクタＬ１、Ｌ２の各インダクタンスの設定を変えることで、間欠パルス周期の間隔調整、および間欠パルス内に重畳される短パルスのパルス数の増減を行うことができる。よって、間欠パルス周期および短パルス数を柔軟に調整することができるため、所望の情報処理に適したバーストパルスを発振させることができる。

【0057】

［第２の実施の形態］
次に第２の実施の形態について説明する。上記の第１の実施の形態では、入力電源にはＤＣ電源を使用したが、第２の実施の形態では、ＡＣ（Alternating Current）電源、またはＤＣ電圧にＡＣ電圧を重畳させた電圧（以下、ＤＣ＋ＡＣ電圧と表記）を出力する電源を使用して、さらに多様なバーストパルスを発振させるものである。

【0058】

図１４は第２の実施の形態の発振回路の一例を示す図である。発振回路１ｂは、トンネルダイオードＤ１、Ｄ２、Ｄ３、インダクタＬ１、Ｌ２および電源部Ｖ２を備える。電源部Ｖ２は、ＡＣ電源、またはＤＣ＋ＡＣ電圧を出力する電源である。なお、電源部Ｖ２以外については図１と同じ構成なので回路構成の説明は省略する。

【0059】

図１５はバーストパルスの波形の一例を示す図である。縦軸は電圧（ｍＶ）、横軸は時間（ｍｓ）である。発振回路１ｂにおいて、電源部Ｖ２からＤＣ＋ＡＣ電圧を出力させるものとする。波形ｇ１１は、電源部Ｖ２のＤＣ＋ＡＣ電圧の波形であり、波形ｇ１２は、発振回路１ｂの出力端Ｖｏｕｔから出力されるバーストパルスの波形を示している。

【0060】

電源部Ｖ２により、ＤＣ電圧に加えてランダムなＡＣ電圧を印可した電源電圧を入力することにより、入力電圧が変動することによってバーストパルスの波形を複雑に変化させることができる。なお、ランダムなＡＣ電圧としては、ＡＣ電圧の振幅や周波数を変化させるものである。

【0061】

図１６は複数の発振回路を備える発振回路群の一例を示す図である。発振回路群１Ｂは、発振回路１ｂ１、１ｂ２、・・・、１ｂｎを備える。発振回路１ｂ１、１ｂ２、・・・、１ｂｎそれぞれには、互いに異なるＡＣ電圧を出力する電源部Ｖ２ｂ－１、Ｖ２ｂ－２、・・・、Ｖ２ｂ－ｎが備えられている。トンネルダイオードＤ１、Ｄ２、Ｄ３およびインダクタＬ１、Ｌ２の特性は、発振回路１ｂ１、１ｂ２、・・・、１ｂｎにおいて共通である。

【0062】

このような構成の発振回路群１Ｂによって、発振回路１ｂ１、１ｂ２、・・・、１ｂｎの出力端Ｖｏｕｔから、互いに波形が異なるｎ個のバーストパルスを発振させることができる。

【0063】

図１７はバーストパルスの波形の一例を示す図である。縦軸は電圧（ｍＶ）、横軸は時間（μｓ）である。グラフｇ１、・・・、ｇ９は、電源部から出力されるＡＣ電圧の変化に一定の規則性を与えたときの発振回路１ｂ１、・・・・、１ｂ９それぞれの出力端Ｖｏｕｔから出力されるバーストパルスの波形を示している。

【0064】

図１７の例では、互いに異なる振幅の正弦波のＡＣ電圧を電源部Ｖ２ｂ－１、・・・、Ｖ２ｂ－９から出力させたものである。例えば、正弦波の信号を、振幅５０ｍＶ刻みで５００ｍＶから４５０ｍＶ（９本のＡＣ電圧信号）まで変えたものである。

【0065】

ここで、上記では互いに異なる振幅のＡＣ電圧を出力する複数のＡＣ電源を設ける構成としたが、ＡＣ電圧の振幅のみを変えるならば、１つのＡＣ電源と、抵抗値がそれぞれ異なる複数の抵抗とで電源部を構成できる。

【0066】

図１８は電源部の構成の一例を示す図である。１つのＡＣ電源と複数の抵抗とで構成した電源部Ｖ０の一例である。電源部Ｖ０は、ＡＣ電源ｖ１０および抵抗Ｒ１、・・・、Ｒｎを備える。ＡＣ電源ｖ１０の出力端に抵抗Ｒ１、・・・、Ｒｎそれぞれの一端が接続され、抵抗Ｒ１、・・・、Ｒｎの他端が、ｎ個の発振回路の入力端となる。抵抗Ｒ１、・・・、Ｒｎの各抵抗値はそれぞれ異なる。

【0067】

このように、ＡＣ電圧の正弦波信号を出力するＡＣ電源ｖ１０を共通にして、異なる抵抗値を持つ複数の抵抗素子で正弦波信号を分岐出力する構成にする。これにより、振幅が互いに異なるＡＣ電圧をｎ個の発振回路に対して印加することができる。このような構成にすることで、部品点数をより削減した回路構成で、周期は同じで振幅の異なる正弦波の波形を入力信号として生成することができる。

【0068】

なお、上記では、発振回路内のトンネルダイオードおよびインダクタの特性を同一にして電源部からの出力電圧の変動にもとづいてバーストパルス波形を多様化することを示したが、発振回路毎にトンネルダイオードおよびインダクタの特性を変えてもよい。

【0069】

例えば、インダクタのインダクタンスを発振回路毎に違うものを用いることによって、バーストパルスの基本周波数（間欠パルスの周波数、短パルスの周波数）を変化させて、より多様なバーストパルスを発振させることができる。

【0070】

また、このような発振回路を例えば、再帰的ニューラルネットワークのアーキテクチャの１つである後述のリザバーコンピューティング（Reservoir Computing）に使用することで、リザバーコンピューティングの性能も向上させることができる。

【0071】

［第３の実施の形態］
次に第３の実施の形態について説明する。第３の実施の形態は、発振回路にフィードバックループを設けたものである。

【0072】

図１９はフィードバックループを備えた発振回路の構成の一例を示す図である。発振回路３は、発振回路１（第１の発振回路）と発振回路２（第２の発振回路）を備えて、発振回路１の出力信号を発振回路２の入力とし、発振回路２の出力信号を発振回路１の入力とするフィードバックループを有する回路である。

【0073】

発振回路１は、トンネルダイオードＤ１（第１のダイオード）、トンネルダイオードＤ２（第２のダイオード）、トンネルダイオードＤ３（第３のダイオード）、インダクタＬ１（第１のインダクタ）、インダクタＬ２（第２のインダクタ）、電源部Ｖ１ａ（第１の電源部）および整流ダイオードｄ１（第１の整流ダイオード）を備える。

【0074】

また、発振回路１では、トンネルダイオードＤ１と、合成インダクタ１１（第１の合成インダクタ）とが直列接続して発振部１０（第１の発振部）が形成される。合成インダクタ１１は、インダクタＬ１、Ｌ２を含んでインダクタＬ１、Ｌ２が直列接続された合成直列インダクタである。

【0075】

発振回路２は、トンネルダイオードＤ１１（第４のダイオード）、トンネルダイオードＤ１２（第５のダイオード）、トンネルダイオードＤ１３（第６のダイオード）、インダクタＬ１１（第３のインダクタ）、インダクタＬ１２（第４のインダクタ）、電源部Ｖ１ｂ（第２の電源部）および整流ダイオードｄ２（第２の整流ダイオード）を備える。

【0076】

発振回路２では、トンネルダイオードＤ１１と、合成インダクタ２１（第２の合成インダクタ）とが直列接続して発振部２０（第２の発振部）が形成される。合成インダクタ２１は、インダクタＬ１１、Ｌ１２を含んでインダクタＬ１１、Ｌ１２が直列接続された合成直列インダクタである。

【0077】

ここで、発振回路３では、フィードバックループによって電源電圧成分が逆流するのを防止するために、通常の整流ダイオードｄ１、ｄ２が設けられている。また、発振回路３内の発振回路１、２それぞれはフローティング回路（非接地回路）となっていて、フィードバックループのみによって相互作用が取り込まれる構成となっている。

【0078】

さらに、発振回路１の入力端ａ１（第１の入力端）に発振回路２の出力端Ｖｏｕｔ２（第２の出力端）が接続されるフィードバックループ（第１のフィードバックループ）が形成される。また、発振回路２の入力端ｂ１（第２の入力端）に発振回路１の出力端Ｖｏｕｔ１（第１の出力端）が接続されるフィードバックループ（第２のフィードバックループ）が形成される。

【0079】

各構成要素の接続関係において、電源部Ｖ１ａの正極側端子（第１の出力端子）は、トンネルダイオードＤ１のアノード、および整流ダイオードｄ２のカソードに接続される。トンネルダイオードＤ１のカソードは、トンネルダイオードＤ３のアノードと、インダクタＬ２の一端とに接続される。

【0080】

インダクタＬ２の他端は、トンネルダイオードＤ２のアノード、整流ダイオードｄ１のアノード、出力端Ｖｏｕｔ１およびインダクタＬ１の一端に接続される。電源部Ｖ１ａの負極側端子（第２の出力端子）は、インダクタＬ１の他端、トンネルダイオードＤ２のカソードおよびトンネルダイオードＤ３のカソードに接続される。

【0081】

一方、電源部Ｖ１ｂの正極側端子（第３の出力端子）は、トンネルダイオードＤ１１のアノードと、整流ダイオードｄ１のカソードとに接続される。トンネルダイオードＤ１１のカソードは、トンネルダイオードＤ１３のアノードと、インダクタＬ１２の一端とに接続される。

【0082】

インダクタＬ１２の他端は、トンネルダイオードＤ１２のアノード、整流ダイオードｄ２のアノード、出力端Ｖｏｕｔ２およびインダクタＬ１１の一端に接続される。電源部Ｖ１ｂの負極側端子（第４の出力端子）は、インダクタＬ１１の他端、トンネルダイオードＤ１２のカソードおよびトンネルダイオードＤ１３のカソードに接続される。

【0083】

図２０はバーストパルスの波形の一例を示す図である。縦軸は電圧（ｍＶ）、横軸は時間（ｍｓ）である。グラフｇ２１は、出力端Ｖｏｕｔ１から出力されるバーストパルスの波形を示し、グラフｇ２２は、出力端Ｖｏｕｔ２から出力されるバーストパルスの波形を示している。

【0084】

このように、発振回路３では、２つの発振回路１、２にフィードバックループを備えることで、複雑で多様なバーストパルスの波形生成を可能にしている。なお、上記では、２つの発振回路が相互接続された構成を示したが、より多くの発振回路を用いてもよい。その場合は、相互接続の数をアンバランスにすることによって、より複雑で多様なバーストパルスを生成することが可能となる。

【0085】

［第４の実施の形態］
次に第４の実施の形態について説明する。第４の実施の形態は、発振回路１をリザバーコンピューティングに適用した情報処理装置である。図２１はリザバー回路の一例を示す図である。リザバー回路４は、複数の発振回路１を備え、発振回路１が２次元格子状に配置されている。また、複数の発振回路１のフィードバックループ（図中の矢印）がランダムに生成されている。

【0086】

このように、ランダムなフィードバックループで互いに接続された複数の発振回路１がリザバー回路４内で非線形ノードとして機能する。これにより、１つのノードを単純な非線形素子（ダイオードやインダクタ等）で構成した場合と比較して、より複雑で高性能なリザバーコンピューティング機能を実現することが可能になる。

【0087】

図２２はリザバーコンピューティング装置の一例を示す図である。リザバーコンピューティング装置４０は、入力回路４１、リザバー回路４、学習データ処理回路４２および出力回路４３を備える。また、出力回路４３内には読み出し重み付け部４３ａが配置される。

【0088】

入力回路４１からリザバー回路４にデータが入力され、リザバー回路４において入力されたデータの演算処理が行われる。リザバー学習時においては、学習データ処理回路４２から出力される学習データ（教師データ）と、演算処理後のデータとの誤差に基づいて、読み出し重み付け部４３ａにおいて重みづけ値の調整がなされ、調整後のデータが出力回路４３から出力される。このように、リザバー回路４の出力と学習データとの誤差をもとに重み付けを調整することで、リアルタイムで高速な学習を行うことができる。

【0089】

［第５の実施の形態］
第５の実施の形態は、発振回路１をスパイキングニューラルネットワークシステムに適用した情報処理装置である。図２３はスパイキングニューラルネットワークシステムの一例を示す図である。スパイキングニューラルネットワークシステム５は、発振回路１－１、・・・、１－４、符号化部５１－１、・・・、５１－４および網状に接続された複数のニューロン素子を含むニューラルネットワーク部５２を備える。

【0090】

発振回路１－１、・・・、１－４は、バーストパルスを発振する。符号化部５１－１、・・・、５１－４は、バーストパルスと入力信号とを受信し、バーストパルスと入力信号をミキシングして符号化パルス信号を生成してニューラルネットワーク部５２に出力する。なお、符号化部５１－１、・・・、５１－４では、バーストパルスの強度、頻度、間隔の少なくともいずれか１つにもとづいて入力信号を変調して、符号化パルス信号を生成する。ニューラルネットワーク部５２では、符号化パルス信号にもとづいて情報処理を行う。

【0091】

以上説明したように、本発明の発振回路によれば、所定の電圧範囲において負性微分抵抗を有するトンネルダイオードと、インダクタとを備えた回路を基本ユニットとしてバーストパルスを発振する。これにより、部品点数が少なく低消費電力で集積性に富んだ神経様なバーストパルスを発振する回路を構成することができる。

【0092】

以上、実施の形態を例示したが、実施の形態で示した各部の構成は同様の機能を有する他のものに置換することができる。また、他の任意の構成物や工程が付加されてもよい。さらに、前述した実施の形態のうちの任意の２以上の構成（特徴）を組み合わせたものであってもよい。

【0093】

上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。

【符号の説明】

【0094】

１ 発振回路
１０ 発振部
１１ 合成インダクタ
Ｄ１、Ｄ２、Ｄ３ ダイオード
Ｌ１、Ｌ２ インダクタ
Ｖ１ 電源部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】