特許 7356440 測距撮像装置、及び固体撮像素子

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-09-26

(45)【発行日】2023-10-04

(54)【発明の名称】測距撮像装置、及び固体撮像素子

(51)【国際特許分類】

   G01S 7/4915 20200101AFI20230927BHJP

   G01S 7/4914 20200101ALI20230927BHJP

   G01S 17/894 20200101ALI20230927BHJP

   H01L 27/148 20060101ALI20230927BHJP

   H01L 27/146 20060101ALI20230927BHJP

【ＦＩ】

G01S7/4915

G01S7/4914

G01S17/894

H01L27/148 B

H01L27/146 A

【請求項の数】 10

(21)【出願番号】P 2020545993

(86)(22)【出願日】2019-09-06

(86)【国際出願番号】 JP2019035218

(87)【国際公開番号】W WO2020054617

(87)【国際公開日】2020-03-19

【審査請求日】2022-08-12

(31)【優先権主張番号】62/729,957

(32)【優先日】2018-09-11

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】520133916

【氏名又は名称】ヌヴォトンテクノロジージャパン株式会社

(74)【代理人】

【識別番号】100109210

【弁理士】

【氏名又は名称】新居 広守

(74)【代理人】

【識別番号】100137235

【弁理士】

【氏名又は名称】寺谷 英作

(74)【代理人】

【識別番号】100131417

【弁理士】

【氏名又は名称】道坂 伸一

(72)【発明者】

【氏名】大谷 充彦

(72)【発明者】

【氏名】中村 清治

(72)【発明者】

【氏名】森 圭一

【審査官】東 治企

(56)【参考文献】

【文献】米国特許出願公開第２０１６／０３６５８４６（ＵＳ，Ａ１）

【文献】国際公開第２０１６／１８９８０８（ＷＯ，Ａ１）

【文献】特開２００５－０６９９２７（ＪＰ，Ａ）

【文献】国際公開第２００８／０４７６４０（ＷＯ，Ａ１）

【文献】特開２０１３－２００１８６（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１７／００４１５８９（ＵＳ，Ａ１）

【文献】国際公開第２０１９／１２３７３８（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０１Ｓ ７／４８－７／５１

Ｇ０１Ｓ １７／００－１７／９５

Ｇ０１Ｃ ３／００－３／３２

Ｈ０１Ｌ ２７／１４－２７／１４８

(57)【特許請求の範囲】

【請求項1】

発光を指示する発光信号の出力と、露光を指示する露光信号の出力とを繰り返し行う制御部と、
前記制御部が繰り返し出力する前記発光信号のそれぞれに従って複数回の発光を行う光源部と、
前記制御部が繰り返し出力する前記露光信号のそれぞれに従って複数回の露光を行う固体撮像素子を有し、当該複数回の露光により撮像信号を生成する撮像部とを備え、
前記制御部は、互いに位相が異なる複数の遅延クロックを生成する多相遅延信号発生回路を有し、当該複数の遅延クロックを用いて、前記発光信号と前記露光信号との出力を繰り返し行い、
前記制御部は、
前記複数の遅延クロックを用いて繰り返し行う前記発光信号と前記露光信号との出力を、基本クロックを基準とする、前記発光信号の出力タイミング及び前記露光信号の出力タイミングの位相差を設定する２つ以上の位相設定の中から、逐次利用する位相設定を更新することで行い、
前記発光信号の出力と前記露光信号の出力との複数の繰り返しにおいて、前記発光信号の出力タイミングと前記露光信号の出力タイミングとの相対位相関係を維持し、
更に、互いに前記相対位相関係が等しい２つ以上の位相設定の中から、前記逐次利用する位相設定を更新し、
前記２つ以上の位相設定のそれぞれは、前記複数の遅延クロックを用いて行う、前記位相差の設定である
測距撮像装置。

【請求項2】

前記２つ以上の位相設定のそれぞれを、前記基本クロックと露光信号の出力タイミングとの位相差が小さい方から順に、第１の位相設定～第ｋ（ｋは２以上の整数）の位相設定とする場合において、任意のｋについて、第ｋ－１の位相設定における露光信号の出力タイミングと、第ｋの位相設定における露光信号の出力タイミングとの位相差が、前記基本クロックの１サイクルの１／ｋとなる
請求項１に記載の測距撮像装置。

【請求項3】

前記制御部は、前記２つ以上の位相設定の中から一の位相設定を用いて、前記発光信号の出力と前記露光信号の出力とを繰り返し行う第１のセットを複数回行い、前記２つ以上の位相設定の中から他の一の位相設定を用いて、前記発光信号の出力と前記露光信号の出力とを繰り返し行う第２のセットを、前記第１のセットを行う回数と同数回の複数回行う
請求項１又は２に記載の測距撮像装置。

【請求項4】

前記制御部は、前記逐次利用する位相設定の更新を、一のフレームの露光期間内において行う
請求項１又は２に記載の測距撮像装置。

【請求項5】

前記制御部は、前記逐次利用する位相設定の更新を、互いに異なるフレームの露光期間の切り替えの際に行う
請求項１又は２に記載の測距撮像装置。

【請求項6】

前記多相遅延信号発生回路は、ＤＬＬ回路である
請求項１～５のいずれか１項に記載の測距撮像装置。

【請求項7】

前記多相遅延信号発生回路は、
前記基本クロックを順次遅延させ、前記複数の遅延クロックを生成する可変遅延回路と、
前記複数の遅延クロックのいずれか１つ又は前記基本クロックである第１の基準クロックと、前記複数の遅延クロックのいずれか１つであって、前記第１の基準クロックよりも位相が遅れた遅延クロックである第２の基準クロックとが入力され、前記第１の基準クロックと前記第２の基準クロックとの電圧レベルに基づいて、前記基本クロックの１サイクルの範囲内における前記第１の基準クロックと前記第２の基準クロックとの位相を比較する位相比較回路と、
前記位相比較回路による比較結果に基づいて、前記可変遅延回路における前記基本クロックの順次遅延における遅延量を制御する遅延制御回路と、
前記可変遅延回路により生成された前記複数の遅延クロックから、１以上の遅延クロックを選択して出力する選択回路と、を備える
請求項６に記載の測距撮像装置。

【請求項8】

さらに、前記撮像信号に基づいて、被写体までの距離の情報を含む距離信号を出力する演算部を備える
請求項１～７のいずれか１項に記載の測距撮像装置。

【請求項9】

前記固体撮像素子は、行列状に配置される複数の画素からなる画素アレイを備え、
前記複数の画素のそれぞれは、受光した光を電荷に変換する光電変換部と、前記光電変換部により変換された電荷を読み出す読み出しゲートとを有し、
前記画素アレイは、列毎に、前記読み出しゲートにより読み出された電荷を、列方向に転送する垂直転送部を有する
請求項１～８のいずれか１項に記載の測距撮像装置。

【請求項10】

発光を指示する発光信号の出力と、露光を指示する露光信号の出力とを繰り返し行う制御部であって、互いに位相が異なる複数の遅延クロックを生成する多相遅延信号発生回路を有し、当該複数の遅延クロックを用いて、前記発光信号と前記露光信号との出力を繰り返し行う制御部と、前記制御部が繰り返し出力する前記発光信号のそれぞれに従って複数回の発光を行う光源部と、撮像信号を生成する撮像部とを備える測距撮像装置における前記撮像部に含まれ、前記制御部が繰り返し出力する前記露光信号のそれぞれに従って複数回の露光を行う固体撮像素子であって、
前記制御部は、
前記複数の遅延クロックを用いて繰り返し行う前記発光信号と前記露光信号との出力を、基本クロックを基準とする、前記発光信号の出力タイミング及び前記露光信号の出力タイミングの位相差を設定する２つ以上の位相設定の中から、逐次利用する位相設定を更新することで行い、
前記発光信号の出力と前記露光信号の出力との複数の繰り返しにおいて、前記発光信号の出力タイミングと前記露光信号の出力タイミングとの相対位相関係を維持し、
更に、互いに前記相対位相関係が等しい２つ以上の位相設定の中から、前記逐次利用する位相設定を更新し、
前記２つ以上の位相設定のそれぞれは、前記複数の遅延クロックを用いて行う、前記位相差の設定である
固体撮像素子。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、測距撮像装置、及び固体撮像素子に関する。

【背景技術】

【0002】

物体を検知する複数の方式の中で、測定対象物まで光が往復する飛行時間を利用して測距を行うＴＯＦ（Time Of Flight）方式が知られている。

【0003】

特許文献１には、光源の発光および露光ドライバの実駆動パルスと基準パルスとの位相比較に基づいて、温度や経年によるカメラの状態変化によるともなう光源の発光駆動と撮像部の露光駆動との位相誤差を原因とする測距誤差を能動的に補償する技術が開示されている。

【先行技術文献】

【特許文献】

【0004】

【文献】特開２０１６－９５２９８号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、特許文献１に開示された技術では、基準パルスを発生する駆動制御回路のバラツキ、温度変化、経年劣化に起因する光源の発光タイミングと撮像部の露光タイミングとの位相誤差は補正されない。このため、例えば、測定されたＤｅｐｔｈ値を実距離値に換算する際の係数を決定するための測距カメラキャリブレーションにおいて、被写体（測定対象物）を固定し、駆動制御回路を制御して光源の発光タイミングあるいは撮像部の露光タイミングのどちらか一方をスキャン（走査）させて仮想的に距離を変えてキャリブレーションを行う場合、この仮想的な距離変化に誤差が発生し、結果的にキャリブレーションの精度が悪くなり、測距精度が低下するという問題がある。

【0006】

そこで、本発明は、発光タイミングと露光タイミングとの位相誤差に起因する測距精度の低下を抑制することができる測距撮像装置、及び個体撮像素子を提供することを目的とする。

【課題を解決するための手段】

【0007】

本開示の一態様に係る測距撮像装置は、発光を指示する発光信号の出力と、露光を指示する露光信号の出力とを繰り返し行う制御部と、前記制御部が繰り返し出力する前記発光信号のそれぞれに従って複数回の発光を行う光源部と、前記制御部が繰り返し出力する前記露光信号のそれぞれに従って複数回の露光を行う固体撮像素子を有し、当該複数回の露光により撮像信号を生成する撮像部とを備え、前記制御部は、互いに位相が異なる複数の遅延クロックを生成する多相遅延信号発生回路を有し、当該複数の遅延クロックを用いて、前記発光信号と前記露光信号との出力を繰り返し行う。

【0008】

また、前記制御部は、基本クロックを基準とする、前記発光信号の出力タイミング及び前記露光信号の出力タイミングの位相差を設定する２つ以上の位相設定の中から、逐次利用する位相設定を更新するとしてもよい。

【0009】

また、前記２つ以上の位相設定のそれぞれを、前記基本クロックと露光信号の出力タイミングとの位相差が小さい方から順に、第１の位相設定～第ｋ（ｋは２以上の整数）の位相設定とする場合において、任意のｋについて、第ｋ－１の位相設定における露光信号の出力タイミングと、第ｋの位相設定における露光信号の出力タイミングとの位相差が、前記基本クロックの１サイクルの１／ｋとなるとしてもよい。

【0010】

また、前記制御部は、前記２つ以上の位相設定の中から一の位相設定を用いて、前記発光信号の出力と前記露光信号の出力とを繰り返し行う第１のセットを複数回行い、前記２つ以上の位相設定の中から他の一の位相設定を用いて、前記発光信号の出力と前記露光信号の出力とを繰り返し行う第２のセットを、前記第１のセットを行う回数と同数回の複数回行うとしてもよい。

【0011】

また、前記制御部は、前記逐次利用する位相設定の更新を、一のフレームの露光期間内において行うとしてもよい。

【0012】

また、前記制御部は、前記逐次利用する位相設定の更新を、互いに異なるフレームの露光期間の切り替えの際に行うとしてもよい。

【0013】

また、前記制御部は、前記発光信号の出力と前記露光信号の出力との複数の繰り返しにおいて、前記発光信号の出力タイミングと前記露光信号の出力タイミングとの相対位相関係を維持し、更に、互いに前記相対位相関係が等しい２つ以上の位相設定の中から、前記逐次利用する位相設定を更新するとしてもよい。

【0014】

また、前記多相遅延信号発生回路は、ＤＬＬ回路であるとしてもよい。

【0015】

また、前記多相遅延信号発生回路は、前記基本クロックを順次遅延させ、前記複数の遅延クロックを生成する可変遅延回路と、前記複数の遅延クロックのいずれか１つ又は前記基本クロックである第１の基準クロックと、前記複数の遅延クロックのいずれか１つであって、前記第１の基準クロックよりも位相が遅れた遅延クロックである第２の基準クロックとが入力され、前記第１の基準クロックと前記第２の基準クロックとの電圧レベルに基づいて、前記基本クロックの１サイクルの範囲内における前記第１の基準クロックと前記第２の基準クロックとの位相を比較する位相比較回路と、前記位相比較回路による比較結果に基づいて、前記可変遅延回路における前記基本クロックの順次遅延における遅延量を制御する遅延制御回路と、前記可変遅延回路により生成された前記複数の遅延クロックから、１以上の遅延クロックを選択して出力する選択回路と、を備えるとしてもよい。

【0016】

また、さらに、前記撮像信号に基づいて、被写体までの距離の情報を含む距離信号を出力する演算部を備えるとしてもよい。

【0017】

また、前記固体撮像素子は、行列状に配置される複数の画素からなる画素アレイを備え、前記複数の画素のそれぞれは、受光した光を電荷に変換する光電変換部と、前記光電変換部により変換された電荷を読み出す読み出しゲートとを有し、前記画素アレイは、列毎に、前記読み出しゲートにより読み出された電荷を、列方向に転送する垂直転送部を有するとしてもよい。

【0018】

本開示の一態様に係る固体撮像素子は、発光を指示する発光信号の出力と、露光を指示する露光信号の出力とを繰り返し行う制御部であって、互いに位相が異なる複数の遅延クロックを生成する多相遅延信号発生回路を有し、当該複数の遅延クロックを用いて、前記発光信号と前記露光信号との出力を繰り返し行う制御部と、前記制御部が繰り返し出力する前記発光信号のそれぞれに従って複数回の発光を行う光源部と、撮像信号を生成する撮像部とを備える測距撮像装置における前記撮像部に含まれ、前記制御部が繰り返し出力する前記露光信号のそれぞれに従って複数回の露光を行う。

【発明の効果】

【0019】

本開示の一態様に係る測距撮像装置、及び固体撮像素子によると、発光タイミングと露光タイミングとの位相誤差に起因する測距精度の低下を抑制することができる

【図面の簡単な説明】

【0020】

【図1】図１は、実施の形態に係る測距撮像装置の構成の一例を示す機能ブロック図である。

【図2】図２は、実施の形態に係る多相遅延信号発生回路の構成の一例を示す機能ブロック図である。

【図3】図３は、実施の形態に係る単位発光露光処理における、発光信号の出力タイミングと露光の出力タイミングとの相対位相関係の一例を示すタイミングチャートである。

【図4A】図４Ａは、実施の形態に係る測距撮像装置が行う撮像動作における発光信号及び露光信号のタイミングの一例を示すタイミングチャートである。

【図4B】図４Ｂは、発光露光処理と位相設定との対応関係の一例を示す対応表である。

【図5】図５は、実施の形態に係る測距撮像装置の構成の一例を示す機能ブロック図である。

【図6】図６は、実施の形態に係る位相調整回路の構成の一例を示すブロック図である。

【図7A】図７Ａは、実施の形態に係る固体撮像素子の構成の一例を示すブロック図である。

【図7B】図７Ｂは、実施の形態に係る画素の構成の一例を示すブロック図である。

【発明を実施するための形態】

【0021】

以下、本開示の実施の形態に係る測距撮像装置、及びそれに用いられる固体撮像素子について、図面を参照しながら説明する。なお、以下の実施の形態は、いずれも本開示の一具体例を示すものであり、数値、形状、材料、構成要素、構成要素の配置位置及び接続形態などは一例であり、本開示を限定するものではない。

【0022】

また、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。

【0023】

（実施の形態）
図１は、実施の形態に係る測距撮像装置１０の構成の一例を示す機能ブロック図である。

【0024】

図１に示すように、測距撮像装置１０は、光源部１と、撮像部２と、制御部３と、演算部４とを含んで構成される。この構成により、測距撮像装置１０は、静止画の撮像、及び動画の撮影を行うことが可能である。

【0025】

制御部３は、発光を指示する発光信号の出力と、露光を指示する露光信号の出力とを繰り返し行う。制御部３は、互いに位相が異なる複数の遅延クロックを生成する多相遅延信号発生回路３０を有し、多相遅延信号発生回路３０により生成された複数の遅延クロックを用いて、発光信号の出力と露光信号の出力とを行う。より具体的には、制御部３は、複数の遅延クロックのエッジを用いて、生成する発光信号のエッジと、生成する露光信号のエッジを生成することで、発光信号と露光信号とを生成して出力する。

【0026】

光源部１は、制御部３が繰り返し出力する発光信号のそれぞれに従って複数回の発光を行う。光源部１は、例えば、図示していない駆動回路、コンデンサ、及び発光素子を有し、駆動回路が、発光信号に従って、コンデンサに蓄えられたエネルギーを用いて発光素子から照射光を放射させることで発光を行う。発光素子は、例えば、レーザダイオード、垂直共振器面発光レーザ（ＶＣＳＥＬ：Vertical Cavity Surface Emitting LASER）、発光ダイオード（ＬＥＤ：Light emitting device）により実現されてもよいし、他の素子により実現されてもよい。照射光は、例えば、赤外光である。ここで、赤外光には、近赤外光、遠赤外光が含まれる。

【0027】

撮像部２は、制御部３が繰り返し出力する露光信号のそれぞれに従って複数回の露光を行う固体撮像素子２０を有する。

【0028】

固体撮像素子２０は、光源部１から放射された照射光が対象物により反射された反射光、太陽光等の背景光を受光する。

【0029】

撮像部２は、固体撮像素子２０による複数回の露光により撮像信号を生成する。撮像部２は、さらに、カメラレンズ、光源部１から放射される照射光の波長近傍の光のみを通過させる光学的バンドフィルタ（帯域通過フィルタ）、及び、Ａ／Ｄコンバータ等の回路を適宜有してもよい。

【0030】

演算部４は、撮像部２により生成された撮像信号に基づいて、被写体である対象物までの距離の情報を含む距離信号を出力する。距離信号は、例えば、距離画像である。演算部４は、距離信号に加えて、輝度信号を出力してもよい。

【0031】

図２は、多相遅延信号発生回路３０の構成の一例を示す機能ブロック図である。

【0032】

ここでは、多相遅延信号発生回路３０がＤＬＬ（Delay Locked Loop）回路であるとして説明する。しかしながら、以下で説明する機能と同様の機能を実現することができれば、多相遅延信号発生回路３０は、必ずしも、ＤＬＬ回路である例に限定される必要はない。多相遅延信号発生回路３０は、例えば、ＰＬＬ（Phase Locked Loop）回路により実現されてもよい。

【0033】

図２に示すように、多相遅延信号発生回路３０は、可変遅延回路３２と、位相比較回路３３と、遅延制御回路３４と、選択回路３８とを備える。なお、ここでの説明が煩雑なものとなりすぎてしまわないように、図２には、後述する図５に示される回路の一部（エッジ分離回路５１、可変シフトレジスタ５２、位相比較５３、遅延調整回路５６等。それぞれ、図５参照。）の図示が省略されている。これら図示が省略された回路については、後程、図５を用いて説明する。

【0034】

可変遅延回路３２は、基本クロックを順次遅延させ、それぞれ位相が異なる複数の遅延クロックを生成する。より具体的には、可変遅延回路３２は、縦続接続されたｎ（ｎは２以上の整数）個の遅延素子３１を含み、入力される基本クロックＣＫｉｎを順次遅延させてｎ個の遅延クロックＣＫ（１）、ＣＫ（２）、・・・、ＣＫ（ｎ）を生成する。遅延素子３１のそれぞれにおける遅延時間を“Ｔｐ”とすると、遅延クロックＣＫ（１）、ＣＫ（２），・・・，ＣＫ（ｎ）の遅延時間は、それぞれ、“Ｔｐ×１”、“Ｔｐ×２”、・・・、“Ｔｐ×ｎ”となる。

【0035】

位相比較回路３３は、遅延クロックＣＫ（ｎ）のいずれか１つ又は基本クロックＣＫｉｎである第１の基準クロックと、遅延クロックＣＫ（ｎ）のいずれか１つであって、第１の基準クロックよりも位相が遅れた遅延クロックＣＫ（ｎ）である第２の基準クロックとが入力され、第１の基準クロックと第２の基準クロックとの電圧レベルに基づいて、基本クロックＣＫｉｎの１サイクルの範囲内における第１の基準クロックと第２の基準クロックとの位相を比較する。ここでは、位相比較回路３３は、第１番目の遅延クロックＣＫ（１）及び第ｎ番目の遅延クロックＣＫ（ｎ）が、それぞれ第１の基準クロック及び第２の基準クロックとして入力され、第１の基準クロックすなわち遅延クロックＣＫ（１）と、第２の基準クロックすなわちＣＫ（ｎ）のそれぞれの電圧レベルに基づいて位相比較を行い、比較結果として充電信号ＵＰ又は放電信号ＤＮを出力する。

【0036】

充電信号ＵＰは、後述のチャージポンプ回路３５に充電動作をさせるための信号であり、遅延クロックＣＫ（ｎ）の位相が遅延クロックＣＫ（１）の位相よりも遅れていることを示す。

【0037】

一方、放電信号ＤＮは、チャージポンプ回路３５に放電動作をさせるための信号であり、遅延クロックＣＫ（ｎ）の位相が遅延クロックＣＫ（１）の位相よりも進んでいることを示す。

【0038】

遅延制御回路３４は、位相比較回路３３による出力結果に基づいて、可変遅延回路３２における基本クロックＣＫｉｎの順次遅延における遅延量を制御する。

【0039】

遅延制御回路３４は、チャージポンプ回路３５と、ローパスフィルタ３６と、電圧制御回路３７とを含んで構成される。

【0040】

チャージポンプ回路３５は、位相比較回路３３から出力される充電信号ＵＰ又は放電信号ＤＮに応答して、ローパスフィルタ３６へ出力する出力電圧を昇圧又は降圧する。

【0041】

電圧制御回路３７は、ローパスフィルタ３６から出力される出力電圧をｎ個の遅延素子３１のそれぞれの電源端子に供給する。ローパスフィルタ３６から出力される出力電圧が低い程、遅延素子３１のそれぞれにおける遅延時間が大きくなり、ローパスフィルタ３６から出力される出力電圧が高い程、遅延素子３１のそれぞれにおける遅延時間が小さくなる。このように、遅延素子３１のそれぞれの電源端子に供給する電圧を制御することで、遅延クロックＣＫ（１）と遅延クロックＣＫ（ｎ）との位相が一致し、遅延時間“Ｔｐ”が入力の基本クロックＣＫｉｎの１周期の１／ｎとなる。

【0042】

選択回路３８は、可変遅延回路３２により生成された複数の遅延クロックＣＫ（ｎ）から、１以上の遅延クロックＣＫ（ｎ）を選択して出力する。より具体的には、選択回路３８は、可変遅延回路３２から出力されるｎ個の遅延クロックＣＫ（１）、ＣＫ（２）、・・・、ＣＫ（ｎ）の中から、発光信号、露光信号のそれぞれの前エッジ及び後エッジの位相に使用する遅延クロックＣＫ（ｎ）を選択して出力する。

【0043】

選択回路３８から出力された遅延クロックＣＫ（ｎ）は、後段の論理回路にて、基本クロックＣＫｉｎの１クロック単位でタイミング作成された前エッジ信号及び後エッジ信号と論理が組まれた後、発光基準信号の前エッジ、発光基準信号の後エッジ、露光基準信号の前エッジ、露光基準信号の後エッジが生成される。そして、発光基準信号の前エッジ及び後エッジと、露光基準信号の前エッジ及び後エッジとが、それぞれ、エッジ合成回路３９に入力される。そして、エッジ合成回路３９のそれぞれにて発光基準信号及び露光基準信号の両エッジが合成されて、エッジ合成回路３９のそれぞれから、発光信号と露光信号とが出力される。これにより、発光信号及び露光信号のパルス幅及び相対位相を、基本クロックＣＫｉｎの１クロック周期の１／ｎの細かさでの微調整が可能となる。これにより、測距撮像装置１０は、要望される測距範囲に最適な距離分解能を実現することができる。

【0044】

制御部３は、発光信号の出力タイミングと露光信号の出力タイミングとの相対位相関係を維持しつつ、発光信号の出力と露光信号の出力とを行う単位発光露光処理を行う。

【0045】

また、制御部３は、基本クロックＣＫｉｎを基準とする、発光信号の出力タイミングの位相差及び露光信号の出力タイミングの位相差を設定する２つ以上の位相設定であって、互いに、発光信号の出力タイミングと露光信号の出力タイミングとの相対位相関係が等しい２つ以上の位相設定の中から、逐次利用する位相設定を更新して、単位発光露光処理を繰り返し行う。

【0046】

図３は、単位発光露光処理における、発光信号の出力タイミングと露光の出力タイミングとの相対位相関係の一例を示すタイミングチャートである。

【0047】

ここでは、可変遅延回路３２において縦続接続される遅延素子３１の数が１２８であり、各遅延素子３１が基本クロックＣＫｉｎを順次遅延させて、１２８個の遅延クロックＣＫ（１）、ＣＫ（２）・・・、ＣＫ（１２８）を生成するとして説明する。また、ここでは、２つ以上の位相設定が、第１の位相設定１～第４の位相設定の４つであるとして説明する。

【0048】

ここでは、単位発光露光処理は、第１の発光信号Ａ０と露光信号との組を出力する処理、第２の発光信号Ａ１と露光信号との組を出力する処理、及び、第３の発光信号Ａ２と露光信号との組を出力する処理のそれぞれのことを言う。

【0049】

図３に示すように、第１の位相設定では、第１の発光露光期間の発光信号である第１の発光信号Ａ０は、前エッジには遅延クロックＣＫ（１００）を使用し、後エッジには遅延クロックＣＫ（１２４）を使用し、第２の発光露光期間の発光信号である第２の発光信号Ａ１は、前エッジには遅延クロックＣＫ（６７）を使用し、後エッジには遅延クロックＣＫ（９１）を使用し、第３の発光露光期間の発光信号である第３の発光信号Ａ２は、無発光なので常にローレベル、露光信号は、第１、第２および第３の発光露光期間の全てにおいて、前エッジには遅延クロックＣＫ（９４）を使用し、後エッジには遅延クロックＣＫ（１２７）を使用する。

【0050】

第２の位相設定では、第１の発光露光期間の発光信号である第１の発光信号Ａ０は、前エッジには遅延クロックＣＫ（６８）を使用し、後エッジには遅延クロックＣＫ（９２）を使用し、第２の発光露光期間の発光信号である第２の発光信号Ａ１は、前エッジには遅延クロックＣＫ（３５）を使用し、後エッジには遅延クロックＣＫ（５９）を使用し、第３の発光露光期間の発光信号である第３の発光信号Ａ２は、無発光なので常にローレベル、露光信号は、第１、第２および第３の発光露光期間の全てにおいて、前エッジには遅延クロックＣＫ（６２）を使用し、後エッジには遅延クロックＣＫ（９５）を使用する。

【0051】

第３の位相設定では、第１の発光露光期間の発光信号である第１の発光信号Ａ０は、前エッジには遅延クロックＣＫ（３６）を使用し、後エッジには遅延クロックＣＫ（６０）を使用し、第２の発光露光期間の発光信号である第２の発光信号Ａ１は、前エッジには遅延クロックＣＫ（３）を使用し、後エッジには遅延クロックＣＫ（２７）を使用し、第３の発光露光期間の発光信号である第３の発光信号Ａ２は、無発光なので常にローレベル、露光信号は、第１、第２および第３の発光露光期間の全てにおいて、前エッジには遅延クロックＣＫ（３０）を使用し、後エッジには遅延クロックＣＫ（６３）を使用する。

【0052】

第４の位相設定では、第１の発光露光期間の発光信号である第１の発光信号Ａ０は、前エッジには遅延クロックＣＫ（４）を使用し、後エッジには遅延クロックＣＫ（２８）を使用し、第２の発光露光期間の発光信号である第２の発光信号Ａ１は、前エッジには遅延クロックＣＫ（９９）を使用し、後エッジには遅延クロックＣＫ（１２３）を使用し、第３の発光露光期間の発光信号である第３の発光信号Ａ２は、無発光なので常にローレベル、露光信号は、第１、第２および第３の発光露光期間の全てにおいて、前エッジには遅延クロックＣＫ（１２６）を使用し、後エッジには遅延クロックＣＫ（３１）を使用する。

【0053】

以上のように、第１の位相設定、第２の位相設定、第３の位相設定、及び、第４の位相設定における、第１の発光信号Ａ０と、第２の発光信号Ａ１と、第３の発光信号Ａ２と、露光信号との相対位相関係が全て同じとなる。また、第１の位相設定と第２の位相設定の間、第２の位相設定と第３の位相設定との間、第３の位相設定と第４の位相設定との間、及び、第４の位相設定と第１の位相設定との間における、第１の発光信号Ａ０の位相差、第２の発光信号Ａ１の位相差、第３の発光信号Ａ２の位相差、及び、露光信号の位相差が全て、基本クロックＣＫｉｎの１サイクルの１／４である“Ｔｐ×３２”となる。すなわち、２～４のうちの任意の整数ｊについて、第ｊ－１の位相設定における露光信号の出力タイミングと、第ｊの位相設定における露光信号の出力タイミングとの位相差が、基本クロックＣＫｉｎの１サイクルの１／４となる。

【0054】

次に、測距撮像装置１０が１フレームを撮像する撮像動作について説明する。

【0055】

図４Ａは、測距撮像装置１０が行う撮像動作における発光信号及び露光信号のタイミングの一例を示すタイミングチャートである。図４Ａにおいて、横軸は時間軸を示し、縦軸は、発光信号及び露光信号の信号レベルを示す。

【0056】

発光信号は、発光を指示するパルスを有する正論理のデジタル信号である。発光信号は、ハイレベルで光源部１に発光を指示し、ローレベルで光源部１に非発光を指示する。

【0057】

露光信号は、露光を指示するパルスを有する正論理のデジタル信号である。露光信号は、ハイレベルで固体撮像素子２０に露光を指示し、ローレベルで固体撮像素子２０に非露光を指示する。

【0058】

１フレームの撮像動作は、Ｎ（Ｎは２以上の整数）セットの発光露光処理と、１回の信号出力処理とからなる。ここではＮは１２であるとする。

【0059】

図４Ａにおいて、発光露光期間は、Ｎセットの発光露光処理を行う期間を示し、信号し出力処理期間は、１回の信号出力処理を行う期間を示す。

【0060】

１セットの発光露光処理は、第１の発光露光処理、第２の発光露光処理、及び第３の発光露光処理を含む。また、第１の発光露光処理、第２の発光露光処理、及び第３の発光露光処理は、それぞれ、ｍ（ｍは１以上の整数）回の単位発光露光処理を含む。

【0061】

第１の発光露光処理では、各単位発光露光処理において、制御部３は、露光信号を発光信号よりも第１の遅延時間だけ遅らせるように、発光信号及び露光信号を出力する。また、各単位発光露光処理において、固体撮像素子２０では、後述の各画素で露光量を示す信号電荷が生成され、生成された各画素の信号電荷は、画素毎に構成される後述の複数の信号蓄積領域のうちの１つに蓄積される。第１の発光露光処理では、この単位発光露光処理がｍ回繰り返される。

【0062】

第２の発光露光処理では、各単位発光露光処理において、制御部３は、露光信号を発光信号よりも第２の遅延時間だけ遅らせるように、発光信号及び露光信号を出力する。また、各単位発光露光処理において、固体撮像素子２０では、各画素で露光量を示す信号電荷が生成され、生成された各画素の信号電荷は、画素毎に構成される複数の信号蓄積領域のうちの１つに蓄積される。ここで、第２の発光露光処理において信号電荷が蓄積される信号蓄積領域は、第１の発光露光処理において信号電荷が蓄積される信号蓄積領域とは異なる信号蓄積領域である。第２の発光露光処理では、この単位発光露光処理がｍ回繰り返される。

【0063】

第３の発光露光処理では、各単位発光露光処理において、制御部３は、発光信号を出力せずに、露光信号のみを出力するように、発光信号及び露光信号を出力する。また、各単位発光露光処理において、固体撮像素子２０では、各画素で露光量を示す信号電荷が生成され、生成された各画素の信号電荷は、画素毎に構成される複数の信号蓄積領域のうちの１つに蓄積される。ここで、第３の発光露光処理において信号電荷が蓄積される信号蓄積領域は、第１の発光露光処理において信号電荷が蓄積される信号蓄積領域、及び、第２の発光露光処理において信号電荷が蓄積される信号蓄積領域とは異なる信号蓄積領域である。第３の発光露光処理では、この単位発光露光処理がｍ回繰り返される。

【0064】

１フレームの撮像動作では、上述の１セットの発光露光処理を１２セット繰り返される。そして、１２セット繰り返された後に、各画素の各信号蓄積領域に格納された信号電荷が読み出される。そして、読み出された各信号電荷は、演算部４へ出力される。

【0065】

第１の発光露光処理における露光期間と、第２の発光露光処理における露光期間とが加算された期間に、光源部１から放射された照射光が対象物により反射された反射光の全てが固体撮像素子２０によって受光されるように、第１の発光露光処理における露光期間と、第２の発光露光処理における露光期間とが決定される。この場合、第１の発光露光処理による露光量の総和をＡ０、第２の発光露光処理における露光量の総和をＡ１、第３の発光露光処理における露光量の総和をＡ２、発光信号のパルス幅（ハイレベルの期間）をＴｏ、光速（２９９，７９２，４５８ｍ／ｓ）をＣとすると、演算部４は、以下の式１の演算を行うことにより、対象物までの距離Ｌを算出することができる。

【0066】

【数1】

【0067】

式１に示されるように、対象物までの距離Ｌの算出にＡ２を用いることで、距離Ｌの算出における、背景光、暗電流等による悪影響が低減される。

【0068】

図４Ｂは、１２セットの発光露光処理のそれぞれにおいて、図３に示される第１の位相設定～第４の位相設定のうちのいずれの位相設定を用いて、発光信号と露光信号とを出力するかを示す対応表の一例を示す図である。

【0069】

図４Ｂに示されるように、ここでは、制御部３は、１セット目、５セット目、及び９セット目において、第１の位相設定によって設定されるタイミングで、発光信号と露光信号とを出力する。また、制御部３は、２セット目、６セット目、及び１０セット目において、第２の位相設定によって設定されるタイミングで、発光信号と露光信号とを出力する。また、制御部３は、３セット目、７セット目、及び１１セット目において、第３の位相設定によって設定されるタイミングで、発光信号と露光信号とを出力する。また、制御部３は、４セット目、８セット目、及び１２セット目において、第４の位相設定によって設定されるタイミングで、発光信号と露光信号とを出力する。

【0070】

このように、各セットの発光露光処理において、発光信号の出力タイミングと露光信号の出力タイミングとの相対位相関係は維持される一方で、発光信号及び露光信号を生成するために使用される、可変遅延回路３２から出力される遅延クロックは互いに異なる。このため、可変遅延回路３２を構成する各遅延素子３１間の遅延差に起因する、発光信号のパルス幅のずれ、露光信号のパルス幅のずれ、発光信号と露光信号との位相関係のずれによる、Ａ０、Ａ１、Ａ２のばらつきを低減することができる。これにより、測距撮像装置１０は、測距精度の低下を抑制することができる。

【0071】

なお、１２セットの発光露光処理のそれぞれにおいて、図３に示される第１の位相設定～第４の位相設定のうちのいずれの位相設定を利用するかは、ランダムに決定されるとしてもよい。

【0072】

また、一のフレームの撮像動作における各セットの発光露光処理のそれぞれにおいて、図３に示される第１の位相設定～第４の位相設定のうちの一の位相設定を用いてその一のフレームの撮像動作を行う一方で、互いに異なるフレームの撮像動作毎に、利用する位相設定が決定されるとしてもよい。

【0073】

次に、測距撮像装置１０の構成について、より詳細に説明する。

【0074】

図５は、測距撮像装置１０のより詳細な構成の一例を示す機能ブロック図である。

【0075】

図５に示すように、制御部３は、ＰＬＬ４５と、タイミング制御部４６と、位相調整回路４９とを含んで構成される。タイミング制御部４６は、撮像制御部４７と、発光露光制御部４８とを備える。

【0076】

撮像制御部４７は、撮像部２と演算部４とを制御する撮像制御信号を生成する。

【0077】

発光露光制御部４８は、多相遅延信号発生回路３０を備え、光源部１の発光及び撮像部２の露光を制御する信号を作成する。

【0078】

撮像部２は、受光部４１と、露光駆動部４２と、垂直走査４３と、列処理部４４とを備える。ここで、受光部４１と列処理部４４とは、固体撮像素子２０に含まれる。

【0079】

受光部４１は、行列状に配置された複数の画素からなる画素アレイを備える。ここで、前述したように、各画素には、露光量を示す信号電荷を蓄積する複数の信号蓄積領域が構成される。信号蓄積領域は、例えば、ＭＩＭ（Ｍｅｔａｌ ＩｎｓｕｌａｔｏｒＭｅｔａｌ）構造の容量などの各種アナログメモリを用いて実現してもよいし、後述するように垂直転送チャネルを用いて実現してもよい。

【0080】

露光駆動部４２は、制御部３で生成された露光信号が示すタイミングに従って、受光部４１の露光駆動制御を行う。

【0081】

垂直走査４３は、受光部４１において蓄積された信号電荷を列毎に読み出して、読み出した信号電荷を列処理部４４に順次送る動作を制御する。

【0082】

列処理部４４は、受光部４１から列毎に送られてくる信号電荷を受けて撮像信号を生成する。

【0083】

ＰＬＬ４５は、入力クロックを適宜分周、逓倍を行って基本クロックを生成し、撮像制御部４７、発光露光制御部４８に分配する。

【0084】

発光露光制御部４８は、多相遅延信号発生回路３０を備え、ＰＬＬ４５から分配された基本クロックを基に発光基準信号と露光基準信号とを生成し、位相調整回路４９へ出力する。

【0085】

位相調整回路４９は、発光基準信号と、光源部１からの発光フィードバック信号との位相を比較して、発光基準信号の位相を調整して発光信号を生成する。ここで、発光フィードバック信号とは、光源部１が発光したことを示す信号である。発光フィードバック信号は、例えば、光源部１の発光素子が発光ダイオードである場合には、発光ダイオードのカソードの信号であってもよい。

【0086】

また、位相調整回路４９は、露光基準信号と、露光駆動部４２からの露光フィードバック信号との位相を比較して、露光基準信号の位相を調整して露光信号を生成する。ここで、露光フィードバック信号とは、露光駆動部４２が受光部４１の露光駆動を行ったことを示す信号である。露光フィードバック信号は、例えば、露光駆動部４２が、受光部４１の露光駆動を行うための信号を出力するドライバを有する場合には、そのドライバの出力信号であってもよい。

【0087】

これにより、発光基準信号と露光基準信号とを生成する多相遅延信号発生回路３０における遅延バラツキ、温度変化や経年劣化に起因する光源部１の発光駆動と撮像部２の露光駆動との位相誤差による測距誤差を抑制し、かつ、温度や経年による測距撮像装置１０の状態変化によるともなう光源の発光駆動と撮像部の露光駆動との位相誤差を原因とする測距誤差も能動的に補償することができる。

【0088】

光源部１は、前述した通り、制御部３が繰り返し出力する発光信号のそれぞれに従って複数回の発光を行う。

【0089】

撮像部２は、露光駆動部４２が受光部４１を制御して、制御部３が繰り返し出力する露光信号のそれぞれに従って複数回の露光を行い、画素毎に異なる複数の信号蓄積領域に信号電荷を蓄積することで撮像を行う。そして、撮像制御部４７からの撮像制御信号に従って、垂直走査４３は、受光部４１において蓄積された信号電荷を列毎に読み出して、読み出した信号電荷を列処理部４４に順次送る。すると、列処理部４４は、信号電荷を受信して、相関二重サンプリング（ＣＤＳ：Correlated Double Sampling）を行って画素信号を生成し、さらに、生成した画素信号に対して、Ａ／Ｄコンバータにて列毎にデジタル信号に変換し、水平走査を行って、デジタル信号に変換された画素信号を、演算部４に出力する。

【0090】

演算部４は、撮像部２により生成された撮像信号に基づいて、信号処理部にて演算により、距離信号、輝度信号を生成し、生成した距離信号、輝度信号を、出力インターフェースから出力する。

【0091】

次に、位相調整回路４９の一例について説明する。

【0092】

図６は、位相調整回路４９の構成の一例を示すブロック図である。

【0093】

図６に示すように、位相調整回路４９は、複数のエッジ分離回路５１と、複数の可変シフトレジスタ５２と、複数の位相比較５３と、複数のチャージポンプ５４と、複数のループフィルタ５５と、複数の遅延調整回路５６と、複数のエッジ合成回路３９とを備える。

【0094】

発光露光制御部４８から出力された発光基準信号と露光基準信号とは、それぞれ、遅延調整回路５６と、可変シフトレジスタ５２を介して位相比較５３とに入力される。

【0095】

可変シフトレジスタ５２では、それぞれ、位相比較５３における最大位相差が遅延調整回路５６の遅延調整可能範囲内になるように、光源部１の駆動回路における発光信号の遅延量又は撮像部２の露光駆動部４２の遅延量に合わせて、発光基準信号又は露光基準信号のシフト量を設定する。

【0096】

一方、光源部１からの発光フィードバック信号及び撮像部２の露光駆動部４２からの露光フィードバック信号は、それぞれ、エッジ分離回路５１で前エッジと後エッジとに分離され、それぞれ、位相比較５３に入力される。

【0097】

位相比較５３では、それぞれ、発光基準信号の前エッジと発光フィードバック信号の前エッジ、発光基準信号の後エッジと発光フィードバック信号の後エッジ、露光基準信号の前エッジと露光フィードバック信号の前エッジ、露光基準信号の後エッジと露光フィードバック信号の後エッジとを位相比較し、位相比較結果に基づいて充電信号又は放電信号をチャージポンプ５４に出力する。

【0098】

チャージポンプ５４は、それぞれ、位相比較５３からの充電信号又は放電信号に応答してループフィルタ５５へ出力する出力電圧を昇圧又は降圧して遅延調整回路５６の遅延調整電圧を変化させることで遅延調整回路５６の遅延量を調整し、常に位相比較５３における位相差が無いようにフィードバックをかける。これにより、発光基準信号の前エッジ、発光基準信号の後エッジ、露光基準信号の前エッジ、露光基準信号の後エッジの位相が調整される。位相が調整された、発光基準信号の前エッジと発光基準信号の後エッジとは、エッジ合成回路３９で合成されて、発光信号として光源部１に出力される。位相が調整された、露光基準信号の前エッジと露光基準信号の後エッジとは、エッジ合成回路３９で合成されて、露光信号として撮像部２に出力される。

【0099】

これにより、可変遅延回路３２を構成する遅延素子３１間の遅延差のバラツキ、温度変化や経年劣化に起因する発光信号と露光信号のパルス幅のズレと位相関係のずれによる測距誤差を抑圧し、かつ温度や経年によるカメラの状態変化によるともなう光源の発光駆動と撮像部の露光駆動との位相誤差を原因とする測距誤差も能動的に補償することができる。

【0100】

次に、固体撮像素子２０の一例について説明する。

【0101】

図７Ａは、固体撮像素子２０の構成の一例を示すブロック図である。

【0102】

図７Ａに示すように、固体撮像素子２０は、受光部４１と、列処理部４４とを備える。

【0103】

受光部４１は、行列状に配置された複数の画素１００からなる画素アレイと、画素アレイの列毎に設けられた垂直転送部１０２と、画素アレイの列毎に設けられた垂直信号線１０４とを備える。

【0104】

画素１００は、光電変換部１０１と、複数の信号蓄積領域（図７Ａには図示されず）と、読み出し部１０３とを有する。

【0105】

光電変換部１０１は、例えば、フォトダイオードによって実現され、受光した光を信号電荷に変換する。

【0106】

複数の信号蓄積領域のそれぞれは、光電変換部１０１で変換された信号電荷を蓄積する領域であって、垂直転送部１０２内にポテンシャルの井戸として形成される。複数の信号蓄積領域は、第１の信号蓄積領域と第２の信号蓄積領域と第３の信号蓄積領域とを少なくとも含む。すなわち、垂直転送部１０２には、画素１００毎に、少なくとも３つのポテンシャルの井戸が形成される。各画素１００の第１の信号蓄積領域、第２の信号蓄積領域、及び、第３の信号蓄積領域には、それぞれ、第１の発光露光処理においてその画素１００で生成された信号電荷、第２の発光露光処理においてその画素１００で生成された信号電荷、及び、第３の発光露光処理においてその画素１００で生成された信号電荷が蓄積される。

【0107】

読み出し部１０３は、複数の信号蓄積領域の中の特定の信号蓄積領域に蓄積された信号電荷を読み出して、電圧に変換して垂直信号線１０４に出力する。

【0108】

垂直転送部１０２は、垂直転送チャネルと複数の垂直転送ゲートとを備える。

【0109】

複数の垂直転送ゲートは、垂直転送チャネルを覆う複数種類の垂直転送電極である。複数の垂直転送ゲートに印加される電圧の組み合わせによって垂直転送チャネル内に、複数の信号蓄積領域として複数のポテンシャルの井戸が形成される。以下、ポテンシャルの井戸をパケットとも呼ぶ。

【0110】

上記構成の固体撮像素子２０は、一般的なＣＣＤ（Charge Coupled Device）イメージセンサが有する垂直転送部１０２と、一般的なＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサが備える読み出し部１０３及び垂直信号線１０４とを併せ持つハイブリッド構成の例となっている。なお、ここでＣＭＯＳイメージセンサとＣＣＤイメージセンサのハイブリッド構成とは、ＣＭＯＳイメージセンサの特徴である垂直信号線に選択的に電圧信号出力する構成と、ＣＣＤイメージセンサの特徴である画素毎の信号蓄積領域として電荷転送路を形成する構成とを併せ持つ構成をいう。

【0111】

次に画素１００のより具体的な構成例について説明する。

【0112】

図７Ｂは、画素１００の構成の一例を示すブロック図である。

【0113】

図７Ｂに示すように、画素１００は、第１の信号蓄積領域Ｐ１と、第２の信号蓄積領域Ｐ２と、第３の信号蓄積領域Ｐ３と、光電変換部１０１と、読み出し部１０３とを含んで構成される。光電変換部１０１には、読み出しゲート６４と、露光制御ゲート６５と、オーバーフロードレイン６６とが設けられている。読み出し部１０３は、浮遊拡散層６１（フローティング・ディフュージョン６１）と、読み出し回路６２と、出力制御ゲート６３とを備える。

【0114】

第１の信号蓄積領域Ｐ１と、第２の信号蓄積領域Ｐ２と、第３の信号蓄積領域Ｐ３とは、それぞれ、垂直転送部１０２のうちの画素１００に対応する部分にパケットとして形成される。

【0115】

垂直転送部１０２は、それぞれ、１つの垂直転送チャネル６８と、１つの光電変換部１０１当たり６種類の垂直転送ゲート６７とを有する。６種類の垂直転送ゲート６７のそれぞれは、垂直転送ゲートＶＧ１、垂直転送ゲートＶＧ２、垂直転送ゲートＶＧ３、垂直転送ゲートＶＧ４、垂直転送ゲートＶＧ５、垂直転送ゲートＶＨとも称する。

【0116】

第１の信号蓄積領域Ｐ１と第２の信号蓄積領域Ｐ２と第３の信号蓄積領域Ｐ３とのそれぞれは、より具体的には、複数の垂直転送ゲート６７に印加される電圧の組み合わせに従って垂直転送チャネル６８内にパケットとして形成される。

【0117】

図７Ｂにおいて、第１の信号蓄積領域Ｐ１は、垂直転送ゲートＶＨによって形成されるパケットであり、第２の信号蓄積領域Ｐ２は、垂直転送ゲートＶＧ４によって形成されるパケットであり、第３の信号蓄積領域Ｐ３は、垂直転送ゲートＶＧ２によって形成されるパケットである。但し、第１の信号蓄積領域Ｐ１と第２の信号蓄積領域Ｐ２と第３の信号蓄積領域Ｐ３とのそれぞれの位置は、固定的ではなく、信号電荷の順方向または逆方向への垂直転送に伴って上下に移動する。

【0118】

読み出しゲート６４は、読み出しゲート６４に印加される電圧に応じて、光電変換部１０１で変換された信号電荷を垂直転送部１０２に転送するゲート電極である。より具体的には、読み出しゲート６４は、光電変換部１０１で変換された信号電荷を、垂直転送ゲートＶＧ４によって形成されるパケットに転送する。

【0119】

露光制御ゲート６５は、露光制御ゲート６５に印加される電圧に応じて、光電変換部１０１の露光を制御する。露光制御ゲート６５には、例えば、アクティブローの（つまり負論理の）パルスを有する露光制御信号が入力される。例えば、露光制御信号がハイレベルのときは、露光制御ゲート６５は、光電変換部１０１の信号電荷をオーバーフロードレイン６６に放出し、光電変換部１０１による光電変換を無効にする。つまり、露光制御ゲート６５は、光電変換部１０１をクリアした状態にして、光電変換部１０１が露光していない状態と同じにする。また、例えば、露光制御信号がローレベルのときは、露光制御ゲート６５は、光電変換部１０１を受光量に応じて信号電荷を発生する露光状態にする。露光制御信号がローレベルの期間は、光電変換部１０１が露光状態にあり、かつ、読み出しゲート６４が開いていれば（読み出しゲート６４に印加される電圧がハイレベルであれば）、光電変換部１０１で変換された信号電荷は、読み出しゲート６４を介して垂直転送ゲートＶＧ４によって形成されるパケットに転送および蓄積される。

【0120】

オーバーフロードレイン６６は、光電変換部１０１の信号電荷を半導体基板の深さ方向（つまり裏面側）に放出するための領域である。

【0121】

出力制御ゲート６３は、垂直転送ゲートＶＨによって形成されるパケットの信号電荷を、浮遊拡散層６１に転送するためのゲート電極である。

【0122】

浮遊拡散層６１は、垂直転送ゲートＶＨによって形成されるパケットから出力制御ゲート６３を介して転送された信号電荷を電圧に変換する。

【0123】

読み出し回路６２は、浮遊拡散層６１で電圧に変換された信号を垂直信号線１０４に出力する。読み出し回路６２は、例えば、選択トランジスタおよび増幅トランジスタを有する。増幅トランジスタは、垂直信号線１０４に接続された負荷回路と共にソースフォロワ回路を構成する。

【0124】

固体撮像素子２０は、上記構成により、列処理動作による高速化と信号蓄積領域に垂直転送チャネルを使用することによる低暗電流化とを同時に実現するので、動きの速い対象物を高精度に測距することが可能となる。

【0125】

なお、ここでは、固体撮像素子２０は、一例として、一般的なＣＣＤイメージセンサが有する垂直転送部１０２と、一般的なＣＭＯＳイメージセンサが備える読み出し部１０３及び垂直信号線１０４とを併せ持つハイブリッド構成であるとして説明した。しかしながら固体撮像素子２０は、必ずしも、上記ハイブリッド構成の例に限定される必要はなく、他の構成であってもよい。固体撮像素子２０は、例えば、ＣＣＤイメージセンサにより実現されてもよいし、ＣＭＯＳイメージセンサにより実現されてもよいし、光電変換膜を備えるイメージセンサにより実現されてもよい。

【0126】

以下、上記構成の測距撮像装置１０について考察する。

【0127】

上述した通り、測距撮像装置１０は、上記構成により、発光タイミングと露光タイミングとの位相誤差に起因する、第１の発光露光処理による露光量の総和Ａ０、第２の発光露光処理による露光量の総和Ａ１、及び、第３の発光露光処理による露光量の総和Ａ２のばらつきを低減することができる。そして、測距撮像装置１０は、これらばらつきが低減されたＡ０、Ａ１、及びＡ２を用いて、対象物までの距離Ｌを算出する。従って、測距撮像装置１０は、発光タイミングと露光タイミングとの位相誤差に起因する測距精度の低下を抑制することができる。

【0128】

以上、本開示に係る測距撮像装置及び固体撮像素子について、実施の形態に基づいて説明したが、本開示は、実施の形態に限定されるものではない。実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態に対して本開示の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本開示に係る測距撮像装置及び固体撮像素子を内蔵した各種機器も本開示に含まれる。

【産業上の利用可能性】

【0129】

本開示に係る測距撮像装置及び固体撮像素子は、対象物を撮像する撮像装置等に広く利用可能である。

【符号の説明】

【0130】

１ 光源部
２ 撮像部
３ 制御部
４ 演算部
１０ 撮像装置（測距撮像装置）
２０ 固体撮像素子
３０ 多相遅延信号発生回路
３１ 遅延素子
３２ 可変遅延回路
３３ 位相比較回路
３４ 遅延制御回路
３５ チャージポンプ回路
３６ ローパスフィルタ
３７ 電圧制御回路
３８ 選択回路
３９ エッジ合成回路
４１ 受光部
４２ 露光駆動部
４３ 垂直走査
４４ 列処理部
４５ ＰＬＬ
４６ タイミング制御部
４７ 撮像制御部
４８ 発光露光制御部
４９ 位相調整回路
５１ エッジ分離回路
５２ 可変シフトレジスタ
５３ 位相比較
５４ チャージポンプ
５５ ループフィルタ
５６ 遅延調整回路
６１ 浮遊拡散層（フローティング・ディフュージョン）
６２ 読み出し回路
６３ 出力制御ゲート
６４ 読み出しゲート
６５ 露光制御ゲート
６６ オーバーフロードレイン
６７、ＶＧ１、ＶＧ２、ＶＧ３、ＶＧ４、ＶＧ５、ＶＨ 垂直転送ゲート
６８ 垂直転送チャネル
１００ 画素
１０１ 光電変換部
１０２ 垂直転送部
１０３ 読み出し部
１０４ 垂直信号線

【図1】

【図2】

【図3】

【図4A】

【図4B】

【図5】

【図6】

【図7A】

【図7B】