(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-09-28
(45)【発行日】2023-10-06
(54)【発明の名称】素子チップの製造方法
(51)【国際特許分類】
H01L 21/301 20060101AFI20230929BHJP
【FI】
H01L21/78 S
H01L21/78 B
(21)【出願番号】P 2019047429
(22)【出願日】2019-03-14
【審査請求日】2022-01-14
(73)【特許権者】
【識別番号】314012076
【氏名又は名称】パナソニックIPマネジメント株式会社
(74)【代理人】
【識別番号】110002745
【氏名又は名称】弁理士法人河崎特許事務所
(72)【発明者】
【氏名】置田 尚吾
(72)【発明者】
【氏名】針貝 篤史
(72)【発明者】
【氏名】伊藤 彰宏
【審査官】中田 剛史
(56)【参考文献】
【文献】特開2018-041935(JP,A)
【文献】特開2007-080850(JP,A)
【文献】特開2001-284327(JP,A)
【文献】特開2018-006677(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H01L 21/301
(57)【特許請求の範囲】
【請求項1】
複数の素子領域および前記素子領域を画定する分割領域を備えるとともに、第1の面および前記第1の面とは反対側の第2の面を有する基板を準備する準備工程と、
前記分割領域に前記第1の面の側からレーザ光を照射して、前記分割領域に対応し、かつ、前記基板の厚みよりも浅い溝を、前記基板に形成するレーザスクライブ工程と、
前記基板の前記第1の面を第1のプラズマに晒して、前記溝のデブリを除去するクリーニング工程と、
前記クリーニング工程の後、前記溝の底部に露出する前記基板を第2のプラズマに晒して、前記基板を、前記素子領域を備える素子チップに分割するダイシング工程と、を備え、
前記分割領域は、金属材料が配置されている領域である金属含有領域と、前記金属材料を含まない領域である金属非含有領域と、を有しており、
前記レーザスクライブ工程において形成される前記溝は、前記金属含有領域に形成される前記溝の深さが前記金属非含有領域に形成される前記溝の深さよりも小さくなるようなバラツキを有し、
前記第1のプラズマは、
10体積%以上の酸化炭素ガスを含むプロセスガスにより発生される
ことにより、前記クリーニング工程において前記溝の深さの前記バラツキがさらに大きくなることが抑制される、素子チップの製造方法。
【請求項2】
前記レーザスクライブ工程の前に、前記第1の面を保護膜で被覆する保護膜形成工程を備える、請求項1に記載の素子チップの製造方法。
【請求項3】
前記レーザスクライブ工程において、前記金属材料が除去される、請求項1または2に記載の素子チップの製造方法。
【請求項4】
前記プロセスガスは、さらにフッ素含有ガスを含む、請求項1~3のいずれか一項に記載の素子チップの製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、素子チップの製造方法に関し、詳細には、レーザ光によるスクライブ工程およびプラズマを用いたダイシング工程を含む素子チップの製造方法に関する。
【背景技術】
【0002】
素子チップは、半導体層、配線層および保護膜等を備える基板をダイシングすることによって製造される。基板は、通常、複数の素子領域と当該素子領域を画定する複数の分割領域(ストリート)とを備えており、分割領域を除去することにより、基板はダイシングされて、複数の素子チップが形成される。
【0003】
近年、分割領域の一部(主に、配線層および保護膜)をレーザ光によってスクライビング(レーザスクライブ加工)した後、分割領域の残部(主に、半導体層)をプラズマによりエッチングする方法が提案されている。レーザスクライブ加工では、熱による影響を抑制するため、通常、パルスレーザ光が用いられる。パルスレーザ光によるレーザ加工の場合、アブレーションにより加工対象物の表面から飛散した物質が、デブリと呼ばれる微粒子となって、当該表面に再付着することが知られている。プラズマの発生に用いられるプロセスガスやプラズマ発生条件は、加工対象物の材料や厚み等によって異なる。そのため、レーザスクライブ加工によって分割領域上に付着したデブリは、プラズマを用いたエッチングの加工品質に大きく影響する。
【0004】
これに関して、特許文献1は、レーザスクライブ加工の後、プラズマダイシングの前に、酸素ガスもしくは酸素を主成分とする混合ガスを用いたプラズマエッチングによるクリーニングを実行することを提案している。
【先行技術文献】
【特許文献】
【0005】
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかし、分割領域には、通常、半導体層と保護膜との間に、SiO2等の絶縁膜、TEG(Test Element Group)や金属配線等の金属材料が配置されている。絶縁膜および/または金属材料が配置されている場合、酸素ガスもしくは酸素を主成分とする混合ガスを用いたプラズマ(以下、酸素プラズマと称す。)クリーニングは、その後に行われるプラズマダイシングの加工品質を向上させる方法として十分ではない。
【課題を解決するための手段】
【0007】
本発明の一局面は、複数の素子領域および前記素子領域を画定する分割領域を備えるとともに、第1の面および前記第1の面とは反対側の第2の面を有する基板を準備する準備工程と、前記分割領域に前記第1の面の側からレーザ光を照射して、前記分割領域に対応し、かつ、前記基板の厚みよりも浅い溝を、前記基板に形成するレーザスクライブ工程と、前記基板の前記第1の面を第1のプラズマに晒して、前記溝のデブリを除去するクリーニング工程と、前記クリーニング工程の後、前記溝の底部に露出する前記基板を第2のプラズマに晒して、前記基板を、前記素子領域を備える素子チップに分割するダイシング工程と、を備え、前記第1のプラズマは、酸化炭素ガスを含むプロセスガスにより発生される、素子チップの製造方法に関する。
【発明の効果】
【0008】
本発明によれば、所望の素子チップが高品質で得られる。
【図面の簡単な説明】
【0009】
【
図2A】保護膜が形成された後の基板の、
図1Bで示すX-X線における断面を模式的に示す断面図である。
【
図2B】保護膜が形成された後の基板の、
図1Cで示すY-Y線における断面を模式的に示す断面図である。
【
図3A】レーザスクライブ工程後の基板の、
図1Bで示すX-X線における断面を模式的に示す断面図である。
【
図3B】レーザスクライブ工程後の基板の、
図1Cで示すY-Y線における断面を模式的に示す断面図である。
【
図4】本発明の一実施形態に係る製造方法を示すフローチャートである。
【
図5】本発明の他の実施形態に係る製造方法を示すフローチャートである。
【
図6A】搬送キャリアに保持された基板を模式的に示す上面図である。
【
図7】プラズマ処理装置の構造を概略的に示す断面図である。
【
図8】本発明の一実施形態で使用されるプラズマ処理装置のブロック図である。
【
図9A】本発明の実施形態に係るクリーニング工程後の基板を模式的に示すX-X線における断面図である。
【
図9B】本発明の実施形態に係るクリーニング工程後の基板を模式的に示すY-Y線における断面図である。
【
図10A】本発明の実施形態に係る方法により製造された素子チップを模式的に示すX-X線における断面図である。
【
図10B】本発明の実施形態に係る方法により製造された素子チップを模式的に示すY-Y線における断面図である。
【
図11】実施例1におけるレーザスクライブ工程後の基板の要部のSEM画像をトレースした断面図である。
【
図12】実施例1におけるプラズマクリーニング工程後の基板の要部のSEM画像をトレースした断面図である。
【
図13】実施例1で製造された素子チップの要部のSEM画像をトレースした断面図である。
【
図14A】従来の方法によりプラズマクリーニングされた基板の、
図1Bで示すX-X線における断面を模式的に示す断面図である。
【
図14B】従来の方法によりプラズマクリーニングされた基板の、
図1Cで示すY-Y線における断面を模式的に示す断面図である。
【
図15A】従来技術によりプラズマダイシングされた基板の、
図1Bで示すX-X線における断面を模式的に示す断面図である。
【
図15B】従来技術によりプラズマダイシングされた基板の、
図1Cで示すY-Y線における断面を模式的に示す断面図である。
【
図16】比較例1におけるプラズマクリーニング工程後の基板の要部のSEM画像をトレースした断面図である。
【
図17】比較例1で製造された素子チップの要部のSEM画像をトレースした断面図である。
【発明を実施するための形態】
【0010】
レーザスクライブ加工では、デブリが発生することに加えて、分割領域を被覆する保護膜の厚みの違い、金属材料および絶縁膜の有無、金属材料の大きさの違い、絶縁膜の厚みの違い等に起因して、溝の底部に凹凸が形成されたり、分割領域間で溝の深さが異なったりする場合がある。この場合、プラズマダイシング工程において除去されるべき対象物の量にバラツキが生じる。
【0011】
素子領域の表面に、バンプやCuピラー等の電極構造体による段差が形成されている場合、基板に保護膜を塗布すると、保護膜は、表面張力により上記の段差に引き寄せられる。そのため、段差の周囲の保護膜は薄くなり易い。例えば、外縁周辺に段差を有する素子領域に挟まれた分割領域を被覆する保護膜は、外縁周辺に段差を有さない素子領域に挟まれた分割領域を被覆する保護膜よりも薄くなり易い。保護膜が薄いと、保護膜に吸収されることによるレーザ光のエネルギー損失が少ないため、レーザスクライブ加工後に形成される溝は深くなったり、溝の幅が広くなったりし易い。
【0012】
分割領域が、金属材料、特に、アルミニウムを含む金属材料を含む場合、この金属材料が配置されている領域(金属含有領域)では、レーザスクライブ加工によりデブリが多く発生する。さらに、金属含有領域では、金属材料をアブレーションするためにレーザエネルギーの多くが消費されるため、その下方に位置する半導体層はアブレーションされ難い。そのため、金属含有領域では、分割領域の金属材料を含まない領域(金属非含有領域)に比べて、レーザスクライブ加工後に形成される溝が浅くなったり、溝の幅が狭くなったりし易い。
【0013】
金属非含有領域には、例えば、絶縁膜が配置されている。レーザスクライブ加工では、通常、紫外線領域の波長を持つレーザ光が用いられる。しかし、この波長のレーザ光は、絶縁膜を透過する。そこで、レーザスクライブ加工では、レーザ光によって絶縁膜の下方に位置する半導体層をアブレーションさせて、半導体層とともに絶縁膜を除去している。そのため、金属非含有領域では、逆に、半導体層が多く除去され、レーザスクライブ加工後に形成される溝は深くなったり、溝の幅が広くなったりし易い。
【0014】
加えて、レーザスクライブ加工は、最もアブレーションされ難い材料を備える領域(例えば、金属含有領域)がアブレーションされる条件で行われる。そのため、金属非含有領域では、金属含有領域に比べて、より一層、半導体層が除去され易い。
【0015】
ここで、酸素プラズマを用いたクリーニングにより、有機物を主成分とするデブリは効率よく除去される。デブリが半導体、金属および金属酸化物等の無機成分を含有する場合、酸素とフッ素とを含有するプラズマを用いたクリーニングにより、デブリは効率よく除去される。このとき、酸素あるいは、酸素とフッ素とを含有するプラズマは、半導体層もエッチングする。ただし、厚い保護膜を有する分割領域では、保護膜の除去にイオンの多くが消費されて、半導体層のエッチングが進行し難い。一方、薄い保護膜を有する分割領域では、半導体層のエッチングが進み、溝はさらに深くなる。同様に、金属含有領域であった領域では、デブリの除去にイオンの多くが消費されて、半導体層のエッチングは進行し難い。一方、金属非含有領域であった領域では、半導体層のエッチングが進み、溝はさらに深くなる。つまり、レーザスクライブ工程により形成された溝の深さのバラツキは、酸素あるいは、酸素とフッ素とを含有するプラズマを用いたクリーニングによってさらに強調される。
【0016】
プラズマダイシングは、例えば、膜堆積ステップとエッチングステップとを交互に繰り返すボッシュプロセスで行われる。ボッシュプロセスでは、膜堆積ステップにおいてレーザスクライブ加工により形成された溝の内部(底面および側面)に膜を形成してから、エッチングステップにおいて溝の底面を被覆する膜を除去して半導体層を露出させた後、露出した半導体層を除去する。このとき、膜堆積ステップおよびエッチングステップの条件は、膜堆積ステップにおいて溝の側面に形成された膜が、エッチングステップ後にも残存するように設定されている。これにより、半導体層はほぼ垂直にエッチングされる。言い換えれば、半導体層を垂直にエッチングして、素子チップの品質を高めるには、膜堆積ステップにおいて、分割領域に形成された溝に均一な厚みの膜が形成されていることが重要である。
【0017】
しかし、溝の深さ、溝の幅、さらには付着しているデブリの量にバラツキがあると、膜堆積ステップにおいて溝内部に形成される膜の厚みも不均一になり易い。例えば、深い溝(あるいは、溝内の凹部)に形成される膜は、当該溝(あるいは、凹部近傍)の側面に形成される膜も含めて、薄くなり易い。膜の薄い側面では、エッチングステップにより、サイドエッチングと言われる水平方向へのエッチングが進み易い。そのため、得られる素子チップの端面に縦縞模様が形成されたり、半導体層と配線層との界面にアンダーカットが生じたりする。その結果、素子チップの外観性および抗折強度が低下し易くなる。深い溝(あるいは、溝内の凹部)近傍の側面に十分な膜を堆積させると、その他の部分には過剰に厚い膜が堆積してしまい、やはり、所望のボッシュプロセスを行うことはできない。
【0018】
図1Aは、基板の一例を模式的に示す上面図である。
図1Bは、
図1Aに示す基板のX-X線における断面図である。
図1Cは、
図1Aに示す基板のY-Y線における断面図である。基板10のX-X線上には、バンプ15および金属材料13が配置されている。
図1A、
図1B、
図1Cでは、便宜上、金属材料にハッチングを付している。図示例では、便宜上、同じ機能を備える部材に同じ符号を付している。
【0019】
基板10は、複数の素子領域101と素子領域101を画定する分割領域102とを備えるとともに、第1の面10Xおよび第2の面10Yを備える。素子領域101は、例えば、半導体層11と、半導体層11の第1の面10X側に積層される配線層12と、を備える。配線層12は、さらにバンプ15を備える。分割領域102は、半導体層11と、半導体層11の第1の面10X側に積層される第2絶縁膜14と、を備える。分割領域102における基板10をエッチングすることにより、半導体層11およびバンプ15を備える配線層12を有する素子チップが得られる。
【0020】
図2Aは、保護膜が形成された後の基板の、
図1Bで示すX-X線における断面を模式的に示す断面図である。
図2Bは、保護膜が形成された後の基板の、
図1Cで示すY-Y線における断面を模式的に示す断面図である。
図3Aは、レーザスクライブ工程後の基板の、
図1Bで示すX-X線における断面を模式的に示す断面図である。
図3Bはレーザスクライブ工程後の基板の、
図1Cで示すY-Y線における断面を模式的に示す断面図である。
【0021】
図14Aは、従来の方法によりプラズマクリーニングされた基板の、
図1Bで示すX-X線における断面を模式的に示す断面図である。
図14Bは、従来の方法によりプラズマクリーニングされた基板の、
図1Cで示すY-Y線における断面を模式的に示す断面図である。
図15Aは、従来技術によりプラズマダイシングされた基板の、
図1Bで示すX-X線における断面を模式的に示す断面図である。
図15Bは、従来技術によりプラズマダイシングされた基板の、
図1Cで示すY-Y線における断面を模式的に示す断面図である。
【0022】
分割領域102aは、バンプ15の近傍にあって、かつ、金属材料13を含む。分割領域102bは、バンプ15の近傍にあるが、金属材料13を含まない。分割領域102cは、バンプ15近傍ではなく、かつ、金属材料13を含まない。分割領域102dは、バンプ15の近傍ではないが、金属材料13を含む。
【0023】
保護膜40は、基板10の第1の面10Xを覆うように形成される。しかし、
図2Aおよび
図2Bに示されるように、素子領域101(特に、外縁周辺)にバンプ15が配置されていると、保護膜40は表面張力によりバンプ15に引き寄せられて、その近傍の分割領域102を被覆する保護膜40の厚みが、想定よりも薄くなり易い。例えば、
図2Aの分割領域102aおよび102bにおける保護膜40の厚みは、
図2Bの分割領域102cおよび102dにおける保護膜40の厚みよりも薄くなる。そのため、分割領域102aおよび102bに対してレーザスクライブ加工を行うと、形成される溝が想定よりも深くなったり幅が広くなったりする。
【0024】
また、分割領域102aおよび102dは金属材料13を含む金属含有領域であるため、その下層にある半導体層11は、金属非含有領域である分割領域102bおよび102cの下層の半導体層11に比べてアブレーションされ難い。そのため、これらの分割領域に対してレーザスクライブ加工を行うと、分割領域102aおよび102dに形成される溝は、想定よりも深くなったり幅が広くなったりする。このレーザスクライブ加工は、分割領域102aおよび102dがアブレーションされる条件で行われる。そのため、分割領域102bおよび102cの下層にある半導体層11はより一層除去され易くなって、形成される溝が想定よりも深くなったり幅が広くなったりする。
【0025】
これらの結果、
図3Aおよび
図3Bに示されるように、レーザスクライブ加工によって分割領域102aに形成される溝の深さD1と、分割領域102bに形成される溝の深さD2と、分割領域102cに形成される溝の深さD3と、分割領域102dに形成される溝の深さD4とは、例えば、D2>D3>D1>D4の関係を満たし得る。レーザスクライブ加工によって分割領域102aに形成される溝の幅W1と、分割領域102bに形成される溝の幅W2と、分割領域102cに形成される溝の幅W3と、分割領域102dに形成される溝の幅W4とは、例えば、W2>W3>W1>W4の関係を満たし得る。レーザスクライブ加工によって分割領域102aから生じるデブリの量Db1と、分割領域102bから生じるデブリの量Db2と、分割領域102cから生じるデブリの量Db3と、分割領域102dから生じるデブリの量Db4とは、例えば、Db1>Db4>Db2>Db3の関係を満たし得る。
【0026】
このように、レーザスクライブ加工で形成された溝の深さ、溝の幅、さらにはデブリの量にバラツキがある。この後に酸素あるいは酸素とフッ素とを含有するプラズマを用いたプラズマクリーニングを行うと、このバラツキはさらに強調される。例えば、
図14Aおよび
図14Bに示されるように、分割領域102aに形成される溝の深さD1はさらにd1′深くなる。分割領域102bに形成される溝の深さD2はさらにd2′深くなる。分割領域102cに形成される溝の深さD3はさらにd3′深くなる。分割領域102dに形成される溝の深さD4はさらにd4′深くなる。分割領域102aに形成される溝の幅W1は2×w1′広くなる。分割領域102bに形成される溝の幅W2は2×w2′広くなる。分割領域102cに形成される溝の幅W3は2×w3′広くなる。分割領域102dに形成される溝の幅W4は2×w4′広くなる。
【0027】
そして、この状態でプラズマダイシングが行われると、
図15Bおよび
図15Aに示されるように、得られる素子チップ200の端面には、サイドエッチングやアンダーカットといった形状異常が生じる。
【0028】
そこで、本実施形態では、酸化炭素ガスを含むプロセスガスにより発生されるプラズマを用いて、クリーニングを行う。これにより、レーザスクライブ加工により形成された溝の深さのバラツキがさらに大きくなるのを抑制しながら、デブリを除去することができる。よって、後に行われるプラズマダイシングにより、所望の素子チップを得ることができる。
【0029】
酸化炭素は、炭素と酸素との化合物であり、例えば、CxOy(x=1~5、y=1、2)で表される。具体的には、一酸化炭素(CO)、二酸化酸素(CO2)、二酸化三炭素、二酸化五炭素等が挙げられる。これらは、1種を単独で、あるいは、2種以上を組み合わせて用いられる。入手しやすい点から、酸化炭素ガスは、CO、CO2であってよい。
【0030】
上記溝の深さのバラツキがさらに大きくなることが抑制される理由は、以下のように考えられる。
プロセスガスが酸素原子とともに炭素原子を有する酸化炭素ガスを含む場合、プラズマ処理装置内に発生させたプラズマには、酸化炭素ガスに由来する酸素のイオンやラジカルとともに、酸化炭素ガスに由来する炭素のイオンやラジカルが発生する。炭素のイオンやラジカルの一部は、酸素と反応してCOとなりプラズマ処理装置内から排出される一方、残部は、プラズマ処理装置内(例えば、基板)に炭素成分として付着する。プロセスガスとして十分な量の酸化炭素ガスを供給すると、レーザスクライブ加工により形成された溝の表面(溝の底部および側面)には、炭素のイオンやラジカルが衝突する。炭素のイオンやラジカルが溝に衝突すると、溝の表面には、この炭素のイオンやラジカルに由来する炭素(C)が付着する。
【0031】
一方、酸素のイオンやラジカルが溝に衝突すると、デブリが酸化および分解されて除去される。これと同時に溝の表面もエッチングされ得る。しかし、酸化炭素ガスに由来する炭素(C)がその表面に付着していることにより、酸化炭素ガス以外のガスを用いる場合と比較して、溝のエッチングレートは低下する。よって、多くのデブリを除去するために上記クリーニングを十分に行った場合にも、溝の深さのバラツキがさらに大きくなることが抑制されて、サイドエッチングが抑制されるため、プラズマダイシングの加工品質が向上する。また、酸素のイオンは、溝の側面には衝突し難いため、溝の側面は炭素(C)によってさらに保護され易い。
【0032】
なお、保護膜に酸素のイオンやラジカルが衝突すると、保護膜に含まれる炭素の多くは、酸素のイオンやラジカルと反応してCOとなりプラズマ処理装置内から排出される。フッ素を含むガスを使用する場合、フッ素のイオンやラジカルは、酸素のイオンやラジカルと同様に作用する。
【0033】
炭素源としてCF4、C4F8等のフッ化炭素ガスを用いる場合、プラズマには、CやFのイオンやラジカルだけでなく、CFxやCyFzが含まれる。CとFとの解離が十分に行われないためである。例えば、CF4の解離によって生成するCFxは、デブリを除去する効果が低く、十分なクリーニング効果が得られない。さらに、CFxは、基板表面への付着も起こりにくい。よって、溝の深さのバラツキを抑制する効果も十分ではない。一方、C4F8の解離によって生成されるCyFzは、ポリマー重合するため、基板表面に薄膜状に堆積しやすい。つまり、CyFzでは、クリーニング効果が得られ難い。
【0034】
プロセスガスに占める酸化炭素ガスの割合(CO比率)は特に限定されない。溝表面の保護効果を考慮すると、CO比率は、10体積%以上、100体積%以下であってよく、30体積%以上、80体積%以下であってよい。CO比率は、基板の一方の主面の面積に対する分割領域の面積の割合(開口割合)に応じて調整してもよい。通常、開口割合は0.5%以上、80%以下である。この場合、CO比率は10体積%以上、80体積%以下であることが好ましい。特に、開口割合が0.5%以上、10%以下であるとき、CO比率は30体積%以上、50体積%以下であることが好ましい。開口割合が10%以上、20%以下であるとき、CO比率は50体積%以上、80体積%以下であることが好ましい。CO割合は、デブリの付着量や分割領域の幅等によってさらに調整してもよい。
【0035】
プロセスガスは、さらにフッ素含有ガスを含んでよい。これにより、デブリの除去効果がより高まる。フッ素含有ガスとしては、例えば、SF6、上記フッ化炭素ガスおよびフッ化炭化水素等が挙げられる。プロセスガスは、さらに酸素ガス、ArやHe等の希ガス等の他のガスを含んでよい。本実施形態では、溝の表面の保護作用を有する炭素原子を含む酸化炭素ガスを、強いエッチング作用を有するガス(上記のフッ素含有ガス、酸素ガス等)とは独立して添加する。そのため、金属材料および絶縁膜の有無、金属材料の大きさの違い、絶縁膜の厚みの違い等を考慮して、酸化炭素ガスの濃度を適宜設定することができる。よって、本実施形態に係る製造方法は、様々な基板に対して適用できる。
【0036】
基板は、分割領域に金属材料を備えてもよい。この場合、金属材料は、レーザスクライブ工程において除去される。レーザスクライブ工程後、当該金属材料に起因して溝の深さにバラツキが生じる場合であっても、本実施形態に係るクリーニング工程によれば、溝の深さのバラツキがさらに大きくなることが抑制される。
【0037】
以下、本実施形態に係る製造方法について、適宜図面を参照しながら説明する。
図4は、本実施形態に係る製造方法を示すフローチャートである。
本実施形態は、複数の素子領域および素子領域を画定する分割領域を備えるとともに、第1の面および第1の面とは反対側の第2の面を有する基板を準備する準備工程(S1)と、分割領域に第1の面の側からレーザ光を照射して、分割領域に対応し、かつ、基板の厚みよりも浅い溝を形成するレーザスクライブ工程(S2)と、基板の第1の面を第1のプラズマに晒して、溝のデブリを除去するクリーニング工程(プラズマクリーニング工程S3)と、プラズマクリーニング工程の後、溝の底部に露出する基板を第2のプラズマに晒して、基板を、素子領域を備える素子チップに分割するダイシング工程(プラズマダイシング工程S4)と、を備える。
【0038】
第1のプラズマは、酸化炭素ガスを含むプロセスガスにより発生される。これにより、レーザスクライブ工程で形成された溝の深さのバラツキがさらに大きくなるのを抑制しながら、デブリを除去することができる。よって、後に行われるプラズマダイシング工程により、所望の品質の高い素子チップを得ることができる。
【0039】
図5は、本実施形態に係る他の製造方法を示すフローチャートである。本実施形態は、レーザスクライブ工程の前に、第1の面を保護膜で被覆する保護膜形成工程S2が行われること以外、
図4に示される製造方法と同じである。保護膜は、後のプラズマクリーニング工程およびプラズマダイシング工程において、素子領域をプラズマから保護する。これにより、素子チップがチャージアップされることにより生じる不良、および、エッチングにより発生する物質による素子チップの汚染等が抑制される。ハンドリング性の観点から、プラズマクリーニング工程以降の工程は、基板を搬送キャリアで保持した状態で行ってよい。
【0040】
まず、本実施形態に係る製造方法で用いられる部材の一実施形態を具体的に説明する。各部材の構成は、これに限定されるものではない。
【0041】
(基板)
基板は、複数の素子領域と素子領域を画定する分割領域とを備えるとともに、第1の面および第2の面を備える。素子領域は、例えば、半導体層と、半導体層の第1の面に積層される配線層と、を備える。分割領域における基板をエッチングすることにより、半導体層および配線層を有する素子チップが得られる。
【0042】
基板の大きさは特に限定されず、例えば、最大径50mm~300mm程度である。基板の形状も特に限定されず、例えば、円形、角型である。また、基板には、オリエンテーションフラット(オリフラ)、ノッチ等の切欠き(いずれも図示せず)が設けられていてもよい。
【0043】
半導体層は、例えば、シリコン(Si)、ガリウム砒素(GaAs)、窒化ガリウム(GaN)、炭化ケイ素(SiC)等を含む。素子チップにおける半導体層の厚みは特に限定されず、例えば、20μm~1000μmであり、50μm~300μmであってもよい。
【0044】
配線層は、例えば、半導体回路、電子部品素子、MEMS等を構成しており、絶縁膜(第1絶縁膜)、金属材料、樹脂層(例えば、ポリイミド)、レジスト層、電極パッド、バンプ等を備えてもよい。第1絶縁膜は、配線用の金属材料との積層体(多層配線層あるいは再配線層)として含まれてもよい。配線層に配置されるバンプの形状および大きさは特に限定されない。バンプの高さHBは、例えば、20μm以上、70μm以下であってよく、バンプの直径WBは、例えば、20μm以上、70μm以下であってよい。
【0045】
分割領域における基板は、半導体層とともに、例えば、絶縁膜(第2絶縁膜)、TEGといわれるテスト回路、銅(Cu)やアルミニウム(Al)等を含む金属材料を備える。第2絶縁膜は、例えば、二酸化ケイ素(SiO2)、窒化ケイ素(Si3N4)等を含む。
【0046】
分割領域の形状は、直線に限られず、所望の素子チップの形状に応じて設定されればよく、ジグザグであってもよいし、波線であってもよい。なお、素子チップの形状としては、例えば、矩形、六角形等が挙げられる。
【0047】
分割領域の幅は特に限定されず、基板や素子チップの大きさ等に応じて、適宜設定すればよい。分割領域の幅は、例えば、10μm以上、300μm以下である。複数の分割領域の幅は、同じであってもよいし、異なっていてもよい。分割領域は、通常、複数本、基板に配置されている。隣接する分割領域同士のピッチも特に限定されず、基板や素子チップの大きさ等に応じて、適宜設定すればよい。
【0048】
(搬送キャリア)
搬送キャリアは、フレームとフレームに固定された保持シートとを備える。
【0049】
フレームは、基板の全体と同じかそれ以上の面積の開口を有した枠体であり、所定の幅および略一定の薄い厚みを有している。フレームは、保持シートおよび基板を保持した状態で搬送できる程度の剛性を有している。フレームの開口の形状は特に限定されないが、例えば、円形や、矩形、六角形など多角形であってもよい。フレームの材質としては、例えば、アルミニウム、ステンレス鋼等の金属や、樹脂等が挙げられる。
【0050】
保持シートの材質は特に限定されない。なかでも、基板が貼着され易い点で、保持シートは、粘着層と柔軟性のある非粘着層とを含むことが好ましい。
【0051】
非粘着層の材質は特に限定されず、例えば、ポリエチレンおよびポリプロピレン等のポリオレフィン、ポリ塩化ビニル、ポリエチレンテレフタレート等のポリエステル等の熱可塑性樹脂が挙げられる。樹脂フィルムには、伸縮性を付加するためのゴム成分(例えば、エチレン-プロピレンゴム(EPM)、エチレン-プロピレン-ジエンゴム(EPDM)等)、可塑剤、軟化剤、酸化防止剤、導電性材料等の各種添加剤が配合されていてもよい。また、上記熱可塑性樹脂は、アクリル基等の光重合反応を示す官能基を有していてもよい。非粘着層の厚みは特に限定されず、例えば、50μm以上、300μm以下であり、好ましくは50μm以上、150μm以下である。
【0052】
粘着層を備える面(粘着面)の外周縁は、フレームの一方の面に貼着しており、フレームの開口を覆っている。粘着面のフレームの開口から露出した部分に、基板の一方の主面(第2の面)が貼着されることにより、基板は保持シートに保持される。基板は、ダイアタッチフィルム(DAF)を介して、保持シートに保持されてもよい。
【0053】
粘着層は、紫外線(UV)の照射によって粘着力が減少する粘着成分からなることが好ましい。これにより、プラズマダイシング後に素子チップをピックアップする際、UV照射を行うことにより、素子チップが粘着層から容易に剥離されて、ピックアップし易くなる。例えば、粘着層は、非粘着層の片面に、UV硬化型アクリル粘着剤を5μm以上、100μm以下(好ましくは5μm以上、15μm以下)の厚みに塗布することにより得られる。
【0054】
図6Aは、搬送キャリアに保持された基板を模式的に示す上面図である。
図6Bは、
図6Aに示すA-A線での断面図である。搬送キャリア20は、フレーム21とフレーム21に固定された保持シート22とを備える。フレーム21には、位置決めのためのノッチ21aやコーナーカット21bが設けられていてもよい。粘着面22Xの外周縁は、フレーム21の一方の面に貼着し、粘着面22Xのフレーム21の開口から露出した部分に、基板10の一方の主面が貼着される。プラズマ処理の際、保持シート22は、プラズマ処理装置内に設置されるステージと、粘着面22Xとは反対の非粘着面22Yとが接するように、ステージに載置される。
【0055】
(プラズマ処理装置)
続いて、プラズマクリーニング工程、および、プラズマダイシング工程で使用されるプラズマ処理装置の一実施形態を具体的に説明する。
図7は、プラズマ処理装置の構造を概略的に示す断面図である。プラズマ処理装置の構造は、これに限定されるものではない。
【0056】
プラズマ処理装置100は、ステージ111を備えている。搬送キャリア20は、保持シート22の基板10を保持している面が上方を向くように、ステージ111に搭載される。ステージ111は、搬送キャリア20の全体を載置できる程度の大きさを備える。ステージ111の上方には、基板10の少なくとも一部を露出させるための窓部124Wを有するカバー124が配置されている。カバー124には、フレーム21がステージ111に載置されている状態のとき、フレーム21を押圧するための押さえ部材107が配置されている。押さえ部材107は、フレーム21と点接触できる部材(例えば、コイルバネや弾力性を有する樹脂)であることが好ましい。これにより、フレーム21およびカバー124の熱が互いに影響し合うことを抑制しながら、フレーム21の歪みを矯正することができる。
【0057】
ステージ111およびカバー124は、真空チャンバ103内に配置されている。真空チャンバ103は、上部が開口した概ね円筒状であり、上部開口は蓋体である誘電体部材108により閉鎖されている。真空チャンバ103を構成する材料としては、アルミニウム、ステンレス鋼(SUS)、表面をアルマイト加工したアルミニウム等が例示できる。誘電体部材108を構成する材料としては、酸化イットリウム(Y2O3)、窒化アルミニウム(AlN)、アルミナ(Al2O3)、石英(SiO2)等の誘電体材料が例示できる。誘電体部材108の上方には、上部電極としての第1の電極109が配置されている。第1の電極109は、第1の高周波電源110Aと電気的に接続されている。ステージ111は、真空チャンバ103内の底部側に配置される。
【0058】
真空チャンバ103には、ガス導入口103aが接続されている。ガス導入口103aには、プラズマ発生用ガス(プロセスガス)の供給源であるプロセスガス源112およびアッシングガス源113が、それぞれ配管によって接続されている。また、真空チャンバ103には、排気口103bが設けられており、排気口103bには、真空チャンバ103内のガスを排気して減圧するための真空ポンプを含む減圧機構114が接続されている。真空チャンバ103内にプロセスガスが供給された状態で、第1の電極109に第1の高周波電源110Aから高周波電力が供給されることにより、真空チャンバ103内にプラズマが発生する。
【0059】
ステージ111は、それぞれ略円形の電極層115と、金属層116と、電極層115および金属層116を支持する基台117と、電極層115、金属層116および基台117を取り囲む外周部118とを備える。外周部118は導電性および耐エッチング性を有する金属により構成されており、電極層115、金属層116および基台117をプラズマから保護する。外周部118の上面には、円環状の外周リング129が配置されている。外周リング129は、外周部118の上面をプラズマから保護する役割をもつ。電極層115および外周リング129は、例えば、上記の誘電体材料により構成される。
【0060】
電極層115の内部には、静電吸着(Electrostatic Chuck)用電極(以下、ESC電極119と称す。)と、第2の高周波電源110Bに電気的に接続された第2の電極120とが配置されている。ESC電極119には、直流電源126が電気的に接続されている。静電吸着機構は、ESC電極119および直流電源126により構成されている。静電吸着機構によって、保持シート22はステージ111に押し付けられて固定される。以下、保持シート22をステージ111に固定する固定機構として、静電吸着機構を備える場合を例に挙げて説明するが、これに限定されない。保持シート22のステージ111への固定は、図示しないクランプによって行われてもよい。
【0061】
金属層116は、例えば、表面にアルマイト被覆を形成したアルミニウム等により構成される。金属層116内には、冷媒流路127が形成されている。冷媒流路127は、ステージ111を冷却する。ステージ111が冷却されることにより、ステージ111に搭載された保持シート22が冷却されるとともに、ステージ111にその一部が接触しているカバー124も冷却される。これにより、基板10や保持シート22が、プラズマ処理中に加熱されることによって損傷されることが抑制される。冷媒流路127内の冷媒は、冷媒循環装置125により循環される。
【0062】
ステージ111の外周付近には、ステージ111を貫通する複数の支持部122が配置されている。支持部122は、搬送キャリア20のフレーム21を支持する。支持部122は、第1の昇降機構123Aにより昇降駆動される。搬送キャリア20が真空チャンバ103内に搬送されると、所定の位置まで上昇した支持部122に受け渡される。支持部122の上端面がステージ111と同じレベル以下にまで降下することにより、搬送キャリア20は、ステージ111の所定の位置に載置される。
【0063】
カバー124の端部には、複数の昇降ロッド121が連結しており、カバー124を昇降可能にしている。昇降ロッド121は、第2の昇降機構123Bにより昇降駆動される。第2の昇降機構123Bによるカバー124の昇降の動作は、第1の昇降機構123Aとは独立して行うことができる。
【0064】
制御装置128は、第1の高周波電源110A、第2の高周波電源110B、プロセスガス源112、アッシングガス源113、減圧機構114、冷媒循環装置125、第1の昇降機構123A、第2の昇降機構123Bおよび静電吸着機構を含むプラズマ処理装置100を構成する要素の動作を制御する。
図8は、本実施形態で使用されるプラズマ処理装置のブロック図である。
【0065】
基板10のエッチングは、基板10が保持された搬送キャリア20を真空チャンバ内に搬入し、基板10がステージ111に載置された状態で行われる。
基板10の搬入の際、真空チャンバ103内では、昇降ロッド121の駆動により、カバー124が所定の位置まで上昇している。図示しないゲートバルブが開いて搬送キャリア20が搬入される。複数の支持部122は、上昇した状態で待機している。搬送キャリア20がステージ111上方の所定の位置に到達すると、支持部122に搬送キャリア20が受け渡される。搬送キャリア20は、保持シート22の粘着面22Xが上方を向くように、支持部122の上端面に受け渡される。
【0066】
搬送キャリア20が支持部122に受け渡されると、真空チャンバ103は密閉状態に置かれる。次に、支持部122が降下を開始する。支持部122の上端面が、ステージ111と同じレベル以下にまで降下することにより、搬送キャリア20は、ステージ111に載置される。続いて、昇降ロッド121が駆動する。昇降ロッド121は、カバー124を所定の位置にまで降下させる。このとき、カバー124に配置された押さえ部材107がフレーム21に点接触できるように、カバー124とステージ111との距離は調節されている。これにより、フレーム21が押さえ部材107によって押圧されるとともに、フレーム21がカバー124によって覆われ、基板10は窓部124Wから露出する。
【0067】
カバー124は、例えば、略円形の外形輪郭を有したドーナツ形であり、一定の幅および薄い厚みを備えている。窓部124Wの直径はフレーム21の内径よりも小さく、その外径はフレーム21の外径よりも大きい。したがって、搬送キャリア20をステージの所定の位置に搭載し、カバー124を降下させると、カバー124は、フレーム21を覆うことができる。窓部124Wからは、基板10の少なくとも一部が露出する。
【0068】
カバー124は、例えば、セラミックス(例えば、アルミナ、窒化アルミニウムなど)や石英などの誘電体や、アルミニウムあるいは表面がアルマイト処理されたアルミニウムなどの金属で構成される。押さえ部材107は、上記の誘電体や金属の他、樹脂材料で構成され得る。
【0069】
搬送キャリア20が支持部122に受け渡された後、直流電源126からESC電極119に電圧を印加する。これにより、保持シート22がステージ111に接触すると同時にステージ111に静電吸着される。なお、ESC電極119への電圧の印加は、保持シート22がステージ111に載置された後(接触した後)に、開始されてもよい。
【0070】
エッチングが終了すると、真空チャンバ103内のガスが排出され、ゲートバルブが開く。複数の素子チップを保持する搬送キャリア20は、ゲートバルブから進入した搬送機構によって、プラズマ処理装置100から搬出される。搬送キャリア20が搬出されると、ゲートバルブは速やかに閉じられる。搬送キャリア20の搬出プロセスは、上記のような搬送キャリア20をステージ111に搭載する手順とは逆の手順で行われてもよい。すなわち、カバー124を所定の位置にまで上昇させた後、ESC電極119への印加電圧をゼロにして、搬送キャリア20のステージ111への吸着を解除し、支持部122を上昇させる。支持部122が所定の位置まで上昇した後、搬送キャリア20は搬出される。
【0071】
以下、
図5に示すフローに対応する製造方法を、適宜図面を参照しながら説明する。
(1)準備工程
まず、ダイシングの対象となる基板を準備する。基板は、例えば、
図1A~
図1Cで示される。
【0072】
(2)保護膜形成工程
基板の第1の面に保護膜を形成する。保護膜は、素子領域をプラズマから保護するために設けられる。保護膜形成工程の前に、基板を搬送キャリアに保持させてもよい。
【0073】
保護膜の厚みは特に限定されないが、プラズマクリーニング工程およびプラズマダイシング工程において完全には除去されない程度であることが好ましい。保護膜の厚みは、例えば、プラズマクリーニング工程およびプラズマダイシング工程において保護膜がエッチングされる量(厚み)を算出し、このエッチング量以上になるように設定される。
【0074】
保護膜は、例えば、ポリイミド等の熱硬化性樹脂、フェノール樹脂等のフォトレジスト、あるいは、アクリル樹脂等の水溶性レジスト等の、いわゆるレジスト材料を含む。
【0075】
レジスト材料を、例えばシート状に成型した後、このシートを第1の面に貼り付けるか、あるいは、レジスト材料の原料液を、回転塗布やスプレー塗布等の方法を用いて、第1の面に塗布する。保護膜の形成を後者の方法により行う場合、特に保護膜の厚みが不均一になり易い。保護膜が形成された後の基板の断面は、例えば、
図2Aおよび
図2Bで示される。上記の通り、バンプの有無によって、分割領域に形成される保護膜の厚みが異なっている。
【0076】
分割領域に対応する部分の保護膜は、レーザスクライブ工程の前に除去されてもよい。この場合、フォレジストにより形成された保護膜は、フォトリソグラフィ法によって除去することができる。分割領域に対応する部分の保護膜は、レーザスクライブ工程により除去されてもよい。
【0077】
(3)レーザスクライブ工程
分割領域に第1の面の側からレーザ光を照射して、分割領域に対応し、かつ、基板の厚みよりも浅い溝を形成する。このとき、分割領域において、例えば絶縁膜および金属材料等をアブレーションして、半導体層を露出させる。そのため、溝の内部や基板の第1の面に形成された保護膜上には、金属材料、第2絶縁膜および保護膜等がアブレーションされることにより生じるデブリが付着し得る。
【0078】
レーザスクライブ工程後の基板の断面は、例えば、
図3Aおよび
図3Bで示される。上記の通り、バンプおよび金属材料の有無によって、分割領域に形成される溝の幅や深さが異なる。
【0079】
(4)プラズマクリーニング工程
基板の第1の面を第1のプラズマに晒す。
第1のプラズマは、酸化炭素ガスを含むプロセスガスにより発生させる。これにより、レーザスクライブ工程で形成された溝の表面には、炭素のイオンやラジカルに由来する炭素が付着する。一方、酸素イオンは溝に衝突し、デブリを除去する。よって、レーザスクライブ工程で形成された溝の深さや幅のバラツキがさらに大きくなることが抑制される。炭素は、プラズマクリーニング工程後に残存していてもよいし、プラズマクリーニング工程が終了するまでに除去されてもよい。
【0080】
図9Aは、本実施形態に係るプラズマクリーニング工程後の基板を模式的に示すX-X線における断面図である。
図9Bは、本実施形態に係るプラズマクリーニング工程後の基板を模式的に示すY-Y線における断面図である。
【0081】
図9Aおよび
図9Bに示されるように、本実施形態に係るプラズマクリーニングによれば、分割領域に形成される溝の深さは、レーザスクライビング後よりもそれぞれ深くなるものの、従来の酸素あるいは酸素とフッ素とを含むガスを用いるプラズマクリーニングに比べて、その程度は小さい。例えば、本実施形態に係るプラズマクリーニングにより分割領域102a~分割領域102dがエッチングされる深さd1~d4は、それぞれ従来の深さd1′~d4′(
図14Aおよび
図14B参照)よりも小さい。同様に、本実施形態に係るプラズマクリーニングによれば、分割領域に形成される溝の幅は、レーザスクライビング後と同じであるか、少しだけ広くなる。例えば、本実施形態に係るプラズマクリーニングにより分割領域102a~分割領域102dがエッチングされる幅は、それぞれ従来の幅w1′~w4′(
図14Aおよび
図14B参照)よりも狭い。
【0082】
プロセスガスは、さらにフッ素含有ガスを含んでもよい。これにより、デブリの除去効果が高まる。
具体的には、例えば、プロセスガスとしてCO2、O2およびSF6の混合ガスを、5sccm以上、500sccm以下で、真空チャンバに供給する。このとき、CO2の混合ガス全体に占める割合は、10体積%以上、100体積%未満であってよく、30体積%以上、80体積%以下であってよい。O2の混合ガス全体に占める割合は、70体積%以下であってよい。SF6の混合ガス全体に占める割合は、70体積%以下であってよい。
【0083】
その他の第1のプラズマを発生させる条件は、デブリの量および成分等に応じて適宜設定される。
例えば、真空チャンバ内の圧力は0.5Pa以上、30Pa以下であってよい。第1の高周波電源から第1の電極への投入電力は、500W以上、4800W以下であってよい。さらに、第2の電極に20W以上、1000W以下の高周波電力を投入して、基板が載置されるステージにバイアス電圧をかけてもよい。処理時間は、例えば、3秒以上、300秒以下であってよい。
【0084】
ステージの温度は低い方が望ましい。例えば、ステージの表面の温度は、15℃以下であることが好ましく、0℃以下であることがより好ましい。ステージの温度を下げて、基板の温度を下げることにより、溝の内部に炭素が付着し易くなる。
【0085】
(5)プラズマダイシング工程
溝の底部に露出する基板を第2のプラズマに晒して第2の面までエッチングし、基板を素子領域を備える素子チップに分割する。分割領域に形成された溝の幅および深さのバラツキがさらに大きくなることが抑制されているため、サイドエッチングやアンダーカットといった形状異常が抑制される。
【0086】
レーザスクライブ工程で形成された溝の底部に露出する基板を第2のプラズマに晒すことにより、分割領域における基板の厚み方向の残部がエッチングされて、基板は、素子領域を備える複数の素子チップに分割される。プラズマクリーニング工程およびプラズマダイシング工程で使用されるプラズマ処理装置は同じであってもよく、異なっていてもよい。同じプラズマ処理装置を使用する場合、プラズマクリーニング工程およびプラズマダイシング工程は連続して行われてもよい。
【0087】
図10Aは、本実施形態に係る方法により製造された素子チップを模式的に示すX-X線における断面図である。
図10Bは、本実施形態に係る方法により製造された素子チップを模式的に示すY-Y線における断面図である。分割領域102における基板10の厚み方向の残部がエッチングされて、基板10は、素子領域101を備える複数の素子チップ200に分割される。
【0088】
第2のプラズマの発生条件は、半導体層の材質等に応じて設定される。半導体層は、例えば、ボッシュプロセスによりプラズマエッチングされる。ボッシュプロセスでは、半導体層が深さ方向に垂直にエッチングされる。半導体層がSiを含む場合、ボッシュプロセスは、堆積ステップと、堆積膜エッチングステップと、Siエッチングステップとを順次繰り返すことにより、半導体層を深さ方向に掘り進む。
【0089】
堆積ステップは、例えば、プロセスガスとしてC4F8を150sccm~500sccmで供給しながら、真空チャンバ内の圧力を15Pa~25Paに調整し、第1の高周波電源から第1の電極への投入電力を1500W~5000Wとして、第2の高周波電源から第2の電極への投入電力を0W~50Wとして、2秒間~15秒間、処理する条件で行われる。
【0090】
堆積膜エッチングステップは、例えば、プロセスガスとしてSF6を20sccm~800sccmで供給しながら、真空チャンバ内の圧力を5Pa~15Paに調整し、第1の高周波電源から第1の電極への投入電力を1500W~5000Wとして、第2の高周波電源から第2の電極への投入電力を300W~1000Wとして、2秒間~10秒間、処理する条件で行われる。
【0091】
Siエッチングステップは、例えば、プロセスガスとしてSF6を200sccm~800sccmで供給しながら、真空チャンバ内の圧力を5Pa~25Paに調整し、第1の高周波電源から第1の電極への投入電力を1500W~5000Wとして、第2の高周波電源から第2の電極への投入電力を50W~500Wとして、5秒間~20秒間、処理する条件で行われる。
【0092】
上記のような条件で、堆積ステップ、堆積膜エッチングステップ、および、Siエッチングステップを繰り返すことにより、Siを含む半導体層は、10μm/分~20μm/分の速度で深さ方向に垂直にエッチングされ得る。
【0093】
基板が個片化された後、プラズマ処理装置においてアッシングを行ってもよい。これにより、保護膜、さらには炭素が除去される。
【0094】
アッシングは、例えば、アッシングガスとしてCF4とO2との混合ガス(流量比CF4:O2=1:10)を150sccm~300sccmで供給しながら、真空チャンバ内の圧力を5Pa~15Paに調整し、第1の高周波電源から第1の電極への印加電力を1500W~5000Wとして、第2の高周波電源から第2の電極への印加電力を0W~300Wとする条件により行われる。なお、アッシング工程における第2の電極への印加電力は、プラズマダイシング工程における第2の電極への印加電力よりも小さくなるように設定することが望ましい。
【0095】
保護膜が水溶性である場合、アッシングに替えて、水洗により保護膜を除去してもよい。
【0096】
プラズマダイシング工程の後、素子チップは、保持シートから取り外される。
素子チップを、例えば、保持シートの非粘着面側から、保持シートとともに突き上げピンで突き上げる。これにより、素子チップの少なくとも一部は、保持シートから浮き上がる。その後、ピックアップ装置により、素子チップは保持シートから取り外される。
【0097】
以下、実施例を挙げて本発明をさらに詳しく説明するが、本発明は、以下の実施例に限定されるものではない。
【0098】
[実施例1]
(1)準備工程および保護膜形成工程
半導体層(厚み約90μm)と配線層(厚み約7μm)とを備える基板を準備した。回転塗布法により、基板の配線層を覆う保護膜(厚み約57μm)を形成した。
【0099】
(2)レーザスクライブ工程
分割領域に保護膜側からレーザ光を照射して、分割領域における保護膜と配線層とを除去した。
図11は、レーザスクライブ工程後の基板)の要部の走査型電子顕微鏡(SEM)の画像(倍率800倍)をトレースした断面図である。形成された溝の半導体層11における深さは約13μmであった。形成された溝の配線層12における幅は約45μmであり、半導体層11における最大の幅は約37μmであった。溝の底部および側面にはデブリ50が付着していた。
【0100】
(3)プラズマクリーニング工程
図7に示すようなプラズマ処理装置を用いて、基板を第1のプラズマに晒して、溝のデブリを除去した。プロセスガスとしてCO
2およびSF
6の混合ガスを用いた。CO
2およびSF
6の供給量は、いずれも100sccmとした。真空チャンバ内の圧力は5Pa、第1の電極への投入電力は2500W、第2の電極への投入電力は200Wとして45秒間処理した。
図12は、プラズマクリーニング工程後の基板の要部のSEM画像(倍率800倍)をトレースした断面図である。溝内のデブリは除去されていた。溝の半導体層11における深さは約16μmであり、本工程により溝は若干深くなっていた。溝の配線層12における幅は約45.4μm、半導体層11における最大の幅は約37.3μmであり、レーザスクライブ工程後とほぼ同じであった。
【0101】
(4)プラズマダイシング工程
続いて、第1のプラズマとは異なる条件で発生させた第2のプラズマに分割領域を晒して、基板を素子チップに分割した。
図13は、製造された素子チップの要部のSEM画像(倍率400倍)をトレースした断面図である。半導体層11の端面はほぼ平坦であり、サイドエッチングやアンダーカットといった形状異常は抑制されていた。
【0102】
第2プラズマによる基板の素子チップへの分割は、ボッシュプロセスにより行った。ボッシュプロセスでは、堆積ステップと堆積膜エッチングステップとSiエッチングステップとを、順次繰り返した。繰り返し回数は25回であった。
【0103】
堆積ステップでは、プロセスガスとしてC4F8を用いた。C4F8の供給量は400sccmとした。真空チャンバ内の圧力は15Pa、第1の電極への投入電力は4800W、第2の電極への投入電力は50Wとして、3秒間処理した。
堆積膜エッチングステップでは、プロセスガスとしてSF6を用いた。SF6の供給量は600sccmとした。真空チャンバ内の圧力は20Pa、第1の電極への投入電力は4800W、第2の電極への投入電力は300Wとして、2秒間処理した。
Siエッチングステップでは、プロセスガスとしてSF6を用いた。SF6の供給量は600sccmとした。真空チャンバ内の圧力は20Pa、第1の電極への投入電力は4800W、第2の電極への投入電力は50Wとして、5秒間処理した。
【0104】
[比較例1]
実施例1と同様にして、準備工程および保護膜形成工程(1)およびレーザスクライブ工程(2)を行った。
【0105】
(3)プラズマクリーニング工程
プロセスガスとしてCO
2に替えてO
2を用いたこと以外は、実施例1と同様にしてプラズマクリーニング工程を行った。
図16は、プラズマクリーニング工程後の基板の要部のSEM画像(倍率800倍)をトレースした断面図である。溝内のデブリは除去されていた。溝の半導体層11における深さは約25μmであり、本工程により溝は2倍程度深くなっていた。溝の配線層12における幅は約45.3μmでありほとんど変化はない一方、半導体層11には深さ約3.3μmのアンダーカットが形成されており、半導体層11における最大の幅は約6μm以上大きくなっていた。
【0106】
(4)プラズマダイシング工程
続いて、実施例1と同様にして、基板を素子チップに分割した。
図17は、製造された素子チップの要部のSEM画像(倍率400倍)をトレースした断面図である。半導体層11の端面には深さ約10μmのサイドエッチングが発生していた。
【産業上の利用可能性】
【0107】
本発明の素子チップの製造方法によれば、所望のプラズマダイシングが行われるため、種々の基板から素子チップを製造する方法として有用である。
【符号の説明】
【0108】
10:基板
10X:第1の面
10Y:第2の面
101:素子領域
102、102a~102d:分割領域
11:半導体層
12:配線層
13:金属材料
14:第2絶縁膜
15:バンプ
20:搬送キャリア
21:フレーム
21a:ノッチ
21b:コーナーカット
22:保持シート
22X:粘着面
22Y:非粘着面
40:保護膜
50:デブリ
100:プラズマ処理装置
103:真空チャンバ
103a:ガス導入口
103b:排気口
108:誘電体部材
109:第1の電極
110A:第1の高周波電源
110B:第2の高周波電源
111:ステージ
112:プロセスガス源
113:アッシングガス源
114:減圧機構
115:電極層
116:金属層
117:基台
118:外周部
119:ESC電極
120:第2の電極
121:昇降ロッド
122:支持部
123A:第1の昇降機構
123B:第2の昇降機構
124:カバー
124W:窓部
125:冷媒循環装置
126:直流電源
127:冷媒流路
128:制御装置
129:外周リング
200:素子チップ