(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-10-06
(45)【発行日】2023-10-17
(54)【発明の名称】半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
(51)【国際特許分類】
H01L 29/872 20060101AFI20231010BHJP
H01L 21/329 20060101ALI20231010BHJP
H01L 29/861 20060101ALI20231010BHJP
H01L 29/868 20060101ALI20231010BHJP
H01L 21/336 20060101ALI20231010BHJP
H01L 29/78 20060101ALI20231010BHJP
H01L 29/12 20060101ALI20231010BHJP
H01L 29/47 20060101ALI20231010BHJP
H01L 21/265 20060101ALI20231010BHJP
【ＦＩ】
H01L29/86 301D
H01L29/86 301F
H01L29/86 301P
H01L29/91 K
H01L29/78 658A
H01L29/78 657D
H01L29/78 652T
H01L29/78 652M
H01L29/78 652J
H01L29/78 652F
H01L29/78 652S
H01L29/78 653A
H01L29/78 652D
H01L29/86 301M
H01L29/48 M
H01L29/48 F
H01L29/48 D
H01L29/48 P
H01L21/265 W
【請求項の数】
16
(21)【出願番号】P 2020084887
(22)【出願日】2020-05-14
(65)【公開番号】P2021180262
(43)【公開日】2021-11-18
【審査請求日】2022-02-24
(73)【特許権者】
【識別番号】000003078
【氏名又は名称】株式会社東芝
(74)【代理人】
【識別番号】100119035
【弁理士】
【氏名又は名称】池上 徹真
(74)【代理人】
【識別番号】100141036
【弁理士】
【氏名又は名称】須藤 章
(74)【代理人】
【識別番号】100178984
【弁理士】
【氏名又は名称】高下 雅弘
(72)【発明者】
【氏名】清水 達雄
【審査官】鈴木 聡一郎
(56)【参考文献】
【文献】特開２０１７－１２６６０４（ＪＰ，Ａ）
【文献】国際公開第２０１４／１５５６５１（ＷＯ，Ａ１）
【文献】特表２００５－５３６０７０（ＪＰ，Ａ）
【文献】特開２０１８－０８５３８２（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２１／２６５
Ｈ０１Ｌ ２１／３２９
Ｈ０１Ｌ ２１／３３６
Ｈ０１Ｌ ２９／１２
Ｈ０１Ｌ ２９／４７
Ｈ０１Ｌ ２９／７８
Ｈ０１Ｌ ２９／８６１
Ｈ０１Ｌ ２９／８６８
Ｈ０１Ｌ ２９／８７２
(57)【特許請求の範囲】
【請求項1】
第１の電極と、第２の電極と、
前記第１の電極と前記第２の電極との間に位置する炭化珪素層であって、
ｎ型の第１の炭化珪素領域と、
前記第１の炭化珪素領域と前記第１の電極との間に位置し、前記第１の電極に接し、４個のシリコン原子と結合する１個の酸素原子を含む第２の炭化珪素領域と、
を含む炭化珪素層と、
を備える半導体装置。
【請求項2】
前記第２の炭化珪素領域の酸素の最大濃度は１×１０１７ｃｍ－３以上１×１０２１ｃｍ－３以下である請求項１記載の半導体装置。
【請求項3】
前記第１の電極と前記第２の炭化珪素領域との中の酸素の濃度分布が第１のピークを有し、前記第１の電極と前記第２の炭化珪素領域との間の界面と前記第１のピークとの間の距離が１ｎｍ以下である請求項１又は請求項２記載の半導体装置。
【請求項4】
前記第１の電極と前記第２の炭化珪素領域との中の酸素の濃度分布が、前記第１のピークと前記第１の炭化珪素領域との間に、第２のピークを有する請求項３記載の半導体装置。
【請求項5】
前記第１の電極は、金属シリサイドを含む請求項１ないし請求項４いずれか一項記載の半導体装置。
【請求項6】
前記炭化珪素層は、前記第２の炭化珪素領域を間に挟み、前記第１の電極に接する１対のｐ型の第３の炭化珪素領域を、を更に含む請求項１ないし請求項５いずれか一項記載の半導体装置。
【請求項7】
第１の電極と、第２の電極と、
前記第１の電極と前記第２の電極との間に位置する炭化珪素層であって、
ｎ型の第１の炭化珪素領域と、
前記第１の炭化珪素領域と前記第１の電極との間に位置し、前記第１の電極に接し、４個のシリコン原子と結合する１個の酸素原子を含む第２の炭化珪素領域と、
前記第１の炭化珪素領域と前記第１の電極との間に位置するｐ型の第３の炭化珪素領域と、
前記第３の炭化珪素領域と前記第１の電極との間に位置し、前記第１の電極に接し、前記第１の炭化珪素領域よりもｎ型不純物濃度の高いｎ型の第４の炭化珪素領域と、
を含む炭化珪素層と、
前記炭化珪素層の前記第１の電極の側に位置するゲート電極と、
前記ゲート電極と前記第３の炭化珪素領域との間に位置するゲート絶縁層と、
を備える半導体装置。
【請求項8】
前記第２の炭化珪素領域の酸素の最大濃度は１×１０１７ｃｍ－３以上１×１０２１ｃｍ－３以下である請求項７記載の半導体装置。
【請求項9】
前記第１の電極と前記第２の炭化珪素領域との中の酸素の濃度分布が第１のピークを有し、前記第１の電極と前記第２の炭化珪素領域との間の界面と前記第１のピークとの間の距離が１ｎｍ以下である請求項７又は請求項８記載の半導体装置。
【請求項10】
前記第１の電極と前記第２の炭化珪素領域との中の酸素の濃度分布が、前記第１のピークと前記第１の炭化珪素領域との間に、第２のピークを有する請求項９記載の半導体装置。
【請求項11】
前記第１の電極は、金属シリサイドを含む請求項７ないし請求項１０いずれか一項記載の半導体装置。
【請求項12】
前記第１の電極の前記第２の炭化珪素領域に接する第１の部分と、前記第１の電極の前記第４の炭化珪素領域に接する第２の部分は、同一の材料である請求項７ないし請求項１１いずれか一項記載の半導体装置。
【請求項13】
請求項１ないし請求項１２いずれか一項記載の半導体装置を備えるインバータ回路。
【請求項14】
請求項１ないし請求項１２いずれか一項記載の半導体装置を備える駆動装置。
【請求項15】
請求項１ないし請求項１２いずれか一項記載の半導体装置を備える車両。
【請求項16】
請求項１ないし請求項１２いずれか一項記載の半導体装置を備える昇降機。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機に関する。
【背景技術】
【0002】
次世代の半導体デバイス用の材料として炭化珪素（ＳｉＣ）が期待されている。炭化珪素はシリコン（Ｓｉ）と比較して、バンドギャップが約３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば低損失かつ高温動作可能な半導体デバイスを実現することができる。
【0003】
炭化珪素を用いたショットキーバリアダイオード（ＳＢＤ）において、炭化珪素層と電極との間のショットキー障壁高さがばらつくと、ＳＢＤの整流特性にばらつきが生じる。したがって、ショットキー障壁高さのばらつきが抑制された半導体装置の実現が望まれる。
【先行技術文献】
【特許文献】
【0004】
【文献】特開２０１７－１２６６０４号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明が解決しようとする課題は、ショットキー障壁高さのばらつきが抑制された半導体装置を提供することにある。
【課題を解決するための手段】
【0006】
実施形態の半導体装置は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に位置する炭化珪素層であって、ｎ型の第１の炭化珪素領域と、前記第１の炭化珪素領域と前記第１の電極との間に位置し、前記第１の電極に接し、４個のシリコン原子と結合する１個の酸素原子を含む第２の炭化珪素領域と、を含む炭化珪素層と、
を備える。
を備える。
【図面の簡単な説明】
【0007】
【図1】第１の実施形態の半導体装置の模式断面図。
【図2】第１の実施形態の酸素領域の説明図。
【図3】第１の実施形態の半導体装置の酸素の濃度分布を示す図。
【図4】第１の実施形態の半導体装置の製造方法を例示する工程フロー図。
【図5】第１の実施形態の半導体装置の製造方法を示す模式断面図。
【図6】第１の実施形態の半導体装置の製造方法を示す模式断面図。
【図7】第１の実施形態の半導体装置の製造方法を示す模式断面図。
【図8】第１の実施形態の半導体装置の製造方法を示す模式断面図。
【図9】第１の実施形態の半導体装置の製造方法を示す模式断面図。
【図10】第１の実施形態の半導体装置の作用及び効果の説明図。
【図11】第１の実施形態の半導体装置の作用及び効果の説明図。
【図12】第１の実施形態の半導体装置の製造方法の作用及び効果の説明図。
【図13】第２の実施形態の半導体装置の模式断面図。
【図14】第３の実施形態の半導体装置の模式断面図。
【図15】第３の実施形態の半導体装置の等価回路図。
【図16】第３の実施形態の第１の変形例の半導体装置の模式断面図。
【図17】第３の実施形態の第２の変形例の半導体装置の模式断面図。
【図18】第４の実施形態の半導体装置の模式断面図。
【図19】第４の実施形態の半導体装置の模式上面図。
【図20】第４の実施形態の半導体装置の模式断面図。
【図21】第４の実施形態及び変形例の上面図。
【図22】第５の実施形態の半導体装置の模式断面図。
【図23】第５の実施形態の変形例の半導体装置の模式断面図。
【図24】第５の実施形態の変形例の半導体装置の模式上面図。
【図25】第５の実施形態の変形例の半導体装置の模式断面図
【図26】第６の実施形態の半導体装置の模式断面図。
【図27】第７の実施形態の半導体装置の模式断面図。
【図28】第８の実施形態の半導体装置の模式断面図。
【図29】第８の実施形態の半導体装置の模式上面図。
【図30】第９の実施形態の半導体装置の模式断面図。
【図31】第１０の実施形態の駆動装置の模式図。
【図32】第１１の実施形態の車両の模式図。
【図33】第１２の実施形態の車両の模式図。
【図34】第１３の実施形態の昇降機の模式図。
【発明を実施するための形態】
【0008】
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材などには同一の符号を付し、一度説明した部材などについては適宜その説明を省略する。
【0009】
また、以下の説明において、ｎ＋、ｎ、ｎ－及び、ｐ＋、ｐ、ｐ－の表記がある場合は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型不純物濃度が相対的に高く、ｎ－はｎよりもｎ型不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型不純物濃度が相対的に高く、ｐ－はｐよりもｐ型不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ－型を単にｎ型、ｐ＋型、ｐ－型を単にｐ型と記載する場合もある。各領域の不純物濃度は、別段の記載がある場合を除き、例えば、各領域の中央部の不純物濃度の値で代表させる。
【0010】
不純物濃度は、例えば、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定することが可能である。また、不純物濃度の相対的な高低は、例えば、ＳＣＭ（Ｓｃａｎｎｉｎｇ Ｃａｐａｃｉｔａｎｃｅ Ｍｉｃｒｏｓｃｏｐｙ）で求められるキャリア濃度の高低から判断することも可能である。また、不純物領域の幅や深さ等の距離は、例えば、ＳＩＭＳで求めることが可能である。また。不純物領域の幅や深さ等の距離は、例えば、ＳＣＭ像から求めることが可能である。
【0011】
トレンチの深さ、絶縁層の厚さ等は、例えば、ＳＩＭＳやＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）の画像上で計測することが可能である。
【0012】
炭化珪素層中の酸素原子の結合状態は、Ｘ線光電子分光法（ＸＰＳ法）を用いることで同定できる。また、炭化珪素層中の酸素原子が、炭化珪素の結晶構造の炭素サイトに位置するか否かは、例えば、ラマン分光法を用いることで判定できる。
【0013】
（第１の実施形態）
第１の実施形態の半導体装置は、第１の電極と、第２の電極と、第１の電極と第２の電極との間の位置する炭化珪素層であって、ｎ型の第１の炭化珪素領域と、第１の炭化珪素領域と第１の電極との間に位置し、第１の電極に接し、４個のシリコン原子と結合する１個の酸素原子を含む第２の炭化珪素領域と、を含む炭化珪素層と、を備える。
第１の実施形態の半導体装置は、第１の電極と、第２の電極と、第１の電極と第２の電極との間の位置する炭化珪素層であって、ｎ型の第１の炭化珪素領域と、第１の炭化珪素領域と第１の電極との間に位置し、第１の電極に接し、４個のシリコン原子と結合する１個の酸素原子を含む第２の炭化珪素領域と、を含む炭化珪素層と、を備える。
【0014】
図１は、第１の実施形態の半導体装置の模式断面図である。第１の実施形態の半導体装置は、ショットキーバリアダイオード（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ：ＳＢＤ）である。第１の実施形態の半導体装置は、ＳＢＤ１００である。ＳＢＤ１００は、電子をキャリアとする。
【0015】
ＳＢＤ１００は、炭化珪素層１０、アノード電極１２（第１の電極）、カソード電極１４（第２の電極）を備える。
【0016】
アノード電極１２は、第１の電極の一例である。カソード電極１４は、第２の電極の一例である。
【0017】
炭化珪素層１０は、カソード領域１６、ドリフト領域１８（第１の炭化珪素領域）、酸素領域２０（第２の炭化珪素領域）を含む。
【0018】
炭化珪素層１０は、例えば、４Ｈ－ＳｉＣの単結晶である。炭化珪素層１０は、第１の面Ｐ１と第２の面Ｐ２とを有する。第２の面Ｐ２は、第１の面Ｐ１に対向する。第１の面Ｐ１は炭化珪素層１０の表面であり、第２の面Ｐ２は炭化珪素層１０の裏面である。
【0019】
炭化珪素層１０は、アノード電極１２とカソード電極１４との間に位置する。
【0020】
本明細書中、「深さ」とは、第１の面Ｐ１を基準とする第１の面Ｐ１から第２の面Ｐ２に向かう方向の距離を意味する。
【0021】
以下、炭化珪素層１０の第１の面Ｐ１がシリコン面に対し０度以上１０度以下傾斜した面、第２の面Ｐ２がカーボン面に対し０度以上１０度以下傾斜した面である場合を例に説明する。炭化珪素層１０の第１の面Ｐ１がシリコン面に対し０度以上１０度以下のオフ角を備える。
【0022】
カソード領域１６は、ｎ＋型のＳｉＣである。カソード領域１６は、例えば、窒素（Ｎ）をｎ型不純物として含む。カソード領域１６のｎ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下である。
【0023】
ドリフト領域１８は、ｎ－型のＳｉＣである。ドリフト領域１８は、カソード領域１６とアノード電極１２との間に位置する。ドリフト領域１８は、カソード領域１６と第１の面Ｐ１との間に位置する。
【0024】
ドリフト領域１８は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドリフト領域１８のｎ型不純物濃度は、例えば、１×１０１５ｃｍ－３以上２×１０１６ｃｍ－３以下である。ドリフト領域１８のｎ型不純物濃度は、カソード領域１６のｎ型不純物濃度より低い。
【0025】
ドリフト領域１８は、例えば、カソード領域１６上にエピタキシャル成長により形成されたＳｉＣのエピタキシャル成長層である。ドリフト領域１８の厚さは、例えば、５μｍ以上１００μｍ以下である。
【0026】
酸素領域２０は、ｎ－型のＳｉＣである。酸素領域２０は、ドリフト領域１８とアノード電極１２との間に位置する。酸素領域２０は、ドリフト領域１８と第１の面Ｐ１との間に位置する。酸素領域２０は、アノード電極１２に接する。
【0027】
酸素領域２０は、酸素を不純物として含む。酸素領域２０の酸素の最大濃度は、例えば、１×１０１７ｃｍ－３以上１×１０２１ｃｍ－３以下である。
【0028】
酸素領域２０は、４個のシリコン原子と結合する１個の酸素原子を含む。
【0029】
酸素領域２０は、例えば、窒素（Ｎ）をｎ型不純物として含む。酸素領域２０のｎ型不純物濃度は、例えば、１×１０１５ｃｍ－３以上２×１０１６ｃｍ－３以下である。
【0030】
【0031】
図２（ｂ）に示すように、酸素領域２０には、４個のシリコン原子と結合する１個の酸素原子が存在する。言い換えれば、酸素領域２０には、図２（ａ）に示す炭化珪素の結晶構造の炭素サイトに位置する１個の酸素原子が存在する。言い換えれば、酸素領域２０は、炭化珪素の結晶構造の炭素原子を１個の酸素原子が置換した構造を有する。
【0032】
図３は、第１の実施形態の半導体装置の酸素の濃度分布を示す図である。図３は、アノード電極１２及び炭化珪素層１０の酸素の深さ方向の濃度分布を示す。図３は、アノード電極１２、酸素領域２０、及び、ドリフト領域１８の酸素の深さ方向の濃度分布を示す。
【0033】
アノード電極１２と酸素領域２０との中の酸素の濃度分布は第１のピークを有する。アノード電極１２と酸素領域２０との間の界面と第１のピークとの間の距離は１ｎｍ以下である。酸素領域２０の中で、酸素はアノード電極１２と酸素領域２０との間の界面にパイルアップしている。
【0034】
第１のピークの酸素濃度は、例えば、１×１０１７ｃｍ－３以上１×１０２１ｃｍ－３以下である。
【0035】
アノード電極１２と酸素領域２０との中の酸素の濃度分布は、第１のピークとドリフト領域１８との間に、第２のピークを有する。第２のピークの酸素濃度は、例えば、第１のピークの酸素濃度よりも低い。
【0036】
アノード電極１２は、炭化珪素層１０の第１の面Ｐ１側に位置する。アノード電極１２は、酸素領域２０及びドリフト領域１８に電気的に接続される。
【0037】
アノード電極１２は、炭化珪素層１０に接する。アノード電極１２は、酸素領域２０に接する。
【0038】
アノード電極１２と酸素領域２０との間は、ショットキー接触（ショットキーコンタクト）である。アノード電極１２と酸素領域２０との間のショットキー障壁高さは、例えば、０．７ｅＶ以上１．０ｅＶ以下である。アノード電極１２と酸素領域２０との間のショットキー障壁高さは、例えば、約０．８ｅＶである。
【0039】
アノード電極１２は導電体である。アノード電極１２は、例えば、金属、金属間化合物、金属窒化物、金属シリサイド、又は、半導体である。
【0040】
アノード電極１２は、例えば、積層構造を有していても構わない。アノード電極１２は、例えば、２種の異なる金属の積層構造を有する。アノード電極１２は、例えば、金属シリサイドと金属との積層構造を有する。
【0041】
アノード電極１２は、例えば、チタンとアルミニウムの積層構造である。アノード電極１２は、例えば、ニッケルシリサイドを含む。アノード電極１２は、例えば、ニッケルシリサイドとアルミニウムの積層構造である。
【0042】
カソード電極１４は、炭化珪素層１０の第２の面Ｐ２側に位置する。カソード電極１４は、カソード領域１６に接する。カソード電極１４は、カソード領域１６に電気的に接続される。
【0043】
カソード電極１４は導電体である。カソード電極１４は、例えば、金属、金属間化合物、金属窒化物、金属シリサイド、又は、半導体である。
【0044】
カソード電極１４は、例えば、ニッケルである。ニッケルは、炭化珪素層１０と反応してニッケルシリサイドを形成しても構わない。ニッケルシリサイドは、例えば、ＮｉＳｉ、Ｎｉ２Ｓｉである。
【0045】
次に、第１の実施形態の半導体装置の製造方法の一例について説明する。
【0046】
第１の実施形態の半導体装置の製造方法は、ｎ型の第１の炭化珪素領域を有する炭化珪素層に酸素のイオン注入を行い、炭化珪素層の上に導電膜を形成し、第１の熱処理を行う。また、イオン注入の後、導電膜を形成する前に、第１の熱処理よりも温度の高い第２の熱処理を、更に行う
【0047】
図４は、第１の実施形態の半導体装置の製造方法を例示する工程フロー図である。図５、図６、図７、図８、図９は、第１の実施形態の半導体装置の製造方法を示す模式断面図である。図５、図６、図７、図８、図９は、図１に対応する断面を示す。
【0048】
以下、アノード電極１２が、チタンとアルミニウムの積層構造であり、カソード電極１４がニッケルである場合を例に説明する。
【0049】
図４に示すように、半導体装置の製造方法は、炭化珪素層準備（ステップＳ１００）、酸化膜形成（ステップＳ１０２）、酸素イオン注入（ステップＳ１０４）、拡散アニール（ステップＳ１０６）、酸化膜除去（ステップＳ１０８）、チタン膜／アルミニウム膜形成（ステップＳ１１０）、パイルアップアニール（ステップＳ１１２）、裏面ニッケル膜形成（ステップＳ１１４）を備える。
【0050】
ステップＳ１００では、炭化珪素層１０を準備する（図５）。炭化珪素層１０は、ｎ＋型のカソード領域１６とｎ－型のドリフト領域１８を備える。ドリフト領域１８は、例えば、ｎ＋型のカソード領域１６上にエピタキシャル成長法により形成される。炭化珪素層１０は、第１の面Ｐ１と第２の面Ｐ２とを有する。
【0051】
ステップＳ１０２では、炭化珪素層１０の上に酸化膜２２を形成する（図６）。酸化膜２２は、Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ法（ＣＶＤ法）あるいは熱酸化法により形成される。
【0052】
ステップＳ１０２では、炭化珪素層１０に酸素のイオン注入を行う（図７）。酸化膜２２を通過した酸素イオンが炭化珪素層１０に導入される。酸素のイオン注入により、炭化珪素層１０の炭素の結合が切れ、炭化珪素層１０の炭素欠損（Ｃａｒｂｏｎ Ｖａｃａｎｃｙ）が増加する。
【0053】
酸素のイオン注入により、酸素を含む酸素領域２０が形成される。
【0054】
ステップＳ１０２では、拡散アニールを行う。拡散アニールは、第２の熱処理の一例である。拡散アニールにより、炭化珪素層１０の中を酸素が拡散する。また、拡散アニールにより、炭素欠損に酸素原子が入り、炭化珪素の結晶構造の炭素原子を１個の酸素原子が置換した構造が生成される。
【0055】
拡散アニールは、例えば、アルゴン（Ａｒ）又は窒素（Ｎ）を含む雰囲気中で行う。拡散アニールは、例えば、アルゴン（Ａｒ）ガスのような不活性ガス雰囲気で行う。
【0056】
拡散アニールの温度は、例えば、後に行われるパイルアップアニールの温度よりも高い。拡散アニールの温度は、例えば、８００℃以上１０００℃以下である。
【0057】
ステップＳ１０８では、酸化膜２２を除去する（図８）。酸化膜２２は、例えば、ウェットエッチングを用いて除去する。
【0058】
ステップＳ１１０では、炭化珪素層１０の上に、チタン膜とアルミニウム膜の積層膜２４を形成する（図９）。積層膜２４は、例えば、スパッタ法を用いて形成される。積層膜２４は、導電膜の一例である。積層膜２４は、最終的にアノード電極１２となる。
【0059】
ステップＳ１１２では、パイルアップアニールを行う。パイルアップアニールは、第１の熱処理の一例である。パイルアップアニールにより、酸素領域２０の酸素が、アノード電極１２と酸素領域２０との間の界面にパイルアップする。
【0060】
パイルアップアニールは、例えば、アルゴン（Ａｒ）又は窒素（Ｎ）を含む雰囲気中で行う。パイルアップアニールは、例えば、アルゴン（Ａｒ）ガスのような不活性ガス雰囲気で行う。
【0061】
パイルアップアニールの温度は、例えば、拡散アニールの温度よりも低い。パイルアップアニールの温度は、例えば、３００℃以上７００℃以下である。
【0062】
ステップＳ１１４では、炭化珪素層１０の第２の面Ｐ２にニッケル膜を形成する。炭化珪素層１０の裏面にニッケル膜を形成する。ニッケル膜は、例えば、スパッタ法を用いて形成される。ニッケル膜は、最終的にカソード電極１４となる。
【0063】
以上の製造方法により、図１に示すＳＢＤ１００が製造される。
【0064】
次に、第１の実施形態の半導体装置及び半導体装置の製造方法の作用及び効果について説明する。
【0065】
炭化珪素を用いたショットキーバリアダイオード（ＳＢＤ）では、炭化珪素層と電極との間のショットキー障壁高さがばらつく場合がある。炭化珪素層と電極との間のショットキー障壁高さがばらつくと、ＳＢＤの整流特性にばらつきが生じる。
【0066】
例えば、局所的にショットキー障壁の低い部分が生じるとＳＢＤの順バイアス時にオン電圧（ＶＦ）のばらつきの原因となる恐れがある。また、局所的にショットキー障壁の低い部分が生じると、例えば、ショットキー障壁の低い部分に過剰な順方向電流（オン電流）が流れ、ＳＢＤ１００が破壊する恐れがある。また、局所的にショットキー障壁の低い部分が生じると、逆バイアス時の降伏電圧が局所的に低下する恐れがある。したがって、ショットキー障壁高さのばらつきが抑制されたＳＢＤの実現が望まれる。
【0067】
ショットキー障壁高さのばらつきは、例えば、炭化珪素層と電極との間の反応のばらつき、炭化珪素層の炭素欠損密度のばらつき、ｎ型不純物濃度のばらつき等に起因する。
【0068】
ＳＢＤ１００は、炭化珪素層１０の中に、アノード電極１２に接する酸素領域２０を備える。酸素領域２０は、４個のシリコン原子と結合する１個の酸素原子を含む。ＳＢＤ１００は、酸素領域２０を備えることにより、ショットキー障壁高さのばらつきを抑制することが可能となる。以下、詳述する。
【0069】
発明者による第１原理計算の結果、炭化珪素の結晶構造中に、炭素欠損と酸素原子が共存する場合、図２（ｂ）に示すように、１個の酸素原子が炭素欠損を埋めて、４個のシリコン原子と結合する構造がエネルギー的に安定であることが明らかになった。すなわち、炭化珪素の結晶構造の炭素サイトに１個の酸素原子が位置する構造がエネルギー的に安定であることが明らかになった。
【0070】
図１０は、第１の実施形態の半導体装置の作用及び効果の説明図である。図１０は、炭化珪素の結晶構造の炭素サイトに１個の酸素原子が位置する場合のバンド図である。図１０に示すように、バンドギャップ（図１０のＥｇ）の中の伝導帯の下端側に局在状態（ｌｏｃａｌｉｚｅｄ ｓｔａｔｅ）が形成される。
【0071】
【0072】
図１１に示すように、局在状態は、伝導帯下端から約０．８ｅＶの位置に形成される。局在状態と伝導帯下端とのエネルギー差は、例えば、０．７ｅＶ以上１．０ｅＶ以下である。
【0073】
酸素領域２０に局在状態が存在すると、酸素領域２０に接するアノード電極１２と局在状態との間で電子の移動が生じる。この電子の移動により、アノード電極１２と酸素領域２０との間のショットキー障壁高さが、約０．８ｅＶに固定される。いわゆるフェルミレベルピンニングが生じることで、アノード電極１２と酸素領域２０との間のショットキー障壁高さが、約０．８ｅＶに固定される。
【0074】
ショットキー障壁高さが、約０．８ｅＶに固定されることで、ＳＢＤ１００のショットキー障壁高さのばらつきが抑制される。
【0075】
また、局在状態がバンドギャップ中に形成され、フェルミレベルピンニングが生じることで、アノード電極１２の材料に依存せず、ショットキー障壁高さが、約０．８ｅＶに固定される。したがって、アノード電極１２の材料を任意に選択することが可能となる。
【0076】
十分な量の局在状態を酸素領域２０に形成し、ショットキー障壁高さを安定して固定する観点から、酸素領域２０の酸素の最大濃度は１×１０１７ｃｍ－３以上であることが好ましく、１×１０１８ｃｍ－３以上であることがより好ましく、１×１０１９ｃｍ－３以上であることが更に好ましい。
【0077】
アノード電極１２と酸素領域２０との中の酸素の濃度分布は、第１のピークを有する。第１のピークの酸素濃度は、１×１０１７ｃｍ－３以上であることが好ましく、１×１０１８ｃｍ－３以上であることがより好ましく、１×１０１９ｃｍ－３以上であることが更に好ましい。
【0078】
局在状態とアノード電極１２との間の電子の移動を容易にする観点から、アノード電極１２と酸素領域２０との間の界面と第１のピークとの間の距離が１ｎｍ以下であることが好ましい。
【0079】
十分な量の局在状態を酸素領域２０に形成し、ショットキー障壁高さを安定して固定する観点から、酸素領域２０に含まれる酸素原子の中で、４個のシリコン原子と結合する１個の酸素原子の割合が、他の結合状態を有する酸素原子の割合よりも多いことが好ましい。他の結合状態とは、例えば、酸素原子が、炭化珪素の結晶構造の格子間に存在する状態である。また、例えば、２個の酸素原子が、炭化珪素の結晶構造の炭素サイトにペアで存在する場合である。例えば、酸素領域２０に含まれる酸素原子の中で、４個のシリコン原子と結合する１個の酸素原子の割合が、炭化珪素の結晶構造の格子間に存在する酸素原子の割合よりも高い。また、例えば、酸素領域２０に含まれる酸素原子の中で、４個のシリコン原子と結合する１個の酸素原子の割合が、炭化珪素の結晶構造の炭素サイトにペアで存在する酸素原子の割合よりも高い。
【0080】
第１の実施形態のＳＢＤ１００の製造方法では、イオン注入により炭化珪素層１０に酸素を導入する。イオン注入のエネルギーにより、炭化珪素層１０の炭素の結合が切れ、炭素欠損が多量に形成できる。多量に形成された炭素欠損を酸素原子で埋めることにより、酸素領域２０に多量の局在状態を形成することが可能である。また、酸素は分子ではなく、原子（イオン）の状態で炭化珪素層１０に導入されるため、炭素欠損を１個の酸素原子で埋めることが容易となる。
【0081】
図１２は、第１の実施形態の半導体装置の製造方法の作用及び効果の説明図である。図１２は、第１の実施形態の半導体装置の製造方法における酸素の濃度分布を示す図である。図１２は、アノード電極１２及び炭化珪素層１０の、酸素の深さ方向の濃度分布を示す。図１２は、アノード電極１２、酸素領域２０、及び、ドリフト領域１８の酸素の深さ方向の濃度分布を示す。
【0082】
【0083】
イオン注入した直後は、イオン注入の加速エネルギーで決まる深さ位置に、酸素の濃度分布のピークが形成される。その後、アノード電極１２の形成前に、拡散アニールを行うことにより、炭化珪素層１０の表面側及び裏面側に向けて酸素が拡散する。
【0084】
そして、アノード電極１２の形成後に、パイルアップアニールを行うことにより、酸素が、アノード電極１２と酸素領域２０との間の界面にパイルアップする。これは、炭素欠損を１個の酸素原子で埋めた構造が、アノード電極１２に近づくことで、エネルギー的により安定になるからである。アノード電極１２に近づくことで、アノード電極１２と局在状態の電子の移動が容易になるため、炭素欠損を１個の酸素原子で埋めた構造がエネルギー的により安定になる。
【0085】
第１の実施形態のＳＢＤ１００では、酸素領域２０を備えることで、ショットキー障壁高さのばらつきが抑制される。したがって、整流特性の安定したＳＢＤ１００が実現できる。
【0086】
第１の実施形態のＳＢＤ１００では、酸素領域２０を備えることで、ショットキー障壁高さが、約０．８ｅＶに固定される。したがって、アノード電極１２の材料を任意に選択することが可能となる。よって、ＳＢＤ１００の構造設計、及び製造プロセスの自由度が高くなる。
【0087】
以上、第１の実施形態によれば、ショットキー障壁高さのばらつきが抑制された半導体装置が実現できる。
【0088】
（第２の実施形態）
第２の実施形態の半導体装置は、炭化珪素層は、第２の炭化珪素領域を間に挟み、第１の電極に接する１対のｐ型の第３の炭化珪素領域を、を更に含む点で、第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する。
第２の実施形態の半導体装置は、炭化珪素層は、第２の炭化珪素領域を間に挟み、第１の電極に接する１対のｐ型の第３の炭化珪素領域を、を更に含む点で、第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する。
【0089】
図１３は、第２の実施形態の半導体装置の模式断面図である。第２の実施形態の半導体装置は、ＪＢＳ（Ｊｕｎｃｔｉｏｎ Ｂａｒｒｉｅｒ Ｓｃｈｏｔｔｋｙ）ダイオードである。第２の実施形態の半導体装置は、ＪＢＳダイオード２００である。ＪＢＳダイオード２００は、電子をキャリアとする。
【0090】
ＪＢＳダイオード２００は、炭化珪素層１０、アノード電極１２（第１の電極）、カソード電極１４（第２の電極）を備える。
【0091】
アノード電極１２は、第１の電極の一例である。カソード電極１４は、第２の電極の一例である。
【0092】
炭化珪素層１０は、カソード領域１６、ドリフト領域１８（第１の炭化珪素領域）、酸素領域２０（第２の炭化珪素領域）、複数のｐ型領域２６（第３の炭化珪素領域）を含む。
【0093】
複数のｐ型領域２６は、ドリフト領域１８とアノード電極１２との間に位置する。ｐ型領域２６は、ドリフト領域１８と第１の面Ｐ１との間に位置する。ｐ型領域２６は、アノード電極１２に接する。
【0094】
一対のｐ型領域２６が、酸素領域２０を挟む。ｐ型領域２６の深さは、例えば、酸素領域２０の深さよりも深い。一対のｐ型領域２６が、ドリフト領域１８を間に挟む。
【0095】
ｐ型領域２６は、ｐ型不純物を含む。ｐ型領域２６は、例えば、アルミニウム（Ａｌ）又はボロン（Ｂ）をｐ型不純物として含む。ｐ型領域２６のｐ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下である。
【0096】
ＪＢＳダイオード２００では、逆バイアス時にｐ型領域２６間のドリフト領域１８に空乏層が繋がる。したがって、逆方向バイアス時のリーク電流が抑制される。
【0097】
以上、第２の実施形態によれば、第１の実施形態と同様、ショットキー障壁高さのばらつきが抑制された半導体装置が実現できる。また、逆方向バイアス時のリーク電流が抑制された半導体装置が実現される。
【0098】
（第３の実施形態）
第３の実施形態の半導体装置は、第１の電極と、第２の電極と、第１の電極と第２の電極との間に位置する炭化珪素層であって、ｎ型の第１の炭化珪素領域と、第１の炭化珪素領域と第１の電極との間に位置し、第１の電極に接し、４個のシリコン原子と結合する１個の酸素原子を含む第２の炭化珪素領域と、第１の炭化珪素領域と第１の電極との間に位置するｐ型の第３の炭化珪素領域と、第３の炭化珪素領域と第１の電極との間に位置し、第１の電極に接し、第１の炭化珪素領域よりもｎ型不純物濃度の高いｎ型の第４の炭化珪素領域と、を含む炭化珪素層と、炭化珪素層の第１の電極の側に位置するゲート電極と、ゲート電極と第３の炭化珪素領域との間に位置するゲート絶縁層と、を備える。以下、第１の実施形態と重複する内容については、一部記述を省略する。
第３の実施形態の半導体装置は、第１の電極と、第２の電極と、第１の電極と第２の電極との間に位置する炭化珪素層であって、ｎ型の第１の炭化珪素領域と、第１の炭化珪素領域と第１の電極との間に位置し、第１の電極に接し、４個のシリコン原子と結合する１個の酸素原子を含む第２の炭化珪素領域と、第１の炭化珪素領域と第１の電極との間に位置するｐ型の第３の炭化珪素領域と、第３の炭化珪素領域と第１の電極との間に位置し、第１の電極に接し、第１の炭化珪素領域よりもｎ型不純物濃度の高いｎ型の第４の炭化珪素領域と、を含む炭化珪素層と、炭化珪素層の第１の電極の側に位置するゲート電極と、ゲート電極と第３の炭化珪素領域との間に位置するゲート絶縁層と、を備える。以下、第１の実施形態と重複する内容については、一部記述を省略する。
【0099】
図１４は、第３の実施形態の半導体装置の模式断面図である。第３の実施形態の半導体装置は、プレーナゲート型の縦型のＭＯＳＦＥＴ３００である。ＭＯＳＦＥＴ３００は、電子をキャリアとするｎチャネル型トランジスタである。
【0100】
ＭＯＳＦＥＴ３００は、内蔵ダイオードとしてＳＢＤを備える。内蔵ダイオードであるＳＢＤが第１の実施形態のＳＢＤ１００と同様の構造を備える。
【0101】
ＭＯＳＦＥＴ３００は、炭化珪素層１０、ソース電極４２（第１の電極）、ドレイン電極４４（第２の電極）、ゲート絶縁層４６、ゲート電極５０、層間絶縁層５２を備える。ソース電極４２は、第１の部分４２Ｘと第２の部分４２Ｙを有する。
【0102】
ソース電極４２は、第１の電極の一例である。ドレイン電極４４は、第２の電極の一例である。
【0103】
炭化珪素層１０は、ドレイン領域５４、ドリフト領域５６（第１の炭化珪素領域）、酸素領域５７（第２の炭化珪素領域）、ｐウェル領域５８（第３の炭化珪素領域）、ソース領域６０（第４の炭化珪素領域）、ｐウェルコンタクト領域６２を含む。
【0104】
炭化珪素層１０は、例えば、４Ｈ－ＳｉＣの単結晶である。炭化珪素層１０は、第１の面Ｐ１と第２の面Ｐ２とを有する。第２の面Ｐ２は、第１の面Ｐ１に対向する。第１の面Ｐ１は炭化珪素層１０の表面であり、第２の面Ｐ２は炭化珪素層１０の裏面である。
【0105】
炭化珪素層１０は、ソース電極４２とドレイン電極４４との間に位置する。
【0106】
本明細書中、「深さ」とは、第１の面Ｐ１を基準とする第１の面Ｐ１から第２の面Ｐ２に向かう方向の距離を意味する。
【0107】
ドレイン領域５４は、ｎ＋型のＳｉＣである。ドレイン領域５４は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドレイン領域５４のｎ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下である。
【0108】
ドリフト領域５６は、ｎ－型のＳｉＣである。ドリフト領域５６は、ドレイン領域５４とソース電極４２との間に位置する。ドリフト領域５６は、ドレイン領域５４と第１の面Ｐ１との間に位置する。ドリフト領域５６の一部は、第１の面Ｐ１に接する。
【0109】
ドリフト領域５６は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドリフト領域５６のｎ型不純物濃度は、例えば、１×１０１５ｃｍ－３以上２×１０１６ｃｍ－３以下である。ドリフト領域５６のｎ型不純物濃度は、ドレイン領域５４のｎ型不純物濃度より低い。
【0110】
ドリフト領域５６は、例えば、ドレイン領域５４上にエピタキシャル成長により形成されたＳｉＣのエピタキシャル成長層である。ドリフト領域５６の厚さは、例えば、５μｍ以上１００μｍ以下である。
【0111】
酸素領域５７は、ｎ－型のＳｉＣである。酸素領域５７は、ドリフト領域１８とソース電極４２との間に位置する。酸素領域５７は、ドリフト領域１８と第１の面Ｐ１との間に位置する。酸素領域５７は、ソース電極４２に接する。
【0112】
酸素領域５７は、酸素を不純物として含む。酸素領域５７の酸素の最大濃度は、例えば、１×１０１７ｃｍ－３以上１×１０２１ｃｍ－３以下である。
【0113】
酸素領域５７は、４個のシリコン原子と結合する１個の酸素原子を含む。
【0114】
酸素領域５７は、例えば、窒素（Ｎ）をｎ型不純物として含む。酸素領域５７のｎ型不純物濃度は、例えば、１×１０１５ｃｍ－３以上２×１０１６ｃｍ－３以下である。
【0115】
酸素領域５７は、一対のｐウェル領域５８に挟まれる。
【0116】
ｐウェル領域５８は、ｐ型のＳｉＣである。ｐウェル領域５８は、ドリフト領域５６とソース電極４２との間に位置する。ｐウェル領域５８は、ドリフト領域５６と第１の面Ｐ１との間に位置する。ｐウェル領域５８の一部は、第１の面Ｐ１に接する。
【0117】
ｐウェル領域５８は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。ｐウェル領域５８のｐ型不純物濃度は、例えば、１×１０１６ｃｍ－３以上１×１０２０ｃｍ－３以下である。
【0118】
ｐウェル領域５８の深さは、例えば、０．４μｍ以上０．８μｍ以下である。ｐウェル領域５８は、ＭＯＳＦＥＴ３００のチャネル領域として機能する。
【0119】
ソース領域６０は、ｎ＋型のＳｉＣである。ソース領域６０は、ｐウェル領域５８とソース電極４２との間に位置する。ソース領域６０は、ｐウェル領域５８と第１の面Ｐ１との間に位置する。ソース領域６０の一部は、第１の面Ｐ１に接する。
【0120】
ソース領域６０は、リン（Ｐ）又は窒素（Ｎ）をｎ型不純物として含む。ソース領域６０のｎ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２２ｃｍ－３ｃｍ以下である。ソース領域６０のｎ型不純物濃度は、ドリフト領域５６のｎ型不純物濃度より高い。
【0121】
ソース領域６０の深さは、ｐウェル領域５８の深さよりも浅い。ソース領域６０の深さは、例えば、０．１μｍ以上０．４μｍ以下である。
【0122】
ｐウェルコンタクト領域６２は、ｐ＋型のＳｉＣである。ｐウェルコンタクト領域６２は、ｐウェル領域５８とソース電極４２との間に位置する。ｐウェルコンタクト領域６２は、ｐウェル領域５８と第１の面Ｐ１との間に位置する。ｐウェルコンタクト領域６２は、ソース領域６０に隣り合う。
【0123】
ｐウェルコンタクト領域６２は、例えば、アルミニウムをｐ型不純物として含む。ｐウェルコンタクト領域６２のｐ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２２ｃｍ－３以下である。ｐウェルコンタクト領域６２のｐ型不純物濃度は、ｐウェル領域５８のｐ型不純物濃度よりも高い。
【0124】
ｐウェルコンタクト領域６２の深さは、ｐウェル領域５８の深さよりも浅い。ｐウェルコンタクト領域６２の深さは、例えば、０．１μｍ以上０．４μｍ以下である。
【0125】
ゲート絶縁層４６は、炭化珪素層１０とゲート電極５０との間に位置する。ゲート絶縁層４６は、ｐウェル領域５８とゲート電極５０との間に位置する。
【0126】
ゲート絶縁層４６は、例えば、酸化物、又は、酸窒化物である。ゲート絶縁層４６は例えば、酸化シリコンである。ゲート絶縁層４６の厚さは、例えば、３０ｎｍ以上である。
【0127】
ゲート絶縁層４６とｐウェル領域５８は接する。ゲート絶縁層４６の近傍のｐウェル領域５８が、ＭＯＳＦＥＴ３００のチャネル領域となる。
【0128】
ゲート電極５０は、炭化珪素層１０の第１の面Ｐ１側に位置する。ゲート電極５０は、ゲート絶縁層４６の上に設けられる。ゲート電極５０は、ドリフト領域５６、ソース領域６０、及び、ｐウェル領域５８との間に、ゲート絶縁層４６を挟む。
【0129】
ゲート電極５０は、導電体である。ゲート電極５０は、例えば、ｎ型不純物又はｐ型不純物を含む多結晶シリコンである。ゲート電極５０は、例えば、窒化チタン、窒化タングステン、タングステン、アルミニウム、銅、ルテニウム、コバルト、ニッケル、コバルトシリサイド、ニッケルシリサイドなどの金属でも構わない。ゲート電極５０は、上記金属のいずれか一つとｎ型不純物又はｐ型不純物を含む多結晶シリコンとの積層構造でも構わない。
【0130】
層間絶縁層５２は、ゲート電極５０上に形成される。層間絶縁層５２は、ゲート電極５０とソース電極４２を電気的に分離する。層間絶縁層５２は、例えば、酸化シリコンである。
【0131】
ソース電極４２は、炭化珪素層１０の第１の面Ｐ１側に位置する。ソース電極４２は、酸素領域５７、ソース領域６０、及びｐウェルコンタクト領域６２に電気的に接続される。ソース電極４２は、酸素領域５７、ソース領域６０、及びｐウェルコンタクト領域６２に接する。ソース電極４２は、ｐウェル領域５８に電位を与えるｐウェル電極としても機能する。
【0132】
ソース電極４２とソース領域６０との間は、オーミック接触（オーミックコンタクト）である。ソース電極４２とｐウェルコンタクト領域６２との間は、オーミック接触である。
【0133】
ソース電極４２と酸素領域５７との間は、ショットキー接触（ショットキーコンタクト）である。ソース電極４２と酸素領域５７との間のショットキー障壁高さは、例えば、０．７ｅＶ以上１．０ｅＶ以下である。ソース電極４２と酸素領域５７との間のショットキー障壁高さは、例えば、約０．８ｅＶである。
【0134】
ソース電極４２は導電体である。ソース電極４２は、例えば、金属、金属間化合物、金属窒化物、金属シリサイド、又は、半導体である。
【0135】
ソース電極４２は、例えば、積層構造を有していても構わない。ソース電極４２は、例えば、２種の異なる金属の積層構造を有する。ソース電極４２は、例えば、金属シリサイドと金属との積層構造を有する。
【0136】
ソース電極４２は、例えば、チタンとアルミニウムの積層構造である。ソース電極４２は、例えば、ニッケルシリサイドを含む。ソース電極４２は、例えば、ニッケルシリサイドとアルミニウムの積層構造である。
【0137】
ソース電極４２は、第１の部分４２Ｘと第２の部分４２Ｙを有する。第１の部分４２Ｘは、酸素領域５７に接する。第２の部分４２Ｙは、ソース領域６０に接する。第１の部分４２Xと第２の部分４２Ｙは、例えば、同一の材料である。第１の部分４２Xと第２の部分４２Ｙは、例えば、同一の化学組成を有する。
【0138】
ドレイン電極４４は、炭化珪素層１０の第２の面Ｐ２側に位置する。ドレイン電極４４は、ドレイン領域５４に接する。ドレイン電極４４は、ドレイン領域５４に電気的に接続される。
【0139】
ドレイン電極４４は導電体である。ドレイン電極４４は、例えば、金属、金属間化合物、金属窒化物、金属シリサイド、又は、半導体である。
【0140】
ドレイン電極４４は、例えば、ニッケルである。ニッケルは、炭化珪素層１０と反応してニッケルシリサイドを形成しても構わない。ニッケルシリサイドは、例えば、ＮｉＳｉ、Ｎｉ２Ｓｉである。
【0141】
以下、第３の実施形態の半導体装置の作用及び効果について説明する。
【0142】
図１５は、第３の実施形態の半導体装置の等価回路図である。ソース電極４２とドレイン電極４４との間に、ゲート電極５０を有するトランジスタに並列にｐｎダイオードとＳＢＤとが内蔵ダイオードとして接続される。ソース電極４２がｐｎ接合ダイオードのアノードであり、ドレイン電極４４がｐｎ接合ダイオードのカソードである。また、ソース電極４２がＳＢＤのアノードであり、ドレイン電極４４がＳＢＤのカソードとなる。
【0143】
ソース電極４２、酸素領域５７、ドリフト領域５６、ドレイン領域５４、及び、ドレイン電極４４が、ＳＢＤを構成する。
【0144】
例えば、ＭＯＳＦＥＴ３００が、誘導性負荷に接続されたスイッチング素子として用いられる場合を考える。ＭＯＳＦＥＴ３００のオフ時に、誘導性負荷に起因する負荷電流により、ソース電極４２がドレイン電極４４に対し正となる電圧が印加される場合がある。この場合、内蔵ダイオードに順方向の電流が流れる。この状態は、逆導通状態とも称される。
【0145】
ＳＢＤに順方向電流が流れ始める順方向電圧（Ｖｆ）は、ｐｎ接合ダイオードの順方向電圧（Ｖｆ）よりも低い。したがって、最初に、ＳＢＤに順方向電流が流れる。
【0146】
ＳＢＤの順方向電圧（Ｖｆ）は、例えば、０．８Ｖである。ｐｎ接合ダイオードの順方向電圧（Ｖｆ）は、例えば、２．５Ｖである。
【0147】
ＳＢＤはユニポーラ動作をする。このため、順方向電流が流れても、キャリアの再結合エネルギーにより炭化珪素層１０中に積層欠陥が成長することはない。したがって、積層欠陥の成長に起因するオン抵抗の変動が生じない。
【0148】
また、ＭＯＳＦＥＴ３００のＳＢＤは、酸素領域５７を備える。したがって、第１の実施形態のＳＢＤ１００と同様、ショットキー障壁高さのばらつきが抑制される。したがって、整流特性の安定したＳＢＤが実現される。
【0149】
また、ＭＯＳＦＥＴ３００では、オン抵抗を低減するために、ソース電極４２の第２の部分４２Ｙとソース領域６０との間は、オーミック接触かつコンタクト抵抗が低いことが好ましい。一方、ＳＢＤの整流作用を実現させるため、ソース電極４２の第１の部分４２Ｘと酸素領域５７との間は、ショットキー接触であることが必要となる。
【0150】
ＭＯＳＦＥＴ３００では、酸素領域５７を備えることで、第１の部分４２Ｘと酸素領域５７との間は、第１の部分４２Ｘの材料に依存せずショットキー接触となる。したがって、第２の部分４２Ｙとソース領域６０との間が、オーミック接触かつ低コンタクト抵抗となるように最適なソース電極４２の材料を選択できる。
【0151】
すなわち、第１の部分４２Ｘと第２の部分４２Ｙを同一の材料とすることができる。したがって、例えば、第１の部分４２Ｘと第２の部分４２Ｙに異なる材料を適用するような、複雑なデバイス構造を採用する必要がない。また、第１の部分４２Ｘと第２の部分４２Ｙを同一の材料とすることができるため、製造プロセスも簡易となる。よって、デバイス構造が簡易で、製造プロセスも簡易な、ＳＢＤを備えたＭＯＳＦＥＴが実現できる。
【0152】
（第１の変形例）
第３の実施形態の第１の変形例の半導体装置は、炭化珪素層が電流拡散領域を含む点で、第３の実施形態の半導体装置と異なる。
第３の実施形態の第１の変形例の半導体装置は、炭化珪素層が電流拡散領域を含む点で、第３の実施形態の半導体装置と異なる。
【0153】
図１６は、第３の実施形態の第１の変形例の半導体装置の模式断面図である。第３の実施形態の第１の変形例の半導体装置は、プレーナゲート型の縦型のＭＯＳＦＥＴ３１０である。
【0154】
ＭＯＳＦＥＴ３１０の炭化珪素層１０は、電流拡散領域６３を含む。
【0155】
電流拡散領域６３は、ｎ型のＳｉＣである。電流拡散領域６３は、ドリフト領域５６とｐウェル領域５８との間に位置する。
【0156】
電流拡散領域６３は、例えば、窒素（Ｎ）をｎ型不純物として含む。電流拡散領域６３のｎ型不純物濃度は、例えば、２×１０１５ｃｍ－３以上５×１０１６ｃｍ－３以下である。電流拡散領域６３のｎ型不純物濃度は、ドリフト領域５６のｎ型不純物濃度より高い。
【0157】
ＭＯＳＦＥＴ３１０は、電流拡散領域６３を備えることで、ＭＯＳＦＥＴ３００と比較してオン抵抗が低減する。言い換えれば、ＭＯＳＦＥＴ３００と比較してＭＯＳＦＥＴ３１０のオン電流が増加する。また、ＭＯＳＦＥＴ３００と比較して、ＭＯＳＦＥＴ３１０に内蔵されたＳＢＤの順方向電流も増加する。
【0158】
（第２の変形例）
第３の実施形態の第２の変形例の半導体装置は、側面が第４の炭化珪素領域に接するシリサイド層を備える点で、第３の実施形態の半導体装置と異なる。
第３の実施形態の第２の変形例の半導体装置は、側面が第４の炭化珪素領域に接するシリサイド層を備える点で、第３の実施形態の半導体装置と異なる。
【0159】
図１７は、第３の実施形態の第２の変形例の半導体装置の模式断面図である。第３の実施形態の第２の変形例の半導体装置は、プレーナゲート型の縦型のＭＯＳＦＥＴ３２０である。
【0160】
ＭＯＳＦＥＴ３２０は、シリサイド層６５を含む。
【0161】
ｐウェルコンタクト領域６２は、ソース領域６０よりも深い。
【0162】
シリサイド層６５は、ソース電極４２とｐウェルコンタクト領域６２との間に設けられる。シリサイド層６５の側面は、ソース領域６０に接する。
【0163】
シリサイド層６５はソース電極４２に接する。シリサイド層６５をソース電極４２の一部とみなすことも可能である。シリサイド層６５は、例えば、ニッケルシリサイドである。
【0164】
ＭＯＳＦＥＴ３２０は、シリサイド層６５を備えることで、ソース電極４２とソース領域６０との間の電気抵抗が低減する。したがって、ＭＯＳＦＥＴ３００と比較してＭＯＳＦＥＴ３２０のオン抵抗が低減する。言い換えれば、ＭＯＳＦＥＴ３００と比較してＭＯＳＦＥＴ３２０のオン電流が増加する。
【0165】
以上、第３の実施形態及びその変形例によれば、ショットキー障壁高さのばらつきが抑制された半導体装置が実現できる。また、デバイス構造が簡易で、製造プロセスも簡易な半導体装置が実現できる。
【0166】
（第４の実施形態）
第４の実施形態の半導体装置は、第３の炭化珪素領域が第２の炭化珪素領域に接する点で、第３の実施形態の半導体装置と異なる。以下、第３の実施形態と重複する内容については、一部記述を省略する。
第４の実施形態の半導体装置は、第３の炭化珪素領域が第２の炭化珪素領域に接する点で、第３の実施形態の半導体装置と異なる。以下、第３の実施形態と重複する内容については、一部記述を省略する。
【0167】
図１８は、第４の実施形態の半導体装置の模式断面図である。図１９は、第４の実施形態の半導体装置の模式上面図である。図２０は、第４の実施形態の半導体装置の模式断面図である。図１８は、図１９のＡＡ’断面である。図２０は、図１９のＢＢ’断面である。
【0168】
第４の実施形態の半導体装置は、プレーナゲート型の縦型のＭＯＳＦＥＴ４００である。ＭＯＳＦＥＴ４００は、電子をキャリアとするｎチャネル型トランジスタである。
【0169】
ＭＯＳＦＥＴ４００は、内蔵ダイオードとしてＳＢＤを備える。内蔵ダイオードであるＳＢＤが第１の実施形態のＳＢＤ１００と同様の構造を備える。また、内蔵ダイオードは、ＭＰＳ（Ｍｅｒｇｅｄ ＰｉＮ Ｓｃｈｏｔｔｋｙ）ダイオードである。
【0170】
ＭＯＳＦＥＴ４００は、炭化珪素層１０、ソース電極４２（第１の電極）、ドレイン電極４４（第２の電極）、ゲート絶縁層４６、ゲート電極５０、層間絶縁層５２を備える。ソース電極４２は、第１の部分４２Ｘと第２の部分４２Ｙを有する。
【0171】
ソース電極４２は、第１の電極の一例である。ドレイン電極４４は、第２の電極の一例である。
【0172】
炭化珪素層１０は、ドレイン領域５４、ドリフト領域５６（第１の炭化珪素領域）、酸素領域５７（第２の炭化珪素領域）、ｐウェル領域５８（第３の炭化珪素領域）、ソース領域６０（第４の炭化珪素領域）、ｐウェルコンタクト領域６２を含む。
【0173】
酸素領域５７は、ｎ－型のＳｉＣである。酸素領域５７は、ドリフト領域１８とソース電極４２との間に位置する。酸素領域５７は、ドリフト領域１８と第１の面Ｐ１との間に位置する。酸素領域５７は、ソース電極４２に接する。
【0174】
酸素領域５７は、ｐウェルコンタクト領域６２に囲まれる。酸素領域５７は、ｐウェルコンタクト領域６２に接する。
【0175】
ｐウェルコンタクト領域６２は、ｐ＋型のＳｉＣである。ｐウェルコンタクト領域６２は、ｐウェル領域５８とソース電極４２との間に位置する。ｐウェルコンタクト領域６２は、ｐウェル領域５８と第１の面Ｐ１との間に位置する。ｐウェルコンタクト領域６２は、ソース領域６０に隣り合う。
【0176】
ｐウェルコンタクト領域６２は、酸素領域５７を囲む。
【0177】
【0178】
【0179】
酸素領域５７とｐウェルコンタクト領域６２のレイアウトパターンは、図２１（ｂ）のように、格子状であっても構わない。また、酸素領域５７とｐウェルコンタクト領域６２のレイアウトパターンは、図２１（ｃ）や図２１（ｄ）のように、ストライプ状であっても構わない。また、図２１（ｅ）のように、六角形状であっても構わない。
【0180】
以上、第４の実施形態によれば、ショットキー障壁高さのばらつきが抑制された半導体装置が実現できる。また、デバイス構造が簡易で、製造プロセスも簡易な半導体装置が実現できる。
【0181】
（第５の実施形態）
第５の実施形態の半導体装置は、第２の炭化珪素領域と第１の電極との界面が、第１の面よりも第２の面の側にある点で、第４の実施形態の半導体装置と異なる。以下、第４の実施形態と重複する内容については、一部記述を省略する。
第５の実施形態の半導体装置は、第２の炭化珪素領域と第１の電極との界面が、第１の面よりも第２の面の側にある点で、第４の実施形態の半導体装置と異なる。以下、第４の実施形態と重複する内容については、一部記述を省略する。
【0182】
【0183】
第５の実施形態の半導体装置は、プレーナゲート型の縦型のＭＯＳＦＥＴ５００である。ＭＯＳＦＥＴ５００は、電子をキャリアとするｎチャネル型トランジスタである。
【0184】
ＭＯＳＦＥＴ５００は、内蔵ダイオードとしてＳＢＤを備える。内蔵ダイオードであるＳＢＤが第１の実施形態のＳＢＤ１００と同様の構造を備える。また、内蔵ダイオードは、ＭＰＳダイオードである。
【0185】
ＭＯＳＦＥＴ５００は、炭化珪素層１０、ソース電極４２（第１の電極）、ドレイン電極４４（第２の電極）、ゲート絶縁層４６、ゲート電極５０、層間絶縁層５２を備える。ソース電極４２は、第１の部分４２Ｘと第２の部分４２Ｙを有する。
【0186】
ソース電極４２は、第１の電極の一例である。ドレイン電極４４は、第２の電極の一例である。
【0187】
炭化珪素層１０は、ドレイン領域５４、ドリフト領域５６（第１の炭化珪素領域）、酸素領域５７（第２の炭化珪素領域）、ｐウェル領域５８（第３の炭化珪素領域）、ソース領域６０（第４の炭化珪素領域）、ｐウェルコンタクト領域６２を含む。
【0188】
酸素領域５７は、ｎ－型のＳｉＣである。酸素領域５７は、ドリフト領域１８とソース電極４２との間に位置する。酸素領域５７は、ドリフト領域１８と第１の面Ｐ１との間に位置する。酸素領域５７は、ソース電極４２に接する。
【0189】
酸素領域５７は、ｐウェルコンタクト領域６２に囲まれる。酸素領域５７は、ｐウェルコンタクト領域６２に接する。
【0190】
酸素領域５７とソース電極４２との界面は、第１の面Ｐ１よりも第２の面Ｐ２の側にある。例えば、炭化珪素層１０に設けられた溝内にソース電極４２の一部が埋め込まれる。
【0191】
（変形例）
第５の実施形態の変形例の半導体装置は、第４の炭化珪素領域のパターンが異なる点で、第５の実施形態の半導体装置と異なる。
第５の実施形態の変形例の半導体装置は、第４の炭化珪素領域のパターンが異なる点で、第５の実施形態の半導体装置と異なる。
【0192】
図２３は、第５の実施形態の変形例の半導体装置の模式断面図である。図２４は、第５の実施形態の変形例の半導体装置の模式上面図である。図２５は、第５の実施形態の変形例の半導体装置の模式断面図である。図２３は、図２４のＣＣ’断面である。図２５は、図２４のＤＤ’断面である。
【0193】
第５の実施形態の変形例の半導体装置は、プレーナゲート型の縦型のＭＯＳＦＥＴ５１０である。
【0194】
ソース電極４２の一部は、炭化珪素層１０に設けられた溝内に埋め込まれる。溝内に埋め込まれたソース電極４２の一部の側面に、ソース領域６０が接する。
【0195】
図２４に示すように、炭化珪素層１０の第１の面Ｐ１において、ソース領域６０は、ｐウェルコンタクト領域６２に挟まれる。
【0196】
酸素領域５７は、ｐウェルコンタクト領域６２とｐウェル領域５８とで囲まれる。
【0197】
ＭＯＳＦＥＴ５１０によれば、ＭＯＳＦＥＴ５００と比較して、ソース電極４２とソース領域６０との間の電気抵抗が低減する。したがって、ＭＯＳＦＥＴ５００と比較してＭＯＳＦＥＴ５１０のオン抵抗が低減する。言い換えれば、ＭＯＳＦＥＴ５００と比較してＭＯＳＦＥＴ５１０のオン電流が増加する。
【0198】
以上、第５の実施形態及びその変形例によれば、ショットキー障壁高さのばらつきが抑制された半導体装置が実現できる。また、デバイス構造が簡易で、製造プロセスも簡易な半導体装置が実現できる。
【0199】
（第６の実施形態）
第６の実施形態の半導体装置は、ゲートトレンチとソーストレンチを備える点で、第３の実施形態の半導体装置と異なる。以下、第３の実施形態と重複する内容については、一部記述を省略する。
第６の実施形態の半導体装置は、ゲートトレンチとソーストレンチを備える点で、第３の実施形態の半導体装置と異なる。以下、第３の実施形態と重複する内容については、一部記述を省略する。
【0200】
図２６は、第６の実施形態の半導体装置の模式断面図である。第６の実施形態の半導体装置は、トレンチゲート型の縦型のＭＯＳＦＥＴ６００である。また、ＭＯＳＦＥＴ６００は、ソース電極の一部がソーストレンチの中に設けられる。ＭＯＳＦＥＴ６００は、いわゆるダブルトレンチ構造のＭＯＳＦＥＴである。電子をキャリアとするｎチャネル型トランジスタである。
【0201】
ＭＯＳＦＥＴ６００は、内蔵ダイオードとしてＳＢＤを備える。内蔵ダイオードであるＳＢＤが第１の実施形態のＳＢＤ１００と同様の構造を備える。
【0202】
ＭＯＳＦＥＴ６００は、炭化珪素層１０、ソース電極４２（第１の電極）、ドレイン電極４４（第２の電極）、ゲート絶縁層４６、ゲート電極５０、層間絶縁層５２を備える。ソース電極４２は、第１の部分４２Ｘと第２の部分４２Ｙを有する。
【0203】
ソース電極４２は、第１の電極の一例である。ドレイン電極４４は、第２の電極の一例である。
【0204】
炭化珪素層１０は、ドレイン領域５４、ドリフト領域５６（第１の炭化珪素領域）、酸素領域５７（第２の炭化珪素領域）、ｐウェル領域５８（第３の炭化珪素領域）、ソース領域６０（第４の炭化珪素領域）、ｐウェルコンタクト領域６２、電界緩和領域６４、ゲートトレンチ７０、ソーストレンチ８０を含む。
【0205】
ゲートトレンチ７０は、炭化珪素層１０の第１の面Ｐ１の側に設けられる。ゲートトレンチ７０の深さは、ｐウェル領域５８の深さよりも深い。
【0206】
ゲート絶縁層４６はゲートトレンチ７０の中に設けられる。ゲート電極５０はゲートトレンチ７０の中に設けられる。ゲート電極５０はゲート絶縁層４６の上に設けられる。
【0207】
ソーストレンチ８０は、炭化珪素層１０の第１の面Ｐ１の側に設けられる。ソーストレンチ８０の深さは、ｐウェル領域５８の深さよりも深い。
【0208】
ソース電極４２の一部がソーストレンチ８０の中に設けられる。酸素領域５７とソース電極４２は、ソーストレンチ８０の側面で接する。ｐウェルコンタクト領域６２とソース電極４２は、ソーストレンチ８０の側面で接する。
【0209】
電界緩和領域６４は、ｐ＋型のＳｉＣである。電界緩和領域６４は、ドリフト領域５６とソーストレンチ８０との間に設けられる。電界緩和領域６４は、ソーストレンチ８０の底部に設けられる。電界緩和領域６４は、ゲートトレンチ７０内のゲート絶縁層４６に印加される電界強度を低減する機能を有する。
【0210】
電界緩和領域６４は、例えば、アルミニウムをｐ型不純物として含む。電界緩和領域６４のｐ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２２ｃｍ－３以下である。電界緩和領域６４のｐ型不純物濃度は、ｐウェル領域５８のｐ型不純物濃度よりも高い。
【0211】
第６の実施形態のＭＯＳＦＥＴ６００によれば、ダブルトレンチ構造を備えることにより微細化が可能となり、単位面積当たりのオン抵抗が低減できる。
【0212】
以上、第６の実施形態によれば、ショットキー障壁高さのばらつきが抑制された半導体装置が実現できる。また、デバイス構造が簡易で、製造プロセスも簡易な半導体装置が実現できる。また、単位面積当たりのオン抵抗が低減できる半導体装置が実現できる。
【0213】
（第７の実施形態）
第７の実施形態の半導体装置は、酸素領域が、ソーストレンチの底部に設けられる点で、第６の実施形態の半導体装置と異なる。以下、第６の実施形態と重複する内容については、一部記述を省略する。
第７の実施形態の半導体装置は、酸素領域が、ソーストレンチの底部に設けられる点で、第６の実施形態の半導体装置と異なる。以下、第６の実施形態と重複する内容については、一部記述を省略する。
【0214】
図２７は、第７の実施形態の半導体装置の模式断面図である。第７の実施形態の半導体装置は、トレンチゲート型の縦型のＭＯＳＦＥＴ７００である。また、ＭＯＳＦＥＴ７００は、ソース電極の一部がソーストレンチの中に設けられる。ＭＯＳＦＥＴ７００は、いわゆるダブルトレンチ構造のＭＯＳＦＥＴである。電子をキャリアとするｎチャネル型トランジスタである。
【0215】
ＭＯＳＦＥＴ７００は、内蔵ダイオードとしてＳＢＤを備える。内蔵ダイオードであるＳＢＤが第１の実施形態のＳＢＤ１００と同様の構造を備える。
【0216】
ＭＯＳＦＥＴ７００は、炭化珪素層１０、ソース電極４２（第１の電極）、ドレイン電極４４（第２の電極）、ゲート絶縁層４６、ゲート電極５０、層間絶縁層５２を備える。ソース電極４２は、第１の部分４２Ｘと第２の部分４２Ｙを有する。
【0217】
ソース電極４２は、第１の電極の一例である。ドレイン電極４４は、第２の電極の一例である。
【0218】
炭化珪素層１０は、ドレイン領域５４、ドリフト領域５６（第１の炭化珪素領域）、酸素領域５７（第２の炭化珪素領域）、ｐウェル領域５８（第３の炭化珪素領域）、ソース領域６０（第４の炭化珪素領域）、ｐウェルコンタクト領域６２、電界緩和領域６４、ゲートトレンチ７０、ソーストレンチ８０を含む。
【0219】
ソース電極４２の一部がソーストレンチ８０の中に設けられる。酸素領域５７とソース電極４２は、ソーストレンチ８０の底部で接する。ｐウェルコンタクト領域６２とソース電極４２は、ソーストレンチ８０の側面で接する。
【0220】
電界緩和領域６４は、ｐ＋型のＳｉＣである。電界緩和領域６４は、ドリフト領域５６とゲートトレンチ７０との間に設けられる。
【0221】
第７の実施形態のＭＯＳＦＥＴ７００によれば、ダブルトレンチ構造を備えることにより微細化が可能となり、単位面積当たりのオン抵抗が低減できる。
【0222】
以上、第７の実施形態によれば、ショットキー障壁高さのばらつきが抑制された半導体装置が実現できる。また、デバイス構造が簡易で、製造プロセスも簡易な半導体装置が実現できる。また、単位面積当たりのオン抵抗が低減できる半導体装置が実現できる。
【0223】
（第８の実施形態）
第８の実施形態の半導体装置は、ソーストレンチが２個設けられ、酸素領域と第１の電極が第１の面で接する点で、第６の実施形態の半導体装置と異なる。以下、第６の実施形態と重複する内容については、一部記述を省略する。
第８の実施形態の半導体装置は、ソーストレンチが２個設けられ、酸素領域と第１の電極が第１の面で接する点で、第６の実施形態の半導体装置と異なる。以下、第６の実施形態と重複する内容については、一部記述を省略する。
【0224】
【0225】
第８の実施形態の半導体装置は、トレンチゲート型の縦型のＭＯＳＦＥＴ８００である。また、ＭＯＳＦＥＴ８００は、ソース電極の一部がソーストレンチの中に設けられる。ＭＯＳＦＥＴ８００は、いわゆるダブルトレンチ構造のＭＯＳＦＥＴである。電子をキャリアとするｎチャネル型トランジスタである。
【0226】
ＭＯＳＦＥＴ８００は、内蔵ダイオードとしてＳＢＤを備える。内蔵ダイオードであるＳＢＤが第１の実施形態のＳＢＤ１００と同様の構造を備える。また、内蔵ダイオードは、ＭＰＳダイオードである。
【0227】
ＭＯＳＦＥＴ８００は、炭化珪素層１０、ソース電極４２（第１の電極）、ドレイン電極４４（第２の電極）、ゲート絶縁層４６、ゲート電極５０、層間絶縁層５２を備える。ソース電極４２は、第１の部分４２Ｘと第２の部分４２Ｙを有する。
【0228】
ソース電極４２は、第１の電極の一例である。ドレイン電極４４は、第２の電極の一例である。
【0229】
炭化珪素層１０は、ドレイン領域５４、ドリフト領域５６（第１の炭化珪素領域）、酸素領域５７（第２の炭化珪素領域）、ｐウェル領域５８（第３の炭化珪素領域）、ソース領域６０（第４の炭化珪素領域）、ｐウェルコンタクト領域６２、ゲートトレンチ７０、第１のソーストレンチ８０ａ、第２のソーストレンチ８０ｂを含む。
【0230】
ソース電極４２の一部が、第１のソーストレンチ８０ａ及び第２のソーストレンチ８０ｂの中に設けられる。酸素領域５７とソース電極４２は、第１の面Ｐ１で接する。
【0231】
酸素領域５７は、第１のソーストレンチ８０ａと第２のソーストレンチ８０ｂとの間に挟まれる。酸素領域５７は、ｐウェルコンタクト領域６２の間に挟まれる。酸素領域５７は、ｐウェルコンタクト領域６２に接する。ｐウェルコンタクト領域６２は、電界緩和領域としても機能する。
【0232】
以上、第８の実施形態によれば、ショットキー障壁高さのばらつきが抑制された半導体装置が実現できる。また、デバイス構造が簡易で、製造プロセスも簡易な半導体装置が実現できる。また、単位面積当たりのオン抵抗が低減できる半導体装置が実現できる。
【0233】
（第９の実施形態）
第９の実施形態の半導体装置は、２個のソーストレンチの間に、更に別のトレンチが設けられる点で、第８の実施形態の半導体装置と異なる。以下、第８の実施形態と重複する内容については、一部記述を省略する。
第９の実施形態の半導体装置は、２個のソーストレンチの間に、更に別のトレンチが設けられる点で、第８の実施形態の半導体装置と異なる。以下、第８の実施形態と重複する内容については、一部記述を省略する。
【0234】
【0235】
第９の実施形態の半導体装置は、トレンチゲート型の縦型のＭＯＳＦＥＴ９００である。また、ＭＯＳＦＥＴ９００は、ソース電極の一部がソーストレンチの中に設けられる。ＭＯＳＦＥＴ９００は、いわゆるダブルトレンチ構造のＭＯＳＦＥＴである。電子をキャリアとするｎチャネル型トランジスタである。
【0236】
ＭＯＳＦＥＴ９００は、内蔵ダイオードとしてＳＢＤを備える。内蔵ダイオードであるＳＢＤが第１の実施形態のＳＢＤ１００と同様の構造を備える。また、内蔵ダイオードは、ＭＰＳダイオードである。
【0237】
ＭＯＳＦＥＴ９００は、炭化珪素層１０、ソース電極４２（第１の電極）、ドレイン電極４４（第２の電極）、ゲート絶縁層４６、ゲート電極５０、層間絶縁層５２を備える。ソース電極４２は、第１の部分４２Ｘと第２の部分４２Ｙを有する。
【0238】
ソース電極４２は、第１の電極の一例である。ドレイン電極４４は、第２の電極の一例である。
【0239】
炭化珪素層１０は、ドレイン領域５４、ドリフト領域５６（第１の炭化珪素領域）、酸素領域５７（第２の炭化珪素領域）、ｐウェル領域５８（第３の炭化珪素領域）、ソース領域６０（第４の炭化珪素領域）、ｐウェルコンタクト領域６２、ｐ領域６６、ゲートトレンチ７０、第１のソーストレンチ８０ａ、第２のソーストレンチ８０ｂ、中間トレンチ８２を含む。
【0240】
中間トレンチは、第１のソーストレンチ８０ａと第２のソーストレンチ８０ｂとの間に設けられる。
【0241】
ソース電極４２の一部が、第１のソーストレンチ８０ａ、第２のソーストレンチ８０ｂ、及び中間トレンチ８２の中に設けられる。酸素領域５７とソース電極４２は、第１の面Ｐ１で接する。
【0242】
酸素領域５７は、第１のソーストレンチ８０ａと中間トレンチ８２との間に挟まれる。
酸素領域５７は、中間トレンチ８２と第２のソーストレンチ８０ｂとの間に挟まれる。酸素領域５７は、ｐウェルコンタクト領域６２とｐ領域６６との間に挟まれる。酸素領域５７は、ｐウェルコンタクト領域６２及びｐ領域６６に接する。
酸素領域５７は、中間トレンチ８２と第２のソーストレンチ８０ｂとの間に挟まれる。酸素領域５７は、ｐウェルコンタクト領域６２とｐ領域６６との間に挟まれる。酸素領域５７は、ｐウェルコンタクト領域６２及びｐ領域６６に接する。
【0243】
以上、第９の実施形態によれば、ショットキー障壁高さのばらつきが抑制された半導体装置が実現できる。また、デバイス構造が簡易で、製造プロセスも簡易な半導体装置が実現できる。また、単位面積当たりのオン抵抗が低減できる半導体装置が実現できる。
【0244】
（第１０の実施形態）
第１０の実施形態のインバータ回路及び駆動装置は、第３の実施形態の半導体装置を備えるインバータ回路及び駆動装置である。
第１０の実施形態のインバータ回路及び駆動装置は、第３の実施形態の半導体装置を備えるインバータ回路及び駆動装置である。
【0245】
図３１は、第１０の実施形態の駆動装置の模式図である。駆動装置１０００は、モーター１４０と、インバータ回路１５０を備える。
【0246】
インバータ回路１５０は、第３の実施形態のＭＯＳＦＥＴ３００をスイッチング素子とする３個の半導体モジュール１５０ａ、１５０ｂ、１５０ｃで構成される。３個の半導体モジュール１５０ａ、１５０ｂ、１５０ｃを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。
【0247】
第１０の実施形態によれば、特性の向上したＭＯＳＦＥＴ３００を備えることで、インバータ回路１５０及び駆動装置１０００の特性が向上する。
【0248】
（第１１の実施形態）
第１１の実施形態の車両は、第３の実施形態の半導体装置を備える車両である。
第１１の実施形態の車両は、第３の実施形態の半導体装置を備える車両である。
【0249】
図３２は、第１１の実施形態の車両の模式図である。第１１の実施形態の車両１１００は、鉄道車両である。車両８００は、モーター１４０と、インバータ回路１５０を備える。
【0250】
インバータ回路１５０は、第３の実施形態のＭＯＳＦＥＴ３００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により車両１１００の車輪９０が回転する。
【0251】
第１１の実施形態によれば、特性の向上したＭＯＳＦＥＴ３００を備えることで、車両１１００の特性が向上する。
【0252】
（第１２の実施形態）
第１２の実施形態の車両は、第３の実施形態の半導体装置を備える車両である。
第１２の実施形態の車両は、第３の実施形態の半導体装置を備える車両である。
【0253】
図３３は、第１２の実施形態の車両の模式図である。第１２の実施形態の車両１２００は、自動車である。車両１２００は、モーター１４０と、インバータ回路１５０を備える。
【0254】
インバータ回路１５０は、第３の実施形態のＭＯＳＦＥＴ３００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。
【0255】
インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により車両９００の車輪９０が回転する。
【0256】
第１２の実施形態によれば、特性の向上したＭＯＳＦＥＴ３００を備えることで、車両１２００の特性が向上する。
【0257】
（第１３の実施形態）
第１３の実施形態の昇降機は、第３の実施形態の半導体装置を備える昇降機である。
第１３の実施形態の昇降機は、第３の実施形態の半導体装置を備える昇降機である。
【0258】
図３４は、第１３の実施形態の昇降機（エレベータ）の模式図である。第１３の実施形態の昇降機１３００は、かご６１０、カウンターウエイト６１２、ワイヤロープ６１４、巻上機６１６、モーター１４０と、インバータ回路１５０を備える。
【0259】
インバータ回路１５０は、第３の実施形態のＭＯＳＦＥＴ３００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。
【0260】
インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により巻上機６１６が回転し、かご６１０が昇降する。
【0261】
第１３の実施形態によれば、特性の向上したＭＯＳＦＥＴ３００を備えることで、昇降機１３００の特性が向上する。
【0262】
以上、第１ないし第９の実施形態では、炭化珪素の結晶構造として４Ｈ－ＳｉＣの場合を例に説明したが、本発明は３Ｃ－ＳｉＣ、又は、６Ｈ－ＳｉＣの結晶構造の炭化珪素に適用することも可能である。
【0263】
また、ＭＰＳ（Ｍｅｒｇｅｄ ＰｉＮ Ｓｃｈｏｔｔｋｙ）ダイオードにも本発明を適用することは可能である。例えば、第２の実施形態の図１３において、ｐ型領域２６（第３の炭化珪素領域）とアノード電極１２とをオーミックコンタクトさせれば、ＭＰＳとなる。この時、酸素領域２０（第２の炭化珪素領域）によって、ドリフト領域１８とアノード電極１２とは安定した障壁をもつショットキーコンタクトを形成している。
【0264】
なお、第１ないし第９の実施形態では、ｎ型不純物が窒素又はリンである場合を例に説明したが、ｎ型不純物としてヒ素（Ａｓ）又はアンチモン（Ｓｂ）を適用することも可能である。
【0265】
また、第１ないし第９の実施形態では、ｐ型不純物が、アルミニウム又はボロンである場合を例に説明したが、ｐ型不純物として、ガリウム（Ｇａ）、インジウム（Ｉｎ）を適用することも可能である。
【0266】
また、第１０ないし第１３の実施形態において、本発明の半導体装置を車両やエレベータに適用する場合を例に説明したが、本発明の半導体装置を例えば、太陽光発電システムのパワーコンディショナーなどに適用することも可能である。
【0267】
また、第１０ないし第１３の実施形態において、第３の実施形態の半導体装置を適用する場合を例に説明したが、例えば、第４ないし第９の実施形態の半導体装置を適用することも可能である。
【0268】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0269】
１０ 炭化珪素層
１２ アノード電極（第１の電極）
１４ カソード電極（第２の電極）
１８ ドリフト領域（第１の炭化珪素領域）
２０ 酸素領域（第２の炭化珪素領域）
２２ 酸化膜
２４ 積層膜（導電膜）
２６ ｐ型領域（第３の炭化珪素領域）
４２ ソース電極（第１の電極）
４２Ｘ 第１の部分
４２Ｙ 第２の部分
４４ ドレイン電極（第２の電極）
４６ ゲート絶縁層
５０ ゲート電極
５６ ドリフト領域（第１の炭化珪素領域）
５７ 酸素領域（第２の炭化珪素領域）
５８ ｐウェル領域（第３の炭化珪素領域）
６０ ソース領域（第４の炭化珪素領域）
１００ ＳＢＤ（半導体装置）
１５０ インバータ回路
２００ ＪＢＳダイオード（半導体装置）
３００ ＭＯＳＦＥＴ（半導体装置）
４００ ＭＯＳＦＥＴ（半導体装置）
５００ ＭＯＳＦＥＴ（半導体装置）
６００ ＭＯＳＦＥＴ（半導体装置）
７００ ＭＯＳＦＥＴ（半導体装置）
８００ ＭＯＳＦＥＴ（半導体装置）
９００ ＭＯＳＦＥＴ（半導体装置）
１０００ 駆動装置
１１００ 車両
１２００ 車両
１３００ 昇降機
１２ アノード電極（第１の電極）
１４ カソード電極（第２の電極）
１８ ドリフト領域（第１の炭化珪素領域）
２０ 酸素領域（第２の炭化珪素領域）
２２ 酸化膜
２４ 積層膜（導電膜）
２６ ｐ型領域（第３の炭化珪素領域）
４２ ソース電極（第１の電極）
４２Ｘ 第１の部分
４２Ｙ 第２の部分
４４ ドレイン電極（第２の電極）
４６ ゲート絶縁層
５０ ゲート電極
５６ ドリフト領域（第１の炭化珪素領域）
５７ 酸素領域（第２の炭化珪素領域）
５８ ｐウェル領域（第３の炭化珪素領域）
６０ ソース領域（第４の炭化珪素領域）
１００ ＳＢＤ（半導体装置）
１５０ インバータ回路
２００ ＪＢＳダイオード（半導体装置）
３００ ＭＯＳＦＥＴ（半導体装置）
４００ ＭＯＳＦＥＴ（半導体装置）
５００ ＭＯＳＦＥＴ（半導体装置）
６００ ＭＯＳＦＥＴ（半導体装置）
７００ ＭＯＳＦＥＴ（半導体装置）
８００ ＭＯＳＦＥＴ（半導体装置）
９００ ＭＯＳＦＥＴ（半導体装置）
１０００ 駆動装置
１１００ 車両
１２００ 車両
１３００ 昇降機
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】