特許 7362900 隣接するデッキ間に酸化物材料を含むマイクロ電子デバイス、電子システム、及び関連する方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-10-06

(45)【発行日】2023-10-17

(54)【発明の名称】隣接するデッキ間に酸化物材料を含むマイクロ電子デバイス、電子システム、及び関連する方法

(51)【国際特許分類】

   H10B 41/27 20230101AFI20231010BHJP

   H10B 43/27 20230101ALI20231010BHJP

【ＦＩ】

H10B41/27

H10B43/27

【請求項の数】 19

(21)【出願番号】P 2022508978

(86)(22)【出願日】2020-07-27

(65)【公表番号】

(43)【公表日】2022-10-19

(86)【国際出願番号】 US2020070313

(87)【国際公開番号】W WO2021030826

(87)【国際公開日】2021-02-18

【審査請求日】2022-03-11

(31)【優先権主張番号】16/541,944

(32)【優先日】2019-08-15

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】595168543

【氏名又は名称】マイクロン テクノロジー，インク．

(74)【代理人】

【識別番号】100121083

【弁理士】

【氏名又は名称】青木 宏義

(74)【代理人】

【識別番号】100138391

【弁理士】

【氏名又は名称】天田 昌行

(74)【代理人】

【識別番号】100074099

【弁理士】

【氏名又は名称】大菅 義之

(72)【発明者】

【氏名】ビックスラー アンドリュー

(72)【発明者】

【氏名】エヌジー ウイ ヤン

(72)【発明者】

【氏名】ブライトン ジェームズ シー．

【審査官】柴山 将隆

(56)【参考文献】

【文献】中国特許出願公開第１０９４１７０７２（ＣＮ，Ａ）

【文献】中国特許出願公開第１１００８８９０６（ＣＮ，Ａ）

【文献】米国特許出願公開第２０１８／０１８２７７１（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１４／０２６４５２５（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１７／００６２３３０（ＵＳ，Ａ１）

【文献】特表２０１７－５３０５４８（ＪＰ，Ａ）

【文献】中国特許出願公開第１０９１５５３１６（ＣＮ，Ａ）

【文献】国際公開第２０１８／１３６７３０（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ１０Ｂ ４１／２７

Ｈ１０Ｂ ４３／２７

(57)【特許請求の範囲】

【請求項1】

導電性材料と絶縁性材料との交互のレベルを含むデッキであって、前記導電性材料と前記絶縁性材料との前記交互のレベルを通って拡張するチャネル材料を含むピラーを含む前記デッキと、
隣接するデッキ間にあり、隣接する前記デッキの前記チャネル材料と電気的に通信する導電性コンタクトと、
隣接する前記デッキ間にある酸化物材料であって、第１のデッキの最上部のレベルと前記第１のデッキに隣接する第２のデッキの最下部のレベルとの間に拡張し、かつ、前記第１のデッキの前記最上部のレベルの前記絶縁性材料と、前記第２のデッキの前記最下部のレベルの前記絶縁性材料とに直接接触する前記酸化物材料と、
前記酸化物材料に隣接するガス状材料と、
を含む、マイクロ電子デバイス。

【請求項2】

前記酸化物材料は二酸化ケイ素を含む、請求項１に記載のマイクロ電子デバイス。

【請求項3】

前記酸化物材料は窒化ケイ素を含まない、請求項１に記載のマイクロ電子デバイス。

【請求項4】

前記酸化物材料は、前記チャネル材料及び前記導電性コンタクトに接触する、請求項１に記載のマイクロ電子デバイス。

【請求項5】

前記チャネル材料は、隣接する前記デッキ内の位置よりも隣接する前記デッキ間の位置に、より大きな直径を有する、請求項１～４の何れか一項に記載のマイクロ電子デバイス。

【請求項6】

前記導電性コンタクトの上部は、前記導電性コンタクトのその他の部分よりも前記デッキの内の下部のデッキから遠くに拡張する突出部を含む、請求項１～４の何れか一項に記載のマイクロ電子デバイス。

【請求項7】

前記酸化物材料は、隣接するピラーの前記導電性コンタクト間に配置される、請求項１～４の何れか一項に記載のマイクロ電子デバイス。

【請求項8】

マイクロ電子デバイスを形成する方法であって、
第１の材料と第２の材料との交互のレベルのスタックを通って拡張するチャネル材料を含む第１のデッキを形成することと、
前記第１のデッキに隣接して窒化物材料を形成することと、
前記窒化物材料内に開口部を、及び前記開口部内に導電性コンタクトを形成することと、
前記窒化物材料を除去することと、
前記導電性コンタクトに隣接して酸化物材料を形成することと、
前記酸化物材料に隣接する第２のデッキであって、第１の材料と第２の材料との交互のレベルを含む前記第２のデッキを形成すること
を含む、方法。

【請求項9】

第１のデッキを形成することは、
前記第１の材料と前記第２の材料との前記交互のレベルを含む前記スタックを形成することと、
前記スタックを通って開口部を形成することと、
前記開口部内に前記チャネル材料を形成すること
を含む、請求項８に記載の方法。

【請求項10】

第１のデッキを形成することは、
前記第１の材料と前記第２の材料との前記交互のレベルを含む前記スタックを形成することと、
凹部を形成するために前記第２の材料の一部分を除去することと、
前記凹部内に導電性材料を形成すること
を含む、請求項８に記載の方法。

【請求項11】

前記導電性コンタクトに隣接して酸化物材料を形成することは、前記導電性コンタクトに隣接して二酸化ケイ素を形成することを含む、請求項８に記載の方法。

【請求項12】

前記第１のデッキと前記第２のデッキとの間の前記酸化物材料と接触して導電性材料を形成することを更に含む、請求項８～１１の何れか一項に記載の方法。

【請求項13】

前記窒化物材料を除去すること、及び前記酸化物材料に隣接して前記第２のデッキを形成することは、前記第１のデッキと前記第２のデッキとの間の前記窒化物材料の全てを除去することを含む、請求項８～１１の何れか一項に記載の方法。

【請求項14】

第１のデッキ及び第２のデッキであって、前記第１のデッキ及び前記第２のデッキの各々は、
導電性材料と絶縁性材料との交互のレベルのスタックと、
前記導電性材料と前記絶縁性材料との前記交互のレベルを通って拡張するチャネル材料を含むピラーと
を含む、前記第１のデッキ及び前記第２のデッキと、
前記第１のデッキの前記ピラーの前記チャネル材料と前記第２のデッキの前記ピラーの前記チャネル材料との間の導電性コンタクトと、
前記導電性コンタクトに隣接し、前記第１のデッキと前記第２のデッキとの間にある酸化物材料であって、前記第１のデッキと前記第２のデッキとの間の位置は窒化ケイ素を含まない、前記酸化物材料と、
前記第１のデッキと前記第２のデッキとの間に酸素及び窒素の内の一方又は両方を含むガスと、
を含む、電子システム。

【請求項15】

前記酸化物材料の厚さは、前記導電性材料のレベル又は前記絶縁性材料のレベルの厚さよりも大きい、請求項１４に記載の電子システム。

【請求項16】

前記第１のデッキ及び前記第２のデッキはメモリセルのストリングを含む、請求項１４に記載の電子システム。

【請求項17】

前記チャネル材料に隣接する誘電体材料と、前記誘電体材料に隣接する電極材料と、前記電極材料に隣接する別の誘電体材料とを更に含む、請求項１４～１６の何れか一項に記載の電子システム。

【請求項18】

前記別の誘電体材料は、前記電極材料と前記交互のレベルの前記導電性材料との間に配置される、請求項１７に記載の電子システム。

【請求項19】

前記酸化物材料は、前記第１のデッキの下部及び前記第２のデッキの上部に直接接触する、請求項１４～１６の何れか一項に記載の電子システム。

【発明の詳細な説明】

【技術分野】

【0001】

［クロスリファレンス］
この出願は、２０１９年８月１５日に出願された米国特許出願シリアル番号１６／５４１，９４４に対する特許協力条約の第８条の下での利益を主張する、２０２０年７月２７日に出願され、中華人民共和国を指定し、２０２１年２月１８日に国際特許公開ＷＯ２０２１／０３０８２６Ａ１として英語で公開された国際特許出願ＰＣＴ／ＵＳ２０２０／０７０３１３の国内段階移行である。

【0002】

［技術分野］
本明細書に開示する実施形態は、絶縁性材料と導電性材料との交互のレベルのデッキ間に酸化物材料を含むマイクロ電子デバイス及び電子システムに関し、関連する方法に関する。より具体的には、開示の実施形態は、絶縁性材料と導電性材料との交互のレベルのデッキを通って拡張し、電荷トラップ特性を示さない酸化物材料を含むメモリストリングを含むマイクロ電子デバイス及び電子システムに関し、マイクロ電子デバイス及び電子システムを形成する関連する方法に関する。

【背景技術】

【0003】

半導体産業の継続的な目標は、不揮発性メモリデバイス（例えば、ＮＡＮＤフラッシュメモリデバイス）等のメモリデバイスのメモリ密度（例えば、メモリダイ当たりのメモリセルの数）を増加させることである。より大容量のメモリに対する要求を満たすために、設計者はメモリ密度（すなわち、集積回路ダイの所与の面積に対するメモリセルの数）を増加させるために努力し続けている。メモリ密度を増加させるための１つの方法は、個々のメモリセルの機構サイズを削減することである。しかしながら、機構サイズが減少すると、トンネル誘電体材料等のメモリセルの様々な部分の厚さもまた、同様のサイズの減少を示し得る。薄い厚さを有するトンネル誘電体材料は、トンネル誘電体材料の故障及びメモリセルの蓄積ノードからの電荷リークのリスクの増加をもたらし得る。

【0004】

不揮発性メモリデバイスにおけるメモリ密度を増加させるための別の提案は、（“３次元（３Ｄ）メモリアレイ”とも称される）垂直メモリアレイアーキテクチャを利用することである。従来の垂直メモリアレイは、導電性構造体（例えば、ワード線、制御ゲート）のティア内の開口部を通って拡張する半導体ピラーと、半導体ピラーと導電性構造体との各接合部にある誘電体材料とを含む。そうした構成は、トランジスタの従来の平面（例えば、２次元）配列を有する構造体と比較して、ダイ上にアレイを上向きに（例えば、縦方向に、垂直方向に）構築することによって、より多数のトランジスタをダイ面積単位で配置することを可能にする。より高密度のメモリセルに対する需要が高まるにつれて、半導体ピラーは、隣接するピラー間のピッチがより小さくなるようにパターニングされる。また、デバイス内のメモリセルの数の増加を容易にするために、導電性構造体及び誘電体材料のティアを含む複数のデッキは相互にパターニングされ得る。

【発明の概要】

【0005】

幾つかの実施形態では、マイクロ電子デバイスは、導電性材料と絶縁性材料との交互のレベルを含むデッキであって、導電性材料と絶縁性材料との交互のレベルを通って拡張するチャネル材料を含むピラーを含む該デッキと、隣接するデッキ間あり、隣接するデッキのチャネル材料と電気的に通信する導電性コンタクトと、隣接するデッキ間にある酸化物材料であって、第１のデッキの最上部のレベルと第１のデッキに隣接する第２のデッキの最下部のレベルとの間に拡張する該酸化物材料とを含む。

【0006】

他の実施形態では、マイクロ電子デバイスを形成する方法は、第１の材料と第２の材料との交互のレベルのスタックを通って拡張するチャネル材料を含む第１のデッキを形成することと、第１のデッキに隣接して窒化物材料を形成することと、窒化物材料内に開口部を、及び開口部内に導電性コンタクトを形成することと、窒化物材料を除去することと、導電性コンタクトに隣接して酸化物材料を形成することと、酸化物材料に隣接する第２のデッキであって、第１の材料と第２の材料との交互のレベルを含む該第２のデッキを形成することを含む。

【0007】

更に他の実施形態では、電子システムは、第１のデッキ及び第２のデッキを含む。第１のデッキ及び第２のデッキの各々は、導電性材料と絶縁性材料との交互のレベルのスタックと、導電性材料と絶縁性材料との交互のレベルを通って拡張するチャネル材料を含むピラーとを含む。電子システムは、第１のデッキのピラーのチャネル材料と第２のデッキのピラーのチャネル材料との間の導電性コンタクトと、導電性コンタクトに隣接し、第１のデッキと第２のデッキとの間にある酸化物材料とを更に含む。

【図面の簡単な説明】

【0008】

【図1A】開示の実施形態に従ったマイクロ電子デバイスの簡略的断面図である。

【図1B】図１Ａの断面線Ｂ－Ｂに沿って取られたマイクロ電子デバイスの簡略的断面図である。

【図1C】開示の実施形態に従ったメモリセルの簡略的断面図である。

【図2】開示の実施形態に従ったマイクロ電子デバイスの簡略的断面図である。

【図3A】開示の実施形態に従ったマイクロ電子デバイスを形成する方法を説明する簡略的断面図である。

【図3B】開示の実施形態に従ったマイクロ電子デバイスを形成する方法を説明する簡略的断面図である。

【図3C】開示の実施形態に従ったマイクロ電子デバイスを形成する方法を説明する簡略的断面図である。

【図3D】開示の実施形態に従ったマイクロ電子デバイスを形成する方法を説明する簡略的断面図である。

【図4】開示の他の実施形態に従ったマイクロ電子デバイスを形成する方法を説明する簡略的断面図である。

【図5】開示の実施形態に従った電子システムのブロック図である。

【図6】開示の実施形態に従ったプロセッサベースのシステムである。

【発明を実施するための形態】

【0009】

本明細書に含まれる例図は、任意の特定のシステム、マイクロ電子デバイス、電子システム、又はメモリセルの実際の図を意味するものではなく、本明細書の実施形態を説明するために用いられる理想的な表現にすぎない。図間で共通する素子及び機構は、後続する説明を容易にするために、素子が紹介された又は最も完全に説明された図面の番号を用いて参照番号が始まることを除いて、同じ数字の呼称を維持し得る。

【0010】

以下の説明は、本明細書で説明する実施形態の完全な説明を提供するために、材料のタイプ、材料の厚さ、及び処理条件等の具体的詳細を提供する。しかしながら、本明細書に開示する実施形態は、これらの具体的詳細を用いることなく実践され得ることを当業者は理解するであろう。実際、実施形態は、半導体産業で用いられる従来の製造技術と組み合わせて実践され得る。また、本明細書に提供する説明は、マイクロ電子デバイス若しくは電子システムの完璧な説明、又はマイクロ電子デバイス若しくは電子システムを製造するためのプロセスフローの完璧な説明を形成しない。以下に説明する構造体は、完璧なマイクロ電子デバイス又は電子システムを形成しない。本明細書に説明する実施形態を理解するために必要なそれらのプロセス作用及び構造体のみが、以下に詳細に説明されている。完璧なマイクロ電子デバイス又は電子システムを形成するための追加の作用は、従来の技術によって実施され得る。

【0011】

本明細書に説明する材料は、スピンコーティング、ブランケットコーティング、化学気相成長（ＣＶＤ）、原子層堆積（ＡＬＤ）、プラズマ強化ＡＬＤ、物理気相成長（ＰＶＤ）、プラズマ強化化学気相成長（ＰＥＣＶＤ）、又は低圧化学気相成長（ＬＰＣＶＤ）を含むがこれらに限定されない従来の技術によって形成され得る。或いは、材料はインサンチュで成長し得る。形成される具体的な材料に依存して、材料を堆積又は成長させるための技術は、当業者によって選択され得る。材料の除去は、文脈が別段に指し示さない限り、エッチング、研磨平坦化（例えば、化学機械平坦化）、又はその他の既知の方法を含むがこれらに限定されない任意の適切な技術によって達成され得る。

【0012】

本明細書に使用されるとき、用語“縦”、“垂直”、“横”、及び“水平”は、その中又はその上に１つ以上の構造体及び／又は機構が形成され、地球の重力場によってより必ずしも定義されない基板（例えば、ベース材料、ベース構造体、ベース構築物等）の主平面に関する。“横”又は“水平”方向は、基板の主平面に実質的に平行な方向である一方、“縦”又は“垂直”方向は、基板の主平面に実質的に垂直な方向である。基板の主平面は、基板の他の表面と比較して相対的に大きな面積を有する基板の表面によって定義される。

【0013】

本明細書で使用されるとき、所与のパラメータ、特性、又は条件に関する用語“実質的に”は、所与のパラメータ、特性、又は条件が許容範囲内等、ある程度の相違で満たされていることを当業者が理解するであろう程度を意味し、含む。例として、実質的に満たされる特定のパラメータ、特性、又は条件に依存して、パラメータ、特性、又は条件は、少なくとも９０．０パーセント満たされ得、少なくとも９５．０パーセント満たされ得、少なくとも９９．０パーセント満たされ得、少なくとも９９．９％満たされ得、又は１００．０パーセントでさえ満たされ得る。

【0014】

本明細書で使用されるとき、特定のパラメータに対する数値に関する用語“約”又は“凡そ”は、該特定のパラメータに対する許容範囲内にあると当業者が理解するであろう数値を含み、数値からの相違の程度を含む。例えば、数値に関する“約”又は“凡そ”は、数値の９５．０パーセント～１０５．０パーセントの範囲内、数値の９７．５パーセント～１０２．５パーセントの範囲内、数値の９９．０パーセント～１０１．０パーセントの範囲内、数値の９９．５パーセント～１００．５パーセントの範囲内、又は数値の９９．９パーセント～１００．１パーセントの範囲等の、数値の９０．０パーセント～１１０．０パーセントの範囲内の追加の数値を含み得る。

【0015】

本明細書で使用されるとき、“下に”、“下方”、“下部”、“底”、“上方”、“上部”、“最上部”、“前”、“後”、“左”、及び“右”等の空間的に相対的な用語は、図に説明されるようなある素子又は機構の、別の素子又は機構に対する関係を説明するための説明を容易にするために使用され得る。特に明記されていない限り、空間的に相対的な用語は、図に描写されている方向に加えて、材料の様々な方向を包含することを意図する。例えば、図内の材料が反転された場合、他の素子又は機能の“下方”又は“下に”又は“下”又は“の底に”として説明された素子は、他の素子又は機構の“上方”又は“の上部に”に向けられるであろう。したがって、用語“下方”は、該用語が使用される文脈に依存して、上方及び下方の両方の向きを包含し得、そのことは当業者に明らかであろう。材料は、他の方法で向けられ（例えば、９０度回転させられ、反転され、逆にされる等され）得、本明細書で使用する空間的に相対的な記述子は、それに応じて解釈され得る。

【0016】

本明細書で使用されるとき、“導電性材料”は、タングステン、チタン、ニッケル、白金、パラジウム、ルテニウム、アルミニウム、銅、モリブデン、金等の金属の内の１つ以上、金属合金、金属含有材料（例えば、金属窒化物、金属ケイ化物（ケイ化タンタル、ケイ化タングステン、ケイ化ニッケル、ケイ化チタン）、金属カーバイド、金属酸化物）、導電的にドープされた半導体材料（例えば、導電的にドープされたシリコン、導電的にドープされたゲルマニウム、導電的にドープされたシリコンゲルマニウム等）、ポリシリコン、導電性を示すその他の材料、又はそれらの組み合わせ等を指し得る。導電性材料は、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタンアルミニウム（ＴｉＡｌＮ）、元素チタン（Ｔｉ）、元素白金（Ｐｔ）、元素ロジウム（Ｒｈ）、元素ルテニウム（Ｒｕ）、元素モリブデン（Ｍｏ）、元素イリジウム（Ｉｒ）、酸化イリジウム（ＩｒＯ_ｘ）、元素ルテニウム（Ｒｕ）、酸化ルテニウム（ＲｕＯ_ｘ）、元素タングステン（Ｗ）、元素アルミニウム（Ａｌ）、元素銅（Ｃｕ）、元素金（Ａｕ）、元素銀（Ａｇ）、ポリシリコン、それらの合金、又はそれらの組み合わせの内の少なくとも１つを含み得る。用語“導電性材料（ｅｌｅｃｔｒｉｃａｌｌｙ ｃｏｎｄｕｃｔｉｖｅ ｍａｔｅｒｉａｌ）”及び“導電性材料（ｃｏｎｄｕｃｔｉｖｅ ｍａｔｅｒｉａｌ）”は、本明細書では交換可能に使用され得る。

【0017】

本明細書に説明する実施形態に従えば、マイクロ電子デバイスは、（アクセス線（例えば、ワード線）又はゲート電極としても特徴付けられ得る）導電性材料と絶縁性材料（例えば、誘電体材料）との交互のレベルを含むデッキを含む。チャネル材料のピラーは、デッキを通って拡張し得、メモリセルのストリングを形成し得る。例えば、メモリセルは、チャネル材料と、導電性材料のレベルの内の少なくとも幾つかとに近接する交点に配置され得る。誘電体材料の内の１つ以上（例えば、トンネル誘電体材料、電荷トラップ材料、電荷遮断材料、又は別の材料の内の１つ以上）は、チャネル材料と、導電性材料のレベルの内の少なくとも幾つかとの間に配置され得る。別の導電性材料（例えば、電極材料）は、誘電体材料の内の幾つかに近接して配置され得る。幾つかの実施形態では、電極材料は、誘電体材料間に配置される。導電性材料の異なるレベルと関連付けられたメモリセルは、少なくとも絶縁性材料の介在レベルによって相互に分離され得る。

【0018】

導電性コンタクトは、あるデッキのチャネル材料を、隣接するデッキのチャネル材料に電気的に結合する。幾つかの実施形態では、隣接するデッキ間の体積は、窒化ケイ素等の電荷トラップ材料を含まない。例えば、酸化物材料（例えば、二酸化ケイ素）等の絶縁性材料は、隣接するデッキ間に配置され得る。酸化物材料は、隣接するピラー間のチャネル材料間の切り離しを容易にし得る。酸化物材料は、あるデッキから隣接するデッキまで拡張し得、隣接するデッキのチャネル材料を電気的に結合する導電性コンタクトを電気的に分離し得る。幾つかの実施形態では、酸化物材料は、隣接するデッキ間、及び隣接するピラーの導電性コンタクト間の体積を実質的に充填する。他の実施形態では、酸化物材料は、導電性コンタクトとデッキの１つの少なくとも一部分（例えば、デッキの内の少なくとも１つの絶縁性材料）とをライニングする。別の導電性材料は、酸化物材料に隣接し、隣接するデッキ間、及び隣接する導電性コンタクトをライニングする酸化物材料間の残余の体積を充填する。

【0019】

酸化物材料は、隣接するデッキ間の位置に近接する隣接するピラー間の電気的結合を低減又は防止し得る。酸化物材料は、電荷トラップ（例えば、電子トラップ）及び関連する電荷のデトラップの傾向がない材料を含み得る。酸化物材料の存在に少なくとも部分的に起因して、メモリセルのストリングを含むピラーは、従来のメモリセルと比較して、読み出し書き込みバイアスの減少及び動作ウィンドウの増加等の、デバイス性能の改善を示し得る。酸化物材料に隣接する導電性材料を含む幾つかの実施形態では、導電性材料は、隣接するピラーのチャネル材料間の相互作用を低減又は防止し得る。幾つかの実施形態では、導電性材料は、メモリセルのストリングのストリング電流を改善し得、ゲート誘起ドレインリーク（ＧＩＤＬ）をも改善し得る。

【0020】

図１Ａは、開示の実施形態に従ったマイクロ電子デバイス１００の簡略的断面図である。マイクロ電子デバイス１００は、ベース材料１０２に隣接する（例えば、の上方の）第１のデッキ１０３と、第１のデッキ１０３に隣接する（例えば、の上方の）第２のデッキ１０５とを含み得る。ベース材料は、追加の材料が形成される基板及び又は構築物を含み得る。ベース材料１０２は、半導体基板、支持構造体上のベース半導体層、金属電極、又はその上に形成された１つ以上の層、構造体、若しくは領域を有する半導体基板上の金属電極であり得る。ベース材料１０２は、従来のシリコン基板、又は半導体材料の層を含むその他のバルク基板であり得る。本明細書で使用されるとき、用語“バルク基板”は、シリコンウェーハだけではなく、シリコンオンサファイア（“ＳＯＳ”）基板及びシリコンオンガラス（“ＳＯＧ”）基板等のシリコンオンインシュレータ（“ＳＯＩ”）基板、ベース半導体基盤上のシリコンのエピタキシャル層、並びにシリコン－ゲルマニウム、ゲルマニウム、ヒ化ガリウム、窒化ガリウム、及びリン化インジウム等のその他の半導体又は光電子材料をも意味し、含む。ベース材料１０２は、ドープされていてもよく、ドープされていなくてもよい。

【0021】

第１のデッキ１０３及び第２のデッキ１０５は、絶縁性材料１１０と導電性材料１１２との交互のレベルを各々独立して含み得る。例えば、マイクロ電子デバイス１００は、ティア１０７を含み得、各ティア１０７は、絶縁性材料１１０及び導電性材料１１２を含む。

【0022】

図１Ａは、マイクロ電子デバイス１００が２つのデッキ１０３、１０５のみを含むことを説明しているが、開示はそのように限定されない。他の実施形態では、マイクロ電子デバイス１００は、３つのデッキ、４つのデッキ、６つのデッキ、８つのデッキ、又は別の数のデッキ等、２つのデッキ１０３、１０５よりも多くを含む。また、図１Ａは、第１のデッキ１０３及び第２のデッキ１０５が３つのティア１０７を含むことを説明しているが、開示はそのように限定されていない。他の実施形態では、第１のデッキ１０３及び第２のデッキ１０５は、少なくとも約６４個のティア１０７、少なくとも約１２８個のティア、若しくは更に少なくとも約２５６個のティア等の、少なくとも約３２個を超えるティア１０７又は導電性材料１１２と絶縁性材料１１０との交互のレベルを個々に各々含み得る。幾つかの実施形態では、第１のデッキ１０３及び第２のデッキ１０５は、同じ数のティア１０７を含む。他の実施形態では、第１のデッキ１０３は、第２のデッキ１０５とは異なる数のティア１０７を含む。

【0023】

ソース領域等のソース１０４は、ベース材料１０２と第１のデッキ１０３との間に配置され得る。エッチング停止材料１０６はソース１０４に隣接し得、導電性材料１０８はエッチング停止材料１０６に隣接し得る。

【0024】

ソース１０４は、例えば、Ｐ型導電性材料又はＮ型導電性材料の内の１つでドープされた半導体材料を含み得る。本明細書で使用されるとき、Ｎ型導電性材料は、例えば、少なくとも１つのＮ型ドーパント（例えば、ヒ素イオン、リンイオン、アンチモンイオン）でドープされたポリシリコンを含み得る。本明細書で使用されるとき、Ｐ型導電性材料は、例えば、少なくとも１つのＰ型ドーパント（例えば、ホウ素イオン）でドープされたポリシリコンを含み得る。幾つかの実施形態では、ソース１０４はＮ型導電性材料を含む。他の実施形態では、ソース１０４は、タングステン、ケイ化タングステン、又は別の材料を含む。

【0025】

エッチング停止材料１０６は、例えば、酸化アルミニウム（Ａｌ_２Ｏ_３）、二酸化チタン（ＴｉＯ_２）、窒素でドープされた炭化ケイ素（ＳｉＣＮ）、窒化アルミニウム、酸窒化アルミニウム、炭化ケイ素、又は別の材料の内の１つ以上を含み得る。幾つかの実施形態では、エッチング停止材料１０６は酸化アルミニウムを含む。エッチング停止材料１０６は、第１のデッキ１０３及び第２のデッキ１０５の材料に関して（例えば、絶縁性材料１１０及び導電性材料１１２に関して）エッチング選択性を示すように配合及び構成され得る。第１のデッキ１０３及び第２のデッキ１０５の形成の間、個別の第１のデッキ１０３及び第２のデッキ１０５の絶縁性材料１１０及び導電性材料１１２の一部分は、エッチング停止材料１０６を実質的に除去することなく除去され得る。

【0026】

導電性材料１０８は、いわゆる選択ゲートソース材料を含み得る。導電性材料１０８は、タングステン、チタン、ニッケル、クロム、コバルト、白金、パラジウム、ルテニウム、ロジウム、イリジウム、タンタル、アルミニウム、銅、モリブデン、金、銀等の金属、金属合金、導電性金属含有材料（例えば、導電性金属窒化物（窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタンアルミニウム（ＴｉＡｌＮ））、導電性金属酸化物（酸化イリジウム（ＩｒＯ_ｘ）、酸化ルテニウム（ＲｕＯ_ｘ）、二酸化チタン）、導電性金属ケイ物（ケイ化タンタル、ケイ化タングステン、ケイ化ニッケル、ケイ化チタン）、導電的にドープされた半導体材料（例えば、導電的にドープされたシリコン、導電的にドープされたゲルマニウム、導電的にドープされたシリコンゲルマニウム等）、ポリシリコン、導電性を示すその他の材料、それらの合金、又はそれらの組み合わせの内の１つ以上の等の導電性材料を含み得る。幾つかの実施形態では、導電性材料１０８は、ポリシリコン（例えば、Ｐ型ポリシリコン）又は別の材料を含む。

【0027】

絶縁性材料１１０は、例えば、二酸化ケイ素等の誘電体材料、又はその他の誘電体材料を含み得る。

【0028】

導電性材料１１２は、導電性材料１０８に関して上で説明した材料の内の１つ以上等の導電性材料を含み得る。幾つかの実施形態では、導電性材料１１２はポリシリコンを含む。幾つかの実施形態では、導電性材料１１２は、導電性材料１０８と同じ組成物を有する。導電性材料１１２は、本明細書では、アクセス線（例えば、ワード線）又はゲート電極とも称され得る。

【0029】

図１Ａを引き続き参照すると、チャネル材料１２０を含むピラー１２５は、第１のデッキ１０３及び第２のデッキ１０５を通って拡張し得る。チャネル材料１２０は、ソース１０４と電気的に通信し得る。チャネル材料１２０は、例えば、ポリシリコン等の半導体材料を含み得る。幾つかの実施形態では、チャネル材料１２０はＰ型ポリシリコンを含む。他の実施形態では、チャネル材料１２０は金属酸化物半導体材料を含む。幾つかの実施形態では、チャネル材料１２０はポリシリコンを含む。チャネル材料１２０は、絶縁性材料１４５によって導電性材料１０８及び導電性材料１１５から電気的に分離され得る。絶縁性材料１４５は誘電体材料を含み得る。例えば、絶縁性材料１４５は、ホスホシリケートガラス、ボロシリケートガラス、ボロホスホシリケートガラス（ＢＰＳＧ）、フルオロシリケートガラス、二酸化ケイ素、二酸化チタン、二酸化ジルコニウム、二酸化ハフニウム、酸化タンタル、酸化マグネシウム、酸化アルミニウム、酸化ニオブ、酸化モリブデン、酸化ストロンチウム、酸化バリウム、酸化イットリウム、窒化物材料（例えば、窒化ケイ素（Ｓｉ_３Ｎ_４））、酸窒化物（例えば、酸窒化ケイ素、別のゲート誘電体材料、誘電性炭窒化物材料（例えば、炭窒化ケイ素（ＳｉＣＮ））、又は誘電性カルボキシナイトライド材料（例えば、シリコンカルボキシナイトライド（ＳｉＯＣＮ））の内の１つ以上を含み得る。

【0030】

幾つかの実施形態では、ピラー１２５は、チャネル材料１２０の一部分の間に電気的絶縁性材料１２２を更に含む。電気的絶縁性材料１２２は、例えば、ホスホシリケートガラス、ボロシリケートガラス、ボロホスホシリケートガラス（ＢＰＳＧ）、フルオロシリケートガラス、二酸化ケイ素、二酸化チタン、二酸化ジルコニウム、二酸化ハフニウム、酸化タンタル、酸化マグネシウム、酸化アルミニウム、酸化ニオブ、酸化モリブデン、酸化ストロンチウム、酸化バリウム、酸化イットリウム、窒化物材料（例えば、窒化ケイ素（Ｓｉ_３Ｎ_４））、酸窒化物（例えば、酸窒化ケイ素）、別のゲート誘電体材料、誘電性炭窒化物材料（例えば、炭窒化ケイ素（ＳｉＣＮ））、誘電性カルボキシナイトライド材料（例えば、シリコンカルボキシナイトライド（ＳｉＯＣＮ））、又はそれらの組み合わせを含み得る。幾つかの実施形態では、電気的絶縁性材料１２２は二酸化ケイ素を含む。

【0031】

メモリセル１３０は、チャネル材料１２０と導電性材料１１２との間の交点に配置され得る。メモリセル１３０は、例えば、チャネル材料１２０と電極材料１２６（ゲート電極、フローティングゲート、又はゲートとも称され得る）との間、及び電極材料１２６の少なくとも一部分の周囲の他の誘電体材料１２８（電荷蓄積材料とも称され得る）の間に誘電体材料１２４（トンネル誘電体材料とも称され得る）を含み得る。幾つかの実施形態では、メモリセル１３０は、本明細書では“フローティングゲート”メモリセルと称され得る。図１Ｃを参照して説明するように、メモリセル１３０は、他の材料を含み得、本明細書では“電荷トラップ”メモリセルと称され得る。

【0032】

電極材料１２６は導電性材料を含み得る。非限定的な例として、電極材料１２６は、導電的にドープされた半導体材料（例えば、導電的にドープされたシリコン、導電的にドープされたゲルマニウム、導電的にドープされたシリコンゲルマニウム等）、ポリシリコン、タングステン、チタン、ニッケル、クロム、コバルト、白金、パラジウム、ルテニウム、ロジウム、イリジウム、タンタル、アルミニウム、銅、モリブデン、金、銀、若しくはそれらの組み合わせ等の金属の内の１つ以上、金属合金、導電性金属含有材料（例えば、導電性金属窒化物（窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタンアルミニウム（ＴｉＡｌＮ））、導電性金属酸化物（酸化イリジウム（ＩｒＯ_ｘ）、酸化ルテニウム（ＲｕＯ_ｘ）、二酸化チタン）、導電性金属ケイ化物（ケイ化タンタル、ケイ化タングステン、ケイ化ニッケル、ケイ化チタン）、それらの合金、又はそれらの組み合わせを含み得る。幾つかの実施形態では、電極材料１２６はタングステンを含む。他の実施形態では、電極材料１２６はポリシリコンを含む。幾つかのそうした実施形態では、ポリシリコンはドープされ得、例えば、ｎ型ドープポリシリコン又はｐ型ドープポリシリコンを含み得る。

【0033】

誘電体材料１２４は、例えば、トンネル酸化物材料を含み得る。幾つかの実施形態では、誘電体材料１２４は二酸化ケイ素を含む。しかしながら、開示はそのように限定されず、誘電体材料１２４は、絶縁性材料１４５に関して上で説明した材料の内の１つ以上等の別の材料を含み得る。幾つかの実施形態では、誘電体材料１２４は、絶縁性材料１４５と同じ材料組成物を含む。図１Ａは、導電性材料１１２に近接する側面上のみにあり、絶縁性材料１１０の側面とは接触せず、又は該側面上に配置されていない誘電体材料１２４を説明しているが、開示はそのように限定されない。他の実施形態では、誘電体材料１２４は、第１のデッキ１０３全体及び第２のデッキ１０５全体を通って導電性コンタクト１３２まで連続的に拡張する。幾つかの実施形態では、誘電体材料１２４は、電極材料１２６の露出部分を選択的に酸化するためにインサンチュ蒸気生成（ＩＳＳＧ）プロセスによる等して、電極材料１２６上で成長し得る。

【0034】

他の誘電体材料１２８は、酸化膜－窒化膜－酸化膜（ＯＮＯ）構造体等の電荷トラップ材料を含み得る。例えば、他の誘電体材料１２８は、第１の酸化物材料と、第１の酸化物材料に隣接する窒化ケイ素材料と、窒化ケイ素材料に隣接する第２の酸化物材料とを含み得る。第１の酸化物材料及び第２の酸化物材料は、二酸化ケイ素、酸化ハフニウム、酸化ジルコニウム、又は別の材料を含み得る。幾つかの実施形態では、第１の酸化物材料及び第２の酸化物材料は同じ材料組成物を有する。幾つかの実施形態では、第１の酸化物材料及び第２の酸化物材料は二酸化ケイ素を含む。幾つかの実施形態では、他の誘電体材料１２８は、インターポリ誘電体（ＩＰＤ）材料とも称され得る。

【0035】

図１Ｂは、図１Ａの断面線Ｂ－Ｂに沿って取られたマイクロ電子デバイス１００の簡略的断面図である。ピラー１２５は、円形の断面形状を含み得る。幾つかの実施形態では、チャネル材料１２０は、電気的絶縁性材料１２２を取り囲み得、円形の断面形状を示し得る。誘電体材料１２４は、チャネル材料１２０を取り囲み得、チャネル材料１２０と電極材料１２６との間に配置され得る。他の誘電体材料１２８は、電極材料１２６と導電性材料１１２との間に配置され得る。

【0036】

図１Ａに戻って参照すると、最上部のティア１０７の絶縁性材料１１０に隣接して別の導電性材料１１５が形成され得る。導電性材料１１５は、いわゆる選択ゲートドレイン（ＳＧＤ）材料を含み得る。導電性材料１１５は、導電性材料１０８に関して上で説明した材料の内の１つ以上を含み得る。幾つかの実施形態では、導電性材料１１５は、導電性材料１０８と同じ材料組成物を有する。導電性材料１１５に隣接して絶縁性材料１１４が形成され得る。絶縁性材料１１４はパターニングされ得、導電性コンタクト１１６（本明細書では導電性プラグとも称され得る）は、チャネル材料１２０に隣接し得、チャネル材料１２０と電気的に通信し得る。導電線１１８（例えば、データ線、ビット線）は、導電性コンタクト１１６に隣接し得、導電性コンタクト１１６と電気的に通信し得る。

【0037】

幾つかの実施形態では、チャネル材料１２０は、第１のデッキ１０３と第２のデッキ１０５との間の位置にバルジ１４０を示し得る。バルジ１４０の対向する部分間の距離Ｄ_１（例えば、バルジ１４０におけるチャネル材料１２０の直径）は、チャネル材料１２０のその他の部分におけるチャネル材料１２０の対向する部分間の距離よりも大きくてもよい。言い換えれば、チャネル材料１２０は、チャネル材料１２０のその他の位置と比較して、バルジ１４０に近接してより大きな直径を有し得る。

【0038】

バルジ１４０は、第１のデッキ１０３及び第２のデッキ１０５を通って拡張するようにチャネル材料１２０を形成し、第１のデッキ１０３と第２のデッキ１０５との間に導電性コンタクト１３２を形成する方法等、マイクロ電子デバイス１００を形成する方法の結果であり得る。

【0039】

導電性コンタクト１３２は、第１のデッキ１０３のピラー１２５のチャネル材料１２０を、第２のデッキ１０５の対応するピラー１２５のチャネル材料１２０に電気的に結合し得る。言い換えれば、第１のデッキ１０３のチャネル材料１２０は、導電性コンタクト１３２を通じて第２のデッキ１０５のチャネル材料１２０と電気的に通信し得る。導電性コンタクト１３２は導電性材料を含み得る。幾つかの実施形態では、導電性コンタクト１３２はポリシリコンを含む。幾つかの実施形態では、導電性コンタクト１３２は、導電性材料１１２と同じ材料組成物を含む。

【0040】

導電性コンタクト１３２は、個別の導電性コンタクト１３２のその他の部分（例えば、中央部分）よりも下にある絶縁性材料１１０からより遠くに（図１Ａに示される図の上下に）拡張する突出部分１３４を含み得る。幾つかの実施形態では、下にある絶縁性材料に近接する位置における導電性コンタクト１３２の対向する側面間の距離Ｄ_２は、個別の導電性コンタクト１３２の対向する突出部分１３４間の距離Ｄ_３よりも短い。

【0041】

第１のデッキ１０３と第２のデッキ１０５との間に酸化物材料１３６が配置され得る。酸化物材料１３６は電気的絶縁性材料を含み得る。幾つかの実施形態では、酸化物材料１３６は、電荷トラップ（例えば、電子トラップ）及びデトラップ特性を示さない材料を含む。例えば、酸化物材料１３６は、窒化ケイ素を含まない（例えば、実質的に含まない）。言い換えれば、マイクロ電子デバイス１００は、第１のデッキ１０３と第２のデッキ１０５との間の位置に窒化ケイ素を含まなくてもよい。

【0042】

酸化物材料１３６は、二酸化ケイ素、ホスホシリケートガラス、ボロシリケートガラス、ボロホスホシリケートガラス（ＢＰＳＧ）、フルオロシリケートガラス、酸窒化物（例えば、酸窒化ケイ素）、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化チタン、酸化タンタル、酸化モリブデン、又はスピンオン誘電体（ＳＯＤ）（例えば、水素シルセスキオキサン（ＨＳＱ）、メチルシルセスキオキサン（ＭＳＱ）、ポリイミド、ポリテトラフルオロエチレン（ＰＴＦＥ）、スピンオンポリマー）の内の１つ以上を含み得る。酸化物材料１３６は窒化ケイ素を除外し得る。幾つかの実施形態では、酸化物材料１３６は二酸化ケイ素を含む。幾つかの実施形態では、第１のデッキ１０３と第２のデッキ１０５との間の体積の少なくとも一部分は、１つ以上のボイドを含み得る。１つ以上のボイドは、酸素、窒素、空気、ヘリウム、又は別のガスの内の１つ以上で充填され得る。幾つかの実施形態では、１つ以上のボイドは酸素及び窒素で充填される。

【0043】

酸化物材料１３６は、第１のデッキ１０３及び第２のデッキ１０５に直接接触し得る。幾つかの実施形態では、酸化物材料１３６は、第１のデッキ１０３の絶縁性材料１１０と、（第２のデッキ１０５がエッチング停止材料１０６を含まない等の場合）第２のデッキ１０５の絶縁性材料１１０とに直接接触する。例えば、酸化物材料１３６は、第１のデッキ１０３の最上部の絶縁性材料１１０と第２のデッキ１０５の最下部の絶縁性材料１１０との間に直接配置され得る。幾つかの実施形態では、酸化物材料１３６は、第１のデッキ１０３の最上部の絶縁性材料１１０と第２のデッキ１０５の最下部の絶縁性材料１１０とに直接接触し得る。他の実施形態では、酸化物材料１３６は、第１のデッキ１０３の絶縁性材料１１０に直接接触し、第２のデッキ１０５の絶縁性材料１１０と接触するエッチング停止材料１０６に直接接触する。幾つかの実施形態では、酸化物材料１３６の少なくとも一部分は、隣接するピラー１２５の導電性コンタクト１３２間に横方向に直接配置される。図１Ａは、第１のデッキ１０５の最上部の絶縁性材料１１０と第２のデッキ１０５のエッチング停止材料１０６とに直接接触する酸化物材料１３６を含むものとして説明及び図示されているが、開示はそのように限定されない。他の実施形態では、酸化物材料１３６は、第１のデッキ１０３の最上部の導電性材料と第２のデッキ１０５の最下部の導電性材料１１２（又は第２のデッキ１０５のエッチング停止材料１０６）とに直接接触し得る。幾つかのそうした実施形態では、酸化物材料１３６は、第１のデッキ１０３の最上部の導電性材料１１２と第２のデッキ１０５の最下部の導電性材料１１２との部分間に介在する唯一の材料である。幾つかの実施形態では、酸化物材料１３６は、バルジ１４０に近接するチャネル材料に直接接触する。

【0044】

酸化物材料１３６は、約５０ｎｍ～約７５ｎｍ、約７５ｎｍ～約１００ｎｍ、約１００ｎｍ～約１５０ｎｍ、又は約１５０ｎｍ～約２００ｎｍ等の約５０ｎｍ～約２００ｎｍの範囲内の厚さＴ_１を有し得る。幾つかの実施形態では、厚さＴは約１００ｎｍである。

【0045】

幾つかの実施形態では、酸化物材料１３６の厚さＴ_１は、絶縁性材料１１０のレベルの厚さよりも大きくてもよい。幾つかの実施形態では、酸化物材料１３６の厚さＴ_１は、導電性材料のレベルの厚さよりも大きい。例えば、絶縁性材料１１０の各レベルは、約１０ｎｍ～約２０ｎｍ、約２０ｎｍ～約３０ｎｍ、約３０ｎｍ～約４０ｎｍ、又は約４０ｎｍ～約５０ｎｍ等の約１０ｎｍ～約５０ｎｍの範囲内の厚さＴ_２を有し得る。導電性材料１１２の各レベルは、約１０ｎｍ～約２０ｎｍ、約２０ｎｍ～約３０ｎｍ、約３０ｎｍ～約４０、又は約４０ｎｍ～約５０ｎｍ等の約１０ｎｍ～約５０ｎｍの範囲内の厚さＴ_３を有し得る。幾つかの実施形態では、酸化物材料１３６の厚さＴ_１は、ティア１０７の各々の厚さ（すなわち、厚さＴ_２と厚さＴ_３との合計）よりも大きくてもよい。

【0046】

幾つかの実施形態では、酸化物材料１３６は、第１のデッキ１０３と第２のデッキ１０５との間の位置、又は酸化物材料１３６に近接する位置における、隣接するピラー１２５のチャネル材料１２０の結合を低減又は防止（例えば、実質的に防止）し得る。また、酸化物材料１３６は、隣接するデッキ構造体間で使用される従来の材料よりも低減された程度の電荷トラップを示すように配合及び構成された材料組成物を含み得る。例えば、従来のマイクロ電子デバイスは、隣接するデッキ間に窒化ケイ素材料を含み得る。隣接するデッキ間の大きな空間、特に、隣接するデッキの導電性材料１１２（例えば、少なくとも、第１のデッキ１０３の最上部の絶縁性材料１１０と、第２のデッキ１０５の最下部の絶縁性材料１１０と、第１のデッキ１０３と第２のデッキ１０５との間の酸化物材料１３６とによって相互に離間され得る、第１のデッキ１０３の最上部の導電性材料１１２と第２のデッキ１０５の最下部の導電性材料１１２との）間の大きな空間に起因して、窒化ケイ素材料は、チャネル材料１２０を含むあるピラー１２５を隣接するピラー１２５に結合させ得る電荷（例えば、電子）をトラップし得る。幾つかの実例では、第１のピラー１２５のチャネル材料１２０に約０Ｖの電位を印加し、第２のピラー１２５のチャネル材料１２０に電位（例えば、約１０Ｖ）を印加することによる等して、第１のピラー１２５がプログラミング（書き込み）のために選択され、第２のピラー１２５が抑制された場合、第１のピラー１２５と第２のピラー１２５との間の隣接するデッキ間に配置されたそうした窒化ケイ素材料内で電子がトラップされて来得る。窒化ケイ素材料内でトラップされた電荷（例えば、電子）は、メモリセル１３０の閾値電圧に影響を及ぼし得、メモリセル１３０の動作（例えば、読み出し）ウィンドウを縮小し得る。

【0047】

また、電荷は酸化物材料１３６内でトラップされて来なくてもよい。比較として、従来のデバイス１００は、第１のデッキ１０３と第２のデッキ１０５との間に窒化ケイ素又はその他の材料を含み得、これらの材料は、電荷をトラップし得、ピラー１２５を形成するために使用される様々な処理条件（例えば、様々な材料の堆積、エッチング作用、洗浄作用）に起因してチャネル材料１２０内に存在し得るバルジ１４０に結合し得る。言い換えれば、バルジ１４０は、従来のデバイスでは、隣接するデッキ間の電荷トラップ材料に結合し得る。更に、導電性コンタクト１３２の突出部分１３４は、導電性コンタクト１３２のその他の部分よりも（電流密度の増加による等して）相対的に高い電界を示し得る。従来のマイクロ電子デバイスでは、突出部分１３４における高い電界は、マイクロ電子デバイス１００の使用及び動作の間に、導電性コンタクト１３２に近接する窒化ケイ素材料への電子又はその他の電荷の注入を容易にし得る。電子又はその他の電荷の注入は、メモリセル１３０の動作ウィンドウの縮小をもたらし得る。

【0048】

電荷（例えば、電子）をトラップしない材料組成物を含むように酸化物材料１３６を形成することは、バルジ１４０に近接し、突出部分１３４に近接する位置等において、チャネル材料１２０内の電荷トラップを低減又は防止し得る。したがって、隣接するピラー１２５は相互に結合しないので、マイクロ電子デバイス１００は、従来のマイクロ電子デバイスよりも大きな動作ウィンドウを示すメモリセル１３０のストリングを含むピラー１２５を含み得る。

【0049】

図１Ａは、特定のタイプのメモリセル１３０（例えば、フローティングゲートメモリセル）を含むものとして説明及び図示されているが、開示はそのように限定されない。図１Ｃは、メモリセル１３０（図１Ａ）の代わりに図１Ａのマイクロ電子デバイス１００に存在し得るメモリセル１５０の簡略的断面図である。メモリセル１５０は、いわゆる電荷トラップ材料を含み得る。幾つかのそうした実施形態では、関連するマイクロ電子デバイス１００は、電荷トラップＮＡＮＤを含み得る。メモリセル１５０は、本明細書では“電荷トラップ”メモリセルと称され得る。

【0050】

図１Ｃは、開示の実施形態に従った、図１Ａのメモリセル１３０と交換可能に使用され得るメモリセル１５０の簡略的断面図である。メモリセル１５０は、誘電体材料１５２（例えば、トンネル誘電体材料）と、電荷トラップ材料１５４と、チャネル材料１２０と導電性材料１１２との間の電荷遮断材料１５６とを含み得る。電荷トラップ材料１５４は、誘電体材料１５２と電荷遮断材料１５６との間に直接配置され得る。幾つかの実施形態では、誘電体材料１５２は、チャネル材料１２０及び電荷トラップ材料１５４に直接接触する。電荷遮断材料１５６は、電荷トラップ材料１５４及び導電性材料１１２に直接接触し得、それらに直接隣接して配置され得る。

【0051】

図１Ａは、第１のデッキ１０３と第２のデッキ１０５との間に酸化物材料１３６を含むものとして説明及び図示されているが、開示はそのように限定されない。他の実施形態では、第１のデッキ１０３と第２のデッキ１０５との間に１つ以上の他の材料が配置され得る。図２は、開示の実施形態に従ったマイクロ電子デバイス２００の簡略的断面図である。マイクロ電子デバイス２００が第１のデッキ１０３と第２のデッキ１０５との間に１つ以上の追加の材料を含み得ることを除いて、マイクロ電子デバイス２００は、図１Ａのマイクロ電子デバイス１００と実質的に同じであり得る。

【0052】

マイクロ電子デバイス２００は、隣接する導電性コンタクト１３２を相互に電気的に分離するために、第１のデッキ１０３と第２のデッキ１０５との間に酸化物材料１６０を含む。幾つかの実施形態では、酸化物材料１６０は、第２のデッキ１０５に近接するエッチング停止材料１０６と第１の上部の絶縁性材料１１０との間の体積等の、第１のデッキ１０３と第２のデッキ１０５との間の体積全体を実質的に充填しなくてもよい。幾つかの実施形態では、第１のデッキ１０３と第２のデッキ１０５との間の体積の残余部分は、酸素、窒素、空気、ヘリウム、又は別のガスの内の１つ以上等の１つ以上のガスで充填され得る。幾つかの実施形態では、１つ以上のボイドは酸素及び窒素で充填される。他の実施形態では、導電性材料１６２はまた、隣接するピラー１２５間に配置され得、少なくとも酸化物材料１６０によって、隣接するピラー１２５及び関連する導電性コンタクト１３２から電気的に分離され得る。

【0053】

幾つかの実施形態では、酸化物材料１６０は、導電性コンタクト１３２の側壁と、第１のデッキ１０３と第２のデッキ１０５との間に配置されたチャネル材料１２０の側壁との周囲に酸化物ライナーを含み得る。幾つかの実施形態では、酸化物材料１６０は、導電性コンタクト１３２、第１のデッキ１０３と第２のデッキ１０５との間に配置されたチャネル材料１２０の側壁、並びに第１のデッキ１０３の最上部の絶縁性材料１１０に隣接し（例えば、をコンフォーマルに覆い）得る。酸化物材料１６０は、チャネル材料１２０のバルジ１４０及び導電性コンタクト１３２の突出部分１３４に隣接し得る。

【0054】

酸化物材料１６０は、第１のデッキ１０３の絶縁性材料１１０の表面に隣接し得、導電性コンタクト１３２及びチャネル材料１２０の表面に隣接し得、エッチング停止材料１０６の表面に隣接し得る。他の実施形態では、酸化物材料１６０は、導電性コンタクト１３２及びチャネル材料１２０の表面に隣接して、第２のデッキ１０５の絶縁性材料１１０の表面まで拡張する。図１Ａ及びを酸化物材料１３６参照して上で論じたように、酸化物材料１６０は、第１のデッキ１０３の最上部の絶縁性材料１１０と第２のデッキ１０５の最下部の絶縁性材料１１０との間に直接配置され得る。幾つかの実施形態では、酸化物材料１３６は、第１のデッキ１０３の最上部の絶縁性材料１１０と、第２のデッキ１０５の最下部の絶縁性材料１１０とに直接接触し得る。他の実施形態では、酸化物材料１６０は、第１のデッキ１０３の絶縁性材料１１０に直接接触し、第２のデッキ１０５の絶縁性材料１１０に接触するエッチング停止材料１０６に直接接触する。幾つかの実施形態では、酸化物材料１６０の少なくとも一部分は、隣接するピラー１２５の導電性コンタクト１３２間に横方向に直接配置される。幾つかのそうした実施形態では、隣接するピラー１２５の導電性コンタクト１３２上の酸化物材料１６０間の空間は、ボイドによって離され得る。ボイドは、１つ以上のガスで充填され得、又は導電性材料１６２で充填され得る。図１Ａは、第１のデッキ１０５の最上部の絶縁性材料１１０及び第２のデッキ１０５のエッチング停止材料１０６に直接接触する酸化物材料１６０を含むものとして説明及び図示されているが、開示はそのように限定されない。他の実施形態では、酸化物材料１６０は、第１のデッキ１０３の最上部の導電性材料及び第２のデッキ１０５の最下部の導電性材料１１２（又は第２のデッキ１０５のエッチング停止材料１０６）に直接接触し得る。

【0055】

酸化物材料１６０は、酸化物材料１３６（図１Ａ）に関して上で説明された同じ材料を含み得る。幾つかの実施形態では、酸化物材料１６０は二酸化ケイ素を含む。

【0056】

導電性材料１６２は、酸化物材料１６０に隣接し得、第１のデッキ１０３と第２のデッキ１０５との間の残余の体積を充填し得る。導電性材料１６２は、第１のデッキ１０３に隣接する酸化物材料１６０の表面に隣接し得、導電性コンタクト１３２及びチャネル材料１２０に隣接して拡張する酸化物材料１６０に隣接し得る。導電性材料１６２は、第１のデッキ１０３に隣接する酸化物材料１６０から第２のデッキ１０５に隣接するエッチング停止材料１０６まで拡張し得る。他の実施形態では、導電性材料１６２は、酸化物材料１６０から第２のデッキ１０５の絶縁性材料１１０まで拡張する。

【0057】

導電性材料１６２は導電性材料を含み得る。幾つかの実施形態では、導電性材料１６２はポリシリコンを含む。導電性材料１６２は、ホウ素、リン、ヒ素、アンチモン、又は別の材料の内の１つ以上でドープされ得る。他の実施形態では、導電性材料１６２はタングステンを含む。導電性材料１６２は、幾つかの実施形態では、導電性コンタクト１３２と同じ材料組成物を含み得る。

【0058】

マイクロ電子デバイス２００は、バルジ１４０に近接する、及び突出部分１３４に近接する位置における等、チャネル材料１２０内の電荷トラップの低減を示し得る。また、導電性材料１６２は、隣接するピラー１２５と隣接するチャネル材料１２０との間の遮蔽を容易にし得る。言い換えれば、隣接するピラー１２５間の導電性材料１６２は、隣接するピラー１２５のチャネル材料１２０間の相互作用を低減又は防止し得る。

【0059】

幾つかの実施形態では、導電性材料１６２は、メモリセル１３０のストリングのストリング電流を改善し得、ゲート誘起ドレインリーク（ＧＩＤＬ）をも改善し得る。導電性材料１６２は、マイクロ電子デバイスのいわゆる階段状構造体内に配置された導電性コンタクトと電気的に通信し得る。使用及び動作において、例えば、選択されたメモリストリング又は非選択のメモリストリングのチャネル材料１２０に近接する導電性材料１６２に電圧が印加され得る。

【0060】

したがって、少なくとも幾つかの実施形態では、マイクロ電子デバイスは、導電性材料と絶縁性材料との交互のレベルを含むデッキであって、導電性材料と絶縁性材料との交互のレベルを通って拡張するチャネル材料を含むピラーを含む該デッキと、隣接するデッキ間にあり、隣接するデッキのチャネル材料と電気的に通信する導電性コンタクトと、隣接するデッキ間にある酸化物材料であって、第１のデッキの最上部のレベルと第１のデッキに隣接する第２のデッキの最下部のレベルとの間に拡張する該酸化物材料とを含む。

【0061】

図３Ａ～図３Ｄは、開示の実施形態に従った、図１Ａのマイクロ電子デバイス１００を形成する方法を説明する簡略的断面図である。図３Ａを参照すると、第１のデッキ１０３（図１Ａ）は、半導体構造３００を形成するために、ベース材料１０２、ソース１０４、エッチング停止材料１０６、及び導電性材料１０８に隣接して形成され得る。第１のデッキ１０３の絶縁性材料１１０と導電性材料１１２との交互のレベルは、導電性材料１０８に隣接して形成され得る。

【0062】

絶縁性材料１１０及び導電性材料１１２のレベルを形成した後、エッチング停止材料１０６の一部分を露出するために、絶縁性材料１１０及び導電性材料１１２のレベル並びに導電性材料１０８を通って開口部が形成され得る。エッチング停止材料１０６の露出した部分は、ソース１０４の一部分を露出するために開口部を通じて除去され得る。例えば、幾つかの実施形態では、絶縁性材料１１０、導電性材料１１２、及び導電性材料１０８の一部分は、ある除去作用によって開口部を形成するために除去され得る一方、エッチング停止材料１０６の一部分を除去するために第２の除去作用が使用され得る。

【0063】

いわゆる“ゲートファースト”プロセス等の幾つかの実施形態では、凹部を形成するために導電性材料１１２の一部分を除去することによって、メモリセル１３０は形成され得るる。凹部内に、及び導電性材料１１２の残余部分に隣接して他の誘電体材料１２８が形成され得る。他の誘電体材料１２８に隣接して電極材料１２６が形成され得、電極材料１２６に隣接して誘電体材料１２４が形成され得る。誘電体材料１２４を形成した後、メモリセル１３０を形成するために、開口部の側面に隣接してチャネル材料１２０が形成され得る。幾つかの実施形態では、チャネル材料１２０を形成した後、チャネル材料１２０に隣接して電気的絶縁性材料１２２が形成され得る。

【0064】

チャネル材料１２０及び電気的絶縁性材料１２２を形成した後、チャネル材料１２０及び電気的絶縁性材料１２２の一部分は、最上部の絶縁性材料１１０の表面から除去され得る。

【0065】

露出した（例えば、最上部の）絶縁性材料１１０に隣接して窒化ケイ素材料１７０が形成され得る。図３Ｂを参照すると、チャネル材料１２０を露出するために、窒化ケイ素材料１７０を通って開口部が形成され得る。導電性コンタクト１３２を形成するために、導電性材料が開口部内に形成され、チャネル材料１２０と電気的に通信し得る。導電性コンタクト１３２は、突出部分１３４（図１Ａ）なしに図３Ａ～図３Ｄには説明されている。しかしながら、導電性コンタクト１３２は突出部分１３４を含み得る。窒化ケイ素材料１７０に対してエッチング選択性を有するエッチング停止材料１７２が導電性コンタクト１３２に隣接して形成され得る。

【0066】

図３Ｃを参照すると、絶縁性材料１１０の一部分を露出するために、窒化ケイ素材料１７０の実質的に全てが除去され得る。絶縁性材料１１０は、窒化ケイ素材料１７０に対してエッチング選択性を示し得る。窒化ケイ素材料１７０を除去した後、導電性コンタクト１３２及びエッチング停止材料１７２は、チャネル材料１２０に隣接して（例えば、の上方に）残っていてもよい。

【0067】

図３Ｄを参照すると、絶縁性材料１１０に隣接して（例えば、の上方に）、並びに導電性コンタクト１３２及びエッチング停止材料１７２に隣接して（例えば、の側面に）等、半導体構造３００に隣接して酸化物材料１３６が形成され得る。幾つかの実施形態では、酸化物材料１３６を形成した後、半導体構造３００は、酸化物材料１３６を通じてエッチング停止材料１７２の一部分を露出するために化学機械平坦化（ＣＭＰ）プロセスに晒され得る。図３Ｄは、酸化物材料１３６が最上部の絶縁性材料１１０上に直接形成されることを説明しているが、開示はそのように限定されない。他の実施形態では、酸化物材料１３６は、最上部の導電性材料１１０上に直接形成される。

【0068】

酸化物材料１３６を形成及び平坦化した後、第２のデッキ１０５（図１Ａ）が半導体構造３００に隣接して形成され得る。例えば、エッチング停止材料１０６（図１Ａ）が酸化物材料１３６に隣接して形成され得、絶縁性材料１１０と導電性材料１１２との交互のレベルのスタックが半導体構造３００に隣接して形成され得る。第２のデッキ１０５は、第１のデッキ１０３（図１Ａ）の形成と同じ方法で形成され得る。例えば、絶縁性材料１１０と導電性材料１１２との交互のレベルのスタック内に開口部が形成され得、導電性材料１１２の一部分は、凹部を形成するために除去され得、他の誘電体材料１２８が凹部内に形成され得、他の誘電体材料１２８に隣接して電極材料１２６が形成され得、電極材料１２６に隣接して誘電体材料１２４が形成され得、誘電体材料１２４に隣接してチャネル材料１２０が形成され得る。

【0069】

ピラー１２５（図１Ａ）を形成した後、導電性コンタクト１１６は、絶縁性材料１１４を通って、及びピラー１２５に隣接して（例えば、の上方に）形成され得、第２のデッキ１０５（図１Ａ）のチャネル材料１２０と電気的に通信し得る。導電線１１８は、導電性コンタクト１１６と電気的に通信して形成され得る。

【0070】

図３Ａ～図３Ｄは、第１のデッキ１０３（図１Ａ）と第２のデッキ１０５（図１Ａ）との間の体積を充填するための酸化物材料１３６を含むように半導体構造３００を形成することを説明するが、開示はそのように限定されない。図３Ｃ及び図４を参照すると、窒化ケイ素材料１７０（図３Ｂ）を除去した後、存在する場合には、導電性コンタクト１３２及びエッチング停止材料１７２に隣接して（例えば、の上方に、の側面上に）酸化物材料１６０がコンフォーマルに形成され得る。例えば、酸化物材料１６０は、最上部の絶縁性材料１１０、導電性コンタクト１３２、及びエッチング停止材料１７２の上方にライナーを形成し得る。酸化物材料１６０は、例えば、ＣＶＤ、ＡＬＤ、プラズマ強化ＡＬＤ、ＰＶＤ、ＰＥＣＶＤ、又はＬＰＣＶＤの内の１つ以上によって形成され得る。

【0071】

酸化物材料１６０を形成した後、酸化物材料１６０の表面に隣接して導電性材料１６２が形成され得、半導体構造４００はＣＭＰプロセスに晒され得る。第２のデッキ１０５（図２）は、図２を参照して説明したマイクロ電子デバイス２００を形成するために、図３Ｄを参照して上で説明したように導電性材料１６２に隣接して形成され得る。

【0072】

図３Ａ～図３Ｄ及び図４は、ゲートファーストプロセスとして説明されているが、開示はそのように限定されない。他の実施形態では、マイクロ電子デバイス１００、２００は、いわゆる“置換ゲート”プロセスによって形成され得る。幾つかのそうした実施形態では、図３Ａを参照して上で説明したように絶縁性材料１１０と導電性材料１１２との交互のレベルを含むようにスタックを形成するのではなく、絶縁性材料１１０と他の絶縁性材料との交互のレベルを含むスタックが導電性材料１０８に隣接して形成され得る（例えば、図３Ａの導電性材料１１２は、他の絶縁性材料と置換され得る）。他の絶縁性材料は、窒化ケイ素等の絶縁性材料１１０に対してエッチング選択性を示す電気的絶縁性材料を含み得る。絶縁性材料１１０と他の絶縁性材料との交互のレベルのスタックを通って、並びに導電性材料１０８及びエッチング停止材料１０６を通って開口部が形成され得る。開口部の全体内、又は開口部内の少なくとも側壁上等、開口部内にチャネル材料が形成され得る。幾つかの実施形態では、誘電体材料（例えば、二酸化ケイ素）が開口部の残余を充填し得る。ソース１０４を露出するために、絶縁性材料と他の絶縁性材料との交互のレベルを通る追加の開口部が形成され得る。絶縁性材料１１０の隣接するレベル間に凹部を形成するために、他の絶縁性材料は、絶縁性材料１１０に対して選択的に除去され得る。他の絶縁性材料を除去した後、凹部内に誘電体材料（例えば、電荷蓄積材料）を形成すること、電荷蓄積材料に隣接して電極材料を形成すること、及び別の開口部の残余部分内に絶縁性材料を形成すること等して、別の開口部内にメモリセル１３０が形成され得る。他の実施形態では、凹部内に他の誘電体材料１２８が形成され、他の誘電体材料１２８に隣接して電極材料１２６が形成され、電極材料１２６に隣接して誘電体材料１２４が形成される。マイクロ電子デバイスは上で説明したように完成し得る。

【0073】

したがって、少なくとも１つの実施形態では、マイクロ電子デバイスを形成する方法は、第１の材料と第２の材料との交互のレベルのスタックを通って拡張するチャネル材料を含む第１のデッキを形成することと、第１のデッキに隣接して窒化物材料を形成することと、窒化物材料内に開口部を、及び開口部内に導電性コンタクトを形成することと、窒化物材料を除去することと、導電性コンタクトに隣接して酸化物材料を形成することと、酸化物材料に隣接する第２のデッキであって、第１の材料と第２の材料との交互のレベルを含む該第２のデッキを形成することを含む。

【0074】

開示の実施形態に従った、第１のデッキ１０３と第２のデッキ１０５との間に酸化物材料１３６又は酸化物材料１６０及び導電性材料１６２を含むマイクロ電子デバイス（例えば、マイクロ電子デバイス１００、２００）は、開示の電子システムの実施形態に使用され得る。例えば、図５は、開示の実施形態に従った例示的な電子システム５０３のブロック図である。電子システム５０３は、例えば、コンピュータ又はコンピュータハードウェアコンポーネント、サーバ又はその他のネットワーキングハードウェアコンポーネント、携帯電話、デジタルカメラ、携帯情報端末（ＰＤＡ）、携帯メディア（例えば、音楽）プレーヤー、例えば、ｉＰＡＤ（登録商標）又はＳＵＲＦＡＣＥ（登録商標）タブレット等のＷｉ－Ｆｉ又はセルラー対応タブレット、電子ブック、ナビゲーションデバイス等を含み得る。電子システム５０３は、少なくとも１つのメモリデバイス５０５を含む。メモリデバイス５０５は、例えば、電荷をトラップしない材料を含む、隣接するデッキ（例えば、第１のデッキ１０３、１０５）の間の酸化物材料（例えば、酸化物材料１３６又は酸化物材料１６０）を含む、本明細書に以前に説明したマイクロ電子デバイス（例えば、マイクロ電子デバイス１００、２００）の実施形態を含み得る。

【0075】

電子システム５０３は、少なくとも１つの電子信号プロセッサデバイス５０７（“マイクロプロセッサ”としばしば称される）を更に含み得る。電子信号プロセッサデバイス５０７は、本明細書に以前に説明したマイクロ電子デバイス（例えば、マイクロ電子デバイス１００、２００）の実施形態を随意に含み得る。電子システム５０３は、例えば、マウス若しくはその他のポインティングデバイス、キーボード、タッチパッド、ボタン、又は制御パネル等の、ユーザによって電子システム５０３に情報を入力するための１つ以上の入力デバイス５０９を更に含み得る。電子システム５０３は、例えば、モニタ、ディスプレイ、プリンタ、オーディオ出力ジャック、スピーカー等の、ユーザに情報（例えば、視覚的又はオーディオ出力）を出力するための１つ以上の出力デバイス５１１を更に含み得る。幾つかの実施形態では、入力デバイス５０９及び出力デバイス５１１は、電子システム５０３に情報を入力するため、及びユーザに視覚的情報を出力するための両方に使用され得る単一のタッチスクリーンデバイスを含み得る。入力デバイス５０９及び出力デバイス５１１は、メモリデバイス５０５及び電子信号プロセッサデバイス５０７の内の１つ以上と電気的に通信し得る。

【0076】

図６を参照すると、プロセッサベースのシステム６００が描写されている。プロセッサベースのシステム６００は、本開示の実施形態に従って製造された様々な電子デバイスを含み得る。プロセッサベースのシステム６００は、コンピュータ、ポケットベル、携帯電話、システム手帳、制御回路、又はその他の電子デバイス等の様々なタイプの内の何れかであり得る。プロセッサベースのシステム６００は、プロセッサベースのシステム６００内のシステム機能及びリクエストの処理を制御するための、マイクロプロセッサ等の１つ以上のプロセッサ６０２を含み得る。プロセッサベースのシステム６００のプロセッサ６０２及びその他のサブコンポーネントは、本開示の実施形態に従って製造されたマイクロ電子デバイス（例えば、マイクロ電子デバイス１００、２００）を含み得る。

【0077】

プロセッサベースのシステム６００は、プロセッサ６０２と動作可能に通信する電源６０４を含み得る。例えば、プロセッサベースのシステム６００が携帯型システムである場合、電源６０４は、燃料電池、電力排出デバイス、永久バッテリー、交換可能バッテリー、及び再充電可能バッテリーの内の１つ以上を含み得る。電源６０４は、ＡＣアダプタをも含み得、それ故、プロセッサベースのシステム６００は、例えば、壁のコンセントに差し込まれ得る。電源６０４はまた、プロセッサベースのシステム６００が例えば、車両のシガレットライター又は車両の電力ポートに差し込まれ得るように、ＤＣアダプタを含み得る。

【0078】

プロセッサベースのシステム６００が実施する機能に依存して、様々なその他のデバイスがプロセッサ６０２に結合され得る。例えば、ユーザインターフェース６０６がプロセッサ６０２に結合され得る。ユーザインターフェース６０６は、ボタン、スイッチ、キーボード、ライトペン、マウス、デジタイザ及びスタイラス、タッチスクリーン、音声認識システム、マイク、又はそれらの組み合わせ等の入力デバイスを含み得る。ディスプレイ６０８もまた、プロセッサ６０２に結合され得る。ディスプレイ６０８は、ＬＣＤディスプレイ、ＳＥＤディスプレイ、ＣＲＴディスプレイ、ＤＬＰディスプレイ、プラズマディスプレイ、ＯＬＥＤディスプレイ、ＬＥＤディスプレイ、３次元投影、オーディオディスプレイ、又はそれらの組み合わせを含み得る。更に、ＲＦサブシステム／ベースバンドプロセッサ６１０もまた、プロセッサ６０２に結合され得る。ＲＦサブシステム／ベースバンドプロセッサ６１０は、ＲＦ受信機及びＲＦ送信機（図示せず）に結合されたアンテナを含み得る。通信ポート６１２、又は複数の通信ポート６１２もまた、プロセッサ６０２に結合され得る。通信ポート６１２は、モデム、プリンタ、コンピュータ、スキャナー、又はカメラ等の１つ以上の周辺機器６１４を例えば、ローカルエリアネットワーク、リモートエリアネットワーク、イントラネット、又はインターネット等のネットワークに結合するように適合され得る。

【0079】

プロセッサ６０２は、メモリ内に蓄積されたソフトウェアプログラムを実装することによって、プロセッサベースのシステム６００を制御し得る。ソフトウェアプログラムは、例えば、オペレーティングシステム、データベースソフトウェア、製図ソフトウェア、ワープロソフトウェア、メディア編集ソフトウェア、又はメディア再生ソフトウェアを含み得る。メモリは、様々なプログラムを蓄積し該プログラムの実行を容易にするために、プロセッサ６０２に動作可能に結合される。例えば、プロセッサ６０２はシステムメモリ６１６に結合され得、システムメモリ６１６は、スピン注入磁気ランダムアクセスメモリ（ＳＴＴ－ＭＲＡＭ）、磁気ランダムアクセスメモリ（ＭＲＡＭ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、スタティックランダムアクセスメモリ（ＳＲＡＭ）、レーストラックメモリ、及びその他の既知のメモリタイプの内の１つ以上を含み得る。システムメモリ６１６は、揮発性メモリ、不揮発性メモリ、又はそれらの組み合わせを含み得る。システムメモリ６１６は、動的にロードされたアプリケーション及びデータを蓄積し得るように通常は大きい。幾つかの実施形態では、システムメモリ６１６は、上で説明したマイクロ電子デバイス（例えば、マイクロ電子デバイス１００、２００）等のマイクロ電子デバイス又はそれらの組み合わせを含み得る。

【0080】

プロセッサ６０２はまた、システムメモリ６１６が必ずしも揮発性であることを示唆するものではない不揮発性メモリ６１８に結合され得る。不揮発性メモリ６１８は、システムメモリ６１６と併せて使用されるＳＴＴ－ＭＲＡＭ、ＭＲＡＭ、ＥＰＲＯＭ等のリードオンリーメモリ（ＲＯＭ）、抵抗変化型リードオンリーメモリ（ＲＲＯＭ）、及びフラッシュメモリの内の１つ以上を含み得る。不揮発性メモリ６１８のサイズは、任意の必要なオペレーティングシステム、アプリケーションプログラム、及び固定データを蓄積するのに丁度合う大きさに通常選択される。また、不揮発性メモリ６１８は、例えば、抵抗変化型メモリ又はその他のタイプの不揮発性ソリッドステートメモリを含むハイブリッドドライブ等のディスクドライブメモリ等の大容量メモリを含み得る。不揮発性メモリ６１８は、上で説明したマイクロ電子デバイス（例えば、マイクロ電子デバイス１００、２００）等のマイクロ電子デバイス又はそれらの組み合わせを含み得る。

【0081】

したがって、少なくとも幾つかの実施形態では、電子システムは、第１のデッキ及び第２のデッキを含む。第１のデッキ及び第２のデッキの各々は、導電性材料と絶縁性材料との交互のレベルのスタックと、導電性材料と絶縁性材料との交互のレベルを通って拡張するチャネル材料を含むピラーとを含む。電子システムは、第１のデッキのピラーのチャネル材料と第２のデッキのピラーのチャネル材料との間の導電性コンタクトと、導電性コンタクトに隣接し、第１のデッキと第２のデッキとの間にある酸化物材料とを更に含む。

【0082】

開示の追加の非限定的な例示的実施形態を以下に記載する。

【0083】

実施形態１：導電性材料と絶縁性材料との交互のレベルを含むデッキであって、導電性材料と絶縁性材料との交互のレベルを通って拡張するチャネル材料を含むピラーを含む該デッキと、隣接するデッキ間にあり、隣接するデッキのチャネル材料と電気的に通信する導電性コンタクトと、隣接するデッキ間にある酸化物材料であって、第１のデッキの最上部のレベルと第１のデッキに隣接する第２のデッキの最下部のレベルとの間に拡張する該酸化物材料とを含む、マイクロ電子デバイス。

【0084】

実施形態２：酸化物材料は二酸化ケイ素を含む、実施形態１に記載のマイクロ電子デバイス。

【0085】

実施形態３：酸化物材料に隣接するガス状材料を更に含む、実施形態１又は実施形態２に記載のマイクロ電子デバイス。

【0086】

実施形態４：酸化物材料は窒化ケイ素を含まない、実施形態１～３の何れか１つに記載のマイクロ電子デバイス。

【0087】

実施形態５：酸化物材料は、チャネル材料及び導電性コンタクトに接触する、実施形態１～４の何れか１つに記載のマイクロ電子デバイス。

【0088】

実施形態６：酸化物材料は、第１のデッキの最上部のレベルの絶縁性材料と、第２のデッキの最下部のレベルの絶縁性材料とに直接接触する、実施形態１～５の何れか１つに記載のマイクロ電子デバイス。

【0089】

実施形態７：チャネル材料は、隣接するデッキ内の位置よりも隣接するデッキ間の位置に、より大きな直径を有する、実施形態１～６の何れか１つに記載のマイクロ電子デバイス。

【0090】

実施形態８：導電性コンタクトの上部は、導電性コンタクトのその他の部分よりもデッキの内の下部のデッキから遠くに拡張する突出部を含む、実施形態１～７の何れか１つに記載のマイクロ電子デバイス。

【0091】

実施形態９：酸化物材料は、隣接するピラーの導電性コンタクト間に配置される、実施形態１～８の何れか１つに記載のマイクロ電子デバイス。

【0092】

実施形態１０：酸化物材料に隣接し、隣接するピラーの導電性コンタクト間にある導電性材料を更に含む、実施形態１～９の何れか１つに記載のマイクロ電子デバイス。

【0093】

実施形態１１：マイクロ電子デバイスを形成する方法であって、第１の材料と第２の材料との交互のレベルのスタックを通って拡張するチャネル材料を含む第１のデッキを形成することと、第１のデッキに隣接して窒化物材料を形成することと、窒化物材料内に開口部を、及び開口部内に導電性コンタクトを形成することと、窒化物材料を除去することと、導電性コンタクトに隣接して酸化物材料を形成することと、酸化物材料に隣接する第２のデッキであって、第１の材料と第２の材料との交互のレベルを含む該第２のデッキを形成することを含む、方法。

【0094】

実施形態１２：第１のデッキを形成することは、第１の材料と第２の材料との交互のレベルを含むスタックを形成することと、スタックを通って開口部を形成することと、開口部内にチャネル材料を形成することを含む、実施形態１１に記載の方法。

【0095】

実施形態１３：第１のデッキを形成することは、第１の材料と第２の材料との交互のレベルを含むスタックを形成することと、凹部を形成するために第２の材料の一部分を除去することと、凹部内に導電性材料を形成することを含む、実施形態１１又は実施形態１２に記載の方法。

【0096】

実施形態１４：導電性コンタクトに隣接して酸化物材料を形成することは、導電性コンタクトに隣接して二酸化ケイ素を形成することを含む、実施形態１１～１３の何れか１つに記載の方法。

【0097】

実施形態１５：第１のデッキと第２のデッキとの間の酸化物材料と接触して導電性材料を形成することを更に含む、実施形態１１～１４の何れか１つに記載の方法。

【0098】

実施形態１６：窒化物材料を除去すること、及び酸化物材料に隣接して第２のデッキを形成することは、第１のデッキと第２のデッキとの間の窒化物材料の全てを除去することを含む、実施形態１１～１５の何れか１つに記載の方法。

【0099】

実施形態１７：第１のデッキ及び第２のデッキであって、第１のデッキ及び第２のデッキの各々は、導電性材料と絶縁性材料との交互のレベルのスタックと、導電性材料と絶縁性材料との交互のレベルを通って拡張するチャネル材料を含むピラーとを含む、該第１のデッキ及び該第２のデッキと、第１のデッキのピラーのチャネル材料と第２のデッキのピラーのチャネル材料との間の導電性コンタクトと、導電性コンタクトに隣接し、第１のデッキと第２のデッキとの間にある酸化物材料とを含む、電子システム。

【0100】

実施形態１８：第１のデッキと第２のデッキとの間に酸素及び窒素の内の一方又は両方を含むガスを更に含む、実施形態１７に記載の電子システム。

【0101】

実施形態１９：酸化物材料の厚さは、導電性材料のレベル又は絶縁性材料のレベルの厚さよりも大きい、実施形態１７又は実施形態１８に記載の電子システム。

【0102】

実施形態２０：第１のデッキ及び第２のデッキはメモリセルのストリングを含む、実施形態１７～１９の何れか１つに記載の電子システム。

【0103】

実施形態２１：チャネル材料に隣接する誘電体材料と、誘電体材料に隣接する電極材料と、電極材料に隣接する別の誘電体材料とを更に含む、実施形態１７～２０の何れか１つに記載の電子システム。

【0104】

実施形態２２：別の誘電体材料は、電極材料と交互のレベルの導電性材料との間に配置される、実施形態２１に記載の電子システム。

【0105】

実施形態２３：酸化物材料は、第１のデッキの下部及び第２のデッキの上部に直接接触する、実施形態１７～２２の何れか１つに記載の電子システム。

【0106】

幾つかの例示的実施形態を図に関連して説明したが、開示に包含される実施形態が、本明細書に明示的に示され、説明されたそれらの実施形態に限定されないことを当業者は認識及び理解するであろう。むしろ、本明細書に説明した実施形態に対する多くの追加、削除、及び修正は、法的均等物を含む以下に請求する実施形態等の開示に包含される実施形態の範囲から逸脱することなくなされ得る。また、開示したある実施形態からの機構は、開示の範囲内に依然として包含されつつ、開示した別の実施形態の機構と組み合わされ得る。

【図1A】

【図1B】

【図1C】

【図2】

【図3A】

【図3B】

【図3C】

【図3D】

【図4】

【図5】

【図6】