特許 7364316 電力変換装置、及び電力変換制御方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-10-10

(45)【発行日】2023-10-18

(54)【発明の名称】電力変換装置、及び電力変換制御方法

(51)【国際特許分類】

   H02M 3/28 20060101AFI20231011BHJP

【ＦＩ】

H02M3/28 B

H02M3/28 C

【請求項の数】 8

(21)【出願番号】P 2019059224

(22)【出願日】2019-03-26

(65)【公開番号】P2020162280

(43)【公開日】2020-10-01

【審査請求日】2022-02-03

(73)【特許権者】

【識別番号】000237721

【氏名又は名称】ＦＤＫ株式会社

(74)【代理人】

【識別番号】110002664

【氏名又は名称】弁理士法人相原国際知財事務所

(72)【発明者】

【氏名】及川 淳

(72)【発明者】

【氏名】▲濱▼田 健志

(72)【発明者】

【氏名】藤井 庸平

【審査官】白井 孝治

(56)【参考文献】

【文献】特開２０１５－１９２５２７（ＪＰ，Ａ）

【文献】特開２０１１－２５０５８４（ＪＰ，Ａ）

【文献】特開２０１６－１５８４５７（ＪＰ，Ａ）

【文献】特開平１１－２０５１１２（ＪＰ，Ａ）

【文献】特開２０１１－２３９６３１（ＪＰ，Ａ）

【文献】特開２０１１－１０１４５２（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｍ ３／００～ ３／４４

(57)【特許請求の範囲】

【請求項1】

トランスに供給される電力を制御する一次側回路と、
前記トランスを介して供給される電圧を変換して所定の定格電圧を出力するフルブリッジ回路と、
前記フルブリッジ回路の２つのブリッジ中点のそれぞれに接続されることにより前記フルブリッジ回路の２つの高圧側スイッチに対する駆動電圧をそれぞれ生成する２つのレベルシフト回路を含み、入力される外部信号に基づいて前記一次側回路及び前記フルブリッジ回路を駆動する電力変換制御を行う制御部と、を備え、
前記制御部は、前記外部信号がＯＮからＯＦＦへ切り替わる場合に、前記フルブリッジ回路の２つの低圧側スイッチをＯＮにした状態で前記電力変換制御を停止する、電力変換装置。

【請求項2】

前記制御部は、前記外部信号がＯＮからＯＦＦへ切り替わる場合に、２つの前記高圧側スイッチをＯＦＦにした状態で前記電力変換制御を停止する、請求項１に記載の電力変換装置。

【請求項3】

前記制御部は、前記一次側回路への電力供給が停止された場合に、２つの前記低圧側スイッチをＯＦＦに制御する、請求項１又は２に記載の電力変換装置。

【請求項4】

前記制御部は、前記一次側回路への電力供給が再開された場合に、前記外部信号がＯＦＦであることを条件として２つの前記低圧側スイッチをＯＮに制御する、請求項３に記載の電力変換装置。

【請求項5】

トランスに供給される電力を制御する一次側回路と、前記トランスを介して供給される電圧を変換して所定の定格電圧を出力するフルブリッジ回路と、前記フルブリッジ回路の２つのブリッジ中点のそれぞれに接続されることにより前記フルブリッジ回路の２つの高圧側スイッチに対する駆動電圧をそれぞれ生成する２つのレベルシフト回路を含む制御部と、を備える電力変換装置の電力変換制御方法であって、
入力される外部信号に基づいて前記一次側回路及び前記フルブリッジ回路を駆動する電力変換制御を行い、
前記外部信号がＯＮからＯＦＦへ切り替わる場合に、前記フルブリッジ回路の２つの低圧側スイッチをＯＮにした状態で前記電力変換制御を停止する、電力変換制御方法。

【請求項6】

前記外部信号がＯＮからＯＦＦへ切り替わる場合に、２つの前記高圧側スイッチをＯＦＦにした状態で前記電力変換制御を停止する、請求項５に記載の電力変換制御方法。

【請求項7】

前記一次側回路への電力供給が停止された場合に、２つの前記低圧側スイッチがＯＦＦに制御される、請求項５又は６に記載の電力変換制御方法。

【請求項8】

前記一次側回路への電力供給が再開された場合に、前記外部信号がＯＦＦであることを条件として２つの前記低圧側スイッチがＯＮに制御される、請求項７に記載の電力変換制御方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電力変換装置、及び電力変換制御方法に関する。

【背景技術】

【0002】

ＤＣ－ＤＣコンバータなどのスイッチング電源に利用される同期整流回路は、一般的に２つの電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）を交互にＯＮ／ＯＦＦ制御するよう構成されることが多く、２つのＦＥＴの各ゲートに入力されるＰＷＭ信号によって所望の電圧を有する電力を安定的に出力することができる。

【0003】

これに対し、例えば２０～１００Ｖ程度の比較的高い電圧を高効率で出力する場合には、フルブリッジ回路による同期整流制御を行うことができ、このような構成のＤＣ－ＤＣコンバータが特許文献１に開示されている。より詳しくは、特許文献１に開示された従来技術は、絶縁型のＤＣ－ＤＣコンバータにおける二次側回路として４つのスイッチング素子を含むフルブリッジ回路が構成され、当該フルブリッジ回路に対するＰＷＭ信号のＤｕｔｙ比により出力電圧を調整している。

【先行技術文献】

【特許文献】

【0004】

【文献】特開２０１６－１３１４４６号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

ところで、直列接続された２つのＮチャンネルＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）を含む同期整流回路においては、高圧側のＦＥＴを駆動するためのゲート電圧は、低圧側のＦＥＴのソース電圧よりも高い必要がある。このような場合には、高圧側のＦＥＴを駆動するための駆動電圧を生成するレベルシフト回路（ブートストラップ回路）が設けられるのが一般的である。

【0006】

しかしながら、レベルシフト回路は、同期整流回路の停止時において漏れ電流が発生することがある。このため、上記の従来技術におけるフルブリッジ回路に対してレベルシフト回路を導入した場合には、レベルシフト回路からの漏れ電流が高圧側のＦＥＴのボディダイオードを介して出力側に流れる可能性がある。この場合、同期整流回路は、同期整流制御が停止しているにも拘らず、当該漏れ電流が出力側の抵抗器に流入することによって出力電圧の上昇を招き、出力側に接続される負荷装置に対して意図しない電圧を印加してしまう虞が生じる。

【0007】

本発明は、このような状況に鑑みてなされたものであり、その目的とするところは、レベルシフト回路の漏れ電流に伴う出力電圧の上昇を抑制することができる電力変換装置、及び電力変換制御方法を提供することにある。

【課題を解決するための手段】

【0008】

＜本発明の第１の態様＞
本発明の第１の態様は、トランスに供給される電力を制御する一次側回路と、前記トランスを介して供給される電圧を変換して所定の定格電圧を出力するフルブリッジ回路と、前記フルブリッジ回路のブリッジ中点に接続されることにより前記フルブリッジ回路の高圧側スイッチに対する駆動電圧を生成するレベルシフト回路を含み、入力される外部信号に基づいて前記一次側回路及び前記フルブリッジ回路を駆動する電力変換制御を行う制御部と、を備え、前記制御部は、前記外部信号がＯＮからＯＦＦへ切り替わる場合に、前記フルブリッジ回路の低圧側スイッチをＯＮにした状態で前記電力変換制御を停止する、電力変換装置である。

【0009】

電力変換装置は、トランスを介して互いに接続される一次側回路及び二次側回路を備え、制御部が両者をそれぞれ駆動することにより電力変換制御を行う。ここで、二次側回路は、比較的高い出力電圧に対応可能なフルブリッジ回路として構成されており、フルブリッジ回路のブリッジ中点において、高圧側スイッチの駆動電圧を生成するための制御部のレベルシフト回路が接続されている。そして、電力変換装置は、一次側回路に入力電圧が入力された状態において、制御部に入力される外部信号に基づいて、電力変換制御のＯＮ／ＯＦＦを切り替えることができる。

【0010】

ここで、電力変換装置は、入力される外部信号がＯＮからＯＦＦに切り替わった場合には、一次側回路に対する駆動制御を停止して二次側回路への電力供給を停止しつつ、フルブリッジ回路の低圧側スイッチをＯＮに制御した状態で二次側回路に対するスイッチング制御を停止する。これにより、電力変換装置は、電力変換制御の停止により出力側に接続された負荷装置への電力供給を停止する。

【0011】

このとき、制御部におけるレベルシフト回路からフルブリッジ回路のブリッジ中点へ漏れ電流が発生する可能性があるが、当該ブリッジ中点は、ＯＮ制御されている低圧側スイッチを介して二次側グランドへの接地経路が形成されている。このため、当該漏れ電流がフルブリッジ回路の高圧側スイッチに付随するボディダイオードを介して出力側に流出するのを防止し、出力側の抵抗器において電圧が意図せず上昇することを回避することができる。従って、本発明の第１の態様に係る電力変換装置によれば、レベルシフト回路の漏れ電流に伴う出力電圧の上昇を抑制することができる。

【0012】

＜本発明の第２の態様＞
本発明の第２の態様は、上記した本発明の第１の態様において、前記制御部は、前記外部信号がＯＮからＯＦＦへ切り替わる場合に、前記高圧側スイッチをＯＦＦにした状態で前記電力変換制御を停止する、電力変換装置である。

【0013】

本発明の第２の態様に係る電力変換装置は、電力変換制御の停止時において、二次側のフルブリッジ回路におけるスイッチのうち、低圧側スイッチのＯＮ制御によりレベルシフト回路の漏れ電流に対する接地経路を形成すると共に、高圧側スイッチのＯＦＦ制御により出力側からの電流の流入を遮断することができる。このため、本発明の第２の態様に係る電力変換装置によれば、例えば電力変換装置の出力側から何らかの予期せぬ電荷が印加された場合であっても、二次側回路における各スイッチの逆流電流による破損を防止することができる。

【0014】

＜本発明の第３の態様＞
本発明の第３の態様は、上記した本発明の第１又は２の態様において、前記制御部は、前記一次側回路への電力供給が停止された場合に、前記低圧側スイッチをＯＦＦに制御する、電力変換装置である。

【0015】

本発明の第３の態様に係る電力変換装置によれば、電力変換制御の停止中であっても、二次側回路のブリッジ中点に制御部から漏れ電流が流入しなくなるため、二次側回路の全てのスイッチをＯＦＦに制御して安全性を向上させることができる。

【0016】

＜本発明の第４の態様＞
本発明の第４の態様は、上記した本発明の第３の態様において、前記制御部は、前記一次側回路への電力供給が再開された場合に、前記外部信号がＯＦＦであることを条件として前記低圧側スイッチをＯＮに制御する、電力変換装置である。

【0017】

本発明の第４の態様においては、制御部は、電力変換制御の停止中において二次側回路の全てのスイッチをＯＦＦにしている状態であっても、一次側回路への電力供給が再開された場合には二次側回路の低圧側スイッチをＯＮに制御する。これにより、本発明の第４の態様によれば、一次側回路への電力供給の再開により再び漏れ電流が発生する可能性がある場合であっても、当該漏れ電流に伴う意図しない出力電圧の上昇を抑制することができる。

【0018】

＜本発明の第５の態様＞
本発明の第５の態様は、トランスに供給される電力を制御する一次側回路と、前記トランスを介して供給される電圧を変換して所定の定格電圧を出力するフルブリッジ回路と、前記フルブリッジ回路のブリッジ中点に接続されることにより前記フルブリッジ回路の高圧側スイッチに対する駆動電圧を生成するレベルシフト回路を含む制御部と、を備える電力変換装置の電力変換制御方法であって、入力される外部信号に基づいて前記一次側回路及び前記フルブリッジ回路を駆動する電力変換制御を行い、前記外部信号がＯＮからＯＦＦへ切り替わる場合に、前記フルブリッジ回路の低圧側スイッチをＯＮにした状態で前記電力変換制御を停止する、電力変換制御方法である。

【0019】

電力変換装置は、トランスを介して互いに接続される一次側回路及び二次側回路を備え、制御部が両者をそれぞれ駆動することにより電力変換制御を行う。ここで、二次側回路は、比較的高い出力電圧に対応可能なフルブリッジ回路として構成されており、フルブリッジ回路のブリッジ中点において、高圧側スイッチの駆動電圧を生成するための制御部のレベルシフト回路が接続されている。

【0020】

ここで、電力変換装置は、一次側回路に入力電圧が入力された状態において、制御部に入力される外部信号に基づいて、電力変換制御のＯＮ／ＯＦＦが切り替えられる。また、電力変換装置は、入力される外部信号がＯＮからＯＦＦに切り替わった場合には、一次側回路に対する駆動制御を停止して二次側回路への電力供給を停止しつつ、フルブリッジ回路の低圧側スイッチをＯＮに制御した状態で二次側回路に対するスイッチング制御を停止するよう制御される。これにより、電力変換装置による電力変換制御が停止され、出力側に接続された負荷装置への電力供給が停止される。

【0021】

このとき、制御部におけるレベルシフト回路からフルブリッジ回路のブリッジ中点へ漏れ電流が発生する可能性があるが、当該ブリッジ中点は、ＯＮ制御されている低圧側スイッチを介して二次側グランドへの接地経路が形成される。このため、当該漏れ電流がフルブリッジ回路の高圧側スイッチに付随するボディダイオードを介して出力側に流出するのが防止され、出力側の抵抗器において電圧が意図せず上昇することを回避することができる。従って、本発明の第５の態様に係る電力変換制御方法によれば、レベルシフト回路の漏れ電流に伴う出力電圧の上昇を抑制することができる。

【0022】

＜本発明の第６の態様＞
本発明の第６の態様は、上記した本発明の第５の態様において、前記外部信号がＯＮからＯＦＦへ切り替わる場合に、前記高圧側スイッチをＯＦＦにした状態で前記電力変換制御を停止する、電力変換制御方法である。

【0023】

本発明の第６の態様に係る電力変換制御方法は、電力変換制御の停止時において、二次側のフルブリッジ回路におけるスイッチのうち、低圧側スイッチのＯＮ制御によりレベルシフト回路の漏れ電流に対する接地経路を形成すると共に、高圧側スイッチのＯＦＦ制御により出力側からの電流の流入を遮断する。このため、第６の態様に係る電力変換制御方法によれば、例えば電力変換装置の出力側から何らかの予期せぬ電荷が印加された場合であっても、二次側回路における各スイッチの逆流電流による破損を防止することができる。

【0024】

＜本発明の第７の態様＞
本発明の第７の態様は、上記した本発明の第５又は６の態様において、前記一次側回路への電力供給が停止された場合に、前記低圧側スイッチがＯＦＦに制御される、電力変換制御方法である。

【0025】

本発明の第７の態様に係る電力変換制御方法によれば、電力変換制御の停止中であっても、二次側回路のブリッジ中点に制御部から漏れ電流が流入しなくなるため、二次側回路の全てのスイッチをＯＦＦに制御して安全性を向上させることができる。

【0026】

＜本発明の第８の態様＞
本発明の第８の態様は、上記した本発明の第７の態様において、前記一次側回路への電力供給が再開された場合に、前記外部信号がＯＦＦであることを条件として前記低圧側スイッチがＯＮに制御される、電力変換制御方法である。

【0027】

本発明の第８の態様に係る電力変換制御方法によれば、電力変換制御の停止中において二次側回路の全てのスイッチをＯＦＦにしている状態であっても、一次側回路への電力供給が再開された場合には二次側回路の低圧側スイッチをＯＮに制御する。これにより、本発明の第８の態様によれば、一次側回路への電力供給の再開により再び漏れ電流が発生する可能性がある場合であっても、当該漏れ電流に伴う意図しない出力電圧の上昇を抑制することができる。

【発明の効果】

【0028】

本発明によれば、レベルシフト回路の漏れ電流に伴う出力電圧の上昇を抑制することができる電力変換装置、及び電力変換制御方法を提供することができる。

【図面の簡単な説明】

【0029】

【図1】本発明に係る電力変換装置の全体構成を示す回路図である。

【図2】電力変換装置の二次側回路を制御するための構成を表す配線図である。

【図3】本発明に係る電力変換装置の電力変換制御方法を示すフローチャートである。

【図4】電力変換制御による電圧波形の時間変化を示す波形図である。

【図5】電力変換動作を停止するタイミングの前後における二次側回路の駆動信号の一例である。

【図6】電力変換動作を停止するタイミングの前後における二次側回路の駆動信号の他の例である。

【発明を実施するための形態】

【0030】

以下、図面を参照し、本発明の実施の形態について詳細に説明する。なお、本発明は以下に説明する内容に限定されるものではなく、その要旨を変更しない範囲において任意に変更して実施することが可能である。また、実施の形態の説明に用いる図面は、いずれも構成部材を模式的に示すものであって、理解を深めるべく部分的な強調、拡大、縮小、または省略などを行っており、構成部材の縮尺や形状等を正確に表すものとはなっていない場合がある。

【0031】

図１は、本発明に係る電力変換装置１の全体構成を示す回路図である。本実施形態における電力変換装置１は、いわゆる絶縁型ＤＣ‐ＤＣコンバータであり、一次側回路１０、トランスＴ、二次側回路２０、及び制御部３０を備える。そして本発明に係る電力変換装置１は、一次側回路１０に入力される入力電圧Ｖｉｎを変換して二次側回路２０から出力電圧Ｖｏｕｔとして出力することにより、安定化された所定の定格電圧Ｖｒを出力先の負荷装置（図示せず）に供給する。

【0032】

一次側回路１０は、公知のフルブリッジインバータ回路であり、コンデンサＣ１、複数の電界効果トランジスタ（Field Effect Transistor：ＦＥＴ）Ｑ１１～Ｑ１４、及びコイルＬ１を含む。尚、本発明においては、一次側回路１０は、フルブリッジ方式に限定されるものではなく、例えばハーフブリッジ、フライバック、フォーワード等、他の方式のインバータ回路であってもよい。

【0033】

コンデンサＣ１は、図示しない外部電源から入力される直流の入力電圧Ｖｉｎを平滑化する入力フィルタである。

【0034】

電界効果トランジスタＱ１１は、ドレインがコンデンサＣ１のハイサイド出力端、及び電界効果トランジスタＱ１２のドレインに接続されると共に、ソースが電界効果トランジスタＱ１３のドレインに接続されている。また、電界効果トランジスタＱ１４は、ドレインが電界効果トランジスタＱ１３のソースに接続されると共に、ソースが電界効果トランジスタＱ１３のソース、及び上記のコンデンサＣ１のローサイド出力端、すなわち一次側グランドＧＮＤ１に接続されている。

【0035】

コイルＬ１は、一端が電界効果トランジスタＱ１１と電界効果トランジスタＱ１３との接続点に、他端がトランスＴの一次巻線にそれぞれ接続される。コイルＬ１は、電界効果トランジスタＱ１１～Ｑ１４とのＬＣ共振により電流と電圧とのクロス時間を減らし、スイッチング損失を低減することができる。

【0036】

トランスＴは、一次側コイルＬ１１及び二次側コイルＬ２１を含み、一次側回路１０と二次側回路２０とを直流的に絶縁しつつ、一次側回路１０から供給される交流電力を二次側回路２０に伝達する。ここで、一次側コイルＬ１１は、巻き始め端が電界効果トランジスタＱ１２と電界効果トランジスタＱ１４との連結点に接続され、巻き終わり端がコイルＬ１を介して電界効果トランジスタＱ１１と電界効果トランジスタＱ１３との連結点に接続されている。

【0037】

二次側回路２０は、第１スイッチＱ２１～第４スイッチＱ２４、コイルＬ２、コンデンサＣ２、及び分圧抵抗Ｒ２１、Ｒ２２を含む。第１スイッチＱ２１～第４スイッチＱ２４のそれぞれは、例えばＮチャンネルＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。第１スイッチＱ２１は、ドレインがコイルＬ２の一端、及び第２スイッチＱ２２のドレインに接続され、ソースが第３スイッチＱ２３のドレイン、及び二次側コイルＬ２１の巻き始め端に接続されている。第４スイッチＱ２４は、ドレインが第２スイッチＱ２２のソース、及びトランスＴの二次側コイルＬ２１の巻き終り端に接続され、ソースが第３スイッチＱ２３のソース、及び二次側グランドＧＮＤ２に接続されている。すなわち、本実施形態においては、第１スイッチＱ２１及び第２スイッチＱ２２が「高圧側スイッチ」に相当し、第３スイッチＱ２３及び第４スイッチＱ２４が「低圧側スイッチ」に相当し、これらによって「フルブリッジ回路」が構成されている。

【0038】

コイルＬ２及びコンデンサＣ２は、第１スイッチＱ２１～第４スイッチＱ２４からなるフルブリッジ回路から出力される電圧を平滑化して出力電圧Ｖｏｕｔとして出力する。

【0039】

分圧抵抗Ｒ２１、Ｒ２２は、二次側グランドＧＮＤ２と出力電圧Ｖｉｎの出力端子との間に直列に設けられ、設定される抵抗値の比率により出力電圧Ｖｏｕｔを分圧することで後述する制御部３０が当該出力電圧Ｖｏｕｔを読み取ることができる。尚、分圧抵抗Ｒ２１、Ｒ２２の直列抵抗体に対して並列となるように、回路保護のための抵抗器が別途設けられてもよい。

【0040】

制御部３０は、一次側ドライバ３１、第１二次側ドライバ３２、第２二次側ドライバ３３、制御回路３４、及びアイソレータ３５を含み、一次側回路１０及び二次側回路２０を駆動することにより、出力電圧Ｖｏｕｔが所定の定格電圧Ｖｒとなるように電力変換制御を行う。

【0041】

一次側ドライバ３１は、電界効果トランジスタＱ１１～Ｑ１４のそれぞれのゲートを制御する駆動回路であり、電界効果トランジスタＱ１１及び電界効果トランジスタＱ１４に対して電界効果トランジスタＱ１２及び電界効果トランジスタＱ１３が逆位相となるようにＯＮ／ＯＦＦをＰＷＭ制御（Pulse Width Modulation）することで、トランスＴに供給する電力を制御する。

【0042】

第１二次側ドライバ３２は、第１スイッチＱ２１及び第３スイッチＱ２３のそれぞれのゲートを制御する駆動回路であり、第１スイッチＱ２１に対して第３スイッチＱ２３が逆位相となるようにＰＷＭ制御で交互にＯＮ／ＯＦＦする同期整流制御を行う。また、第２二次側ドライバ３３は、第２スイッチＱ２２及び第４スイッチＱ２４のそれぞれのゲートを制御する駆動回路であり、第２スイッチＱ２２に対して第４スイッチＱ２４が逆位相となるようにＰＷＭ制御で交互にＯＮ／ＯＦＦする同期整流制御を行う。尚、第１二次側ドライバ３２及び第２二次側ドライバ３３は、互いに一体であってもよく、更には共に制御回路３４の内部に設けられていてもよい。

【0043】

制御回路３４は、公知の制御ＩＣからなり、電力変換装置１の全体を統括制御する。より具体的には、制御回路３４は、互いに反転する２つのパルス信号からなるＰＷＭ信号を生成し、一次側ドライバ３１を介して一次側回路１０を制御すると共に、第１二次側ドライバ３２及び第２二次側ドライバ３３を介して二次側回路２０を制御する。ここで、制御回路３４が出力するＰＷＭ信号は、同時にＯＮになる状態が生じないように僅かなデッドタイムが形成されている。そして、制御回路３４は、第１二次側ドライバ３２及び第２二次側ドライバ３３を同期して制御することにより、第１スイッチＱ２１及び第４スイッチＱ２４に対して第２スイッチＱ２２及び第４スイッチＱ２４が逆位相となるようにＰＷＭ制御で交互にＯＮ／ＯＦＦすることで、所定の定格電圧Ｖｒを有する直流の出力電圧Ｖｏｕｔを生成する。

【0044】

また、制御回路３４は、出力電圧Ｖｏｕｔが定格電圧Ｖｒとなるよう制御するために、分圧抵抗Ｒ２１、Ｒ２２を介して出力電圧Ｖｏｕｔを取得する。

【0045】

ここで、制御回路３４から一次側ドライバ３１へはアイソレータ３５を介して制御が行われることで、一次側と二次側との接続を直流的に絶縁している。尚、本実施形態においては、制御回路３４が二次側に配置されているが、一次側と二次側とを上記のようにアイソレータを介して接続していれば制御回路３４を一次側に配置してもよい。

【0046】

そして、制御回路３４は、外部信号が入力されるリモート端子（図示せず）を備え、当該外部信号がＯＮである期間において、一次側回路１０及び二次側回路２０を駆動する電力変換制御を行う。また、制御回路３４は、外部信号がＯＮからＯＦＦへ切り替わった場合に、一次側回路１０及び二次側回路２０を介したＰＷＭ制御を終了して電力変換制御を停止する。すなわち、電力変換装置１は、一次側回路１０に入力電圧Ｖｉｎが入力された状態において、制御回路３４に対する外部信号のＯＮ／ＯＦＦ制御により出力電圧Ｖｏｕｔの供給をＯＮ／ＯＦＦ制御するリモート制御方式である。

【0047】

次に、第１二次側ドライバ３２及び第２二次側ドライバ３３について、より詳細に説明する。図２は、電力変換装置１の二次側回路２０を制御するための構成を表す配線図である。

【0048】

本実施形態における第１二次側ドライバ３２は、ＤＲＶ－Ｈ端子を介して第１スイッチＱ２１のゲート電圧を制御すると共に、ＤＲＶ－Ｌ端子を介して第３スイッチＱ２３のゲート電圧を制御するゲートドライバＩＣである。第１二次側ドライバ３２は、一次側回路１０に入力電圧Ｖｉｎが入力されている場合に、電源電圧Ｖｃｃからの電力供給を受けることで動作する。

【0049】

ここで、第１スイッチＱ２１を駆動するためのゲート電圧は、第３スイッチＱ２３のソース電圧よりも高い必要がある。そのため、第１二次側ドライバ３２は、第１スイッチＱ２１と第３スイッチＱ２３との接続点であるブリッジ中点に接続されるブートストラップコンデンサＣ３によりチャージポンプ回路が構成されている。これにより、第１二次側ドライバ３２は、レベルシフト回路（ブートストラップ回路）としての機能を備え、第１スイッチＱ２１のゲートを制御する充分な大きさの駆動電圧を生成することができる。

【0050】

また、本実施形態における第２二次側ドライバ３３は、ＤＲＶ－Ｈ端子を介して第２スイッチＱ２２のゲート電圧を制御すると共に、ＤＲＶ－Ｌ端子を介して第４スイッチＱ２４のゲート電圧を制御するゲートドライバＩＣである。第２二次側ドライバ３３の構成及び機能については上記の第１二次側ドライバ３２と共通であるため、ここでは具体的な説明を省略する。

【0051】

ここで、上記したように、制御回路３４に入力される外部信号がＯＮからＯＦＦへ切り替わった場合には、第１二次側ドライバ３２及び第２二次側ドライバ３３のそれぞれのＤＲＶ－Ｈ端子及びＤＲＶ－Ｌ端子からのＰＷＭ制御が終了するため、電力変換装置１の電力変換制御が停止されて二次側回路２０が出力する電圧が低下することになる。

【0052】

しかしながら、レベルシフト回路を有する一般的なゲートドライバＩＣは、動作が停止される場合であっても、Ｂｒｉｄｇｅ端子に接続されているフルブリッジ回路のブリッジ中点へ漏れ電流が流出する可能性がある。そして、当該漏れ電流は、フルブリッジ回路のブリッジ中点、及び高圧側スイッチを介して出力側に流れ、出力側の抵抗器によって出力電圧の上昇を招き、出力側に接続される負荷装置に対して意図しない電圧を印加してしまう可能性がある。

【0053】

より具体的には、例えば、第１スイッチＱ２１と第３スイッチＱ２３とが接続されるブリッジ中点に第１二次側ドライバ３２から５０μＡの漏れ電流が流入した場合、当該漏れ電流は、「高圧側スイッチ」としての第１スイッチＱ２１に付随するボディダイオードを通って出力側に流れ込む。同様に、第２二次側ドライバ３３からの５０μＡの漏れ電流は、第２スイッチＱ２２に付随するボディダイオードを通って出力側に流れ込む。

【0054】

ここで、分圧抵抗Ｒ２１、Ｒ２２の合成抵抗が２８ｋΩであった場合、合計１００μＡの漏れ電流が発生することによる分圧抵抗Ｒ２１、Ｒ２２における電圧降下は２．８Ｖとなる。すなわち、電力変換装置１は、電圧変換制御を停止したにも拘らず、出力側に接続した負荷装置に対して２．８Ｖの意図しない出力電圧Ｖｏｕｔを印加してしまう虞が生じる。このため、本発明に係る電力変換装置１は、次に説明する電力変換制御方法の手順に基づいて当該虞を低減する。

【0055】

続いて、電力変換装置１の電力変換制御方法について、電圧波形及び信号波形を参照しながらフローチャートで説明する。図３は、本発明に係る電力変換装置１の電力変換制御方法を示すフローチャートである。また、図４は、電力変換制御による電圧波形の時間変化を示す波形図である。電力変換装置１は、図４のＶｉｎで表されるように、継続して入力される入力電圧Ｖｉｎに対して、当該フローチャートに示すルーチンに従って電力変換制御のＯＮ／ＯＦＦを切り替える。

【0056】

まず、電力変換装置１は、電力変換制御がＯＦＦの状態において、制御回路３４に入力される外部信号がＯＮであるか否かを判定する（図３のステップＳ１）。そして、外部信号がＯＦＦである期間においては（ステップＳ１でＮｏ）、図４のタイミングｔ１までの期間として示されるように外部信号がＯＮになるまで待機する。

【0057】

制御回路３４は、外部信号がＯＮに切り替わった場合には（ステップＳ１でＹｅｓ）、一次側回路１０及び二次側回路２０のそれぞれのフルブリッジ回路をＰＷＭ制御し（ステップＳ２）、図４のタイミングＴ１からタイミングＴ２までの期間で示されるように、オンＤｕｔｙを徐々に広げるスロースタート（ソフトスタート）で電力変換制御を開始して出力電圧Ｖｏｕｔが定格電圧Ｖｒとなるよう制御する。尚、電力変換制御の開始方法は、必ずしもスロースタートに限定されるものではない。

【0058】

また、制御回路３４は、電力変換制御の実行中における外部信号の状態を監視し、外部信号がＯＦＦになったか否かを判定する（ステップＳ３）。そして、外部信号がＯＦＦに切り替わるまでの期間においては、一次側回路１０及び二次側回路２０に対するＰＷＭ制御を継続して（ステップＳ３でＮｏ）、図４のタイミングＴ２からタイミングＴ３までの期間で示されるように、電力変換制御による出力電圧Ｖｏｕｔを維持する。

【0059】

そして、外部信号がＯＮからＯＦＦに切り替わる場合には、制御回路３４は、図４のタイミングＴ３からタイミングＴ４までの期間で示されるように、オンＤｕｔｙを徐々に低下させる（ステップＳ４）。

【0060】

このとき、制御回路３４は、出力電圧Ｖｏｕｔが例えば０Ｖとして設定される所定の閾値電圧Ｖｔｈ未満に低下したか否かを判定し（ステップＳ５）、出力電圧Ｖｏｕｔが閾値電圧Ｖｔｈ未満に低下するまではＤｕｔｙの低減を継続する（ステップＳ５でＮｏ）。すなわち、制御回路３４は、本実施形態においては、スローストップ（ソフトストップ）で電力変換制御を終了することにより、出力電圧Ｖｏｕｔが０Ｖまで低下するよう制御する。尚、電力変換制御の終了方法は、必ずしもスローストップに限定されるものではない。

【0061】

一方、制御回路３４は、出力電圧Ｖｏｕｔが閾値電圧Ｖｔｈ未満に低下した場合には（ステップＳ５でＹｅｓ）、第１スイッチＱ２１及び第２スイッチＱ２２をＯＦＦに制御し、第３スイッチＱ２３及び第４スイッチＱ２４をＯＮに制御して（ステップＳ６）、電力変換制御のＯＮ／ＯＦＦを切り替えるための当該ルーチンを終了する。つまり、制御回路３４は、二次側回路２０における低圧側スイッチをＯＮにした状態で、一次側回路１０及び二次側回路２０による電力変換制御を停止する。

【0062】

このとき、第１二次側ドライバ３２及び第２二次側ドライバ３３からそれぞれのブリッジ中点へ漏れ電流が発生する虞があったとしても、当該ブリッジ中点は、ＯＮに制御されている第３スイッチＱ２３及び第４スイッチＱ２４のそれぞれを介して二次側グランドＧＮＤ２に至る接地経路が形成されることになる。このため、電力変換装置１は、電圧変換制御を停止したときの漏れ電流に伴う意図しない出力電圧Ｖｏｕｔの上昇を抑制することができる。

【0063】

また、電力変換制御の停止中においては、第３スイッチＱ２３及び第４スイッチＱ２４がＯＮに制御されている一方、第１スイッチＱ２１及び第２スイッチＱ２２がＯＦＦに制御されていることにより、例えば電力変換装置１の出力側から何らかの予期せぬ電荷が印加された場合であっても、二次側回路２０の各スイッチの逆流電流による破損を防止することができる。

【0064】

図５は、電力変換動作を停止するタイミングの前後における二次側回路２０の駆動信号の一例である。図５においては、二次側のフルブリッジ回路における第１スイッチＱ２１～第４スイッチＱ２４それぞれについての駆動電圧を示している。図５に見られるように、二次側回路２０の第１スイッチＱ２１～第４スイッチＱ２４のゲート－ソース間電圧Ｖ_ＧＳは、外部信号がＯＦＦとなるタイミングｔ３までの期間においてはいずれもＰＷＭ制御されている。

【0065】

また、外部信号がＯＮからＯＦＦに切り替わるタイミングｔ３において、二次側回路２０に対するＰＷＭ制御のオンＤｕｔｙが徐々に低減されて出力電圧Ｖｏｕｔを低下させる。尚、タイミングｔ４までの期間においては、一次側回路１０の各電界効果トランジスタＱ１１～Ｑ１４についても、二次側回路２０の第１スイッチＱ２１～第４スイッチＱ２４と同様のゲート－ソース間電圧Ｖ_ＧＳでそれぞれ制御される。

【0066】

そして、出力電圧Ｖｏｕｔが０Ｖまで低下したタイミングｔ４において、一次側回路１０に対するＰＷＭ制御を停止することにより二次側回路２０に電力が供給されないようにした上で、「高圧側スイッチ」としての第１スイッチＱ２１及び第２スイッチＱ２２がＯＦＦに制御され、「低圧側スイッチ」としての第３スイッチＱ２３及び第４スイッチＱ２４がＯＮに制御される。このため、電力変換装置１は、低圧側スイッチによって漏れ電流に対する接地経路を構成しつつ、高圧側スイッチを介した出力側からの電圧印加に対する安全性を向上させることができる。

【0067】

ここで、本実施形態においては二次側回路２０における第１スイッチＱ２１～第４スイッチＱ２４のそれぞれを独立して制御できる場合を例示しているが、第１スイッチＱ２１と第４スイッチＱ２４とが連動し、第２スイッチＱ２２と第３スイッチＱ２３とが連動する構成であってもよい。図６は、電力変換動作を停止するタイミングの前後における二次側回路の駆動信号の他の例である。すなわち、図６に示す二次側回路２０の駆動信号は、タイミングｔ４において二次側回路２０の全てのスイッチがＯＮ制御されている。この場合であっても、少なくとも「低圧側スイッチ」としての第３スイッチＱ２３及び第４スイッチＱ２４がＯＮに制御されているため、漏れ電流に伴う意図しない出力電圧Ｖｏｕｔの上昇を抑制することができる。

【0068】

また、制御回路３４は、外部信号がＯＦＦの状態において、一次側回路１０への電力供給、すなわち入力電圧Ｖｉｎが停止された場合には、「低圧側スイッチ」としての第３スイッチＱ２３及び第４スイッチＱ２４をＯＦＦに制御してもよい。これにより、電力変換装置１は、二次側回路２０のブリッジ中点に第１二次側ドライバ３２及び第２二次側ドライバ３３から漏れ電流が流入しなくなるため、二次側回路２０の全てのスイッチをＯＦＦに制御して安全性を向上させることができる。

【0069】

更に、制御回路３４は、一次側回路１０への電力供給、すなわち入力電圧Ｖｉｎが再開された場合には、外部信号がＯＦＦであることを条件として、「低圧側スイッチ」としての第３スイッチＱ２３及び第４スイッチＱ２４をＯＮに制御してもよい。これにより、電力変換装置１は、例えば図４のタイミングｔ１までの期間のように、入力電圧ＶｉｎがＯＮで且つ外部信号がＯＦＦである状態において、第１二次側ドライバ３２及び第２二次側ドライバ３３から漏れ電流が発生する可能性がある場合であっても、当該漏れ電流に伴う意図しない出力電圧Ｖｏｕｔの上昇を抑制することができる。

【0070】

以上のように、本発明に係る電力変換装置１は、電力変換制御の開始及び停止を制御する外部信号がＯＮからＯＦＦへ切り替わる場合に、二次側回路２０としてのフルブリッジ回路のスイッチのうち、低圧側スイッチとしての第３スイッチＱ２３及び第４スイッチＱ２４がＯＮに制御される。これにより、電力変換装置１は、電力変換制御の停止時において、二次側回路２０のフルブリッジ回路をＰＷＭ制御する第１二次側ドライバ３２及び第２二次側ドライバ３３からブリッジ中点へ漏れ電流が発生した場合であっても、当該漏れ電流を二次側グランドＧＮＤ２に流す接地経路が構成される。

【0071】

従って、本発明に係る電力変換装置１によれば、出力側に設けられた抵抗器において、レベルシフト回路の漏れ電流に伴う出力電圧Ｖｏｕｔの意図しない上昇を抑制することができる。

【符号の説明】

【0072】

１ 電力変換装置
１０ 一次側回路
２０ 二次側回路
３０ 制御部
３１ 一次側ドライバ
３２ 第１二次側ドライバ
３３ 第２二次側ドライバ
３４ 制御回路
Ｔ トランス
Ｑ２１～Ｑ２４、 第１スイッチ～第４スイッチ
Ｒ２１、Ｒ２２ 分圧抵抗

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】