▶ 株式会社東芝の特許一覧 ▶ 東芝デバイス＆ストレージ株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-10-10
(45)【発行日】2023-10-18
(54)【発明の名称】半導体装置
(51)【国際特許分類】
H01L 29/739 20060101AFI20231011BHJP
H01L 29/78 20060101ALI20231011BHJP
H01L 21/336 20060101ALI20231011BHJP
H01L 21/8234 20060101ALI20231011BHJP
H01L 27/088 20060101ALI20231011BHJP
【ＦＩ】
H01L29/78 655A
H01L29/78 653C
H01L29/78 652J
H01L29/78 657D
H01L29/78 655B
H01L29/78 652E
H01L29/78 656A
H01L29/78 301V
H01L29/78 301W
H01L27/088 A
H01L27/088 B
【請求項の数】
20
(21)【出願番号】P 2020017859
(22)【出願日】2020-02-05
(65)【公開番号】P2021125554
(43)【公開日】2021-08-30
【審査請求日】2022-03-14
(73)【特許権者】
【識別番号】000003078
【氏名又は名称】株式会社東芝
(73)【特許権者】
【識別番号】317011920
【氏名又は名称】東芝デバイス＆ストレージ株式会社
(74)【代理人】
【識別番号】110004026
【氏名又は名称】弁理士法人ｉＸ
(72)【発明者】
【氏名】下條 亮平
(72)【発明者】
【氏名】坂野 竜則
(72)【発明者】
【氏名】井口 智明
【審査官】杉山 芳弘
(56)【参考文献】
【文献】特開２０１８－０４６２５５（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２９／７３９
Ｈ０１Ｌ ２９／７８
Ｈ０１Ｌ ２１／３３６
Ｈ０１Ｌ ２１／８２３４
(57)【特許請求の範囲】
【請求項1】
第１電極と、前記第１電極に対向した第２電極と、
前記第１電極と前記第２電極との間に設けられた半導体部と、
前記第１電極と前記半導体部との間において、前記半導体部に設けられた第１トレンチの内部に配置され、前記半導体部から第１絶縁膜により電気的に絶縁され、前記第１電極から第２絶縁膜により電気的に絶縁された第１制御電極と、
前記第２電極と前記半導体部との間において、前記半導体部に設けられた複数の第２トレンチの内部にそれぞれ配置され、前記半導体部から第３絶縁膜により電気的に絶縁され、前記第２電極から第４絶縁膜により電気的に絶縁された第２制御電極と、
を備え、
前記半導体部は、第１導電形の第１半導体層と、第２導電形の第２半導体層と、前記第１導電形の第３半導体層と、前記第２導電形の第４半導体層と、前記第１導電形の第５半導体層と、前記第１導電形の第６半導体層と、を含み、
前記第１半導体層は、前記第１電極と前記第２電極との間に延在し、前記第１トレンチおよび前記第２トレンチは、前記第１半導体層中に延在し、
前記第２半導体層は、前記第１半導体層と前記第１電極との間において、前記第１制御電極に前記第１絶縁膜を介して向き合うように設けられ、前記第１電極に電気的に接続され、
前記第３半導体層は、前記第２半導体層と前記第１電極との間に選択的に設けられ、前記第１絶縁膜に接し、前記第１電極に電気的に接続され、
前記第４半導体層は、前記第１半導体層と前記第２電極との間において、前記第２制御電極に前記第３絶縁膜を介して向き合うように設けられ、前記第２電極に電気的に接続され、
前記第５半導体層は、前記第４半導体層と前記第２電極との間に選択的に設けられ、前記第３絶縁膜に接し、前記第２電極に電気的に接続され、
前記第６半導体層は、前記第１半導体層と前記第２電極との間に選択的に設けられ、隣合う２つの前記第２制御電極の間に位置し、前記第３絶縁膜を介して前記第２制御電極のそれぞれに向き合うように設けられ、
前記第２電極は、前記第６半導体層を含む第１導電形領域を介して前記第１半導体層につながった半導体装置。
【請求項2】
前記半導体部は、前記第１半導体層と前記第４半導体層との間に設けられた第１導電形の第７半導体層をさらに含み、前記第７半導体層は、前記第１半導体層の第１導電形不純物よりも高濃度の第１導電形不純物を含む請求項１記載の半導体装置。
【請求項3】
前記半導体部は、前記第１半導体層と前記第６半導体層との間に設けられた別の第７半導体層をさらに含み、前記第１導電形領域は、前記第６半導体層と前記別の第７半導体層とを含む請求項２記載の半導体装置。
【請求項4】
前記第６半導体層は、前記第７半導体層の前記第１導電形不純物よりも高濃度の第１導電形不純物を含み、前記第２電極に電気的に接続された請求項２または３に記載の半導体装置。
【請求項5】
前記第５半導体層は、前記第７半導体層の前記第１導電形不純物よりも高濃度の第１導電形不純物を含む請求項２または３に記載の半導体装置。
【請求項6】
前記第４半導体層は、前記隣合う２つの前記第２制御電極とは別の隣合う２つの前記第２制御電極の間に設けられ、前記別の隣合う２つの前記第２制御電極の間隔は、前記隣合う２つの前記第２制御電極の間隔とは異なる請求項１～５のいずれか１つに記載の半導体装置。
【請求項7】
第１電極と、
前記第１電極に対向した第２電極と、
前記第１電極と前記第２電極との間に設けられた半導体部と、
前記第１電極と前記半導体部との間において、前記半導体部に設けられた第１トレンチの内部に配置され、前記半導体部から第１絶縁膜により電気的に絶縁され、前記第１電極から第２絶縁膜により電気的に絶縁された第１制御電極と、
前記第２電極と前記半導体部との間において、前記半導体部に設けられた複数の第２トレンチの内部にそれぞれ配置され、前記半導体部から第３絶縁膜により電気的に絶縁され、前記第２電極から第４絶縁膜により電気的に絶縁された第２制御電極と、
を備え、
前記半導体部は、第１導電形の第１半導体層と、第２導電形の第２半導体層と、前記第１導電形の第３半導体層と、前記第２導電形の第４半導体層と、前記第１導電形の第５半導体層と、前記第１導電形の第６半導体層と、前記第１導電形の第８半導体層を含み、
前記第１半導体層は、前記第１電極と前記第２電極との間に延在し、前記第１トレンチおよび前記第２トレンチは、前記第１半導体層中に延在し、
前記第２半導体層は、前記第１半導体層と前記第１電極との間において、前記第１制御電極に前記第１絶縁膜を介して向き合うように設けられ、前記第１電極に電気的に接続され、
前記第３半導体層は、前記第２半導体層と前記第１電極との間に選択的に設けられ、前記第１絶縁膜に接し、前記第１電極に電気的に接続され、
前記第４半導体層は、前記第１半導体層と前記第２電極との間において、前記第２制御電極に前記第３絶縁膜を介して向き合うように設けられ、前記第２電極に電気的に接続され、
前記第５半導体層は、前記第４半導体層と前記第２電極との間に選択的に設けられ、前記第３絶縁膜に接し、前記第２電極に電気的に接続され、
前記第６半導体層は、前記第１半導体層と前記第２電極との間に選択的に設けられ、別の第２制御電極に、別の第３絶縁膜を介して向き合い、
前記第８半導体層は、前記第６半導体層と前記第２電極との間に設けられ、前記第６半導体層の第１導電形不純物よりも高濃度の第１導電形不純物を含み、前記別の第３絶縁膜に接し、前記第２電極に電気的に接続され、
前記第２電極は、前記第６半導体層および前記第８半導体層を含む第１導電形領域を介して前記第１半導体層につながる半導体装置。
【請求項8】
前記半導体部は、前記第１半導体層と前記第４半導体層との間に設けられた第１導電形の第７半導体層をさらに含み、前記第７半導体層は、前記第１半導体層の第１導電形不純物よりも高濃度の第１導電形不純物を含む請求項７記載の半導体装置。
【請求項9】
前記半導体部は、前記第１半導体層と前記第６半導体層との間に設けられた別の第７半導体層をさらに含み、前記第１導電形領域は、前記第６半導体層と前記別の第７半導体層とを含む請求項８記載の半導体装置。
【請求項10】
前記第６半導体層は、前記第４半導体層と前記別の第２制御電極との間に設けられる請求項７～９のいずれか１つに記載の半導体装置。
【請求項11】
前記第６半導体層は、前記別の第２制御電極に印加される電圧により、その全体が第２導電形に反転する請求項１０記載の半導体装置。
【請求項12】
第１電極と、前記第１電極に対向した第２電極と、
前記第１電極と前記第２電極との間に設けられた半導体部と、
前記第１電極と前記半導体部との間において、前記半導体部に設けられた第１トレンチの内部に配置され、前記半導体部から第１絶縁膜により電気的に絶縁され、前記第１電極から第２絶縁膜により電気的に絶縁された第１制御電極と、
前記第２電極と前記半導体部との間において、前記半導体部に設けられた複数の第２トレンチの内部にそれぞれ配置され、前記半導体部から第３絶縁膜により電気的に絶縁され、前記第２電極から第４絶縁膜により電気的に絶縁された複数の第２制御電極と、
を備え、
前記半導体部は、第１導電形の第１半導体層と、第２導電形の第２半導体層と、前記第１導電形の第３半導体層と、前記第２導電形の第４半導体層と、前記第１導電形の第５半導体層と、前記第２導電形の第９半導体層と、を含み、
前記第１半導体層は、前記第１電極と前記第２電極との間に延在し、前記第１トレンチおよび前記第２トレンチは、前記第１半導体層中に延在し、
前記第２半導体層は、前記第１半導体層と前記第１電極との間において、前記第１制御電極に前記第１絶縁膜を介して向き合うように設けられ、前記第１電極に電気的に接続され、
前記第３半導体層は、前記第２半導体層と前記第１電極との間に選択的に設けられ、前記第１絶縁膜に接し、前記第１電極に電気的に接続され、
前記第４半導体層は、前記第１半導体層と前記第２電極との間において、前記複数の第２制御電極のうちの１つに前記第３絶縁膜を介して向き合うように設けられ、前記第２電
極に電気的に接続され、
前記第５半導体層は、前記第４半導体層と前記第２電極との間に選択的に設けられ、前記第３絶縁膜に接し、前記第２電極に電気的に接続され、
前記第９半導体層は、前記第１半導体層と前記第２電極との間において、前記複数の第２制御電極のうちの別の第２制御電極に別の第３絶縁膜を介して向き合うように設けられ、前記第４半導体層の第２導電形不純物よりも低濃度の第２導電形不純物を含む半導体装置。
【請求項13】
前記半導体部は、前記第９半導体層と前記第２電極との間に設けられ、前記別の第３絶縁膜に接し、前記第２電極に電気的に接続された別の第５半導体層をさらに含む請求項１２記載の半導体装置。
【請求項14】
前記半導体部は、前記第１半導体層と前記第４半導体層との間および前記第１半導体層と前記第９半導体層との間に設けられた第１導電形の第７半導体層をさらに含み、前記第７半導体層は、前記第１半導体層の第１導電形不純物よりも高濃度の第１導電形不純物を含み、
前記第５半導体層は、前記第７半導体層の前記第１導電形不純物よりも高濃度の第１導電形不純物を含む請求項１３記載の半導体装置。
【請求項15】
前記第９半導体層は、前記第４半導体層と前記別の第２制御電極との間に位置する請求項１２～１４のいずれか１つに記載の半導体装置。
【請求項16】
前記第９半導体層は、前記別の第２制御電極と隣合う他の第２制御電極との間に位置し、前記他の第２制御電極と他の第３絶縁膜を介して向き合うように設けられる請求項１２～１４のいずれか１つに記載の半導体装置。
【請求項17】
前記第１制御電極は、複数設けられ、前記複数の第１制御電極のうちの隣合う２つの第１制御電極の間隔は、前記複数の第２制御電極のうちの隣合う２つの第２制御電極の間隔とは異なる請求項１２～１６のいずれか１つに記載の半導体装置。
【請求項18】
前記１つの第２制御電極の閾値電圧は、前記別の第２制御電極の閾値電圧よりも高い請求項１２～１７のいずれか１つに記載の半導体装置。
【請求項19】
前記第３半導体層は、前記第１半導体層の第１導電形不純物よりも高濃度の第１導電形不純物を含む請求項１～１８のいずれか１つに記載の半導体装置。
【請求項20】
前記半導体部は、前記第１半導体層と前記第２半導体層との間に設けられ、前記第１半導体層の第１不純物よりも高濃度の第１導電形不純物を含む前記第１導電形の第１０半導体層をさらに含み、前記第１０半導体層は、前記第３半導体層の前記第１導電形不純物よりも低濃度の前記第１導電形不純物を含む請求項１８記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
実施形態は、半導体装置に関する。
【背景技術】
【0002】
電力制御用半導体装置には、スイッチング損失を低減することが求められる。
【先行技術文献】
【非特許文献】
【0003】
【文献】S. Harada et al., "Optimal double sided gate control of IGBT for lower turn-off Loss and surge voltage suppression", ISBN 978-3-8007-4171-7, CIPS 2016
【発明の概要】
【発明が解決しようとする課題】
【0004】
実施形態は、ダイオード動作におけるリカバリ損失を低減できる半導体装置を提供する。
【課題を解決するための手段】
【0005】
実施形態に係る半導体装置は、第１電極と、前記第１電極に対向した第２電極と、前記第１電極と前記第２電極との間に設けられた半導体部と、第１制御電極と、第２制御電極と、を備える。前記第１制御電極は、前記第１電極と前記半導体部との間において、前記半導体部に設けられた第１トレンチの内部に配置され、前記半導体部から第１絶縁膜により電気的に絶縁され、前記第１電極から第２絶縁膜により電気的に絶縁される。前記第２制御電極は、前記第２電極と前記半導体部との間において、前記半導体部に設けられた複数の第２トレンチの内部にそれぞれ配置され、前記半導体部から第３絶縁膜により電気的に絶縁され、前記第２電極から第４絶縁膜により電気的に絶縁される。前記半導体部は、第１導電形の第１半導体層と、第２導電形の第２半導体層と、前記第１導電形の第３半導体層と、前記第２導電形の第４半導体層と、前記第１導電形の第５半導体層と、前記第１導電形の第６半導体層と、を含む。前記第１半導体層は、前記第１電極と前記第２電極との間に延在し、前記第１トレンチおよび前記第２トレンチは、前記第１半導体層中に延在する。前記第２半導体層は、前記第１半導体層と前記第１電極との間において、前記第１制御電極に前記第１絶縁膜を介して向き合うように設けられ、前記第１電極に電気的に接続される。前記第３半導体層は、前記第２半導体層と前記第１電極との間に選択的に設けられ、前記第１絶縁膜に接し、前記第１電極に電気的に接続される。前記第４半導体層は、前記第１半導体層と前記第２電極との間において、前記第２制御電極に前記第３絶縁膜を介して向き合うように設けられ、前記第２電極に電気的に接続される。前記第５半導体層は、前記第４半導体層と前記第２電極との間に選択的に設けられ、前記第３絶縁膜に接し、前記第２電極に電気的に接続される。前記第６半導体層は、前記第１半導体層と前記第２電極との間に選択的に設けられ、隣合う２つの前記第２制御電極の間に位置し、前記第３絶縁膜を介して前記第２制御電極のそれぞれに向き合うように設けられる。前記第２電極は、前記第６半導体層を含む第１導電形領域を介して前記第１半導体層につながる。
【図面の簡単な説明】
【0006】
【図1】第１実施形態に係る半導体装置を示す模式断面である。
【図2】第１実施形態に係る半導体装置の制御方法を示すタイムチャートである。
【図3】第１実施形態に係る半導体装置の制御方法を示す模式断面図である。
【図4】第１実施形態の変形例に係る半導体装置を示す模式断面である。
【図5】第１実施形態の別の変形例に係る半導体装置を示す模式図である。
【図6】第１実施形態の別の変形例に係る半導体装置の制御方法を示す模式図である。
【図7】第１実施形態の別の変形例に係る半導体装置の別の制御方法を示す模式図である。
【図8】第２実施形態に係る半導体装置を示す模式図である。
【図9】第２実施形態に係る半導体装置の制御方法を示す模式図である。
【図10】第２実施形態の変形例に係る半導体装置を示す模式図である。
【発明を実施するための形態】
【0007】
以下、実施の形態について図面を参照しながら説明する。図面中の同一部分には、同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
【0008】
さらに、各図中に示すＸ軸、Ｙ軸およびＺ軸を用いて各部分の配置および構成を説明する。Ｘ軸、Ｙ軸、Ｚ軸は、相互に直交し、それぞれＸ方向、Ｙ方向、Ｚ方向を表す。また、Ｚ方向を上方、その反対方向を下方として説明する場合がある。
【0009】
（第１実施形態）
図１は、第１実施形態に係る半導体装置１を示す模式断面である。半導体装置１は、所謂、逆導通型ＩＧＢＴ（Insulated Gate Bipolar Transistor）である。
図１は、第１実施形態に係る半導体装置１を示す模式断面である。半導体装置１は、所謂、逆導通型ＩＧＢＴ（Insulated Gate Bipolar Transistor）である。
【0010】
半導体装置１は、半導体部１０と、第１電極２０と、第２電極３０と、第１制御電極４０と、第２制御電極５０と、を含む。
【0011】
第１電極２０および第２電極３０は互いに対向し、半導体部１０は、第１電極２０と第２電極３０との間に設けられる。第１電極２０は、例えば、エミッタ電極であり、第２電極３０は、例えば、コレクタ電極である。
【0012】
半導体部１０は、例えば、シリコンである。第１電極２０および第２電極３０は、例えば、アルミニウム（Ａｌ）を含む金属層である。
【0013】
第１制御電極４０は、半導体部１０と第１電極２０との間に設けられる。第１制御電極４０は、半導体部１０に設けられた第１トレンチＧＴ１の内部に配置される。第１制御電極４０は、半導体部１０から第１絶縁膜４３により電気的に絶縁される。また、第１制御電極４０は、第１電極２０から第２絶縁膜４５により電気的に絶縁される。
【0014】
第２制御電極５０は、半導体部１０と第２電極３０との間に設けられる。第２制御電極５０は、半導体部１０に設けられた第２トレンチＧＴ２の内部に配置される。第２制御電極５０は、半導体部１０から第３絶縁膜５３により電気的に絶縁される。また、第２制御電極５０は、第２電極３０から第４絶縁膜５５により電気的に絶縁される。
【0015】
第１制御電極４０は、例えば、エミッタ側のゲート電極であり、第２制御電極５０は、コレクタ側のゲート電極である。第１制御電極４０および第２制御電極は、例えば、導電性を有するポリシリコンである。
【0016】
半導体部１０は、第１導電形の第１半導体層１１と、第２導電形の第２半導体層１３と、第１導電形の第３半導体層１５と、第２導電形の第４半導体層２１と、第１導電形の第５半導体層２３と、第１導電形の第６半導体層２５と、第１導電形の第７半導体層２７と、を含む。以下、第１導電形をｎ形、第２導電形をｐ形として説明する。
【0017】
第１半導体層１１は、第１電極２０と第２電極３０との間に延在し、第１トレンチＧＴ１および第２トレンチＧＴ２は、第１半導体層１１中に延在する。第１半導体層１１は、例えば、ｎ形ベース層である。
【0018】
第２半導体層１３は、第１半導体層１１と第１電極２０との間において、第１制御電極４０に第１絶縁膜４３を介して向き合うように設けられる。第２半導体層１３は、第１電極２０に電気的に接続される。第２半導体層１３は、例えば、ｐ形ベース層である。
【0019】
第３半導体層１５は、第２半導体層１３と第１電極２０との間に選択的に設けられる。第３半導体層１５は、第１絶縁膜４３に接し、第１電極２０に電気的に接続される。第３半導体層１３は、例えば、ｎ形エミッタ層である。
【0020】
第４半導体層２１は、第１半導体層１１と第２電極３０との間において、第２制御電極５０に第３絶縁膜５３を介して向き合うように設けられる。第４半導体層２１は、第２電極に電気的に接続される。第４半導体層２１は、例えば、ｐ形コレクタ層である。
【0021】
第５半導体層２３は、第４半導体層２１と第２電極３０との間に選択的に設けられる。第５半導体層２３は、第３絶縁膜５３に接し、第２電極３０に電気的に接続される。第５半導体層２３は、例えば、ｎ形コレクタ層である。
【0022】
第６半導体層２５は、第１半導体層１１と第２電極３０との間に選択的に設けられる。第２電極３０は、第６半導体層２５を含む第１導電形領域ＮＲを介して第１半導体層１１につながる。第６半導体層２５は、例えば、ｎ形カソード層である。
【0023】
第７半導体層２７は、第１半導体層１１と第４半導体層２１との間に設けられる。第７半導体層２７は、第１半導体層１１の第１導電形不純物よりも高濃度の第１導電形不純物を含む。第７半導体層は、例えば、ｎ形バッファ層である。また、第５半導体層２３は、第７半導体層２７の第１導電形不純物よりも高濃度の第１導電形不純物を含む。
【0024】
第７半導体層は、第１半導体層１１と第６半導体層２５との間にも設けられる。第６半導体層２１は、第７半導体層の第１導電形不純物よりも高濃度の第１導電形不純物を含み、第２電極３０に電気的に接続される。この例では、第１導電形領域ＮＲは、第６半導体層２５および第７半導体層２７を含む。
【0025】
図１に示すように、第１制御電極４０は、半導体部１０と第１電極２０との間に複数設けられる。また、第２制御電極５０は、半導体部１０と第２電極３０との間に複数設けられる。
【0026】
第６半導体層２５は、複数の第２制御電極５０のうちの隣合う２つの第２制御電極５０の間に設けられる。第６半導体層２５は、隣合う２つの第２制御電極５０のそれぞれに第３絶縁膜５３を介して向き合うように設けられる。
【0027】
例えば、隣合う第１制御電極４０間の距離ＷＧ１は、隣合う第２制御電極５０間の距離ＷＧ２と同じであっても良いし、異なっていも良い。また、第６半導体層２５が設けられた第２制御電極５０間の距離ＷＧ３は、他の隣合う第２制御電極５０間の距離ＷＧ２と異なっても良い。
【0028】
図２は、第１実施形態に係る半導体装置１の制御方法を示すタイムチャートである。例えば、インバータなどの電力変換器（図示しない）は、複数の半導体装置１を用いて構成される。図２には、そのような電力変換器において、半導体装置１をダイオードモードで動作させる場合の制御電圧ＶＧＥおよびＶＢＧＣの制御方法を示している。
【0029】
ダイオードモードの動作時には、第１電極２０の電位は、第２電極３０の電位よりも高くなるように制御される。さらに、半導体装置１をダイオードモードからＩＧＢＴモードへ移行させる時間ｔＯＦＦにおいて、第１電極２０と第２電極３０の電位を逆転させる。
【0030】
制御電圧ＶＧＥは、第１電極２０と第１制御電極４０との間に印加される。例えば、第１制御電極４０の電位が第１電極２０の電位よりも高い場合、制御電圧ＶＧＥは、プラス電圧である。
【0031】
制御電圧ＶＢＧＣは、第２電極３０と第２制御電極５０との間に印加される。例えば、第２制御電極５０の電位が第２電極３０の電位よりも高い場合、制御電圧ＶＢＧＣは、プラス電圧である。
【0032】
図２に示すように、制御電圧ＶＧＥは、ダイオードモードの開始時点（図示しない）から時間ｔ１まで、マイナス１５Ｖに保持される。時間ｔ１において、制御電圧ＶＧＥをプラス１５Ｖに上昇させ、時間ｔ２までプラス１５Ｖに保持した後、時間ｔ２において、マイナス１５Ｖまで下降させる。なお、時間ｔ２からｔＯＦＦの間は、電力変換回路の短絡を回避するために設定される、所謂デッドタイムである。
【0033】
一方、制御電圧ＶＢＧＣは、ダイオードモードの開始時点（図示しない）から時間ｔ１まで、プラス１５Ｖに保持される。さらに、時間ｔ１においてマイナス１５Ｖに下降させ、時間ｔ２までマイナス１５Ｖに保持した後、時間ｔ２においてプラス１５Ｖまで上昇させる。
【0034】
図３（ａ）および（ｂ）は、第１実施形態に係る半導体装置１の制御方法を示す模式断面図である。図３（ａ）および（ｂ）は、図２に示す制御電圧ＶＧＥおよびＶＢＧＣの制御過程に対応した、半導体装置１内の電荷の流れを示している。
【0035】
図３（ａ）は、ダイオードモードの開始から時間ｔ１までの期間における電荷の流れを示している。第１半導体層１１と第２半導体層１３との間のｐｎ接合は順バイアスされ、第２半導体層１３から第１半導体層１１へ正孔が注入される。一方、第４半導体層２１と第７半導体層２７との間のｐｎ接合は逆バイアスされるため、電極３０から第１半導体層１１への電子の注入は、第１導電形領域ＮＲ、すなわち、第６半導体層２５および第７半導体層２７を介して実施される。
【0036】
さらに、第２制御電極５０に印加された制御電圧ＶＢＧＣ、例えば、プラス１５Ｖにより、第４半導体層２１と第３絶縁膜５３との界面に第１導電形反転層ＮＩＶ１が誘起される。このため、電極３０から第５半導体層２３、第１導電形反転層ＮＩＶ１および第７半導体層２７を介して、第１半導体層１１へ電子が注入される。これにより、ダイオードモードの開始時点から時間ｔ１までの期間において、第１半導体層１１中の電子および正孔の密度を上昇させ、オン抵抗を低減することができる。
【0037】
図３（ｂ）は、時間ｔ１からｔ２までの期間における電荷の流れを示している。時間ｔ１からｔ２の期間には、制御電圧ＶＢＧＣ、例えば、マイナス１５Ｖが第２制御電極５０に印加され、第４半導体層２１中の第１導電形反転層ＮＩＶ１が消える。このため、反転層ＮＩＶを介した第１半導体層１１への電子注入が停止され、第２電極３０から第１半導体層１１への電子注入は、第６半導体層２５および第７半導体層２７を介した経路だけになる。この結果、第２電極３０から第１半導体層１１への電子注入は減少し、第２半導体層１３から第１半導体層１１への正孔注入も減少する。
【0038】
さらに、第１制御電極４０には、制御電圧ＶＧＥ、例えば、プラス１５Ｖが印加され、第２半導体層１３と第１絶縁膜４３との界面に、第１導電形反転層ＮＩＶ２が誘起される。第１半導体層１１中の電子は、第１導電形反転層ＮＩＶ２および第３半導体層１５を介して、第１電極２０に排出される。
【0039】
第４半導体層２１は、例えば、第２半導体層１３の第２導電形不純物と略同一の濃度を有する第２導電形不純物を含む。第１制御電極４０の閾値電圧は、第２制御電極５０の閾値電圧と略同一であり、プラス１５Ｖの制御電圧ＶＧＥおよびＶＢＧＣにより、第１導電形反転層ＮＩＶ２およびＮＩＶ１をそれぞれ誘起する。
【0040】
半導体装置１では、第１制御電極４０および第２制御電極５０において、このような制御を行うことにより、ダイオードモードからＩＧＢＴモードへの移行の直前の期間ｔ１～ｔ２に、第１半導体層１１中の電子および正孔の密度を低減することができる。これにより、ダイオードモードからのリカバリ期間における第１半導体層１１中の電子および正孔の排出時間、すなわち、第１半導体層１１の空乏化に要する時間を短縮し、リカバリ損失を低減できる。
【0041】
図４は、第１実施形態の変形例に係る半導体装置２を示す模式断面である。
半導体装置２では、第７半導体層２７が第１半導体層１１と第６半導体層２５との間に設けられない。
半導体装置２では、第７半導体層２７が第１半導体層１１と第６半導体層２５との間に設けられない。
【0042】
第７半導体層２７は、第１半導体層１１中に誘起される空乏領域が第２導電形の第４半導体層２１に達することを避けるために設けられる。このため、第１導電形の第６半導体層２５が設けられる第１導電形領域ＮＲには、第７半導体層２７を配置しなくても良い。
【0043】
半導体装置２でも、図２に示す制御電圧ＶＧＥおよびＶＢＧＣにより、ダイオード動作におけるリカバリ損失を低減することが可能である。
【0044】
【0045】
図５（ａ）に示すように、半導体装置３の半導体部１０では、第４半導体層２１は、第３絶縁膜５３を介して、第２制御電極５０ａに向き合うように設けられる。また、第６半導体層２５は、別の第３絶縁膜５３を介して、第２制御電極５０ｂに向き合うように設けられる。
【0046】
第４半導体層２１および第６半導体層２５は、隣合う第２制御電極５０ａおよび５０ｂとの間に設けられる。第６半導体層２５は、第４半導体層２１と第２制御電極５０ｂとの間に位置する。
【0047】
半導体部１０は、第６半導体層２５と第２電極３０との間に設けられた第１導電形の第８半導体層２９をさらに含む。第８半導体層２９は、別の第３絶縁膜５３に接し、第２電極３０に電気的に接続される。第８半導体層２９は、第６半導体層２５の第１導電形不純物よりも高濃度の第１導電形不純物を含む。第１導電形領域ＮＲは、第６半導体層２５と第７半導体層２７と第８半導体層２９とを含む。
【0048】
図５（ｂ）に示すように、制御電圧ＶＧＥは、ダイオードモードの開始時点（図示しない）から時間ｔ１まで、マイナス１５Ｖに保持される。時間ｔ１において、制御電圧ＶＧＥをプラス１５Ｖに上昇させ、時間ｔ２までプラス１５Ｖに保持した後、時間ｔ２においてマイナス１５Ｖまで下降させる。
【0049】
一方、制御電圧ＶＢＧＣは、ダイオードモードの開始時点（図示しない）から時間ｔ１まで、プラス１５Ｖに保持される。時間ｔ１において、制御電圧ＶＢＧＣを、例えば、０Ｖに下降させ、時間ｔ２まで０Ｖに保持した後、時間ｔ２においてプラス１５Ｖまで上昇させる。
【0050】
図６（ａ）および（ｂ）は、第１実施形態の別の変形例に係る半導体装置３の制御方法を示す模式図である。図６（ａ）および（ｂ）は、図５（ｂ）に示す制御電圧ＶＧＥおよびＶＢＧＣによる制御過程に対応した、半導体装置３内の電荷の流れを示している。
【0051】
図６（ａ）は、ダイオードモードの開始から時間ｔ１までの期間における電荷の流れを示している。第１半導体層１１と第２半導体層１３との間のｐｎ接合が順バイアスされ、第２半導体層１３から第１半導体層１１へ正孔が注入される。さらに、第２制御電極５０に印加された制御電圧ＶＢＧＣ、例えば、プラス１５Ｖにより、第４半導体層２１と第３絶縁膜５３との界面に第１導電形反転層ＮＩＶ１が誘起される。また、第６半導体層２５と第３絶縁膜５３との界面には、第１導電形電荷蓄積層ＮＡＣが誘起される。このため、電極３０から、第５半導体層２３、第１導電形反転層ＮＩＶ１および第７半導体層２７を介した経路、および、第８半導体層２９、第１導電形電荷蓄積層ＮＡＣおよび第７半導体層２７を介した経路を経て、第１半導体層１１へ電子が注入される。この結果、ダイオードモードの開始から時間ｔ１までの期間において、第１半導体層１１中の電子および正孔の密度を上昇させ、オン抵抗を低減することができる。
【0052】
図６（ｂ）には、時間ｔ１からｔ２までの期間における電荷の流れを示している。時間ｔ１からｔ２の期間において、第２制御電極５０と電極３０との間に印加される制御電圧ＶＢＧＣは、例えば、０Ｖである。このため、第４半導体層２１と第３絶縁膜５３との間に誘起された第１導電形反転層ＮＩＶ１が消える。この結果、第２電極３０から第１半導体層１１への電子注入は、第８半導体層２９、第６半導体層２５および第７半導体層２７を介した経路だけになり、第２電極３０から第１半導体層１１への電子注入が減少する。これに対応して、第２半導体層１３から第１半導体層１１への正孔注入も減少する。
【0053】
一方、第１制御電極４０には、制御電圧ＶＧＥ、例えば、プラス１５Ｖが印加され、第２半導体層１３と第１絶縁膜４３との界面に、第１導電形反転層ＮＩＶ２が誘起される。第１半導体層１１中の電子は、第１導電形反転層ＮＩＶ２および第３半導体層１５を介して、第１電極２０に排出される。
【0054】
半導体装置３では、図５（ｂ）に示す制御電圧ＶＧＥおよびＶＢＧＣにより、ダイオードモードからＩＧＢＴモードへの移行の直前の期間ｔ１～ｔ２における第１半導体層１１中の電子および正孔の密度を低減することができる。これにより、ダイオードモードからのリカバリ期間において、第１半導体層１１の電子および正孔の排出時間を短縮し、リカバリ損失を低減できる。
【0055】
【0056】
ＩＧＢＴモードでは、第２電極３０の電位は、第１電極２０の電位よりも高く保持される。また、第２電極３０と第２制御電極５０との間には、例えば、マイナス１５Ｖの制御電圧ＶＢＧＣが印加される。このため、第６半導体層２５と第２制御電極５０との間には、第２導電形電荷蓄積層ＰＩＶが誘起される。
【0057】
第１電極２０と第１制御電極４０との間には、例えば、プラス１５Ｖもしくはマイナス１５Ｖの制御電圧ＶＧＥが印加され、第２電極３０から第１電極２０へ流れるコレクタ電流をオンオフ制御する。
【0058】
図７に示すように、第１半導体層１３と第１制御電極４０との間には、第１導電形反転層ＮＩＶ２が誘起されている。このため、第１電極２０から第３半導体層１３および第１導電形反転層ＮＩＶ２を介して、第１半導体層１１に電子が注入される。
【0059】
これに対応して、第４半導体層２１から第７半導体層２７を介して第１半導体層１１中に正孔が注入される。さらに、第６半導体層２５と第２制御電極５０との間に誘起された第２導電形電荷蓄積層ＰＩＶにより、第１半導体層１１から第２電極３０への電子の排出が抑制される。これにより、第１半導体層１１中の電子および正孔の密度が高くなり、オン抵抗が低減される。なお、第２電極３０と第２制御電極５０の間にマイナスの制御電圧ＶＢＧＣが印加された時、この効果がより顕著になるように、第６半導体層２５の全体が第２導電形に反転することが好ましい。
【0060】
（第２実施形態）
図８（ａ）および（ｂ）は、第２実施形態に係る半導体装置４を示す模式図である。図８（ａ）は、半導体装置４の断面図である。図８（ｂ）は、半導体装置４の制御方法を示すタイムチャートである。
図８（ａ）および（ｂ）は、第２実施形態に係る半導体装置４を示す模式図である。図８（ａ）は、半導体装置４の断面図である。図８（ｂ）は、半導体装置４の制御方法を示すタイムチャートである。
【0061】
図８（ａ）に示すように、半導体装置４の半導体部１０は、第１半導体層１１と第２電極３０との間に選択的に設けられた第２導電形の第９半導体層３３を含む。すなわち、半導体装置４は、隣合う第２制御電極５０の間に第４半導体層２１が設けられた部分と、隣合う第２制御電極５０の間に第９半導体層３３が設けられた別の部分と、を有する。半導体部１０は、第９半導体層３３と第２電極３０との間に設けられた第５半導体層２３をさらに含む。
【0062】
第９半導体層３３は、隣合う第２制御電極５０の少なくともいずれか一方に第３絶縁膜５３を介して向き合うように設けられる。この例では、第９半導体層３３は、隣合う第２制御電極５０の両方に第３絶縁膜５３を介して向き合うように設けられる。第９半導体層３３は、第４半導体層２１の第２導電形不純物よりも低濃度の第２導電形不純物を含む。
【0063】
図８（ｂ）に示すように、制御電圧ＶＧＥは、ダイオードモードの開始時点（図示しない）から時間ｔ１まで、マイナス１５Ｖに保持される。時間ｔ１において、制御電圧ＶＧＥをプラス１５Ｖに上昇させ、時間ｔ２までプラス１５Ｖに保持した後、時間ｔ２においてマイナス１５Ｖまで下降させる。
【0064】
一方、制御電圧ＶＢＧＣは、ダイオードモードの開始時点（図示しない）から時間ｔ１まで、プラス１５Ｖに保持される。時間ｔ１において、制御電圧ＶＢＧＣを、例えば、プラス５Ｖに下降させ、時間ｔ２までプラス５Ｖに保持した後、時間ｔ２においてプラス１５Ｖまで上昇させる。
【0065】
図９（ａ）および（ｂ）は、第１実施形態の別の変形例に係る半導体装置４の制御方法を示す模式図である。図９（ａ）および（ｂ）は、図８（ｂ）に示す制御電圧ＶＧＥおよびＶＢＧＣによる制御過程に対応した、半導体装置４内の電荷の流れを示している。
【0066】
図９（ａ）は、ダイオードモードの開始から時間ｔ１までの期間における電荷の流れを示している。第１半導体層１１と第２半導体層１３との間のｐｎ接合が順バイアスされ、第２半導体層１３から第１半導体層１１へ正孔が注入される。さらに、第２制御電極５０に印加されたプラス１５Ｖの制御電圧ＶＢＧＣにより、第４半導体層２１と第３絶縁膜５３との界面に第１導電形反転層ＮＩＶ１が誘起される。また、第９半導体層３３と第３絶縁膜５３との界面には、第１導電形反転層ＮＩＶ３が誘起される。
【0067】
第１半導体層１１には、電極３０から、第５半導体層２３、第１導電形反転層ＮＩＶ１および第７半導体層２７を介した経路、および、第５半導体層２３、第１導電形反転層ＮＩＶ３および第７半導体層２７を介した経路を経て、電子が注入される。この結果、ダイオードモードの開始から時間ｔ１までの期間において、第１半導体層１１中の電子および正孔の密度を高くし、オン抵抗を低減することができる。
【0068】
図９（ｂ）には、時間ｔ１からｔ２までの期間における電荷の流れを示している。時間ｔ１からｔ２の期間において、第２制御電極５０と電極３０との間に印加される制御電圧ＶＢＧＣは、プラス５Ｖである。この例では、第１導電形反転層ＮＩＶ２を第４半導体層２１と第３絶縁膜５３との界面に誘起するための閾値電圧は、プラス５Ｖよりも高い。一方、第１導電形反転層ＮＩＶ３を第９半導体層３３と別の第３絶縁膜５３との界面に誘起するための閾値電圧は、プラス５Ｖよりも低い。
【0069】
このため、第２電極３０と第２制御電極５０との間の制御電圧ＶＢＧＣをプラス５Ｖに下げると、第１導電形反転層ＮＩＶ１は消え、第１導電形反転層ＮＩＶ３は保持される。この結果、第２電極３０から第１半導体層１１への電子注入は、第１導電形反転層ＮＩＶ３を介した経路だけになり、第２電極３０から第１半導体層１１への電子注入が減少する。これに対応して、第２半導体層１３から第１半導体層１１へ注入される正孔も減少する。
【0070】
さらに、第１制御電極４０には、プラス１５Ｖの制御電圧ＶＧＥが印加され、第２半導体層１３と第１絶縁膜４３との界面に、第１導電形反転層ＮＩＶ２が誘起される。このため、第１半導体層１１中の電子は、第１導電形反転層ＮＩＶ２および第３半導体層１５を介して、第１電極２０に排出される。
【0071】
半導体装置４では、図８（ｂ）に示す制御電圧ＶＧＥおよびＶＢＧＣよるキャリアの制御により、ダイオードモードからＩＧＢＴモードへの移行の直前の期間ｔ１～ｔ２において、第１半導体層１１中の電子および正孔の密度を低減することができる。これにより、ダイオードモードからのリカバリ期間において、第１半導体層１１の電子および正孔の排出時間を短縮し、リカバリ損失を低減できる。
【0072】
図１０（ａ）および（ｂ）は、第２実施形態の変形例に係る半導体装置５および６を示す模式断面図である。
【0073】
図１０（ａ）に示す半導体装置５の半導体部１０では、第４半導体層２１は、第３絶縁膜５３を介して、第２制御電極５０ａに向き合うように設けられる。また、第９半導体層３３は、別の第３絶縁膜５３を介して、第２制御電極５０ｂに向き合うように設けられる。
【0074】
第４半導体層２１および第９半導体層３３は、隣合う第２制御電極５０ａおよび５０ｂとの間に設けられる。第９半導体層３３は、第４半導体層２１と第２制御電極５０ｂとの間に位置する。
【0075】
この例でも、図８（ｂ）に示す制御電圧ＶＧＥおよびＶＢＧＣによるキャリア制御を行うことにより、ダイオードモードからＩＧＢＴモードへの移行の直前の期間ｔ１～ｔ２において、第１半導体層１１中の電子および正孔の密度を低減し、ダイオードモードからのリカバリ期間におけるリカバリ損失を低減できる。
【0076】
図１０（ｂ）に示す半導体装置６では、半導体部１０は、第１半導体層１１と第２半導体層１３との間に設けられた第１導電形の第１０半導体層３５をさらに含む。第１０半導体層３５は、第１半導体層１１の第１不純物よりも高濃度の第１導電形不純物を含む。また、第１０半導体層３５は、第３半導体層１５の第１導電形不純物よりも低濃度の前記第１導電形不純物を含む。第１０半導体層３５は、例えば、ｎ形バリア層である。
【0077】
この例では、第１０半導体層３５を設けることにより、第１半導体層１１から第２半導体層１３へ移動する正孔に対するポテンシャルバリアを高くすることができる。これにより、第１半導体層１１から第２半導体層１３への正孔の移動を抑制し、第１半導体層１１における電子および正孔の密度を高くすることが可能となる。すなわち、第１０半導体層３５は、ダイオードモードおよびＩＧＢＴモードの両方において、第１半導体層１１中の電子および正孔の密度を上昇させ、オン抵抗を低減するために有効である。また、第１０半導体層３５は、この例に限定されず、例えば、半導体装置１～５にも適用することができる。
【0078】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0079】
１、２、３、４、５、６…半導体装置、 １０…半導体部、 １１…第１半導体層、 １３…第２半導体層、 １５…第３半導体層、 ２０…第１電極、 ２１…第４半導体層、 ２３…第５半導体層、 ２５…第６半導体層、 ２７…第７半導体層、 ２９…第８半導体層、 ３０…第２電極、 ３３…第９半導体層、 ３５…第１０半導体層、 ４０…第１制御電極、 ４３…第１絶縁膜、 ４５…第２絶縁膜、 ５０、５０ａ、５０ｂ…第２制御電極、 ５３…第３絶縁膜、 ５５…第４絶縁膜、 ＧＴ１…第１トレンチ、 ＧＴ２…第２トレンチ、 ＮＡＣ…第１導電形電荷蓄積層、 ＮＩＶ１、ＮＩＶ２、ＮＩＶ３…第１導電形反転層、 ＮＲ…第１導電形領域、 ＰＩＶ…第２導電形電荷蓄積層
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】