知財求人 - 知財ポータルサイト「IP Force」
▶ スカイワークス ソリューションズ，インコーポレイテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-10-10
(45)【発行日】2023-10-18
(54)【発明の名称】減衰器回路、無線周波数モジュール及び無線デバイス
(51)【国際特許分類】
H03H 11/24 20060101AFI20231011BHJP
H03H 11/16 20060101ALI20231011BHJP
【ＦＩ】
H03H11/24 B
H03H11/16 B
【請求項の数】
15
【外国語出願】
(21)【出願番号】P 2022075655
(22)【出願日】2022-05-02
(62)【分割の表示】P 2019531560の分割
【原出願日】2017-08-28
(65)【公開番号】P2022110018
(43)【公開日】2022-07-28
【審査請求日】2022-05-20
(31)【優先権主張番号】62/381,367
(32)【優先日】2016-08-30
(33)【優先権主張国・地域又は機関】US
(73)【特許権者】
【識別番号】503031330
【氏名又は名称】スカイワークス ソリューションズ，インコーポレイテッド
【氏名又は名称原語表記】ＳＫＹＷＯＲＫＳ ＳＯＬＵＴＩＯＮＳ，ＩＮＣ．
(74)【代理人】
【識別番号】100083806
【弁理士】
【氏名又は名称】三好 秀和
(74)【代理人】
【識別番号】100095500
【弁理士】
【氏名又は名称】伊藤 正和
(74)【代理人】
【識別番号】100111235
【弁理士】
【氏名又は名称】原 裕子
(74)【代理人】
【識別番号】100195257
【弁理士】
【氏名又は名称】大渕 一志
(72)【発明者】
【氏名】ヤン、 ヤン
(72)【発明者】
【氏名】イ、 ジュンヒョン
【審査官】石田 昌敏
(56)【参考文献】
【文献】特開２０１１－１８２０４８（ＪＰ，Ａ）
【文献】特開２００３－３０９４５４（ＪＰ，Ａ）
【文献】特開２００５－０８６３１０（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１５／０３２６２０５（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０１３／００８８４０３（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０１６／０１３４２５９（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０３Ｈ １１／００－１１／５４
(57)【特許請求の範囲】
【請求項1】
無線周波数の減衰器回路であって、入力ノード及び出力ノードと、
前記入力ノードと前記出力ノードとの間に第１スイッチ、第１ノード、直列に配列された複数の減衰ブロック、第２ノード、及び第２スイッチを含む減衰経路であって、各減衰ブロックが、抵抗と前記抵抗に並列なバイパススイッチングトランジスタとを含み、前記バイパススイッチングトランジスタはオン又はオフにされることにより前記抵抗のスイッチング可能なバイパスを許容し、前記バイパススイッチングトランジスタはオフのときにローカルオフ容量を与え、前記複数の減衰ブロックの少なくともいくつかはそれぞれが、対応する前記バイパススイッチングトランジスタのローカルオフ容量を補償するべく構成されるローカル位相補償回路を含む、減衰経路と、
前記入力ノードと前記出力ノードとの間に前記減衰経路に並列に実装されたグローバルバイパス経路であって、オン又はオフにされることにより前記減衰経路のスイッチング可能なバイパスを許容するべく構成されたグローバルバイパススイッチングトランジスタを含み、前記グローバルバイパススイッチングトランジスタは、オフのときにグローバルオフ容量を与え、前記減衰経路の前記第１スイッチ及び第２スイッチはそれぞれが、前記グローバルバイパススイッチングトランジスタがオンのときにオフにされ、前記グローバルバイパススイッチングトランジスタがオフのときにオンにされるように構成される、グローバルバイパス経路と、
前記第１ノードと前記第２ノードとの間に実装されたグローバル位相補償回路であって、前記グローバルオフ容量を補償するべく構成されたグローバル位相補償回路と
を含み、
各減衰ブロックが、
対応する前記抵抗と、
前記抵抗の一端とグランドとの間に実装された第１シャント経路と、
前記抵抗の他端と前記グランドとの間に実装された第２シャント経路と
を有するπ型減衰器として構成され、
前記第１シャント経路及び第２シャント経路はそれぞれがシャント抵抗を有し、
前記ローカル位相補償回路は、
前記第１シャント経路のシャント抵抗に電気的に並列されるように配列された第１ローカル補償容量と、
前記第２シャント経路のシャント抵抗に電気的に並列されるように配列された第２ローカル補償容量と
を含み、
前記グローバル位相補償回路は、前記入力ノードと前記出力ノードとの間に直列に配列された第１グローバル補償抵抗及び第２グローバル補償抵抗を含み、
前記グローバル位相補償回路はさらに、グランドと前記第１グローバル補償抵抗及び第２グローバル補償抵抗間のノードとの間に実装されたグローバル補償容量を含む、減衰器回路。
【請求項2】
前記グローバル位相補償回路は、直列に配列された第１グローバル補償抵抗及び第２グローバル補償抵抗と、
グランドと前記第１グローバル補償抵抗及び第２グローバル補償抵抗間のノードとの間に実装されたグローバル補償容量と
を含む、請求項１の減衰器回路。
【請求項3】
前記グローバルバイパススイッチングトランジスタのグローバルオフ容量は位相進み変化をもたらし、前記グローバル位相補償回路は、前記位相進み変化を補償する位相遅れ変化を与えるべく構成される、請求項２の減衰器回路。
【請求項4】
前記グローバル補償容量は、一つ以上のプロセスばらつきにより前記グローバルバイパススイッチングトランジスタと実質的に同じ影響を受けるように構成される、請求項２の減衰器回路。
【請求項5】
前記グローバル補償容量はトランジスタ系デバイスとして構成される、請求項４の減衰器回路。
【請求項6】
前記グローバル補償容量及び前記グローバルバイパススイッチングトランジスタの各トランジスタ系デバイスはＭＯＳＦＥＴデバイスとして実装される、請求項５の減衰器回路。
【請求項7】
各減衰ブロックの前記バイパススイッチングトランジスタは、対応する減衰ブロックに対してローカルバイパスモードにあるときにオンとなり、ローカル減衰モードにあるときにオフとなるように構成される、請求項１の減衰器回路。
【請求項8】
前記バイパススイッチングトランジスタのローカルオフ容量は位相進み変化をもたらし、前記ローカル位相補償回路は、前記位相進み変化を補償する位相遅れ変化を与えるべく構成される請求項１の減衰器回路。
【請求項9】
前記第１ローカル補償容量及び第２ローカル補償容量はそれぞれが、一つ以上のプロセスばらつきにより前記バイパススイッチングトランジスタと実質的に同じ影響を受けるように構成される、請求項１の減衰器回路。
【請求項10】
前記第１ローカル補償容量及び第２ローカル補償容量はそれぞれがトランジスタ系デバイスとして構成される、請求項９の減衰器回路。
【請求項11】
前記第１ローカル補償容量及び第２ローカル補償容量のトランジスタ系デバイスと前記バイパススイッチングトランジスタとはそれぞれがＭＯＳＦＥＴデバイスとして実装される、請求項１０の減衰器回路。
【請求項12】
前記複数の減衰ブロックの少なくともいくつかは、２進重み付け減衰値を与えるように構成される、請求項１の減衰器回路。
【請求項13】
無線周波数モジュールであって、複数のコンポーネントを受容するべく構成されたパッケージ基板と、
前記パッケージ基板に実装された無線周波数減衰器回路と
を含み、
前記無線周波数減衰器回路は、
入力ノード及び出力ノードと、
前記入力ノードと前記出力ノードとの間に第１スイッチ、第１ノード、直列に配列された複数の減衰ブロック、第２ノード、及び第２スイッチを含む減衰経路と
を含み、
各減衰ブロックが、抵抗と前記抵抗に並列なバイパススイッチングトランジスタとを含み、
前記バイパススイッチングトランジスタはオン又はオフにされることにより前記抵抗のスイッチング可能なバイパスを許容し、
前記バイパススイッチングトランジスタはオフのときにローカルオフ容量を与え、
前記複数の減衰ブロックの少なくともいくつかはそれぞれが、対応する前記バイパススイッチングトランジスタのローカルオフ容量を補償するべく構成されるローカル位相補償回路を含み、
前記無線周波数減衰器回路はさらに、前記入力ノードと前記出力ノードとの間に前記減衰経路に並列に実装されたグローバルバイパス経路を含み、
前記グローバルバイパス経路は、オン又はオフにされることにより前記減衰経路のスイッチング可能なバイパスを許容するべく構成されたグローバルバイパススイッチングトランジスタを含み、
前記グローバルバイパススイッチングトランジスタは、オフのときにグローバルオフ容量を与え、
前記減衰経路の前記第１スイッチ及び第２スイッチはそれぞれが、前記グローバルバイパススイッチングトランジスタがオンのときにオフにされ、前記グローバルバイパススイッチングトランジスタがオフのときにオンにされるように構成され、
前記無線周波数減衰器回路はさらに、前記第１ノードと前記第２ノードとの間に実装されたグローバル位相補償回路であって、前記グローバルオフ容量を補償するべく構成されたグローバル位相補償回路を含み、
各減衰ブロックが、
対応する前記抵抗と、
前記抵抗の一端とグランドとの間に実装された第１シャント経路と、
前記抵抗の他端と前記グランドとの間に実装された第２シャント経路と
を有するπ型減衰器として構成され、
前記第１シャント経路及び第２シャント経路はそれぞれがシャント抵抗を有し、
前記ローカル位相補償回路は、
前記第１シャント経路のシャント抵抗に電気的に並列されるように配列された第１ローカル補償容量と、
前記第２シャント経路のシャント抵抗に電気的に並列されるように配列された第２ローカル補償容量と
を含み、
前記グローバル位相補償回路は、前記入力ノードと前記出力ノードとの間に直列に配列された第１グローバル補償抵抗及び第２グローバル補償抵抗を含み、
前記グローバル位相補償回路はさらに、グランドと前記第１グローバル補償抵抗及び第２グローバル補償抵抗間のノードとの間に実装されたグローバル補償容量を含む、無線周波数モジュール。
【請求項14】
前記無線周波数モジュールは、受信した無線周波数信号を処理するべく構成される、請求項１３の無線周波数モジュール。
【請求項15】
無線デバイスであって、無線周波数信号を受信するべく構成されたアンテナと、
前記アンテナと通信する送受信器と、
前記アンテナと前記送受信器との間の信号経路と、
前記信号経路に沿って実装された無線周波数減衰器回路と
を含み、
前記無線周波数減衰器回路は、
入力ノード及び出力ノードと、
前記入力ノードと前記出力ノードとの間に第１スイッチ、第１ノード、直列に配列された複数の減衰ブロック、第２ノード、及び第２スイッチを含む減衰経路と
を含み、
各減衰ブロックが、抵抗と前記抵抗に並列なバイパススイッチングトランジスタとを含み、
前記バイパススイッチングトランジスタはオン又はオフにされることにより前記抵抗のスイッチング可能なバイパスを許容し、
前記バイパススイッチングトランジスタはオフのときにローカルオフ容量を与え、
前記複数の減衰ブロックの少なくともいくつかはそれぞれが、対応する前記バイパススイッチングトランジスタのローカルオフ容量を補償するべく構成されるローカル位相補償回路を含み、
前記無線周波数減衰器回路はさらに、前記入力ノードと前記出力ノードとの間に前記減衰経路に並列に実装されたグローバルバイパス経路を含み、
前記グローバルバイパス経路は、オン又はオフにされることにより前記減衰経路のスイッチング可能なバイパスを許容するべく構成されたグローバルバイパススイッチングトランジスタを含み、
前記グローバルバイパススイッチングトランジスタは、オフのときにグローバルオフ容量を与え、
前記減衰経路の前記第１スイッチ及び第２スイッチはそれぞれが、前記グローバルバイパススイッチングトランジスタがオンのときにオフにされ、前記グローバルバイパススイッチングトランジスタがオフのときにオンにされるように構成され、
前記無線周波数減衰器回路はさらに、前記第１ノードと前記第２ノードとの間に実装されたグローバル位相補償回路であって、前記グローバルオフ容量を補償するべく構成されたグローバル位相補償回路を含み、
各減衰ブロックが、
対応する前記抵抗と、
前記抵抗の一端とグランドとの間に実装された第１シャント経路と、
前記抵抗の他端と前記グランドとの間に実装された第２シャント経路と
を有するπ型減衰器として構成され、
前記第１シャント経路及び第２シャント経路はそれぞれがシャント抵抗を有し、
前記ローカル位相補償回路は、
前記第１シャント経路のシャント抵抗に電気的に並列されるように配列された第１ローカル補償容量と、
前記第２シャント経路のシャント抵抗に電気的に並列されるように配列された第２ローカル補償容量と
を含み、
前記グローバル位相補償回路は、前記入力ノードと前記出力ノードとの間に直列に配列された第１グローバル補償抵抗及び第２グローバル補償抵抗を含み、
前記グローバル位相補償回路はさらに、グランドと前記第１グローバル補償抵抗及び第２グローバル補償抵抗間のノードとの間に実装されたグローバル補償容量を含む、無線デバイス。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、電子アプリケーション用の減衰器に関する。
【0002】
関連出願の相互参照
本願は、２０１６年８月３０日に出願された「位相シフト回路及び利得補償回路を有す
る減衰器」との名称の米国仮出願第６２／３８１，３６７号の優先権を主張する。その開
示は、参照によりその対応する全体がここに明示的に組み入れられる。
本願は、２０１６年８月３０日に出願された「位相シフト回路及び利得補償回路を有す
る減衰器」との名称の米国仮出願第６２／３８１，３６７号の優先権を主張する。その開
示は、参照によりその対応する全体がここに明示的に組み入れられる。
【背景技術】
【0003】
無線周波数（ＲＦ）アプリケーションのような電子アプリケーションにおいて、信号を
増幅し又は減衰させることが望まれることがある。例えば、送信予定の信号を電力増幅器
により増幅することができ、受信した信号を低雑音増幅器により増幅することができる。
他例において、一つ以上の減衰器を、前述した送信経路及び受信経路のいずれか一方又は
その双方に沿って、それぞれの信号を減衰させる必要又は所望に応じて実装することがで
きる。
増幅し又は減衰させることが望まれることがある。例えば、送信予定の信号を電力増幅器
により増幅することができ、受信した信号を低雑音増幅器により増幅することができる。
他例において、一つ以上の減衰器を、前述した送信経路及び受信経路のいずれか一方又は
その双方に沿って、それぞれの信号を減衰させる必要又は所望に応じて実装することがで
きる。
【先行技術文献】
【特許文献】
【0004】
【文献】米国特許出願公開第２０１６／０１３４２５９（Ａ１）号明細書
【文献】米国特許出願公開第２０１５／０３２６２０５（Ａ１）号明細書
【発明の概要】
【0005】
一定数の実装によれば、本開示は、入力ノードと出力ノードとの間に直列に配列された
一つ以上の減衰ブロックを含む無線周波数（ＲＦ）減衰器回路に関する。各減衰ブロック
はローカルバイパス経路を含む。ＲＦ減衰器回路はさらに、入力ノードと出力ノードとの
間に実装されたグローバルバイパス経路を含む。ＲＦ減衰器回路はさらに、グローバルバ
イパス経路及び一つ以上のローカルバイパス経路の少なくとも一つに関連付けられるオフ
容量効果を補償するべく構成された位相補償回路を含む。
一つ以上の減衰ブロックを含む無線周波数（ＲＦ）減衰器回路に関する。各減衰ブロック
はローカルバイパス経路を含む。ＲＦ減衰器回路はさらに、入力ノードと出力ノードとの
間に実装されたグローバルバイパス経路を含む。ＲＦ減衰器回路はさらに、グローバルバ
イパス経路及び一つ以上のローカルバイパス経路の少なくとも一つに関連付けられるオフ
容量効果を補償するべく構成された位相補償回路を含む。
【0006】
いくつかの実施形態において、グローバルバイパス経路は、グローバルバイパスモード
にあるときにオンとなり、グローバル減衰モードにあるときにオフとなるべく構成された
グローバルバイパススイッチングトランジスタを含み得る。グローバルバイパススイッチ
ングトランジスタは、グローバル減衰モードにあるときにグローバルオフ容量を与える。
位相補償回路は、無線周波数減衰器回路がグローバル減衰モードにあるときにグローバル
オフ容量を補償するべく構成されたグローバル位相補償回路を含み得る。
にあるときにオンとなり、グローバル減衰モードにあるときにオフとなるべく構成された
グローバルバイパススイッチングトランジスタを含み得る。グローバルバイパススイッチ
ングトランジスタは、グローバル減衰モードにあるときにグローバルオフ容量を与える。
位相補償回路は、無線周波数減衰器回路がグローバル減衰モードにあるときにグローバル
オフ容量を補償するべく構成されたグローバル位相補償回路を含み得る。
【0007】
いくつかの実施形態において、グローバル位相補償回路は、入力ノードと出力ノードと
の間に直列に配列された第１グローバル補償抵抗及び第２グローバル補償抵抗と、グラン
ドと第１グローバル補償抵抗及び第２グローバル補償抵抗間のノードとの間に実装された
グローバル補償容量を含み得る。グローバルバイパススイッチングトランジスタのグロー
バルオフ容量は位相進み変化をもたらし得るので、グローバル位相補償回路は、当該位相
進み変化を補償するべく位相遅れ変化を与えるように構成される。第１グローバル補償抵
抗及び第２グローバル補償抵抗は、実質的に同じ値を有してよい。位相進み変化は
として計算される量だけとなり、位相遅れ変化は
として計算される量だけとなり得る。ここで、ωは２π倍の周波数であり、ＲＬは負荷イ
ンピーダンスであり、ＲＧ１は第１グローバル補償抵抗であり、ＣＧはグローバル補償容
量である。第１グローバル補償抵抗及びグローバル補償容量の値は、位相遅れ変化の大き
さが位相進み変化の大きさと実質的に同じになるように選択することができる。グローバ
ル補償容量の値は、減衰器回路のグローバル利得が、選択された周波数範囲にわたって近
似的に平坦となるように選択することができる。
の間に直列に配列された第１グローバル補償抵抗及び第２グローバル補償抵抗と、グラン
ドと第１グローバル補償抵抗及び第２グローバル補償抵抗間のノードとの間に実装された
グローバル補償容量を含み得る。グローバルバイパススイッチングトランジスタのグロー
バルオフ容量は位相進み変化をもたらし得るので、グローバル位相補償回路は、当該位相
進み変化を補償するべく位相遅れ変化を与えるように構成される。第１グローバル補償抵
抗及び第２グローバル補償抵抗は、実質的に同じ値を有してよい。位相進み変化は
【数1】
【数2】
ンピーダンスであり、ＲＧ１は第１グローバル補償抵抗であり、ＣＧはグローバル補償容
量である。第１グローバル補償抵抗及びグローバル補償容量の値は、位相遅れ変化の大き
さが位相進み変化の大きさと実質的に同じになるように選択することができる。グローバ
ル補償容量の値は、減衰器回路のグローバル利得が、選択された周波数範囲にわたって近
似的に平坦となるように選択することができる。
【0008】
いくつかの実施形態において、グローバル補償容量は、グローバルバイパススイッチン
グトランジスタと実質的に同じく、一つ以上のプロセスばらつきにより影響を受けるよう
に構成され得る。グローバル補償容量は、トランジスタ系デバイスとして構成することが
できる。グローバル補償容量のトランジスタ系デバイスとグローバルバイパススイッチン
グトランジスタとはそれぞれが、ＭＯＳＦＥＴデバイスとして実装可能である。
グトランジスタと実質的に同じく、一つ以上のプロセスばらつきにより影響を受けるよう
に構成され得る。グローバル補償容量は、トランジスタ系デバイスとして構成することが
できる。グローバル補償容量のトランジスタ系デバイスとグローバルバイパススイッチン
グトランジスタとはそれぞれが、ＭＯＳＦＥＴデバイスとして実装可能である。
【0009】
いくつかの実施形態において、ローカルバイパス経路は、ローカルバイパスモードにあ
るときにオンとなり、ローカル減衰モードにあるときにオフとなるべく構成されたローカ
ルバイパススイッチングトランジスタを含み得る。ローカルバイパススイッチングトラン
ジスタは、ローカル減衰モードにあるときにローカルオフ容量を与える。位相補償回路は
、無線周波数減衰器回路がローカル減衰モードにあるときにローカルオフ容量を補償する
べく構成されたローカル位相補償回路を含み得る。
るときにオンとなり、ローカル減衰モードにあるときにオフとなるべく構成されたローカ
ルバイパススイッチングトランジスタを含み得る。ローカルバイパススイッチングトラン
ジスタは、ローカル減衰モードにあるときにローカルオフ容量を与える。位相補償回路は
、無線周波数減衰器回路がローカル減衰モードにあるときにローカルオフ容量を補償する
べく構成されたローカル位相補償回路を含み得る。
【0010】
いくつかの実施形態において、減衰ブロックは、ローカル抵抗と、当該ローカル抵抗の
一端とグランドとの間に実装された第１シャント経路と、当該ローカル抵抗の当該端とグ
ランドとの間に実装された第２シャント経路とを有するπ型減衰器として構成することが
できる。第１シャント経路及び第２シャント経路はそれぞれがシャント抵抗を含む。ロー
カル位相補償回路は、第１シャント抵抗に電気的に並列されるように配列された第１ロー
カル補償容量と、第２シャント抵抗に電気的に並列されるように配列された第２ローカル
補償容量とを含み得る。
一端とグランドとの間に実装された第１シャント経路と、当該ローカル抵抗の当該端とグ
ランドとの間に実装された第２シャント経路とを有するπ型減衰器として構成することが
できる。第１シャント経路及び第２シャント経路はそれぞれがシャント抵抗を含む。ロー
カル位相補償回路は、第１シャント抵抗に電気的に並列されるように配列された第１ロー
カル補償容量と、第２シャント抵抗に電気的に並列されるように配列された第２ローカル
補償容量とを含み得る。
【0011】
いくつかの実施形態において、ローカルバイパススイッチングトランジスタのローカル
オフ容量は、位相進み変化をもたらし得るので、ローカル位相補償回路は、当該位相進み
変化を補償する位相遅れ変化を与えるべく構成され得る。第１シャント抵抗及び第２シャ
ント抵抗が実質的に同じ値を有し、第１ローカル補償容量及び第２ローカル補償容量が実
質的に同じ値を有し得る。位相進み変化は
として計算される量だけとなり、位相遅れ変化は
として計算される量だけとなり得る。ここで、ωは２π倍の周波数であり、ＲＬは負荷イ
ンピーダンスであり、Ｒ１はローカル抵抗であり、ＣＣは第１ローカル補償容量であり、
Ｒ２’は、第１シャント抵抗と負荷インピーダンスとの並列配列体の等価抵抗である。第
１ローカル補償容量の値は、位相遅れ変化の大きさが位相進み変化の大きさと実質的に同
じになるように選択することができる。ローカル補償容量の値は、減衰ブロックのローカ
ル利得が、選択された周波数範囲にわたって近似的に平坦となるように選択することがで
きる。
オフ容量は、位相進み変化をもたらし得るので、ローカル位相補償回路は、当該位相進み
変化を補償する位相遅れ変化を与えるべく構成され得る。第１シャント抵抗及び第２シャ
ント抵抗が実質的に同じ値を有し、第１ローカル補償容量及び第２ローカル補償容量が実
質的に同じ値を有し得る。位相進み変化は
【数3】
【数4】
ンピーダンスであり、Ｒ１はローカル抵抗であり、ＣＣは第１ローカル補償容量であり、
Ｒ２’は、第１シャント抵抗と負荷インピーダンスとの並列配列体の等価抵抗である。第
１ローカル補償容量の値は、位相遅れ変化の大きさが位相進み変化の大きさと実質的に同
じになるように選択することができる。ローカル補償容量の値は、減衰ブロックのローカ
ル利得が、選択された周波数範囲にわたって近似的に平坦となるように選択することがで
きる。
【0012】
いくつかの実施形態において、第１ローカル補償容量及び第２ローカル補償容量はそれ
ぞれが、ローカルバイパススイッチングトランジスタと実質的に同じく、一つ以上のプロ
セスばらつきにより影響を受けるように構成され得る。第１ローカル補償容量及び第２ロ
ーカル補償容量はそれぞれが、トランジスタ系デバイスとして構成され得る。第１ローカ
ル補償容量及び第２ローカル補償容量のトランジスタ系デバイスと、ローカルバイパスス
イッチングトランジスタとはそれぞれが、ＭＯＳＦＥＴデバイスとして実装され得る。
ぞれが、ローカルバイパススイッチングトランジスタと実質的に同じく、一つ以上のプロ
セスばらつきにより影響を受けるように構成され得る。第１ローカル補償容量及び第２ロ
ーカル補償容量はそれぞれが、トランジスタ系デバイスとして構成され得る。第１ローカ
ル補償容量及び第２ローカル補償容量のトランジスタ系デバイスと、ローカルバイパスス
イッチングトランジスタとはそれぞれが、ＭＯＳＦＥＴデバイスとして実装され得る。
【0013】
いくつかの実施形態において、一つ以上減衰ブロックは、２進重み付け減衰値を有する
複数の減衰ブロックを含み得る。
複数の減衰ブロックを含み得る。
【0014】
いくつかの教示において、本開示は、無線周波数回路を有する半導体ダイに関する。半
導体ダイは、半導体基板と、当該半導体基板に実装された減衰器回路とを含む。減衰器回
路は、入力ノードと出力ノードとの間に直列に配列された一つ以上の減衰ブロックを含む
。各減衰ブロックはローカルバイパス経路を含む。減衰器回路はさらに、入力ノードと出
力ノードとの間に実装されたグローバルバイパス経路を含む。減衰器回路はさらに、グロ
ーバルバイパス経路及び一つ以上のローカルバイパス経路の少なくとも一つに関連付けら
れるオフ容量効果を補償するべく構成された位相補償回路を含む。
導体ダイは、半導体基板と、当該半導体基板に実装された減衰器回路とを含む。減衰器回
路は、入力ノードと出力ノードとの間に直列に配列された一つ以上の減衰ブロックを含む
。各減衰ブロックはローカルバイパス経路を含む。減衰器回路はさらに、入力ノードと出
力ノードとの間に実装されたグローバルバイパス経路を含む。減衰器回路はさらに、グロ
ーバルバイパス経路及び一つ以上のローカルバイパス経路の少なくとも一つに関連付けら
れるオフ容量効果を補償するべく構成された位相補償回路を含む。
【0015】
一定数の実装において、本開示は、複数のコンポーネントを受容するべく構成されたパ
ッケージ基板と、当該パッケージ基板に実装された無線周波数減衰器回路とを含む無線周
波数モジュールに関する。減衰器回路は、入力ノードと出力ノードとの間に直列に配列さ
れた一つ以上の減衰ブロックを含む。各減衰ブロックはローカルバイパス経路を含む。減
衰器回路はさらに、入力ノードと出力ノードとの間に実装されたグローバルバイパス経路
を含む。減衰器回路はさらに、グローバルバイパス経路及び一つ以上のローカルバイパス
経路の少なくとも一つに関連付けられるオフ容量効果を補償するべく構成された位相補償
回路を含む。
ッケージ基板と、当該パッケージ基板に実装された無線周波数減衰器回路とを含む無線周
波数モジュールに関する。減衰器回路は、入力ノードと出力ノードとの間に直列に配列さ
れた一つ以上の減衰ブロックを含む。各減衰ブロックはローカルバイパス経路を含む。減
衰器回路はさらに、入力ノードと出力ノードとの間に実装されたグローバルバイパス経路
を含む。減衰器回路はさらに、グローバルバイパス経路及び一つ以上のローカルバイパス
経路の少なくとも一つに関連付けられるオフ容量効果を補償するべく構成された位相補償
回路を含む。
【0016】
いくつかの実施形態において、無線周波数減衰器回路の一部又はすべてを半導体ダイに
実装してよい。いくつかの実施形態において、無線周波数減衰器回路の実質的にすべてを
半導体ダイに実装してよい。
実装してよい。いくつかの実施形態において、無線周波数減衰器回路の実質的にすべてを
半導体ダイに実装してよい。
【0017】
いくつかの実施形態において、無線周波数モジュールは、受信した無線周波数信号を処
理するべく構成することができる。無線周波数モジュールは、ダイバーシティ受信モジュ
ールとしてよい。
理するべく構成することができる。無線周波数モジュールは、ダイバーシティ受信モジュ
ールとしてよい。
【0018】
いくつかの実施形態において、無線周波数モジュールはさらに、無線周波数減衰器回路
と通信して当該無線周波数減衰器回路の動作のために制御信号を与えるべく構成された制
御器を含み得る。制御器は、例えば、モバイル産業用プロセッサインタフェイス制御信号
を与えるべく構成することができる。
と通信して当該無線周波数減衰器回路の動作のために制御信号を与えるべく構成された制
御器を含み得る。制御器は、例えば、モバイル産業用プロセッサインタフェイス制御信号
を与えるべく構成することができる。
【0019】
いくつかの実装によれば、本開示は、無線周波数信号を受信するべく構成されたアンテ
ナと、当該アンテナと通信する送受信器と、当該アンテナと当該送受信器との間の信号経
路とを含む無線デバイスに関する。無線デバイスはさらに、信号経路に沿って実装された
無線周波数減衰器回路を含む。減衰器回路は、入力ノードと出力ノードとの間に直列に配
列された一つ以上の減衰ブロックを含む。各減衰ブロックはローカルバイパス経路を含む
。減衰器回路はさらに、入力ノードと出力ノードとの間に実装されたグローバルバイパス
経路を含む。減衰器回路はさらに、グローバルバイパス経路及び一つ以上のローカルバイ
パス経路の少なくとも一つに関連付けられるオフ容量効果を補償するべく構成された位相
補償回路を含む。
ナと、当該アンテナと通信する送受信器と、当該アンテナと当該送受信器との間の信号経
路とを含む無線デバイスに関する。無線デバイスはさらに、信号経路に沿って実装された
無線周波数減衰器回路を含む。減衰器回路は、入力ノードと出力ノードとの間に直列に配
列された一つ以上の減衰ブロックを含む。各減衰ブロックはローカルバイパス経路を含む
。減衰器回路はさらに、入力ノードと出力ノードとの間に実装されたグローバルバイパス
経路を含む。減衰器回路はさらに、グローバルバイパス経路及び一つ以上のローカルバイ
パス経路の少なくとも一つに関連付けられるオフ容量効果を補償するべく構成された位相
補償回路を含む。
【0020】
いくつかの実施形態において、無線デバイスはさらに、無線周波数減衰器回路と通信し
て当該無線周波数減衰器回路の動作のために制御信号を与えるべく構成された制御器を含
み得る。制御器は、例えば、モバイル産業用プロセッサインタフェイス制御信号を与える
べく構成することができる。
て当該無線周波数減衰器回路の動作のために制御信号を与えるべく構成された制御器を含
み得る。制御器は、例えば、モバイル産業用プロセッサインタフェイス制御信号を与える
べく構成することができる。
【0021】
いくつかの実装において、本開示は、入力ノードと出力ノードとの間に直列に配列され
た一つ以上のローカル減衰ブロックを含む信号減衰器回路に関する。各減衰ブロックはロ
ーカルバイパス経路を含む。信号減衰回路はさらに、入力ノードと出力ノードとの間に実
装されたグローバルバイパス経路を含む。信号減衰回路はさらに、グローバルバイパス経
路に関連付けられるオフ容量効果を補償するべく構成されたグローバル位相補償回路を含
む。
た一つ以上のローカル減衰ブロックを含む信号減衰器回路に関する。各減衰ブロックはロ
ーカルバイパス経路を含む。信号減衰回路はさらに、入力ノードと出力ノードとの間に実
装されたグローバルバイパス経路を含む。信号減衰回路はさらに、グローバルバイパス経
路に関連付けられるオフ容量効果を補償するべく構成されたグローバル位相補償回路を含
む。
【0022】
いくつかの実装において、本開示は、入力ノードと出力ノードとの間に直列に配列され
た一つ以上のローカル減衰ブロックを含む信号減衰器回路に関する。各減衰ブロックはロ
ーカルバイパス経路を含む。信号減衰器回路はさらに、入力ノードと出力ノードとの間に
実装されたグローバルバイパス経路を含む。信号減衰器回路はさらに、一つ以上のローカ
ル減衰ブロックの少なくとも一つに関連付けられるローカル位相補償回路を含む。ローカ
ル位相補償回路は、それぞれのローカルバイパス経路に関連付けられるオフ容量効果を補
償するべく構成される。
た一つ以上のローカル減衰ブロックを含む信号減衰器回路に関する。各減衰ブロックはロ
ーカルバイパス経路を含む。信号減衰器回路はさらに、入力ノードと出力ノードとの間に
実装されたグローバルバイパス経路を含む。信号減衰器回路はさらに、一つ以上のローカ
ル減衰ブロックの少なくとも一つに関連付けられるローカル位相補償回路を含む。ローカ
ル位相補償回路は、それぞれのローカルバイパス経路に関連付けられるオフ容量効果を補
償するべく構成される。
【0023】
いくつかの実装によれば、本開示は、入力ノードと出力ノードとの間に直列に配列され
た一つ以上のローカル減衰ブロックを含む信号減衰器回路に関する。各減衰ブロックはロ
ーカルバイパス経路を含む。信号減衰器回路はさらに、入力ノードと出力ノードとの間に
実装されたグローバルバイパス経路を含む。信号減衰器回路はさらに、グローバルバイパ
ス経路に関連付けられるオフ容量効果を補償するべく構成されたグローバル位相補償回路
を含む。信号減衰器回路はさらに、一つ以上のローカル減衰ブロックの少なくとも一つに
関連付けられるローカル位相補償回路を含む。ローカル位相補償回路は、それぞれのロー
カルバイパス経路に関連付けられるオフ容量効果を補償するべく構成される。
た一つ以上のローカル減衰ブロックを含む信号減衰器回路に関する。各減衰ブロックはロ
ーカルバイパス経路を含む。信号減衰器回路はさらに、入力ノードと出力ノードとの間に
実装されたグローバルバイパス経路を含む。信号減衰器回路はさらに、グローバルバイパ
ス経路に関連付けられるオフ容量効果を補償するべく構成されたグローバル位相補償回路
を含む。信号減衰器回路はさらに、一つ以上のローカル減衰ブロックの少なくとも一つに
関連付けられるローカル位相補償回路を含む。ローカル位相補償回路は、それぞれのロー
カルバイパス経路に関連付けられるオフ容量効果を補償するべく構成される。
【0024】
一定数の実装によれば、本開示は、半導体基板と、当該半導体基板に実装された信号減
衰器回路とを含む半導体ダイに関する。信号減衰器回路は、入力ノードと出力ノードとの
間に直列に配列された一つ以上の減衰ブロックを含む。各減衰ブロックはローカルバイパ
ス経路を含む。信号減衰器回路はさらに、入力ノードと出力ノードとの間に実装されたグ
ローバルバイパス経路を含む。信号減衰器はさらに、グローバルバイパス経路に関連付け
られるオフ容量効果を補償するべく構成されたグローバル位相補償回路を含む。
衰器回路とを含む半導体ダイに関する。信号減衰器回路は、入力ノードと出力ノードとの
間に直列に配列された一つ以上の減衰ブロックを含む。各減衰ブロックはローカルバイパ
ス経路を含む。信号減衰器回路はさらに、入力ノードと出力ノードとの間に実装されたグ
ローバルバイパス経路を含む。信号減衰器はさらに、グローバルバイパス経路に関連付け
られるオフ容量効果を補償するべく構成されたグローバル位相補償回路を含む。
【0025】
一定数の実装によれば、本開示は、半導体基板と、当該半導体基板に実装された信号減
衰器回路とを含む半導体ダイに関する。信号減衰器回路は、入力ノードと出力ノードとの
間に直列に配列された一つ以上の減衰ブロックを含む。各減衰ブロックはローカルバイパ
ス経路を含む。信号減衰器回路はさらに、入力ノードと出力ノードとの間に実装されたグ
ローバルバイパス経路を含む。信号減衰器回路はさらに、一つ以上のローカル減衰ブロッ
クの少なくとも一つに関連付けられるローカル位相補償回路を含む。ローカル位相補償回
路は、それぞれのローカルバイパス経路に関連付けられるオフ容量効果を補償するべく構
成される。
衰器回路とを含む半導体ダイに関する。信号減衰器回路は、入力ノードと出力ノードとの
間に直列に配列された一つ以上の減衰ブロックを含む。各減衰ブロックはローカルバイパ
ス経路を含む。信号減衰器回路はさらに、入力ノードと出力ノードとの間に実装されたグ
ローバルバイパス経路を含む。信号減衰器回路はさらに、一つ以上のローカル減衰ブロッ
クの少なくとも一つに関連付けられるローカル位相補償回路を含む。ローカル位相補償回
路は、それぞれのローカルバイパス経路に関連付けられるオフ容量効果を補償するべく構
成される。
【0026】
一定数の実装によれば、本開示は、半導体基板と、当該半導体基板に実装された信号減
衰器回路とを含む半導体ダイに関する。信号減衰器回路は、入力ノードと出力ノードとの
間に直列に配列された一つ以上の減衰ブロックを含む。各減衰ブロックはローカルバイパ
ス経路を含む。信号減衰器回路はさらに、入力ノードと出力ノードとの間に実装されたグ
ローバルバイパス経路と、当該グローバルバイパス経路に関連付けられるオフ容量効果を
補償するべく構成されたグローバル位相補償回路とを含む。信号減衰器回路はさらに、一
つ以上のローカル減衰ブロックの少なくとも一つに関連付けられるローカル位相補償回路
を含む。ローカル位相補償回路は、それぞれのローカルバイパス経路に関連付けられるオ
フ容量効果を補償するべく構成される。
衰器回路とを含む半導体ダイに関する。信号減衰器回路は、入力ノードと出力ノードとの
間に直列に配列された一つ以上の減衰ブロックを含む。各減衰ブロックはローカルバイパ
ス経路を含む。信号減衰器回路はさらに、入力ノードと出力ノードとの間に実装されたグ
ローバルバイパス経路と、当該グローバルバイパス経路に関連付けられるオフ容量効果を
補償するべく構成されたグローバル位相補償回路とを含む。信号減衰器回路はさらに、一
つ以上のローカル減衰ブロックの少なくとも一つに関連付けられるローカル位相補償回路
を含む。ローカル位相補償回路は、それぞれのローカルバイパス経路に関連付けられるオ
フ容量効果を補償するべく構成される。
【0027】
いくつかの実装において、本開示は、複数のコンポーネントを受容するべく構成された
パッケージ基板と、当該パッケージ基板に実装された信号減衰器回路とを含む無線周波数
モジュールに関する。信号減衰器回路は、入力ノードと出力ノードとの間に直列に配列さ
れた一つ以上の減衰ブロックを含む。各減衰ブロックはローカルバイパス経路を含む。信
号減衰器回路はさらに、入力ノードと出力ノードとの間に実装されたグローバルバイパス
経路を含む。信号減衰器はさらに、グローバルバイパス経路に関連付けられるオフ容量効
果を補償するべく構成されたグローバル位相補償回路を含む。
パッケージ基板と、当該パッケージ基板に実装された信号減衰器回路とを含む無線周波数
モジュールに関する。信号減衰器回路は、入力ノードと出力ノードとの間に直列に配列さ
れた一つ以上の減衰ブロックを含む。各減衰ブロックはローカルバイパス経路を含む。信
号減衰器回路はさらに、入力ノードと出力ノードとの間に実装されたグローバルバイパス
経路を含む。信号減衰器はさらに、グローバルバイパス経路に関連付けられるオフ容量効
果を補償するべく構成されたグローバル位相補償回路を含む。
【0028】
いくつかの実装において、本開示は、複数のコンポーネントを受容するべく構成された
パッケージ基板と、当該パッケージ基板に実装された信号減衰器回路とを含む無線周波数
モジュールに関する。信号減衰器回路は、入力ノードと出力ノードとの間に直列に配列さ
れた一つ以上の減衰ブロックを含む。各減衰ブロックはローカルバイパス経路を含む。信
号減衰器回路はさらに、入力ノードと出力ノードとの間に実装されたグローバルバイパス
経路を含む。信号減衰器回路はさらに、一つ以上のローカル減衰ブロックの少なくとも一
つに関連付けられるローカル位相補償回路を含む。ローカル位相補償回路は、それぞれの
ローカルバイパス経路に関連付けられるオフ容量効果を補償するべく構成される。
パッケージ基板と、当該パッケージ基板に実装された信号減衰器回路とを含む無線周波数
モジュールに関する。信号減衰器回路は、入力ノードと出力ノードとの間に直列に配列さ
れた一つ以上の減衰ブロックを含む。各減衰ブロックはローカルバイパス経路を含む。信
号減衰器回路はさらに、入力ノードと出力ノードとの間に実装されたグローバルバイパス
経路を含む。信号減衰器回路はさらに、一つ以上のローカル減衰ブロックの少なくとも一
つに関連付けられるローカル位相補償回路を含む。ローカル位相補償回路は、それぞれの
ローカルバイパス経路に関連付けられるオフ容量効果を補償するべく構成される。
【0029】
いくつかの実装において、本開示は、複数のコンポーネントを受容するべく構成された
パッケージ基板と、当該パッケージ基板に実装された信号減衰器回路とを含む無線周波数
モジュールに関する。信号減衰器回路は、入力ノードと出力ノードとの間に直列に配列さ
れた一つ以上の減衰ブロックを含む。各減衰ブロックはローカルバイパス経路を含む。信
号減衰器回路はさらに、入力ノードと出力ノードとの間に実装されたグローバルバイパス
経路と、当該グローバルバイパス経路に関連付けられるオフ容量効果を補償するべく構成
されたグローバル位相補償回路とを含む。信号減衰器回路はさらに、一つ以上のローカル
減衰ブロックの少なくとも一つに関連付けられるローカル位相補償回路を含む。ローカル
位相補償回路は、それぞれのローカルバイパス経路に関連付けられるオフ容量効果を補償
するべく構成される。
パッケージ基板と、当該パッケージ基板に実装された信号減衰器回路とを含む無線周波数
モジュールに関する。信号減衰器回路は、入力ノードと出力ノードとの間に直列に配列さ
れた一つ以上の減衰ブロックを含む。各減衰ブロックはローカルバイパス経路を含む。信
号減衰器回路はさらに、入力ノードと出力ノードとの間に実装されたグローバルバイパス
経路と、当該グローバルバイパス経路に関連付けられるオフ容量効果を補償するべく構成
されたグローバル位相補償回路とを含む。信号減衰器回路はさらに、一つ以上のローカル
減衰ブロックの少なくとも一つに関連付けられるローカル位相補償回路を含む。ローカル
位相補償回路は、それぞれのローカルバイパス経路に関連付けられるオフ容量効果を補償
するべく構成される。
【0030】
いくつかの実装において、本開示は、無線周波数信号を受信するべく構成されたアンテ
ナと、当該アンテナと通信する送受信器と、当該アンテナと当該送受信器との間の信号経
路とを含む無線デバイスに関する。無線デバイスはさらに、信号経路に沿って実装された
信号減衰器回路を含む。信号減衰器回路は、入力ノードと出力ノードとの間に直列に配列
された一つ以上の減衰ブロックを含む。各減衰ブロックはローカルバイパス経路を含む。
信号減衰器回路はさらに、入力ノードと出力ノードとの間に実装されたグローバルバイパ
ス経路を含む。信号減衰器はさらに、グローバルバイパス経路に関連付けられるオフ容量
効果を補償するべく構成されたグローバル位相補償回路を含む。
ナと、当該アンテナと通信する送受信器と、当該アンテナと当該送受信器との間の信号経
路とを含む無線デバイスに関する。無線デバイスはさらに、信号経路に沿って実装された
信号減衰器回路を含む。信号減衰器回路は、入力ノードと出力ノードとの間に直列に配列
された一つ以上の減衰ブロックを含む。各減衰ブロックはローカルバイパス経路を含む。
信号減衰器回路はさらに、入力ノードと出力ノードとの間に実装されたグローバルバイパ
ス経路を含む。信号減衰器はさらに、グローバルバイパス経路に関連付けられるオフ容量
効果を補償するべく構成されたグローバル位相補償回路を含む。
【0031】
いくつかの実装において、本開示は、無線周波数信号を受信するべく構成されたアンテ
ナと、当該アンテナと通信する送受信器と、当該アンテナと当該送受信器との間の信号経
路とを含む無線デバイスに関する。無線デバイスはさらに、信号経路に沿って実装された
信号減衰器回路を含む。信号減衰器回路は、入力ノードと出力ノードとの間に直列に配列
された一つ以上の減衰ブロックを含む。各減衰ブロックはローカルバイパス経路を含む。
信号減衰器回路はさらに、入力ノードと出力ノードとの間に実装されたグローバルバイパ
ス経路を含む。信号減衰器回路はさらに、一つ以上のローカル減衰ブロックの少なくとも
一つに関連付けられるローカル位相補償回路を含む。ローカル位相補償回路は、それぞれ
のローカルバイパス経路に関連付けられるオフ容量効果を補償するべく構成される。
ナと、当該アンテナと通信する送受信器と、当該アンテナと当該送受信器との間の信号経
路とを含む無線デバイスに関する。無線デバイスはさらに、信号経路に沿って実装された
信号減衰器回路を含む。信号減衰器回路は、入力ノードと出力ノードとの間に直列に配列
された一つ以上の減衰ブロックを含む。各減衰ブロックはローカルバイパス経路を含む。
信号減衰器回路はさらに、入力ノードと出力ノードとの間に実装されたグローバルバイパ
ス経路を含む。信号減衰器回路はさらに、一つ以上のローカル減衰ブロックの少なくとも
一つに関連付けられるローカル位相補償回路を含む。ローカル位相補償回路は、それぞれ
のローカルバイパス経路に関連付けられるオフ容量効果を補償するべく構成される。
【0032】
いくつかの実装において、本開示は、無線周波数信号を受信するべく構成されたアンテ
ナと、当該アンテナと通信する送受信器と、当該アンテナと当該送受信器との間の信号経
路とを含む無線デバイスに関する。無線デバイスはさらに、信号経路に沿って実装された
信号減衰器回路を含む。信号減衰器回路は、入力ノードと出力ノードとの間に直列に配列
された一つ以上の減衰ブロックを含む。各減衰ブロックはローカルバイパス経路を含む。
信号減衰器回路はさらに、入力ノードと出力ノードとの間に実装されたグローバルバイパ
ス経路と、当該グローバルバイパス経路に関連付けられるオフ容量効果を補償するべく構
成されたグローバル位相補償回路とを含む。信号減衰器回路はさらに、一つ以上のローカ
ル減衰ブロックの少なくとも一つに関連付けられるローカル位相補償回路を含む。ローカ
ル位相補償回路は、それぞれのローカルバイパス経路に関連付けられるオフ容量効果を補
償するべく構成される。
ナと、当該アンテナと通信する送受信器と、当該アンテナと当該送受信器との間の信号経
路とを含む無線デバイスに関する。無線デバイスはさらに、信号経路に沿って実装された
信号減衰器回路を含む。信号減衰器回路は、入力ノードと出力ノードとの間に直列に配列
された一つ以上の減衰ブロックを含む。各減衰ブロックはローカルバイパス経路を含む。
信号減衰器回路はさらに、入力ノードと出力ノードとの間に実装されたグローバルバイパ
ス経路と、当該グローバルバイパス経路に関連付けられるオフ容量効果を補償するべく構
成されたグローバル位相補償回路とを含む。信号減衰器回路はさらに、一つ以上のローカ
ル減衰ブロックの少なくとも一つに関連付けられるローカル位相補償回路を含む。ローカ
ル位相補償回路は、それぞれのローカルバイパス経路に関連付けられるオフ容量効果を補
償するべく構成される。
【0033】
本開示をまとめる目的で、本発明の所定の態様、利点、及び新規な特徴がここに記載さ
れてきた。理解すべきことだが、かかる利点のすべてが必ずしも、本発明の任意の特定実
施形態によって達成できるわけではない。すなわち、本発明は、ここに教示される一つの
利点又は複数の利点の群を、ここに教示され又は示唆され得る他の利点を達成する必要な
しに、達成又は最適化する態様で具体化し又は実行することができる。
れてきた。理解すべきことだが、かかる利点のすべてが必ずしも、本発明の任意の特定実
施形態によって達成できるわけではない。すなわち、本発明は、ここに教示される一つの
利点又は複数の利点の群を、ここに教示され又は示唆され得る他の利点を達成する必要な
しに、達成又は最適化する態様で具体化し又は実行することができる。
【図面の簡単な説明】
【0034】
【図1】入力ノードにおいて信号を受信して出力ノードにおいて減衰された信号を生成するべく構成された減衰器回路を描く。
【図2】バイパス経路、グローバル位相補償回路及びローカル位相補償回路を有する減衰回路のブロック図を示す。
【図9】プロセスばらつきがどのようにして減衰器回路における位相変化に影響を与えるのか、及びかかる位相変化がどのようにして補償され得るのか、の一例を示す。
【図13】いくつかの実施形態において、グローバルバイパススイッチトランジスタが、幅及び長さの寸法を有し、所与の長さに対しては、グローバルバイパススイッチトランジスタ（ＯＮの場合）における挿入損失が、数量幅が増加するにつれて一般に減少することを示す。
【図14】減衰回路の不整合レベルが、グローバルバイパススイッチトランジスタのサイズが増加するにつれて所定の均一レベルから有意に変化し得ることを示す。
【図15】トランジスタのサイズが増加するにつれて、減衰レベルが、望ましいレベルから減少するプロットを示す。
【図16】いくつかの実施形態において、トランジスタのサイズが増加するにつれて、減衰レベルが、高い周波数に対しては、望ましいレベルから早期に減少し得ることを示す。
【図17】図１７Ａは、ローカル補償容量を含むローカル補償経路を示す。図１７Ｂは、いくつかの実施形態において、図１７Ａの容量が、望ましい容量値を与えるべく構成されたトランジスタデバイスとして実装され得ることを示す。
【図18】いくつかの実施形態において、ここに記載される一つ以上の特徴を有する減衰回路が、制御器によって制御され得ることを示す。
【図19】いくつかの実施形態において、ここに記載される一つ以上の特徴を有する減衰回路の一部又はすべてが半導体ダイに実装され得ることを示す。
【図21】ここに記載される一つ以上の特徴を有する減衰回路の一部又はすべてがパッケージ状モジュールに実装され、かかるパッケージ状モジュールが複数の半導体ダイを含み得る他例を示す。
【図22】ここに記載される一つ以上の特徴を有する減衰器が、どのようにすれば無線周波数システムに実装可能となるかの非限定例を示す。
【図23】ここに記載される一つ以上の特徴を有する減衰器を含むダイバーシティ受信モジュールの一例を示す。
【図24】ここに記載される一つ以上の有利な特徴を有する無線デバイスの一例を描く。
【発明を実施するための形態】
【0035】
ここに与えられる見出しは、たとえあったとしても、便宜のみのためであって、必ずし
も請求項に係る発明の範囲又は意味に影響するわけではない。
も請求項に係る発明の範囲又は意味に影響するわけではない。
【0036】
ここに開示されるのは、例えば無線周波数（ＲＦ）アプリケーションにおいて利用可能
な減衰器に関する回路、デバイス及び方法の様々な例である。様々な例がＲＦアプリケー
ションの文脈でここに記載されるにもかかわらず、減衰器に関する回路、デバイス及び方
法が他の電子アプリケーションのためにも利用可能であることが理解される。
な減衰器に関する回路、デバイス及び方法の様々な例である。様々な例がＲＦアプリケー
ションの文脈でここに記載されるにもかかわらず、減衰器に関する回路、デバイス及び方
法が他の電子アプリケーションのためにも利用可能であることが理解される。
【0037】
図１は、入力ノード（ＩＮ）においてＲＦ信号を受信して出力ノード（ＯＵＴ）におい
て減衰されたＲＦ信号を生成するべく構成された減衰器回路１００を描く。かかる減衰器
回路は、位相シフト補償、利得補償、及び低損失バイパス能力のような所望の機能を与え
るべく、ここに記載される一つ以上の特徴を含み得る。ここに記載されるように、かかる
位相補償は、例えば、減衰ブロック及び／又は減衰器回路自体からもたらされる近似的に
ゼロの位相シフトを与えることができる。またもここに記載されるように、かかる利得補
償は、例えば、一定周波数範囲にわたり近似的に平坦な利得を与えることができる。
て減衰されたＲＦ信号を生成するべく構成された減衰器回路１００を描く。かかる減衰器
回路は、位相シフト補償、利得補償、及び低損失バイパス能力のような所望の機能を与え
るべく、ここに記載される一つ以上の特徴を含み得る。ここに記載されるように、かかる
位相補償は、例えば、減衰ブロック及び／又は減衰器回路自体からもたらされる近似的に
ゼロの位相シフトを与えることができる。またもここに記載されるように、かかる利得補
償は、例えば、一定周波数範囲にわたり近似的に平坦な利得を与えることができる。
【0038】
留意されることだが、入力信号が減衰器を通過するときの位相ばらつき及び利得勾配は
一般に望ましくない。このような効果は、通信リンクにおける性能劣化を引き起こし得る
からである。いくつかの実施形態において、図１の減衰回路１００は、位相ばらつき問題
に対処するべくグローバル補償スキーム及び／又はローカル補償スキームを含み得る。こ
こに記載されるように、かかる補償スキームは、かかる位相ばらつきのソースに対処する
べく構成することができる。またもここに記載されるように、かかる補償スキームはまた
、相対的に広い周波数範囲にわたる近似的に平坦な利得を与えることもできる。またもこ
こに記載されるように、かかる補償スキームはまた、いくつかの状況において（例えば減
衰経路が使用されていない場合）、信号減衰を最小限に維持するのに望ましい相対的に低
い損失を有するバイパス経路を与えることができる。
一般に望ましくない。このような効果は、通信リンクにおける性能劣化を引き起こし得る
からである。いくつかの実施形態において、図１の減衰回路１００は、位相ばらつき問題
に対処するべくグローバル補償スキーム及び／又はローカル補償スキームを含み得る。こ
こに記載されるように、かかる補償スキームは、かかる位相ばらつきのソースに対処する
べく構成することができる。またもここに記載されるように、かかる補償スキームはまた
、相対的に広い周波数範囲にわたる近似的に平坦な利得を与えることもできる。またもこ
こに記載されるように、かかる補償スキームはまた、いくつかの状況において（例えば減
衰経路が使用されていない場合）、信号減衰を最小限に維持するのに望ましい相対的に低
い損失を有するバイパス経路を与えることができる。
【0039】
記載の目的上、減衰回路はまた、減衰器アセンブリ又は単に減衰器とも称する。かかる
減衰回路、減衰器アセンブリ、減衰器等の記載は、一つ以上の減衰ブロック（ここではロ
ーカル減衰とも称する）、減衰回路全体（ここではグローバル減衰とも称する）、又はこ
れらの任意の組み合わせに当てはまる。
減衰回路、減衰器アセンブリ、減衰器等の記載は、一つ以上の減衰ブロック（ここではロ
ーカル減衰とも称する）、減衰回路全体（ここではグローバル減衰とも称する）、又はこ
れらの任意の組み合わせに当てはまる。
【0040】
図２は、入力ノード（ＩＮ）においてＲＦ信号を受信して出力ノード（ＯＵＴ）におい
て出力ＲＦ信号を与えるべく構成された減衰回路１００のブロック図を示す。かかる出力
ＲＦ信号は、一つ以上の減衰値だけ減衰され、又は減衰が望まれない場合は（例えばバイ
パス機能を介して）入力ＲＦ信号と実質的に同じとされ得る。かかる減衰値及びバイパス
機能をどのようにして実装することができるのかの複数例が、ここに詳述される。またも
ここに記載されるのは、位相補償をどのようにして、ローカル減衰レベル、グローバルレ
ベル、又はこれらの任意の組み合わせで実装することができるのかの複数例である。
て出力ＲＦ信号を与えるべく構成された減衰回路１００のブロック図を示す。かかる出力
ＲＦ信号は、一つ以上の減衰値だけ減衰され、又は減衰が望まれない場合は（例えばバイ
パス機能を介して）入力ＲＦ信号と実質的に同じとされ得る。かかる減衰値及びバイパス
機能をどのようにして実装することができるのかの複数例が、ここに詳述される。またも
ここに記載されるのは、位相補償をどのようにして、ローカル減衰レベル、グローバルレ
ベル、又はこれらの任意の組み合わせで実装することができるのかの複数例である。
【0041】
図２の例において、減衰回路１００の入力ノード（ＩＮ）及び出力ノード（ＯＵＴ）は
、一つ以上減衰ブロック１０２ａ、１０２ｂ、１０２ｃを介して、又はバイパス経路１０
６を介して結合され得る。前者を達成するべく、２つのスイッチＳ１、Ｓ２はそれぞれが
閉とされ、バイパス経路１０６が適切に構成され得る。後者を達成するべく、当該スイッ
チＳ１、Ｓ２はそれぞれが開とされ、バイパス経路１０６が適切に構成され得る。かかる
減衰ブロック及びバイパス経路の複数例がここに詳述される。
、一つ以上減衰ブロック１０２ａ、１０２ｂ、１０２ｃを介して、又はバイパス経路１０
６を介して結合され得る。前者を達成するべく、２つのスイッチＳ１、Ｓ２はそれぞれが
閉とされ、バイパス経路１０６が適切に構成され得る。後者を達成するべく、当該スイッ
チＳ１、Ｓ２はそれぞれが開とされ、バイパス経路１０６が適切に構成され得る。かかる
減衰ブロック及びバイパス経路の複数例がここに詳述される。
【0042】
図２の例において、及び他の図において、減衰経路は、３つの減衰ブロック例Ａ、Ｂ及
びＣを有するように示される。しかしながら、本開示の一つ以上の特徴はまた、これより
も多い又は少ない数の減衰ブロックを有する減衰回路にも実装可能であることが理解され
る。またも理解すべきことだが、ここに記載される一つ以上の特徴を有する減衰回路は、
逆に動作することもできる。
びＣを有するように示される。しかしながら、本開示の一つ以上の特徴はまた、これより
も多い又は少ない数の減衰ブロックを有する減衰回路にも実装可能であることが理解され
る。またも理解すべきことだが、ここに記載される一つ以上の特徴を有する減衰回路は、
逆に動作することもできる。
【0043】
図２を参照すると、第１例の減衰ブロック１０２ａが、ＡｄＢの減衰を与えるべく示さ
れる。同様に、第２減衰ブロック１０２ｂ及び第３減衰ブロック１０２ｃがそれぞれ、Ｂ
ｄＢ及びＣｄＢの減衰を与えるべく示される。すなわち、かかる減衰ブロックを利用する
ことにより、一定数の合計減衰値（例えばＡｄＢ、ＢｄＢ、ＣｄＢ、（Ａ＋Ｂ）ｄＢ、（
Ａ＋Ｃ）ｄＢ、（Ｂ＋Ｃ）ｄＢ、（Ａ＋Ｂ＋Ｃ）ｄＢ）を達成することができる。
れる。同様に、第２減衰ブロック１０２ｂ及び第３減衰ブロック１０２ｃがそれぞれ、Ｂ
ｄＢ及びＣｄＢの減衰を与えるべく示される。すなわち、かかる減衰ブロックを利用する
ことにより、一定数の合計減衰値（例えばＡｄＢ、ＢｄＢ、ＣｄＢ、（Ａ＋Ｂ）ｄＢ、（
Ａ＋Ｃ）ｄＢ、（Ｂ＋Ｃ）ｄＢ、（Ａ＋Ｂ＋Ｃ）ｄＢ）を達成することができる。
【0044】
図２の例において、減衰ブロック１０２ａ、１０２ｂ、１０２ｃはそれぞれが、それぞ
れのローカル位相補償回路（１０４ａ、１０４ｂ又は１０４ｃ）を含むように示される。
かかるローカル位相補償回路に関する複数例が、ここに詳述される。図２の例において、
減衰ブロックのすべてが、それぞれのローカル位相補償回路を有するように示される。し
かしながら、いくつかの実施形態において、一つ以上の減衰ブロックが、かかるローカル
位相補償回路を有してもよく、有しなくてもよいことが理解される。
れのローカル位相補償回路（１０４ａ、１０４ｂ又は１０４ｃ）を含むように示される。
かかるローカル位相補償回路に関する複数例が、ここに詳述される。図２の例において、
減衰ブロックのすべてが、それぞれのローカル位相補償回路を有するように示される。し
かしながら、いくつかの実施形態において、一つ以上の減衰ブロックが、かかるローカル
位相補償回路を有してもよく、有しなくてもよいことが理解される。
【0045】
図２の例において、減衰回路１００はまた、グローバル位相補償回路１０８も含むよう
に示される。かかるグローバル位相補償回路は、減衰ブロック（１０２ａ、１０２ｂ、１
０２ｃ）の前のノード（１１０）と後ろのノード（１１２）との間に実装することができ
る。かかるグローバル位相補償回路に関する複数例が、ここに詳述される。
に示される。かかるグローバル位相補償回路は、減衰ブロック（１０２ａ、１０２ｂ、１
０２ｃ）の前のノード（１１０）と後ろのノード（１１２）との間に実装することができ
る。かかるグローバル位相補償回路に関する複数例が、ここに詳述される。
【0046】
いくつかの実施形態において、ここに記載される一つ以上の特徴を有する減衰ブロック
（例えば図２の１０２ａ、１０２ｂ、１０２）は、２進重み付け構成で実装することがで
きる。かかる２進重み付け構成に関する複数例は、「補償回路を有する２進重み付け減衰
器」との名称の米国特許出願第１５／６８７，４７６号明細書に記載される。その開示は
、本願と同じ日に出願され、その全体が参照によりここに組み入れられ、本願の明細書の
一部とみなされる。
（例えば図２の１０２ａ、１０２ｂ、１０２）は、２進重み付け構成で実装することがで
きる。かかる２進重み付け構成に関する複数例は、「補償回路を有する２進重み付け減衰
器」との名称の米国特許出願第１５／６８７，４７６号明細書に記載される。その開示は
、本願と同じ日に出願され、その全体が参照によりここに組み入れられ、本願の明細書の
一部とみなされる。
【0047】
図３は、図２の減衰回路１００の詳しい例となり得る減衰回路１００を示す。図３の例
において、スイッチＳ１及びＳ２を、例えば電界効果トランジスタ（ＦＥＴ）として実装
することができる。したがって、Ｓ１を入力ノード（ＩＮ）と第１ノード１１０との間に
実装することができ、Ｓ２を出力ノード（ＯＵＴ）と第２ノード１１２との間に実装する
ことができる。
において、スイッチＳ１及びＳ２を、例えば電界効果トランジスタ（ＦＥＴ）として実装
することができる。したがって、Ｓ１を入力ノード（ＩＮ）と第１ノード１１０との間に
実装することができ、Ｓ２を出力ノード（ＯＵＴ）と第２ノード１１２との間に実装する
ことができる。
【0048】
図３の例において、３つの減衰ブロック１０２ａ、１０２ｂ、１０２ｃはそれぞれが、
π型構成及びローカルバイパス経路（１０５ａ、１０５ｂ又は１０５ｃ）を含むように示
される。例えば、第１減衰ブロック１０２ａは、π型構成で配列された抵抗Ｒ１Ａ、Ｒ２
Ａ、Ｒ３Ａを含むように示される。抵抗Ｒ１Ａは、第１減衰ブロック１０２ａの入力ノー
ドと出力ノードとの間に実装されるように示される。抵抗Ｒ２Ａは、入力ノードとグラン
ドとの間に実装されるように示される。同様に、抵抗Ｒ３Ａは、出力ノードとグランドと
の間に実装されるように示される。
π型構成及びローカルバイパス経路（１０５ａ、１０５ｂ又は１０５ｃ）を含むように示
される。例えば、第１減衰ブロック１０２ａは、π型構成で配列された抵抗Ｒ１Ａ、Ｒ２
Ａ、Ｒ３Ａを含むように示される。抵抗Ｒ１Ａは、第１減衰ブロック１０２ａの入力ノー
ドと出力ノードとの間に実装されるように示される。抵抗Ｒ２Ａは、入力ノードとグラン
ドとの間に実装されるように示される。同様に、抵抗Ｒ３Ａは、出力ノードとグランドと
の間に実装されるように示される。
【0049】
図３の第１減衰ブロック１０２ａのπ型構成において、スイッチングＦＥＴ Ｍ２Ａを
、入力ノードと抵抗Ｒ２Ａの一端との間に設けることができる。抵抗Ｒ２Ａの他端はグラ
ンドに結合される。同様に、スイッチングＦＥＴ Ｍ３Ａを、出力ノードと抵抗Ｒ３Ａの
一端との間に設けることができる。抵抗Ｒ３Ａの他端はグランドに結合される。かかるス
イッチングＦＥＴ（Ｍ２Ａ及びＭ３Ａ）は、第１減衰ブロック１０２ｄに対して減衰が有
効にされるとＯＮにされ、減衰がバイパス経路１０５ａを介してバイパスされるときにＯ
ＦＦにされ得る。かかるローカルバイパス経路（１０５ａ）は、例えば、スイッチングＦ
ＥＴ Ｍ１Ａを含み得る。スイッチングＦＥＴ Ｍ１Ａは、第１減衰ブロック１０２ａに対
して減衰が有効にされるとＯＦＦにされ、ローカルバイパス経路１０５ａを介して減衰が
バイパスされるとＯＮにされる。
、入力ノードと抵抗Ｒ２Ａの一端との間に設けることができる。抵抗Ｒ２Ａの他端はグラ
ンドに結合される。同様に、スイッチングＦＥＴ Ｍ３Ａを、出力ノードと抵抗Ｒ３Ａの
一端との間に設けることができる。抵抗Ｒ３Ａの他端はグランドに結合される。かかるス
イッチングＦＥＴ（Ｍ２Ａ及びＭ３Ａ）は、第１減衰ブロック１０２ｄに対して減衰が有
効にされるとＯＮにされ、減衰がバイパス経路１０５ａを介してバイパスされるときにＯ
ＦＦにされ得る。かかるローカルバイパス経路（１０５ａ）は、例えば、スイッチングＦ
ＥＴ Ｍ１Ａを含み得る。スイッチングＦＥＴ Ｍ１Ａは、第１減衰ブロック１０２ａに対
して減衰が有効にされるとＯＦＦにされ、ローカルバイパス経路１０５ａを介して減衰が
バイパスされるとＯＮにされる。
【0050】
図３の第１減衰ブロック１０２ａのπ型構成において、容量Ｃ２Ａは、抵抗Ｒ２Ａと電
気的に並列となるように設けることができる。同様に、容量Ｃ３Ａが、抵抗Ｒ３Ａと電気
的に並列になるように設けられる。ここに記載されるように、かかる容量は、ＲＦ信号が
減衰ブロックを通過するときに生じる位相シフトを補償するべく選択することができる。
またもここに記載されるように、かかる容量はまた、減衰ブロックが、相対的に広い周波
数範囲にわたり望ましい平坦な利得プロファイルを与えることを許容し得る。
気的に並列となるように設けることができる。同様に、容量Ｃ３Ａが、抵抗Ｒ３Ａと電気
的に並列になるように設けられる。ここに記載されるように、かかる容量は、ＲＦ信号が
減衰ブロックを通過するときに生じる位相シフトを補償するべく選択することができる。
またもここに記載されるように、かかる容量はまた、減衰ブロックが、相対的に広い周波
数範囲にわたり望ましい平坦な利得プロファイルを与えることを許容し得る。
【0051】
図３の例において、第２減衰ブロック１０２ｂは、π型構成で配列された抵抗Ｒ１Ｂ、
Ｒ２Ｂ、Ｒ３Ｂを含むように示される。抵抗Ｒ１Ｂは、第２減衰ブロック１０２ｂの入力
ノードと出力ノードとの間に実装されるように示される。抵抗Ｒ２Ｂは、入力ノードとグ
ランドとの間に実装されるように示される。同様に、抵抗Ｒ３Ｂは、出力ノードとグラン
ドとの間に実装されるように示される。
Ｒ２Ｂ、Ｒ３Ｂを含むように示される。抵抗Ｒ１Ｂは、第２減衰ブロック１０２ｂの入力
ノードと出力ノードとの間に実装されるように示される。抵抗Ｒ２Ｂは、入力ノードとグ
ランドとの間に実装されるように示される。同様に、抵抗Ｒ３Ｂは、出力ノードとグラン
ドとの間に実装されるように示される。
【0052】
図３の第２減衰ブロック１０２ｂのπ型構成において、スイッチングＦＥＴ Ｍ２Ｂを
、入力ノードと抵抗Ｒ２Ｂの一端との間に設けることができる。抵抗Ｒ２Ｂの他端はグラ
ンドに結合される。同様に、スイッチングＦＥＴ Ｍ３Ｂを、出力ノードと抵抗Ｒ３Ｂの
一端との間に設けることができる。抵抗Ｒ３Ｂの他端はグランドに結合される。かかるス
イッチングＦＥＴ（Ｍ２Ｂ及びＭ３Ｂ）は、第２減衰ブロック１０２ｂに対して減衰が有
効にされるとＯＮにされ、減衰がバイパス経路１０５ａを介してバイパスされるとＯＦＦ
にされ得る。かかるローカルバイパス経路（１０５ｂ）は、例えば、スイッチングＦＥＴ
Ｍ１Ｂを含み得る。スイッチングＦＥＴ Ｍ１Ｂは、第２減衰ブロック１０２ｂに対して
減衰が有効にされるとＯＦＦにされ、ローカルバイパス経路１０５ｂを介して減衰がバイ
パスされるとＯＮにされる。
、入力ノードと抵抗Ｒ２Ｂの一端との間に設けることができる。抵抗Ｒ２Ｂの他端はグラ
ンドに結合される。同様に、スイッチングＦＥＴ Ｍ３Ｂを、出力ノードと抵抗Ｒ３Ｂの
一端との間に設けることができる。抵抗Ｒ３Ｂの他端はグランドに結合される。かかるス
イッチングＦＥＴ（Ｍ２Ｂ及びＭ３Ｂ）は、第２減衰ブロック１０２ｂに対して減衰が有
効にされるとＯＮにされ、減衰がバイパス経路１０５ａを介してバイパスされるとＯＦＦ
にされ得る。かかるローカルバイパス経路（１０５ｂ）は、例えば、スイッチングＦＥＴ
Ｍ１Ｂを含み得る。スイッチングＦＥＴ Ｍ１Ｂは、第２減衰ブロック１０２ｂに対して
減衰が有効にされるとＯＦＦにされ、ローカルバイパス経路１０５ｂを介して減衰がバイ
パスされるとＯＮにされる。
【0053】
図３の第２減衰ブロック１０２ｂのπ型構成において、容量Ｃ２Ｂが、抵抗Ｒ２Ｂと電
気的に並列となるように設けられる。同様に、容量Ｃ３Ｂが、抵抗Ｒ３Ｂと電気的に並列
になるように設けられる。ここに記載されるように、かかる容量は、ＲＦ信号が減衰ブロ
ックを通過するときに生じる位相シフトを補償するべく選択することができる。またもこ
こに記載されるように、かかる容量はまた、減衰ブロックが、相対的に広い周波数範囲に
わたり望ましい平坦な利得プロファイルを与えることを許容し得る。
気的に並列となるように設けられる。同様に、容量Ｃ３Ｂが、抵抗Ｒ３Ｂと電気的に並列
になるように設けられる。ここに記載されるように、かかる容量は、ＲＦ信号が減衰ブロ
ックを通過するときに生じる位相シフトを補償するべく選択することができる。またもこ
こに記載されるように、かかる容量はまた、減衰ブロックが、相対的に広い周波数範囲に
わたり望ましい平坦な利得プロファイルを与えることを許容し得る。
【0054】
図３の例において、第３減衰ブロック１０２ｃは、π型構成で配列された抵抗Ｒ１Ｃ、
Ｒ２Ｃ、Ｒ３Ｃを含むように示される。抵抗Ｒ１Ｃは、第３減衰ブロック１０２ｃの入力
ノードと出力ノードとの間に実装されるように示される。抵抗Ｒ２Ｃは、入力ノードとグ
ランドとの間に実装されるように示される。同様に、抵抗Ｒ３Ｃは、出力ノードとグラン
ドとの間に実装されるように示される。
Ｒ２Ｃ、Ｒ３Ｃを含むように示される。抵抗Ｒ１Ｃは、第３減衰ブロック１０２ｃの入力
ノードと出力ノードとの間に実装されるように示される。抵抗Ｒ２Ｃは、入力ノードとグ
ランドとの間に実装されるように示される。同様に、抵抗Ｒ３Ｃは、出力ノードとグラン
ドとの間に実装されるように示される。
【0055】
図３の第３減衰ブロック１０２ｃのπ型構成において、スイッチングＦＥＴ Ｍ２Ｃを
、入力ノードと抵抗Ｒ２Ｃの一端との間に設けることができる。抵抗Ｒ２Ｃの他端はグラ
ンドに結合される。同様に、スイッチングＦＥＴ Ｍ３Ｃを、出力ノードと抵抗Ｒ３Ｃの
一端との間に設けることができる。抵抗Ｒ３Ｃの他端はグランドに結合される。かかるス
イッチングＦＥＴ（Ｍ２Ｃ及びＭ３Ｃ）は、第３減衰ブロック１０２ｃに対して減衰が有
効にされるとＯＮにされ、減衰がバイパス経路１０５ｃを介してバイパスされるとＯＦＦ
にされ得る。かかるローカルバイパス経路（１０５ｃ）は、例えば、スイッチングＦＥＴ
Ｍ１Ｃを含み得る。スイッチングＦＥＴ Ｍ１Ｃは、第３減衰ブロック１０２ｃに対して
減衰が有効にされるとＯＦＦにされ、ローカルバイパス経路１０５ｃを介して減衰がバイ
パスされるとＯＮにされ得る。
、入力ノードと抵抗Ｒ２Ｃの一端との間に設けることができる。抵抗Ｒ２Ｃの他端はグラ
ンドに結合される。同様に、スイッチングＦＥＴ Ｍ３Ｃを、出力ノードと抵抗Ｒ３Ｃの
一端との間に設けることができる。抵抗Ｒ３Ｃの他端はグランドに結合される。かかるス
イッチングＦＥＴ（Ｍ２Ｃ及びＭ３Ｃ）は、第３減衰ブロック１０２ｃに対して減衰が有
効にされるとＯＮにされ、減衰がバイパス経路１０５ｃを介してバイパスされるとＯＦＦ
にされ得る。かかるローカルバイパス経路（１０５ｃ）は、例えば、スイッチングＦＥＴ
Ｍ１Ｃを含み得る。スイッチングＦＥＴ Ｍ１Ｃは、第３減衰ブロック１０２ｃに対して
減衰が有効にされるとＯＦＦにされ、ローカルバイパス経路１０５ｃを介して減衰がバイ
パスされるとＯＮにされ得る。
【0056】
図３の第３減衰ブロック１０２ｃのπ型構成において、容量Ｃ２Ｃは、抵抗Ｒ２Ｃと電
気的に並列となるように設けることができる。同様に、容量Ｃ３Ｃが、抵抗Ｒ３Ｃと電気
的に並列になるように設けられる。ここに記載されるように、かかる容量は、ＲＦ信号が
減衰ブロックを通過するときに生じる位相シフトを補償するべく選択することができる。
またもここに記載されるように、かかる容量はまた、減衰ブロックが、相対的に広い周波
数範囲にわたり望ましい平坦な利得プロファイルを与えることを許容し得る。
気的に並列となるように設けることができる。同様に、容量Ｃ３Ｃが、抵抗Ｒ３Ｃと電気
的に並列になるように設けられる。ここに記載されるように、かかる容量は、ＲＦ信号が
減衰ブロックを通過するときに生じる位相シフトを補償するべく選択することができる。
またもここに記載されるように、かかる容量はまた、減衰ブロックが、相対的に広い周波
数範囲にわたり望ましい平坦な利得プロファイルを与えることを許容し得る。
【0057】
減衰ブロック１０２ａ、１０２ｂ、１０２ｃにおいて、容量Ｃ２及びＣ３’がそれぞれ
の抵抗Ｒ２及びＲ３と並列に存在することにより、ここに記載される位相補償が許容され
る。またもここに記載されるように、かかる位相補償はまた、スイッチングトランジスタ
Ｍ２及びＭ３のオン抵抗値（Ｒｏｎ）と同様に、抵抗Ｒ２及びＲ３の値にも依存し得る。
したがって、１０４ａ、１０４ｂ又は１０４ｃとして示される囲みが、それぞれのローカ
ル位相補償回路の回路素子のいくつか又はすべてを含み、又はかかるローカル位相補償に
影響を与え得る回路素子のいくつか又はすべてを含むことが理解される。
の抵抗Ｒ２及びＲ３と並列に存在することにより、ここに記載される位相補償が許容され
る。またもここに記載されるように、かかる位相補償はまた、スイッチングトランジスタ
Ｍ２及びＭ３のオン抵抗値（Ｒｏｎ）と同様に、抵抗Ｒ２及びＲ３の値にも依存し得る。
したがって、１０４ａ、１０４ｂ又は１０４ｃとして示される囲みが、それぞれのローカ
ル位相補償回路の回路素子のいくつか又はすべてを含み、又はかかるローカル位相補償に
影響を与え得る回路素子のいくつか又はすべてを含むことが理解される。
【0058】
図３の例において、ＲＦ信号が前述の減衰ブロック（１０２ａ、１０２ｂ、１０２ｃ）
をバイパスするのを許容するべく、入力ノード（ＩＮ）と出力ノード（ＯＵＴ）との間に
バイパス経路１０６を設けることができる。好ましくは、かかるバイパス経路はまた、ス
イッチＳ１及びＳ２もバイパスして、かかるスイッチに関連付けられ得るいずれの損失も
生じさせない。
をバイパスするのを許容するべく、入力ノード（ＩＮ）と出力ノード（ＯＵＴ）との間に
バイパス経路１０６を設けることができる。好ましくは、かかるバイパス経路はまた、ス
イッチＳ１及びＳ２もバイパスして、かかるスイッチに関連付けられ得るいずれの損失も
生じさせない。
【0059】
いくつかの実施形態において、バイパス経路１０６は、減衰ブロック（１０２ａ、１０
２ｂ、１０２ｃ）のバイパスが望ましいときにＯＮにされるように実装されたスイッチン
グＦＥＴ ＳＢｙｐａｓｓを含み得る。かかる状態において、スイッチＳ１及びＳ２はそ
れぞれがＯＦＦとされ得る。スイッチングＦＥＴ ＳＢｙｐａｓｓは、減衰ブロックの一
つ以上による減衰が望ましいときにＯＦＦにされ得る。かかる状態において、スイッチＳ
１及びＳ２はそれぞれがＯＮとされ得る。
２ｂ、１０２ｃ）のバイパスが望ましいときにＯＮにされるように実装されたスイッチン
グＦＥＴ ＳＢｙｐａｓｓを含み得る。かかる状態において、スイッチＳ１及びＳ２はそ
れぞれがＯＦＦとされ得る。スイッチングＦＥＴ ＳＢｙｐａｓｓは、減衰ブロックの一
つ以上による減衰が望ましいときにＯＦＦにされ得る。かかる状態において、スイッチＳ
１及びＳ２はそれぞれがＯＮとされ得る。
【0060】
図３の例において、前述のバイパス回路１０６からもたらされる位相シフトを補償する
べく、グローバル位相補償回路１０８を設けることができる。例えば、スイッチングＦＥ
Ｔ ＳＢｙｐａｓｓがＯＦＦ状態（減衰モード）にあるとき、オフ容量値Ｃｏｆｆが存在
し、かかるＣｏｆｆは、減衰対象のＲＦ信号に位相シフトを引き起こし得る。
べく、グローバル位相補償回路１０８を設けることができる。例えば、スイッチングＦＥ
Ｔ ＳＢｙｐａｓｓがＯＦＦ状態（減衰モード）にあるとき、オフ容量値Ｃｏｆｆが存在
し、かかるＣｏｆｆは、減衰対象のＲＦ信号に位相シフトを引き起こし得る。
【0061】
いくつかの実施形態において、グローバル位相補償回路１０８は、第１ノード１１０と
第２ノード１１２との間に実装された第１抵抗ＲＧ１及び第２抵抗ＲＧ２を含み得る。さ
らに、グランドとＲＧ１及びＲＧ２間のノードとの間に容量ＣＧを設けることができる。
かかる抵抗値及び容量値を、所望の位相補償を与えるべくどのようにして選択することが
できるのかの複数例が、ここに詳述される。
第２ノード１１２との間に実装された第１抵抗ＲＧ１及び第２抵抗ＲＧ２を含み得る。さ
らに、グランドとＲＧ１及びＲＧ２間のノードとの間に容量ＣＧを設けることができる。
かかる抵抗値及び容量値を、所望の位相補償を与えるべくどのようにして選択することが
できるのかの複数例が、ここに詳述される。
【0062】
図３の例において、様々なスイッチングＦＥＴのいくつか又はすべてを、例えば、シリ
コンオンインシュレータ（ＳＯＩ）デバイスとして実装することができる。理解されるこ
とだが、かかる様々なスイッチングＦＥＴがＮＦＥＴとして描かれる一方、本開示の一つ
以上の特徴はまた、他のタイプのＦＥＴを利用して実装することもできる。またも理解さ
れることだが、図３の例における様々なスイッチは、非ＦＥＴトランジスタを含む他のタ
イプのトランジスタとして実装してもよい。
コンオンインシュレータ（ＳＯＩ）デバイスとして実装することができる。理解されるこ
とだが、かかる様々なスイッチングＦＥＴがＮＦＥＴとして描かれる一方、本開示の一つ
以上の特徴はまた、他のタイプのＦＥＴを利用して実装することもできる。またも理解さ
れることだが、図３の例における様々なスイッチは、非ＦＥＴトランジスタを含む他のタ
イプのトランジスタとして実装してもよい。
【0063】
【0064】
図４は、個別のローカル減衰ブロック１０２を示し、かかる減衰ブロックは、図３の３
つの減衰ブロック例１０２ａ、１０２ｂ、１０２ｃのそれぞれを表す。したがって、減衰
ブロック１０２の様々な素子の参照番号は、添え字なしで示される。
つの減衰ブロック例１０２ａ、１０２ｂ、１０２ｃのそれぞれを表す。したがって、減衰
ブロック１０２の様々な素子の参照番号は、添え字なしで示される。
【0065】
図４の例において、ローカル減衰ブロック１０２が減衰モードにある結果、ローカル入
力ノード（ＩＮ）において受信したＲＦ信号が減衰され、ローカル出力ノード（ＯＵＴ）
に与えられる。したがって、ローカルバイパス経路１０５のローカルバイパススイッチン
グＦＥＴＭ１がＯＦＦにされ、回路１０４のスイッチングＦＥＴ Ｍ２及びＭ３のそれぞ
れがＯＮにされる。
力ノード（ＩＮ）において受信したＲＦ信号が減衰され、ローカル出力ノード（ＯＵＴ）
に与えられる。したがって、ローカルバイパス経路１０５のローカルバイパススイッチン
グＦＥＴＭ１がＯＦＦにされ、回路１０４のスイッチングＦＥＴ Ｍ２及びＭ３のそれぞ
れがＯＮにされる。
【0066】
図５は、様々なスイッチングＦＥＴがオフ容量又はオン抵抗のいずれかとして表される
図４の減衰ブロック例１０２の回路表現１２０を示す。例えば、Ｍ１のＯＦＦ状態はオフ
容量Ｃｏｆｆとして表され、Ｍ２及びＭ３それぞれのＯＮ状態がオン抵抗Ｒｏｎとして表
される。記載の目的上、図４のπ型減衰器構成は一般に対称的であると仮定する。したが
って、Ｍ２はＭ３と同様になり得る。Ｍ２のＲｏｎがＭ３のＲｏｎと近似的に同じとなる
ので、図５は、Ｍ２及びＭ３それぞれをＲｏｎとして描く。同様に、図４の抵抗Ｒ２及び
Ｒ３は近似的に同じと仮定されるので、図５は、Ｒ２及びＲ３それぞれを、抵抗Ｒ２を有
するものとして描く。同様に、図４の容量Ｃ２及びＣ３は近似的に同じと仮定されるので
、図５は、Ｃ２及びＣ３のそれぞれを、補償容量Ｃｃを有するものとして描く。
図４の減衰ブロック例１０２の回路表現１２０を示す。例えば、Ｍ１のＯＦＦ状態はオフ
容量Ｃｏｆｆとして表され、Ｍ２及びＭ３それぞれのＯＮ状態がオン抵抗Ｒｏｎとして表
される。記載の目的上、図４のπ型減衰器構成は一般に対称的であると仮定する。したが
って、Ｍ２はＭ３と同様になり得る。Ｍ２のＲｏｎがＭ３のＲｏｎと近似的に同じとなる
ので、図５は、Ｍ２及びＭ３それぞれをＲｏｎとして描く。同様に、図４の抵抗Ｒ２及び
Ｒ３は近似的に同じと仮定されるので、図５は、Ｒ２及びＲ３それぞれを、抵抗Ｒ２を有
するものとして描く。同様に、図４の容量Ｃ２及びＣ３は近似的に同じと仮定されるので
、図５は、Ｃ２及びＣ３のそれぞれを、補償容量Ｃｃを有するものとして描く。
【0067】
図５において、回路表現１２０は、ローカル入力（ＩＮ）においてソースインピーダン
スＲｓを有し、ローカル出力（ＯＵＴ）において負荷インピーダンスＲＬを有するように
示される。かかるインピーダンス値は同じであっても、そうでなくてもよい。しかしなが
ら、記載の目的上、Ｒｓ及びＲＬの値は、特性インピーダンスＺ０（例えば５０Ω）にお
いて同じであることが仮定される。
スＲｓを有し、ローカル出力（ＯＵＴ）において負荷インピーダンスＲＬを有するように
示される。かかるインピーダンス値は同じであっても、そうでなくてもよい。しかしなが
ら、記載の目的上、Ｒｓ及びＲＬの値は、特性インピーダンスＺ０（例えば５０Ω）にお
いて同じであることが仮定される。
【0068】
前述の仮定により、図５の例におけるＲ１及びＲ２の値は、以下のように取得すること
ができる。
式１及び２において、パラメータＫは、減衰ブロック１２０の減衰値を表す。留意される
ことだが、減衰が大きくなるにつれ、Ｒ１は一般に増加し、Ｒ２は一般に減少する。
ができる。
【数5】
ことだが、減衰が大きくなるにつれ、Ｒ１は一般に増加し、Ｒ２は一般に減少する。
【0069】
図５を参照して、Ｍ２及びＭ３それぞれのオン抵抗Ｒｏｎが近似的にゼロと仮定すると
、ネットワーク１として示される減衰ブロック１２０の一部分は、以下のように減衰ブロ
ック１２０のフォワード利得及び位相シフト（例えば位相進み）に寄与し得る。
、ネットワーク１として示される減衰ブロック１２０の一部分は、以下のように減衰ブロ
ック１２０のフォワード利得及び位相シフト（例えば位相進み）に寄与し得る。
【数6】
【0070】
図５において、ネットワーク２として示される減衰ブロック１２０の一部分は、以下の
ように減衰ブロック１２０のフォワード利得及び位相シフト（例えば位相遅れ）に寄与し
得る。
式３～６においてω＝２πｆである。ここで、ｆは周波数であり、Ｒ２’は、Ｒ２及びＲ
Ｌの並列配列体の抵抗値である。
ように減衰ブロック１２０のフォワード利得及び位相シフト（例えば位相遅れ）に寄与し
得る。
【数7】
Ｌの並列配列体の抵抗値である。
【0071】
留意されることだが、図４及び５並びに式４及び６を参照すると、パラメータω、ＲＬ
、Ｃｏｆｆ、Ｒ１及びＲ２は典型的に、所与の周波数、特性インピーダンス、スイッチン
グＦＥＴ構成及び減衰値に対して設定される。しかしながら、いくつかの実施形態におい
て、補償容量Ｃｃの値は、式６の位相遅れが式４の位相進みを補償するように調整するこ
とができる。かかる位相補償により、図４及び５の減衰ブロック１０２／１２０に関連付
けられる位相が所望の値となり又はその近くとなり得る。例えば、減衰ブロック１０２／
１２０に関連付けられる補償済み位相は、基準モードと実質的に同じ位相ばらつきを有し
得る。
、Ｃｏｆｆ、Ｒ１及びＲ２は典型的に、所与の周波数、特性インピーダンス、スイッチン
グＦＥＴ構成及び減衰値に対して設定される。しかしながら、いくつかの実施形態におい
て、補償容量Ｃｃの値は、式６の位相遅れが式４の位相進みを補償するように調整するこ
とができる。かかる位相補償により、図４及び５の減衰ブロック１０２／１２０に関連付
けられる位相が所望の値となり又はその近くとなり得る。例えば、減衰ブロック１０２／
１２０に関連付けられる補償済み位相は、基準モードと実質的に同じ位相ばらつきを有し
得る。
【0072】
留意されることだが、図４及び５を参照すると、ＣｏｆｆがＲ１と並列配列にあること
により、インピーダンス１／（（ｊωＣｏｆｆ））によって、入力ノードと出力ノードと
の間の等価直列インピーダンスが、周波数が増加するにつれて小さくなる。その結果、周
波数が高ければ高いほど減衰が小さくなる。逆に、減衰が高ければ高いほど、周波数は低
くなる。
により、インピーダンス１／（（ｊωＣｏｆｆ））によって、入力ノードと出力ノードと
の間の等価直列インピーダンスが、周波数が増加するにつれて小さくなる。その結果、周
波数が高ければ高いほど減衰が小さくなる。逆に、減衰が高ければ高いほど、周波数は低
くなる。
【0073】
さらに留意されることだが、補償容量Ｃｃが、対応するシャント抵抗Ｒ２に並列に配列
される。よって、補償容量Ｃｃのインピーダンス（１／（（ｊωＣｃ）））により、シャ
ントアームの等価インピーダンスが小さくなり、その結果、減衰ブロックの減衰が大きく
なる。すなわち、いくつかの実施形態において、補償容量Ｃｃは、Ｃｏｆｆの利得に対す
る影響を補償するべく選択することができる。これにより、減衰ブロックに対し、広い周
波数範囲にわたる所望の利得プロファイル（例えば近似的に平坦なプロファイル）が達成
される。いくつかの実施形態において、補償容量Ｃｃは、減衰ブロックのために、ここに
記載される少なくともある程度の利得補償を与えるのと同様に、ここに記載される少なく
ともある程度の位相補償を与えるべく、選択することができる。
される。よって、補償容量Ｃｃのインピーダンス（１／（（ｊωＣｃ）））により、シャ
ントアームの等価インピーダンスが小さくなり、その結果、減衰ブロックの減衰が大きく
なる。すなわち、いくつかの実施形態において、補償容量Ｃｃは、Ｃｏｆｆの利得に対す
る影響を補償するべく選択することができる。これにより、減衰ブロックに対し、広い周
波数範囲にわたる所望の利得プロファイル（例えば近似的に平坦なプロファイル）が達成
される。いくつかの実施形態において、補償容量Ｃｃは、減衰ブロックのために、ここに
記載される少なくともある程度の利得補償を与えるのと同様に、ここに記載される少なく
ともある程度の位相補償を与えるべく、選択することができる。
【0074】
図６は、図３の例と同様であるが、単純さを目的としてまとめて１０２として示される
ローカル減衰ブロックを有する減衰回路を示す。バイパス経路１０６及びグローバル位相
補償回路１０８は、図３の例と実質的に同じである。
ローカル減衰ブロックを有する減衰回路を示す。バイパス経路１０６及びグローバル位相
補償回路１０８は、図３の例と実質的に同じである。
【0075】
図６の例において、減衰回路は、減衰モードにあってよい。グローバル入力ノード（Ｉ
Ｎ）において受信したＲＦ信号は、減衰されてグローバル出力ノード（ＯＵＴ）において
与えられる。かかる減衰モードにおいて、バイパス経路１０６のグローバルバイパススイ
ッチングＦＥＴ ＳＢｙｐａｓｓは、Ｃｏｆｆのグローバルオフ容量を与えるべくＯＦＦ
にされてよい。
Ｎ）において受信したＲＦ信号は、減衰されてグローバル出力ノード（ＯＵＴ）において
与えられる。かかる減衰モードにおいて、バイパス経路１０６のグローバルバイパススイ
ッチングＦＥＴ ＳＢｙｐａｓｓは、Ｃｏｆｆのグローバルオフ容量を与えるべくＯＦＦ
にされてよい。
【0076】
【0077】
図７において、回路表現１３０は、グローバル入力（ＩＮ）においてソースインピーダ
ンスＲｓを有し、グローバル出力（ＯＵＴ）において負荷インピーダンスＲＬを有するよ
うに示される。かかるインピーダンス値は同じであっても、そうでなくてもよい。しかし
ながら、記載の目的上、Ｒｓ及びＲＬの値は、特性インピーダンスＺ０（例えば５０Ω）
において同じであることが仮定される。さらに、抵抗ＲＧ１（及びひいては前述の仮定に
おけるＲＧ２）もまた、５０Ωの値を有すると仮定される。
ンスＲｓを有し、グローバル出力（ＯＵＴ）において負荷インピーダンスＲＬを有するよ
うに示される。かかるインピーダンス値は同じであっても、そうでなくてもよい。しかし
ながら、記載の目的上、Ｒｓ及びＲＬの値は、特性インピーダンスＺ０（例えば５０Ω）
において同じであることが仮定される。さらに、抵抗ＲＧ１（及びひいては前述の仮定に
おけるＲＧ２）もまた、５０Ωの値を有すると仮定される。
【0078】
前述の仮定により、ネットワーク１として示される回路１３０の一部分が、以下のよう
に回路１３０のフォワード利得及び位相シフト（例えば位相進み）に寄与し得る。
に回路１３０のフォワード利得及び位相シフト（例えば位相進み）に寄与し得る。
【数8】
【0079】
【0080】
留意されることだが、図６及び７並びに式８及び１０を参照すると、パラメータω、Ｒ
Ｌ及びＣｏｆｆは典型的に、所与の周波数、特性インピーダンス及びグローバルバイパス
スイッチＦＥＴ（ＳＢｙｐａｓｓ）構成に対して設定される。しかしながら、いくつかの
実施形態において、グローバル補償抵抗ＲＧ１及び補償容量ＣＧの値のいずれか一方又は
その双方は、式１０の位相遅れが式８の位相進みを補償するように調整することができる
。かかる位相補償により、図６及び７の回路１３０に関連付けられる位相が所望の値とな
り又はその近くとなり得る。
Ｌ及びＣｏｆｆは典型的に、所与の周波数、特性インピーダンス及びグローバルバイパス
スイッチＦＥＴ（ＳＢｙｐａｓｓ）構成に対して設定される。しかしながら、いくつかの
実施形態において、グローバル補償抵抗ＲＧ１及び補償容量ＣＧの値のいずれか一方又は
その双方は、式１０の位相遅れが式８の位相進みを補償するように調整することができる
。かかる位相補償により、図６及び７の回路１３０に関連付けられる位相が所望の値とな
り又はその近くとなり得る。
【0081】
留意されることだが、図６及び７を参照すると、Ｃｏｆｆが２ＲＧ１と並列配列にある
ことにより、インピーダンス１／（（ｊωＣｏｆｆ））によって、入力ノードと出力ノー
ドとの間の等価直列インピーダンスが、周波数が増加するにつれて小さくなる。その結果
、周波数が高ければ高いほど減衰が小さくなる。逆に、減衰が高ければ高いほど、周波数
は低くなる。
ことにより、インピーダンス１／（（ｊωＣｏｆｆ））によって、入力ノードと出力ノー
ドとの間の等価直列インピーダンスが、周波数が増加するにつれて小さくなる。その結果
、周波数が高ければ高いほど減衰が小さくなる。逆に、減衰が高ければ高いほど、周波数
は低くなる。
【0082】
さらに留意されることだが、グローバル補償容量ＣＧは単独で、シャント容量とされる
。すなわち、グローバル補償容量ＣＧのインピーダンス（１／（（ｊωＣＧ）））により
、シャントアームの等価インピーダンスが小さくなる。その結果、グローバル減衰回路に
対する減衰が大きくなる。すなわち、いくつかの実施形態において、グローバル補償容量
ＣＧは、利得に対するＣｏｆｆの影響を補償するべく選択することができる。これにより
、グローバル減衰回路に対し、広い周波数範囲にわたる所望の利得プロファイル（例えば
近似的に平坦プロファイル）が達成される。いくつかの実施形態において、グローバル補
償容量ＣＧは、グローバル減衰回路のために、ここに記載される利得補償の少なくとも一
部を与えるのと同様に、ここに記載される位相補償の少なくとも一部を与えるように選択
することができる。
。すなわち、グローバル補償容量ＣＧのインピーダンス（１／（（ｊωＣＧ）））により
、シャントアームの等価インピーダンスが小さくなる。その結果、グローバル減衰回路に
対する減衰が大きくなる。すなわち、いくつかの実施形態において、グローバル補償容量
ＣＧは、利得に対するＣｏｆｆの影響を補償するべく選択することができる。これにより
、グローバル減衰回路に対し、広い周波数範囲にわたる所望の利得プロファイル（例えば
近似的に平坦プロファイル）が達成される。いくつかの実施形態において、グローバル補
償容量ＣＧは、グローバル減衰回路のために、ここに記載される利得補償の少なくとも一
部を与えるのと同様に、ここに記載される位相補償の少なくとも一部を与えるように選択
することができる。
【0083】
いくつかの実施形態において、ここに記載される一つ以上特徴を有する位相補償回路は
、プロセスばらつきの説明をつけるべく構成することができる。一例によれば、図８は、
図５の回路表現１２０（これは、図４の減衰ブロック例１０２に対応する）と同様の回路
表現１２０を示す。ここに記載されるように、バイパス容量のオフ容量（Ｃｏｆｆ）は、
補償容量Ｃｃによって補償され得る位相変化をもたらす。図８の例のオフ容量（Ｃｏｆｆ
）は、（例えば一つのウェハ上に一緒に作製された一定数のデバイス間の）プロセスばら
つきを被り得るバイパススイッチトランジスタのＯＦＦ状態からもたらされる。すなわち
、バイパススイッチトランジスタの、Ｃｏｆｆを含む一つ以上の電気的特性が、かかるプ
ロセスばらつきに起因して変わり得る。したがって、かかるＣｏｆｆ（例えば式４又は８
のような）に起因する位相変化も変わり得る。
、プロセスばらつきの説明をつけるべく構成することができる。一例によれば、図８は、
図５の回路表現１２０（これは、図４の減衰ブロック例１０２に対応する）と同様の回路
表現１２０を示す。ここに記載されるように、バイパス容量のオフ容量（Ｃｏｆｆ）は、
補償容量Ｃｃによって補償され得る位相変化をもたらす。図８の例のオフ容量（Ｃｏｆｆ
）は、（例えば一つのウェハ上に一緒に作製された一定数のデバイス間の）プロセスばら
つきを被り得るバイパススイッチトランジスタのＯＦＦ状態からもたらされる。すなわち
、バイパススイッチトランジスタの、Ｃｏｆｆを含む一つ以上の電気的特性が、かかるプ
ロセスばらつきに起因して変わり得る。したがって、かかるＣｏｆｆ（例えば式４又は８
のような）に起因する位相変化も変わり得る。
【0084】
図８は、かかるプロセスばらつき及び関連するＣｏｆｆの効果が、位相補償回路におい
て説明可能であることを示す。例えば、シャントアームにおける複数の補償容量Ｃｃは、
バイパススイッチトランジスタの容量（Ｃｏｆｆ）と同様に、プロセスばらつきによる影
響を受けるように構成され得る。いくつかの実施形態において、かかる補償容量Ｃｃは、
トランジスタ又はトランジスタ系デバイスとして構成することができる。その結果、バイ
パススイッチトランジスタ（Ｃｏｆｆ）に影響を与える任意のプロセスばらつきが、さら
に補償容量Ｃｃにも影響を与える。例えば、適切なＣｏｆｆを有するバイパススイッチト
ランジスタがＭＯＳＦＥＴデバイスとして実装される場合、複数の補償容量Ｃｃはそれぞ
れが、ＭＯＳＦＥＴ又はＭＯＳＦＥＴ系デバイスとして実装され得る。したがって、バイ
パススイッチＭＯＳＦＥＴにおける任意のプロセス関連ばらつきもまた、補償容量Ｃｃの
ＭＯＳＦＥＴデバイスに、ひいては、補償容量Ｃｃの、プロセスばらつきへの（例えばバ
イパススイッチＭＯＳＦＥＴにおいて現れるプロセスばらつきへの）依存性の実質的な除
去又は低減に、影響を与える。
て説明可能であることを示す。例えば、シャントアームにおける複数の補償容量Ｃｃは、
バイパススイッチトランジスタの容量（Ｃｏｆｆ）と同様に、プロセスばらつきによる影
響を受けるように構成され得る。いくつかの実施形態において、かかる補償容量Ｃｃは、
トランジスタ又はトランジスタ系デバイスとして構成することができる。その結果、バイ
パススイッチトランジスタ（Ｃｏｆｆ）に影響を与える任意のプロセスばらつきが、さら
に補償容量Ｃｃにも影響を与える。例えば、適切なＣｏｆｆを有するバイパススイッチト
ランジスタがＭＯＳＦＥＴデバイスとして実装される場合、複数の補償容量Ｃｃはそれぞ
れが、ＭＯＳＦＥＴ又はＭＯＳＦＥＴ系デバイスとして実装され得る。したがって、バイ
パススイッチＭＯＳＦＥＴにおける任意のプロセス関連ばらつきもまた、補償容量Ｃｃの
ＭＯＳＦＥＴデバイスに、ひいては、補償容量Ｃｃの、プロセスばらつきへの（例えばバ
イパススイッチＭＯＳＦＥＴにおいて現れるプロセスばらつきへの）依存性の実質的な除
去又は低減に、影響を与える。
【0085】
図８において、バイパススイッチＭＯＳＦＥＴ（Ｃｏｆｆ）及びＭＯＳＦＥＴデバイス
間の前述の共通プロセスばらつきは、まとめて１２４として描かれる。様々な抵抗間のか
かる共通プロセスばらつきも実装され得る。例えば、抵抗Ｒ１、Ｒ２（まとめて１２２と
して描く）も、同じプロセスばらつきを受ける同じタイプの抵抗器として実装され得る。
間の前述の共通プロセスばらつきは、まとめて１２４として描かれる。様々な抵抗間のか
かる共通プロセスばらつきも実装され得る。例えば、抵抗Ｒ１、Ｒ２（まとめて１２２と
して描く）も、同じプロセスばらつきを受ける同じタイプの抵抗器として実装され得る。
【0086】
図８の例において、回路表現１２０及び関連プロセスばらつきは、個別の減衰ブロック
及びそのバイパス経路の文脈において記載される。理解されることだが、一般にプロセス
ばらつきから独立した位相補償もまた、グローバルバイパス経路及び対応グローバル位相
補償回路に実装することができる。
及びそのバイパス経路の文脈において記載される。理解されることだが、一般にプロセス
ばらつきから独立した位相補償もまた、グローバルバイパス経路及び対応グローバル位相
補償回路に実装することができる。
【0087】
図９は、プロセスばらつきがどのようにして減衰器回路における位相変化に影響を与え
るのか、及びかかる位相変化がどのようにして補償され得るのか、の一例を示す。図９に
おいて、周波数の関数としての（例えば式４においてのような）位相進みが、３つの異な
るプロセスコーナーＦＦ、ＴＴ、ＳＳからもたらされる３つの異なるＲＣ値例に対して描
かれる。
るのか、及びかかる位相変化がどのようにして補償され得るのか、の一例を示す。図９に
おいて、周波数の関数としての（例えば式４においてのような）位相進みが、３つの異な
るプロセスコーナーＦＦ、ＴＴ、ＳＳからもたらされる３つの異なるＲＣ値例に対して描
かれる。
【0088】
ここに記載されるように、かかる位相進みは典型的に、抵抗と容量との何らかの組み合
わせ（例えばＲＣ）に依存する。すなわち、図８を参照して記載されるように、所与のバ
イパス回路及び対応位相補償回路間の容量及び抵抗へのプロセス依存性を除去又は低減す
ることにより、位相補償の実効性を高めることができる。図９の例において、プロセス依
存性の除去又は低減により、周波数軸に関して、位相遅れの形態で得られる位相補償（破
線）の、対応位相進みとの対称性を高めることができる。いくつかの実施形態において、
バイパス経路に起因する所与の位相進みと、補償回路に起因して得られる位相遅れとを実
質的に対称とすることができるので、一定範囲の周波数に対し、正味の位相変化が近似的
にゼロとなる。例えば、ＦＦ位相進みとＦＦ位相遅れとを、周波数軸について実質的に対
称にすることができるので、所与の減衰ブロックにおける正味位相変化が、一定範囲の周
波数に対して近似的にゼロになる。他例において、ＴＴ位相進み（プロセスばらつきに起
因してＦＦ位相進みとは異なる）を、一定範囲の周波数にわたり実質的にゼロの位相変化
を与えるべく、ＴＴ位相遅れによって補償することができる。
わせ（例えばＲＣ）に依存する。すなわち、図８を参照して記載されるように、所与のバ
イパス回路及び対応位相補償回路間の容量及び抵抗へのプロセス依存性を除去又は低減す
ることにより、位相補償の実効性を高めることができる。図９の例において、プロセス依
存性の除去又は低減により、周波数軸に関して、位相遅れの形態で得られる位相補償（破
線）の、対応位相進みとの対称性を高めることができる。いくつかの実施形態において、
バイパス経路に起因する所与の位相進みと、補償回路に起因して得られる位相遅れとを実
質的に対称とすることができるので、一定範囲の周波数に対し、正味の位相変化が近似的
にゼロとなる。例えば、ＦＦ位相進みとＦＦ位相遅れとを、周波数軸について実質的に対
称にすることができるので、所与の減衰ブロックにおける正味位相変化が、一定範囲の周
波数に対して近似的にゼロになる。他例において、ＴＴ位相進み（プロセスばらつきに起
因してＦＦ位相進みとは異なる）を、一定範囲の周波数にわたり実質的にゼロの位相変化
を与えるべく、ＴＴ位相遅れによって補償することができる。
【0089】
図１０～１２は、図３の減衰回路１００に対して実装可能な異なる動作モードの例を示
す。図１０において、減衰回路１００は、グローバルバイパススイッチＳＢｙｐａｓｓが
ＯＮとなりスイッチＳ１及びＳ２それぞれがＯＦＦとなるグローバルバイパスモードにあ
るように示される。したがって、ＲＦ信号は、経路１４０により示されるように引き回さ
れることが図示される。かかるモードにおいて、ＲＦ信号は一般にＣｏｆｆ容量に従わず
、ひいては、望しくない位相シフトが一般に生じない。
す。図１０において、減衰回路１００は、グローバルバイパススイッチＳＢｙｐａｓｓが
ＯＮとなりスイッチＳ１及びＳ２それぞれがＯＦＦとなるグローバルバイパスモードにあ
るように示される。したがって、ＲＦ信号は、経路１４０により示されるように引き回さ
れることが図示される。かかるモードにおいて、ＲＦ信号は一般にＣｏｆｆ容量に従わず
、ひいては、望しくない位相シフトが一般に生じない。
【0090】
図１１において、減衰回路１００は、ＡｄＢの減衰が第１減衰ブロックにより与えられ
て第２減衰ブロック及び第３減衰ブロックそれぞれがバイパスされる減衰モードにあるよ
うに示される。したがって、グローバルバイパススイッチＦＥＴ ＳＢｙｐａｓｓがＯＦ
Ｆにされ、スイッチＳ１及びＳ２それぞれがＯＮにされる。さらに、第１ローカルバイパ
ススイッチＦＥＴ Ｍ１ＡがＯＦＦにされ、シャントアームスイッチＦＥＴ Ｍ２Ａ、Ｍ３
ＡそれぞれがＯＮにされる一方、第２ローカルバイパススイッチＦＥＴ Ｍ１Ｂ及び第３
ローカルバイパススイッチＦＥＴ Ｍ１ＣそれぞれがＯＮにされる。
て第２減衰ブロック及び第３減衰ブロックそれぞれがバイパスされる減衰モードにあるよ
うに示される。したがって、グローバルバイパススイッチＦＥＴ ＳＢｙｐａｓｓがＯＦ
Ｆにされ、スイッチＳ１及びＳ２それぞれがＯＮにされる。さらに、第１ローカルバイパ
ススイッチＦＥＴ Ｍ１ＡがＯＦＦにされ、シャントアームスイッチＦＥＴ Ｍ２Ａ、Ｍ３
ＡそれぞれがＯＮにされる一方、第２ローカルバイパススイッチＦＥＴ Ｍ１Ｂ及び第３
ローカルバイパススイッチＦＥＴ Ｍ１ＣそれぞれがＯＮにされる。
【0091】
かかるモードにおいて、グローバルバイパススイッチＦＥＴ ＳＢｙｐａｓｓはグロー
バルＣｏｆｆを表し、得られるグローバル位相シフトは、ここに記載されるように、グロ
ーバル位相補償回路１０８によって補償することができる。ローカルレベルにおいて、第
１ローカルバイパススイッチＦＥＴ Ｍ１ＡはローカルＣｏｆｆを表し、得られるローカ
ル位相シフトは、ここに記載されるように、一般に１０４ａとして示されるローカル位相
補償回路によって補償することができる。
バルＣｏｆｆを表し、得られるグローバル位相シフトは、ここに記載されるように、グロ
ーバル位相補償回路１０８によって補償することができる。ローカルレベルにおいて、第
１ローカルバイパススイッチＦＥＴ Ｍ１ＡはローカルＣｏｆｆを表し、得られるローカ
ル位相シフトは、ここに記載されるように、一般に１０４ａとして示されるローカル位相
補償回路によって補償することができる。
【0092】
図１２において、減衰回路１００は、（Ｂ＋Ｃ）ｄＢの減衰が第２減衰ブロック及び第
３減衰ブロックにより与えられて第１減衰ブロックがバイパスされる減衰モードにあるよ
うに示される。したがって、グローバルバイパススイッチＦＥＴ ＳＢｙｐａｓｓがＯＦ
Ｆにされ、スイッチＳ１及びＳ２それぞれがＯＮにされる。さらに、第２ローカルバイパ
ススイッチＦＥＴ Ｍ１Ｂ及び第３ローカルバイパススイッチＦＥＴ Ｍ１ＣそれぞれがＯ
ＦＦにされ、シャントアームスイッチＦＥＴ Ｍ２Ｂ、Ｍ３Ｂ、Ｍ２Ｃ、Ｍ３Ｃそれぞれ
がＯＮにされる一方、第１ローカルバイパススイッチＦＥＴ Ｍ１ＡがＯＮにされる。
３減衰ブロックにより与えられて第１減衰ブロックがバイパスされる減衰モードにあるよ
うに示される。したがって、グローバルバイパススイッチＦＥＴ ＳＢｙｐａｓｓがＯＦ
Ｆにされ、スイッチＳ１及びＳ２それぞれがＯＮにされる。さらに、第２ローカルバイパ
ススイッチＦＥＴ Ｍ１Ｂ及び第３ローカルバイパススイッチＦＥＴ Ｍ１ＣそれぞれがＯ
ＦＦにされ、シャントアームスイッチＦＥＴ Ｍ２Ｂ、Ｍ３Ｂ、Ｍ２Ｃ、Ｍ３Ｃそれぞれ
がＯＮにされる一方、第１ローカルバイパススイッチＦＥＴ Ｍ１ＡがＯＮにされる。
【0093】
かかるモードにおいて、グローバルバイパススイッチＦＥＴ ＳＢｙｐａｓｓはグロー
バルＣｏｆｆを表し、得られるグローバル位相シフトは、ここに記載されるように、グロ
ーバル位相補償回路１０８によって補償することができる。ローカルレベルにおいて、第
１ローカルバイパススイッチＦＥＴ Ｍ１Ｂ及び第２ローカルバイパススイッチＦＥＴ Ｍ
１Ｃそれぞれが、それぞれのローカルＣｏｆｆを表し、得られるローカル位相シフトは、
ここに記載されるように、一般に１０４ｂ又は１０４ｃとして示されるそれぞれのローカ
ル位相補償回路によって補償することができる。
バルＣｏｆｆを表し、得られるグローバル位相シフトは、ここに記載されるように、グロ
ーバル位相補償回路１０８によって補償することができる。ローカルレベルにおいて、第
１ローカルバイパススイッチＦＥＴ Ｍ１Ｂ及び第２ローカルバイパススイッチＦＥＴ Ｍ
１Ｃそれぞれが、それぞれのローカルＣｏｆｆを表し、得られるローカル位相シフトは、
ここに記載されるように、一般に１０４ｂ又は１０４ｃとして示されるそれぞれのローカ
ル位相補償回路によって補償することができる。
【0094】
図１３～１６は、ここ（例えば図３及び１０～１２）に記載されるグローバルバイパス
スイッチＦＥＴ（ＳＢｙｐａｓｓ）が、グローバルバイパスモードにあるとき及び減衰モ
ードにあるときに、どのようにして望ましい性能を与えるべく構成することができるのか
の例を示す。例えば、図１３は、いくつかの実施形態において、グローバルバイパススイ
ッチＦＥＴ（ＳＢｙｐａｓｓ）が幅（Ｗ）寸法及び長さ（Ｌ）寸法を有し、所与のＬに対
し、（ＯＮのときの）グローバルバイパススイッチＦＥＴにおける挿入損失が一般に、数
量Ｗ／Ｌが増加するにつれて減少すること（プロット１５０に示される）を示す。すなわ
ち、グローバルバイパスモード中に低い挿入損失が望ましい場合、グローバルバイパスス
イッチＦＥＴは、相対的に大きくなり得る。例えば、いくつかの実施形態において、グロ
ーバルバイパススイッチＦＥＴの幅Ｗは、約１～２ｍｍもの大きさとなり得る。
スイッチＦＥＴ（ＳＢｙｐａｓｓ）が、グローバルバイパスモードにあるとき及び減衰モ
ードにあるときに、どのようにして望ましい性能を与えるべく構成することができるのか
の例を示す。例えば、図１３は、いくつかの実施形態において、グローバルバイパススイ
ッチＦＥＴ（ＳＢｙｐａｓｓ）が幅（Ｗ）寸法及び長さ（Ｌ）寸法を有し、所与のＬに対
し、（ＯＮのときの）グローバルバイパススイッチＦＥＴにおける挿入損失が一般に、数
量Ｗ／Ｌが増加するにつれて減少すること（プロット１５０に示される）を示す。すなわ
ち、グローバルバイパスモード中に低い挿入損失が望ましい場合、グローバルバイパスス
イッチＦＥＴは、相対的に大きくなり得る。例えば、いくつかの実施形態において、グロ
ーバルバイパススイッチＦＥＴの幅Ｗは、約１～２ｍｍもの大きさとなり得る。
【0095】
いくつかの実施形態において、グローバルバイパススイッチＦＥＴは、相対的に大きな
デバイスとなり得るので、ＯＦＦ状態にあるとき（例えば減衰モードにおいて）相対的に
大きな寄生容量を与え得る。かかる寄生容量は、補償されない場合、何らかの望ましくな
い効果を引き起こし得る。
デバイスとなり得るので、ＯＦＦ状態にあるとき（例えば減衰モードにおいて）相対的に
大きな寄生容量を与え得る。かかる寄生容量は、補償されない場合、何らかの望ましくな
い効果を引き起こし得る。
【0096】
例えば、図１４は、グローバルバイパススイッチＦＥＴのサイズ（例えば所与のＬに対
するＷ／Ｌ）が増加すると、減衰回路（例えば図３の１００）の不整合レベルが所定の均
一レベルから有意に変化することを示す。図１４の例において、かかる均一レベルからの
偏差は、曲線１５２として描かれる。
するＷ／Ｌ）が増加すると、減衰回路（例えば図３の１００）の不整合レベルが所定の均
一レベルから有意に変化することを示す。図１４の例において、かかる均一レベルからの
偏差は、曲線１５２として描かれる。
【0097】
ここに記載されるように、（例えば図３における）バイパス補償容量ＣＧの使用により
、曲線１５４に示されるようにさらに均一な不整合レベルを与えることもできる。かかる
不整合の補償は、グローバルバイパススイッチＦＥＴが大きくなればなるほど有意になる
。
、曲線１５４に示されるようにさらに均一な不整合レベルを与えることもできる。かかる
不整合の補償は、グローバルバイパススイッチＦＥＴが大きくなればなるほど有意になる
。
【0098】
図１３及び１４の例に基づくと、ここに記載される一つ以上特徴を有する減衰回路にお
いて、グローバルバイパススイッチＦＥＴのようなバイパススイッチＦＥＴは、挿入損失
を低減するべく相対的に大きくなるように実装することができる。かかる大きなＦＥＴを
使用することにより、増加した不整合レベルはいずれも、グローバル位相補償回路のよう
な位相補償回路によって補償することができる。
いて、グローバルバイパススイッチＦＥＴのようなバイパススイッチＦＥＴは、挿入損失
を低減するべく相対的に大きくなるように実装することができる。かかる大きなＦＥＴを
使用することにより、増加した不整合レベルはいずれも、グローバル位相補償回路のよう
な位相補償回路によって補償することができる。
【0099】
ここに記載されるように、図３の例のような減衰回路が、利得ばらつきの補償と同様に
、位相ばらつきの補償も与えることができる。いくつかの実施形態において、かかる利得
ばらつきは、少なくとも部分的にグローバルバイパススイッチＦＥＴ（ＳＢｙｐａｓｓ）
の寄生容量に起因し得る。他の視点から見れば、（減衰モードにあるときの）減衰回路に
より与えられる減衰レベルは、サイズ（例えば所与のＬに対してＷ／Ｌ）が変わるにつれ
て、望ましいレベルから変わり得る。
、位相ばらつきの補償も与えることができる。いくつかの実施形態において、かかる利得
ばらつきは、少なくとも部分的にグローバルバイパススイッチＦＥＴ（ＳＢｙｐａｓｓ）
の寄生容量に起因し得る。他の視点から見れば、（減衰モードにあるときの）減衰回路に
より与えられる減衰レベルは、サイズ（例えば所与のＬに対してＷ／Ｌ）が変わるにつれ
て、望ましいレベルから変わり得る。
【0100】
例えば、図１５は、ＦＥＴサイズ（Ｗ／Ｌ）が増加するにつれて望ましいレベルから減
少する減衰レベルのプロット１５６を示す。かかる効果は典型的に、減衰回路がグローバ
ルバイパス補償なしで動作しているときに生じる。減衰回路が、ここに記載されるグロー
バルバイパス補償回路を含むとき、減衰回路が与える減衰は、ＦＥＴサイズ（Ｗ／Ｌ）が
増加しても（プロット１５８により描かれるように）有意に均一なままとなる。
少する減衰レベルのプロット１５６を示す。かかる効果は典型的に、減衰回路がグローバ
ルバイパス補償なしで動作しているときに生じる。減衰回路が、ここに記載されるグロー
バルバイパス補償回路を含むとき、減衰回路が与える減衰は、ＦＥＴサイズ（Ｗ／Ｌ）が
増加しても（プロット１５８により描かれるように）有意に均一なままとなる。
【0101】
留意されることだが、前述の減衰効果が少なくとも部分的にグローバルバイパススイッ
チＦＥＴのオフ状態容量に起因するので、かかる減衰効果もまた、信号の周波数が減衰さ
れるにつれて変化し得る。図１６は、いくつかの実施形態において、ＦＥＴのサイズが増
加するにつれて、減衰レベルが、高い周波数に対しては、望ましいレベルから早期に減少
し得ることを示す。動作周波数ｆ１、ｆ２、ｆ３及びｆ４が、ｆ１＜ｆ２＜ｆ３＜ｆ４と
なる値を有すると仮定する。かかる状況において、１６０として示されるように、最大周
波数（ｆ４）の信号の減衰がまず、ＦＥＴサイズが増加するにつれて偏向し始める。２番
目に大きな周波数（ｆ３）が次に、ＦＥＴサイズが増加するにつれて偏向し始める。３番
目に大きな周波数（ｆ２）、それに引き続いて最小周波数（ｆ１）が同様に、ＦＥＴサイ
ズが増加するにつれて偏向し始める。
チＦＥＴのオフ状態容量に起因するので、かかる減衰効果もまた、信号の周波数が減衰さ
れるにつれて変化し得る。図１６は、いくつかの実施形態において、ＦＥＴのサイズが増
加するにつれて、減衰レベルが、高い周波数に対しては、望ましいレベルから早期に減少
し得ることを示す。動作周波数ｆ１、ｆ２、ｆ３及びｆ４が、ｆ１＜ｆ２＜ｆ３＜ｆ４と
なる値を有すると仮定する。かかる状況において、１６０として示されるように、最大周
波数（ｆ４）の信号の減衰がまず、ＦＥＴサイズが増加するにつれて偏向し始める。２番
目に大きな周波数（ｆ３）が次に、ＦＥＴサイズが増加するにつれて偏向し始める。３番
目に大きな周波数（ｆ２）、それに引き続いて最小周波数（ｆ１）が同様に、ＦＥＴサイ
ズが増加するにつれて偏向し始める。
【0102】
すなわち、いくつかの実施形態において、減衰回路が、ここに記載されるグローバルバ
イパス補償回路とともに動作するとき、図１６の例に示されるように、減衰レベルは、広
い範囲の動作周波数に対して有意に均一のままとなる。かかる近似的に均一な減衰レベル
は、一定の周波数範囲及び一定のＦＥＴサイズ範囲にわたってプロット１６２のように描
かれる。
イパス補償回路とともに動作するとき、図１６の例に示されるように、減衰レベルは、広
い範囲の動作周波数に対して有意に均一のままとなる。かかる近似的に均一な減衰レベル
は、一定の周波数範囲及び一定のＦＥＴサイズ範囲にわたってプロット１６２のように描
かれる。
【0103】
ここに記載されるように、ローカル補償回路（例えば図３における１０４ａ、１０４ｂ
、１０４ｃ）はローカル補償容量（例えば図３におけるＣ２Ａ、Ｃ３Ａ、Ｃ２Ｂ、Ｃ３Ｂ
、Ｃ２Ｃ、Ｃ３Ｃ、及び図８におけるＣｃ）を含み得る。図１７Ａは、かかるローカル補
償容量（Ｃ２として示される）を含むローカル補償経路１７０を示す。かかるローカル補
償経路はまた、Ｃ２と並列の抵抗Ｒ２を有するように示される。
、１０４ｃ）はローカル補償容量（例えば図３におけるＣ２Ａ、Ｃ３Ａ、Ｃ２Ｂ、Ｃ３Ｂ
、Ｃ２Ｃ、Ｃ３Ｃ、及び図８におけるＣｃ）を含み得る。図１７Ａは、かかるローカル補
償容量（Ｃ２として示される）を含むローカル補償経路１７０を示す。かかるローカル補
償経路はまた、Ｃ２と並列の抵抗Ｒ２を有するように示される。
【0104】
図１７Ｂは、いくつかの実施形態において、図１７ＡのキャパシタンスＣ２が、所望の
キャパシタンス値Ｃ２を与えるべく構成されたＦＥＴデバイス１７２として（例えばＭＯ
ＳＦＥＴデバイスとして）実装可能なことを示す。例えば、ＦＥＴデバイス１７２のソー
ス及びドレインを、抵抗Ｒ２の２つの端に接続することができ、ＦＥＴデバイス１７２の
ゲートを、ゲートバイアスなしでグランドすることができる。その結果、ＦＥＴデバイス
１７２は、図１７ＡのＣ２と同様のキャパシタンスとして作用する。
キャパシタンス値Ｃ２を与えるべく構成されたＦＥＴデバイス１７２として（例えばＭＯ
ＳＦＥＴデバイスとして）実装可能なことを示す。例えば、ＦＥＴデバイス１７２のソー
ス及びドレインを、抵抗Ｒ２の２つの端に接続することができ、ＦＥＴデバイス１７２の
ゲートを、ゲートバイアスなしでグランドすることができる。その結果、ＦＥＴデバイス
１７２は、図１７ＡのＣ２と同様のキャパシタンスとして作用する。
【0105】
ローカル補償キャパシタンスが図１７Ｂの例のように実装されると、一定数の所望の特
徴を達成することができる。例えば、ローカル補償容量素子は、様々なＦＥＴ（例えば図
３におけるローカルバイパスＦＥＴ Ｍ１Ａ、Ｍ１Ｂ、Ｍ１Ｃ）と本質的に一緒に作製す
ることができる。他例において、前述の作製プロセス共通点を仮定すれば、キャパシタン
スとして作用するＦＥＴデバイス１７２は、本質的に同じプロセスばらつきにより影響を
受ける。このばらつきは、他のＦＥＴ（ローカルバイパスＦＥＴ Ｍ１Ａ、Ｍ１Ｂ、Ｍ１
Ｃを含む）にも影響を与える。したがって、例えばＦＥＴデバイス１７２と他のＦＥＴと
の間で、プロセスの独立性を達成することができる。
徴を達成することができる。例えば、ローカル補償容量素子は、様々なＦＥＴ（例えば図
３におけるローカルバイパスＦＥＴ Ｍ１Ａ、Ｍ１Ｂ、Ｍ１Ｃ）と本質的に一緒に作製す
ることができる。他例において、前述の作製プロセス共通点を仮定すれば、キャパシタン
スとして作用するＦＥＴデバイス１７２は、本質的に同じプロセスばらつきにより影響を
受ける。このばらつきは、他のＦＥＴ（ローカルバイパスＦＥＴ Ｍ１Ａ、Ｍ１Ｂ、Ｍ１
Ｃを含む）にも影響を与える。したがって、例えばＦＥＴデバイス１７２と他のＦＥＴと
の間で、プロセスの独立性を達成することができる。
【0106】
図１８は、いくつかの実施形態において、ここに記載される一つ以上特徴を有する（例
えば図２の減衰回路１００のような）減衰回路１００が、制御器１８０によって制御され
得ることを示す。かかる制御器は、例えば、（例えば図１０においてのような）バイパス
モードを達成するべく、又は（例えば図１１及び１２においてのような）様々な減衰モー
ドを与えるべく、様々なスイッチを動作させる様々な制御信号を与えることができる。い
くつかの実施形態において、制御器１８０は、ＭＩＰＩ（モバイル産業用プロセッサイン
タフェイス）機能を含むように構成することができる。
えば図２の減衰回路１００のような）減衰回路１００が、制御器１８０によって制御され
得ることを示す。かかる制御器は、例えば、（例えば図１０においてのような）バイパス
モードを達成するべく、又は（例えば図１１及び１２においてのような）様々な減衰モー
ドを与えるべく、様々なスイッチを動作させる様々な制御信号を与えることができる。い
くつかの実施形態において、制御器１８０は、ＭＩＰＩ（モバイル産業用プロセッサイン
タフェイス）機能を含むように構成することができる。
【0107】
図１９は、いくつかの実施形態において、ここに記載される一つ以上の特徴を有する減
衰回路１００の一部又はすべてが、半導体ダイ２００に実装可能なことを示す。かかるダ
イは、基板２０２を含み、位相／利得補償回路２０４（例えば図３のグローバル位相補償
回路１０８及びローカル位相補償回路１０４ａ、１０４ｂ、１０４ｃのいずれか一方又は
その双方）の少なくとも一部を基板２０２に実装することができる。例えば、グローバル
補償容量ＣＧ及びローカル補償容量Ｃ２Ａ、Ｃ３Ａ、Ｃ２Ｂ、Ｃ３Ｂ、Ｃ２Ｃ、Ｃ３Ｃの
一部又はすべてを、オンダイキャパシタとして実装することができる。
衰回路１００の一部又はすべてが、半導体ダイ２００に実装可能なことを示す。かかるダ
イは、基板２０２を含み、位相／利得補償回路２０４（例えば図３のグローバル位相補償
回路１０８及びローカル位相補償回路１０４ａ、１０４ｂ、１０４ｃのいずれか一方又は
その双方）の少なくとも一部を基板２０２に実装することができる。例えば、グローバル
補償容量ＣＧ及びローカル補償容量Ｃ２Ａ、Ｃ３Ａ、Ｃ２Ｂ、Ｃ３Ｂ、Ｃ２Ｃ、Ｃ３Ｃの
一部又はすべてを、オンダイキャパシタとして実装することができる。
【0108】
図２０及び２１は、いくつかの実施形態において、ここに記載される一つ以上の特徴を
有する減衰回路１００の一部又はすべてが、パッケージ状モジュール３００に実装可能な
ことを示す。かかるモジュールは、一つ以上のダイ及び一つ以上の受動コンポーネントの
ような複数のコンポーネントを受容するべく構成されたパッケージ基板３０２を含み得る
。
有する減衰回路１００の一部又はすべてが、パッケージ状モジュール３００に実装可能な
ことを示す。かかるモジュールは、一つ以上のダイ及び一つ以上の受動コンポーネントの
ような複数のコンポーネントを受容するべく構成されたパッケージ基板３０２を含み得る
。
【0109】
図２０は、いくつかの実施形態において、パッケージ状モジュール３００が、図１９の
例と同様の半導体ダイ２００を含み得ることを示す。したがって、かかるダイは、減衰回
路１００の一部又はすべてを含み得る。位相／利得補償回路２０４（例えば図３のグロー
バル位相補償回路１０８及びローカル位相補償回路１０４ａ、１０４ｂ、１０４ｃのいず
れか一方又はその双方）の少なくとも一部がダイ２００に実装される。
例と同様の半導体ダイ２００を含み得ることを示す。したがって、かかるダイは、減衰回
路１００の一部又はすべてを含み得る。位相／利得補償回路２０４（例えば図３のグロー
バル位相補償回路１０８及びローカル位相補償回路１０４ａ、１０４ｂ、１０４ｃのいず
れか一方又はその双方）の少なくとも一部がダイ２００に実装される。
【0110】
図２１は、いくつかの実施形態において、パッケージ状モジュール３００が、減衰回路
１００の一部を有する第１半導体ダイ２１０を含み得る一方、減衰回路１００の残りは、
他のダイ２１２に、ダイの外側に（例えばパッケージ基板３０２に）、又はこれらの任意
の組み合わせで実装される。かかる構成において、位相／利得補償回路２０４（例えば図
３のグローバル位相補償回路１０８及びローカル位相補償回路１０４ａ、１０４ｂ、１０
４ｃ）の一部を第１ダイ２１０に実装し、位相／利得補償回路２０４の残りを他のダイ２
１２に、ダイの外側に（例えばパッケージ基板３０２に）、又はこれらの任意の組み合わ
せで実装することができる。
１００の一部を有する第１半導体ダイ２１０を含み得る一方、減衰回路１００の残りは、
他のダイ２１２に、ダイの外側に（例えばパッケージ基板３０２に）、又はこれらの任意
の組み合わせで実装される。かかる構成において、位相／利得補償回路２０４（例えば図
３のグローバル位相補償回路１０８及びローカル位相補償回路１０４ａ、１０４ｂ、１０
４ｃ）の一部を第１ダイ２１０に実装し、位相／利得補償回路２０４の残りを他のダイ２
１２に、ダイの外側に（例えばパッケージ基板３０２に）、又はこれらの任意の組み合わ
せで実装することができる。
【0111】
図２２は、ここに記載される一つ以上の特徴を有する減衰器がどのようにしてＲＦシス
テム４００に実装可能となるかの非限定例を示す。かかるＲＦシステムは、ＲＦ信号の受
信及び／又は送信を容易にするべく構成されたアンテナ４０２を含み得る。受信の文脈に
おいて、アンテナ４０２が受信したＲＦ信号は、（例えば帯域通過フィルタ４１０により
）フィルタリングされ、減衰器１００を通過した後に低雑音増幅器（ＬＮＡ）４１２によ
って増幅される。かかるＬＮＡにより増幅されたＲＦ信号は、（例えば帯域通過フィルタ
４１４により）フィルタリングされ、減衰器１００を通過して混合器４４０へと引き回さ
れる。混合器４４０は、中間周波数（ＩＦ）信号をもたらすべく発振器（図示せず）とと
もに動作し得る。かかるＩＦ信号は、（例えば帯域通過フィルタ４４２により）フィルタ
リングされ、減衰器１００を通過した後に中間周波数（ＩＦ）増幅器４１６へと引き回さ
れる。受信経路に沿った前述の減衰器１００のいくつか又はすべては、ここに記載される
一つ以上の特徴を含み得る。
テム４００に実装可能となるかの非限定例を示す。かかるＲＦシステムは、ＲＦ信号の受
信及び／又は送信を容易にするべく構成されたアンテナ４０２を含み得る。受信の文脈に
おいて、アンテナ４０２が受信したＲＦ信号は、（例えば帯域通過フィルタ４１０により
）フィルタリングされ、減衰器１００を通過した後に低雑音増幅器（ＬＮＡ）４１２によ
って増幅される。かかるＬＮＡにより増幅されたＲＦ信号は、（例えば帯域通過フィルタ
４１４により）フィルタリングされ、減衰器１００を通過して混合器４４０へと引き回さ
れる。混合器４４０は、中間周波数（ＩＦ）信号をもたらすべく発振器（図示せず）とと
もに動作し得る。かかるＩＦ信号は、（例えば帯域通過フィルタ４４２により）フィルタ
リングされ、減衰器１００を通過した後に中間周波数（ＩＦ）増幅器４１６へと引き回さ
れる。受信経路に沿った前述の減衰器１００のいくつか又はすべては、ここに記載される
一つ以上の特徴を含み得る。
【0112】
送信の文脈において、ＩＦ信号は、ＩＦ増幅器４２０に与えられる。ＩＦ増幅器４２０
の出力は、（例えば帯域通過フィルタ４４４）によりフィルタリングされ、減衰器１００
を通過した後に混合器４４６へと引き回される。混合器４４６は、ＲＦ信号をもたらすべ
く発振器（図示せず）とともに動作し得る。かかるＲＦ信号は、（例えば帯域通過フィル
タ４２２により）フィルタリングされ、減衰器１００を通過した後に電力増幅器（ＰＡ）
４２４へと引き回される。ＰＡにより増幅されたＲＦ信号は、送信を目的として減衰器１
００及びフィルタ （例えば帯域通過フィルタ４２６）を介してアンテナ４０２へと引き
回される。送信経路に沿った前述の減衰器１００のいくつか又はすべては、ここに記載さ
れる一つ以上の特徴を含み得る。
の出力は、（例えば帯域通過フィルタ４４４）によりフィルタリングされ、減衰器１００
を通過した後に混合器４４６へと引き回される。混合器４４６は、ＲＦ信号をもたらすべ
く発振器（図示せず）とともに動作し得る。かかるＲＦ信号は、（例えば帯域通過フィル
タ４２２により）フィルタリングされ、減衰器１００を通過した後に電力増幅器（ＰＡ）
４２４へと引き回される。ＰＡにより増幅されたＲＦ信号は、送信を目的として減衰器１
００及びフィルタ （例えば帯域通過フィルタ４２６）を介してアンテナ４０２へと引き
回される。送信経路に沿った前述の減衰器１００のいくつか又はすべては、ここに記載さ
れる一つ以上の特徴を含み得る。
【0113】
いくつかの実施形態において、ＲＦシステム４００に関連付けられる様々な動作を、シ
ステム制御器４３０により制御し及び／又は容易にすることができる。かかるシステム制
御器は、例えば、プロセッサ４３２と、非一時的コンピュータ可読媒体（ＣＲＭ）４３４
のような記憶媒体とを含み得る。いくつかの実施形態において、ＲＦシステム４００にお
ける一つ以上の減衰器１００の動作に関連付けられる少なくともいくつかの制御機能を、
システム制御器４３０により行うことができる。
ステム制御器４３０により制御し及び／又は容易にすることができる。かかるシステム制
御器は、例えば、プロセッサ４３２と、非一時的コンピュータ可読媒体（ＣＲＭ）４３４
のような記憶媒体とを含み得る。いくつかの実施形態において、ＲＦシステム４００にお
ける一つ以上の減衰器１００の動作に関連付けられる少なくともいくつかの制御機能を、
システム制御器４３０により行うことができる。
【0114】
いくつかの実施形態において、ここに記載される一つ以上の特徴を有する減衰回路は、
受信（Ｒｘ）チェーンに沿って実装することができる。例えば、ダイバーシティ受信（Ｄ
Ｒｘ）モジュールは、受信した信号の処理をダイバーシティアンテナの近くで達成可能と
するように実装することができる。図２３は、かかるＤＲｘモジュールの一例を示す。
受信（Ｒｘ）チェーンに沿って実装することができる。例えば、ダイバーシティ受信（Ｄ
Ｒｘ）モジュールは、受信した信号の処理をダイバーシティアンテナの近くで達成可能と
するように実装することができる。図２３は、かかるＤＲｘモジュールの一例を示す。
【0115】
図２３において、ダイバーシティ受信器モジュール３００が、図２０及び２１のジュー
ル３００の一例となり得る。いくつかの実施形態において、かかるＤＲｘモジュールは、
オフモジュールフィルタ５１３に結合することができる。ＤＲｘモジュール３００は、複
数のコンポーネントを受容するべく構成されたパッケージ基板５０１と、パッケージ基板
５０１に実装された受信システムとを含み得る。ＤＲｘモジュール３００は、ＤＲｘモジ
ュール３００から出るように引き回されてシステムインテグレータ、設計者又は製造者に
とって任意の所望帯域のためのフィルタをサポートするべく利用可能とされる一つ以上の
信号経路を含み得る。
ル３００の一例となり得る。いくつかの実施形態において、かかるＤＲｘモジュールは、
オフモジュールフィルタ５１３に結合することができる。ＤＲｘモジュール３００は、複
数のコンポーネントを受容するべく構成されたパッケージ基板５０１と、パッケージ基板
５０１に実装された受信システムとを含み得る。ＤＲｘモジュール３００は、ＤＲｘモジ
ュール３００から出るように引き回されてシステムインテグレータ、設計者又は製造者に
とって任意の所望帯域のためのフィルタをサポートするべく利用可能とされる一つ以上の
信号経路を含み得る。
【0116】
図２３のＤＲｘモジュール３００は、ＤＲｘモジュール３００の入力部と出力部との間
に一定数の経路を含むように示される。ＤＲｘモジュール３００はまた、入力部と出力部
との間に、ＤＲｘ制御器５０２が制御するバイパススイッチ５１９によりアクティブにさ
れるバイパス経路を含む。図２３が単数のバイパススイッチ５１９を描くにもかかわらず
、いくつかの実装において、バイパススイッチ５１９は、多重スイッチ（例えば入力部の
物理的近くに設けられた第１スイッチ、及び出力部の物理的近くに設けられた第２スイッ
チ）を含んでよい。図２３に示されるように、バイパス経路は、フィルタ又は増幅器を含
まない。
に一定数の経路を含むように示される。ＤＲｘモジュール３００はまた、入力部と出力部
との間に、ＤＲｘ制御器５０２が制御するバイパススイッチ５１９によりアクティブにさ
れるバイパス経路を含む。図２３が単数のバイパススイッチ５１９を描くにもかかわらず
、いくつかの実装において、バイパススイッチ５１９は、多重スイッチ（例えば入力部の
物理的近くに設けられた第１スイッチ、及び出力部の物理的近くに設けられた第２スイッ
チ）を含んでよい。図２３に示されるように、バイパス経路は、フィルタ又は増幅器を含
まない。
【0117】
ＤＲｘモジュール３００は、第１マルチプレクサ５１１及び第２マルチプレクサ５１２
を含む一定数のマルチプレクサ経路を含むように示される。マルチプレクサ経路は、第１
マルチプレクサ５１１と、パッケージ基板５０１に実装された帯域通過フィルタ６１３ａ
～６１３ｄと、パッケージ基板５０１に実装された増幅器６１４ａ～６１４ｄと、第２マ
ルチプレクサ５１２とを含む一定数のオンモジュール経路を含む。マルチプレクサ経路は
、第１マルチプレクサ５１１と、パッケージ基板５０１の外に実装された帯域通過フィル
タ５１３と、増幅器５１４と、第２マルチプレクサ５１２とを含む一つ以上のオフモジュ
ール経路を含む。増幅器５１４は、パッケージ基板５０１に実装された広帯域増幅器とし
てよく、パッケージ基板５０１の外に実装されてもよい。いくつかの実施形態において、
増幅器６１４ａ～６１４ｄ、５１４は、可変利得増幅器及び／又は可変電流増幅器として
よい。
を含む一定数のマルチプレクサ経路を含むように示される。マルチプレクサ経路は、第１
マルチプレクサ５１１と、パッケージ基板５０１に実装された帯域通過フィルタ６１３ａ
～６１３ｄと、パッケージ基板５０１に実装された増幅器６１４ａ～６１４ｄと、第２マ
ルチプレクサ５１２とを含む一定数のオンモジュール経路を含む。マルチプレクサ経路は
、第１マルチプレクサ５１１と、パッケージ基板５０１の外に実装された帯域通過フィル
タ５１３と、増幅器５１４と、第２マルチプレクサ５１２とを含む一つ以上のオフモジュ
ール経路を含む。増幅器５１４は、パッケージ基板５０１に実装された広帯域増幅器とし
てよく、パッケージ基板５０１の外に実装されてもよい。いくつかの実施形態において、
増幅器６１４ａ～６１４ｄ、５１４は、可変利得増幅器及び／又は可変電流増幅器として
よい。
【0118】
ＤＲｘ制御器５０２は、入力と出力との間にある複数の経路の一つ以上を選択的にアク
ティブにするべく構成することができる。いくつかの実装において、ＤＲｘ制御器５０２
は、複数の経路の一つ以上を、ＤＲｘ制御器５０２が（例えば通信制御器から）受信した
帯域選択信号に基づいて選択的にアクティブにするべく構成することができる。ＤＲｘ制
御器５０２は、例えば、バイパススイッチ５１９の開閉により、増幅器６１４ａ～６１４
ｄ、５１４の有効化若しくは無効化により、マルチプレクサ５１１、５１２の制御により
、又は他のメカニズムにより、当該経路を選択的にアクティブにすることができる。例え
ば、ＤＲｘ制御器５０２は、（例えばフィルタ６１３ａ～６１３ｄ、５１３と増幅器６１
４ａ～６１４ｄ、５１４との間の）経路に沿って、又は増幅器６１４ａ～６１４ｄ、５１
４の利得を実質的にゼロに設定することにより、スイッチを開閉することができる。
ティブにするべく構成することができる。いくつかの実装において、ＤＲｘ制御器５０２
は、複数の経路の一つ以上を、ＤＲｘ制御器５０２が（例えば通信制御器から）受信した
帯域選択信号に基づいて選択的にアクティブにするべく構成することができる。ＤＲｘ制
御器５０２は、例えば、バイパススイッチ５１９の開閉により、増幅器６１４ａ～６１４
ｄ、５１４の有効化若しくは無効化により、マルチプレクサ５１１、５１２の制御により
、又は他のメカニズムにより、当該経路を選択的にアクティブにすることができる。例え
ば、ＤＲｘ制御器５０２は、（例えばフィルタ６１３ａ～６１３ｄ、５１３と増幅器６１
４ａ～６１４ｄ、５１４との間の）経路に沿って、又は増幅器６１４ａ～６１４ｄ、５１
４の利得を実質的にゼロに設定することにより、スイッチを開閉することができる。
【0119】
図２３のＤＲｘモジュール例３００において、増幅器６１４ａ～６１４ｄ、５１４のい
くつか又はすべてには、ここに記載される一つ以上の特徴を有する減衰回路１００を設け
ることができる。例えば、かかる増幅器はそれぞれが、入力側に実装された減衰回路１０
０を有するように示される。いくつかの実施形態において、所与の増幅器が、入力側及び
／又は出力側に減衰回路を有し得る。
くつか又はすべてには、ここに記載される一つ以上の特徴を有する減衰回路１００を設け
ることができる。例えば、かかる増幅器はそれぞれが、入力側に実装された減衰回路１０
０を有するように示される。いくつかの実施形態において、所与の増幅器が、入力側及び
／又は出力側に減衰回路を有し得る。
【0120】
いくつかの実装において、ここに記載される一つ以上の特徴を有するアーキテクチャ、
デバイス及び／又は回路は、無線デバイスのようなＲＦデバイスに含めることができる。
かかるアーキテクチャ、デバイス及び／又は回路は、無線デバイスに直接、ここに記載さ
れる一つ以上のモジュラー形態で、又はこれらの何らかの組み合わせで実装することがで
きる。いくつかの実施形態において、かかる無線デバイスは、例えば、携帯電話機、スマ
ートフォン、電話機能あり又はなしのハンドヘルド無線デバイス、無線タブレット、無線
ルータ、無線アクセスポイント、無線基地局等を含み得る。理解されることだが、無線デ
バイスの文脈で記載されているにもかかわらず、本開示の一つ以上の特徴は、基地局のよ
うな他のＲＦシステムに実装することもできる。
デバイス及び／又は回路は、無線デバイスのようなＲＦデバイスに含めることができる。
かかるアーキテクチャ、デバイス及び／又は回路は、無線デバイスに直接、ここに記載さ
れる一つ以上のモジュラー形態で、又はこれらの何らかの組み合わせで実装することがで
きる。いくつかの実施形態において、かかる無線デバイスは、例えば、携帯電話機、スマ
ートフォン、電話機能あり又はなしのハンドヘルド無線デバイス、無線タブレット、無線
ルータ、無線アクセスポイント、無線基地局等を含み得る。理解されることだが、無線デ
バイスの文脈で記載されているにもかかわらず、本開示の一つ以上の特徴は、基地局のよ
うな他のＲＦシステムに実装することもできる。
【0121】
図２４は、ここに記載される一つ以上の有利な特徴を有する無線デバイス例７００を描
く。図２２及び２３を参照して記載されるように、ここに記載される一つ以上の特徴を有
する一つ以上の減衰器は、かかる無線デバイスにおいて一定数の場所に実装可能である。
例えば、いくつかの実施形態において、かかる有利な特徴は、一つ以上の低雑音増幅器（
ＬＮＡ）を有するダイバーシティ受信（ＤＲｘ）モジュール３００のようなモジュールに
実装可能である。かかるＤＲｘモジュールは、図２０、２１及び２３を参照してここに記
載されるように構成することができる。いくつかの実施形態において、ここに記載される
一つ以上の特徴を有する減衰器は、ＬＮＡの前及び／又は後ろにおいてＲＦ信号経路に沿
って実装可能である。
く。図２２及び２３を参照して記載されるように、ここに記載される一つ以上の特徴を有
する一つ以上の減衰器は、かかる無線デバイスにおいて一定数の場所に実装可能である。
例えば、いくつかの実施形態において、かかる有利な特徴は、一つ以上の低雑音増幅器（
ＬＮＡ）を有するダイバーシティ受信（ＤＲｘ）モジュール３００のようなモジュールに
実装可能である。かかるＤＲｘモジュールは、図２０、２１及び２３を参照してここに記
載されるように構成することができる。いくつかの実施形態において、ここに記載される
一つ以上の特徴を有する減衰器は、ＬＮＡの前及び／又は後ろにおいてＲＦ信号経路に沿
って実装可能である。
【0122】
図２４の例において、ＰＡモジュール７１２における電力増幅器（ＰＡ）は、それぞれ
のＲＦ信号を、増幅及び送信対象のＲＦ信号を生成するべく構成し及び動作させることが
できる送受信器７１０から受信し、受信した信号を処理することができる。送受信器７１
０は、ユーザに適切なデータ及び／又は音声信号と送受信器７１０に適切なＲＦ信号との
間の変換を与えるべく構成されたベース帯域サブシステム７０８と相互作用をするように
示される。送受信器７１０は、無線デバイス７００の動作を目的として電力を管理するべ
く構成された電力管理コンポーネント７０６に接続されるように示される。かかる電力管
理はまた、無線デバイス７００のベース帯域サブシステム７０８及び他のコンポーネント
の動作を制御することができる。
のＲＦ信号を、増幅及び送信対象のＲＦ信号を生成するべく構成し及び動作させることが
できる送受信器７１０から受信し、受信した信号を処理することができる。送受信器７１
０は、ユーザに適切なデータ及び／又は音声信号と送受信器７１０に適切なＲＦ信号との
間の変換を与えるべく構成されたベース帯域サブシステム７０８と相互作用をするように
示される。送受信器７１０は、無線デバイス７００の動作を目的として電力を管理するべ
く構成された電力管理コンポーネント７０６に接続されるように示される。かかる電力管
理はまた、無線デバイス７００のベース帯域サブシステム７０８及び他のコンポーネント
の動作を制御することができる。
【0123】
ベース帯域サブシステム７０８は、ユーザに与えられ及びユーザから受信する音声及び
／又はデータの様々な入力及び出力を容易にするべくユーザインタフェイス７０２に接続
されるように示される。ベース帯域サブシステム７０８はまた、無線デバイスの動作を容
易にし及び／又はユーザのための情報記憶を与えるデータ及び／又は命令を記憶するよう
に構成されたメモリ７０４に接続することもできる。
／又はデータの様々な入力及び出力を容易にするべくユーザインタフェイス７０２に接続
されるように示される。ベース帯域サブシステム７０８はまた、無線デバイスの動作を容
易にし及び／又はユーザのための情報記憶を与えるデータ及び／又は命令を記憶するよう
に構成されたメモリ７０４に接続することもできる。
【0124】
図２４の例において、ＤＲｘモジュール３００は、一つ以上のダイバーシティアンテナ
（例えばダイバーシティアンテナ７３０）とＡＳＭ７１４との間に実装することができる
。かかる構成により、ダイバーシティアンテナ７３０を介して受信されたＲＦ信号を、ダ
イバーシティアンテナ７３０からのＲＦ信号の損失がほとんど若しくは全く存在せず、及
び／又は当該ＲＦ信号への雑音の付加がほとんど若しくは全く存在せず、処理することが
できる（いくつかの実施形態においてＬＮＡによる増幅を含む）。ＤＲｘモジュール３０
０からの当該処理済み信号はその後、一つ以上の信号経路を介してＡＳＭへと引き回すこ
とができる。
（例えばダイバーシティアンテナ７３０）とＡＳＭ７１４との間に実装することができる
。かかる構成により、ダイバーシティアンテナ７３０を介して受信されたＲＦ信号を、ダ
イバーシティアンテナ７３０からのＲＦ信号の損失がほとんど若しくは全く存在せず、及
び／又は当該ＲＦ信号への雑音の付加がほとんど若しくは全く存在せず、処理することが
できる（いくつかの実施形態においてＬＮＡによる増幅を含む）。ＤＲｘモジュール３０
０からの当該処理済み信号はその後、一つ以上の信号経路を介してＡＳＭへと引き回すこ
とができる。
【0125】
図２４の例において、主要アンテナ７２０は、例えば、ＰＡモジュール７１２からのＲ
Ｆ信号の送信を容易にするべく構成することができる。いくつかの実施形態において、受
信動作もまた、主要アンテナを介して達成することができる。
Ｆ信号の送信を容易にするべく構成することができる。いくつかの実施形態において、受
信動作もまた、主要アンテナを介して達成することができる。
【0126】
一定数の他の無線デバイス構成が、ここに記載される一つ以上の特徴を利用し得る。例
えば、無線デバイスは、多重帯域デバイスとする必要がない。他例において、無線デバイ
スは、ダイバーシティアンテナのような付加的なアンテナ、並びにＷｉ－Ｆｉ、Ｂｌｕｅ
ｔｏｏｔｈ（登録商標）及びＧＰＳのような付加的な接続特徴を含んでよい。
えば、無線デバイスは、多重帯域デバイスとする必要がない。他例において、無線デバイ
スは、ダイバーシティアンテナのような付加的なアンテナ、並びにＷｉ－Ｆｉ、Ｂｌｕｅ
ｔｏｏｔｈ（登録商標）及びＧＰＳのような付加的な接続特徴を含んでよい。
【0127】
本明細書及び特許請求の範囲全体にわたり、文脈上そうでないことが明らかでない限り
、「含む」等の用語は、排他的又は網羅的な意味とは反対の包括的意味に、すなわち「～
を含むがこれらに限られない」との意味に解釈すべきである。ここで一般に使用される用
語「結合」は、直接接続されるか又は一つ以上の中間要素を介して接続されるかいずれか
となり得る２以上の要素を言及する。加えて、用語「ここ」、「上」、「下」及び同様の
趣旨の用語は、本願において使用される場合、本願全体を言及し、本願の任意の特定部分
を言及するわけではない。文脈が許容する場合、単数又は複数を使用する上述の詳細な説
明における用語はそれぞれ、複数又は単数をも含み得る。２つ以上の項目のリストを参照
する用語「又は」及び「若しくは」について、当該用語は以下の解釈のすべてをカバーす
る。すなわち、当該リストの任意の項目、当該リストのすべての項目、及び当該リストの
項目の任意の組み合わせである。
、「含む」等の用語は、排他的又は網羅的な意味とは反対の包括的意味に、すなわち「～
を含むがこれらに限られない」との意味に解釈すべきである。ここで一般に使用される用
語「結合」は、直接接続されるか又は一つ以上の中間要素を介して接続されるかいずれか
となり得る２以上の要素を言及する。加えて、用語「ここ」、「上」、「下」及び同様の
趣旨の用語は、本願において使用される場合、本願全体を言及し、本願の任意の特定部分
を言及するわけではない。文脈が許容する場合、単数又は複数を使用する上述の詳細な説
明における用語はそれぞれ、複数又は単数をも含み得る。２つ以上の項目のリストを参照
する用語「又は」及び「若しくは」について、当該用語は以下の解釈のすべてをカバーす
る。すなわち、当該リストの任意の項目、当該リストのすべての項目、及び当該リストの
項目の任意の組み合わせである。
【0128】
本発明の実施形態の上記詳細な説明は、排他的であることすなわち本発明を上記開示の
正確な形態に制限することを意図しない。本発明の及びその例の特定の実施形態が例示を
目的として上述されたが、当業者が認識するように、本発明の範囲において様々な均等の
修正も可能である。例えば、プロセス又はブロックが所与の順序で提示されるが、代替実
施形態は、異なる順序でステップを有するルーチンを行うこと又はブロックを有するシス
テムを用いることができ、いくつかのプロセス又はブロックは削除、移動、追加、細分化
、結合、及び／又は修正することができる。これらのプロセス又はブロックはそれぞれが
、様々な異なる態様で実装することができる。また、プロセス又はブロックが直列的に行
われるように示されることがあるが、これらのプロセス又はブロックは、その代わりに、
並列して行い又は異なる時に行うこともできる。
正確な形態に制限することを意図しない。本発明の及びその例の特定の実施形態が例示を
目的として上述されたが、当業者が認識するように、本発明の範囲において様々な均等の
修正も可能である。例えば、プロセス又はブロックが所与の順序で提示されるが、代替実
施形態は、異なる順序でステップを有するルーチンを行うこと又はブロックを有するシス
テムを用いることができ、いくつかのプロセス又はブロックは削除、移動、追加、細分化
、結合、及び／又は修正することができる。これらのプロセス又はブロックはそれぞれが
、様々な異なる態様で実装することができる。また、プロセス又はブロックが直列的に行
われるように示されることがあるが、これらのプロセス又はブロックは、その代わりに、
並列して行い又は異なる時に行うこともできる。
【0129】
ここに与えられた本発明の教示は、必ずしも上述のシステムに限られることがなく、他
のシステムにも適用することができる。上述の様々な実施形態要素及び行為は、さらなる
実施形態を与えるべく組み合わせることができる。
のシステムにも適用することができる。上述の様々な実施形態要素及び行為は、さらなる
実施形態を与えるべく組み合わせることができる。
【0130】
本発明のいくつかの実施形態が記載されたが、これらの実施形態は、例のみとして提示
されており、本開示の範囲を制限することを意図しない。実際のところ、ここに記載され
る新規な方法及びシステムは、様々な他の形態で具体化することができる。さらに、ここ
に記載される方法及びシステムの形態における様々な省略、置換及び変更が、本開示の要
旨から逸脱することなくなし得る。添付の特許請求の範囲及びその均等物が、本開示の範
囲及び要旨に収まるかかる形態又は修正をカバーすることが意図される。
されており、本開示の範囲を制限することを意図しない。実際のところ、ここに記載され
る新規な方法及びシステムは、様々な他の形態で具体化することができる。さらに、ここ
に記載される方法及びシステムの形態における様々な省略、置換及び変更が、本開示の要
旨から逸脱することなくなし得る。添付の特許請求の範囲及びその均等物が、本開示の範
囲及び要旨に収まるかかる形態又は修正をカバーすることが意図される。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
