特許 7364969 電磁場解析プログラム、電磁場解析装置及び電磁場解析方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-10-11

(45)【発行日】2023-10-19

(54)【発明の名称】電磁場解析プログラム、電磁場解析装置及び電磁場解析方法

(51)【国際特許分類】

   G06F 30/398 20200101AFI20231012BHJP

   G06F 30/27 20200101ALI20231012BHJP

   H05K 3/00 20060101ALI20231012BHJP

   G06F 119/10 20200101ALN20231012BHJP

【ＦＩ】

G06F30/398

G06F30/27

H05K3/00 D

G06F119:10

【請求項の数】 7

(21)【出願番号】P 2022553323

(86)(22)【出願日】2020-09-30

(86)【国際出願番号】 JP2020037206

(87)【国際公開番号】W WO2022070329

(87)【国際公開日】2022-04-07

【審査請求日】2022-12-08

(73)【特許権者】

【識別番号】000005223

【氏名又は名称】富士通株式会社

(74)【代理人】

【識別番号】110003421

【氏名又は名称】弁理士法人フィールズ国際特許事務所

(72)【発明者】

【氏名】山▲崎▼ 崇史

(72)【発明者】

【氏名】山根 昇平

(72)【発明者】

【氏名】山田 広明

(72)【発明者】

【氏名】大原 敏靖

(72)【発明者】

【氏名】巨智部 陽一

【審査官】合田 幸裕

(56)【参考文献】

【文献】特開２００５－１０７８７０（ＪＰ，Ａ）

【文献】特開２００３－７６７４１（ＪＰ，Ａ）

【文献】特開２００６－５３９０８（ＪＰ，Ａ）

【文献】特開２０１３－１７１３６１（ＪＰ，Ａ）

【文献】米国特許出願公開第２００５／００８６６１５（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｆ ３０／３９８

Ｇ０６Ｆ ３０／２７

Ｈ０５Ｋ ３／００

Ｇ０６Ｆ １１９／１０

ＩＥＥＥ Ｘｐｌｏｒｅ

ＪＳＴＰｌｕｓ（ＪＤｒｅａｍＩＩＩ）

(57)【特許請求の範囲】

【請求項1】

第１の回路情報に含まれる配線の幅の大きさと厚みの大きさとを特定し、
前記幅の大きさと前記厚みの大きさとの比に基づいて、前記幅の大きさ又は前記厚みの大きさのうち一方をゼロに変更した第２の回路情報を生成し、
前記第２の回路情報に基づいて電磁場解析を実行する、
処理をコンピュータに実行させることを特徴とする電磁場解析プログラム。

【請求項2】

請求項１において、
前記生成する処理では、前記幅の大きさが前記厚みの大きさよりも大きく、かつ、前記厚みの大きさに対する前記幅の大きさが閾値以上であることを前記比が示す場合、前記厚みの大きさをゼロに変更することによって前記第２の回路情報を生成する、
ことを特徴とする電磁場解析プログラム。

【請求項3】

請求項１において、さらに、
前記電磁場解析の結果に基づいて、機械学習モデルの生成に用いられる訓練データを生成する、
処理をコンピュータに実行させることを特徴とする電磁場解析プログラム。

【請求項4】

請求項３において、
前記訓練データを生成する処理では、前記電磁場解析によって特定した回路の電流分布を示す情報が含まれるように、前記訓練データの生成を行う、
ことを特徴とする電磁場解析プログラム。

【請求項5】

請求項１において、
前記生成する処理では、前記厚みの大きさが前記幅の大きさよりも大きく、かつ、前記幅の大きさに対する前記厚みの大きさが閾値以上であることを前記比が示す場合、前記幅の大きさをゼロに変更することによって前記第２の回路情報を生成する、
ことを特徴とする電磁場解析プログラム。

【請求項6】

第１の回路情報を記憶する記憶部と、
前記第１の回路情報に含まれる配線の幅の大きさと厚みの大きさとを特定し、前記幅の大きさと前記厚みの大きさとの比に基づいて、前記幅の大きさ又は前記厚みの大きさのうち一方をゼロに変更した第２の回路情報を生成し、前記第２の回路情報に基づいて電磁場解析を実行する制御部と、を有する、
ことを特徴とする電磁場解析装置。

【請求項7】

第１の回路情報に含まれる配線の幅の大きさと厚みの大きさとを特定し、
前記幅の大きさと前記厚みの大きさとの比に基づいて、前記幅の大きさ又は前記厚みの大きさのうち一方をゼロに変更した第２の回路情報を生成し、
前記第２の回路情報に基づいて電磁場解析を実行する、
処理をコンピュータに実行させることを特徴とする電磁場解析方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電磁場解析技術に関する。

【背景技術】

【0002】

電子回路基板の特性を求める場合、例えば、有限差分時間領域法（ＦＤＴＤ法：Ｆｉｎｉｔｅ Ｄｉｆｆｅｒｅｎｃｅ Ｔｉｍｅ Ｄｏｍａｉｎ ｍｅｔｈｏｄ）やスペクトル法を用いた電磁場解析が行われる。

【0003】

そして、上記のような電磁場解析を陽解法によって行う場合、支配方程式（Ｍａｘｗｅｌｌの方程式）が双曲型であるため、電磁場解析を行う作業者（以下、単に作業者とも呼ぶ）は、数値計算の安定性を確保する観点から時間の離散化刻み幅をＣＦＬ（Ｃｏｕｒａｎｔ－Ｆｒｉｅｄｒｉｃｈｓ－Ｌｅｗｙ）条件に従って決定する。具体的に、作業者は、この場合、空間の最小離散化刻み幅を光速で除算することによって算出される時定数よりも時間の離散化刻み幅が小さくなるように、時間の離散化刻み幅の決定を行う。

【先行技術文献】

【特許文献】

【0004】

【文献】特開２００６－０４０３０８号公報

【文献】特開２００６－０５３９０８号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

ここで、上記のような電子回路基板は、一般的に、電子回路基板の面内の配線形状における最小の長さスケールよりも、電子回路基板の面内に対する垂直方向（以下、単に垂直方向とも呼ぶ）の配線形状における最小の長さスケールの方が小さい。そのため、上記のような電磁場解析において、空間の最小離散化刻み幅は、例えば、電子回路基板の垂直方向の配線形状における最小の長さスケールに対応する配線の幅や厚みの大きさによって決定される。

【0006】

しかしながら、例えば、電子回路基板の面内の配線形状における最小の長さスケールが１０^０（ｍｍ）から１０^－１（ｍｍ）のオーダであるのに対し、電子回路基板の垂直方向における最小の長さスケールが１０^－２（ｍｍ）程度のオーダである場合のように、各方向の配線形状における最小の長さスケールが大きく異なる場合がある。そのため、電子回路基板に含まれる回路の離散化（メッシュ分割）が行われる場合、配線の幅や厚みの大きさによっては、空間の最小離散化刻み幅が極端に小さくなる場合がある。そして、この場合、ＣＦＬ条件を満たす必要性から時間の離散化刻み幅についても小さくなり、電磁場解析を行うために要する計算量が増大する場合がある。

【0007】

そこで、一つの側面では、本発明は、電磁場解析に伴う計算量を抑えることを可能とする電磁場解析プログラム、電磁場解析装置及び電磁場解析方法を提供することを目的とする。

【課題を解決するための手段】

【0008】

実施の形態の一態様では、第１の回路情報に含まれる配線の幅の大きさと厚みの大きさを特定し、前記幅の大きさと前記厚みの大きさとの比に基づいて、前記幅の大きさ又は前記厚みの大きさのうち一方をゼロに変更した第２の回路情報を生成し、前記第２の回路情報に基づいて電磁場解析を実行する、処理をコンピュータに実行される。

【発明の効果】

【0009】

一つの側面によれば、電磁場解析に伴う計算量を抑えることが可能になる。

【図面の簡単な説明】

【0010】

【図1】図１は、情報処理システム１０の構成を示す図である。

【図2】図２は、解析対象の電子回路基板の具体例について説明する図である。

【図3】図３は、解析対象の電子回路基板の具体例について説明する図である。

【図4】図４は、情報処理装置１のハードウエア構成を示す図である。

【図5】図５は、情報処理装置１の機能のブロック図である。

【図6】図６は、第１の実施の形態における電磁場解析処理の概略を示すフローチャート図である。

【図7】図７は、第１の実施の形態における電磁場解析処理の詳細を示すフローチャート図である。

【図8】図８は、第１の実施の形態における電磁場解析処理の詳細を示すフローチャート図である。

【図9】図９は、第１の実施の形態における電磁場解析処理の詳細を示すフローチャート図である。

【図10】図１０は、回路情報１３１の具体例を示す図である。

【図11】図１１は、変更後回路情報１３２の具体例を示す図である。

【図12】図１２は、回路情報１３１の具体例を示す図である。

【図13】図１３は、第１の実施の形態における電磁場解析処理の詳細を示す図である。

【図14】図１４は、第１の実施の形態における電磁場解析処理の詳細を示す図である。

【図15】図１５は、第１の実施の形態における電磁場解析処理の詳細を示す図である。

【図16】図１６は、第１の実施の形態における電磁場解析処理の詳細を示す図である。

【発明を実施するための形態】

【0011】

［情報処理システムの構成］
初めに、情報処理システム１０の構成について説明を行う。図１は、情報処理システム１０の構成を示す図である。

【0012】

図１に示す情報処理システム１０は、情報処理装置１と操作端末２とを有する。

【0013】

操作端末２は、ネットワークＮＷを介して情報処理装置１とアクセスが可能な端末であって、例えば、開発者が必要な情報の入力等を行うＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）等であってよい。

【0014】

情報処理装置１は、例えば、１台以上の物理マシンである。具体的に、情報処理装置１は、解析対象の電子回路基板に含まれる配線（例えば、線路や面パタン等）についての電磁場解析を行う。

【0015】

［解析対象の電子回路基板の具体例］
図２及び図３は、解析対象の電子回路基板の具体例について説明する図である。図２は、電子回路基板Ｓ１の垂直断面図であり、図３は、電子回路基板Ｓ２の垂直断面図である。なお、以下、電子回路基板Ｓ１と電子回路基板Ｓ２とを総称して電子回路基板Ｓとも呼ぶ。

【0016】

具体的に、図２に示す電子回路基板Ｓ１では、誘電体Ｓ１２の表面において線路Ｓ１１が配置されている。

【0017】

また、図３に示す電子回路基板Ｓ２では、誘電体Ｓ２２及び誘電体Ｓ２３に上下から挟まれる位置において線路Ｓ２１が配置されている。

【0018】

ここで、例えば、図２に示す線路Ｓ１１の幅の大きさ（図２における線路Ｓ１１の左右方向の大きさ）や線路Ｓ１１の厚さの大きさ（図２における線路Ｓ１１の上下方向の大きさ）が、線路Ｓ１１の長さ（図２における線路Ｓ１１の奥行方向の長さ）よりも小さい場合、電子回路基板Ｓ１の幾何構造についての最小の長さスケールは、線路Ｓ１１の幅又は厚みの大きさによって決定される。

【0019】

同様に、例えば、図３に示す線路Ｓ２１の幅の大きさ（図３における線路Ｓ２１の左右方向の大きさ）や線路Ｓ２１の厚さの大きさ（図３における線路Ｓ２１の上下方向の大きさ）が、線路Ｓ２１の長さ（図３における線路Ｓ２１の奥行方向の長さ）よりも小さい場合、電子回路基板Ｓ２の幾何構造についての最小の長さスケールは、線路Ｓ２１の幅又は厚みの大きさによって決定される。

【0020】

しかしながら、例えば、電子回路基板Ｓの面内における最小の長さスケールが１０^０（ｍｍ）から１０^－１（ｍｍ）のオーダであるのに対し、電子回路基板Ｓの面内に対する垂直方向における最小の長さスケールが１０^－２（ｍｍ）程度のオーダになる場合のように、各方向の配線形状における最小の長さスケールが大きく異なる場合がある。そのため、電子回路基板Ｓに含まれる回路の離散化（メッシュ分割）が行われる場合、線路の幅や厚みの大きさによっては、空間の最小離散化刻み幅が極端に小さくなる場合がある。そして、この場合、ＣＦＬ条件を満たす必要性から時間の離散化刻み幅についても小さくなり、電磁場解析を行うために要する計算量が増大する場合がある。

【0021】

そこで、本実施の形態における情報処理装置１は、例えば、電子回路基板Ｓに含まれる回路についての回路情報（以下、第１の回路情報とも呼ぶ）を参照し、回路情報に含まれる線路の幅の大きさと厚みの大きさとを特定する。そして、情報処理装置１は、特定した幅の大きさと厚みの大きさとの比に基づいて、特定した幅の大きさ又は厚みの大きさのうち一方をゼロに変更した変更後回路情報（以下、第２の回路情報とも呼ぶ）を生成する。その後、情報処理装置１は、生成した第２の回路情報に基づいて電磁場解析を実行する。

【0022】

すなわち、電子回路基板Ｓに含まれる回路の特性は、例えば、線路の幅や厚さの大きさ、電子回路基板Ｓを構成する層の厚さの大きさ及び比誘電率に基づく特性インピーダンスによって決定される。そのため、例えば、線路の厚さの大きさと線路の幅の大きさとが大きく異なる場合、線路の厚さと幅とのうちの小さい方の大きさは、特性インピーダンスに与える影響が小さいと判断できる。

【0023】

したがって、例えば、線路の厚さの大きさが線路の幅の大きさよりも十分に小さい場合、線路の厚さの大きさをより小さく変更した場合であっても、離散化が行われた後の回路の特性に与える影響は小さいものと判断できる。一方、例えば、線路の幅の大きさが線路の厚さの大きさよりも十分に小さい場合、線路の幅の大きさをより小さく変更した場合であっても、離散化が行われた後の回路の特性に与える影響は小さいものと判断できる。

【0024】

そこで、本実施の形態における情報処理装置１は、線路の厚さの大きさが線路の幅の大きさよりも十分に小さい場合、その線路を２次元のＰＥＣ（Ｐｅｒｆｅｃｔ Ｅｌｅｃｔｒｉｃ Ｃｏｎｄｕｃｔｏｒ）に置き換えることによって線路の厚さの大きさをゼロに変更した上で、電子回路基板Ｓに含まれる回路の離散化を行う。また、本実施の形態における情報処理装置１は、線路の幅の大きさが線路の厚さの大きさよりも十分に小さい場合、その線路を２次元のＰＥＣに置き換えることによって線路の幅の大きさをゼロに変更した上で、電子回路基板Ｓに含まれる回路の離散化を行う。

【0025】

これにより、本実施の形態における情報処理装置１は、電子回路基板Ｓについての最小の長さスケールが配線の幅及び厚みのうちの小さい方の大きさによって決定されることを防止することが可能になる。そのため、情報処理装置１は、電子回路基板Ｓに含まれる回路についての離散化が行われる際に、空間の最小離散化刻み幅が極端に小さくなることを防止することが可能になる。

【0026】

さらに、情報処理装置１は、空間の最小離散化刻み幅を大きくすることで、ＣＦＬ条件によって決定される時間の離散化刻み幅についても小さくなることを防止することが可能になる。

【0027】

そのため、情報処理装置１は、電磁場解析を行う際の問題サイズを抑えることが可能になり、電磁場解析に要する計算量の増大を抑えることが可能になる。

【0028】

［情報処理システムのハードウエア構成］
図４は、情報処理装置１のハードウエア構成を示す図である。

【0029】

情報処理装置１は、図４に示すように、プロセッサであるＣＰＵ１０１と、メモリ１０２と、通信装置１０３と、記憶媒体１０４とを有する。各部は、バス１０５を介して互いに接続される。

【0030】

記憶媒体１０４は、例えば、電子回路基板Ｓに含まれる回路についての電磁場解析を行う処理（以下、電磁場解析処理とも呼ぶ）を行うためのプログラム１１０を記憶するプログラム格納領域（図示しない）を有する。また、記憶媒体１０４は、例えば、電磁場解析処理を行う際に用いられる情報を記憶する情報格納領域１３０を有する。なお、記憶媒体１０４は、例えば、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）やＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）であってよい。

【0031】

ＣＰＵ１０１は、記憶媒体１０４からメモリ１０２にロードされたプログラム１１０を実行して電磁場解析処理を行う。

【0032】

また、通信装置１０３は、例えば、ネットワークＮＷを介して操作端末２との通信を行う。

【0033】

［情報処理システムの機能］
図５は、情報処理装置１の機能のブロック図である。

【0034】

情報処理装置１は、図５に示すように、例えば、ＣＰＵ１０１やメモリ１０２等のハードウエアとプログラム１１０とが有機的に協働することにより、情報受信部１１１と、情報管理部１１２と、情報生成部１１３と、解析実行部１１４とを含む各種機能を実現する。

【0035】

また、情報処理装置１は、例えば、図５に示すように、回路情報１３１と、変更後回路情報１３２とを情報格納領域１３０に記憶する。

【0036】

情報受信部１１１は、例えば、開発者が操作端末２を介して送信した回路情報１３１を受信する。そして、情報管理部１１２は、例えば、情報受信部１１１が受信した回路情報１３１を情報格納領域１３０に格納する。

【0037】

情報生成部１１３は、例えば、情報格納領域１３０に記憶した回路情報１３１を参照し、電子回路基板Ｓに含まれる線路の幅の大きさと厚みの大きさとを特定する。そして、情報生成部１１３は、特定した幅の大きさと厚みの大きさとの比に基づいて、特定した幅の大きさ又は厚みの大きさのうち一方をゼロに変更した回路情報１３１である変更後回路情報１３２を生成する。そして、情報管理部１１２は、例えば、情報生成部１１３が生成した変更後回路情報１３２を情報格納領域１３０に記憶する。

【0038】

解析実行部１１４は、例えば、情報格納領域１３０に記憶した変更後回路情報１３２を参照し、解析対象の電子回路基板に含まれる電磁場解析を行う。

【0039】

［第１の実施の形態の概略］
図６は、第１の実施の形態における電磁場解析処理の概略を示すフローチャート図である。

【0040】

情報処理装置１は、図６に示すように、解析タイミングになるまで待機する（Ｓ１０１のＮＯ）。解析タイミングは、例えば、開発者が操作端末２を介して電磁場解析を開始する旨の情報を入力したタイミングであってよい。

【0041】

そして、解析タイミングになった場合（Ｓ１０１のＹＥＳ）、情報処理装置１は、回路情報１３１に含まれる線路の幅の大きさと厚みの大きさとを特定する（Ｓ１０２）。

【0042】

続いて、情報処理装置１は、Ｓ１０２の処理で特定した幅の大きさと厚みの大きさとの比に基づいて、Ｓ１０２の処理で特定した幅の大きさ又は厚みの大きさのうち一方をゼロに変更した変更後回路情報１３２を生成する（Ｓ１０３）。

【0043】

その後、情報処理装置１は、Ｓ１０３の処理で生成した変更後回路情報１３２に基づいて電磁場解析を実行する（Ｓ１０４）。

【0044】

これにより、本実施の形態における情報処理装置１は、電子回路基板Ｓについての最小の長さスケールが配線の幅及び厚みのうちの小さい方の大きさによって決定されることを防止することが可能になる。そのため、情報処理装置１は、電子回路基板Ｓに含まれる回路についての離散化が行われる際に、空間の最小離散化刻み幅が極端に小さくなることを防止することが可能になる。

【0045】

さらに、情報処理装置１は、空間の最小離散化刻み幅を大きくすることで、ＣＦＬ条件によって決定される時間の離散化刻み幅についても小さくなることを防止することが可能になる。

【0046】

そのため、情報処理装置１は、電磁場解析を行う際の問題サイズを抑えることが可能になり、電磁場解析に要する計算量の増大を抑えることが可能になる。

【0047】

［第１の実施の形態の詳細］
図７から図９は、第１の実施の形態における電磁場解析処理の詳細を示すフローチャート図である。また、図１０から図１６は、第１の実施の形態における電磁場解析処理の詳細を示す図である。

【0048】

［情報管理処理］
初めに、電磁場解析処理のうち、回路情報１３１の情報を管理する処理（以下、情報管理処理とも呼ぶ）について説明を行う。図７は、情報管理処理について説明するフローチャート図である。

【0049】

情報処理装置１の情報受信部１１１は、図７に示すように、回路情報１３１を受信するまで待機する（Ｓ１１のＮＯ）。具体的に、情報受信部１１１は、例えば、開発者が操作端末２を介して入力した回路情報１３１を受信するまで待機する。

【0050】

そして、情報処理装置１の情報管理部１１２は、Ｓ１１の処理において受信した回路情報１３１を情報格納領域１３０に記憶する（Ｓ１２）。

【0051】

［回路情報の具体例］
図１０は、回路情報１３１の具体例を示す図である。

【0052】

図１０に示す回路情報１３１は、例えば、電子回路基板Ｓの含まれる各線路を識別する「識別情報」と、各線路の幅の大きさが設定される「幅」と、各線路の厚さの大きさが設定される「厚さ」とを項目として有する。

【0053】

具体的に、図１０に示す回路情報１３１における１行目の情報（「識別情報」が「１」である情報）には、「幅」として「０．３（ｍｍ）」が設定され、「厚さ」として「０．０３５（ｍｍ）」が設定されている。

【0054】

また、図１０に示す回路情報１３１における２行目の情報（「識別情報」が「２」である情報）には、「幅」として「０．３（ｍｍ）」が設定され、「厚さ」として「０．０１８（ｍｍ）」が設定されている。図１０に含まれる他の情報についての説明は省略する。

【0055】

以下、図１０に示す回路情報１３１における１行目の情報は、図２で説明した電子回路基板Ｓ１に配置された線路Ｓ１１に対応する情報であるものとして説明を行う。また、図１０に示す回路情報１３１における２行目の情報は、図３で説明した電子回路基板Ｓ２に配置された線路Ｓ２１に対応する情報であるものとして説明を行う。すなわち、以下、図２で説明した線路Ｓ１１の幅及び厚さの大きさが「０．３（ｍｍ）」及び「０．０３５（ｍｍ）」であるものとして説明を行う。また、図３で説明した線路Ｓ２１の幅及び厚さの大きさが「０．３（ｍｍ）」及び「０．０１８（ｍｍ）」であるものとして説明を行う。

【0056】

なお、以下、電子回路基板Ｓに配置されている線路についての情報が回路情報１３１に含まれている場合について説明を行うが、回路情報１３１は、例えば、電子回路基板Ｓに配置されている面パタンについての情報（面パタンの幅及び厚さの大きさ等）を含むものであってもよい。

【0057】

［電磁場解析処理のメイン処理］
図８及び図９は、電磁場解析処理のメイン処理について説明するフローチャート図である。

【0058】

情報処理装置１の情報生成部１１３は、図８に示すように、解析タイミングになるまで待機する（Ｓ２１のＮＯ）。解析タイミングは、例えば、開発者が操作端末２を介して電磁場解析を開始する旨の情報を入力したタイミングであってよい。

【0059】

そして、解析タイミングになった場合（Ｓ２１のＹＥＳ）、情報生成部１１３は、情報格納領域１３０に記憶した回路情報１３１に情報が含まれる線路の幅の大きさと厚みの大きさとの組合せを特定する（Ｓ２２）。

【0060】

具体的に、図１０に示す回路情報１３１には、例えば、「識別情報」が「１」である線路についての情報（１行目の情報）と、「識別情報」が「２」である線路についての情報（２行目の情報）とが含まれている。そのため、情報生成部１１３は、例えば、「識別情報」に「１」が設定された情報の「幅」及び「厚さ」に設定された情報である「０．３（ｍｍ）」及び「０．０３５（ｍｍ）」の組合せを特定する。また、情報生成部１１３は、例えば「識別情報」に「２」が設定された情報の「幅」及び「厚さ」に設定された情報である「０．３（ｍｍ）」及び「０．０１８（ｍｍ）」の組合せを特定する。

【0061】

なお、例えば、面パタンについての情報が回路情報１３１に含まれている場合、情報生成部１１３は、面パタンの幅の大きさと厚みの大きさとの組合せについての特定を併せて行うものであってもよい。そして、情報処理装置１は、この場合、Ｓ２３以降の処理において面パタンについての処理を併せて行うものであってよい。

【0062】

続いて、情報生成部１１３は、例えば、Ｓ２２の処理で特定した組合せごとに、Ｓ２２の処理で特定した幅の大きさをＳ２２の処理で特定した厚みの大きさで除算する（Ｓ２３）。

【0063】

具体的に、情報生成部１１３は、例えば、線路の幅の大きさと厚さの大きさの組合せとして「０．３（ｍｍ）」及び「０．０３５（ｍｍ）」が特定されている場合、「０．３（ｍｍ）」を「０．０３５（ｍｍ）」で除算することによって「８．５７・・・」を算出する。また、情報生成部１１３は、例えば、線路の幅の大きさと厚さの大きさの組合せとして「０．３（ｍｍ）」及び「０．０１８（ｍｍ）」が特定されている場合、「０．３（ｍｍ）」を「０．０１８（ｍｍ）」で除算することによって「１６．６６・・・」を算出する。

【0064】

さらに、情報生成部１１３は、例えば、Ｓ２２の処理で特定した組合せのうち、Ｓ２３の処理で算出した値が閾値以上である組合せを特定する（Ｓ２４）。

【0065】

その結果、Ｓ２３の処理で算出した値が閾値以上である組合せが特定された場合（Ｓ２５のＹＥＳ）、情報生成部１１３は、情報格納領域１３０に記憶した回路情報１３１に含まれる情報のうち、Ｓ２４の処理で特定した組合せに対応する線路の厚みの大きさをゼロにすることによって変更後回路情報１３２を生成する（Ｓ２６）。

【0066】

一方、Ｓ２３の処理で算出した値が閾値以上である組合せが特定されなかった場合（Ｓ２５のＮＯ）、情報生成部１１３は、Ｓ２６の処理を行わない。

【0067】

［変更後回路情報の具体例（１）］
図１１は、変更後回路情報１３２の具体例を示す図である。図１１に示す変更後回路情報１３２は、図１０に示す回路情報１３１を変更することによって生成された情報である。

【0068】

具体的に、例えば、図１０に示す回路情報１３１における「識別情報」が「１」である情報についての算出結果（Ｓ２３の処理の算出結果）として「８．５７・・・」が算出され、かつ、Ｓ２４の処理における閾値が「５」であった場合、情報生成部１１３は、「識別情報」が「１」である情報に対応する線路の厚みの大きさをゼロにすることを決定する。そして、情報生成部１１３は、この場合、例えば、図１１の下線部分に示すように、「識別情報」が「１」である情報（１行目の情報）の「厚さ」を「０（ｍｍ）」に更新する。

【0069】

また、例えば、図１０に示す回路情報１３１における「識別情報」が「２」である情報についての算出結果（Ｓ２３の処理の算出結果）として「１６．６６・・・」が算出され、かつ、Ｓ２４の処理における閾値が「５」であった場合、情報生成部１１３は、「識別情報」が「２」である情報に対応する線路の厚みの大きさをゼロにすることを決定する。そして、情報生成部１１３は、この場合、例えば、図１１の下線部分に示すように、「識別情報」が「２」である情報（２行目の情報）の「厚さ」を「０（ｍｍ）」に更新する。

【0070】

すなわち、図１１に示す変更後回路情報１３２における１行目の情報は、図１２に示すように、厚みを有する線路Ｓ１１の代わりに厚みを有しない線路Ｓ１４が電子回路基板Ｓ１に配置されることを示している。また、図１１に示す変更後回路情報１３２における２行目の情報は、図１３に示すように、厚みを有する線路Ｓ２１の代わりに厚みを有しない線路Ｓ２５が電子回路基板Ｓ２に配置されることを示している。

【0071】

図９に戻り、情報生成部１１３は、例えば、Ｓ２２の処理で特定した組合せのうち、Ｓ２３の処理で算出した値の逆数が閾値以上である組合せを特定する（Ｓ３１）。

【0072】

その結果、Ｓ２３の処理で算出した値の逆数が閾値以上である組合せが特定された場合（Ｓ３２のＹＥＳ）、情報生成部１１３は、情報格納領域１３０に記憶した回路情報１３１に含まれる情報のうち、Ｓ３１の処理で特定した組合せに対応する線路の幅の大きさをゼロにすることによって変更後回路情報１３２を生成する（Ｓ３３）。

【0073】

一方、Ｓ２３の処理で算出した値の逆数が閾値以上である組合せが特定されなかった場合（Ｓ３２のＮＯ）、情報生成部１１３は、Ｓ３３の処理を行わない。

【0074】

［変更後回路情報の具体例（２）］
図１４は、変更後回路情報１３２の具体例を示す図である。図１４に示す変更後回路情報１３２は、図１１に示す回路情報１３１を変更することによって生成された情報である。

【0075】

具体的に、図１０に示す回路情報１３１における「識別情報」が「３」である情報（３行目の情報）には、「幅」として「０．０２（ｍｍ）」が設定され、「厚さ」として「０．２（ｍｍ）」が設定されている。すなわち、図１０に示す回路情報１３１における「識別情報」が「３」である情報は、Ｓ２３の処理の算出結果の逆数が「１０」になることを示している。そのため、例えば、Ｓ２４の処理における閾値が「５」であった場合、情報生成部１１３は、「識別情報」が「３」である情報に対応する線路の幅の大きさをゼロにすることを決定する。そして、情報生成部１１３は、この場合、例えば、図１４の下線部分に示すように、「識別情報」が「３」である情報（３行目の情報）の「厚さ」を「０（ｍｍ）」に更新する。

【0076】

図９に戻り、情報処理装置１の解析実行部１１４は、情報格納領域１３０に記憶した変更後回路情報１３２を参照し、変更後回路情報１３２に情報が含まれる各線路についての離散化を行う（Ｓ３４）。

【0077】

具体的に、解析実行部１１４は、情報格納領域１３０に記憶した変更後回路情報１３２を参照し、例えば、電子回路基板Ｓに含まれる線路の幅の大きさと厚みの大きさとのうち、ゼロが設定されていない大きさを空間の最小離散化刻み幅として決定する。そして、解析実行部１１４は、例えば、決定した空間の最小離散化刻み幅がメッシュ幅になるように、電子回路基板Ｓを含む３次元空間についてのメッシュ分割を行う。

【0078】

その後、解析実行部１１４は、Ｓ３４の処理で離散化を行った各線路についての電磁場解析を行う（Ｓ３５）。

【0079】

具体的に、解析実行部１１４は、Ｓ３４の処理で決定した空間の最小離散刻み幅から時間の離散刻み幅を算出する。さらに具体的に、解析実行部１１４は、ＣＦＬ条件に従い、空間の最小離散化刻み幅を光速で除算することによって算出される時定数よりも時間の離散化刻み幅が小さくなるように、時間の離散化刻み幅の算出を行う。そして、解析実行部１１４は、算出した時間の離散化刻み幅を用いることによって、電子回路基板Ｓについての電磁場解析を行う。

【0080】

［線路の厚みの変更による影響］
図１５及び図１６は、電子回路基板Ｓに含まれる線路の厚みの変更による影響を示す図である。図１５は、図２で説明した電子回路基板Ｓ１に含まれる線路Ｓ１１を線路Ｓ１４に変更したことによる影響を示す図であり、図１６は、図３で説明した電子回路基板Ｓ２に含まれる線路Ｓ２１を線路Ｓ２５に変更したことによる影響を示す図である。また、図１５及び図１６における横軸及び縦軸は、周波数及び入力インピーダンスをそれぞれ示している。

【0081】

なお、以下、図２における誘電体Ｓ１２の上下方向の大きさ（層厚）が「０．１６６（ｍｍ）」であり、図３における誘電体Ｓ２２の上下方向の大きさが「０．２１６（ｍｍ）」であり、図３における誘電体Ｓ２３の上下方向の大きさが「０．７８４（ｍｍ）」であるものとする。

【0082】

具体的に、図１５に示す例は、線路Ｓ１１を用いた場合の入力インピーダンス（すなわち、図２の状態における入力インピーダンス）と、線路Ｓ１４を用いた場合の入力インピーダンス（すなわち、図１２の状態における入力インピーダンス）との差異が、最大でも２（Ω）程度であることを示している。

【0083】

また、図１６に示す例は、線路Ｓ２１を用いた場合の入力インピーダンス（すなわち、図３の状態における入力インピーダンス）と、線路Ｓ２５を用いた場合の入力インピーダンス（すなわち、図１３の状態における入力インピーダンス）との差異が、最大でも３（Ω）程度であることを示している。

【0084】

すなわち、図１５及び図１６に示す例は、各グラフの概形が大局的に一致していることを示している。また、図１５及び図１６に示す例は、各グラフにおける入力インピーダンスの差異が２～３（Ω）程度であり、各グラフにおける入力インピーダンスの平均値（約４５（Ω））に対して十分に小さいことを示している。そのため、図１５及び図１６に示す例は、電子回路基板Ｓに配置された線路の厚みをゼロに変更した場合であっても、特性インピーダンスに与える影響が小さいことを示していると判断できる。

【0085】

このように、本実施の形態における情報処理装置１は、解析対象の電子回路基板（図示しない）に含まれる回路についての回路情報１３１を参照し、回路情報１３１に情報が含まれる配線の幅の大きさと厚みの大きさを特定する。そして、情報処理装置１は、特定した幅の大きさと厚みの大きさとの比に基づいて、特定した幅の大きさ又は厚みの大きさのうち一方をゼロに変更した変更後回路情報１３２を生成する。その後、情報処理装置１は、生成した第２の回路情報に基づいて電磁場解析を実行する。

【0086】

すなわち、電子回路基板Ｓに含まれる回路の特性は、例えば、線路の幅や厚さの大きさ、電子回路基板Ｓを構成する層の厚さの大きさ及び比誘電率に基づく特性インピーダンスによって決定される。そのため、例えば、線路の厚さの大きさと線路の幅の大きさとが大きく異なる場合、線路の厚さと幅とのうちの小さい方の大きさは、特性インピーダンスに与える影響が小さいと判断できる。

【0087】

したがって、例えば、線路の厚さの大きさが線路の幅の大きさよりも十分に小さい場合、線路の厚さの大きさをより小さく変更した場合であっても、離散化が行われた後の回路の特性に与える影響は小さいものと判断できる。一方、例えば、線路の幅の大きさが線路の厚さの大きさよりも十分に小さい場合、線路の幅の大きさをより小さく変更した場合であっても、離散化が行われた後の回路の特性に与える影響は小さいものと判断できる。

【0088】

そこで、本実施の形態における情報処理装置１は、線路の厚さの大きさが線路の幅の大きさよりも十分に小さい場合、その線路を２次元のＰＥＣに置き換えることによって線路の厚さの大きさをゼロに変更した上で、電子回路基板Ｓに含まれる回路の離散化を行う。また、本実施の形態における情報処理装置１は、線路の幅の大きさが線路の厚さの大きさよりも十分に小さい場合、その線路を２次元のＰＥＣに置き換えることによって線路の幅の大きさをゼロに変更した上で、電子回路基板Ｓに含まれる回路の離散化を行う。

【0089】

これにより、本実施の形態における情報処理装置１は、電子回路基板Ｓについての最小の長さスケールが配線の幅及び厚みのうちの小さい方の大きさによって決定されることを防止することが可能になる。そのため、情報処理装置１は、電子回路基板Ｓに含まれる回路についての離散化が行われる際に、空間の最小離散化刻み幅が極端に小さくなることを防止することが可能になる。

【0090】

具体的に、例えば、格子の間隔を均等にするメッシュ分割が行われる場合、全体の格子数を抑えることが可能になり、空間の最小離散化刻み幅を大きくすることが可能になる。また、格子の間隔を不均等にするメッシュ分割が行われる場合、隣接する格子の間隔を大きく変えることはできないが、この場合においても、全体の格子数を抑えることが可能になり、空間の最小離散化刻み幅を大きくすることが可能になる。

【0091】

さらに、情報処理装置１は、空間の最小離散化刻み幅を大きくすることで、ＣＦＬ条件によって決定される時間の離散化刻み幅についても小さくなることを防止することが可能になる。

【0092】

そのため、情報処理装置１は、電磁場解析を行う際の問題サイズを抑えることが可能になり、電磁場解析に要する計算量の増大を抑えることが可能になる。

【0093】

なお、近年では、電子回路基板において電流が流れた際に放射されるＥＭＩを測定する際に、ＦＤＴＤ法による解析結果を正解ラベルとして生成された機械学習モデルが用いられる場合がある。そのため、本実施の形態における情報処理装置１は、例えば、本実施の形態における電磁場解析において特定した回路の電流分布を特徴量とすることにより、上記の機械学習モデルの生成に用いられる訓練データの生成を行うものであってもよい。

【符号の説明】

【0094】

１：情報処理装置 ２：操作端末
１０：情報処理システム ＮＷ：ネットワーク

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】