IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ ローム株式会社の特許一覧

(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-10-11
(45)【発行日】2023-10-19
(54)【発明の名称】半導体装置
(51)【国際特許分類】
   H01L 23/36 20060101AFI20231012BHJP
   H01L 25/07 20060101ALI20231012BHJP
   H01L 25/18 20230101ALI20231012BHJP
   H01L 23/12 20060101ALI20231012BHJP
【FI】
H01L23/36 C
H01L25/04 C
H01L23/12 J
H01L23/12 Q
【請求項の数】 19
(21)【出願番号】P 2020566397
(86)(22)【出願日】2020-01-10
(86)【国際出願番号】 JP2020000612
(87)【国際公開番号】W WO2020149225
(87)【国際公開日】2020-07-23
【審査請求日】2022-09-05
(31)【優先権主張番号】P 2019004916
(32)【優先日】2019-01-16
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】100135389
【弁理士】
【氏名又は名称】臼井 尚
(74)【代理人】
【識別番号】100200609
【弁理士】
【氏名又は名称】齊藤 智和
(72)【発明者】
【氏名】神田 沢水
【審査官】河合 俊英
(56)【参考文献】
【文献】特開2003-031718(JP,A)
【文献】国際公開第2009/131217(WO,A1)
【文献】特開2001-332823(JP,A)
【文献】特開2003-100966(JP,A)
【文献】特開2002-343911(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H01L 23/36
H01L 25/07
H01L 23/12
(57)【特許請求の範囲】
【請求項1】
絶縁基板と、
厚さ方向において互いに反対側を向く第1主面および第1裏面を各々が有するとともに、前記第1裏面が前記絶縁基板に接合された複数の配線層と、
前記厚さ方向において前記第1主面と同じ側を向く第2主面、および前記第2主面とは反対側を向く第2裏面を各々が有するとともに、前記厚さ方向において前記絶縁基板を基準として前記複数の配線層とは反対側に位置し、かつ前記第2主面が前記絶縁基板に接合された複数の放熱層と、
前記複数の配線層の前記第1主面のいずれかに接合された半導体素子と、
前記絶縁基板、前記複数の配線層、および前記半導体素子を覆う封止樹脂と、
前記厚さ方向において前記絶縁基板を基準として前記複数の配線層とは反対側に位置する連結層と、を備え、
前記厚さ方向視て、前記複数の配線層は、前記複数の放熱層に対して個別に重なっており、
前記連結層は、前記絶縁基板に接合され、かつ前記複数の放熱層の少なくとも2つを相互に連結している、半導体装置。
【請求項2】
前記複数の配線層の各々の厚さは、前記絶縁基板の厚さよりも大である、請求項1に記載の半導体装置。
【請求項3】
前記複数の放熱層の各々の厚さは、前記絶縁基板の厚さよりも大である、請求項2に記載の半導体装置。
【請求項4】
前記複数の配線層の各々の厚さは、0.8mm以上であり、
前記複数の配線層の各々の厚さは、0.8mm以上である、請求項に記載の半導体装置。
【請求項5】
前記厚さ方向に視て、前記複数の配線層の各々の形状と、前記複数の配線層に個別に重なる前記複数の放熱層の各々の形状と、は、互いに等しい、請求項2ないし4のいずれかに記載の半導体装置。
【請求項6】
前記複数の配線層の各々は、前記第1主面および前記第1裏面の双方につながる複数の第1端面を有し、
前記複数の放熱層の各々は、前記第2主面および前記第2裏面の双方につながる複数の第2端面を有し、
前記厚さ方向に視て、前記複数の第2端面の位置は、前記複数の第1端面の位置に等しい、請求項に記載の半導体装置。
【請求項7】
前記複数の配線層の各々は、前記第1主面および前記第1裏面の双方につながる複数の第1端面を有し、
前記複数の放熱層の各々は、前記第2主面および前記第2裏面の双方につながる複数の第2端面を有し、
前記複数の第2端面の少なくともいずれかが、前記複数の第1端面の少なくともいずれかよりも外方に位置する、請求項に記載の半導体装置。
【請求項8】
前記複数の第1端面は、前記厚さ方向に対して直交する第1方向において互いに離れた一対の第1面を含み、
前記複数の第2端面は、前記第1方向において互いに離れた一対の第2面を含み、
前記一対の第2面の少なくともいずれかが、前記一対の第1面の少なくともいずれかよりも外方に位置する、請求項7に記載の半導体装置。
【請求項9】
前記一対の第1面のいずれかと、その面に対して外方に位置する前記一対の第2面のいずれかと、の前記第1方向の最小距離は、前記絶縁基板の厚さと、前記複数の放熱層のうち前記一対の第2面を有するものの厚さと、を加えた値以上である、請求項8に記載の半導体装置。
【請求項10】
前記厚さ方向に視て、前記一対の第2面の一方の位置は、当該第2面に最も近い前記一対の第1面のいずれかの位置に等しく、
前記一対の第2面の他方は、当該第2面に最も近い前記一対の第1面のいずれかよりも外方に位置する、請求項に記載の半導体装置。
【請求項11】
前記一対の第2面は、前記一対の第1面よりも外方に位置する、請求項に記載の半導体装置。
【請求項12】
前記複数の第1端面は、前記厚さ方向および前記第1方向の双方に対して直交する第2方向において互いに離れた一対の第3面を含み、
前記複数の第2端面は、前記第2方向において互いに離間した一対の第4面を含み、
前記一対の第4面の少なくともいずれかが、前記一対の第3面の少なくともいずれかよりも外方に位置する、請求項8ないし11のいずれかに記載の半導体装置。
【請求項13】
前記一対の第3面のいずれかと、その面に対して外方に位置する前記一対の第4面のいずれかと、の前記第2方向の最小距離は、前記絶縁基板の厚さと、前記複数の放熱層のうち前記一対の第4面を有するものの厚さと、を加えた値以上である、請求項12に記載の半導体装置。
【請求項14】
前記厚さ方向に視て、前記一対の第4面の一方の位置は、当該第4面に最も近い前記一対の第3面のいずれかの位置に等しく、
前記一対の第4面の他方は、当該第4面に最も近い前記一対の第3面のいずれかよりも外方に位置する、請求項13に記載の半導体装置。
【請求項15】
前記一対の第4面は、前記一対の第3面よりも外方に位置する、請求項13に記載の半導体装置。
【請求項16】
前記複数の放熱層の各々の一部は、前記封止樹脂に覆われており、
前記複数の放熱層の各々の前記第2裏面が、前記封止樹脂から露出している、請求項1ないし15のいずれかに記載の半導体装置。
【請求項17】
前記厚さ方向に視て、前記複数の配線層の各々と、前記複数の放熱層の各々と、は、前記絶縁基板の周縁よりも内方に位置する、請求項16に記載の半導体装置。
【請求項18】
前記半導体素子は、炭化ケイ素を含むMOSFET、またはショットキーバリアダイオードである、請求項1ないし17のいずれかに記載の半導体装置。
【請求項19】
絶縁基板と、
厚さ方向において互いに反対側を向く第1主面および第1裏面を各々が有するとともに、前記第1裏面が前記絶縁基板に接合された複数の配線層と、
前記厚さ方向において前記第1主面と同じ側を向く第2主面、および前記第2主面とは反対側を向く第2裏面を各々が有するとともに、前記厚さ方向において前記絶縁基板を基準として前記複数の配線層とは反対側に位置し、かつ前記第2主面が前記絶縁基板に接合された複数の放熱層と、
前記複数の配線層の前記第1主面のいずれかに接合された半導体素子と、
前記絶縁基板、前記複数の配線層、および前記半導体素子を覆う封止樹脂と、を備え、
前記半導体素子は、炭化ケイ素を含み、
前記厚さ方向に視て、前記複数の配線層は、前記複数の放熱層に対して個別に重なっており、
前記複数の配線層の各々の厚さと、前記複数の放熱層の各々の厚さと、は、前記絶縁基板の厚さよりも大であり、
前記複数の配線層の各々の厚さは、0.8mm以上であり、
前記複数の配線層の各々の厚さは、0.8mm以上である、半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、半導体素子を備える半導体装置に関し、特に半導体素子がスイッチング素子である半導体装置に関する。
【背景技術】
【0002】
従来、MOSFETやIGBTなどの半導体素子を搭載した半導体装置が広く知られている。特許文献1には、このような半導体素子を搭載した半導体装置の一例が開示されている。当該半導体装置においては、絶縁基板の表面に複数の配線層(特許文献1では金属パターン4a,4b)が設けられ、絶縁基板の裏面に放熱層(特許文献1では金属パターン4c)が設けられている。放熱層は、絶縁基板の裏面全体にわたって設けられている。このため、放熱層の体積は、複数の配線層の体積よりも大である。したがって、ある所定の温度において、放熱層の熱膨張量は、複数の配線層の全体の熱膨張量よりも大である。なお、複数の配線層には、半導体素子(特許文献1ではIGBT)が接合されている。
【0003】
このような半導体装置においては、放熱性をより向上させるために、複数の配線層、および放熱層の双方の厚さを、より大にする方策が検討されている。半導体装置に本方策を講じると、両者の熱膨張量の差がより大きくなり、絶縁基板に熱が与えられる半導体装置の製造時(主に半導体素子の接合工程や封止樹脂の形成工程)および使用時において、絶縁基板に発生する反りがより顕著になる恐れがある。当該反りがより顕著になると、半導体装置の生産性、および使用時の信頼性の低下を招くことが懸念されるため、この点について改善が望まれる。
【先行技術文献】
【特許文献】
【0004】
【文献】特開2009-158787号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本開示は上記事情に鑑み、放熱性の低下を回避しつつ、絶縁基板に発生する反りの抑制を図ることが可能な半導体装置を提供することをその課題とする。
【課題を解決するための手段】
【0006】
本開示によって提供される半導体装置は、絶縁基板と、厚さ方向において互いに反対側を向く第1主面および第1裏面を有し、かつ前記第1裏面が前記絶縁基板に接合された複数の配線層と、前記厚さ方向において前記第1主面と同じ側を向く第2主面、および前記第2主面とは反対側を向く第2裏面を有するとともに、前記厚さ方向において前記絶縁基板に対して前記複数の配線層とは反対側に位置し、かつ前記第2主面が前記絶縁基板に接合された複数の放熱層と、前記複数の配線層の前記第1主面のいずれかに接合された半導体素子と、前記絶縁基板、前記複数の配線層、および前記半導体素子を覆う封止樹脂と、を備え、前記厚さ方向に沿って視て、前記複数の配線層は、前記複数の放熱層に対して個別に重なっている。
【0007】
本開示の構成および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
【図面の簡単な説明】
【0008】
図1】本開示の第1実施形態にかかる半導体装置の斜視図である。
図2図1に示す半導体装置の平面図である。
図3図1に示す半導体装置の平面図であり、封止樹脂を透過している。
図4図1に示す半導体装置の底面図である。
図5図1に示す半導体装置の右側面図である。
図6図1に示す半導体装置の左側面図である。
図7図1に示す半導体装置の正面図である。
図8図3のVIII-VIII線に沿う断面図である。
図9図3のIX-IX線に沿う断面図である。
図10図3のX-X線に沿う断面図である。
図11図3のXI-XI線に沿う断面図である。
図12図3の部分拡大図である。
図13図12のXIII-XIII線に沿う断面図である。
図14】本開示の第1実施形態の変形例にかかる半導体装置の平面図であり、封止樹脂を透過している。
図15図14に示す半導体装置の底面図である。
図16図14のXVI-XVI線に沿う断面図である。
図17】本開示の第2実施形態にかかる半導体装置の平面図であり、封止樹脂を透過している。
図18図17に示す半導体装置の底面図である。
図19図17のXIX-XIX線に沿う断面図である。
図20図17のXX-XX線に沿う断面図である。
図21図17のXXI-XXI線に沿う断面図である。
図22図17のXXII-XXII線に沿う断面図である。
図23図19の部分拡大図である。
図24図21の部分拡大図である。
図25】本開示の第3実施形態にかかる半導体装置の平面図であり、封止樹脂を透過している。
図26図25に示す半導体装置の底面図である。
図27図25のXXVII-XXVII線に沿う断面図である。
図28図25のXXVIII-XXVIII線に沿う断面図である。
図29図25のXXIX-XXIX線に沿う断面図である。
図30図25のXXX-XXX線に沿う断面図である。
図31図27の部分拡大図である。
図32図29の部分拡大図である。
【発明を実施するための形態】
【0009】
本開示を実施するための形態について、添付図面に基づいて説明する。
【0010】
〔第1実施形態〕
図1図13に基づき、本開示の第1実施形態にかかる半導体装置A10について説明する。半導体装置A10は、絶縁基板10、複数の配線層21、複数の放熱層22、一対の入力端子31、一対の出力端子32、複数のゲート端子33、複数の検出端子34、複数の半導体素子40、および封止樹脂60を備える。これらに加え、半導体装置A10は、複数の第1ワイヤ501、複数の第2ワイヤ502、複数のゲートワイヤ503、複数の検出ワイヤ504、第1導通部材51、第2導通部材52、第3導通部材53および一対の第4導通部材54をさらに備える。これらの図が示す半導体装置A10は、複数の半導体素子40がたとえばMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)である電力変換装置(パワーモジュール)である。半導体装置A10は、モータの駆動源、様々な電気製品のインバータ装置、およびDC/DCコンバータなどに用いられる。ここで、図3は、理解の便宜上、封止樹脂60を透過している。透過した封止樹脂60を想像線(二点鎖線)で示している。図3においては、VIII-VIII線、IX-IX線およびX-X線をそれぞれ一点鎖線で示している。
【0011】
半導体装置A10の説明においては、便宜上、絶縁基板10の厚さ方向を「第1方向x」と呼ぶ。厚さ方向zに対して直交する方向を「第1方向x」と呼ぶ。厚さ方向zおよび第1方向xの双方に対して直交する方向を「第2方向y」と呼ぶ。図1および図2に示すように、半導体装置A10は、厚さ方向zに沿って視て矩形状である。第1方向xは、半導体装置A10の短手方向に対応する。第2方向yは、半導体装置A10の長手方向に対応する。また、半導体装置A10の説明においては、便宜上、第1方向xにおいて一対の入力端子31が位置する側を「第1方向xの一方側」と呼ぶ。第1方向xにおいて一対の出力端子32が位置する側を「第1方向xの他方側」と呼ぶ。なお、「厚さ方向z」、「第1方向x」、「第2方向y」、「第1方向xの一方側」および「第1方向xの他方側」は、後述する半導体装置A20および半導体装置A30の説明においても適用する。
【0012】
絶縁基板10には、図8図11に示すように、複数の配線層21および複数の放熱層22が接合されている。絶縁基板10は、熱伝導率が比較的高い材料から構成されることが望ましい。半導体装置A10が示す例においては、絶縁基板10は、窒化ケイ素(Si34)を含むセラミックスである。なお、絶縁基板10は、たとえば窒化アルミニウム(AlN)を含むセラミックスでもよい。絶縁基板10は、封止樹脂60に覆われている。
【0013】
複数の配線層21は、図8図11に示すように、厚さ方向zにおいて絶縁基板10の一方の面に接合されている。複数の配線層21は、図3に示す一対の入力端子31、一対の出力端子32、第1導通部材51、第2導通部材52、第3導通部材53および一対の第4導通部材54とともに、半導体装置A10の外部と、複数の半導体素子40との導電経路を構成している。複数の配線層21は、銅(Cu)を含む金属層である。図13に示す複数の配線層21の各々の厚さt1は、絶縁基板10の厚さt0よりも大である。厚さt1は、たとえば0.8mm以上である。複数の配線層21の各々の表面には、たとえば、銀(Ag)めっき、またはアルミニウム(Al)層、ニッケル(Ni)層、銀層の順に積層された複数種の金属めっきを施してもよい。厚さ方向zに沿って視て、複数の配線層21は、いずれも絶縁基板10の周縁よりも内方に位置する。複数の配線層21は、いずれも封止樹脂60に覆われている。
【0014】
図8図11に示すように、複数の配線層21の各々は、第1主面211、第1裏面212および複数の第1端面213を有する。第1主面211および第1裏面212は、厚さ方向zにおいて互いに反対側を向く。これらのうち、第1裏面212が絶縁基板10に接合されている。複数の第1端面213は、第1主面211および第1裏面212の双方につながり、かつ厚さ方向zに対して直交する方向を向く。複数の第1端面213は、一対の第1面213Aおよび一対の第3面213Bを含む。一対の第1面213Aは、第1方向xにおいて互いに離間している。一対の第3面213Bは、第2方向yにおいて互いに離間している。
【0015】
図8図11に示すように、一対の第1面213Aおよび一対の第3面213Bの各々は、複数の配線層21のいずれかに対して、その内方に凹んだ湾曲面となっている。複数の配線層21のいずれかにおいて、一対の第1面213Aおよび一対の第3面213Bの各々は、厚さ方向zに対して第1主面211から第1裏面212にかけて徐々に外方に拡がるテーパをなしている。このため、複数の配線層21の各々において、第1主面211の面積は、第1裏面212の面積よりも小である。このような一対の第1面213Aおよび一対の第3面213Bの各々の形状は、複数の配線層21が、絶縁基板10に接合された金属層に対してウェットエッチングが施されたものであることに起因する。
【0016】
図3に示すように、半導体装置A10が示す例においては、複数の配線層21は、一対の第1配線層21A、一対の第2配線層21B、および第3配線層21Cを含む。なお、複数の配線層21の構成は、本実施形態に限定されず、複数の半導体素子40の個数および配置形態に応じて、自在に設定可能である。
【0017】
図3に示すように、一対の第1配線層21Aは、絶縁基板10において第1方向xの一方側に位置する。一対の第1配線層21Aは、第2方向yにおいて互いに離間している。一対の第2配線層21Bは、絶縁基板10において第1方向xの他方側に位置する。一対の第2配線層21Bは、第2方向yにおいて互いに離間している。一対の第2配線層21Bは、第1方向xにおいて一対の第1配線層21Aの隣に位置する。第3配線層21Cは、絶縁基板10において第1方向xの一方側に位置し、かつ一対の第1配線層21Aの間に位置する。
【0018】
複数の放熱層22は、図8図11に示すように、厚さ方向zにおいて絶縁基板10の他方の面に接合されている。すなわち、複数の放熱層22は、厚さ方向zにおいて絶縁基板10に対して複数の配線層21とは反対側に位置する。複数の放熱層22は、銅を含む金属層である。図13に示す複数の放熱層22の各々の厚さt2は、絶縁基板10の厚さt0よりも大である。厚さt2は、たとえば0.8mm以上である。複数の配線層21の各々の表面には、たとえばニッケルめっきを施してもよい。厚さ方向zに沿って視て、複数の放熱層22は、いずれも絶縁基板10の周縁よりも内方に位置する。複数の放熱層22は、いずれも一部が封止樹脂60に覆われている。
【0019】
図8図11に示すように、複数の放熱層22の各々は、第2主面221、第2裏面222および複数の第2端面223を有する。第2主面221は、厚さ方向zにおいて複数の配線層21の第1主面211と同じ側を向く。第2主面221は、絶縁基板10に接合されている。第2裏面222は、第2主面221とは反対側を向く。第2裏面222は、封止樹脂60から露出している。複数の第2端面223は、第2主面221および第2裏面222の双方につながり、かつ厚さ方向zに対して直交する方向を向く。複数の第2端面223は、一対の第2面223Aおよび一対の第4面223Bを含む。一対の第2面223Aは、第1方向xにおいて互いに離間している。一対の第4面223Bは、第2方向yにおいて互いに離間している。
【0020】
図8図11に示すように、一対の第2面223Aおよび一対の第4面223Bの各々は、複数の放熱層22のいずれかに対して、その内方に凹んだ湾曲面となっている。複数の放熱層22のいずれかにおいて、一対の第2面223Aおよび一対の第4面223Bの各々は、厚さ方向zに対して第2裏面222から第2主面221にかけて徐々に外方に拡がるテーパをなしている。このため、複数の放熱層22の各々において、第2主面221の面積は、第2裏面222の面積よりも大である。このような一対の第2面223Aおよび一対の第4面223Bの各々の形状は、複数の放熱層22が、絶縁基板10に接合された金属層に対してウェットエッチングが施されたものであることに起因する。
【0021】
図4に示すように、半導体装置A10が示す例においては、複数の放熱層22は、一対の第1放熱層22A、一対の第2放熱層22B、および第3放熱層22Cを含む。一対の第1放熱層22Aは、絶縁基板10において第1方向xの一方側に位置する。一対の第1放熱層22Aは、第2方向yにおいて互いに離間している。図3図4、および図8図10に示すように、厚さ方向zに沿って視て、一対の第1放熱層22Aは、一対の第1配線層21Aに対して個別に重なっている。一対の第2放熱層22Bは、絶縁基板10において第1方向xの他方側に位置する。一対の第2放熱層22Bは、第2方向yにおいて互いに離間している。図3図4図8図9および図11に示すように、厚さ方向zに沿って視て、一対の第2放熱層22Bは、一対の第2配線層21Bに対して個別に重なっている。第3放熱層22Cは、絶縁基板10において第1方向xの一方側に位置し、かつ一対の第1放熱層22Aの間に位置する。図3図4および図10に示すように、厚さ方向zに沿って視て、第3放熱層22Cは、第3配線層21Cに重なっている。このように、厚さ方向zに沿って視て、複数の配線層21は、複数の放熱層22に対して個別に重なっている。厚さ方向zに沿って視て、互いに重なる複数の配線層21の各々の形状と、複数の放熱層22の各々の形状とは、ともに同一である。半導体装置A10においては、厚さ方向zに沿って視て、互いに重なる複数の配線層21の各々と、複数の放熱層22の各々とにおいて、複数の第2端面223の位置は、複数の第1端面213の位置に等しい。
【0022】
一対の入力端子31は、図2図4に示すように、半導体装置A10において第1方向xの一方側に位置する。一対の入力端子31は、第2方向yにおいて互いに離間している。一対の入力端子31には、外部からの直流電源が供給される。半導体装置A10が示す例においては、一対の入力端子31は、一対の出力端子32、複数のゲート端子33および複数の検出端子34とともに、同一のリードフレームから構成される。当該リードフレームは、銅または銅合金を含む。一対の入力端子31は、第1入力端子31Aおよび第2入力端子31Bを含む。第1入力端子31Aは、一対の入力端子31の正極(P端子)をなしている。第2入力端子31Bは、一対の入力端子31の負極(N端子)をなしている。第1入力端子31Aおよび第2入力端子31Bの各々は、パッド部311および端子部312を有する。
【0023】
図3に示すように、パッド部311は、絶縁基板10に対して厚さ方向zに離間しており、かつ封止樹脂60に覆われている。これにより、一対の入力端子31は、封止樹脂60に支持されている。なお、パッド部311の表面には、たとえば銀めっきを施してもよい。
【0024】
図3に示すように、端子部312は、パッド部311につながり、かつ封止樹脂60から露出している。端子部312は、半導体装置A10を配線基板に実装する際に用いられる。端子部312は、基部312Aおよび起立部312Bを有する。基部312Aは、パッド部311につながり、かつ第1方向xの一方側に位置する封止樹脂60の第1側面63A(詳細は後述)から第1方向xに延びている。図6に示すように、起立部312Bは、基部312Aの第1方向xにおける先端から、厚さ方向zにおいて複数の配線層21の第1主面211が向く側に向けて延びている。これにより、図7図9に示すように、第2方向yに沿って視て、端子部312はL字状をなしている。なお、端子部312の表面には、たとえばニッケルめっきを施してもよい。
【0025】
一対の出力端子32は、図2図4に示すように、半導体装置A10において第1方向xの他方側に位置する。一対の出力端子32は、第2方向yにおいて互いに離間している。一対の出力端子32から、複数の半導体素子40により電力変換された交流電力(電圧)が出力される。一対の出力端子32の各々は、パッド部321および端子部322を有する。なお、出力端子32の個数は、本実施形態に限定されず、半導体装置A10に要求される性能に応じて自在に設定可能である。
【0026】
図3に示すように、パッド部321は、絶縁基板10に対して厚さ方向zに離間しており、かつ封止樹脂60に覆われている。これにより、一対の出力端子32は、封止樹脂60に支持されている。なお、パッド部321の表面には、たとえば銀めっきを施してもよい。
【0027】
図3に示すように、端子部322は、パッド部321につながり、かつ封止樹脂60から露出している。端子部322は、半導体装置A10を配線基板に実装する際に用いられる。端子部322は、基部322Aおよび起立部322Bを有する。基部322Aは、パッド部321につながり、かつ第1方向xの他方側に位置する封止樹脂60の第1側面63A(詳細は後述)から第1方向xに延びている。図5に示すように、起立部322Bは、基部322Aの第1方向xにおける先端から、厚さ方向zにおいて複数の配線層21の第1主面211が向く側に向けて延びている。これにより、図7図9に示すように、第2方向yに沿って視て、端子部322はL字状をなしている。なお、端子部322の形状は、一対の入力端子31の端子部312の形状と同一である。なお、端子部322の表面には、たとえばニッケルめっきを施してもよい。
【0028】
複数の半導体素子40の各々は、図3図8図9および図11に示すように、複数の配線層21の第1主面211のいずれかに接合されている。複数の半導体素子40の各々は、厚さ方向zに沿って視て矩形状(半導体装置A10では正方形状)である。複数の半導体素子40は、いずれも炭化ケイ素(SiC)を主とする半導体材料を用いて構成されたMOSFETである。なお、複数の半導体素子40は、MOSFETに限らずMISFET(Metal-Insulator-Semiconductor Field-Effect Transistor)を含む電界効果トランジスタや、IGBT(Insulated Gate Bipolar Transistor)のようなバイポーラトランジスタなどのスイッチング素子でもよい。さらには、複数の半導体素子40は、スイッチング素子のみならず、ショットキーバリアダイオードのような整流素子でもよい。なお、半導体装置A10の説明においては、複数の半導体素子40が、いずれもnチャンネル型のMOSFETである場合を対象とする。
【0029】
図3に示すように、半導体装置A10が示す例においては、複数の半導体素子40は、一対の第1素子40Aおよび一対の第2素子40Bを含む。一対の第1素子40Aは、一対の第1配線層21Aの第1主面211に個別に接合されている。一対の第1素子40Aは、半導体装置A10の上アーム回路(高電圧領域)を構成している。一対の第2素子40Bは、一対の第2配線層21Bの第1主面211に個別に接合されている。一対の第2素子40Bは、半導体装置A10の下アーム回路(低電圧領域)を構成している。なお、複数の半導体素子40の個数は、本実施形態に限定されず、半導体装置A10に要求される性能に応じて自在に設定可能である。
【0030】
図12および図13に示すように、複数の半導体素子40の各々は、第1電極41、第2電極42、ゲート電極43および絶縁膜44を有する。
【0031】
図13に示すように、第1電極41は、厚さ方向zにおいて複数の配線層21の第1主面211から最も遠くに位置する。複数の半導体素子40の各々において、第1電極41には、その半導体素子40の内部からソース電流が流れる。図12に示すように、半導体装置A10が示す例においては、第1電極41は、4つに分割された構成となっている。
【0032】
図13に示すように、第2電極42は、厚さ方向zにおいて複数の配線層21の第1主面211から最も近くに位置する。このため、複数の半導体素子40の各々において、第2電極42は、第1電極41とは反対側に位置する。複数の半導体素子40の各々において、第2電極42には、その半導体素子40の内部に向けドレイン電流が流れる。第2電極42は、導電性を有する接合層49により、複数の配線層21の第1主面211のいずれかに接合されている。すなわち、一対の半導体素子40の第2電極42は、接合層49により一対の第1配線層21Aの第1主面211に接合されている。一対の半導体素子40の第2電極42は、接合層49により一対の第2配線層21Bの第1主面211に接合されている。これにより、一対の第1素子40Aの第2電極42は、一対の第1配線層21Aに個別に導通している。一対の第2素子40Bの第2電極42は、一対の第2配線層21Bに個別に導通している。接合層49は、たとえば、錫(Sn)を主成分とする鉛フリーハンダ、または焼成銀である。
【0033】
図12に示すように、ゲート電極43は、厚さ方向zにおいて第1電極41と略同位置に位置する。複数の半導体素子40の各々において、ゲート電極43には、その半導体素子40を駆動させるためのゲート電圧が印加される。ゲート電極43の大きさは、4つに分割された第1電極41の1つの部分の大きさよりも小とされている。
【0034】
図12および図13に示すように、絶縁膜44は、厚さ方向zにおいて第1電極41およびゲート電極43と略同位置に位置する。絶縁膜44は、厚さ方向zに沿って視て第1電極41およびゲート電極43をそれぞれ囲んでいる。絶縁膜44は、複数の配線層21の第1主面211から遠ざかるにつれて、たとえば二酸化ケイ素(SiO2)層、窒化ケイ素層、ポリベンゾオキサゾール(PBO)層の順に積層されたものである。なお、絶縁膜44においては、当該ポリベンゾオキサゾール層に代えてポリイミド層でもよい。
【0035】
複数の第1ワイヤ501は、図3および図8に示すように、一対の第1素子40Aの第1電極41と、一対の第2配線層21Bの第1主面211とに接合されている。半導体装置A10が示す例においては、複数の第1ワイヤ501は8本からなる。これらのうち、4本の第1ワイヤ501は、一方の第1素子40Aの第1電極41と、第2方向yにおいてこの第1素子40Aと隣に位置する一方の第2配線層21Bの第1主面211とに接合されている。残り4本の第1ワイヤ501は、他方の第1素子40Aの第1電極41と、第2方向yにおいてこの第1素子40Aと隣に位置する他方の第2配線層21Bの第1主面211とに接合されている。これにより、一対の第1素子40Aの第1電極41は、一対の第2配線層21Bに個別に導通している。複数の第1ワイヤ501は、たとえばアルミニウムを含む金属からなる。
【0036】
複数の第2ワイヤ502は、図3および図9に示すように、一対の第2素子40Bの第1電極41と、第3配線層21Cの第1主面211とに接合されている。半導体装置A10が示す例においては、複数の第2ワイヤ502は8本からなる。これらのうち、4本の第2ワイヤ502は、一方の第2素子40Bの第1電極41と、第3配線層21Cの第1主面211とに接合されている。残り4本の第2ワイヤ502は、他方の半導体素子40の第1電極41と、第3配線層21Cの第1主面211とに接合されている。これにより、一対の第2素子40Bの第1電極41は、第3配線層21Cに導通している。複数の第2ワイヤ502は、たとえばアルミニウムを含む金属からなる。
【0037】
複数のゲート端子33は、図2図4に示すように、半導体装置A10において第1方向xの両側に位置する。半導体装置A10が示す例においては、複数のゲート端子33の個数は、複数の半導体素子40の個数に対応している。複数のゲート端子33の各々には、複数の半導体素子40のいずれかを駆動させるためのゲート電圧が印加される。複数のゲート端子33の各々は、パッド部331および端子部332を有する。
【0038】
図3に示すように、パッド部331は、絶縁基板10に対して厚さ方向zに離間しており、かつ封止樹脂60に覆われている。これにより、複数のゲート端子33は、封止樹脂60に支持されている。なお、パッド部331の表面には、たとえば銀めっきを施してもよい。
【0039】
図3に示すように、端子部332は、パッド部331につながり、かつ封止樹脂60から露出している。端子部332は、半導体装置A10を配線基板に実装する際に用いられる。端子部332は、基部332Aおよび起立部332Bを有する。基部332Aは、パッド部331につながり、かつ封止樹脂60の一対の第1側面63A(詳細は後述)のいずれかから第1方向xに延びている。基部332Aの第1方向xにおける寸法は、一対の入力端子31の基部312A、および一対の出力端子32の基部322Aの各々の第1方向xにおける寸法よりも小である。図5および図6に示すように、起立部332Bは、基部332Aの第1方向xにおける先端から、厚さ方向zにおいて複数の配線層21の第1主面211が向く側に向けて延びている。これにより、図7図9に示すように、第2方向yに沿って視て、端子部332はL字状をなしている。なお、端子部332の表面には、たとえばニッケルめっきを施してもよい。
【0040】
複数のゲートワイヤ503は、図3および図12に示すように、複数の半導体素子40のゲート電極43と、複数のゲート端子33のパッド部331とに個別に接合されている。これにより、複数のゲート端子33は、複数の半導体素子40のゲート電極43に個別に導通している。複数のゲートワイヤ503は、たとえば金またはアルミニウムを含む金属からなる。
【0041】
図3に示すように、一対の第1素子40Aのゲート電極43に導通する一対のゲート端子33は、半導体装置A10において第1方向xの他方側に位置する。当該一対のゲート端子33は、第2方向yにおいて一対の出力端子32の間に位置する。一対の第2素子40Bのゲート電極43に導通する一対のゲート端子33は、半導体装置A10において第1方向xの一方側に位置する。当該一対のゲート端子33は、第2方向yにおいて一対の入力端子31の間に位置する。
【0042】
複数の検出端子34は、図2図4に示すように、半導体装置A10において第1方向xの両側に位置する。半導体装置A10が示す例においては、複数の検出端子34の個数は、複数の半導体素子40の個数に対応している。複数の検出端子34の各々には、複数の半導体素子40のいずれかの第1電極41に流れるソース電流に対応した電圧が印加される。複数の検出端子34の各々に印加された電圧に基づき、半導体装置A10が実装される配線基板に構成された回路において、複数の半導体素子40の各々の第1電極41にながれるソース電流が検出される。複数の検出端子34の各々は、パッド部341および端子部342を有する。
【0043】
図3に示すように、パッド部341は、絶縁基板10に対して厚さ方向zに離間しており、かつ封止樹脂60に覆われている。これにより、複数の検出端子34は、封止樹脂60に支持されている。なお、パッド部341の表面には、たとえば銀めっきを施してもよい。
【0044】
図3に示すように、端子部342は、パッド部341につながり、かつ封止樹脂60から露出している。端子部342は、半導体装置A10を配線基板に実装する際に用いられる。端子部342は、基部342Aおよび起立部342Bを有する。基部342Aは、パッド部341につながり、かつ封止樹脂60の一対の第1側面63A(詳細は後述)のいずれかから第1方向xに延びている。基部342Aの第1方向xにおける寸法は、一対の入力端子31の基部312A、および一対の出力端子32の基部322Aの各々の第1方向xにおける寸法よりも小である。図5および図6に示すように、起立部342Bは、基部342Aの第1方向xにおける先端から、厚さ方向zにおいて複数の配線層21の第1主面211が向く側に向けて延びている。これにより、図7図9に示すように、第2方向yに沿って視て、端子部342はL字状をなしている。なお、端子部342の表面には、たとえばニッケルめっきを施してもよい。
【0045】
複数の検出ワイヤ504は、図3および図12に示すように、複数の半導体素子40の第1電極41と、複数の検出端子34のパッド部341とに個別に接合されている。これにより、複数の検出端子34は、複数の半導体素子40の第1電極41に個別に導通している。複数の検出ワイヤ504は、たとえばアルミニウムを含む金属からなる。
【0046】
図3に示すように、複数の検出端子34の各々は、これが導通する複数の半導体素子40のいずれかに対応して配置された複数のゲート端子33の隣に位置する。これら2つの端子は、第2方向yにおいて互いに隣り合っている。このように、半導体装置A10においては、これら2つの端子が一組となって、複数の半導体素子40のいずれかに対応して配置されている。
【0047】
第1導通部材51は、図3および図10に示すように、一対の第1配線層21Aの第1主面211に接合されている。これにより、一対の第1配線層21Aは、相互に導通している。第1導通部材51は、厚さ方向zに沿って視て第2方向yに延び、かつ第3配線層21Cを跨いでいる。半導体装置A10が示す例においては、第1導通部材51は、複数のワイヤから構成される。当該複数のワイヤは、たとえばアルミニウムを含む金属からなる。なお、第1導通部材51は、当該複数のワイヤに替えて、たとえば銅を含む金属リードでもよい。
【0048】
第2導通部材52は、図3および図8に示すように、第1入力端子31Aのパッド部311と、一方の第1配線層21Aの第1主面211とに接合されている。これにより、第1入力端子31Aは、一対の第1配線層21A、および第1導通部材51を介して、一対の第1素子40Aの第2電極42に導通している。半導体装置A10が示す例においては、第2導通部材52は、複数のワイヤから構成される。当該複数のワイヤは、たとえばアルミニウムを含む金属からなる。
【0049】
第3導通部材53は、図3に示すように、第2入力端子31Bのパッド部311と、第3配線層21Cの第1主面211とに接合されている。これにより、第2入力端子31Bは、第3配線層21Cおよび複数の第2ワイヤ502を介して、一対の第2素子40Bの第1電極41に導通している。半導体装置A10が示す例においては、第3導通部材53は、複数のワイヤから構成される。当該複数のワイヤは、たとえばアルミニウムを含む金属からなる。
【0050】
一対の第4導通部材54は、図3および図4に示すように、一対の出力端子32のパッド部321と、一対の第2配線層21Bの第1主面211とに個別に接合されている。これにより、一対の出力端子32は、一対の第2配線層21Bを介して、一対の第2素子40Bの第2電極42に個別に導通している。半導体装置A10が示す例においては、一対の第4導通部材54の各々は、複数のワイヤから構成される。当該複数のワイヤは、たとえばアルミニウムを含む金属からなる。
【0051】
封止樹脂60は、図8図11に示すように、絶縁基板10、複数の配線層21および複数の半導体素子40と、複数の放熱層22のそれぞれ一部とを覆っている。封止樹脂60は、複数の第1ワイヤ501、複数の第2ワイヤ502、複数のゲートワイヤ503、複数の検出ワイヤ504、第1導通部材51、第2導通部材52、第3導通部材53および一対の第4導通部材54をさらに覆っている。封止樹脂60は、エポキシ樹脂を主成分とする材料からなる。図2図7図3を除く)に示すように、封止樹脂60は、頂面61、底面62、一対の第1側面63A、一対の第2側面63Bおよび一対の取付け孔64を有する。
【0052】
図8図11に示すように、頂面61は、厚さ方向zにおいて複数の配線層21の第1主面211と同じ側を向く。底面62は、頂面61とは反対側を向く。図4に示すように、底面62から複数の放熱層22の第2裏面222が露出している。底面62は、複数の放熱層22の第2裏面222の周囲を囲んでいる。
【0053】
図2図6図3を除く)に示すように、一対の第1側面63Aは、頂面61および底面62の双方につながり、かつ第1方向xにおいて互いに離間している。半導体装置A10において第1方向xの一方側に位置する一方の第1側面63Aから、一対の入力端子31の端子部312と、一対の第2素子40Bに対応して配置された一対のゲート端子33の端子部332、および一対の検出端子34の端子部342とが露出している。半導体装置A10において第1方向xの他方側に位置する他方の第1側面63Aから、一対の出力端子32の出力端子32と、一対の第1素子40Aに対応して配置された一対のゲート端子33の端子部332、および一対の検出端子34の端子部342とが露出している。図2図4および図7に示すように、一対の第2側面63Bは、頂面61および底面62の双方につながり、かつ第2方向yにおいて互いに離間している。一対の第2側面63Bの各々は、一対の第1側面63Aにつながっている。
【0054】
図2図4および図10に示すように、一対の取付け孔64は、厚さ方向zにおいて頂面61から底面62に至って封止樹脂60を貫通している。厚さ方向zに沿って視て、一対の取付け孔64の孔縁は円形状である。一対の取付け孔64は、絶縁基板10の第2方向yの両側に位置する。一対の取付け孔64は、半導体装置A10をヒートシンクに取り付ける際に利用される。
【0055】
〔第1実施形態の変形例〕
図14図16に基づき、本開示の第1実施形態の変形例にかかる半導体装置A11について説明する。ここで、図14は、理解の便宜上、封止樹脂60を透過している。透過した封止樹脂60を想像線で示している。
【0056】
半導体装置A10は、複数の連結層23を備えることが、先述した半導体装置A10の構成と異なる。
【0057】
複数の連結層23は、図14図16に示すように、厚さ方向zにおいて絶縁基板10に対して複数の配線層21とは反対側に位置する。複数の連結層23は、絶縁基板10に接合されている。複数の連結層23は、複数の放熱層22と同一の金属層である。
【0058】
図15に示すように、複数の連結層23の各々は、複数の放熱層22の少なくとも2つを相互に連結している。複数の連結層23の各々において、厚さ方向z、および複数の放熱層22を相互に連結する方向の双方に対して直交する方向(以下「幅方向」という。)の寸法は、これに連結される複数の放熱層22の当該幅方向の寸法よりも小である。
【0059】
次に、半導体装置A10の作用効果について説明する。
【0060】
半導体装置A10は、絶縁基板10と、第1裏面212が絶縁基板10に接合された複数の配線層21と、第2主面221が絶縁基板10に接合された複数の放熱層22と、複数の配線層21の第1主面211のいずれかに接合された半導体素子40とを備える。厚さ方向zに沿って視て、複数の配線層21は、複数の放熱層22に対して個別に重なっている。半導体装置A10の製造時および使用時において、複数の配線層21および複数の放熱層22に熱が伝達される。この際、絶縁基板10と複数の配線層21との界面における熱ひずみと、絶縁基板10と複数の放熱層22との界面における熱ひずみとの差がより小さくなる。このため、絶縁基板10に発生する反りを抑制することができる。したがって、半導体装置A10によれば、放熱性の低下を回避しつつ、絶縁基板10に発生する反りの抑制を図ることが可能となる。
【0061】
複数の配線層21の各々の厚さt1は、絶縁基板10の厚さt0よりも大である。これにより、複数の配線層21の厚さ方向zに対して直交する方向における熱抵抗を低減させることができる。
【0062】
複数の放熱層22の各々の厚さt2は、絶縁基板10の厚さt0よりも大である。これにより、複数の放熱層22の厚さ方向zに対して直交する方向における熱抵抗を低減させることができる。
【0063】
厚さ方向zに沿って視て、互いに重なる複数の配線層21の各々の形状と、複数の放熱層22の各々の形状とは、ともに同一である。これにより、絶縁基板10と複数の配線層21との界面における熱ひずみの分布に対して、絶縁基板10と複数の放熱層22との界面における熱ひずみの分布の偏りを抑えることができる。
【0064】
半導体装置A10においては、厚さ方向zに沿って視て、複数の放熱層22の第2端面223の位置は、複数の配線層21の第1端面213の位置に等しい。これにより、絶縁基板10と複数の配線層21との界面における熱ひずみの分布と、絶縁基板10と複数の放熱層22との界面における熱ひずみの分布とを、略一致させることができる。
【0065】
半導体装置A10は、絶縁基板10、複数の配線層21、および半導体素子40と、複数の放熱層22の一部とを覆う封止樹脂60をさらに備える。複数の放熱層22の第2裏面222は、封止樹脂60から露出している。これにより、半導体装置A10の放熱性の低下を回避することができる。
【0066】
厚さ方向zに沿って視て、複数の配線層21および複数の放熱層22は、いずれも絶縁基板10の周縁よりも内方に位置する。これにより、絶縁基板10の周縁およびその近傍は、封止樹脂60に覆われた構成となる。したがって、複数の放熱層22の第2裏面222が封止樹脂60から露出した状態であっても、封止樹脂60から絶縁基板10が脱落することを、より効果的に防止することができる。
【0067】
半導体装置A11においては、厚さ方向zにおいて絶縁基板10に対して複数の配線層21とは反対側に位置する連結層23をさらに備える。連結層23は、絶縁基板10に接合され、かつ複数の放熱層22の少なくとも2つを相互に連結している。これにより、複数の放熱層22の熱分布を、より均一にすることができる。
【0068】
〔第2実施形態〕
図17図24に基づき、本開示の第2実施形態にかかる半導体装置A20について説明する。これらの図において、先述した半導体装置A10の同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図17は、理解の便宜上、封止樹脂60を透過している。透過した封止樹脂60を想像線で示している。
【0069】
半導体装置A20は、複数の配線層21および複数の放熱層22の構成が、先述した半導体装置A10におけるこれらの構成と異なる。
【0070】
図19図22に示すように、複数の放熱層22の複数の第2端面223の少なくともいずれかが、複数の配線層21の複数の第1端面213の少なくともいずれかよりも外方に位置する。半導体装置A20が示す例においては、一対の第1放熱層22Aおよび一対の第2放熱層22Bの各々の複数の第2端面223の少なくともいずれかは、これらに対応する一対の第1配線層21Aおよび一対の第2配線層21Bの各々の複数の第1端面213の少なくともいずれかよりも外方に位置する。なお、一対の第1配線層21Aおよび一対の第2配線層21Bには、複数の半導体素子40が接合されている。
【0071】
図19および図20に示すように、一対の第1配線層21Aおよび一対の第2配線層21Bと、これらに対応する一対の第1放熱層22Aおよび一対の第2放熱層22Bにおいて、複数の第2端面223に含まれる一対の第2面223Aの少なくともいずれかが、複数の第1端面213に含まれる一対の第1面213Aの少なくともいずれかよりも外方に位置する。半導体装置A20においては、図23に示すように、厚さ方向zに沿って視て、一対の第2面223Aの一方の位置は、当該第2面223Aに最も近い一対の第1面213Aのいずれかの位置に等しい。あわせて、一対の第2面223Aの他方は、当該第2面223Aに最も近い一対の第1面213Aのいずれかよりも外方に位置する。
【0072】
図23に示す一対の第1面213Aのいずれかと、その面に対して外方に位置する一対の第2面223Aのいずれかとの第1方向xの最小距離Lxは、以下の関係を有する。最小距離Lxは、絶縁基板10の厚さt0と、複数の放熱層22のうち当該一対の第2面223Aを有するものの厚さt2とを加えた値以上である。すなわち、Lx≧t0+t2である。なお、最小距離Lxは、一対の第1面213Aのいずれかと、第1裏面212との境界214Aから、その第1面213Aに対して外方に位置する一対の第2面223Aのいずれかと、第2裏面222との境界224Aに至る第1方向xの距離である。これにより、境界214Aから斜め下方に延び、かつ第1裏面212とのなす角度が45°である傾斜面S1に対して、境界224Aは、その全体が傾斜面S1を通過するか、または傾斜面S1よりも外方に位置する。
【0073】
図21および図22に示すように、一対の第1配線層21Aおよび一対の第2配線層21Bと、これらに対応する一対の第1放熱層22Aおよび一対の第2放熱層22Bにおいて、複数の第2端面223に含まれる一対の第4面223Bの少なくともいずれかが、複数の第1端面213に含まれる一対の第3面213Bの少なくともいずれかよりも外方に位置する。半導体装置A20においては、図24に示すように、厚さ方向zに沿って視て、一対の第4面223Bの一方の位置は、当該第4面223Bに最も近い一対の第3面213Bのいずれかの位置に等しい。あわせて、一対の第4面223Bの他方は、当該第4面223Bに最も近い一対の第3面213Bのいずれかよりも外方に位置する。
【0074】
図24に示す一対の第3面213Bのいずれかと、その面に対して外方に位置する一対の第4面223Bのいずれかとの第2方向yの最小距離Lyは、以下の関係を有する。最小距離Lyは、絶縁基板10の厚さt0と、複数の放熱層22のうち当該一対の第4面223Bを有するものの厚さt2とを加えた値以上である。すなわち、Ly≧t0+t2である。なお、最小距離Lyは、一対の第3面213Bのいずれかと、第1裏面212との境界214Bから、その第3面213Bに対して外方に位置する一対の第4面223Bのいずれかと、第2裏面222との境界224Bに至る第2方向yの距離である。これにより、境界214Bから斜め下方に延び、かつ第1裏面212とのなす角度が45°である傾斜面S2に対して、境界224Bは、その全体が傾斜面S2を通過するか、または傾斜面S2よりも外方に位置する。
【0075】
次に、半導体装置A20の作用効果について説明する。
【0076】
半導体装置A20は、絶縁基板10と、第1裏面212が絶縁基板10に接合された複数の配線層21と、第2主面221が絶縁基板10に接合された複数の放熱層22と、複数の配線層21の第1主面211のいずれかに接合された半導体素子40とを備える。厚さ方向zに沿って視て、複数の配線層21は、複数の放熱層22に対して個別に重なっている。したがって、半導体装置A20によっても、放熱性の低下を回避しつつ、絶縁基板10に発生する反りの抑制を図ることが可能となる。
【0077】
複数の配線層21の第1端面213は、第1方向xにおいて互いに離間した一対の第1面213Aを含む。複数の放熱層22の第2端面223は、第1方向xにおいて互いに離間した一対の第2面223Aを含む。半導体装置A20においては、厚さ方向zに沿って視て、一対の第2面223Aの一方の位置は、当該第2面223Aに最も近い一対の第1面213Aのいずれかの位置に等しい。あわせて、一対の第2面223Aの他方は、当該第2面223Aに最も近い一対の第1面213Aのいずれかよりも外方に位置する。
【0078】
ここで、図23を参照して、第2方向yに沿って視て、複数の配線層21から絶縁基板10を介して複数の放熱層22の第2主面221に伝達された熱は、複数の放熱層22の内部において傾斜面S1に略沿った状態で拡散される。半導体装置A20においては、当該他方の第2面223Aに最も近い一対の第1面213Aのいずれかと、その面よりも外方に位置する当該他方の第2面223Aとの第1方向xの最小距離Lxは、絶縁基板10の厚さt0と、複数の放熱層22のうち当該一対の第2面223Aを有するものの厚さt2とを加えた値以上である。これにより、複数の放熱層22の第1方向xにおける熱抵抗を、より効果的に低減させることができる。
【0079】
複数の配線層21の第1端面213は、第2方向yにおいて互いに離間した一対の第3面213Bを含む。複数の放熱層22の第2端面223は、第2方向yにおいて互いに離間した一対の第4面223Bを含む。半導体装置A20においては、厚さ方向zに沿って視て、一対の第4面223Bの一方の位置は、当該第4面223Bに最も近い一対の第3面213Bのいずれかの位置に等しい。あわせて、一対の第4面223Bの他方は、当該第4面223Bに最も近い一対の第3面213Bのいずれかよりも外方に位置する。
【0080】
ここで、図24を参照して、第1方向xに沿って視て、複数の配線層21から絶縁基板10を介して複数の放熱層22の第2主面221に伝達された熱は、複数の放熱層22の内部において傾斜面S2に略沿った状態で拡散される。半導体装置A20においては、当該他方の第4面223Bに最も近い一対の第3面213Bのいずれかと、その面よりも外方に位置する当該他方の第4面223Bとの第2方向yの最小距離Lyは、絶縁基板10の厚さt0と、複数の放熱層22のうち当該一対の第4面223Bを有するものの厚さt2とを加えた値以上である。これにより、複数の放熱層22の第2方向yにおける熱抵抗を、より効果的に低減させることができる。
【0081】
〔第3実施形態〕
図25図32に基づき、本開示の第3実施形態にかかる半導体装置A30について説明する。これらの図において、先述した半導体装置A10の同一または類似の要素には同一の符号を付して、重複する説明を省おする。ここで、図25は、理解の便宜上、封止樹脂60を透過している。透過した封止樹脂60を想像線で示している。
【0082】
半導体装置A30は、複数の配線層21および複数の放熱層22の構成が、先述した半導体装置A10におけるこれらの構成と異なる。
【0083】
図27図30に示すように、複数の放熱層22の複数の第2端面223の少なくともいずれかが、複数の配線層21の複数の第1端面213の少なくともいずれかよりも外方に位置する。半導体装置A30が示す例においては、一対の第1放熱層22Aおよび一対の第2放熱層22Bの各々の複数の第2端面223のいずれもが、これらに対応する一対の第1配線層21Aおよび一対の第2配線層21Bの各々の複数の第1端面213のいずれもよりも外方に位置する。なお、一対の第1配線層21Aおよび一対の第2配線層21Bには、複数の半導体素子40が接合されている。
【0084】
図27および図28に示すように、一対の第1配線層21Aおよび一対の第2配線層21Bと、これらに対応する一対の第1放熱層22Aおよび一対の第2放熱層22Bにおいて、複数の第2端面223に含まれる一対の第2面223Aは、複数の第1端面213に含まれる一対の第1面213Aよりも外方に位置する。
【0085】
図31に示す一対の第1面213Aの各々と、その面に対して外方に位置する一対の第2面223Aのいずれかとの第1方向xの最小距離Lxは、以下の関係を有する。最小距離Lxは、絶縁基板10の厚さt0と、複数の放熱層22のうち当該一対の第2面223Aを有するものの厚さt2とを加えた値以上である。すなわち、Lx≧t0+t2である。なお、最小距離Lxは、一対の第1面213Aの各々と第1裏面212との境界214Aから、一対の第2面223Aの各々と第2裏面222との境界224Aに至る第1方向xの距離である。これにより、境界214Aから斜め下方に延び、かつ第1裏面212とのなす角度が45°である傾斜面S1に対して、境界224Aは、その全体が傾斜面S1を通過するか、または傾斜面S1よりも外方に位置する。
【0086】
図29および図30に示すように、一対の第1配線層21Aおよび一対の第2配線層21Bと、これらに対応する一対の第1放熱層22Aおよび一対の第2放熱層22Bにおいて、複数の第2端面223に含まれる一対の第4面223Bは、複数の第1端面213に含まれる一対の第3面213Bよりも外方に位置する。
【0087】
図32に示す一対の第3面213Bの各々と、その面に対して外方に位置する一対の第4面223Bのいずれかとの第2方向yの最小距離Lyは、以下の関係を有する。最小距離Lyは、絶縁基板10の厚さt0と、複数の放熱層22のうち当該一対の第4面223Bを有するものの厚さt2とを加えた値以上である。すなわち、Ly≧t0+t2である。なお、最小距離Lyは、一対の第3面213Bの各々と第1裏面212との境界214Bから、一対の第4面223Bの各々と第2裏面222との境界224Bに至る第2方向yの距離である。これにより、境界214Bから斜め下方に延び、かつ第1裏面212とのなす角度が45°である傾斜面S2に対して、境界224Bは、その全体が傾斜面S2を通過するか、または傾斜面S2よりも外方に位置する。
【0088】
次に、半導体装置A30の作用効果について説明する。
【0089】
半導体装置A30は、絶縁基板10と、第1裏面212が絶縁基板10に接合された複数の配線層21と、第2主面221が絶縁基板10に接合された複数の放熱層22と、複数の配線層21の第1主面211のいずれかに接合された半導体素子40とを備える。厚さ方向zに沿って視て、複数の配線層21は、複数の放熱層22に対して個別に重なっている。したがって、半導体装置A30によっても、放熱性の低下を回避しつつ、絶縁基板10に発生する反りの抑制を図ることが可能となる。
【0090】
複数の配線層21の第1端面213は、第1方向xにおいて互いに離間した一対の第1面213Aを含む。複数の放熱層22の第2端面223は、第1方向xにおいて互いに離間した一対の第2面223Aを含む。半導体装置A30においては、一対の第2面223Aは、一対の第1面213Aよりも外方に位置する。
【0091】
ここで、図31を参照して、第2方向yに沿って視て、複数の配線層21から絶縁基板10を介して複数の放熱層22の第2主面221に伝達された熱は、複数の放熱層22の内部において傾斜面S1に略沿った状態で拡散される。半導体装置A30においては、一対の第1面213Aの各々と、その面よりも外方に位置する一対の第2面223Aのいずれかとの第1方向xの最小距離Lxは、絶縁基板10の厚さt0と、複数の放熱層22のうち当該一対の第2面223Aを有するものの厚さt2とを加えた値以上である。これにより、複数の放熱層22の第1方向xにおける熱抵抗を、半導体装置A20よりもさらに効果的に低減させることができる。
【0092】
複数の配線層21の第1端面213は、第2方向yにおいて互いに離間した一対の第3面213Bを含む。複数の放熱層22の第2端面223は、第2方向yにおいて互いに離間した一対の第4面223Bを含む。半導体装置A30においては、一対の第4面223Bは、一対の第3面213Bよりも外方に位置する。
【0093】
ここで、図32を参照して、第1方向xに沿って視て、複数の配線層21から絶縁基板10を介して複数の放熱層22の第2主面221に伝達された熱は、複数の放熱層22の内部において傾斜面S2に略沿った状態で拡散される。半導体装置A30においては、一対の第3面213Bの各々と、その面よりも外方に位置する一対の第4面223Bのいずれかとの第2方向yの最小距離Lyは、絶縁基板10の厚さt0と、複数の放熱層22のうち当該一対の第4面223Bを有するものの厚さt2とを加えた値以上である。これにより、複数の放熱層22の第2方向yにおける熱抵抗を、半導体装置A20よりもさらに効果的に低減させることができる。
【0094】
本開示は、先述した実施形態に限定されるものではない。本開示の各部の具体的な構成は、種々に設計変更自在である。
【符号の説明】
【0095】
本開示における種々の実施形態は、以下の付記として規定しうる。
【0096】
付記1.絶縁基板と、
厚さ方向において互いに反対側を向く第1主面および第1裏面を有し、かつ前記第1裏面が前記絶縁基板に接合された複数の配線層と、
前記厚さ方向において前記第1主面と同じ側を向く第2主面、および前記第2主面とは反対側を向く第2裏面を有するとともに、前記厚さ方向において前記絶縁基板に対して前記複数の配線層とは反対側に位置し、かつ前記第2主面が前記絶縁基板に接合された複数の放熱層と、
前記複数の配線層の前記第1主面のいずれかに接合された半導体素子と、
前記絶縁基板、前記複数の配線層、および前記半導体素子を覆う封止樹脂と、を備え、
前記厚さ方向に沿って視て、前記複数の配線層は、前記複数の放熱層に対して個別に重なっている、半導体装置。
【0097】
付記2.前記複数の配線層の各々の厚さは、前記絶縁基板の厚さよりも大である、付記1に記載の半導体装置。
【0098】
付記3.前記複数の放熱層の各々の厚さは、前記絶縁基板の厚さよりも大である、付記2に記載の半導体装置。
【0099】
付記4.前記厚さ方向に沿って視て、互いに重なる前記複数の配線層の各々の形状と、前記複数の放熱層の各々の形状と、は、ともに同一である、付記2または3に記載の半導体装置。
【0100】
付記5.前記複数の配線層の各々は、前記第1主面および前記第1裏面の双方につながる複数の第1端面を有し、
前記複数の放熱層の各々は、前記第2主面および前記第2裏面の双方につながる複数の第2端面を有し、
前記厚さ方向に沿って視て、前記複数の第2端面の位置は、前記複数の第1端面の位置に等しい、付記4に記載の半導体装置。
【0101】
付記6.前記複数の配線層の各々は、前記第1主面および前記第1裏面の双方につながる複数の第1端面を有し、
前記複数の放熱層の各々は、前記第2主面および前記第2裏面の双方につながる複数の第2端面を有し、
前記複数の第2端面の少なくともいずれかが、前記複数の第1端面の少なくともいずれかよりも外方に位置する、付記4に記載の半導体装置。
【0102】
付記7.前記複数の第1端面は、前記厚さ方向に対して直交する第1方向において互いに離間した一対の第1面を含み、
前記複数の第2端面は、前記第1方向において互いに離間した一対の第2面を含み、
前記一対の第2面の少なくともいずれかが、前記一対の第1面の少なくともいずれかよりも外方に位置する、付記6に記載の半導体装置。
【0103】
付記8.前記一対の第1面のいずれかと、その面に対して外方に位置する前記一対の第2面のいずれかと、の前記第1方向の最小距離は、前記絶縁基板の厚さと、前記複数の放熱層のうち前記一対の第2面を有するものの厚さと、を加えた値以上である、付記7に記載の半導体装置。
【0104】
付記9.前記厚さ方向に沿って視て、前記一対の第2面の一方の位置は、当該第2面に最も近い前記一対の第1面のいずれかの位置に等しく、
前記一対の第2面の他方は、当該第2面に最も近い前記一対の第1面のいずれかよりも外方に位置する、付記8に記載の半導体装置。
【0105】
付記10.前記一対の第2面は、前記一対の第1面よりも外方に位置する、付記8に記載の半導体装置。
【0106】
付記11.前記複数の第1端面は、前記厚さ方向および前記第1方向の双方に対して直交する第2方向において互いに離間した一対の第3面を含み、
前記複数の第2端面は、前記第2方向において互いに離間した一対の第4面を含み、
前記一対の第4面の少なくともいずれかが、前記一対の第3面の少なくともいずれかよりも外方に位置する、付記7ないし10のいずれかに記載の半導体装置。
【0107】
付記12.前記一対の第3面のいずれかと、その面に対して外方に位置する前記一対の第4面のいずれかと、の前記第2方向の最小距離は、前記絶縁基板の厚さと、前記複数の放熱層のうち前記一対の第4面を有するものの厚さと、を加えた値以上である、付記11に記載の半導体装置。
【0108】
付記13.前記厚さ方向に沿って視て、前記一対の第4面の一方の位置は、当該第4面に最も近い前記一対の第3面のいずれかの位置に等しく、
前記一対の第4面の他方は、当該第4面に最も近い前記一対の第3面のいずれかよりも外方に位置する、付記12に記載の半導体装置。
【0109】
付記14.前記一対の第4面は、前記一対の第3面よりも外方に位置する、付記12に記載の半導体装置。
【0110】
付記15.前記複数の放熱層の一部が前記封止樹脂に覆われ、
前記複数の放熱層の前記第2裏面が、前記封止樹脂から露出している、付記1ないし14のいずれかに記載の半導体装置。
【0111】
付記16.前記厚さ方向に沿って視て、前記複数の配線層および前記複数の放熱層は、いずれも前記絶縁基板の周縁よりも内方に位置する、付記15に記載の半導体装置。
【0112】
付記17.前記厚さ方向において前記絶縁基板に対して前記複数の配線層とは反対側に位置する連結層をさらに備え、
前記連結層は、前記絶縁基板に接合され、かつ前記複数の放熱層の少なくとも2つを相互に連結している、付記1ないし16のいずれかに記載の半導体装置。
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14
図15
図16
図17
図18
図19
図20
図21
図22
図23
図24
図25
図26
図27
図28
図29
図30
図31
図32