(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-10-13
(45)【発行日】2023-10-23
(54)【発明の名称】ドライブ装置、半導体装置及び電子機器
(51)【国際特許分類】
H03K 17/687 20060101AFI20231016BHJP
G05F 3/26 20060101ALI20231016BHJP
【ＦＩ】
H03K17/687 A
G05F3/26
【請求項の数】
7
(21)【出願番号】P 2019182029
(22)【出願日】2019-10-02
(65)【公開番号】P2021057855
(43)【公開日】2021-04-08
【審査請求日】2022-08-31
(73)【特許権者】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】110001933
【氏名又は名称】弁理士法人 佐野特許事務所
(72)【発明者】
【氏名】鬼松 大
【審査官】工藤 一光
(56)【参考文献】
【文献】特開２００９－１１０４９（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０５Ｆ３／１６－３／３０
Ｈ０２Ｍ１／０８－１／０９６
Ｈ０３Ｋ１７／６８７－１７／６９５
(57)【特許請求の範囲】
【請求項1】
対象トランジスタの制御電極の電圧を制御することで前記対象トランジスタの状態を制御するドライブ装置において、前記対象トランジスタがオン状態となるべきオン制御区間においてアクティブとなる第１制御信号に基づき、前記オン制御区間の開始から所定時間だけアクティブとなる第２制御信号を生成する信号生成回路と、
前段回路及び前記対象トランジスタの制御電極に接続されるドライブトランジスタを有し、前記第２制御信号がアクティブとなる区間において、前記前段回路に所定の電流を流すことを通じ前記ドライブトランジスタにてドライブ電流を発生させ前記ドライブ電流を前記対象トランジスタの制御電極に供給することで前記対象トランジスタをターンオンさせる電流供給回路と、
前記第２制御信号がアクティブとなる区間の後、前記オン制御区間の終了まで、前記対象トランジスタの制御電極の電圧を、前記対象トランジスタをオン状態とするための電圧に保つ電圧保持回路と、を備え、
前記電流供給回路は、前記第２制御信号がアクティブとなる区間の後、前記前段回路における前記所定の電流を遮断し、
前記電流供給回路は、第１カレントミラー回路及び第２カレントミラー回路を有し、
前記第１カレントミラー回路の出力側に前記ドライブトランジスタが配置され、
前記前段回路は、前記第２カレントミラー回路の入力側及び出力側に配置される第１トランジスタ及び第２トランジスタと、前記第１カレントミラー回路の入力側に配置されるプリドライブトランジスタと、を有し、
前記第２トランジスタと前記プリドライブトランジスタは互いに直列接続され、
前記電流供給回路は、
前記第２制御信号がアクティブとなる区間において、前記第１トランジスタに所定の定電流を流すことで前記プリドライブトランジスタにて前記定電流に比例するプリドライブ電流を発生させ、これによって前記ドライブトランジスタにて前記ドライブ電流を発生させ、
前記第２制御信号がアクティブとなる区間の後、前記定電流を遮断し、これによって前記プリドライブ電流も遮断する
、ドライブ装置。
【請求項2】
前記電圧保持回路は、所定電圧の印加端と前記対象トランジスタの制御電極との間に挿入された電圧保持トランジスタを有して、前記第１制御信号及び前記第２制御信号に基づき、前記第２制御信号がアクティブとなる区間の後、前記オン制御区間の終了まで、前記電圧保持トランジスタをオン状態とし、
前記電圧保持トランジスタがオン状態となることで前記所定電圧が前記対象トランジスタの制御電極に加わるとき、前記対象トランジスタはオン状態となる
、請求項１に記載のドライブ装置。
【請求項3】
第２所定電圧の印加端と前記対象トランジスタの制御電極との間に挿入されたオフ用トランジスタを有するオフ用回路を更に備え、
前記第１制御信号により前記オン制御区間と前記対象トランジスタがオフ状態となるべきオフ制御区間とが設定され、
前記オフ用回路は、前記オフ制御区間において前記オフ用トランジスタをオン状態とし、
前記オフ用トランジスタがオン状態となることで前記第２所定電圧が前記対象トランジスタの制御電極に加わるとき、前記対象トランジスタはオフ状態となる
、請求項２に記載のドライブ装置。
【請求項4】
前記所定時間の長さは前記オン制御区間の長さよりも短い
、請求項１～３の何れかに記載のドライブ装置。
【請求項5】
前記対象トランジスタは電界効果トランジスタにて構成される
、請求項１～４の何れかに記載のドライブ装置。
【請求項6】
請求項１～５の何れかに記載のドライブ装置を１以上備えて構成される
、半導体装置。
【請求項7】
請求項６に記載の半導体装置と、
前記半導体装置によって状態が制御される１以上の対象トランジスタと、を備えた
、電子機器。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ドライブ装置、半導体装置及び電子機器に関する。
【背景技術】
【0002】
対象トランジスタの制御電極（例えばゲート）の電圧を制御することで対象トランジスタの状態を制御するドライブ装置が、様々な電子機器において利用されている。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２００２－３１１０００号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
図９に参考構成に係るドライブ装置９０１を示す。図９のドライブ装置９０１は、Ｐチャネル型のＭＯＳＦＥＴとして構成されたトランジスタ９１１及び９１２と、Ｎチャネル型のＭＯＳＦＥＴとして構成されたトランジスタ９１３～９１５と、定電流源９２１及びスイッチ９２２を備え、Ｎチャネル型のＭＯＳＦＥＴとして構成された対象トランジスタＭ９００のゲート電圧ＶＧを制御することで対象トランジスタＭ９００の状態を制御する。ドライブ装置９０１ではカレントミラー回路ＣＭａ及びＣＭｂが形成されている。カレントミラー回路ＣＭａにおいて、トランジスタ９１１が電流の出力側に配置され、トランジスタ９１２が電流の入力側に配置されている。カレントミラー回路ＣＭｂにおいて、トランジスタ９１３が電流の出力側に配置され、トランジスタ９１４が電流の入力側に配置されている。トランジスタ９１２及び９１３は互いに直列接続されている。
【0005】
図１０に、ドライブ装置９０１のタイミングチャートを示す。ハイアクティブの制御信号Ｇ＿ＯＮがハイレベルとされると、定電流源９２１からの定電流ＩＣＣが電流Ｉａとしてトランジスタ９１４に流れ、これによって電流Ｉａに比例する電流Ｉｂがトランジスタ９１２及び９１３に流れ、更に、電流Ｉｂに比例する電流Ｉｃがトランジスタ９１１に流れる。この電流Ｉｃにより対象トランジスタＭ９００のゲート電圧ＶＧが上昇することで対象トランジスタＭ９００がターンオンする。その後、制御信号Ｇ＿ＯＮがローレベルとなると、トランジスタ９１５のターンオンすることでゲート電圧ＶＧがグランドレベルまで低下し、対象トランジスタＭ９００がターンオフする。
【0006】
図１０からも分かるように、ドライブ装置９０１では対象トランジスタＭ９００がオンとされるべき区間において継続的に電流Ｉａ及びＩｂが流れるため、その分の電力消費が発生する。ドライブ装置において消費電力の低減が重要であることは言うまでもない。
【0007】
本発明は、消費電力の低減に寄与するドライブ装置、半導体装置及び電子機器を提供することを目的とする。
【課題を解決するための手段】
【0008】
本発明に係るドライブ装置は、対象トランジスタの制御電極の電圧を制御することで前記対象トランジスタの状態を制御するドライブ装置において、前記対象トランジスタがオン状態となるべきオン制御区間においてアクティブとなる第１制御信号に基づき、前記オン制御区間の開始から所定時間だけアクティブとなる第２制御信号を生成する信号生成回路と、前段回路及び前記対象トランジスタの制御電極に接続されるドライブトランジスタを有し、前記第２制御信号がアクティブとなる区間において、前記前段回路に所定の電流を流すことを通じ前記ドライブトランジスタにてドライブ電流を発生させ前記ドライブ電流を前記対象トランジスタの制御電極に供給することで前記対象トランジスタをターンオンさせる電流供給回路と、前記第２制御信号がアクティブとなる区間の後、前記オン制御区間の終了まで、前記対象トランジスタの制御電極の電圧を、前記対象トランジスタをオン状態とするための電圧に保つ電圧保持回路と、を備え、前記電流供給回路は、前記第２制御信号がアクティブとなる区間の後、前記前段回路における前記所定の電流を遮断する構成（第１の構成）である。
【0009】
上記第１の構成に係るドライブ装置において、前記電流供給回路は、カレントミラー回路を有し、前記カレントミラー回路の入力側に前記前段回路を構成するプリドライブトランジスタが配置され、前記カレントミラー回路の出力側に前記ドライブトランジスタが配置され、前記電流供給回路は、前記第２制御信号がアクティブとなる区間において、前記プリドライブトランジスタにプリドライブ電流を流すことを通じ前記ドライブトランジスタにて前記ドライブ電流を発生させ、前記第２制御信号がアクティブとなる区間の後、前記プリドライブ電流を遮断する構成（第２の構成）であっても良い。
【0010】
上記第１の構成に係るドライブ装置において、前記電流供給回路は、第１カレントミラー回路及び第２カレントミラー回路を有し、前記第１カレントミラー回路の出力側に前記ドライブトランジスタが配置され、前記前段回路は、前記第２カレントミラー回路の入力側及び出力側に配置される第１トランジスタ及び第２トランジスタと、前記第１カレントミラー回路の入力側に配置されるプリドライブトランジスタと、を有し、前記第２トランジスタと前記プリドライブトランジスタは互いに直列接続され、前記電流供給回路は、前記第２制御信号がアクティブとなる区間において、前記第１トランジスタに所定の定電流を流すことで前記プリドライブトランジスタにて前記定電流に比例するプリドライブ電流を発生させ、これによって前記ドライブトランジスタにて前記ドライブ電流を発生させ、前記第２制御信号がアクティブとなる区間の後、前記定電流を遮断し、これによって前記プリドライブ電流も遮断する構成（第３の構成）であっても良い。
【0011】
上記第１～第３の構成の何れかに係るドライブ装置において、前記電圧保持回路は、所定電圧の印加端と前記対象トランジスタの制御電極との間に挿入された電圧保持トランジスタを有して、前記第１制御信号及び前記第２制御信号に基づき、前記第２制御信号がアクティブとなる区間の後、前記オン制御区間の終了まで、前記電圧保持トランジスタをオン状態とし、前記電圧保持トランジスタがオン状態となることで前記所定電圧が前記対象トランジスタの制御電極に加わるとき、前記対象トランジスタはオン状態となる構成（第４の構成）であっても良い。
【0012】
上記第４の構成に係るドライブ装置において、第２所定電圧の印加端と前記対象トランジスタの制御電極との間に挿入されたオフ用トランジスタを有するオフ用回路を更に備え、前記第１制御信号により前記オン制御区間と前記対象トランジスタがオフ状態となるべきオフ制御区間とが設定され、前記オフ用回路は、前記オフ制御区間において前記オフ用トランジスタをオン状態とし、前記オフ用トランジスタがオン状態となることで前記第２所定電圧が前記対象トランジスタの制御電極に加わるとき、前記対象トランジスタはオフ状態となる構成（第５の構成）であっても良い。
【0013】
上記第１～第５の構成の何れかに係るドライブ装置において、前記所定時間の長さは前記オン制御区間の長さよりも短い構成（第６の構成）であっても良い。
【0014】
上記第１～第６の構成の何れかに係るドライブ装置において、前記対象トランジスタは電界効果トランジスタにて構成される構成（第７の構成）であっても良い。
【0015】
本発明に係る半導体装置は、上記第１～第７の構成の何れかに係るドライブ装置を１以上備える構成（第８の構成）である。
【0016】
本発明に係る電子機器は、上記第８の構成に係る半導体装置と、前記半導体装置によって状態が制御される１以上の対象トランジスタと、を備えた構成（第９の構成）である。
【発明の効果】
【0017】
本発明によれば、消費電力の低減に寄与するドライブ装置、半導体装置及び電子機器を提供することが可能となる。
【図面の簡単な説明】
【0018】
【図1】本発明の第１実施形態に係るドライブ装置及びその周辺回路の構成図である。
【図2】本発明の第１実施形態に係り、２つの制御信号の関係図である。
【図3】本発明の第１実施形態に係るドライブ装置のタイミングチャートである。
【図4】本発明の第２実施形態に係る電子機器用の半導体回路システムの概略全体構成図である。
【図5】本発明の第２実施形態に係り、半導体回路システムが電子機器に搭載される様子を示した図である。
【図6】本発明の第２実施形態に係る電子機器の外観斜視図である。
【図7】本発明の第２実施形態に係る半導体装置の外観斜視図である。
【図8】本発明の第３実施形態に係る前段回路を示す図である。
【図9】参考構成に係るドライブ装置及びその周辺回路の構成図である。
【発明を実施するための形態】
【0019】
以下、本発明の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、信号、物理量、素子又は部位等を参照する記号又は符号を記すことによって、該記号又は符号に対応する情報、信号、物理量、素子又は部位等の名称を省略又は略記することがある。例えば、後述の“ＧＡＴＥ＿ＯＮ”によって参照される第１制御信号は（図１参照）、第１制御信号ＧＡＴＥ＿ＯＮと表記されることもあるし、制御信号ＧＡＴＥ＿ＯＮ又は信号ＧＡＴＥ＿ＯＮと略記されることもあり得るが、それらは全て同じものを指す。
【0020】
まず、本発明の実施形態の記述にて用いられる幾つかの用語について説明を設ける。グランドとは、基準となる０Ｖ（ゼロボルト）の電位を有する導電部を指す又は０Ｖの電位そのものを指す。０Ｖの電位をグランド電位と称することもある。本発明の実施形態において、特に基準を設けずに示される電圧は、グランドから見た電位を表す。
【0021】
レベルとは電位のレベルを指し、任意の信号又は電圧についてハイレベルはローレベルよりも高い電位を有する。任意の信号又は電圧について、信号又は電圧がハイレベルにあるとは信号又は電圧のレベルがハイレベルにあることを意味し、信号又は電圧がローレベルにあるとは信号又は電圧のレベルがローレベルにあることを意味する。信号についてのレベルは信号レベルと表現されることがあり、電圧についてのレベルは電圧レベルと表現されることがある。
【0022】
或る任意の注目した信号について、注目した信号がハイレベルであるとき、当該注目した信号の反転信号はローレベルをとり、注目した信号がローレベルであるとき、当該注目した信号の反転信号はハイレベルをとる。
【0023】
任意の信号又は電圧において、ローレベルからハイレベルへの切り替わりをアップエッジと称し、ローレベルからハイレベルへの切り替わりのタイミングをアップエッジタイミングと称する。同様に、任意の信号又は電圧において、ハイレベルからローレベルへの切り替わりをダウンエッジと称し、ハイレベルからローレベルへの切り替わりのタイミングをダウンエッジタイミングと称する。
【0024】
ハイレベル又はローレベルの信号レベルをとる任意の信号について、当該信号のレベルがハイレベルとなる区間をハイレベル区間と称し、当該信号のレベルがローレベルとなる区間をローレベル区間と称する。ハイレベル又はローレベルの電圧レベルをとる任意の電圧についても同様である。
【0025】
ＭＯＳＦＥＴを含むＦＥＴ（電界効果トランジスタ）として構成された任意のトランジスタについて、オン状態とは、当該トランジスタのドレイン及びソース間が導通状態となっていることを指し、オフ状態とは、当該トランジスタのドレイン及びソース間が非導通状態（遮断状態）となっていることを指す。ＦＥＴに分類されないトランジスタについても同様である。ＭＯＳＦＥＴは、特に記述無き限り、エンハンスメント型のＭＯＳＦＥＴであると解して良い。ＭＯＳＦＥＴは“metal-oxide-semiconductor field-effect transistor”の略称である。
【0026】
任意のスイッチを１以上のＦＥＴ（電界効果トランジスタ）にて構成することができ、或るスイッチがオン状態のときには当該スイッチの両端間が導通する一方で或るスイッチがオフ状態のときには当該スイッチの両端間が非導通となる。
【0027】
以下、任意のトランジスタ又はスイッチについて、オン状態、オフ状態を、単に、オン、オフと表現することもある。任意のトランジスタ又はスイッチについて、オフ状態からオン状態への切り替わりをターンオンと表現し、オン状態からオフ状態への切り替わりをターンオフと表現する。
【0028】
＜＜第１実施形態＞＞
本発明の第１実施形態を説明する。図１は本発明の第１実施形態に係るドライブ装置１及びその周辺回路の構成図である。
本発明の第１実施形態を説明する。図１は本発明の第１実施形態に係るドライブ装置１及びその周辺回路の構成図である。
【0029】
ドライブ装置１には、ドライブ装置１に対して制御信号ＧＡＴＥ＿ＯＮを供給する制御回路２及びドライブ装置１に対して電源電圧ＶＣＣ１及びＶＣＣ２を供給する電源回路３が接続されている。但し、制御回路２及び電源回路３の内、少なくとも一方はドライブ装置１に内蔵されていると解しても良い。電源電圧ＶＣＣ１及びＶＣＣ２は正の直流電圧であり、例えば、夫々、１０Ｖ、３Ｖである。
【0030】
また、ドライブ装置１に設けられた端子ＧＡＴＥ＿ＤＲＶに対して対象トランジスタＭ０及びコンデンサＣ０が接続されており、対象トランジスタＭ０には負荷装置ＬＤが接続されている。図１の例において、対象トランジスタＭ０はＮチャネル型のＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）として構成されている。
【0031】
ドライブ装置１は、対象トランジスタＭ０のゲート電圧を制御することで対象トランジスタＭ０の状態（オン／オフ状態）を制御する。故に、ドライブ装置１はゲートドライブ装置又はゲートドライバとも称される。対象トランジスタＭ０のドレインには、図示されない電源回路にて生成される正の直流の負荷駆動電圧Ｖａが印加される。対象トランジスタＭ０のソースとグランドとの間に負荷装置ＬＤが設けられる。端子ＧＡＴＥ＿ＤＲＶに対し対象トランジスタＭ０のゲートが接続される。コンデンサＣ０は対象トランジスタＭ０のゲートとグランドとの間に挿入される。尚、コンデンサＣ０は削除され得る。以下、対象トランジスタＭ０のゲート電圧（ゲートの電位）を、記号“ＶＧＡＴＥ”にて参照する。
【0032】
対象トランジスタＭ０のゲート電圧ＶＧＡＴＥがハイレベルであるとき、対象トランジスタＭ０はオン状態となり、負荷駆動電圧Ｖａ（例えば５Ｖ）から対象トランジスタＭ０での電圧降下（例えば数１０ミリボルト）を差し引いた電圧ＶＤＤが負荷装置ＬＤに加わる。即ち、負荷駆動電圧Ｖａに基づく電力が対象トランジスタＭ０を介して負荷装置ＬＤに供給され、負荷装置ＬＤは負荷駆動電圧Ｖａ（換言すれば電圧ＶＤＤ）に基づいて駆動する。対象トランジスタＭ０のゲート電圧ＶＧＡＴＥにおけるハイレベルは、実質的に電源電圧ＶＣＣ１（例えば１０Ｖ）のレベルと一致しており、負荷駆動電圧Ｖａと対象トランジスタＭ０のゲート閾値電圧との和よりも、電源電圧ＶＣＣ１の方が高い。
【0033】
対象トランジスタＭ０のゲート電圧ＶＧＡＴＥがローレベルであるとき、対象トランジスタＭ０はオフ状態となり、負荷駆動電圧Ｖａに基づく電力の負荷装置ＬＤへの供給は遮断される（換言すれば負荷駆動電圧Ｖａは負荷装置ＬＤに供給されない）。対象トランジスタＭ０のゲート電圧ＶＧＡＴＥにおけるローレベルは、実質的にグランドのレベルと一致する。
【0034】
ドライブ装置１の内部構成について説明する。ドライブ装置１は、１ショットパルス生成回路１０、電流供給回路２０、電圧保持回路３０及びオフ用回路４０を備えると共に、外部端子として端子ＧＡＴＥ＿ＤＲＶを備える。
【0035】
電流供給回路２０は、ドライブトランジスタとしてのトランジスタＭ１と、前段回路６０と、を備える。前段回路６０は、プリドライブトランジスタとしてのトランジスタＭ２と、トランジスタＭ３、Ｍ４及びＭ７と、定電流源６１と、スイッチ６２と、インバータ回路６３と、を備える。電圧保持回路３０は、電圧保持トランジスタとしてのトランジスタＭ５と、ＮＡＮＤ回路３１と、を備える。オフ用回路４０は、オフ用トランジスタとしてのトランジスタＭ６と、インバータ回路４１と、備える。図１の例では、トランジスタＭ１、Ｍ２及びＭ５がＰチャネル型のＭＯＳＦＥＴとして構成され、トランジスタＭ３、Ｍ４、Ｍ６及びＭ７がＮチャネル型のＭＯＳＦＥＴとして構成されている。
【0036】
１ショットパルス生成回路１０は、第１制御信号である制御信号ＧＡＴＥ＿ＯＮに基づいて第２制御信号ＤＲＶ＿ＯＮを生成する。第２制御信号ＤＲＶ＿ＯＮは、所定時間ｔＰＬＳだけハイレベルとなる１ショットパルス信号である。図２に第１及び第２制御信号の関係を示す。第１制御信号及び第２制御信号は、夫々に、ハイレベル及びローレベルの何れかの信号レベルをとるデジタル信号である。
【0037】
第１制御信号ＧＡＴＥ＿ＯＮは、対象トランジスタＭ０がオン状態となるべきオン制御区間を設定及び指定する信号であり、ここでは、第１制御信号ＧＡＴＥ＿ＯＮがハイレベルであるときに第１制御信号ＧＡＴＥ＿ＯＮがアクティブ（アサート状態）になるものとする。換言すれば、オン制御区間において第１制御信号ＧＡＴＥ＿ＯＮはアクティブとなり、第１制御信号ＧＡＴＥ＿ＯＮのハイレベル区間がオン制御区間に相当する。ローレベルの第１制御信号ＧＡＴＥ＿ＯＮはノンアクティブ（ネゲート状態）であり、第１制御信号ＧＡＴＥ＿ＯＮのローレベル区間は、対象トランジスタＭ０がオフ状態となるべきオフ制御区間に相当する。第１制御信号ＧＡＴＥ＿ＯＮは、上述のオン制御区間及びオフ制御区間を設定及び指定する信号であると解することができる。
【0038】
１ショットパルス生成回路１０は第２制御信号ＤＲＶ＿ＯＮを原則としてローレベルとする。但し、１ショットパルス生成回路１０は、第１制御信号ＧＡＴＥ＿ＯＮにアップエッジが生じると、第１制御信号ＧＡＴＥ＿ＯＮのアップエッジに同期して第２制御信号ＤＲＶ＿ＯＮにもアップエッジを生じさせ、第２制御信号ＤＲＶ＿ＯＮを所定時間ｔＰＬＳだけハイレベルに保った後、第２制御信号ＤＲＶ＿ＯＮにダウンエッジを生じさせる。
【0039】
第２制御信号ＤＲＶ＿ＯＮは、トランジスタＭ１を通じ対象トランジスタＭ０をオンさせるための電流を対象トランジスタＭ０のゲートに供給することを制御する信号である。そして、第１制御信号ＧＡＴＥ＿ＯＮと同様、第２制御信号ＤＲＶ＿ＯＮにおいてもハイレベルに対しアクティブの状態（アサート状態）が割り当てられている。このため、第２制御信号ＤＲＶ＿ＯＮは、オン制御区間の開始から所定時間ｔＰＬＳだけアクティブとなる制御信号（パルス信号）であると言える。後述の説明から明らかとなるように、第２制御信号ＤＲＶ＿ＯＮのハイレベル区間にてトランジスタＭ１を通じ対象トランジスタＭ０をオンさせるための電流が対象トランジスタＭ０のゲートに供給され、その電流は第２制御信号ＤＲＶ＿ＯＮのローレベル区間では供給されない。
【0040】
第２制御信号ＤＲＶ＿ＯＮのパルス幅に相当する所定時間ｔＰＬＳの長さは、１つのオン制御区間の長さより随分と短い。例えば、１つのオン制御区間の長さは数ミリ秒以上であって、数秒～数１００秒以上となることもある。これに対し、所定時間ｔＰＬＳの長さは数マイクロ秒又はサブマイクロ秒オーダーである。勿論、これらの数値は一例に過ぎない。
【0041】
第１制御信号ＧＡＴＥ＿ＯＮに基づき上述の特性を有する第２制御信号ＤＲＶ＿ＯＮを生成できる限り、１ショットパルス生成回路１０の構成は任意である。例えば、所定周波数を有するクロック信号に同期して動作するロジック回路を用い、第１制御信号ＧＡＴＥ＿ＯＮのアップエッジに同期して、所定クロック分だけハイレベルとなるデジタル信号を第２制御信号ＤＲＶ＿ＯＮとして生成することができる。或いは、アナログ回路にて第２制御信号ＤＲＶ＿ＯＮを生成しても良い。
【0042】
図１を再度参照し、ドライブ装置１における、１ショットパルス生成回路１０以外の回路構成の接続関係を説明する。
【0043】
電源電圧ＶＣＣ１の印加端（電源電圧ＶＣＣ１が印加される端子）に対し、トランジスタＭ１、Ｍ２及びＭ５のソースが共通接続される。トランジスタＭ１、Ｍ５及びＭ６の各ドレインは端子ＧＡＴＥ＿ＤＲＶに共通接続される（即ち、対象トランジスタＭ０のゲートに共通接続される）。トランジスタＭ６のソースはグランドに接続される。
【0044】
トランジスタＭ１のゲートと、トランジスタＭ２のゲート及びドレインと、トランジスタＭ３のドレインは、互いに共通接続される。トランジスタＭ３のゲートと、トランジスタＭ４のゲート及びドレインと、トランジスタＭ７のドレインは、互いに共通接続される。トランジスタＭ３、Ｍ４及びＭ７の各ソースはグランドに接続される。電源電圧ＶＣＣ２の印加端（電源電圧ＶＣＣ２が印加される端子）とスイッチ６２の一端との間に定電流源６１が挿入される。スイッチ６２の他端はトランジスタＭ４のドレインに接続される。
【0045】
インバータ回路６３の入力端に第２制御信号ＤＲＶ＿ＯＮが供給され、インバータ回路６３の出力端はトランジスタＭ７のゲートに接続される。また、スイッチ６２は第２制御信号ＤＲＶ＿ＯＮによって状態が制御される。インバータ回路４１の入力端に第１制御信号ＧＡＴＥ＿ＯＮが供給され、インバータ回路４１の出力端はトランジスタＭ６のゲートに接続される。ＮＡＮＤ回路３１には第１制御信号ＧＡＴＥ＿ＯＮ及び第２制御信号ＤＲＶ＿ＯＮが入力され、ＮＡＮＤ回路３１の出力端はトランジスタＭ５のゲートに接続される。
【0046】
トランジスタＭ１及びＭ２によりカレントミラー回路ＣＭ１が構成される。カレントミラー回路ＣＭ１の電流の入力側にトランジスタＭ２が配置され、カレントミラー回路ＣＭ１の電流の出力側にトランジスタＭ１が配置される。トランジスタＭ３及びＭ４によりカレントミラー回路ＣＭ２が構成される。カレントミラー回路ＣＭ２の電流の入力側にトランジスタＭ４が配置され、カレントミラー回路ＣＭ２の電流の出力側にトランジスタＭ３が配置される。トランジスタＭ２及びＭ３は互いに直列接続される。
【0047】
トランジスタＭ４を介して流れる電流（詳細にはトランジスタＭ４のドレイン及びソース間に流れる電流）を電流Ｉ１と称する。トランジスタＭ２及びＭ３を介して流れる電流（詳細にはトランジスタＭ２及びＭ３の夫々のドレイン及びソース間に流れる電流）を電流Ｉ２と称する。トランジスタＭ１を介して流れる電流（詳細にはトランジスタＭ１のドレイン及びソース間に流れる電流）を電流Ｉ３と称する。
【0048】
ドライブ装置１の動作を説明する。スイッチ６２は、第２制御信号ＤＲＶ＿ＯＮがハイレベルであるときにオン状態となり、第２制御信号ＤＲＶ＿ＯＮがローレベルであるときにオフ状態となる。インバータ回路６３は第２制御信号ＤＲＶ＿ＯＮの反転信号をトランジスタＭ７のゲートに供給する。このため、トランジスタＭ７は、第２制御信号ＤＲＶ＿ＯＮがハイレベルであるときにオフ状態となり、第２制御信号ＤＲＶ＿ＯＮがローレベルであるときにオン状態となる。
【0049】
定電流源６１は一定の電流値を有する定電流ＩＣＯＮＳＴを発生させる。第２制御信号ＤＲＶ＿ＯＮのハイレベル区間では、スイッチ６２がオン状態となることで、定電流源６１で発生した定電流ＩＣＯＮＳＴが電流Ｉ１としてトランジスタＭ４のドレイン及びソース間に流れる。第２制御信号ＤＲＶ＿ＯＮのハイレベル区間において、トランジスタＭ４に電流Ｉ１（ＩＣＯＮＳＴ）が流れるため、電流Ｉ１に比例した電流Ｉ２（従って定電流ＩＣＯＮＳＴに比例した電流Ｉ２）がトランジスタＭ２及びＭ３に流れ、更に、その電流Ｉ２に比例した電流Ｉ３（従って定電流ＩＣＯＮＳＴに比例した電流Ｉ３）がトランジスタＭ１に流れる。
【0050】
ここでは、トランジスタＭ３及びＭ４間のソース面積比の調整並びにトランジスタＭ１及びＭ２間のソース面積比の調整を通じ、電流Ｉ２は電流Ｉ１の１６倍に設定され且つ電流Ｉ３は電流Ｉ２の３５倍に設定されているものとする。故に例えば、第２制御信号ＤＲＶ＿ＯＮのハイレベル区間において、電流Ｉ１が０．６２５μＡであれば、電流Ｉ２、Ｉ３は、夫々、１０μＡ、３５０μＡとなる。勿論、これらの数値は様々に変形可能である。尚、図１の回路構成から理解されるよう、第２制御信号ＤＲＶ＿ＯＮのハイレベル区間であっても、端子ＧＡＴＥ＿ＤＲＶの電圧が電源電圧ＶＣＣ１に達した後には、電流Ｉ３は流れない。
【0051】
第２制御信号ＤＲＶ＿ＯＮのローレベル区間では、スイッチ６２がオフ状態となるため、定電流源６１による定電流はトランジスタＭ４に流れず（即ち“Ｉ１＝０”となる）、故に、電流Ｉ２及びＩ３も流れない。また、第２制御信号ＤＲＶ＿ＯＮのローレベル区間では、トランジスタＭ７がオン状態となることでトランジスタＭ３及びＭ４の夫々のゲート－ソース間がトランジスタＭ７により短絡される。
【0052】
ＮＡＮＤ回路３１は、第１制御信号ＧＡＴＥ＿ＯＮと第２制御信号ＤＲＶ＿ＯＮの反転信号との否定論理積信号をトランジスタＭ５のゲートに供給することで、信号ＧＡＴＥ＿ＯＮがハイレベル且つ信号ＤＲＶ＿ＯＮがローレベルとなる区間においてのみトランジスタＭ５をオン状態とする。故に、信号ＧＡＴＥ＿ＯＮがローレベルであるときにはトランジスタＭ５はオフ状態とされ、信号ＤＲＶ＿ＯＮがハイレベルであるときにもトランジスタＭ５はオフ状態とされる。
【0053】
インバータ回路４１は、第１制御信号ＧＡＴＥ＿ＯＮの反転信号をトランジスタＭ６のゲートに供給することで、第１制御信号ＧＡＴＥ＿ＯＮのローレベル区間においてトランジスタＭ６をオン状態とし、第１制御信号ＧＡＴＥ＿ＯＮのハイレベル区間においてトランジスタＭ６をオフ状態とする。
【0054】
図３はドライブ装置１のタイミングチャートである。図３のタイミングチャートを参照して、ドライブ装置１の動作を更に詳細に説明する。時間の進行につれて、タイミングＴ１、Ｔ２、Ｔ３、Ｔ４が、この順番で訪れるものとする。タイミングＴ１より前では、信号ＧＡＴＥ＿ＯＮ及びＤＲＶ＿ＯＮが共にローレベルに維持されている。故に、タイミングＴ１より前では、スイッチ６２のオフ及びトランジスタＭ７のオンにより“Ｉ１＝Ｉ２＝Ｉ３＝０”であり、トランジスタＭ５のオフ及びトランジスタＭ６のオンにより“ＶＧＡＴＥ＝０”とされて対象トランジスタＭ０はオフである。
【0055】
タイミングＴ１にて第１制御信号ＧＡＴＥ＿ＯＮがローレベルからハイレベルに切り替わる。そうすると、第２制御信号ＤＲＶ＿ＯＮもタイミングＴ１にてローレベルからハイレベルに切り替わる。タイミングＴ１から所定時間ｔＰＬＳだけ後のタイミングＴ３にて、第２制御信号ＤＲＶ＿ＯＮのレベルはハイレベルからローレベルに戻り、以後、第１制御信号ＧＡＴＥ＿ＯＮに再びアップエッジが生じるまでローレベルに維持される。
【0056】
タイミングＴ１及びＴ３間では、トランジスタＭ５～Ｍ７が全てオフである。そして、第２制御信号ＤＲＶ＿ＯＮのハイレベル区間であるタイミングＴ１及びＴ３間では、トランジスタＭ４に電流Ｉ１（ＩＣＯＮＳＴ）が流れるため、電流Ｉ１に比例した電流Ｉ２（従って定電流ＩＣＯＮＳＴに比例した電流Ｉ２）がトランジスタＭ２及びＭ３に流れ、更に、その電流Ｉ２に比例した電流Ｉ３（従って定電流ＩＣＯＮＳＴに比例した電流Ｉ３）がトランジスタＭ１に流れる。但し、上述したように、第２制御信号ＤＲＶ＿ＯＮのハイレベル区間であっても、端子ＧＡＴＥ＿ＤＲＶの電圧（即ちゲート電圧ＶＧＡＴＥ）が電源電圧ＶＣＣ１に達した後には、電流Ｉ３は流れない。図３の例では、タイミングＴ１より後のタイミングＴ２にてゲート電圧ＶＧＡＴＥが電源電圧ＶＣＣ１に達することが想定されている。
【0057】
より詳細に述べると、電流Ｉ１及びＩ２はタイミングＴ１及びＴ３間において継続的に流れる。電流Ｉ３については、タイミングＴ１から流れ始めるが、この電流Ｉ３によりタイミングＴ１を起点にゲート電圧ＶＧＡＴＥが０Ｖから単調増加してタイミングＴ２にて電源電圧ＶＣＣ１に達すると、電流Ｉ３の流れは止まる。電流Ｉ３によりタイミングＴ３までにゲート電圧ＶＧＡＴＥが電源電圧ＶＣＣ１に達するよう、所定時間ｔＰＬＳ、又は、電流Ｉ１～Ｉ３の値が設計されている。タイミングＴ３以後は、第１制御信号ＧＡＴＥ＿ＯＮに再びアップエッジが生じるまで電流Ｉ１～Ｉ３は流れない。
【0058】
ゲート電圧ＶＧＡＴＥが０Ｖから電源電圧ＶＣＣ１に向けて増大する過程でトランジスタＭ０がターンオンする。タイミングＴ３にてトランジスタＭ５がターンオンすることで、ゲート電圧ＶＧＡＴＥが電源電圧ＶＣＣ１のレベルにて固定される。このため、タイミングＴ１及びＴ２間で対象トランジスタＭ０がターンオンした後は、後述のタイミングＴ４に至るまで対象トランジスタＭ０がオン状態に維持される。また、タイミングＴ３にてトランジスタＭ７がターンオンするため、トランンジスタＭ３及びＭ４のゲート－ソース間電圧がタイミングＴ３にて即座に０Ｖに向けて低下してトランンジスタＭ３及びＭ４がターンオフする。このため、タイミングＴ３を境に電流Ｉ１及びＩ２が即座にゼロへと減少する。
【0059】
タイミングＴ４において、第１制御信号ＧＡＴＥ＿ＯＮがハイレベルからローレベルに切り替わる。これを受けて、タイミングＴ４において、トランジスタＭ５がターンオフし且つトランジスタＭ６がターンオンする。トランジスタＭ６がターンオンすることで、対象トランジスタＭ０のゲート電荷がトランジスタＭ６を通じて速やかにグランドに向けて引き抜かれ、ゲート電圧ＶＧＡＴＥが速やかに０Ｖに向けて低下することで対象トランジスタＭ０がターンオフする。
【0060】
図９の参考構成に係るドライブ装置９０１との対比において、本実施形態に係るドライブ装置１では、対象トランジスタＭ０のゲートへの電流供給により対象トランジスタＭ０がターンオンした後、電流Ｉ１及びＩ２（図９では電流Ｉａ及びＩｂ）が遮断される（即ち、“Ｉ１＝Ｉ２＝０”とされる）。故に、その分だけ、電力消費が低減される。所定時間ｔＰＬＳを十分に短いとして無視すれば、各オン制御区間において、実質的に“（ＶＣＣ２×Ｉ１）＋（ＶＣＣ１×Ｉ２）”分の電力消費が低減されることになり、極めて有益である。特に後述されるよう、ドライブ装置を複数チャネル分備えた構成においては、消費電力の低減効果が顕著となる。
【0061】
尚、対象トランジスタＭ０のゲート電圧ＶＧＡＴＥを急峻に立ち上げると、その急峻な電圧変化に伴って発生するノイズが他の回路動作に悪影響を及ぼすことがある。また、ゲート電圧ＶＧＡＴＥを急峻に立ち上げるとゲート電圧ＶＧＡＴＥにオーバーシュートが発生しやすくなり、対象トランジスタＭ０のゲート耐圧を超えるようなオーバーシュートが発生すると、対象トランジスタＭ０が破壊するおそれもある。これらの事情から、ドライブ装置１では、対象トランジスタＭ０をターンオンさせる際に、一定の電流Ｉ３を対象トランジスタＭ０のゲートに供給してゲート電圧ＶＧＡＴＥを緩やかに上昇させるスルーレート制御を実行している。
【0062】
ドライブ装置１において、対象トランジスタＭ０をターンオフさせる際には、トランジスタＭ６のターンオンにより即座にゲート電圧ＶＧＡＴＥを０Ｖへと低下させているが、対象トランジスタＭ０をターンオフさせる際にもスルーレート制御を実行するようにしても良い。即ち例えば、ドライブ装置１において、第１制御信号ＧＡＴＥ＿ＯＮのダウンエッジタイミングを起点としてゲート電圧ＶＧＡＴＥが０Ｖとなるまで対象トランジスタＭ０のゲートからグランドに向け一定の電流を流す回路を、図１のオフ用回路４０の代わりに設けておいても良い。
【0063】
＜＜第２実施形態＞＞
本発明の第２実施形態を説明する。第２実施形態並びに後述の第３及び第４実施形態は第１実施形態を基礎とする実施形態であり、第２～第４実施形態において特に述べない事項に関しては、矛盾の無い限り、第１実施形態の記載が第２～第４実施形態にも適用される。第２実施形態の記載を解釈するにあたり、第１及び第２実施形態間で矛盾する事項については第２実施形態の記載が優先されて良い（後述の第３及び第４実施形態についても同様）。矛盾の無い限り、第１～第４実施形態の内、任意の複数の実施形態を組み合わせても良い。
本発明の第２実施形態を説明する。第２実施形態並びに後述の第３及び第４実施形態は第１実施形態を基礎とする実施形態であり、第２～第４実施形態において特に述べない事項に関しては、矛盾の無い限り、第１実施形態の記載が第２～第４実施形態にも適用される。第２実施形態の記載を解釈するにあたり、第１及び第２実施形態間で矛盾する事項については第２実施形態の記載が優先されて良い（後述の第３及び第４実施形態についても同様）。矛盾の無い限り、第１～第４実施形態の内、任意の複数の実施形態を組み合わせても良い。
【0064】
図４は本発明の第２実施形態に係る電子機器用の半導体回路システムＳＹＳの概略全体構成図である。図５に示す如く半導体回路システムＳＹＳは電子機器ＥＥに搭載される。図６に電子機器ＥＥの外観の一例を示す。図６に示される電子機器ＥＥはノート型のパーソナルコンピュータであるが、半導体回路システムＳＹＳが搭載される電子機器ＥＥの種類は任意である。例えば、電子機器ＥＥは、スマートホンやタブレットのような情報端末、ゲーム機器、デジタルビデオカメラ、デジタルスチルカメラ、カーナビゲーションシステムやドライブレコーダ等の車載機器であって良い。
【0065】
図４の半導体回路システムＳＹＳは、半導体装置１００を備えると共に、対象トランジスタＭ０及びコンデンサＣ０の組をｎチャネル分備える。ここで、ｎは２以上の整数である。半導体装置１００は、ｎ個のドライブ装置１を備えると共に、各ドライブ装置１に対して制御信号ＧＡＴＥ＿ＯＮを供給する制御回路２と、各ドライブ装置１に対して電源電圧ＶＣＣ１及びＶＣＣ２を供給する電源回路３と、を備える。電源回路３は制御回路２の電源電圧も生成する。ｎ個のドライブ装置１は、ｎチャネル分のドライブ装置１であり、第１～第ｎチャネルのドライブ装置１と称されることもある。
【0066】
制御回路２は、例えば、半導体装置１００に外部接続された上位制御回路（不図示）からの信号に基づいて、各ドライブ装置１に対する制御信号ＧＡＴＥ＿ＯＮを生成する。半導体装置１００に含まれるｎチャネル分のドライブ装置１に対するｎチャネル分の制御信号ＧＡＴＥ＿ＯＮは、互いに異なりうる。即ち例えば、第１チャネルのドライブ装置１に対する制御信号ＧＡＴＥ＿ＯＮのハイレベル区間と、第２チャネルのドライブ装置１に対する制御信号ＧＡＴＥ＿ＯＮのハイレベル区間とは異なりうる（但し一致することもある）。
【0067】
電源回路３は、例えば、電子機器ＥＥに搭載されたバッテリの出力電圧に基づき、或いは、図示されないＡＣアダプタの出力電圧に基づき、電源電圧ＶＣＣ１及びＶＣＣ２を含む各電源電圧を生成する。
【0068】
第１～第ｎチャネルのドライブ装置１の夫々に対し、個別に端子ＧＡＴＥ＿ＤＲＶが設けられる。第１チャネルのドライブ装置１に接続される端子ＧＡＴＥ＿ＤＲＶに対し、第１チャネルに対応する対象トランジスタＭ０及びコンデンサＣ０が接続され、第２チャネルのドライブ装置１に接続される端子ＧＡＴＥ＿ＤＲＶに対し、第２チャネルに対応する対象トランジスタＭ０及びコンデンサＣ０が接続される。他のチャネルについても同様である。各チャネルにおいて、端子ＧＡＴＥ＿ＤＲＶ、対象トランジスタＭ０、コンデンサＣ０及び負荷装置ＬＤの接続関係は、第１実施形態で述べたものと同じである。
【0069】
ｎチャネル分のドライブ装置１は、制御回路２からのｎチャネル分の制御信号ＧＡＴＥ＿ＯＮに基づき、ｎチャネル分の対象トランジスタＭ０を個別にオン、オフすることができる。負荷装置ＬＤは、電子機器ＥＥを構成する任意のハードウェアであり、例えば、表示装置、ハードディスクの駆動用モータ、スピーカ、ロジック回路、半導体集積回路である。異なるチャネル間で負荷装置ＬＤの種類は異なりうる。
【0070】
図７に半導体装置１００の外観を示す。半導体装置１００は、半導体集積回路を、樹脂にて構成された筐体（パッケージ）内に封入することで形成された電子部品である。半導体装置１００の筐体に複数の外部端子が露出して設けられており、その複数の外部端子には、ｎ個の端子ＧＡＴＥ＿ＤＲＶ（即ちｎチャネル分の端子ＧＡＴＥ＿ＤＲＶ）が含まれる。この他、電源電圧ＶＣＣ１及びＶＣＣ２の元となる電圧を受けるための電圧入力端子や、上位制御回路との通信を行うための通信用端子などが、上記複数の外部端子に含まれる。尚、図７に示される半導体装置１００の外部端子の数及び半導体装置１００の外観は例示に過ぎず、半導体装置１００の筐体の種類は任意である。
【0071】
尚、第２実施形態では、ドライブ装置１を複数チャネル分備えた半導体装置１００を上述したが、ドライブ装置１を１チャネル分だけ備えた半導体装置１００を構成することも可能である（即ちｎ＝１とすることも可能である）。
【0072】
＜＜第３実施形態＞＞
本発明の第３実施形態を説明する。図１に示した前段回路６０は、図８のように表すこともできる。図８の前段回路６０は、プリドライブトランジスタとしてのトランジスタＭ２と、定電流源６６と、から成る。定電流源６６は、トランジスタＭ２とグランドとの間に挿入され、第２制御信号ＤＲＶ＿ＯＮのハイレベル区間においてのみ一定の電流Ｉ２をトランジスタＭ２に供給する（即ちトランジスタＭ２のドレイン及びソース間に流す）。定電流源６６は第２制御信号ＤＲＶ＿ＯＮのローレベル区間において電流Ｉ２を流さないように構成されている。故に、第２制御信号ＤＲＶ＿ＯＮのローレベル区間において、“Ｉ２＝０”であり、結果、“Ｉ３＝０”となる。
本発明の第３実施形態を説明する。図１に示した前段回路６０は、図８のように表すこともできる。図８の前段回路６０は、プリドライブトランジスタとしてのトランジスタＭ２と、定電流源６６と、から成る。定電流源６６は、トランジスタＭ２とグランドとの間に挿入され、第２制御信号ＤＲＶ＿ＯＮのハイレベル区間においてのみ一定の電流Ｉ２をトランジスタＭ２に供給する（即ちトランジスタＭ２のドレイン及びソース間に流す）。定電流源６６は第２制御信号ＤＲＶ＿ＯＮのローレベル区間において電流Ｉ２を流さないように構成されている。故に、第２制御信号ＤＲＶ＿ＯＮのローレベル区間において、“Ｉ２＝０”であり、結果、“Ｉ３＝０”となる。
【0073】
図１に示される定電流源６１、スイッチ６２、トランジスタＭ３、Ｍ４及びＭ７、並びに、インバータ回路６３から成るブロックは、定電流源６６の構成例であり、上述の定電流源６６の機能が実現される限り、定電流源６６の構成は任意である。
【0074】
＜＜第４実施形態＞＞
本発明の第４実施形態を説明する。第４実施形態では、幾つかの応用技術、変形技術等を説明すると共に、第１～第３実施形態にて具体化された本発明について考察する。
本発明の第４実施形態を説明する。第４実施形態では、幾つかの応用技術、変形技術等を説明すると共に、第１～第３実施形態にて具体化された本発明について考察する。
【0075】
ドライブ装置１の各回路素子は半導体集積回路の形態で形成され、当該半導体集積回路を、樹脂にて構成された筐体（パッケージ）内に封入することで、ドライブ装置１が構成される。但し、複数のディスクリート部品を用いて、ドライブ装置１内の回路と同等の回路を構成するようにしても良い。ドライブ装置１内に含まれるものとして上述した幾つかの回路素子は、ドライブ装置１外に設けられてドライブ装置１に外付け接続されても良い。同様に、半導体装置１００の各回路素子は半導体集積回路の形態で形成され、当該半導体集積回路を、樹脂にて構成された筐体（パッケージ）内に封入することで、半導体装置１００が構成される。但し、複数のディスクリート部品を用いて、半導体装置１００内の回路と同等の回路を構成するようにしても良い。半導体装置１００内に含まれるものとして上述した幾つかの回路素子は、半導体装置１００外に設けられて半導体装置１００に外付け接続されても良い。
【0076】
任意の信号又は電圧に関して、上述の主旨を損なわない形で、それらのハイレベルとローレベルの関係を逆にしても良い。
【0077】
各実施形態に示されたＦＥＴ（電界効果トランジスタ）のチャネルの種類は例示であり、Ｎチャネル型のＦＥＴがＰチャネル型のＦＥＴに変更されるように、或いは、Ｐチャネル型のＦＥＴがＮチャネル型のＦＥＴに変更されるように、ＦＥＴを含む回路の構成は変形され得る。
【0078】
例えば、対象トランジスタＭ０はＰチャネル型のＭＯＳＦＥＴであっても良い。但し、この場合には、オン制御区間及びオフ制御区間における対象トランジスタＭ０のゲート電圧ＶＧＡＴＥの高低関係や電流Ｉ３の向きなどが第１実施形態で示したものと逆になる。即ち、対象トランジスタＭ０をＰチャネル型のＭＯＳＦＥＴとする場合、第１制御信号ＧＡＴＥ＿ＯＮのローレベル区間において対象トランジスタＭ０のゲート電圧ＶＧＡＴＥを十分に高くして対象トランジスタＭ０をオフ状態とし、電流制御回路２０は、第２制御信号ＤＲＶ＿ＯＮのハイレベル区間においてゲート電圧ＶＧＡＴＥが低下する向きに電流Ｉ３を流すことで対象トランジスタＭ０をターンオンさせ、電圧保持回路３０は、信号ＧＡＴＥ＿ＯＮがハイレベル且つ信号ＤＲＶ＿ＯＮがローレベルとなる区間においてゲート電圧ＶＧＡＴＥをグランド電位に保つことで対象トランジスタＭ０をオン状態に維持することになる。
【0079】
上述の任意のトランジスタは、任意の種類のトランジスタであって良い。例えば、ＭＯＳＦＥＴとして上述された任意のトランジスタを、接合型ＦＥＴ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）又はバイポーラトランジスタに置き換えることも可能である。任意のトランジスタは第１電極、第２電極及び制御電極を有する。ＦＥＴにおいては、第１及び第２電極の内の一方がドレインで他方がソースであり且つ制御電極がゲートである。ＩＧＢＴにおいては、第１及び第２電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がゲートである。ＩＧＢＴに属さないバイポーラトランジスタにおいては、第１及び第２電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がベースである。
【0080】
但し、上述の対象トランジスタＭ０は、ＭＯＳＦＥＴを含むＦＥＴ又はＩＧＢＴなどの電圧制御型のトランジスタであると良い。電圧制御型トランジスタは、ゲート－ソース間電圧に応じてドレイン－ソース間が導通状態又は非導通状態に制御される（換言すればドレイン－ソース間に流れる電流が制御される）トランジスタである、或いは、ゲート－エミッタ間電圧に応じてコレクタ－エミッタ間が導通状態又は非導通状態に制御される（換言すればコレクタ－エミッタ間に流れる電流が制御される）トランジスタである。
【0081】
本発明の一側面に係るドライブ装置Ｗは、対象トランジスタ（Ｍ０）の制御電極の電圧を制御することで前記対象トランジスタの状態を制御するドライブ装置（１）において、前記対象トランジスタがオン状態となるべきオン制御区間においてアクティブとなる第１制御信号（ＧＡＴＥ＿ＯＮ）に基づき、前記オン制御区間の開始から所定時間だけアクティブとなる第２制御信号（ＤＲＶ＿ＯＮ）を生成する信号生成回路（１０）と、前段回路（６０）及び前記対象トランジスタの制御電極に接続されるドライブトランジスタ（Ｍ１）を有し、前記第２制御信号がアクティブとなる区間において、前記前段回路に所定の電流を流すことを通じ前記ドライブトランジスタにてドライブ電流（Ｉ３）を発生させ前記ドライブ電流を前記対象トランジスタの制御電極に供給することで前記対象トランジスタをターンオンさせる電流供給回路（２０）と、前記第２制御信号がアクティブとなる区間の後、前記オン制御区間の終了まで、前記対象トランジスタの制御電極の電圧を、前記対象トランジスタをオン状態とするための電圧（ＶＣＣ１）に保つ電圧保持回路（３０）と、を備え、前記電流供給回路は、前記第２制御信号がアクティブとなる区間の後、前記前段回路における前記所定の電流を遮断することを特徴とする。
【0082】
図１の半導体装置１において、１ショットパルス生成回路１０は前記信号生成回路の例である。前記前段回路における前記所定の電流を遮断するとは、前記前段回路において前記所定の電流の流れを遮断（停止）することを指す。
【0083】
具体的には例えば、前記ドライブ装置Ｗにおいて、前記電流供給回路は、カレントミラー回路（ＣＭ１）を有し、前記カレントミラー回路の入力側に前記前段回路を構成するプリドライブトランジスタ（Ｍ２）が配置され、前記カレントミラー回路の出力側に前記ドライブトランジスタ（Ｍ１）が配置され、前記電流供給回路は、前記第２制御信号がアクティブとなる区間において、前記プリドライブトランジスタにプリドライブ電流（Ｉ２）を流すことを通じ前記ドライブトランジスタにて前記ドライブ電流（Ｉ３）を発生させ、前記第２制御信号がアクティブとなる区間の後、前記プリドライブ電流を遮断すると良い。
【0084】
或いは具体的には例えば、前記ドライブ装置Ｗにおいて、前記電流供給回路は、第１カレントミラー回路（ＣＭ１）及び第２カレントミラー回路（ＣＭ２）を有し、前記第１カレントミラー回路の出力側に前記ドライブトランジスタ（Ｍ１）が配置され、前記前段回路は、前記第２カレントミラー回路の入力側及び出力側に配置される第１トランジスタ（Ｍ４）及び第２トランジスタ（Ｍ３）と、前記第１カレントミラー回路の入力側に配置されるプリドライブトランジスタ（Ｍ２）と、を有し、前記第２トランジスタと前記プリドライブトランジスタは互いに直列接続され、前記電流供給回路は、前記第２制御信号がアクティブとなる区間において、前記第１トランジスタに所定の定電流（Ｉ１＝ＩＣＯＮＳＴ）を流すことで前記プリドライブトランジスタにて前記定電流に比例するプリドライブ電流（Ｉ２）を発生させ、これによって前記ドライブトランジスタにて前記ドライブ電流を発生させ、前記第２制御信号がアクティブとなる区間の後、前記定電流を遮断し、これによって前記プリドライブ電流も遮断しても良い。
【0085】
前記定電流の遮断とは、前記定電流の流れの遮断を意味し、詳細には、前記第１トランジスタに対する前記定電流の供給を遮断することを意味する。前記プリドライブ電流の遮断とは、前記プリドライブ電流の流れの遮断を意味し、詳細には、前記プリドライブトランジスタに対する前記プリドライブ電流の供給を遮断することを意味する。
図１の半導体装置１において、電流Ｉ２はプリドライブ電流の例であり、電流Ｉ３はドライブ電流の例である。
図１の半導体装置１において、電流Ｉ２はプリドライブ電流の例であり、電流Ｉ３はドライブ電流の例である。
【0086】
また例えば、前記ドライブ装置Ｗにおいて、前記電圧保持回路（３０）は、所定電圧（ＶＣＣ１）の印加端と前記対象トランジスタの制御電極との間に挿入された電圧保持トランジスタ（Ｍ５）を有して、前記第１制御信号及び前記第２制御信号に基づき、前記第２制御信号がアクティブとなる区間の後、前記オン制御区間の終了まで、前記電圧保持トランジスタをオン状態とし、前記電圧保持トランジスタがオン状態となることで前記所定電圧が前記対象トランジスタの制御電極に加わるとき、前記対象トランジスタはオン状態となると良い。
【0087】
そして例えば、第２所定電圧の印加端と前記対象トランジスタの制御電極との間に挿入されたオフ用トランジスタ（Ｍ６）を有するオフ用回路（４０）を更に備え、前記第１制御信号により前記オン制御区間と前記対象トランジスタがオフ状態となるべきオフ制御区間とが設定され、前記オフ用回路は、前記オフ制御区間において前記オフ用トランジスタをオン状態とし、前記オフ用トランジスタがオン状態となることで前記第２所定電圧が前記対象トランジスタの制御電極に加わるとき、前記対象トランジスタはオフ状態となると良い。
【0088】
図１の半導体装置１においては、グランドの電圧（即ち０Ｖ）が前記第２所定電圧に相当するが、前記第２所定電圧はグランドの電圧と異なる電圧（例えば、グランドの電圧よりも若干高い電圧、又は、負の電圧）であっても構わない。
【0089】
本発明の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。以上の実施形態は、あくまでも、本発明の実施形態の例であって、本発明ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。上述の説明文中に示した具体的な数値は、単なる例示であって、当然の如く、それらを様々な数値に変更することができる。
【符号の説明】
【0090】
１ ドライブ装置
２ 制御回路
３ 電源回路
１０ １ショットパルス生成回路
２０ 電流供給回路
３０ 電圧保持回路
４０ オフ用回路
６０ 前段回路
１００ 半導体装置
Ｍ０ 対象トランジスタ
Ｍ１ トランジスタ（ドライブトランジスタ）
Ｍ２ トランジスタ（プリトランジスタ）
Ｍ５ トランジスタ（電圧保持トランジスタ）
Ｍ６ トランジスタ（オフ用トランジスタ）
ＧＡＴＥ＿ＯＮ 制御信号（第１制御信号）
ＤＲＶ＿ＯＮ 制御信号（第２制御信号）
２ 制御回路
３ 電源回路
１０ １ショットパルス生成回路
２０ 電流供給回路
３０ 電圧保持回路
４０ オフ用回路
６０ 前段回路
１００ 半導体装置
Ｍ０ 対象トランジスタ
Ｍ１ トランジスタ（ドライブトランジスタ）
Ｍ２ トランジスタ（プリトランジスタ）
Ｍ５ トランジスタ（電圧保持トランジスタ）
Ｍ６ トランジスタ（オフ用トランジスタ）
ＧＡＴＥ＿ＯＮ 制御信号（第１制御信号）
ＤＲＶ＿ＯＮ 制御信号（第２制御信号）
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】