特許 7367341 半導体装置及び半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-10-16

(45)【発行日】2023-10-24

(54)【発明の名称】半導体装置及び半導体装置の製造方法

(51)【国際特許分類】

   H01L 29/78 20060101AFI20231017BHJP

   H01L 29/12 20060101ALI20231017BHJP

   H01L 29/739 20060101ALI20231017BHJP

   H01L 29/06 20060101ALI20231017BHJP

   H01L 21/336 20060101ALI20231017BHJP

   H01L 29/872 20060101ALI20231017BHJP

   H01L 21/329 20060101ALI20231017BHJP

   H01L 21/20 20060101ALI20231017BHJP

   H01L 21/205 20060101ALI20231017BHJP

【ＦＩ】

H01L29/78 652J

H01L29/78 652T

H01L29/78 653A

H01L29/78 652D

H01L29/78 652G

H01L29/78 655A

H01L29/78 655D

H01L29/06 301G

H01L29/06 301V

H01L29/78 658E

H01L29/86 301M

H01L29/86 301D

H01L29/86 301P

H01L29/86 301F

H01L21/20

H01L21/205

【請求項の数】 12

(21)【出願番号】P 2019096740

(22)【出願日】2019-05-23

(65)【公開番号】P2020191401

(43)【公開日】2020-11-26

【審査請求日】2022-04-14

(73)【特許権者】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(74)【代理人】

【識別番号】100099759

【弁理士】

【氏名又は名称】青木 篤

(74)【代理人】

【識別番号】100123582

【弁理士】

【氏名又は名称】三橋 真二

(74)【代理人】

【識別番号】100114018

【弁理士】

【氏名又は名称】南山 知広

(74)【代理人】

【識別番号】100165191

【弁理士】

【氏名又は名称】河合 章

(74)【代理人】

【識別番号】100133835

【弁理士】

【氏名又は名称】河野 努

(74)【代理人】

【識別番号】100135976

【弁理士】

【氏名又は名称】宮本 哲夫

(72)【発明者】

【氏名】奥村 啓樹

【審査官】杉山 芳弘

(56)【参考文献】

【文献】特開２０１５－００２２０７（ＪＰ，Ａ）

【文献】特開２０１４－０３９０５７（ＪＰ，Ａ）

【文献】国際公開第２０１６／０１７２１５（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２９／７８

Ｈ０１Ｌ ２９／１２

Ｈ０１Ｌ ２９／７３９

Ｈ０１Ｌ ２９／０６

Ｈ０１Ｌ ２１／３３６

Ｈ０１Ｌ ２９／８７２

Ｈ０１Ｌ ２１／３２９

Ｈ０１Ｌ ２１／２０

Ｈ０１Ｌ ２１／２０５

(57)【特許請求の範囲】

【請求項1】

電極層と、
前記電極層上に直接配置され、基底面転位密度が、０．１個／ｃｍ^２以下である第１導電型の第１炭化珪素層と、
前記第１炭化珪素層よりも低い不純物濃度を有し、前記第１炭化珪素層上に配置される前記第１導電型の第２炭化珪素層と、
前記第２炭化珪素層上又は前記第２炭化珪素層内に配置される第２導電型の炭化珪素領域と、
を備える半導体装置。

【請求項2】

電極層と、
シリコン及び炭素を含む原料ガスであって、シリコンの原子数に対する炭素の原子数の比が０．７以上、１．１以下の範囲内にある原料ガスを用いて炭化珪素基板上で成長した後当該炭化珪素基板が除去されて形成されており、前記電極層上に直接配置される第１導電型の第１炭化珪素層と、
前記第１炭化珪素層よりも低い不純物濃度を有し、前記第１炭化珪素層上に配置される前記第１導電型の第２炭化珪素層と、
前記第２炭化珪素層上又は前記第２炭化珪素層内に配置される第２導電型の第３炭化珪素領域と、
を備え、
前記第１炭化珪素層における前記電極層側の界面はアモルファスである、半導体装置。

【請求項3】

電極層と、
前記電極層上に直接配置され、基底面転位密度が、１個／ｃｍ ^２ 以下である第１導電型の第１炭化珪素層と、
前記第１炭化珪素層よりも低い不純物濃度を有し、前記第１炭化珪素層上に配置される前記第１導電型の第２炭化珪素層と、
前記第２炭化珪素層上又は前記第２炭化珪素層内に配置される第２導電型の炭化珪素領域と、
を備え、
前記第１炭化珪素層における前記電極層側の界面はアモルファスである、半導体装置。

【請求項4】

電極層と、
前記電極層上に直接配置され、基底面転位密度が、１個／ｃｍ ^２ 以下である第１導電型の第１炭化珪素層と、
前記第１炭化珪素層よりも低い不純物濃度を有し、前記第１炭化珪素層上に配置される前記第１導電型の第２炭化珪素層と、
前記第２炭化珪素層上又は前記第２炭化珪素層内に配置される第２導電型の炭化珪素領域と、
を備え、
前記第１炭化珪素層における前記電極層側の領域に、前記第１導電型の不純物と前記第２導電型の不純物とを含む、半導体装置。

【請求項5】

電極層と、
シリコン及び炭素を含む原料ガスであって、シリコンの原子数に対する炭素の原子数の比が０．７以上、１．１以下の範囲内にある原料ガスを用いて炭化珪素基板上で成長した後当該炭化珪素基板が除去されて形成されており、前記電極層上に直接配置される第１導電型の第１炭化珪素層と、
前記第１炭化珪素層よりも低い不純物濃度を有し、前記第１炭化珪素層上に配置される前記第１導電型の第２炭化珪素層と、
前記第２炭化珪素層上又は前記第２炭化珪素層内に配置される第２導電型の第３炭化珪素領域と、
を備え、
前記第１炭化珪素層における前記電極層側の領域に、前記第１導電型の不純物と前記第２導電型の不純物とを含む、半導体装置。

【請求項6】

前記第１炭化珪素層の不純物濃度は、１×１０ ^１７ ｃｍ ^－３ 以上、２×１０ ^１９ ｃｍ ^－３ 以下の範囲にある、請求項１～５の何れか一項に記載の半導体装置。

【請求項7】

前記第１炭化珪素層と前記第２炭化珪素層とをあわせた厚さは、５０μｍ以上且つ８０μｍ以下であり、前記第２炭化珪素層の不純物濃度は、３×１０ ^１５ ｃｍ ^－３ 以下である、請求項１～６の何れか一項に記載の半導体装置。

【請求項8】

前記第２炭化珪素層の基底面転位密度は、前記第１炭化珪素層よりも低い、請求項１～７の何れか一項に記載の半導体装置。

【請求項9】

前記半導体装置は、ＭＯＳＦＥＴあるいはＩＧＢＴである、請求項１～８の何れか一項に記載の半導体装置。

【請求項10】

シリコン及び炭素を含む原料ガスであって、シリコンの原子数に対する炭素の原子数の比が０．７以上、１．１以下の範囲内にある原料ガスを用いて、炭化珪素基板上に第１導電型の第１炭化珪素層を形成する第１工程と、
前記第１炭化珪素層よりも低い不純物濃度を有する前記第１導電型の第２炭化珪素層を、前記第１炭化珪素層上に形成する第２工程と、
第２導電型の炭化珪素領域を、前記第１炭化珪素層上に形成するか又は前記第１炭化珪素層内に形成する第３工程と、
前記炭化珪素基板を除去して、前記第１炭化珪素層を露出させる第４工程と、
前記第１炭化珪素層の露出した面上に、電極層を形成する第５工程と、
を含み、
前記第１工程では、前記第１炭化珪素層を形成するのに用いる原料ガスにおけるシリコンの原子数に対する炭素の原子数の比Ｒ１であり、
前記第２工程では、シリコン及び炭素を含む原料ガスであって、シリコンの原子数に対する炭素の原子数の比Ｒ２の原料ガスを用いて、前記第２炭化珪素層を形成しており、
前記比Ｒ２に対する前記比Ｒ１の比Ｒ１／Ｒ２は、０．４６～０．９９の範囲内にある、半導体装置の製造方法。

【請求項11】

シリコン及び炭素を含む原料ガスであって、シリコンの原子数に対する炭素の原子数の比が０．７以上、１．１以下の範囲内にある原料ガスを用いて、炭化珪素基板上に第１導電型の第１炭化珪素層を形成する第１工程と、
前記第１炭化珪素層よりも低い不純物濃度を有する前記第１導電型の第２炭化珪素層を、前記第１炭化珪素層上に形成する第２工程と、
第２導電型の炭化珪素領域を、前記第１炭化珪素層上に形成するか又は前記第１炭化珪素層内に形成する第３工程と、
前記炭化珪素基板を除去して、前記第１炭化珪素層を露出させる第４工程と、
前記第１炭化珪素層の露出した面上に、電極層を形成する第５工程と、
を含み、
前記第１工程では、原料ガスとして、前記第１導電型の導電性を与える不純物を含むガスと前記第２導電型の導電性を与える不純物を含むガスとを添加する、半導体装置の製造方法。

【請求項12】

前記第４工程では、ドライエッチング又は化学機械研磨を用いる請求項１０又は１１に記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置及び半導体装置の製造方法に関する。

【背景技術】

【0002】

近年、シリコン（Ｓｉ）に代わる半導体材料の一つとして炭化珪素（ＳｉＣ）が注目されている。炭化珪素のバンドギャップは、シリコンと比べて約３倍と大きいので、高い耐電圧特性を有する。多数キャリアで動作する半導体装置を用いることにより、オン抵抗を低減すると共に、高温での優れた動作特性が得られる。また、炭化珪素の熱伝導度は、シリコンと比べて大きいので、半導体装置を冷却するための冷却装置を小型にできる。このような特徴を有する炭化珪素は、例えば電力用の半導体装置への応用が期待されている。

【0003】

単結晶の炭化珪素基板は、例えば昇華法を用いて製造されるが、この昇華法を用いて製造された炭化珪素基板には、基底面転位（Ｂａｓａｌ Ｐｌａｎｅ Ｄｉｓｌｏｃａｔｉｏｎ：ＢＰＤ）という欠陥が存在することが知られている。

【0004】

半導体装置の炭化珪素基板が基底面転位を有すると、電気的特性の経時劣化が観測される場合のあることを、図１（Ａ）～図１（Ｃ）を参照しながら、以下に説明する。

【0005】

図１（Ａ）に示すように、半導体装置１００は、炭化珪素基板１１０と、ｎ型ドリフト層１１１と、ｐ^＋型層１１２を備える。炭化珪素基板１１０の表面に基底面転位が存在すると、炭化珪素基板１１０上にｎ型ドリフト層１１１をエピタキシャル成長させている時に、基底面転位ＢＰＤがｎ型ドリフト層１１１内に伝搬することがある。エピタキシャル成長時に形成された基底面転位ＢＰＤは、ｎ型ドリフト層１１１に残る。

【0006】

図１（Ｂ）に示すように、半導体装置１００が少数キャリアを発生するようなバイポーラ動作をすると、正孔ｈと電子ｅとの再結合が基底面転位ＢＰＤの近傍で生じて、高いエネルギーが発生する。

【0007】

図１（Ｃ）に示すように、高いエネルギーが基底面転位ＢＰＤに与えられることによって、ＢＰＤを起点として積層欠陥ＳＦが生じる現象がみられる。この積層欠陥は広い範囲でキャリアの移動を阻害するのでオン抵抗を増大させ、半導体装置１００の順方向電圧の経時的な上昇が観測される。

【0008】

そこで、図２に示すように、炭化珪素基板１１０上に、炭化珪素基板の基底面転位を刃状転位に変換する転位変換層１１３を形成し、転位変換層１１３上にｎ型ドリフト層１１１と及びｐ^＋型層１１２を順番にエピタキシャル成長させることが提案されている（例えば、特許文献１）。

【0009】

転位変換層１１３は、この層が炭化珪素基板１１０上にエピタキシャル成長している時に、炭化珪素基板１１０の表面から侵入してきた基底面転位を、刃状転位に変換する。刃状転位は、基底面転位と比べて半導体装置の電気的特性に与える影響の少ないことが確認されている。そのため、刃状転位が、転位変換層１１３からｎ型ドリフト層１１１へ伝搬した場合でも、半導体装置２００に対する電気的特性に与える影響は小さいと考えられる。

【先行技術文献】

【特許文献】

【0010】

【文献】国際公開第２０１７／１９９７９２号

【発明の概要】

【発明が解決しようとする課題】

【0011】

しかしながら、図２に示す半導体装置２００においても、半導体装置２００の動作中に少数キャリアが炭化珪素基板１１０の基底面転位に到達した場合、基底面転位を起点とした積層欠陥が生じて、積層欠陥がｎ型ドリフト層１１１内まで伝搬するおそれがある。

【0012】

本明細書では、炭化珪素層内の基底面転位を低減する半導体装置及び半導体装置の製造方法を提供することを課題とする。

【課題を解決するための手段】

【0013】

本明細書に開示する半導体装置によれば、電極層と、電極層上に直接配置され、基底面転位密度が、１個／ｃｍ^２以下である第１導電型の第１炭化珪素層と、第１炭化珪素層よりも低い不純物濃度を有し、第１炭化珪素層上に配置される第１導電型の第２炭化珪素層と、第２炭化珪素層上又は第２炭化珪素層内に配置される第２導電型の炭化珪素領域と、を備える。電極層は、金属とシリコンとのシリサイド、または金属、もしくはその両方を含む。

【0014】

本明細書に開示する他の半導体装置によれば、電極層と、シリコン及び炭素を含む原料ガスであって、シリコンの原子数に対する炭素の原子数の比が０．７以上、１．１以下の範囲内にある原料ガスを用いて炭化珪素基板上で成長した後当該炭化珪素基板が除去されて形成されており、電極層上に直接配置される第１導電型の第１炭化珪素層と、第１炭化珪素層よりも低い不純物濃度を有し、第１炭化珪素層上に配置される第１導電型の第２炭化珪素層と、第１炭化珪素層上又は第２炭化珪素層内に配置される第２導電型の第３炭化珪素領域と、を備える。

【0015】

これらの半導体装置において、第１炭化珪素層の不純物濃度は、１×１０^１７ｃｍ^－３以上、２×１０^１９ｃｍ^－３以下の範囲にあることが好ましい。

【0016】

これらの半導体装置において、第１炭化珪素層における電極層側の領域に、第１導電型の不純物と第２導電型の不純物とを含むことが好ましい。

【0017】

これらの半導体装置において、第１炭化珪素層における電極層側の界面はアモルファスであることが好ましい。

【0018】

これらの半導体装置において、第１炭化珪素層と第２炭化珪素層とをあわせた厚さは、５０μｍ以上であり、第２炭化珪素層の不純物濃度は、３×１０^１５ｃｍ^－３以下であることが好ましい。

【0019】

これらの半導体装置において、第２炭化珪素層の基底面転位密度は、第１炭化珪素層よりも低いことが好ましい。

【0020】

これらの半導体装置は、ＭＯＳＦＥＴあるいはＩＧＢＴであることが好ましい。

【0021】

また、本明細書に開示する半導体装置の製造方法によれば、シリコン及び炭素を含む原料ガスであって、シリコンの原子数に対する炭素の原子数の比が０．７以上、１．１以下の範囲内にある原料ガスを用いて、炭化珪素基板上に第１導電型の第１炭化珪素層を形成する第１工程と、第１炭化珪素層よりも低い不純物濃度を有する第１導電型の第２炭化珪素層を、第１炭化珪素層上に形成する第２工程と、第２導電型の炭化珪素領域を、第１炭化珪素層上に形成するか又は第１炭化珪素層内に形成する第３工程と、炭化珪素基板を除去して、第１炭化珪素層を露出させる第４工程と、第１炭化珪素層の露出した面上に、電極層を形成する第５工程と、を含む。

【0022】

この半導体装置の製造方法において、第１工程では、第１炭化珪素層を形成するのに用いる原料ガスにおけるシリコンの原子数に対する炭素の原子数の比Ｒ１であり、第２工程では、シリコン及び炭素を含む原料ガスであって、シリコンの原子数に対する炭素の原子数の比Ｒ２の原料ガスを用いて、第２炭化珪素層を形成しており、比Ｒ２に対する比Ｒ１の比Ｒ１／Ｒ２は、０．４６～０．９９の範囲内にあることが好ましい。

【0023】

この半導体装置の製造方法において、第１工程では、原料ガスとして、第１導電型の導電性を与える不純物を含むガスと第２導電型の導電性を与える不純物を含むガスとを添加することが好ましい。

【0024】

この半導体装置の製造方法において、第４工程では、ドライエッチング又は化学機械研磨を用いることが好ましい。

【発明の効果】

【0025】

上述した本明細書に開示する半導体装置によれば、炭化珪素層内の基底面転位を低減できる。

【0026】

また、上述した本明細書に開示する半導体装置の製造方法によれば、炭化珪素層内の基底面転位が低減した半導体装置が得られる。

【図面の簡単な説明】

【0027】

【図1】（Ａ）～（Ｃ）は、従来例の半導体装置を説明する図である。

【図2】従来例の他の半導体装置を説明する図である。

【図3】本明細書に開示する半導体装置の第１実施形態を示す断面図である。

【図4】第１実施形態の半導体装置の変型例１を示す断面図である。

【図5】第１実施形態の半導体装置の変型例２を示す断面図である。

【図6】第１実施形態の半導体装置の変型例３を示す断面図である。

【図7】第１実施形態の半導体装置の変型例４を示す断面図である。

【図8】本明細書に開示する半導体装置の第２実施形態を示す断面図である。

【図9】本明細書に開示する半導体装置の製造方法の一実施形態の工程を説明する図（その１）である。

【図10】本明細書に開示する半導体装置の製造方法の一実施形態の工程を説明する図（その２）である。

【図11】本明細書に開示する半導体装置の製造方法の一実施形態の工程を説明する図（その３）である。

【図12】本明細書に開示する半導体装置の製造方法の一実施形態の工程を説明する図（その４）である。

【図13】本明細書に開示する半導体装置の製造方法の一実施形態の工程を説明する図（その５）である。

【図14】本明細書に開示する半導体装置の製造方法の一実施形態の工程を説明する図（その６）である。

【発明を実施するための形態】

【0028】

以下、本明細書で開示する半導体装置の好ましい一実施形態を、図を参照して説明する。但し、本発明の技術範囲はそれらの実施形態に限定されず、特許請求の範囲に記載された発明とその均等物に及ぶものである。

【0029】

本明細書及び添付の図面においては、ｎを付した層又は領域では、電子が多数キャリアであることを意味し、ｐを付した層又は領域では、正孔が多数キャリアであることを意味する。また、ｎ又はｐに付す＋は、それが付されていない層又は領域よりも不純物濃度が高いことを意味し、ｎ又はｐに付す－は、それが付されていない層や領域よりも不純物濃度が低いことを意味する。以下の実施形態では第１導電型をｎ型とし、第２導電型をｐ型として説明する。

【0030】

また、ミラー指数の表記において、「－」はその直後の指数に付すバーを意味しており、ミラー指数の前に「－」を付けることで負の指数を表す。

【0031】

図３は、本明細書に開示する半導体装置の第１実施形態を示す断面図である。本実施形態の半導体装置１０は、第１導電型の炭化珪素層及び第２導電型の炭化珪素層を有する半導体装置である。具体的には、半導体装置１０は、トレンチ型のゲート電極を有する縦型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。

【0032】

半導体装置１０は、第１導電型の炭化珪素エピタキシャル層であるｎ^＋型転位変換層１１と、炭化珪素エピタキシャル層１２と、第２導電型のｐ型炭化珪素エピタキシャル層１３と、第１導電型のソース領域１４と、第２導電型のコンタクト領域１５を備える。また、半導体装置１０は、ゲート絶縁膜１６と、ゲート電極１７と、層間絶縁膜１８と、ソース電極１９と、ドレイン電極２０を備える。

【0033】

まず、ｎ^＋型転位変換層１１について、以下に説明する。ｎ^＋型転位変換層１１は、第１導電型の極性を与える不純物、例えば、窒素が添加された炭化珪素エピタキシャル層である。ｎ^＋型転位変換層１１は、半導体装置１０の製造工程において、単結晶の炭化珪素基板上に形成されたものである（図９参照）。ｎ^＋型転位変換層１１は、半導体装置１０の製造工程において、炭化珪素基板からｎ^＋型転位変換層１１内へ侵入した基底面転位を刃状転位に変換して、炭化珪素エピタキシャル層１２上に配置される他の層又は領域内に基底面転位が伝搬することを抑制する。半導体装置１０の製造工程では、ｎ^＋型転位変換層１１上に炭化珪素エピタキシャル層１２等の他の構成要素が形成された後、ｎ^＋型転位変換層１１の下面から炭化珪素基板が取り除かれて、ドレイン電極２０が形成される。

【0034】

半導体装置１０は、炭化珪素基板が取り除かれているので、動作中に少数キャリアがｎ^＋型転位変換層１１を通過してドレイン電極２０へ到達しても、炭化珪素基板内に存在する基底面転位を起因とした積層欠陥が生じることはない。

【0035】

ｎ^＋型転位変換層１１は、シリコン及び炭素を含む原料ガスであって、シリコンの原子数に対する炭素の原子数のＣ／Ｓｉ比が０．７以上、１．１以下の範囲内にある原料ガスを用いて形成される。原料ガスにおけるＣ／Ｓｉ比が大きい程、形成されるｎ^＋型転位変換層１１は、炭化珪素基板の基底面転位を刃状転位に変換する作用を有すると考えられる。ｎ^＋型転位変換層１１は、原料ガスにおけるＣ／Ｓｉ比が０．７以上であることにより、炭化珪素基板上において成長する時に炭化珪素基板の基底面転位を刃状転位に変換して、基底面転位がｎ^＋型転位変換層１１を貫通して伝搬することを十分に抑制できる。一方、原料ガスにおけるＣ／Ｓｉ比が１．１よりも大きいと、ｎ^＋型転位変換層１１においてＣ／Ｓｉ比に起因した欠陥が生じるおそれがある。原料ガスにおけるＣ／Ｓｉ比は、例えば、ｎ^＋型転位変換層１１の製造時におけるシリコンを含むガスと炭素を含むガスとの流量比により決定することができる。

【0036】

原料ガスにおけるＣ／Ｓｉ比は、特に、０．８以上、１．０以下であることが、炭化珪素基板とｎ^＋型転位変換層１１との界面において、炭化珪素基板の基底面転位を刃状転位に変換して、基底面転位をｎ^＋型転位変換層１１内に侵入させない観点から好ましい。

【0037】

なお、通常、半導体装置の炭化珪素層を形成するのに使用される原料ガスのＣ／Ｓｉ比は、１．１以上、１．５以下の範囲にあるので、上述したｎ^＋型転位変換層１１を形成するのに使用される原料ガスのＣ／Ｓｉ比は、炭化珪素層を形成するのに通常使用される範囲とは異なっている。

【0038】

本実施形態の半導体装置のｎ^＋型転位変換層１１は、上述したように、シリコン及び炭素を含む原料ガスであって、シリコンの原子数に対する炭素の原子数のＣ／Ｓｉ比が０．７以上、１．１以下の範囲内にある原料ガスを用いて形成される。このように、本実施形態の半導体装置は、製造工程を構成要素の一部として有する。以下、本実施形態の半導体装置が、製造工程を特徴の一部として有することの理由を説明する。本実施形態の半導体装置と従来技術との差は、炭化珪素層であるｎ^＋型転位変換層が、炭化珪素基板上で成長して形成される時に炭化珪素基板の基底面転位を刃状転位に変換する作用を有し且つ不要な欠陥を多くは含まないことであるが、ｎ^＋型転位変換層の不均一性に照らすと、そのような作用を有さない炭化珪素層と、ｎ^＋型転位変換層１１との違いに係る構造又は特性を文言により一概に特定することは非常に困難である。一方、ｎ^＋型転位変換層の構成は、電子顕微鏡による観察及び元素分析等を用いて原理的には可能であるかもしれないが、本実施形態の半導体装置と従来技術の半導体装置とをそれぞれ統計上有意となる数だけ製造し、電子顕微鏡による観察及び元素分析の結果を求め、その統計的処理をした上で、本実施形態と従来技術を区別する有意義な指標とその値を見出さなければならず、膨大な時間とコストがかかることになる。しかも、従来技術については膨大な可能性があるため、統計上有意となる数を一義的に決めることも困難である。従って、上記のような指標とその値を見いだし、本実施形態の半導体装置の特徴を物の構造又は特性のみにより直接特定することは、およそ現実的ではない。以上の考えに基づいて、炭化珪素基板上で成長して形成される時に炭化珪素基板の基底面転位を刃状転位に変換する作用を有し且つ不要な欠陥を多くは含まないことという特徴を規定するために、本実施形態の半導体装置の構成の一部には、製造工程が含まれている。

【0039】

ｎ^＋型転位変換層１１は、炭化珪素基板の基底面転位を、主に炭化珪素基板とｎ^＋型転位変換層１１との界面において刃状転位に変換するので、ｎ^＋型転位変換層１１の基底面転位密度が、１個／ｃｍ^２以下となり、好ましくは０．１個／ｃｍ^２以下となる。ｎ^＋型転位変換層１１に含まれる基底面転位は少ない程好ましいが、ｎ^＋型転位変換層１１には、通常、少なくとも１００個／ｃｍ^２程度の基底面転位密度が存在する。ｎ^＋型転位変換層１１の基底面転位密度は、例えば、Ｘ線トポグラフィ法を用いて測定することができる。

【0040】

ｎ^＋型転位変換層１１の厚さ方向において、ｎ^＋型転位変換層１１に含まれる基底面転位は、ドレイン電極２０側から炭化珪素エピタキシャル層１２側に向かう方向において、ｎ^＋型転位変換層１１を貫通するように存在する場合と、途中の深さで刃状転位に変換される場合と、途中の深さまで侵入して停止する場合があり得る。本明細書において、ｎ^＋型転位変換層１１の基底面転位密度は、ｎ^＋型転位変換層１１の厚さ方向において、基底面転位の数が最大となる深さにおける密度を意味する。

【0041】

なお、炭化珪素基板の基底面転位が、炭化珪素基板とｎ^＋型転位変換層１１との界面において刃状転位に変換される場合には、この炭化珪素基板の基底面転位は、ｎ^＋型転位変換層１１内には侵入していないので、ｎ^＋型転位変換層１１の基底面転位密度には含まれない。

【0042】

また、ｎ^＋型転位変換層１１に添加される第１導電型の不純物濃度は、１×１０^１７ｃｍ^－３以上、２×１０^１９ｃｍ^－３以下の範囲にあることが好ましい。不純物濃度が１×１０^１７ｃｍ^－３以上であることにより、炭化珪素基板の基底面転位を十分に刃状転位に変換できる。一方、不純物濃度が２×１０^１９ｃｍ^－３以上であると、ダブルショックレー型の積層欠陥等の欠陥がｎ^＋型転位変換層１１内に生じるおそれがある。

【0043】

ｎ^＋型転位変換層１１とドレイン電極２０とは、オーミック接合していることが、電気抵抗を低減する観点から好ましい。この観点から、例えば、ｎ^＋型転位変換層１１におけるドレイン電極２０側の界面は、アモルファスの状態にあることが好ましい。ｎ^＋型転位変換層１１におけるドレイン電極２０側の界面において、１０％以上、特に５０％以上の領域がアモルファスであることが、オーミック接合を得る観点から好ましい。

【0044】

また、ｎ^＋型転位変換層１１におけるドレイン電極２０側の界面近傍の領域では、第１導電型の不純物濃度が、１×１０^１８ｃｍ^－３以上であることが、オーミック接合を得る観点から好ましい。ｎ^＋型転位変換層１１におけるドレイン電極２０側の界面近傍の領域は、例えば、ドレイン電極２０側の界面から０．３μｍまでの深さ、特に０．０５μｍまでの深さの範囲とすることができる。

【0045】

更に、ｎ^＋型転位変換層１１におけるドレイン電極２０側の界面近傍の領域に金属とシリコンとのシリサイド領域を形成して、ドレイン電極２０とオーミック接合するようにしてもよい。金属としては、例えば、ニッケルを用いることができる。

【0046】

また、ｎ^＋型転位変換層１１におけるドレイン電極２０側の界面近傍の領域に、第２導電型の不純物、例えばホウ素を添加してもよい。ホウ素は、ｎ^＋型転位変換層１１において深いアクセプタ準位を形成して正孔をトラップするので、ｎ^＋型転位変換層１１における正孔密度を低減する。また、ホウ素にトラップされた正孔が熱励起された場合でも、ｎ^＋型転位変換層１１は第１導電型の不純物濃度が高いので、電子と再結合するため、少数キャリアである正孔の寿命を低減することができる。ここで、界面近傍の領域とは、界面から１μｍの領域である。ｎ^＋型転位変換層１１におけるドレイン電極２０側の界面近傍の領域において、例えば、ホウ素の濃度を、１×１０^１4ｃｍ^－３以上、１×１０^１7ｃｍ^－３以下の範囲にすることができる。以上が、ｎ^＋型転位変換層１１に関する説明である。

【0047】

炭化珪素エピタキシャル層１２は、ｎ^＋型転位変換層１１上に配置される。炭化珪素エピタキシャル層１２は、第１導電型のｎ型領域１２ａと、第１導電型のｎ⁺型領域１２ｂ
と、第２導電型の第１ｐ⁺ベース領域１２ｃと、第２導電型の第２ｐ⁺ベース領域１２ｄを有する。

【0048】

ｎ型領域１２ａは、ｎ^＋型転位変換層１１上に配置される。ｎ型領域１２ａは、ｎ^＋型転位変換層１１よりも低い不純物濃度で、第１導電型の極性を与える不純物、例えば窒素が炭化珪素エピタキシャル層に添加されているｎ型ドリフト層である。

【0049】

ｎ型領域１２ａとｎ^＋型転位変換層１１をあわせた厚さは、５０μｍ以上であることが、半導体装置１０の機械的強度を確保する上で好ましい。例えば、ｎ^＋型転位変換層１１の厚さを２０μｍとした場合、ｎ型領域１２ａの厚さは、少なくとも３０μｍであることが好ましい。ここで、半導体装置１０の耐電圧を３３００ボルトとする観点から、ｎ型領域１２ａの不純物濃度は、３×１０^１５ｃｍ^－３以下とすることが好ましい。また、ｎ型領域１２ａの不純物濃度を３×１０^１５ｃｍ^－３以下として、ｎ型領域１２ａの厚さを６０μｍとすれば、半導体装置１０の耐電圧を６５００ボルトまで増大することができる。ｎ型領域１２ａの不純物濃度の下限値及びｎ型領域１２ａとｎ^＋型転位変換層１１をあわせた厚さの上限値は、半導体装置１０のオン抵抗等の電気的特性及び耐電圧の観点から適宜決定される。ｎ型領域１２ａの不純物濃度の下限値は、通常、１×１０^１３ｃｍ^－３程度である。

【0050】

ｎ型領域１２ａは、シリコン及び炭素を含む原料ガスであって、シリコンの原子数に対する炭素の原子数のＣ／Ｓｉ比が１．１以上、１．５以下の範囲内にある原料ガスを用いて形成されることが好ましい。原料ガスにおけるＣ／Ｓｉ比が１．１以上であることにより、ｎ型の導電性を与える不純物である窒素の取り込み量を安定させることができる。また、ｎ型領域１２ａの基底面転位密度は、ｎ^＋型転位変換層１１よりも低いことが好ましい。一方、原料ガスにおけるＣ／Ｓｉ比が１．５以上であると、形成されるｎ型領域１２ａにＣ／Ｓｉ比に起因する欠陥が生じるおそれがある。原料ガスにおけるＣ／Ｓｉ比は、例えば、ｎ型領域１２ａの製造時におけるシリコンを含むガスと炭素を含むガスとの流量比により決定することができる。

【0051】

ｎ型領域１２ａを形成するのに用いる原料ガスにおけるシリコンの原子数に対する炭素の原子数の比Ｒ１（Ｃ／Ｓｉ比）に対する、ｎ^＋型転位変換層１１を形成するのに用いる原料ガスにおけるシリコンの原子数に対する炭素の原子数の比Ｒ２（Ｃ／Ｓｉ比）の比Ｒ２／Ｒ１は、０．４６～０．９９の範囲にあることが好ましい。

【0052】

ｎ⁺型領域１２ｂは、ｎ型領域１２ａ上に配置される。ｎ⁺型領域１２ｂは、ｎ型領域１２ａよりも高い不純物濃度で、第１導電型の極性を与える不純物、例えば窒素が炭化珪素エピタキシャル層に添加されて形成される。

【0053】

第１ｐ⁺ベース領域１２ｃ及び第２ｐ⁺ベース領域１２ｄは、ｎ⁺型領域１２ｂ内に選択的に配置される。第１ｐ⁺ベース領域１２ｃ及び第２ｐ⁺ベース領域１２ｄは、第２導電型の極性を与える不純物、例えばアルミニウムが炭化珪素エピタキシャル層に添加されて形成される。

【0054】

ｐ型炭化珪素エピタキシャル層１３は、炭化珪素エピタキシャル層１２上に配置される。ｐ型炭化珪素エピタキシャル層１３は、第１ｐ⁺ベース領域１２ｃ及び第２ｐ⁺ベース領域１２ｄよりも低い不純物濃度で、第２導電型の極性を与える不純物、例えばアルミニウムが炭化珪素エピタキシャル層に添加されて形成される。ｐ型炭化珪素エピタキシャル層１３とｎ型領域１２ａ及びｎ⁺型領域１２ｂは、内部ＰＮダイオードを形成する。また、第１ｐ⁺ベース領域１２ｃ及び第２ｐ⁺ベース領域１２ｄと、ｎ型領域１２ａ及びｎ⁺型領域１２ｂは、内部ＰＮダイオードを形成する。内部ＰＮダイオードを有するＭＯＳＦＥＴは、ユニポーラデバイスではあるが、少数キャリアが発生するようなバイポーラ動作を行う場合がある。

【0055】

ｐ型炭化珪素エピタキシャル層１３を貫通して、炭化珪素エピタキシャル層１２まで達するようにトレンチ１０ａが配置される。トレンチ１０ａの内部には、ゲート絶縁膜１６及びゲート電極１７が配置される。ゲート絶縁膜１６は、トレンチ１０ａの内面に沿って、トレンチ１０ａの底部及び側部に配置される。ゲート電極１７は、ゲート絶縁膜１６の内側に配置される。なお、ゲート電極１７の一部は、トレンチ１０ａから上方に突出していてもよい。図３に示す例では、半導体装置１０は、２つのトレンチ１０ａ（ゲート絶縁膜１６及びゲート電極１７）を有しているが、半導体装置１０は、更に多くのトレンチを有していてもよい。

【0056】

ゲート絶縁膜１６の近傍のｐ型炭化珪素エピタキシャル層１３の部分は、チャネル領域を形成する。半導体装置１０の動作時には、ソース電極１９とドレイン電極２０との間の電流が、チャネル領域を通過する。

【0057】

第２ｐ⁺ベース領域１２ｄは、トレンチ１０ａの下方に配置される。第１ｐ⁺ベース領域１２ｃは、隣接する２つのトレンチ１０ａの間に配置される。第１ｐ⁺ベース領域１２ｃの一部をトレンチ１０ａ側に延出させて第２ｐ⁺ベース領域１２ｄと接続してもよい。

【0058】

ソース領域１４及びコンタクト領域１５は、ｐ型炭化珪素エピタキシャル層１３の上部に選択的に配置される。

【0059】

ソース領域１４は、平面視で、トレンチ１０ａを囲むように配置される。ソース領域１４は、ｎ型領域１２ａよりも高い不純物濃度で、第１導電型の極性を与える不純物、例えば窒素が炭化珪素エピタキシャル層に添加されて形成される。

【0060】

コンタクト領域１５は、隣接する２つのソース領域１４の間に配置される。コンタクト領域１５は、第１ｐ⁺ベース領域１２ｃ及び第２ｐ⁺ベース領域１２ｄよりも高い不純物濃度で、第２導電型の極性を与える不純物、例えばアルミニウムが炭化珪素エピタキシャル層に添加されて形成される。

【0061】

層間絶縁膜１８は、ゲート電極１７を覆うようにゲート電極１７上に配置される。層間絶縁膜１８は、隣接する２つのゲート電極１７の間にソース電極１９が露出する開口部を有する。

【0062】

ソース電極１９は、ソース領域１４及びコンタクト領域１５と電気的に接続する。ソース電極１９は、層間絶縁膜１８及びゲート絶縁膜１６によって、ゲート電極１７と電気的に絶縁される。

【0063】

ｎ^＋型転位変換層１１の下面上（図３において、ｎ^＋型転位変換層１１の下側）には、ドレイン電極２０が配置される。ドレイン電極２０は、例えば、ｎ^＋型転位変換層１１側からチタン、ニッケル及び金の各層が順番に積層されて形成される。

【0064】

半導体装置１０は、ゲート電極１７に対して、しきい値以上の電圧を印加することにより、ソース電極１９とドレイン電極２０との間のチャネル領域を導通状態にすることが可能なスイッチング素子である。導通状態においてソース電極１９とドレイン電極２０との間を流れる多数キャリアは電子であるので、半導体装置１０は、第１導電型（ｎ型）のＭＯＳＦＥＴである。

【0065】

上述した本実施形態の半導体装置によれば、炭化珪素層内の基底面転位を低減できる。

【0066】

次に、上述した本実施形態の半導体装置の変型例１～変型例４を、図４～図７を参照しながら、以下に説明する。

【0067】

図４は、第１実施形態の半導体装置の変型例１を示す断面図である。本変型例の半導体装置１０は、ｎ^＋型転位変換層１１とｎ型領域１２ａとの間に、ｎ^＋＋型再結合促進層２１が配置される。

【0068】

ｎ^＋型転位変換層１１は、少ないながらも基底面転位を有している場合もあるので、少数キャリアがｎ^＋型転位変換層１１内の基底面転位の近傍で再結合することにより、半導体装置１０内に積層欠陥が生じるおそれがある。

【0069】

ｎ^＋＋型再結合促進層２１は、ソース電極１９側からドレイン電極２０側へ移動する少数キャリアである正孔と再結合する欠陥準位を有しており、正孔がｎ^＋型転位変換層１１へ移動することを抑制する。

【0070】

ｎ^＋＋型再結合促進層２１は、ｎ^＋型転位変換層１１よりも高い不純物濃度で、第１導電型の極性を与える不純物、例えば窒素が炭化珪素エピタキシャル層に添加されて形成される。

【0071】

ｎ^＋＋型再結合促進層２１の不純物濃度は、１×１０^１７ｃｍ^－３以上、２×１０^１９ｃｍ^－３以下の範囲にすることができる。

【0072】

図５は、第１実施形態の半導体装置の変型例２を示す断面図である。本変型例の半導体装置１０は、トレンチ型のゲート電極を有する縦型のＩＧＢＴ（Insulated Gate Bipolar Transistor）である。

【0073】

ｎ^＋型転位変換層１１は、ｎ型領域１２ａ側に配置される第１導電型のｎ^＋型層１１ａと、コレクタ電極２０ａ側に配置される第２導電型のｐ型層１１ｂを有する。

【0074】

ｎ^＋型転位変換層１１は、厚さ方向において、２つの極性を有する層を有している点が、上述した第１実施形態とは異なるが、原料ガスにおけるＣ／Ｓｉ比、基底面転位密度の説明は、ｎ^＋型層１１ａ及びｐ型層１１ｂのそれぞれに対しても適宜適用される。

【0075】

また、半導体装置１０は、エミッタ電極１９ａを有する。半導体装置１０の他の構成は、上述した第１実施形態と同様である。

【0076】

図６は、第１実施形態の半導体装置の変型例３を示す断面図である。本変型例の半導体装置１０は、トレンチ型のゲート電極を有する縦型のＲＣ－ＩＧＢＴ（Reverse Conducting Insulated Gate Bipolar Transistor）である。

【0077】

ｎ^＋型転位変換層１１におけるコレクタ電極２０ａ側の部分には、第２導電型の複数のｐ型領域２２が選択的に配置される。ｐ型領域２２は、ｎ型領域１２ａ等のｎ型領域と共に、エミッタ電極１９ａとコレクタ電極２０ａとの間にフリーホイールダイオードを形成する。半導体装置１０の他の構成は、上述した第１実施形態と同様である。

【0078】

図７は、第１実施形態の半導体装置の変型例４を示す断面図である。本変型例の半導体装置１０は、トレンチ型のゲート電極を有する縦型のＩＧＢＴ（Insulated Gate Bipolar Transistor）である。

【0079】

ｐ^＋型転位変換層１１ｃは、第２導電型の極性を与える不純物、例えば、アルミニウムが添加されたｐ型炭化珪素エピタキシャル層であり、ｎ型領域１２ａとは極性が異なっている。半導体装置１０の他の構成は、上述した第１実施形態と同様である。

【0080】

次に、上述した半導体装置の第２実施形態を、図８を参照しながら以下に説明する。他の実施形態について特に説明しない点については、上述の第１実施形態に関して詳述した説明が適宜適用される。また、同一の構成要素には同一の符号を付してある。

【0081】

図８は、本明細書に開示する半導体装置の第２実施形態を示す断面図である。本実施形態の半導体装置３０は、炭化珪素層を有する半導体装置である。具体的には、半導体装置３０は、縦型のショットキー障壁型のダイオードである。

【0082】

半導体装置３０は、第１導電型のｎ⁺型転位変換層３１と、第１導電型の炭化珪素エピタキシャル層３２と、第２導電型のｐ型領域３３と、第２導電型のｐ^-型領域３４と、第２導電型のｐ⁺型領域３５と、アノード電極３６と、層間絶縁膜３７と、カソード電極３８を備える。

【0083】

ｎ⁺型転位変換層３１は、第１導電型の極性を与える不純物、例えば、窒素がドーピングされた単結晶の炭化珪素エピタキシャル層である。ｎ⁺型転位変換層３１に対しては、上述した第１実施形態の転位変換層に対する説明が適宜適用される。

【0084】

炭化珪素エピタキシャル層３２は、ｎ⁺型炭化珪素層３１上に配置される。炭化珪素エピタキシャル層３２は、転位変換層３１よりも低い不純物濃度で、第１導電型の極性を与える不純物、例えば窒素が炭化珪素エピタキシャル層にドーピングされているｎ型ドリフト層である。

【0085】

ｐ型領域３３及びｐ^-型領域３４は、炭化珪素エピタキシャル層３２の上部に選択的に配置される。

【0086】

ｐ型領域３３及びｐ^-型領域３４は、平面視でリング状の形状を有する。ｐ^-型領域３４は、ｐ型領域３３の外側にｐ型領域３３と隣接して配置される。

【0087】

ｐ型領域３３は、第２導電型の極性を与える不純物、例えばアルミニウムが炭化珪素エピタキシャル層にドーピングされて形成される。

【0088】

ｐ^-型領域３４は、ｐ型領域３３よりも低い不純物濃度で、第２導電型の極性を与える不純物、例えばアルミニウムが炭化珪素エピタキシャル層にドーピングされて形成される。

【0089】

ｐ⁺型領域３５は、ｐ型領域３３の内側にｐ型領域３３とは離間して配置される。ｐ⁺型領域３５は、ｐ型領域３３よりも高い不純物濃度で、第２導電型の極性を与える不純物、例えばアルミニウムが炭化珪素エピタキシャル層にドーピングされて形成される。ｐ⁺型領域３５と炭化珪素エピタキシャル層３２は、内部ＰＮダイオードを形成する。内部ＰＮダイオードを有するショットキバリアダイオードは、ユニポーラデバイスではあるが、少数キャリアが発生するようなバイポーラ動作を行う場合がある。

【0090】

アノード電極３６は、ｐ⁺型領域３５及びｐ型領域３３の一部を覆うように、炭化珪素エピタキシャル層３２上に配置される。

【0091】

アノード電極３６と炭化珪素エピタキシャル層３２との接合部分には、ショットキー障壁を有する活性領域３０ａが形成される。

【0092】

活性領域３０ａには、複数のｐ⁺型領域３５が所定の間隔で配置されており、ＪＢＳ（Ｊｕｎｃｔｉｏｎ Ｂａｒｒｉｅｒ Ｓｃｈｏｔｔｋｙ）構造を形成する。複数のｐ⁺型領域３５とアノード電極３６との間の接合は、オーミック接合でもよいし、またショットキー接合となっていてもよい。

【0093】

活性領域３０ａの周囲には、終端領域３０ｂが形成される。終端領域３０ｂには、平面視で、アノード電極３６を囲むようにリング状のｐ^-型領域３４が配置される。また、活性領域３０ａの端部から終端領域３０ｂまでまたがるように、ｐ型領域３３が配置される。

【0094】

ｐ型領域３３及びｐ^-型領域３４は、終端領域３０ｂにおいて、電界を緩和させて半導体装置３０の耐圧劣化を防ぐ耐圧構造を形成する。具体的には、ｐ型領域３３は、炭化珪素エピタキシャル層３２とアノード電極３６との接合端部に電界が集中することを回避する機能を有する。また、ｐ-型領域３４は、活性領域３０ａの周辺部において更に電界を分散させる機能を有する。

【0095】

層間絶縁膜３７は、終端領域３０ｂにおいて、ｐ型領域３３及びｐ^-型領域３４の上を覆うように、炭化珪素エピタキシャル層３２上に配置される。

【0096】

アノード電極３６は、活性領域３０ａにおいて露出する炭化珪素エピタキシャル層３２の表面を覆い、活性領域３０ａの周辺部においてｐ型領域３３と接する。アノード電極３６は、活性領域３０ａから終端領域３０ｂの途中まで延在しており、アノード電極３６の終端領域３０ｂの端部は、ｐ型領域３３上まで延びている。また、アノード電極３６は、層間絶縁膜３７を介してｐ型領域３３を覆う。

【0097】

アノード電極３６は、例えば、ＩＶａ族金属、Ｖａ族金属、ＶＩａ族金属、アルミニウム又はシリコンを用いて形成されることが好ましい。また、アノード電極３６は、ＩＶａ族金属、Ｖａ族金属、ＶＩａ族金属、アルミニウム及びシリコンの中の２元素又は３元素を含む材料を用いて形成されることが好ましい。

【0098】

アノード電極３６と炭化珪素エピタキシャル層３２とのショットキー障壁高さは、半導体装置３０が高耐圧型の半導体装置として使用する場合には、例えば１ｅＶ以上であることが好ましい。また、アノード電極３６のショットキー障壁高さは、半導体装置３０が電源装置として使用する場合には、例えば０．５ｅＶ以上１ｅＶ未満であることが好ましい。

【0099】

ｎ⁺型転位変換層３１の下には、カソード電極３８が配置される。半導体装置３０は、アノード電極３６に正、カソード電極３８に負の順方向の電圧が印加されると、電子がカソード電極３８側からアノード電極３６側に流れる順方向導通状態となる。逆に、半導体装置３０は、アノード電極３６に負、カソード電極３８に正の逆方向の電圧が印加されると、逆方向阻止状態となる。順方向導通状態においてアノード電極３６とカソード電極３８との間を流れる多数キャリアは電子であるので、半導体装置１０は、第１導電型（ｎ型）のダイオードである。

【0100】

上述した本実施形態の半導体装置によれば、第１実施形態と同様の効果が奏される。

【0101】

次に、本明細書に開示する半導体装置の製造方法の好ましい一実施形態を、図９～図１４を参照しながら、以下に説明する。本実施形態の半導体装置の製造方法は、上述した半導体装置の第１実施形態を製造するものである。

【0102】

まず、図９に示すように、ｎ⁺型炭化珪素基板４０が準備される。ｎ⁺型炭化珪素基板４０は、第１導電型の極性を与える不純物、例えば、窒素が添加された単結晶の４Ｈ型の炭化珪素基板である。ｎ⁺型炭化珪素基板４０は、第１面４０ａ及び第２面４０ｂを有する。ｎ⁺型炭化珪素基板４０の第１面４０ａ及び第２面４０ｂは、（０００１）面（Ｓｉ面）である。なお、第１面４０ａ及び第２面４０ｂは、（０００－１）面（Ｃ面）であってもよい。

【0103】

第１面４０ａは、０．０５度～８度程度の範囲のオフ角を有することが、第１面４０ａ上に（０００１）面（Ｓｉ面）を有するエピタキシャル層を成長させる観点から好ましい。一方、第１面４０ａがオフ角を有することにより、第１面４０ａが基底面転位を有する場合、第１面４０ａ上に成長するエピタキシャル層にも基底面転位が伝搬するおそれがある。

【0104】

そこで、図９に示すように、ｎ^＋型転位変換層１１が、ｎ⁺型炭化珪素基板４０の第１面４０ａ上にエピタキシャル成長により形成されて、基板構造体５０が得られる。ｎ^＋型転位変換層１１は、例えば、ＣＶＤ法を用いて形成される。ｎ^＋型転位変換層１１の厚さは、例えば、０．５μｍ～２０μｍとすることができる。

【0105】

ｎ^＋型転位変換層１１を形成する原料ガスとして、例えば、シリコンを含むガス及び炭素を含むガスを用いることができる。シリコンを含むガスとして、例えば、シラン（SiH₄)を用いることができる。炭素を含むガスとして、例えば、プロパン（C₃H₈)を用いることができる。また、不純物ガスとして、窒素を含むガス又はアルミニウムを含むガスを用いることができる。窒素を含むガスとして、例えば、窒素（N₂)を用いることができる。アルミニウムを含むガスとして、例えば、トリメチルアルミニウム（Al(CH₃)₃）を用いることができる。シリコンを含むガス及び炭素を含むガスの流量比を調整することにより、原料ガスにおけるＣ／Ｓｉ比を、０．７以上、１．１以下、特に０．８以上、１．０以下の範囲内にすることが好ましい。また、不純物ガスの流量を調整することにより、ｎ^＋型転位変換層１１の不純物濃度を、１×１０^１７ｃｍ^－３以上、２×１０^１９ｃｍ^－３以下の範囲にすることが好ましい。

【0106】

ここで、ｎ^＋型転位変換層１１の成長の初期段階において、ｎ^＋型転位変換層１１の不純物濃度が１×１０^１８ｃｍ^－３以上となるように不純物ガスの流量を調整してもよい。ここで、成長の初期段階とは、１μｍ成長するまでの段階である。また、ｎ^＋型転位変換層１１の成長の初期段階において、ｎ^＋型転位変換層１１のホウ素の濃度が、１×１０^１4ｃｍ^－３以上、１×１０^１７ｃｍ^－３以下の範囲になるように、例えば、三フッ化ホウ素（BF₃）ガスを添加してもよい。

【0107】

次に、図１０に示すように、基板構造体５０のｎ^＋型転位変換層１１上に炭化珪素エピタキシャル層１２が形成される。炭化珪素エピタキシャル層１２は、例えば、ＣＶＤ法を用いて形成される。炭化珪素エピタキシャル層１２は、上述した半導体装置１０の第１実施形態のｎ型領域１２ａと同じ組成となるように形成される。

【0108】

炭化珪素エピタキシャル層１２を形成する原料ガスとして、例えば、シリコンを含むガス及び炭素を含むガスを用いることができる。シリコンを含むガスとして、例えば、シラン（SiH₄)を用いることができる。炭素を含むガスとして、例えば、プロパン（C₃H₈)を用いることができる。また、不純物ガスとして、窒素を含むガス又はアルミニウムを含むガスを用いることができる。窒素を含むガスとして、例えば、窒素（N₂)を用いることができる。アルミニウムを含むガスとして、例えば、トリメチルアルミニウム（Al(CH₃)₃）を用いることができる。シリコンを含むガス及び炭素を含むガスの流量比を調整することにより、原料ガスにおけるＣ／Ｓｉ比を、１．１以上、１．５以下の範囲内にすることが好ましい。また、不純物ガスの流量を調整することにより、炭化珪素エピタキシャル層１２の不純物濃度を、３×１０^１５ｃｍ^－３以下の範囲にすることが好ましい。

【0109】

次に、図１１に示すように、基板構造体５０の炭化珪素エピタキシャル層１２内にｎ型領域１２ａと、ｎ⁺型領域１２ｂと、第１ｐ⁺ベース領域１２ｃと、第２ｐ⁺ベース領域１２ｄが形成される。また、炭化珪素エピタキシャル層１２上に、ｐ型炭化珪素エピタキシャル層１３と、ソース領域１４と、コンタクト領域１５と、ゲート絶縁膜１６と、ゲート電極１７と、層間絶縁膜１８と、ソース電極１９が形成される。

【0110】

ここで、ｎ型領域１２ａは、炭化珪素エピタキシャル層１２と同じ組成を有する。ｎ型領域１２ａを形成するのに用いる原料ガスにおけるシリコンの原子数に対する炭素の原子数の比Ｒ２（Ｃ／Ｓｉ比）に対する、ｎ^＋型転位変換層１１を形成するのに用いる原料ガスにおけるシリコンの原子数に対する炭素の原子数の比Ｒ１（Ｃ／Ｓｉ比）の比Ｒ１／Ｒ２は、０．４６～０．９９の範囲にあることが好ましい。

【0111】

次に、図１２に示すように、基板構造体５０のｎ⁺型炭化珪素基板４０が除去されてｎ^＋型転位変換層１１が露出する。ｎ⁺型炭化珪素基板４０は、例えば、基板構造体５０の裏面側が、ダイヤモンドラッピング等の研削技術を用いて除去される。ｎ⁺型炭化珪素基板４０が研削により除去されて露出したｎ^＋型転位変換層１１の表面は、アモルファスの状態となっている。

【0112】

また、ｎ⁺型炭化珪素基板４０は、途中の深さまで研削された後、残りの部分が、プラズマエッチング等のドライエッチング技術を用いて除去されてもよい。この場合、ドライエッチングの終点検出を、プラズマの発光色の変化により行ってもよい。

【0113】

次に、図１３に示すように、基板構造体５０におけるｎ^＋型転位変換層１１の表面の結晶構造が損傷した領域を、化学機械研磨等の研磨技術を用いて研磨して取り除いてもよい。また、基板構造体５０におけるｎ^＋型転位変換層１１の表面の結晶構造が損傷した領域を、ウエットエッチング又はドライエッチング技術を用いて取り除いてもよい。

【0114】

また、基板構造体５０を加熱して、ｎ^＋型転位変換層１１の表面を再配列させることにより、ｎ^＋型転位変換層１１の表面の欠陥数を低減してもよい。加熱後のｎ^＋型転位変換層１１の表面には、ステップバンチングが形成されるので、表面の算術平均粗さは、例えば、１０ｎｍ以上となり得る。表面の算術平均粗さの上限は、通常、１００ｎｍ程度である。基板構造体５０を加熱する温度として、１５００℃～１８００℃の範囲とすることができる。なお、図１３に示す工程は、省略してもよい。

【0115】

次に、図１４に示すように、基板構造体５０のｎ^＋型転位変換層１１の露出している表面上にドレイン電極２０が形成されて、半導体装置１０が得られる。なお、ドレイン電極２０は、アモルファスの状態を有するｎ^＋型転位変換層１１の表面上に直接形成してもよい。

【0116】

本発明では、上述した実施形態の半導体装置及び半導体装置の製造方法は、本発明の趣旨を逸脱しない限り適宜変更が可能である。また、一の実施形態が有する構成要件は、他の実施形態にも適宜適用することができる。

【0117】

例えば、上述した第１実施形態の半導体装置は、トレンチ型のゲート電極を有する縦型のＭＯＳＦＥＴであったが、半導体装置は、プレーナ型のゲート電極を有する縦型のＭＯＳＦＥＴであってもよい。

【0118】

また、上述した第２実施形態の半導体装置は、ショットキー障壁型のダイオードであったが、半導体装置は、ＰＮ型又はＰＩＮ型のダイオードであってもよい。

【0119】

また、上述した実施形態の半導体装置は、多数キャリアが電子であったが、多数キャリが正孔の半導体装置であってもよい。この場合、転位変換層は、ｐ型の炭化珪素エピタキシャル層となる。

【符号の説明】

【0120】

１０ 半導体装置
１１ ｎ⁺型転位変換層（第１炭化珪素層）
１１ａ ｎ⁺型層
１１ｂ ｐ型層
１２ 炭化珪素エピタキシャル層
１２ａ ｎ型領域（第２炭化珪素層）
１２ｂ ｎ⁺型領域
１２ｃ 第１ｐ⁺ベース領域
１２ｄ 第２ｐ⁺ベース領域
１３ ｐ型炭化珪素エピタキシャル層（第３炭化珪素領域）
１４ ソース領域
１５ コンタクト領域
１６ ゲート絶縁膜
１７ ゲート電極
１８ 層間絶縁膜
１９ ソース電極
１９ａ エミッタ電極
２０ ドレイン電極
２０ａ コレクタ電極
２１ ｎ^＋＋型再結合促進層
２２ ｐ型領域
３０ 半導体装置
３１ ｎ⁺型転位変換層（第１炭化珪素層）
３２ 炭化珪素エピタキシャル層（第２炭化珪素層）
３３ ｐ型領域
３４ ｐ^-型領域
３５ ｐ⁺型領域（第３炭化珪素領域）
３６ アノード電極
３７ 層間絶縁膜
３８ カソード電極
４０ ｎ⁺型炭化珪素基板
４０ａ 第１面
４０ｂ 第２面
５０ 基板構造体

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】